DE4426468A1 - Verfahren zur Herstellung einer DRAM-Zelle - Google Patents
Verfahren zur Herstellung einer DRAM-ZelleInfo
- Publication number
- DE4426468A1 DE4426468A1 DE4426468A DE4426468A DE4426468A1 DE 4426468 A1 DE4426468 A1 DE 4426468A1 DE 4426468 A DE4426468 A DE 4426468A DE 4426468 A DE4426468 A DE 4426468A DE 4426468 A1 DE4426468 A1 DE 4426468A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- insulating layer
- conductive layer
- dram cell
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 238000009413 insulation Methods 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung betrifft allgemein die Bildung eines
Kondensators beim Herstellen einer Halbleitervorrichtung
und insbesondere ein Verfahren zur Herstellung einer DRAM-
Zelle, die fähig ist, die Kapazität zu erhöhen.
Es ist unabdingbar die Fläche der Speicherzelle zu reduzieren
und dafür die Ladungsspeicherkapazität in der Zelle für die
hohe Integration des dynamischen Direktzugriffsspeichers (im
folgenden als "DRAM" bezeichent) sicherzustellen. Zusätzlich
ist es wahrscheinlich, daß eine Halbleitervorrichtung für
Schaltungen sehr hoher Integrationsdichte, insbesondere wenn
die Ladungsspeicherkapazität des Kondensators reduziert ist,
häufig auftretende Softwarefehler aufgrund von α-Teilchen
zeigt.
Entsprechend wurden intensive Studien über die Entwicklung,
ein wichtiger Gegenstand des Gebiets, eines Verfahrens zur
Sicherstellung nicht nur der Speicherladungskapazität, sondern
auch der Vorrichtungsverläßlichkeit durchgeführt.
Um besser die Grundlagen der vorliegenden Erfindung zu verstehen,
wird unter Bezugnahme auf die Fig. 1 eine Beschreibung
einer konventionellen DRAM-Zelle gegeben.
Auf einem in der Fig. 1 dargestellten Siliziumsubstrat 1 wird
zuerst ein Feld-Oxid gebildet, um ein aktives Gebiet zu definieren,
gefolgt von der Bildung eines Gate-Oxids 3 und einer
Gate-Elektrode 4. Die Gate-Elektrode 4 wird dann von einer
Oxidschicht 4′ mit einem Abstandsoxid 5 isoliert, das an einer
Seitenwand der Gate-Elektrode und der Oxidschicht ausgebildet
wird. Danach werden Dotiermittel in das Siliziumsubstrat
implantiert, um einen Transistor zu bilden.
Danach wird ein Nitrid 8 insgesamt über den Transistor aufgebracht
und selektiv geätzt, um einen Source-Bereich (Quellen-
Bereich) freizulegen, der dann mit einer ersten Ladungsspeicherelektrode
9 verbunden wird. Über die sich ergebende
Struktur wird insgesamt ein Oxid beschichtet, um so dessen
Oberfläche zu ebnen.
Danach wird die nächste Ladungsspeicherelektrode 9 freigelegt
und mit einer zweiten Ladungsspeicherelektrode 11 verbunden,
die einen Querschnitt eines vertikalen Stabes aufweist.
Schließlich wird ein dielektrischer Film 13 und eine Plattenelektrode
in entsprechender Ordnung, wie dargestellt in der
Figur, ausgebildet, um die DRAM-Zelle zu komplettieren, die
nun relativ mehr Ladungsspeicherkapazität halten kann.
Jedoch, da die Halbleitervorrichtung hoch integriert ist, ist
die Höhe der vertikal ausgebildeten Ladungsspeicherelektrode
begrenzt, so daß sich das konventionelle Verfahren einer
Schwierigkeit gegenübersieht, d. h. weitere Ausbildung von
Ladungsspeicherkapazität ist schwierig zu erzielen.
Daher ist es eine Aufgabe der vorliegenden Erfindung, die im
Stand der Technik auftretenden Probleme zu überwinden und ein
Verfahren für die Herstellung von DRAM-Zellen zu schaffen,
das in der Lage ist, eine Menge von Ladungsspeicherkapazität
in einer gegebenen Speicherzelle zu sichern, die genügend
hoch ist, um einen hohen Integrationsgrad zu erwirken.
Basierend auf den intensiven und sorgfältigen Studien der
vorliegenden Erfinder, konnte die obige Aufgabe durch das
Schaffen eines Verfahrens zur Herstellung einer DRAM-Zelle
gelöst werden, das einen Transistor aufweist, bestehend aus
einem Feld-Oxid, einer gateisolierenden Schicht, einer Gate-
Elektrode, die mit einer isolierenden Schicht überdeckt ist,
einem Abstandsisolierfilm und einem störstellen-ionen-implantierten
Bereich, der mit einem Kondensator verbunden ist, das
die Schritte aufweist: Ausbilden eines Grabens in einem vorbestimmten
Abschnitt des Feld-Oxides; Ablagern einer ersten
gesamtüberdeckenden leitenden Schicht, die in Verbindung mit
dem ionen-implantierten Bereich kommt, und derartiges selektives
Ätzen der ersten leitenden Schicht, daß keine leitende
Schicht in dem Graben übrigbleibt, um ein Muster einer ersten
Ladungsspeicherelektrode zu bilden; gesamtes Beschichten mit
einer isolierenden Schicht der resultierenden Struktur und
Entfernen der isolierenden Schicht, die in den Gebieten vorhanden
ist, in denen der Kondensator mit der in dem Graben
verbliebenden Isolierschicht ausgebildet wird; Bilden einer
zweiten leitenden Schicht insgesamt über die resultierende
Struktur; Ebnen der Oberfläche der zweiten leitenden Schicht
mit einem Material und Unterwerfen des Materials einem Zurückätzen,
bis die zweite leitende Schicht, die auf der isolierenden
Schicht plaziert ist, freigelegt wird und Ätzen der
freigelegten zweiten leitenden Schicht, um die isolierende
Schicht freizulegen; und Entfernen des Materials zum Ebnen
und der isolierenden Schicht und Ausbilden eines dielektrischen
Films und einer Plattenelektrode in entsprechender Reihenfolge.
Die obige Aufgabe und weitere Vorteile der vorliegenden Erfindung
werden klarer durch die detaillierte Beschreibung der
bevorzugten Ausführungsform der vorliegenden Erfindung unter
Bezugnahme auf die beigefügten Zeichnungen, in denen:
Fig. 1 eine schematische Querschnittsansicht ist, die
eine DRAM-Zelle gemäß einem konventionellen Verfahren zeigt;
und
Fig. 2A bis 2E schematische Querschnittsansichten sind,
die ein Herstellungsverfahren einer DRAM-Zelle gemäß der vorliegenden
Erfindung zeigen.
Die Anwendung der bevorzugten Ausführungsform der vorliegenden
Erfindung wird am besten unter Bezugnahme auf die Fig. 2A
bis 2E der beigefügten Zeichnungen verstanden, worin gleiche
Bezugszeichen für gleiche und ähnliche Teile der entsprechenden
Zeichnungen verwendet werden.
Bezugnehmend auf die Fig. 2A wird ein Transistor dargestellt.
Für den Transistor wird in Siliziumsubstrat 21 zuerst einem
Oxidationsvorgang unterzogen, beispielsweise LOCOS, um ein
Feld-Oxid 22 zu bilden. Die Gate-Oxide werden auf vorbestimmten
Abschnitten ausgebildet, gefolgt von der Bildung der
Gate-Elektrode 24 auf den Gate-Oxiden 23. Die Gate-Elektrode
wird durch ihr Einkapseln mit einer isolierernden Oxidschicht
24′ und durch das Ausbilden eines Abstandsoxides 25 an ihrer
Seitenwand isoliert. Danach werden Dotiermittel in das Siliziumsubstrat
21 implantiert, um so ein ionen-implantiertes
Gebiet 28 zu bilden.
Die Fig. 2B zeigt einen Querschnitt der Halbleitervorrichtunng,
nachdem ein Graben in einem vorbestimmten Abschnitt des
Feld-Oxids 22 ausgebildet ist. Vor der Bildung des Grabens
wird eine erste photosensitive Schicht auf dem gesamten Transistor
aufgebracht, dargestellt in dieser Figur. Die Ausbildung
des Grabens in dem Feld-Oxid ist wesentlich für die vorliegende
Erfindung.
Die Tiefe des Grabens in dem Feld-Oxid beträgt die Hälfte
mehr als die Dicke des Feld-Oxids, um die Ladungsspeicherkapazität
besser sicherzustellen und die Isolation zwischen den
Vorrichtungen zu verbessern.
Die Fig. 2C zeigt einen Querschnitt der Halbleitervorrichtung,
nachdem die erste photosensitive Schicht 27 entfernt
ist und ein Nitrid 28 und eine erste Ladungsspeicherelektrode
29 gebildet sind.
Um den Isolationseffekt des Feld-Oxides 22 zu verbessern,
wird das Nitrid 28 über den Graben ausgebildet und erstreckt
sich weiter über ein vorbestimmtes Gebiet der Gate-Elektrode
24. Nach der Bildung des Nitrids wird die erste Ladungsspeicherelektrode
29 durch das Aufbringen von dotiertem Polysilizium
über der gesamten Fläche der sich ergebenden Struktur
mit Ausnahme des Grabens aufgebracht.
Die Fig. 2D zeigt einen Querschnitt der Halbleitervorrichtung,
nachdem ein Oxid 30 über dem Graben, das Polysilizium
für eine zweite Ladungsspeicherelektrode 31 und eine zweite
photosensitive Schicht 32 ausgebildet sind.
Das Oxid 30 kann nur oben über dem Graben durch das Aufbringen
einer Oxidschicht über der gesamten resultierenden Struktur
der Fig. 2C mit einem chemischen Dampfablagerungsverfahren
(CVD), Ebnen ihrer Oberfläche und derartiges selektives
Ätzen, daß sie nur oberhalb des Grabens verbleibt, ausgebildet
werden. Über der Fläche, über der die Oxidschicht weggeätzt
ist, wird eine zweite Ladungsspeicherelektrode ausgebildet.
Nach der Bildung des Oxids 30 wird die Polysiliziumschicht
über der sich ergebenden Struktur einschließlich des Oxids 30
ausgebildet. Über der Polysiliziumschicht wird die zweite
photosensitive Schicht 32 aufgebracht, die dann geebnet und
einem Ätzprozeß unterzogen wird, bis das Polysilizium freigelegt
ist.
Zu diesem Zeitpunkt kann unter Verwendung eines Glasaufschleuder-Films
anstatt der photosensitiven Schicht 32 die
Ebnunt durchgeführt werden. Ferner kann in Übereinstimmung
mit der vorliegenden Erfindung die Isoliereigenschaft durch
das Zurücklassen eines Teils des Oxids oberhalb des Grabens
anstatt seines kompletten Entfernens verbessert werden.
Die Fig. 2E zeigt einen Querschnitt der Halbleitervorrichtung,
nachdem ein Kondensator einer Speichervorrichtung gebildet
ist.
Dafür wird zuerst ein Ätzvorgang durchgeführt, um sowohl das
Polysilizium über dem Oxid 30 als auch das Oxid 30 zu entfernen.
Als Ergebnis wird das Polysilizium in zwei Ladungsspeicherelektroden
31′, von denen jede zu einem der zwei
Transistoren gehört, mit einem Querschnitt eines entlang der
Seitenwand des Grabens ausgebildeten vertikalen Stabes geteilt,
wie es in dieser Figur dargestellt ist.
Nach der Ausbildung der zweiten Ladungsspeicherelektrode 31′
wird die zweite photosensitive Schicht 32 entfernt. Über den
freigelegten Flächen der Ladungsspeicherelektroden, der ersten
und der zweiten, wird eine dielektrische Schicht 33 gebildet,
gefolgt von der Bildung einer Plattenelektrode 34
über der sich ergebenden Struktur.
Wie im vorangegangenen beschrieben, wird ein Graben in einem
Feld-Oxid gebildet, der eine Zunahme in einer Oberfläche der
Ladungsspeicherelektrode gemäß der vorliegenden Erfindung bewirkt.
Daher kann das Verfahren, das von der vorliegenden Erfindung
bereitgestellt wird, die Grenze des konventionell geschichteten
Kondensators überwinden, indem seine Oberfläche
durch das Erhöhen der Ladungsspeicherelektrode vergrößert
wird, wodurch die Ladungsspeicherkapazität maximiert wird.
Daher kann das Verfahren der vorliegenden Erfindung einen hohen
Integrationsgrad einer Halbleitervorrichtung bewirken.
Andere Merkmale, Vorteile und Ausführungsformen der hier offenbarten
Erfindung sind dem normalen Fachmann nach dem Lesen
der vorangegangenen Offenbarungen gegenwärtig. In dieser Hinsicht,
während spezifische Ausführungsformen der Erfindung in
beträchtlichem Detail beschrieben wurden, können Variationen
und Modifikationen dieser Ausführungsformen durchgeführt werden,
ohne von dem Rahmen und Umfang der beschriebenen und beanspruchten
Erfindung abzuweichen.
Claims (4)
1. Verfahren zur Herstellung einer DRAM-Zelle, die einen
Transistor aufweist, der aus einem Feld-Oxid, einer Gate-Isolierschicht,
einer Gate-Elektrode, die eingekapselt ist mit
einer Isolierschicht, einem Abstands-Isolierfilm und einem
störstellen-ionen-implantierten Gebiet besteht, das mit einem
Kondensator verbunden ist, das die Schritte aufweist:
Ausbilden eines Grabens in einem vorbestimmten Abschnitt des Feld-Oxids;
Aufbringen einer ersten alles bedeckenden leitenden Schicht, die in Verbindung mit dem ionen-implantierten Gebiet kommt und derartiges selektives Ätzen der ersten leitenden Schicht, daß keine leitende Schicht in dem Graben zurückbleibt, um ein Muster einer ersten Ladungselektrode zu erzeugen;
Beschichten mit einer isolierenden Schicht insgesamt auf der sich ergebenden Struktur und Entfernen der isolierenden Schicht, die in den Flächen vorhanden ist, in denen der Kondensator gebildet wird, wobei die isolierende Schicht in dem Graben zurückbleibt;
Bilden einer zweiten leitenden Schicht insgesamt über der sich ergebenden Struktur;
Ebnen der Oberfläche der zweiten leitenden Schicht mit einem Material und Unterziehen des Materials einem Zurückätzen, bis die auf der isolierenden Schicht aufgebrachte zweite leitende Schicht freigelegt wird und Ätzen der freigelegten zweiten leitenden Schicht, um die Isolierschicht freizulegen; und
Entfernen des Materials zum Ebnen und der Isolierschicht und Ausbilden eines dielektrischen Films und einer Plattenelektrode in entsprechender Reihenfolge.
Ausbilden eines Grabens in einem vorbestimmten Abschnitt des Feld-Oxids;
Aufbringen einer ersten alles bedeckenden leitenden Schicht, die in Verbindung mit dem ionen-implantierten Gebiet kommt und derartiges selektives Ätzen der ersten leitenden Schicht, daß keine leitende Schicht in dem Graben zurückbleibt, um ein Muster einer ersten Ladungselektrode zu erzeugen;
Beschichten mit einer isolierenden Schicht insgesamt auf der sich ergebenden Struktur und Entfernen der isolierenden Schicht, die in den Flächen vorhanden ist, in denen der Kondensator gebildet wird, wobei die isolierende Schicht in dem Graben zurückbleibt;
Bilden einer zweiten leitenden Schicht insgesamt über der sich ergebenden Struktur;
Ebnen der Oberfläche der zweiten leitenden Schicht mit einem Material und Unterziehen des Materials einem Zurückätzen, bis die auf der isolierenden Schicht aufgebrachte zweite leitende Schicht freigelegt wird und Ätzen der freigelegten zweiten leitenden Schicht, um die Isolierschicht freizulegen; und
Entfernen des Materials zum Ebnen und der Isolierschicht und Ausbilden eines dielektrischen Films und einer Plattenelektrode in entsprechender Reihenfolge.
2. Verfahren zur Herstellung einer DRAM-Zelle nach Anspruch
1, worin der Schritt des Ausbildens eines Grabens ferner das
Ausbilden eines Nitrids mit einer vorbestimmten Dicke auf dem
Graben umfaßt, um die Isolationseigenschaften der Vorrichtung
nachfolgend der Bildung des Grabens zu verbessern.
3. Verfahren zur Herstellung einer DRAM-Zelle nach Anspruch
1, worin das Material zum Ebnen aus einem photosensitiven
Film oder einem Glasaufschleuder-Film ausgewählt wird.
4. Verfahren zur Herstellung einer DRAM-Zelle nach Anspruch
1, worin die isolierende Schicht auf einem Teil des Grabens
während ihrer Entfernung verbleibt, wodurch die Isoliereigenschaft
zwischen den Vorrichtungen verbessert werden kann.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014369A KR970000717B1 (ko) | 1993-07-27 | 1993-07-27 | 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4426468A1 true DE4426468A1 (de) | 1995-02-09 |
| DE4426468C2 DE4426468C2 (de) | 2002-10-10 |
Family
ID=19360195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4426468A Expired - Fee Related DE4426468C2 (de) | 1993-07-27 | 1994-07-26 | Verfahren zur Herstellung einer DRAM-Zelle |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5449636A (de) |
| JP (1) | JP2912823B2 (de) |
| KR (1) | KR970000717B1 (de) |
| DE (1) | DE4426468C2 (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3062067B2 (ja) * | 1995-12-18 | 2000-07-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
| US6573548B2 (en) * | 1998-08-14 | 2003-06-03 | Monolithic System Technology, Inc. | DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same |
| JP2000208728A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4390412B2 (ja) | 2001-10-11 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| ITTO20020997A1 (it) * | 2002-11-15 | 2004-05-16 | St Microelectronics Srl | Procedimento autoalllineato per la fabbricazione di |
| US7323379B2 (en) * | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
| KR100866723B1 (ko) | 2006-12-28 | 2008-11-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 미세 패턴 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| JP2519569B2 (ja) * | 1990-04-27 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
-
1993
- 1993-07-27 KR KR1019930014369A patent/KR970000717B1/ko not_active IP Right Cessation
-
1994
- 1994-07-22 JP JP6171407A patent/JP2912823B2/ja not_active Expired - Fee Related
- 1994-07-26 DE DE4426468A patent/DE4426468C2/de not_active Expired - Fee Related
- 1994-07-27 US US08/281,301 patent/US5449636A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4426468C2 (de) | 2002-10-10 |
| JPH0778889A (ja) | 1995-03-20 |
| KR950004533A (ko) | 1995-02-18 |
| KR970000717B1 (ko) | 1997-01-18 |
| US5449636A (en) | 1995-09-12 |
| JP2912823B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69015135T2 (de) | Verfahren zum Herstellen eines Kondensators für DRAM-Zelle. | |
| DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
| DE4323363B4 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
| DE4031411C2 (de) | Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung | |
| DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
| DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
| DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
| DE19521489A1 (de) | Verfahren zur Herstellung eines Kondensators | |
| DE3842474A1 (de) | Stapelkondensator-dram und verfahren zur herstellung derselben | |
| DE4018412A1 (de) | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren | |
| DE69222390T2 (de) | Herstellungsverfahren eines selbstjustierenden Kontakts | |
| DE4201506A1 (de) | Verfahren zur herstellung von dram-speicherzellen mit stapelkondensatoren in stiftstruktur | |
| DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE3887823T2 (de) | Halbleiterspeicher. | |
| DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
| EP0987753A2 (de) | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben | |
| DE2837877C2 (de) | Verfahren zur Herstellung eines MOS-integrierten Halbleiterspeichers | |
| DE4038114A1 (de) | Halbleiterspeicher und verfahren zu seiner herstellung | |
| DE4007604C2 (de) | ||
| DE69125593T2 (de) | Dynamisches RAM und Verfahren zu seiner Herstellung | |
| DE3543937C2 (de) | ||
| DE69106944T2 (de) | Hochintegrierte EPROM-Zelle mit gestapeltem und geteiltem Gate mit vor Kurzschlüssen und Unterbrechungen geschützter Bitleitung. | |
| DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE4426468C2 (de) | Verfahren zur Herstellung einer DRAM-Zelle | |
| DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |