DE4138665A1 - Halbleitereinrichtung und gehaeuse - Google Patents

Halbleitereinrichtung und gehaeuse

Info

Publication number
DE4138665A1
DE4138665A1 DE4138665A DE4138665A DE4138665A1 DE 4138665 A1 DE4138665 A1 DE 4138665A1 DE 4138665 A DE4138665 A DE 4138665A DE 4138665 A DE4138665 A DE 4138665A DE 4138665 A1 DE4138665 A1 DE 4138665A1
Authority
DE
Germany
Prior art keywords
semiconductor device
light
layer
resin material
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4138665A
Other languages
English (en)
Other versions
DE4138665C2 (de
Inventor
Masahiko Ishikawa
Kohji Hayano
Shinichi Mori
Masayuki Yamashita
Osamu Ueda
Namiki Moriga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4143494A priority Critical patent/DE4143494C2/de
Priority to DE4143587A priority patent/DE4143587C2/de
Publication of DE4138665A1 publication Critical patent/DE4138665A1/de
Application granted granted Critical
Publication of DE4138665C2 publication Critical patent/DE4138665C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrich­ tung und ein Gehäuse für eine Halbleitereinrichtung und im beson­ deren auf eine in verbesserter Weise lichtgeschützte Halbleiter­ einrichtung.
In den letzten Jahren ist es üblich, Halbleiterchips im allgemei­ nen direkt mit einem Gießharzmaterial zu verkapseln, um sie in ei­ ner Halbleitereinrichtung einzusetzen. Der Halbleiterchip wird hauptsächlich mit einem Epoxidharzmaterial bedeckt, das mit einem Farbstoff wie Graphitschwarz, einem Füller und ähnlichem - je nach Notwendigkeit - gemischt ist. Bei einer herkömmlichen Halbleiter­ einrichtung schützt ein solches Harzmaterial den Halbleiterchip gegen Lichteinwirkung.
Mit Bezug auf Halbleitereinrichtungen, die Fotodetektoren aufwei­ sen, wurde über verschiedene Lichtabschirmeinrichtungen berichtet, die so ausgebildet sind, daß sie die anderen Teile als die Fotodetektoren vor Lichteinfluß schützen. Beispielsweise be­ schreibt die japanische Patentoffenlegungsschrift 62-2 05 649 (1987) eine Halbleitereinrichtung, die einen Fotodetektor und einen damit verbundenen integrierten Schaltkreis aufweist, die mit einem lichtdurchlässigen Harzmaterial verkapselt sind. Das Harzmaterial ist mit einem lichtabschirmenden Ummantelungsmaterial unter Aus­ sparung eines Fensters zum Eintritt von Licht in den Fotodetektor bedeckt. Die japanische Patentoffenlegungsschrift No. 1-1 47 853 (1989) beschreibt ein Lichtnachweismodul, das eine integrierte Schaltung mit einem Fotodetektor wie einer Fotodiode und einer auf dem gleichen Substrat angeordneten Verstärkerschaltung und einem diese bedeckenden lichtabweisenden Material aufweist, die in einem klaren Gußgehäuse untergebracht sind. In einem solchen Modul be­ deckt ein Rahmen den IC, so daß kein Licht auf andere Teile als den Fotodetektor einwirkt, während dieser mit einem Fenster zum Eintritt von Licht versehen ist. Die japanische Patentoffenle­ gungsschrift 1-1 52 64 (1989) beschreibt eine Halbleitereinrichtung mit einer integrierten Schaltung, die einen Fotodetektor enthält, und die in einem lichtdurchlässigen Quarzgehäuse untergebracht ist. Bei dieser Halbleitereinrichtung ist eine Platte mit einem Durchgangsloch in einer der Lage des Fotodetektors entsprechenden Lage in engen Kontakt mit der Oberfläche des Harzgehäuses ge­ bracht. Diese Platte wird beispiels weise aus Aluminium herge­ stellt, um das Licht abzuweisen. Damit ist es möglich, daß durch diese Platte Licht nur auf den Fotodetektor fällt.
Mit der weiten Verbreitung tragbarer Personalcomputer und elektro­ nischer Notebooks ging eine zunehmende Verringerung der Größe und Dicke von integrierten Schaltungen einher. Auch die Gehäuse für dynamische RAMs, OTP-ROMs (One Time Programmable ROMs = einmal programmierbaren Nur-Lese-Speichern) und ähnliche werden ebenso mit zunehmend verringerter Dicke und verringertem Gewicht ausge­ führt. Infolgedessen kommen TSOP (Thin Small Outline Packages = dünne Gehäuse mit kleinem Umfang) die nur etwa 1 mm dick sind, im Gebrauch.
Jedoch ist, während ein herkömmliches Harzgehäuse für eine Halb­ leitereinrichtung eine hinreichende Dicke zum Ausschalten von Licht hat, die Dicke des ein TSOP bildenden Harzmaterials so ge­ ring, daß Licht bis zum Halbleiterchip vordringen kann. Wenn Licht durch die Harzschicht hindurchdringt und auf den Halbleiterchip fällt, können im Falle eines OTP-ROM die Speicherinhalte unbeab­ sichtigt gelöscht werden, während durch das unbeabsichtigte Ab­ fließen (Lecken) von Zelladungen oder das Auftreten eines Leck­ stroms im Schaltungsteil Fehlfunktionen im Falle eines dynamischen RAM verursacht werden können. Der Umfang solcher Fehlfunktionen kann von der Intensität des Lichts und der Dicke des Harzmaterials abhängen.
Die vorgenannten Techniken, die in bezug auf Fotodetektoren be­ kannt sind, können angewandt werden, um dieses Problem zu lösen. Keine dieser Lösungen kann jedoch eine hinreichende Lichtabschir­ mung bei gleichzeitig verringerter Dicke und verringertem Gewicht des Gehäuses garantieren.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrich­ tung mit einem Harzgehäuse verringerter Dicke und verringerten Ge­ wichts bereitzustellen, bei der der Ausschluß von Lichteinwirkung hinreichend garantiert ist. Insbesondere soll ein TSOP mit hinrei­ chenden Lichtabschirmeigenschaften bereitgestellt werden.
Nach einem Aspekt der vorliegenden Erfindung wird eine Halbleiter­ einrichtung bereitgestellt, die einen Halbleiterchip aufweist, der direkt mit einem eine Lichtabschirmwirkung aufweisenden Harzmate­ rial bedeckt ist, wobei die Halbleitereinrichtung desweiteren eine auf dem Harzmaterial angeordnete Lichtabschirmschicht aufweist. Das Harzmaterial kann beispielsweise Epoxidharz sein. Bei Bedarf kann dem Harzmaterial ein Farbstoff wie Graphitschwarz, ein Füller oder ähnliches zugesetzt sein.
Die erwähnte Schicht kann durch eine Versiegelung gebildet sein, deren Oberfläche mit einem Metall bedeckt ist und deren rücksei­ tige Oberfläche schwarz gefärbt ist. Das Metall kann beispiels­ weise Aluminium oder Silber sein. Diese Versiegelung wird vorzugs­ weise mit der Oberfläche der Harzschicht, die den Halbleiterchip verkapselt, verbunden, um den Halbleiterchip hinreichend effektiv zu bedecken. Die Versiegelung kann die gesamte Oberfläche der Harzschicht oder einen Teil dieser bedecken. Wenn die Dicke der auf den Halbleiterchip aufgebrachten Harzschicht nicht größer als 200 µm oder die Dicke der Halbleitereinrichtung selbst nicht grö­ ßer als 1 mm ist, hat diese Versiegelung einen merklichen Einfluß bezüglich der Lichtabschirmwirkung. Die Versiegelung reflektiert mit ihrer Oberfläche Licht, während ihre rückseitige Oberfläche Licht absorbiert. Infolge dieser doppelten Wirkung ist es möglich, auch bei kleiner Schichtdicke das Licht hinreichend abzuhalten. Da die Versiegelung nicht sehr voluminös ist, erhöht sich das Gewicht der Halbleitereinrichtung nicht wesentlich.
Die oben erwähnte Schicht kann durch eine Metallschicht oder eine keramische Schicht, die in der Gasphase abgeschieden wird, gebil­ det sein. In diesem Falle ist es vorteilhaft, wenn die Dicke des auf den Halbleiterchip aufgebrachten Harzmaterials nicht größer als 200 µm oder die Halbleitereinrichtung insgesamt nicht dicker als 1 mm ist. Die Metallschicht kann beispielsweise aus Aluminium oder Silber gebildet sein. Die Keramikschicht andererseits kann im wesentlichen bespielsweise aus Aluminiumoxid oder Siliziumdioxid gebildet sein. Die Metall- oder Keramikschicht kann auf der ge­ samten Oberfläche des Harzmaterials oder einem Teil davon ausge­ bildet sein, auf dem sie den Halbleiterchip hinreichend bedeckt. Eine solche in der Gasphase abgeschiedene Metall- oder Keramik­ schicht hält, obwohl sie extrem dünn ist, das Licht hinreichend ab. Diese Schicht erlaubt es, die verringerte Größe der Halblei­ tereinrichtung beizubehalten und erhöht deren Gewicht nicht erheb­ lich.
Die oben erwähnte Schicht kann desweiteren aus einem isolierenden Material, dessen Brechungsindex sich von dem des Harzmaterials un­ terscheidet, gebildet sein. Das isolierende Material kann bei­ spielsweise dasselbe wie das Harzmaterial sein, wobei ein Oberflä­ chenabschnitt im Unterschied zu anderen Abschnitten dahingehend behandelt ist, daß ein Gelieren gefördert wird, oder wobei sich ein solcher Abschnitt in der Verteilung des Molekulargewichts oder dem Polymerisationsgrad vom Harzmaterial unterscheidet, oder es kann ein sich vom Harzmaterial unterscheidendes und im wesentli­ chen aus Tetrahydrofuran oder einem warmhärtenden Harz zusammen­ gesetztes Material verwendet werden. In dem Falle, daß dasselbe Material verwendet wird, kann eine solche Schicht beispielsweise durch teilweises Aufheizen der Oberfläche der Harzschicht zum Be­ wirken des Gelierens gebildet werden. In dem Falle, daß unter­ schiedliches Material eingesetzt wird, kann die Schicht durch Ein­ tauchen des Gußharzes in geschmolzenes Isoliermaterial und einen anschließenden Trocknungs- oder Fotohärtungsschritt oder aber durch ein Verfahren des Aufbringens des Isoliermaterials auf das Gießharz o. ä. gebildet werden. Das Isolier- bzw. Trennmaterial kann die gesamte Oberfläche des Harzmaterials oder einen Teil die­ ser bedecken. Des weiteren können eine einzelne Schicht aus einem Trenn- bzw. Isoliermaterial oder mindestens zwei Schichten unter­ schiedlicher Trenn- bzw. Isoliermaterialien auf das Gießharz auf­ gebracht sein. Das Trenn- bzw. Isoliermaterial und das Gießharz werden so ausgewählt, daß von außen einfallendes Licht so gebro­ chen wird, daß ein Durchgang des Lichts verhindert wird. Des weite­ ren ist es möglich, die Durchlässigkeit für solches Licht durch Übereinanderschichten von Materialien mit unterschiedlichen Bre­ chungsindizes zu vermindern. Zusätzlich kann das Trenn- bzw. Iso­ liermaterial ein lichtabsorbierendes Material enthalten. Dies kann aus einem Oxid, einem Sulfid oder einem Salz eines Metalls, einem anorganischen Pigment wie etwa einer Ferrozyan-Verbindung oder ei­ nem organischen Pigment, etwa auf einer Azo- oder einer Phtha­ locyanin-Grundlage, hergestellt sein.
Nach einem weiteren Aspekt der Erfindung ist eine Halbleiterein­ richtung vorgesehen, die einen Halbleiterchip aufweist, der direkt mit einem Harzmaterial mit Lichtabschirmeigenschaften bedeckt ist, wobei dieses Harzmaterial mit einem lichtabsorbierenden Material gemischt ist. Das lichtabsorbierende Material kann aus einem Oxid, einem Sulfid oder einem Salz eines Metalls, einem anorganischen Pigment wie etwa einer Ferrozyan-Verbindung oder einem organischen Pigment, etwa auf einer Azo- oder einer Phthalocyanin-Grundlage, hergestellt sein. Wenn die Dicke des auf dem Halbleiterchip aufge­ brachten Harzmaterials nicht größer als 200 µm oder die Dicke der Halbleitereinrichtung nicht größer als 1 mm ist, erfüllt das lichtabsorbierende Material eine wichtige Funktion in bezug auf die Lichtabschirmungseigenschaften. Die Lichtabschirmungseigen­ schaften eines Gießharzes werden durch Hinzufügen eines solchen lichtabsorbierenden Materials weiter verbessert.
Nach einem weiteren Aspekt der Erfindung ist eine Halbleiterein­ richtung vorgesehen, die aus einem Halbleiterchip besteht, der mit einem Harzmaterial mit Lichtabschirmeigenschaft bedeckt ist, wobei die Oberfläche des Halbleiterchips mit einer mit einer schwarzen Substanz gemischten Polyimid-Schicht bedeckt ist. Eine solche schwarze Substanz wird beispielsweise aus Kohlenstoff (Graphit) o. ä. hergestellt. Die schwarze Polyimid-Schicht schützt den Halb­ leiterchip vor Licht.
Nach einem weiteren Aspekt der Erfindung ist ein Gehäuse zur Be­ deckung einer Halbleitereinrichtung, die einen mit einem Harzmate­ rial bedeckten Halbleiterchip enthält, zum Schutz desselben vor Licht vorgesehen. Dieses Gehäuse ist so gestaltet, daß es eine oder mindestens zwei Halbleitereinrichtungen, welche auf einer Verdrahtungsplatte montiert sind, bedeckt. Das Gehäuse ist beson­ ders effektiv, wenn die Dicke der auf die Halbleiterchip aufge­ brachten Harzschicht nicht größer als 200 µm oder die Dicke der Halbleitereinrichtung selbst nicht größer als 1 mm ist. Das Ge­ häuse kann beispielsweise aus Harz, Keramik der einem Metall her­ gestellt sein. Das Gehäuse bedeckt eine oder mindestens zwei Halb­ leitereinrichtungen, welche auf einer Verdrahtungsplatte montiert sind, um sie vor Licht zu schützen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung, die schematisch eine Halb­ leitereinrichtung nach einer ersten Ausführungsform zeigt,
Fig. 2 eine Querschnittsdarstellung, die den Aufbau einer Lichtabschirm-Versiegelung zeigt, die in der ersten Aus­ führungsform verwendet wird,
Fig. 3 eine Querschnittsdarstellung, die schematisch eine Halb­ leitereinrichtung nach einer zweiten Ausführungsform zeigt,
Fig. 4 eine Querschnittsdarstellung, die schematisch eine Halb­ leitereinrichtung nach einer dritten Ausführungsform zeigt,
Fig. 5 eine Querschnittsdarstellung, die schematisch eine Halb­ leitereinrichtung nach einer vierten Ausführungsform zeigt,
Fig. 6 eine Querschnittsdarstellung, die schematisch eine Halb­ leitereinrichtung nach einer fünften Ausführungsform zeigt,
Fig 7 eine Querschnittsdarstellung, die schematisch den Aufbau eines Halbleiterchips zeigt, der bei der fünften Ausfüh­ rungsform vorhanden ist,
Fig. 8 eine Querschnittsdarstellung, die ein Gehäuse für eine Halbleitereinrichtung nach einer sechsten Ausführungs­ form zeigt, und
Fig. 9 eine Draufsicht, die einen Ausschnitt des Gehäuses, das die Halbleitereinrichtung bedeckt, nach der sechsten Ausführungsform zeigt.
Fig. 1 zeigt eine Halbleitereinrichtung 10 nach einer ersten Aus­ führungsform. Ein Halbleiterchip 2, der auf einem Substrat 7 ange­ ordnet ist, ist über Drähte 4 mit Leitungsanschlüssen 3 verbunden und in einem Gießharzgehäuse 1 untergebracht. Das Harzgehäuse 1 ist aus Epoxidharz hergestellt, das mit Graphitschwarz und einem Füllstoff gemischt ist. Weiterhin ist eine Lichtabschirm- Versiegelung 5 auf die obere Oberfläche des Harzgehäuses 1 aufgebracht. Bei dieser Halbleitereinrichtung 10 hat der Halbleiterchip 2 eine Dicke d1 von etwa 450 µm, das Substrat 7 hat eine Dicke d2 von 150 µm und der Teil des Harzgehäuses 1, der auf dem Halbleiterchip 2 aufgebracht ist, hat eine Dicke d3 von etwa 200 µm. Das Harzgehäuse 1 hat eine Dicke D von etwa 1 mm.
Wie Fig. 2 zeigt, ist die Lichtabschirm-Versiegelung 5 durch Auf­ einanderstapeln einer (abgeschiedenen) Metallschicht 11 aus Alumi­ nium o. ä., einer schwarz gefärbten Klebeschicht 12 auf Silikonbasis und einer Schutzschicht 13 aus Polyester o. ä. auf einem Träger 14 gebildet. Die abgeschiedene Metallschicht 11 reflektiert Licht, während die Klebeschicht 12 Licht absorbiert.
Damit reflektiert die Lichtabschirm-Versiegelung 5 durch die abge­ schiedene Metallschicht Licht, und durch die schwarz gefärbte Sub­ stanz, die auf ihre rückseitige Oberfläche aufgebracht ist, absor­ biert sie Licht. Diese Versiegelung 5 ist so ausgebildet, daß sie das Eindringen von Außenlicht in das Harzgehäuse 1 verhindert.
Fig. 3 zeigt eine zweite Ausführungsform der Erfindung. Wie Fig. 3 zeigt, sind Aufbau- und Abmessungen der Halbleitereinrichtung 20 bei dieser Ausführungsform ähnlich zu denen der Halbleitereinrich­ tung 10 nach der ersten Ausführungsform, ausgenommen die Lichtab­ schirm-Versiegelung 5. Das Harzgehäuse 10 dieser Halbleiterein­ richtung 20 ist aus Epoxidharz hergestellt, welches ähnlich wie bei der ersten Ausführungsform mit Graphitschwarz und einem Füll­ stoff gemischt ist.
Eine Aluminiumoxidschicht 21 ist auf der oberen Oberfläche des Harzgehäuses 1 durch CVD gebildet. Diese Aluminiumoxidschicht 21 hat eine Dicke von etwa 100 µm. Vorzugsweise ist die Dicke der Aluminiumoxidschicht 21 nicht größer als 100 µm, so daß die Dicke der Halbleitereinrichtung 20 durch diese Schicht 21 nicht wesent­ lich vergrößert wird. Die Aluminiumoxidschicht 21 ist so ausge­ bildet, daß sie äußeres Licht abschirmt. Anstelle von Aluminiumoxid können Keramik wie SiO2 oder ein Metall wie Al, Ag oder W auf das Harzgehäuse 1 abgeschieden sein. Wenn ein Metall abgeschieden ist, ist es erforderlich, die Metallschicht sorgfältig so auszubilden, daß sie nicht in Kontakt mit den Leitungsanschlüssen kommt.
Fig. 4 zeigt eine dritte Ausführungsform der Erfindung. Wie Fig. 4 zeigt, sind Aufbau und Abmessungen der Halbleitereinrichtungen 30 bei dieser Ausführungsform ähnlich zu denen der Halbleitereinrich­ tung 10 nach der ersten Ausführungsform, ausgenommen die Lichtab­ schirm-Versiegelung 5. Das Harzgehäuse 10 dieser Halbleiterein­ richtung 30 ist aus einem ähnlichen Material wie bei der ersten Ausführungsform hergestellt. Andererseits ist die Oberfläche des Harzgehäuses 10 im wesentlichen ganzflächig mit einer Schicht 31 bedeckt, die aus dem gleichen Material wie das Harzgehäuse 1 be­ steht. Diese Schicht ist so präpariert, daß ein Gelieren minde­ stens auf ihrer Oberfläche gefördert wird. Die Schicht 31 kann al­ ternativ aus einem Material wie beispielsweise Polyesterharz her­ gestellt sein, das sich von dem des Harzgehäuses 1 unterscheidet. In diesem Falle wird das Gehäuse 1 etwa in eine Polyesterlösung getaucht, gehärtet und getrocknet, wodurch die Schicht 31 gebildet wird. Diese Schicht 31 hat einen Brechungsindex, der sich von dem des Harzgehäuses 1 unterscheidet, wodurch der Durchgang von Licht verhindert wird.
Fig. 5 zeigt eine Halbleitereinrichtung 40 nach einer vierten Aus­ führungsform der Erfindung. Wie Fig. 5 zeigt, ist ein auf einem Substrat 7 angeordneter Halbleiterchip 2 über Drähte 4 mit Lei­ tungsanschlüssen 3 verbunden und in einem Gießharzgehäuse 41 un­ tergebracht. Das gesamte Gießharzgehäuse 41 enthält homogen Gra­ phitschwarz oder schwarzes Eisenoxid oder Anilinschwarz, die über einen weiten Bereich vom Ultraviolett-Bereich bis zum Infrarot-Be­ reich hin Licht absorbieren. Weiterhin kann das Harzgehäuse 1 min­ destens ein Oxid, Sulfid oder Salz eines Metalls, ein anorgani­ sches Pigment wie etwa eine Ferrozyan-Verbindung oder ein organi­ sches Pigment, wie etwa auf einer Azo- oder Phthalocyanin-Grund­ lage, enthalten.
Fig. 6 zeigt eine Halbleitereinrichtung 50 nach einer fünften Aus­ führungsform der Erfindung. Wie Fig. 6 zeigt, ist die Oberfläche eines auf einem Substrat 7 angeordneten Halbleiterchips 62 mit ei­ ner Absorptionsschicht 61 aus einem mit Graphitschwarz gemischten Polyimid bedeckt. Der Halbleiterchip 62 hat beispielsweise einen Aufbau wie nach Fig. 7. Eine N⁺-Diffusionsschicht 52 ist in einem P-Siliziumsubstrat 51 gebildet, während auf dem Substrat 51 eine Oxidschicht 53, eine Zellplatte 54, eine Einebnungs-Schicht 55, eine Bitleitung 56, eine Nitridschicht 57 und Wortleitungen 59 ge­ bildet sind. Die Absorptionsschicht 61 ist auf der Nitridschicht 57 gebildet. Die Absorptionsschicht 61 kann effektiv Licht absor­ bieren, dessen Wellenlänge unterhalb des Infrarot-Bereiches liegt. Damit wird durch die Absorptionsschicht 61 Außenlicht abgehalten.
Fig. 8 zeigt eine sechste Ausführungsform der Erfindung. Wie Fig. 8 zeigt, ist eine Halbleitereinrichtung 80, die auf einer Verdrah­ tungsplatte 87 montiert ist, mit einem Gehäuse 80 bedeckt. Das Ge­ häuse 80, das aus Epoxidharz besteht, ist mit der Verdrahtungs­ platte (Platine) 87 verbunden. Der Aufbau und die Abmessungen der Halbleitereinrichtung 80 sind ähnlich wie die der Halbleiterein­ richtung 10 bei der ersten Ausführungsform, ausgenommen die Lichtabschirm-Versiegelung 5.
Wie in Fig. 9 gezeigt, kann eine einzelne Halbleitereinrichtung mit einem Gehäuse 91a versehen sein, oder eine Mehrzahl von Halb­ leitereinrichtungen kann mit einem gemeinsamen Gehäuse 91b verse­ hen sein. Als Material für ein solches Gehäuse kommt nicht nur das oben erwähnte Epoxidharz in Frage, sondern es kann alternativ aus einem anderen Harz, wie etwa Silikonharz, einer Keramik wie Alumi­ niumoxid, einem Metall o. ä. hergestellt sein. Wenn das Gehäuse aus Harz hergestellt ist, ist es möglich, das Harz mit einem Material zu vermischen, das Licht absorbiert und/oder reflektiert.
Bei jeder der erwähnten Ausführungsformen kann das Harzgehäuse un­ ter Hinzufügung von Quarzglas, das mit anorganischen oder organi­ schen Pigmenten gefärbt ist, ausgeführt sein, um das Lichtab­ schirmvermögen zu verbessern.
Wie oben beschrieben, ist es gemäß der vorliegenden Erfindung mög­ lich, eine hochgradig zuverlässige Halbleitereinrichtung mit ver­ besserten Lichtabschirmeigenschaften bereitzustellen, ohne daß sich das verringerte Gewicht und die verringerte Größe der Halb­ leitereinrichtung wesentlich verändert. Gemäß der Erfindung kann weiter eine Halbleitereinrichtung, die auf einer Verdrahtungs­ platte (Platine) konfektioniert ist, effektiv gegen Licht ge­ schützt werden, wodurch sich die Zuverlässigkeit verbessert.
Damit ist es möglich, etwa Fehlfunktionen eines dynamischen RAM, die durch Licht verursacht werden, oder unbeabsichtigtes Löschen des Speicherinhalts bei einem ROM, das durch Licht verursacht sein kann, zu verhindern.

Claims (16)

1. Halbleitereinrichtung (10, 20, 30) mit einem Halbleiterchip (2), der direkt mit einem Harzmaterial (1) mit lichtabschirmenden Eigenschaften bedeckt ist, dadurch gekennzeichnet, daß die Halb­ leitereinrichtung eine Lichtabschirmschicht (5, 21, 31), die auf dem Harzmaterial angeordnet ist, aufweist.
2. Halbleitereinrichtung (10) nach Anspruch 1 dadurch gekenn­ zeichnet, daß die Lichtabschirmschicht durch eine Versiegelung (5) mit einer äußeren Schicht (11), die mit einem Metall bedeckt ist, und einer schwarz gefärbten inneren Schicht (12) gebildet ist.
3. Halbleitereinrichtung (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Metall Aluminium oder Silber ist.
4. Halbleitereinrichtung (10) nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Versiegelung (5) mit der Oberfläche des Harzmaterials (1) verbunden ist.
5. Halbleitereinrichtung (20) nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Lichtabschirmschicht durch eine Metallschicht (21) oder eine Keramikschicht (21), die in der Gasphase auf das Harzmaterial (1) abgeschieden ist, gebildet ist.
6. Halbleitereinrichtung (20) nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Keramikschicht (21) im wesentlichen aus Alumi­ niumoxid besteht.
7. Halbleitereinrichtungen (30) nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Lichtabschirmschicht durch mindestens eine Deck­ schicht (31) aus einem Abschirm- bzw. Isoliermaterial, dessen Bre­ chungsindex sich von dem des Harzmaterials (1) unterscheidet, ge­ bildet ist.
8. Halbleitereinrichtungen (30) nach Anspruch 7, dadurch gekenn­ zeichnet, daß die Deckschicht (31) aus dem gleichen Material wie dem Harzmaterial (1) besteht, und so behandelt ist, daß ein Gelie­ ren mindestens auf ihrer Oberfläche gefördert wird.
9. Halbleitereinrichtung (30) nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das Trenn- bzw. Isoliermaterial Polyesterharz ist.
10. Halbleitereinrichtung (40) mit einem Halbleiterchip (2), der direkt mit einem Harzmaterial (41) mit Lichtabschirmeigenschaften bedeckt ist, wobei das Harzmaterial (41) mit einem lichtabsorbie­ renden Material gemischt ist.
11. Halbleitereinrichtung (50) nach Anspruch 10, dadurch gekenn­ zeichnet, daß das lichtabsorbierende Material aus der aus Oxiden, Sulfiden oder Salzen eines Metalls, einem ferrozyanischen, anorga­ nischen Material, einem organischen Azo-Pigment und einem organi­ schen Phthalocyanin-Pigment bestehenden Gruppe ausgewählt ist.
12. Halbleitereinrichtung (50) mit einem Halbleiterchip (62), der mit einem Harzmaterial (1) mit Lichtabschirmungseigenschaften be­ deckt ist, wobei die Oberfläche des Halbleiterchips (62) mit einem mit einer schwarzen Substanz gemischten Polyimidmaterial (61) be­ deckt ist.
13. Halbleitereinrichtung (50) nach Anspruch 12, dadurch gekenn­ zeichnet, daß die schwarze Substanz Kohlenstoff ist.
14. Halbleitereinrichtung (10, 20, 30, 40) nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß die Dicke des Harzmaterials (1, 41), das auf den Halbleiterchip (2, 62) abgeschieden ist, nicht größer als 200 µm ist, oder daß die Dicke der Halbleitereinrich­ tung (10, 20, 30, 40) selbst nicht mehr als 1 mm beträgt.
15. Gehäuse (81, 91a, 91b) zur Bedeckung einer Halbleitereinrich­ tung (80), die einen mit einem Harzmaterial bedeckten Halbleiter­ chip aufweist, dadurch gekennzeichnet, daß das Gehäuse (81, 91a, 91b) eine oder mehrere auf einem Verdrahtungssubstrat (87) ange­ brachte Halbleitereinrichtungen bedeckt und diese vor Licht schützt.
16. Gehäuse (81, 91a, 91b) nach Anspruch 15, dadurch gekennzeich­ net, daß die Dicke der auf dem Halbleiterchip aufgebrachten Harz­ schicht nicht mehr als 200 µm beträgt, oder daß die Dicke der Halbleitereinrichtung (80) selbst nicht mehr als 1 mm beträgt.
DE4138665A 1990-11-28 1991-11-25 Lichtgeschütztes Halbleiterbauelement Expired - Fee Related DE4138665C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4143494A DE4143494C2 (de) 1990-11-28 1991-11-25 Halbleitereinrichtung insb. für eine Chipkarte mit Abschirmung gegenüber Lichteinwirkung und damit verbundene Fehlfunktionen
DE4143587A DE4143587C2 (de) 1990-11-28 1991-11-25 Halbleitereinrichtung mit Lichtabschirmung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12793590 1990-11-28
JP33539890 1990-11-28
JP3286350A JPH0521655A (ja) 1990-11-28 1991-10-31 半導体装置および半導体装置用パツケージ

Publications (2)

Publication Number Publication Date
DE4138665A1 true DE4138665A1 (de) 1992-06-04
DE4138665C2 DE4138665C2 (de) 1996-09-26

Family

ID=27315650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4138665A Expired - Fee Related DE4138665C2 (de) 1990-11-28 1991-11-25 Lichtgeschütztes Halbleiterbauelement

Country Status (3)

Country Link
US (2) US5317195A (de)
JP (1) JPH0521655A (de)
DE (1) DE4138665C2 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4415950A1 (de) * 1994-05-05 1995-11-09 Siemens Matsushita Components Elektrisches Bauelement
DE19515189A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
DE19515188A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
DE19515187A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
EP0750325A1 (de) * 1995-06-21 1996-12-27 Illinois Tool Works Inc. Infrarotstrahlungsabgeschirmter Kondensator
DE19523597A1 (de) * 1995-06-30 1997-01-02 Hans Damm Verfahren zum Abdecken von EPROM-Fenstern
US5883429A (en) * 1995-04-25 1999-03-16 Siemens Aktiengesellschaft Chip cover
DE19915766A1 (de) * 1999-04-08 2000-11-02 Cubit Electronics Gmbh Verfahren zum Schutz der Oberflächen von Halbleiterchips in Chipkarten
CN1074327C (zh) * 1997-03-27 2001-11-07 石川岛播磨重工业株式会社 金属带浇铸的方法及其装置
DE102014100469A1 (de) * 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
DE102019130937A1 (de) * 2019-11-15 2021-05-20 Valeo Schalter Und Sensoren Gmbh Steuergerät mit Kühlung durch Abstrahlung von Wärme

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JP3005451B2 (ja) * 1995-04-28 2000-01-31 日本電気株式会社 受光装置
DE19526010B4 (de) * 1995-07-17 2005-10-13 Infineon Technologies Ag Elektronisches Bauelement
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JPH11167154A (ja) * 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
US6190737B1 (en) 1998-02-04 2001-02-20 Motorola, Inc. Metalized elastomers
US6355304B1 (en) 1998-06-02 2002-03-12 Summit Coating Technologies, Llc. Adhesion promotion
CN1143373C (zh) * 1998-07-01 2004-03-24 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
FR2784768A1 (fr) * 1998-10-16 2000-04-21 Schlumberger Ind Sa Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP4311815B2 (ja) * 1999-05-28 2009-08-12 住友電気工業株式会社 光受信モジュール
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6448632B1 (en) * 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
JP3926141B2 (ja) * 2000-12-27 2007-06-06 日本特殊陶業株式会社 配線基板
JP4212255B2 (ja) 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
US7427813B1 (en) * 2003-11-20 2008-09-23 Altera Corporation Structure, material, and design for assembling a low-K Si die to achieve an industrial grade reliability wire bonding package
JP4586896B2 (ja) * 2008-06-24 2010-11-24 ソニー株式会社 光学モジュール及び光ピックアップ装置
TW201032297A (en) * 2009-02-20 2010-09-01 Advanced Semiconductor Eng Semiconcductor package and manufacturing method thereof and encapsulating method thereof
KR101262291B1 (ko) * 2012-10-26 2013-05-08 남궁선 유리병 차광용 코팅 조성물 및 유리병 차광층 형성 방법
US20210125959A1 (en) * 2019-10-24 2021-04-29 Texas Instruments Incorporated Metal-covered chip scale packages

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT254949B (de) * 1964-10-19 1967-06-12 Siemens Ag Elektrisches Bauelement, insbesondere Halbleiterbauelement, mit einer isolierenden Stoffhülle
DE1614587A1 (de) * 1967-08-24 1970-10-29 Siemens Ag Halbleitervorrichtung mit Gehaeuse
DE2100103B2 (de) * 1970-01-07 1977-06-30 Abgeschirmte halbleiteranordnung
DE3120279A1 (de) * 1981-04-30 1982-11-18 Hitachi Chemical Co., Ltd., Tokyo In harz eingefasstes halbleiter-bauteil
DE3512958A1 (de) * 1984-05-08 1985-11-14 Telefunken electronic GmbH, 7100 Heilbronn Optoelektronisches koppelelement
DE3433779A1 (de) * 1984-09-14 1986-03-27 Robert Bosch Gmbh, 7000 Stuttgart Schutzschicht fuer halbleiterschaltungen
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
US4712129A (en) * 1983-12-12 1987-12-08 Texas Instruments Incorporated Integrated circuit device with textured bar cover
DE2931594C2 (de) * 1978-08-04 1988-09-15 Burr-Brown Research Corp., Tucson, Ariz., Us
DE3442131C2 (de) * 1984-11-17 1988-12-01 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
DE3742763A1 (de) * 1987-12-17 1989-06-29 Philips Patentverwaltung Stapelbares gehaeuse
EP0421343A2 (de) * 1989-10-03 1991-04-10 Matsushita Electric Industrial Co., Ltd. Halbleiterelementpackung und Basisplatte für die Verteilungsschaltung zum Montieren dieser Packung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE254949C (de) *
JPS5624969A (en) * 1979-08-09 1981-03-10 Canon Inc Semiconductor integrated circuit element
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
JPS5972748A (ja) * 1982-10-20 1984-04-24 Nec Kyushu Ltd 半導体装置
JPS60180150A (ja) * 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
JPS62205649A (ja) * 1986-03-06 1987-09-10 Toshiba Corp 半導体装置
JPH01147853A (ja) * 1987-12-03 1989-06-09 Nec Corp 受光素子モジュール
JPH01152664A (ja) * 1987-12-09 1989-06-15 Nec Corp 受光素子内蔵集積回路
US5031017A (en) * 1988-01-29 1991-07-09 Hewlett-Packard Company Composite optical shielding
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
JPH0249453A (ja) * 1988-08-10 1990-02-19 Iwata Denko Kk 半導体用キャップ
JPH02119167A (ja) * 1988-10-27 1990-05-07 Nec Corp 樹脂封止型半導体装置
JPH02127935A (ja) * 1988-11-05 1990-05-16 Hitachi Ltd 中空筒体同士の結合方法、及びその結合方法により製造される電磁弁の弁体
JPH02280364A (ja) * 1989-04-21 1990-11-16 Seiko Epson Corp 半導体装置
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT254949B (de) * 1964-10-19 1967-06-12 Siemens Ag Elektrisches Bauelement, insbesondere Halbleiterbauelement, mit einer isolierenden Stoffhülle
DE1614587A1 (de) * 1967-08-24 1970-10-29 Siemens Ag Halbleitervorrichtung mit Gehaeuse
DE2100103B2 (de) * 1970-01-07 1977-06-30 Abgeschirmte halbleiteranordnung
DE2931594C2 (de) * 1978-08-04 1988-09-15 Burr-Brown Research Corp., Tucson, Ariz., Us
DE3120279A1 (de) * 1981-04-30 1982-11-18 Hitachi Chemical Co., Ltd., Tokyo In harz eingefasstes halbleiter-bauteil
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4712129A (en) * 1983-12-12 1987-12-08 Texas Instruments Incorporated Integrated circuit device with textured bar cover
DE3512958A1 (de) * 1984-05-08 1985-11-14 Telefunken electronic GmbH, 7100 Heilbronn Optoelektronisches koppelelement
DE3433779A1 (de) * 1984-09-14 1986-03-27 Robert Bosch Gmbh, 7000 Stuttgart Schutzschicht fuer halbleiterschaltungen
DE3442131C2 (de) * 1984-11-17 1988-12-01 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
DE3742763A1 (de) * 1987-12-17 1989-06-29 Philips Patentverwaltung Stapelbares gehaeuse
EP0421343A2 (de) * 1989-10-03 1991-04-10 Matsushita Electric Industrial Co., Ltd. Halbleiterelementpackung und Basisplatte für die Verteilungsschaltung zum Montieren dieser Packung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Abstract zu JP 2-49453(A), elektrotechnik, Heft 3 vom 29.Februar 1988, S.24-26 Abstract zu JP 59-72748 (A), Abstract zu JP 59-72748 (A) *
Abstract zu JP 60-180150 (A), M. T. Goosey "Plastics for Electronics" Verl. Elsevier Applied Science Publishers London (1985), S.99 und S.120-123 *
C. Lea: "A Scientific Guide to Surface Mount Technology" Verl. Electrochem. Publ. Ltd. Ayr, Scotland (1988), S. 11-13 *
H.-J. Hacke "Montage Integrierter Schaltungen" Springer Verlag Berlin (1987), S.131-135 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4415950A1 (de) * 1994-05-05 1995-11-09 Siemens Matsushita Components Elektrisches Bauelement
DE19515188C2 (de) * 1995-04-25 1998-02-19 Siemens Ag Chip-Abdeckung
DE19515189C2 (de) * 1995-04-25 2003-07-10 Infineon Technologies Ag Chip-Abdeckung
DE19515187A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
DE19515188A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
DE19515189A1 (de) * 1995-04-25 1996-11-07 Siemens Ag Chip-Abdeckung
US5883429A (en) * 1995-04-25 1999-03-16 Siemens Aktiengesellschaft Chip cover
DE19515187C2 (de) * 1995-04-25 2003-07-10 Infineon Technologies Ag Chip-Abdeckung
EP0750325A1 (de) * 1995-06-21 1996-12-27 Illinois Tool Works Inc. Infrarotstrahlungsabgeschirmter Kondensator
DE19523597A1 (de) * 1995-06-30 1997-01-02 Hans Damm Verfahren zum Abdecken von EPROM-Fenstern
CN1074327C (zh) * 1997-03-27 2001-11-07 石川岛播磨重工业株式会社 金属带浇铸的方法及其装置
DE19915766A1 (de) * 1999-04-08 2000-11-02 Cubit Electronics Gmbh Verfahren zum Schutz der Oberflächen von Halbleiterchips in Chipkarten
DE102014100469A1 (de) * 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
US10225965B2 (en) 2013-11-29 2019-03-05 Epcos Ag Electronic component and use thereof
DE102019130937A1 (de) * 2019-11-15 2021-05-20 Valeo Schalter Und Sensoren Gmbh Steuergerät mit Kühlung durch Abstrahlung von Wärme

Also Published As

Publication number Publication date
DE4138665C2 (de) 1996-09-26
US5317195A (en) 1994-05-31
US5394014A (en) 1995-02-28
JPH0521655A (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
DE4138665A1 (de) Halbleitereinrichtung und gehaeuse
DE69909667T2 (de) Optisches Modul
DE69305012T2 (de) Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE4321068B4 (de) Drucksensor
DE10118231A1 (de) Optoelektronische Baulelmentanordnung und Verfahren zur Herstellun einer oploelektronischen Bauelementanordnung
DE60204249T2 (de) Optischer Detektor
DE19736139B4 (de) Leiterplatte
DE3115695C2 (de)
DE10053532A1 (de) Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente
WO1997026727A2 (de) Mikrochip mit einem diesen ganz oder teilweise umgebenden lichtundurchlässigen ummantelungsabschnitt
DE4143494C2 (de) Halbleitereinrichtung insb. für eine Chipkarte mit Abschirmung gegenüber Lichteinwirkung und damit verbundene Fehlfunktionen
DE2627944C2 (de) Optoelektronisches Koppelelement
DE19840251B4 (de) Schaltungschip, insbesondere Transponder mit Lichtschutz
DE10144350A1 (de) Verfahren zur Herstellung einer Sensorvorrichtung
DE69625548T2 (de) Infrarotstrahlungsabgeschirmter Kunststofffolien-Kondensator
DE4305849C2 (de) Nichtflüchtige Speichervorrichtung mit einer Polyimid-Maskenschicht
DE69228792T2 (de) Technik zum Reduzieren von Störungen durch Alphateilchen
DE102015104237B4 (de) Optoelektronisches Bauelement
DE3805490A1 (de) Halbleitervorrichtung
DE3708251C2 (de)
DE3617229A1 (de) Strahlungsdetektor
DE3425360A1 (de) Zweidimensionale bildauslesevorrichtung
DE19945133C2 (de) Oberflächenmontierbares Gehäuse für Detektorbauelemente mit Seitenlichtempfindlichkeit
DE19515189C2 (de) Chip-Abdeckung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 4143494

Country of ref document: DE

Q171 Divided out to:

Ref document number: 4143494

Country of ref document: DE

8172 Supplementary division/partition in:

Ref document number: 4143587

Country of ref document: DE

Q171 Divided out to:

Ref document number: 4143587

Country of ref document: DE

AH Division in

Ref document number: 4143587

Country of ref document: DE

Ref document number: 4143494

Country of ref document: DE

D2 Grant after examination
8364 No opposition during term of opposition
AH Division in

Ref document number: 4143587

Country of ref document: DE

AH Division in

Ref document number: 4143494

Country of ref document: DE

8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee