DE3708251C2 - - Google Patents

Info

Publication number
DE3708251C2
DE3708251C2 DE19873708251 DE3708251A DE3708251C2 DE 3708251 C2 DE3708251 C2 DE 3708251C2 DE 19873708251 DE19873708251 DE 19873708251 DE 3708251 A DE3708251 A DE 3708251A DE 3708251 C2 DE3708251 C2 DE 3708251C2
Authority
DE
Germany
Prior art keywords
semiconductor chip
film
polyimide film
resin
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19873708251
Other languages
English (en)
Other versions
DE3708251A1 (de
Inventor
Shingo Itami Hyogo Jp Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3708251A1 publication Critical patent/DE3708251A1/de
Application granted granted Critical
Publication of DE3708251C2 publication Critical patent/DE3708251C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines einmalig programmierbaren EPROMs.
Aus einem Artikel von K. Alexander el al., erschienen unter dem Titel "Moisture Resistive, U. V. Transmissive Passivation for Plastic Encapsulated EPROM Devices" in IEEE/IRPS, 1/84, S. 218-222 ist ein Verfahren zum Herstellen eines einmalig progammierbaren EPROMs aus einem Halbleiterchip mit einem Schutzfilm aus anorganischem Material auf seiner Oberfläche bekannt, bei dem
  • - der Halbleiterchip UV-belichtet wird, und
  • - der belichtete Halbleiterchip mit einem Preßmaterial versiegelt wird.
Bei diesem Verfahren besteht ein Problem dahingehend, daß aufgrund von thermischen und mechanischen Spannungen beim Versiegeln mit dem Preßmaterial der Schutzfilm Risse bekommen kann und auch Leitungen auf dem Halbleiterchip beschädigt werden können.
Die eben genannte Gefahr besteht weniger, wenn ein EPROM hergestellt wird, wie es als Stand der Technik in der japanischen Patentveröffentlichung JP-A-60-83 338 beschrieben ist. Hier wird
  • - ein für UV-Strahlen durchlässiger Kunstharzfilm auf eine Oberfläche des Halbleiterchips aufgebracht und
  • - der Halbleiterchip so mit Preßmaterial versiegelt, daß die Lichteintrittsfläche des Kunstharzfilms frei bleibt.
Um den in Zusammenhang mit dem ersten Verfahren genannten Nachteil bei anderen Bauteilen als EPROMs zu vermeiden, ist es auf JP-A-57-63 831 bekannt, zwischen dem Schutzfilm auf einem Halbleiterchip und einer Harzvergußmasse eine mechanische Spannungen abbauende Schicht aufzubringen, die vorzugsweise aus Polyimidharz besteht.
Der Erfindung liegt die Aufgabe zugrunde, ein einfaches und zuverlässiges Verfahren zum Herstellen eines einmal programmierbaren EPROMs anzugeben.
Die Erfindung ist durch die Merkmale des Anspruchs gegeben.
Das erfindungsgemäße Verfahren unterscheidet sich von dem oben genannten von K. Alexander et al. beschriebenen in zweierlei Hinsicht. Zum ersten wird auf dem Halbleiterchip ein Polyimidfilm aufgebracht, bevor das Versiegeln mit dem Preßmaterial erfolgt, wie dies für beliebige Halbleiterchips aus JP-A-57-63 831 bekannt ist. Zum zweiten wird nicht vor dem Aufbringen einer Kunststoffmasse belichtet, sondern erst nach dem Herstellen des Harzfilms, weswegen für diesen ein UV-durchlässiges Polyimid verwendet wird.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Zusammenhang mit der Zeichnung. Es zeigt
Fig. 1 die Querschnittsdarstellung eines Halbleiterbauelements entsprechend einer Ausführungsform der Erfindung; und
Fig. 2 die Querschnittsdarstellung einer anderen Ausführungsform der Erfindung.
Die Bezugsziffern in Fig. 1 haben dabei folgende Bedeutun­ gen:
1: Halbleiterchip
2a: Anschlußelektroden auf dem Halbleiterchip 1 zum Bonden der Anschlußdrähte
2b: Elektrodenfenster
3: Schutzfilm auf der Oberfläche des Halbleiterchips 1, der Siliziumnitrid, Siliziumdioxid oder beides aufweist
4: Metalldraht zur Verbindung der Bondelektrode 2a mit einem Gehäusean­ schluß
7: Preßmaterial des Gehäuses
8: auf der Oberfläche des Schutzfilms 3 angebrachter und für ultraviolette Strahlen durchlässiger Harzfilm
Im folgenden soll das Verfahren zur Herstellung des Halbleiterbauelementes beschrieben werden.
Zunächst wird ein Oberflächenschutzfilm 3 auf das Halbleiterplättchen (Halbleiterchip 1) gelegt, wobei ein Elektrodenfenster 2b freigelassen und eine für ultraviolette Strahlen durchlässige Polyimidschicht 8 auf dem Plättchen gleichmäßig durch Rotation aufgebracht wird. Anschließend wird der Polyimid-Harzfilm 8 im allgemeinen durch Photolithographie mit dem gewünschten Muster versehen, der Halbleiterchip 1 zur Löschung des Speicherinhaltes ultraviolett bestrahlt und schließlich das gesamte Element durch Preßmaterial 7 versiegelt.
Bei dieser Anordnung dient die für ultraviolette Strahlen durchlässige Harzschicht 8 als Puffer für lokale Spannungen, die zwischen dem Halbleiterchip 1 und dem Preßmaterial 7 auftreten können. Auf diese Weise ist es möglich, die Herstellung fehlerhafter Halbleiterbauelemente durch Puffern der Spannungen zwischen dem Preßmaterial 7 und dem Halbleiterchip 1 zu vermeiden. Diese örtlichen Spannungen treten unmittelbar nach der Herstellung des Preßgehäuses durch die Verwendung von Füllmaterial auf. Ein weiterer Vorteil ist, daß das Element unempfindlich gegen Feuchtigkeit ist. Da außerdem das Pufferharz für ultraviolette Strahlen durchlässig ist, kann die Löschung des Speicherinhaltes durch Bestrahlung mit ultraviolettem Licht nach Aufbringen des Harzes erfolgen.
Der Harzfilm wird vorzugsweise dort aufgebracht, wo Bauteile wie Transistoren oder Speicherzellen liegen, da diese Teile im Vergleich zu denen, wo Drähte angebracht sind, weniger Festigkeit aufweisen. Insbesondere Differentialverstärker sollten durch solch eine Harzschicht geschützt sein, da die Eigenschaften von Differentialverstärkern von einer Vielzahl von Transistoren abhängen und Spannungen leicht zu Beeinflussungen führen können.
Fig. 2 zeigt eine andere Ausführungsform der Erfindung. Hierbei erstreckt sich die für ultraviolette Strahlen durchlässige Harzschicht über die gesamte Oberfläche des Halbleiterchips mit Ausnahme der zum Bonden der Elektroden vorgesehenen Stellen.
Das als UV-durchlässiges Material verwendete Polyimid kann durch jedes Harz mit entsprechender Festigkeit und UV-Durchlässigkeit ersetzt werden, ohne daß sich an den oben beschriebenen Effekten etwas ändert.
Das gewünschte Muster des UV-durchlässigen Harzfilmes erhält man in dem oben beschriebenen Ausführungsbeispiel durch Photolithographie, es sind jedoch auch andere Verfahren denkbar, mit denen man das gewünschte Muster bei gleichmäßiger Dicke der Harzschicht erzielen kann.

Claims (1)

1. Verfahren zum Herstellen eines einmalig programmierbaren EPROMs aus einem Halbleiterchip (1) mit einem Schutzfilm (3) aus anorganischem Material auf seiner Oberfläche, dadurch gekennzeichnet, daß
  • - ein für UV-Strahlen durchlässiger und mechanische Pufferwirkung ausübender Polyimidfilm (8) auf der Seite des Schutzfilms auf den Halbleiterchip aufgebracht wird,
  • - der Polyimidfilm durch ein Photolithographieverfahren strukturiert wird,
  • - der mit dem strukturierten Polyimidfilm versehene Halbleiterchip UV-belichtet wird und
  • - der mit dem strukturierten Polyimidfilm versehene und belichtete Halbleiterchip mit einem Preßmaterial versiegelt wird (7).
DE19873708251 1986-03-14 1987-03-13 Halbleiterbauelement Granted DE3708251A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5746886A JPH0783075B2 (ja) 1986-03-14 1986-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3708251A1 DE3708251A1 (de) 1987-09-17
DE3708251C2 true DE3708251C2 (de) 1992-06-04

Family

ID=13056518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873708251 Granted DE3708251A1 (de) 1986-03-14 1987-03-13 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US4853761A (de)
JP (1) JPH0783075B2 (de)
KR (1) KR900007758B1 (de)
DE (1) DE3708251A1 (de)
GB (1) GB2189646B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171716A (en) * 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
US5045918A (en) * 1986-12-19 1991-09-03 North American Philips Corp. Semiconductor device with reduced packaging stress
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5147249B2 (ja) * 2007-01-31 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622419A (en) * 1969-10-08 1971-11-23 Motorola Inc Method of packaging an optoelectrical device
US4001872A (en) * 1973-09-28 1977-01-04 Rca Corporation High-reliability plastic-packaged semiconductor device
JPS55156343A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
JPS56137658A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS5763831A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
DE3125284A1 (de) * 1981-06-26 1983-01-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bauelementen aus halbleiterscheiben
US4460915A (en) * 1981-12-28 1984-07-17 Intel Corporation Plastic package for radiation sensitive semiconductor devices
JPS58126645A (ja) * 1982-01-22 1983-07-28 Toshiba Corp 偏向ヨ−ク装置
US4574465A (en) * 1982-04-13 1986-03-11 Texas Instruments Incorporated Differing field oxide thicknesses in dynamic memory device
JPS58182837A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 樹脂封止半導体装置の製造方法
JPS59110174A (ja) * 1982-12-15 1984-06-26 Hitachi Ltd 固体撮像装置
JPS6083337A (ja) * 1983-10-14 1985-05-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6083351A (ja) * 1983-10-14 1985-05-11 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JPS6083338A (ja) * 1983-10-14 1985-05-11 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置の製造方法

Also Published As

Publication number Publication date
GB2189646B (en) 1990-07-11
JPS62214649A (ja) 1987-09-21
DE3708251A1 (de) 1987-09-17
US4853761A (en) 1989-08-01
GB2189646A (en) 1987-10-28
KR900007758B1 (ko) 1990-10-19
KR870009468A (ko) 1987-10-27
GB8706061D0 (en) 1987-04-15
JPH0783075B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
DE3100303C2 (de) Halbleiterspeichereinrichtung
DE3029123A1 (de) Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE4441905A1 (de) Verfahren und Vorrichtung zum Verbessern des Verhaltens von Licht-emittierenden Dioden
DE3810899C2 (de)
DE4427309A1 (de) Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE3708251C2 (de)
DE19936610B4 (de) Halbleiterbeschleunigungssensor und Verfahren zur Herstellung desselben
DE4238113A1 (de) Anordnung zur spannungsfreien Chipmontage
EP0185787A1 (de) Plastikumhülltes Halbleiterbauelement
DE102017219325A1 (de) Spritzwerkzeug und Verfahren zur Abdichtung von Einlegeteilen
DE102004027960A1 (de) Elektrische Leistungs-Halbleitervorrichtung
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3106285C2 (de) Optokoppler
DE102005054631A1 (de) Sensoranordnung mit einem Substrat und mit einem Gehäuse und Verfahren zur Herstellung einer Sensoranordnung
DE19950893A1 (de) Solarmodul mit einer Randversiegelung
DE1764554A1 (de) Halbleiterbauelement
DE2941245A1 (de) Elektrolumineszente zelle und verfahren zu ihrer herstellung
DE10201204A1 (de) Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
EP2257993A1 (de) Solarmodul und verfahren zu seiner herstellung
EP1466364B1 (de) Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung
DE1804008U (de) Elektrische halbleitervorrichtung.
DE1082313B (de) In einem Metallgehaeuse eingebautes oder mit einem Kunststoff mindestens teilweise umhuelltes elektrisches Bauelement
CH562504A5 (en) Plastics-sealed electronic component - has glass or enamel beads on terminal wires and plastics enclosing component body and part of beads
DE10214314A1 (de) Chipmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee