DE19515188A1 - Chip-Abdeckung - Google Patents

Chip-Abdeckung

Info

Publication number
DE19515188A1
DE19515188A1 DE19515188A DE19515188A DE19515188A1 DE 19515188 A1 DE19515188 A1 DE 19515188A1 DE 19515188 A DE19515188 A DE 19515188A DE 19515188 A DE19515188 A DE 19515188A DE 19515188 A1 DE19515188 A1 DE 19515188A1
Authority
DE
Germany
Prior art keywords
chip
cover according
activator
chip cover
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19515188A
Other languages
English (en)
Other versions
DE19515188C2 (de
Inventor
Christine Niederle
Peter Stampka
Hans-Hinnerk Steckhan
Josef Michael Kirschbauer
Detlef Dr Ing Houdeau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19515188A priority Critical patent/DE19515188C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to PCT/DE1996/000616 priority patent/WO1996034409A1/de
Priority to RU97119080/28A priority patent/RU2164720C2/ru
Priority to KR1019970707692A priority patent/KR100407042B1/ko
Priority to JP8532078A priority patent/JPH11504164A/ja
Priority to EP96908022A priority patent/EP0823129A1/de
Priority to CNB961934808A priority patent/CN1135616C/zh
Priority to IN692CA1996 priority patent/IN188645B/en
Priority to UA97105206A priority patent/UA57704C2/uk
Publication of DE19515188A1 publication Critical patent/DE19515188A1/de
Priority to US08/958,261 priority patent/US5883429A/en
Application granted granted Critical
Publication of DE19515188C2 publication Critical patent/DE19515188C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Chip- Abdeckung zur vollständigen oder teilweisen Abdeckung von elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten eines Chips.
Derartige Chip-Abdeckungen schützen die abgedeckten Bereiche des Chips vor Beschädigungen durch mechanische Gewalt und Umwelteinflüsse.
Bei auf Chip Cards, Smart Cards und dergleichen vorgesehenen Chips sind die Chip-Abdeckungen bislang beispielsweise durch chemische Verfahren (z. B. unter Verwendung rauchender HNO₃) entfernbar, so daß auf relativ einfache Weise eine genaue Analyse der Chip-Schaltung und/oder Manipulationen der Chip- Schaltung möglich ist.
Die Möglichkeit der Durchführung derartiger Analysen und/oder Manipulationen der Chip-Schaltung ist unerwünscht, weil damit die Möglichkeit des Mißbrauchs besteht.
Als Beispiel hierfür seien die auf dem Pay-TV-Sektor zum Ein­ satz kommenden Chip Cards bzw. Smart Cards genannt. Gelingt es einem Hacker, die den Zugang zu einem bestimmten TV-Pro­ gramm eröffnende Chip-Schaltung bezüglich der Lage und der Funktion einzelner Komponenten und/oder des Verlaufs der Lei­ terbahnen innerhalb des Chips zu analysieren und Möglichkei­ ten zu finden, diese durch geeignete Überbrückungen oder der­ gleichen zu manipulieren, so kann er dadurch in die Lage ver­ setzt werden, einen kostenpflichtigen Service gratis zu be­ nutzen.
Derartige Manipulationsmöglichkeiten sind nicht nur auf dem Pay-TV-Sektor, sondern bei allen Arten von zu Berechtigungs­ kontrollen dienenden Chips von Bedeutung und eröffnen unzäh­ lige Mißbrauchsmöglichkeiten, welche nicht nur finanzielle Verluste, sondern auch ein erhebliches Sicherheitsrisiko zur Folge haben können.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Chip-Abdeckung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß Fremdanalysen und/oder Manipula­ tionen von Chips zuverlässig verhinderbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist ein Aktivator vorgesehen, der im aktivierten Zu­ stand in der Lage ist, die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips ganz oder teilweise zu zerstören, und der durch den Versuch, die Chip-Abdeckung vom Chip zu entfernen, aktivierbar ist.
Damit ist es möglich, mit der Entfernung der Chip-Abdeckung gleichzeitig eine Zerstörung der sicherheitsrelevanten Berei­ che des Chips herbeizuführen.
Fremdanalysen und Manipulationen des Chips sind somit zuver­ lässig verhinderbar.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Figur näher erläutert.
Die Figur zeigt zwei übereinandergesetzte Chips, deren sicherheitsrelevante Bereiche durch eine Chip-Abdeckung gemäß einem Ausführungsbeispiel der Erfindung abgedeckt sind. Es ist zwar ein Schnitt dargestellt, jedoch ist aus Gründen der Übersichtlichkeit auf eine Schraffur verzichtet worden.
In der Figur ist mit Bezugszeichen 1 ein erster gehäuseloser Chip in Form eines Controllers bezeichnet. Als Controller ist beispielsweise der Siemens-Baustein SLE 44C20 mit ROM, PROM, EEPROM und RAM einsetzbar.
Der erste Chip 1 ist mittels eines Klebstoffes 2 auf einem Systemträger 3 befestigt.
Der Systemträger 3 kann beispielsweise eine Kunststoffkarte zur Herstellung einer Chip Card oder Smart Card sein; es kann sich aber auch um eine flexible Leiterplatte oder um ein so­ genanntes lead frame handeln.
An der gemäß der Figur oberen Oberfläche des ersten Chips 1 verlaufen Leiterbahnen 4 aus Aluminium.
Die Leiterbahnen 4 sind durch eine ersten Chip-Abdeckungs­ schicht in Form einer Struktur-Si-Nitrid(Si₃N₄)-Schicht 5 bedeckt. Diese Schicht 5 dient dazu, den Chip vor Beschädi­ gungen durch Umgebungseinflüsse, insbesondere vor Beschädi­ gungen durch Feuchtigkeit und Nässe zu schützen.
Über der Si₃N₄-Schicht 5 ist eine zweite Chip-Abdeckungs­ schicht in Form einer Polyimid-Schicht 6 vorgesehen. Die Polyimid-Schicht 6 schützt die darunterliegenden Chip-Struk­ turen vor mechanischen Beschädigungen.
In den genannten Chip-Abdeckungsschichten 5 und 6 sind Aus­ sparungen vorgesehen, an welchen Kontaktstellen 7 aus Alu­ minium (Al-Pads) freigelegt sind.
Über dem ersten Chip 1 ist ein zweiter gehäuseloser Chip 8 in Form eines ASIC-Bausteins (kundenspezifischer Baustein) vor­ gesehen.
Der zweite Chip 8 ist mittels eines Klebstoffes 9 auf die zuvor bereits erwähnte Polyimid-Schicht 6 aufgeklebt.
Der zweite Chip 2 weist an seiner gemäß der Figur oberen Seite ebenfalls Kontaktstellen 7 aus Aluminium auf.
Die Kontaktstellen des ersten Chips und die Kontaktstellen des zweiten Chips sind durch Bonddrähte 10 miteinander ver­ bunden.
Die gesamte vorstehend beschriebene Anordnung ist von einer dritten Chip-Abdeckungsschicht in Form eines sogenannten Globe Top 11 umgeben, welches dazu dient, die Anordnung vor Umge­ bungseinflüssen und mechanischen Beschädigungen zu schützen. Das Globe Top 11 besteht im vorliegenden Fall aus Epoxidharz.
Die vorstehend beschriebene, in der Figur gezeigte Anordnung ist Teil einer Chip Card, Smart Card oder dergleichen.
Die ersten bis dritten Chip-Abdeckungsschichten 5, 6 und 11 und die Klebstoffe 2, 8 bestehen in der Regel aus Materia­ lien, die chemisch entfernbar sind. Hierfür eignet sich beispielsweise rauchende HNO₃, da diese zwar die Chip- Abdeckung, nicht aber die aus Aluminium bestehenden Leiter­ bahnen 4 und Kontaktstellen 7 zerstört.
Um zu verhindern, daß auf diese Weise die Möglichkeit einer Femdanalyse und/oder einer Manipulation von sicherheitsrele­ vanten Bereichen der Chips eröffnet wird, sind über diesen Bereichen Aktivatoren in der Chip-Abdeckung vorgesehen.
Der sicherheitsrelevante Bereich, der vor Fremdanalysen und Manipulation zu schützen ist, ist bei Chip Cards, Smart Cards und dergleichen der bei übereinander angeordneten Chips in der Regel unten liegende Controller-Chip 1. Dieser Bereich soll auch im vorliegenden Ausführungsbeispiel der sicher­ heitsrelevante Bereich sein.
Der Aktivator ist im vorliegenden Ausführungsbeispiel ein Stoff, der beim Zusammentreffen mit einem die Chip-Abdeckung chemisch auflösenden Stoff in Form eines Lösungsmittels, eines Ätzmittels oder dergleichen, also beispielsweise beim Zusammentreffen mit rauchender HNO₃ aktiviert wird. Bei der Aktivierung wird eine Substanz mit reduzierender Wirkung freigesetzt, welche aus Aluminium bestehende Chip-Strukturen wie beispielsweise die Leiterbahnen 4 zerstört und somit eine Fremdanalyse und/oder Manipulation der sicherheitsrelevanten Chip-Bereiche unmöglich macht.
Im nicht aktivierten Zustand greift der Aktivator den Chip nicht an.
Die Zerstörung der Chip-Strukturen nach Aktivierung des Akti­ vators erfolgt beim vorliegenden Ausführungsbeispiel durch Auflösung derselben mittels chemischer Reduktion.
Der Aktivator wird im vorliegenden Ausführungsbeispiel durch RCl₂ gebildet. Beim Zusammentreffen mit HNO₃ werden nach der Reaktionsgleichung
HNO₃ + RCl₂ → 2Cl⁻ + . . .
freie Radikale gebildet, die infolge ihres reduzierenden Cha­ rakters die unter der Chip-Abdeckung liegenden Strukturen aus Aluminium zerstören.
Die Verwendung von Aktivatoren, die beim Zusammentreffen mit HNO₃ oxidierende Substanzen freisetzen, führt hier nicht zu gewünschten Erfolg, denn oxidierende Substanzen bewirken nur so lange eine Beeinflussung der Aluminium-Strukturen bis diese mit einer Oxidschicht überzogen sind, welche der Alu­ minium-Struktur sodann eine Selbstschutzfunktion verleiht und demnach gerade nicht zu einer Zerstörung der Aluminium-Struk­ turen führt.
Die in der Figur mit dem Bezugszeichen 12 bezeichneten Akti­ vatoren können über dem sicherheitsempfindlichen Bereich in fensterartigen Freiräumen oder Aussparungen vorgesehen wer­ den, die in der Si₃N₄-Schicht 5 und/oder in der Polyimid- Schicht 6 zu diesem Zweck freigelegt sind; im fertiggestell­ ten Zustand der Chip Card, Smart Card und dergleichen ist der Aktivator in diesen Freiräumen bzw. Aussparungen von der Chip-Abdeckung ummantelt.
Alternativ hierzu kann der Aktivator auch in die Polyimid­ matrix eingesetzt werden.
Es ist nicht erforderlich, daß der Aktivator im nicht akti­ vierten Zustand bereits mit den gegebenenfalls zu zerstören­ den Aluminium-Strukturen in Kontakt kommt.
Lage und Ort des Aktivators können den wechselnden Anfor­ derungen bzw. den jeweiligen Chips angepaßt werden.
Die Art des Aktivators ist vorzugsweise an die zur Auflösung der Chip-Abdeckung in Frage kommenden chemischen Substanzen angepaßt, so daß beim Zusammentreffen beliebiger Lösungs­ mittel mit dem Aktivator zuverlässig die gewünschte Aktivie­ rung des Aktivators eintritt.
Die Wirkung der Aktivierung kann jedoch beliebig gewählt wer­ den, solange dadurch nur die Analyse und/oder die Manipula­ tion des Chips verhinderbar ist. Anstelle der vorstehend er­ läuterten Zerstörung der Aluminium-Struktur durch chemische Reduktion derselben könnte so beispielsweise auch vorgesehen werden, den Chip durch Erzeugung von Hitzeenergie oder der­ gleichen zu zerstören.
Es kann auch vorgesehen werden, mehrere verschiedene Aktiva­ toren vorzusehen, welche jeweils mit verschiedenen Lösungs­ mitteln in der bestimmungsgemäßen Art reagieren, so daß selbst unterschiedlichste Arten von Lösungsmitteln zumindest jeweils einen Aktivator aktivieren.
In der Chip-Abdeckung kann neben dem Aktivator getrennt von diesem in der gleichen Weise wie dieser auch eine weitere Substanz vorgesehen werden, welche in der Lage ist, den Akti­ vator bestimmungsgemäß zu aktivieren. Damit kann die Aktiva­ torsubstanz unabhängig von den in Frage kommenden Lösungs­ mitteln gewählt werden, denn beim Entfernen der Chip- Abdeckung werden sowohl der Aktivator als auch die diesen bestimmungsgemäß aktivierende Substanz freigesetzt.
Die zuletzt genannte Möglichkeit bietet den Vorteil, daß eine Zerstörung der sicherheitsrelevanten Chip-Strukturen auch bei dem Versuch erfolgen kann, diese auf eine nicht chemische Art zugänglich zu machen.
Das Vorsehen des vorstehend beschriebenen Aktivators in der Chip-Abdeckung ermöglicht es, daß die sicherheitsrelevanten Bereiche des Chips automatisch zerstört werden, wenn versucht wird, diese durch Entfernen der Chip-Abdeckung zugängig zu machen.
In Anbetracht der Tatsache, daß die dabei zu zerstörenden Strukturen äußerst kleine Ausmaße haben, ist die vorzusehende Aktivator-Menge bei entsprechender Positionierung ebenfalls äußerst gering.
Eine weitere Maßnahme zur Erhöhung der Sicherheit gegen Fremdanalysen und/oder Manipulationen von Chips besteht darin, daß der weniger sicherheitsrelevante Chip, d. h. im vorliegenden Ausführungsbeispiel der ASIC-Chip 2 genau über dem sicherheitsrelevanten Bereich des anderen Chips, d. h. im vorliegenden Ausführungsbeispiel genau über dem am meisten sicherheitsrelevanten Bereich des Controller-Chips 1 ange­ ordnet wird. Mangels optischer Zugänglichkeit wird damit auch die Möglichkeit unterbunden, den Chip ohne Entfernen der Abdeckung analysieren und/oder manipulieren zu können.
Das vorstehend beschriebene Ausführungsbeispiel betraf einen sogenannten chip-on-chip-on-flex-Aufbau mit einer chip-and- wire-Verbindungstechnologie. Es versteht sich von selbst, daß die Erfindung nicht auf einen derartigen Aufbau beschränkt ist, sondern auch bei Einzel-Chips und bei jeder beliebigen Anzahl von beliebig angeordneten und beliebig miteinander verbundenen Chips zum Einsatz kommen kann.
Ferner besteht auch keine Einschränkung auf die gemäß der vorstehenden Beschreibung verwendeten Materialien. Diese können durch beliebige andere Materialien ersetzt werden, so lange diese nur den ihnen zugedachten Zweck erfüllen.
Durch die beschriebene erfindungsgemäße Ausbildung der Chip- Abdeckung ist es weitgehend unabhängig von der Ausbildung der Anordnung auf einfache Weise möglich, Fremdanalysen und Mani­ pulationen des Chips zuverlässig zu verhindern.

Claims (16)

1. Chip-Abdeckung zur vollständigen oder teilweisen Ab­ deckung von elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten eines Chips, dadurch gekennzeichnet, daß ein Aktivator vorgesehen ist, der im aktivierten Zustand in der Lage ist, die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips ganz oder teilweise zu zerstören, und der durch den Versuch, die Chip-Abdeckung vom Chip zu entfernen, aktivierbar ist.
2. Chip-Abdeckung nach Anspruch 1, dadurch gekennzeichnet, daß durch die Abdeckung ein auf einer Chip Card oder einer Smart Card vorgesehener gehäuseloser Chip abdeckbar ist.
3. Chip-Abdeckung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Chip ein Controller- oder ein ASIC-Baustein ist.
4. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Aktivator in einer in der Chip-Abdeckung vorgesehenen Aussparung vorgesehen ist.
5. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Aktivator in die Abdeckungsmaterial-Matrix eingebun­ den ist.
6. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei der Aktivierung des Aktivators eine Substanz mit re­ duzierender Wirkung freigesetzt wird.
7. Chip-Abdeckung nach Anspruch 6, dadurch gekennzeichnet, daß die elektrischen, elektronischen, optoelektronischen und/oder mechanischen Komponenten des Chips durch die Sub­ stanz mit reduzierender Wirkung zerstört werden.
8. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips Aluminium- Strukturen sind.
9. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Aktivator RCl₂ ist.
10. Chip-Abdeckung nach Anspruch 9, dadurch gekennzeichnet, daß beim Aktivieren von RCl₂ ein freies Radikal gebildet wird.
11. Chip-Abdeckung nach Anspruch 10, dadurch gekennzeichnet, daß das freie Radikal die Substanz mit reduzierender Wirkung ist.
12. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Aktivierung des Aktivators durch ein die Chip- Abdeckung auflösendes Lösungsmittel erfolgt.
13. Chip-Abdeckung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Aktivierung des Aktivators durch ein innerhalb der Chip-Abdeckung gespeichertes Aktivierungsmittel erfolgt.
14. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über einem sicherheitsrelevanten Bereich des Chips ein zweiter Chip angeordnet ist.
15. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Aktivator in der Chip-Abdeckung über dem sicherheits­ relevanten Bereich des Chips vorgesehen ist.
16. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Chip-Abdeckung aus mehreren Schichten aufgebaut ist.
DE19515188A 1995-04-25 1995-04-25 Chip-Abdeckung Expired - Lifetime DE19515188C2 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19515188A DE19515188C2 (de) 1995-04-25 1995-04-25 Chip-Abdeckung
RU97119080/28A RU2164720C2 (ru) 1995-04-25 1996-04-09 Покрытие кристалла интегральной схемы
KR1019970707692A KR100407042B1 (ko) 1995-04-25 1996-04-09 칩커버
JP8532078A JPH11504164A (ja) 1995-04-25 1996-04-09 チップカバー
EP96908022A EP0823129A1 (de) 1995-04-25 1996-04-09 Chip-abdeckung
CNB961934808A CN1135616C (zh) 1995-04-25 1996-04-09 芯片罩盖
PCT/DE1996/000616 WO1996034409A1 (de) 1995-04-25 1996-04-09 Chip-abdeckung
IN692CA1996 IN188645B (de) 1995-04-25 1996-04-16
UA97105206A UA57704C2 (uk) 1995-04-25 1996-09-04 Оболонка кристала інтегральної схеми
US08/958,261 US5883429A (en) 1995-04-25 1997-10-27 Chip cover

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19515188A DE19515188C2 (de) 1995-04-25 1995-04-25 Chip-Abdeckung

Publications (2)

Publication Number Publication Date
DE19515188A1 true DE19515188A1 (de) 1996-11-07
DE19515188C2 DE19515188C2 (de) 1998-02-19

Family

ID=7760323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19515188A Expired - Lifetime DE19515188C2 (de) 1995-04-25 1995-04-25 Chip-Abdeckung

Country Status (9)

Country Link
EP (1) EP0823129A1 (de)
JP (1) JPH11504164A (de)
KR (1) KR100407042B1 (de)
CN (1) CN1135616C (de)
DE (1) DE19515188C2 (de)
IN (1) IN188645B (de)
RU (1) RU2164720C2 (de)
UA (1) UA57704C2 (de)
WO (1) WO1996034409A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039112A1 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Vertikal integrierte schaltungsanordnung und verfahren zum betreiben einer vertikal integrierten schaltungsanordnung
US6506328B1 (en) 1998-09-10 2003-01-14 Beru G Process for producing an electronic component
EP1276151A2 (de) * 2001-06-27 2003-01-15 Infineon Technologies AG Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
WO2006013302A1 (fr) * 2004-07-02 2006-02-09 Commissariat A L'energie Atomique Dispositif de securisation de composants

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10105987A1 (de) 2001-02-09 2002-08-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung
JP5194932B2 (ja) * 2008-03-26 2013-05-08 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602960C1 (de) * 1986-01-31 1987-02-19 Philips Patentverwaltung Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte
DE4138665A1 (de) * 1990-11-28 1992-06-04 Mitsubishi Electric Corp Halbleitereinrichtung und gehaeuse

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
EP0494913A4 (en) * 1989-10-03 1993-01-20 University Of Technology, Sydney Electro-active cradle circuits for the detection of access or penetration
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
US5233563A (en) * 1992-01-13 1993-08-03 Ncr Corporation Memory security device
US5389738A (en) * 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602960C1 (de) * 1986-01-31 1987-02-19 Philips Patentverwaltung Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte
DE4138665A1 (de) * 1990-11-28 1992-06-04 Mitsubishi Electric Corp Halbleitereinrichtung und gehaeuse

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Components Bd. 32 (1994) Heft 4, S. 106-110 *
IBM Technical Disclosure Bulletin Bd. 32, Nr. 7, (1989), S. 183-184 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506328B1 (en) 1998-09-10 2003-01-14 Beru G Process for producing an electronic component
WO2001039112A1 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Vertikal integrierte schaltungsanordnung und verfahren zum betreiben einer vertikal integrierten schaltungsanordnung
EP1276151A2 (de) * 2001-06-27 2003-01-15 Infineon Technologies AG Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
EP1276151A3 (de) * 2001-06-27 2004-12-01 Infineon Technologies AG Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
WO2006013302A1 (fr) * 2004-07-02 2006-02-09 Commissariat A L'energie Atomique Dispositif de securisation de composants

Also Published As

Publication number Publication date
UA57704C2 (uk) 2003-07-15
DE19515188C2 (de) 1998-02-19
KR100407042B1 (ko) 2004-02-18
JPH11504164A (ja) 1999-04-06
CN1182499A (zh) 1998-05-20
RU2164720C2 (ru) 2001-03-27
EP0823129A1 (de) 1998-02-11
KR19990008167A (ko) 1999-01-25
WO1996034409A1 (de) 1996-10-31
IN188645B (de) 2002-10-26
CN1135616C (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
DE3635938C2 (de)
DE2659573C2 (de) Karte nach Art einer genormten Kreditkarte zur Verarbeitung von elektrischen Signalen und Verfahren zur Herstellung der Karte
DE102013108015A1 (de) Sicherheitshülle mit zerbrechlichen Leitern
DE69109464T2 (de) Verfahren und vorrichtung zur hermetischen verkapselung von elektronischen bauteilen.
EP1054316B1 (de) Vorrichtung zur Sicherung elektronischer Schaltungen gegen unberechtigten Zugang
DE102013108016A1 (de) Sicherheitshülle
DE2942397A1 (de) Traegerband fuer elektronische schaltkreiselemente, verfahren zu seiner herstellung und anwendung bei einer signalverarbeitungseinrichtung
DE4115703C1 (de)
DE9209648U1 (de) Vorrichtung zum Erfassen und Ablesen einer multifunktionellen Karte, insbesondere Ausweiskarte, Scheckkarte u.dgl.
DE69613905T2 (de) Verwendung eines Mikromoduls als oberflächenmontiertes Gehäuse
DE19515188C2 (de) Chip-Abdeckung
DE19681689C2 (de) Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz
WO1997026727A2 (de) Mikrochip mit einem diesen ganz oder teilweise umgebenden lichtundurchlässigen ummantelungsabschnitt
DE69223073T2 (de) Datensicherheitsvorrichtung
DE29722653U1 (de) Manipulationsgeschütztes elektrisches Gerät
EP1746872B1 (de) Leiterplattenanordnung und Verfahren zu deren Herstellung
EP2210221B1 (de) Herstellen eines portablen datenträgers
EP2195760B1 (de) Schutzanordnung und herstellungsverfahren für eine schutzanordnung
EP0920659B1 (de) Gegen äussere eingriffe gesicherte halbleiterschaltung
DE19515187A1 (de) Chip-Abdeckung
DE202014101751U1 (de) Sicherheitshülle mit zerreißbarem Substrat
DE102010033662A1 (de) Schutzstruktur einer elektronischen Komponente
DE19841676A1 (de) Zugriffsgeschützter Datenträger
EP1058178B1 (de) Schutzschaltung
DE4305849A1 (en) Non-volatile storage device - comprises storage cell and central storage unit having UV impermeable resin layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right
R071 Expiry of right