DE3879719T2 - Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. - Google Patents

Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Info

Publication number
DE3879719T2
DE3879719T2 DE88100116T DE3879719T DE3879719T2 DE 3879719 T2 DE3879719 T2 DE 3879719T2 DE 88100116 T DE88100116 T DE 88100116T DE 3879719 T DE3879719 T DE 3879719T DE 3879719 T2 DE3879719 T2 DE 3879719T2
Authority
DE
Germany
Prior art keywords
oxide film
film
thermal oxide
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88100116T
Other languages
English (en)
Other versions
DE3879719D1 (de
Inventor
Yuuichi C O Patent Divi Mikata
Toshiro C O Patent Divis Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3879719D1 publication Critical patent/DE3879719D1/de
Application granted granted Critical
Publication of DE3879719T2 publication Critical patent/DE3879719T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer EPROM Halbleiterspeichervorrichtung mit einer Floating-Gate-Struktur.
  • Ein in Fig. 1 dargestellter EPR0M (electrically programmable read only memory = elektrisch programmierbarer Festwertspeicher) ist zum Beispiel als eine herkömmliche Halbleiterspeichervorrichtung bekannt, die eine Floating-Gate-Struktur besitzt. Derartige Vorrichtungen und das Verfahren zur Herstellung derartiger Vorrichtungen sind zum Beispiel aus der EP-A-0 164 605 bekannt. Der in Fig. 1 dargestellte EPROM ist durch die in den Figuren 2A bis 2C gezeigten Schritte hergestellt.
  • Wie in Fig. 2A dargestellt, wird ein erster thermischer Qxidfilm 2 auf einem von einem Feldoxidfilm 1a umgebenen inselartigen Eleinentbereich auf einem Siliziumsubstrat 1 vom p&supmin;-Typ gebildet. Ein erster Polysiliziumfilm 3, aus dem eine Floating-Gate-Elektrode gebildet werden wird, wird unter Verwendung des CVD (chemisches Aufdampfen) Verfahrens auf der gesamten Oberfläche des zweiten thermischen Oxidfilms 2 gebildet. Danach wird Phosphor in den ersten Polysiliziumfilm 3 eindotiert. Dann wird die erhaltene Struktur bei einer niedrigen Temperatur von z.B. 1000ºC oder darunter thermisch oxidiert, um einen zweiten thermischen Oxidfilm 4 auf dem ersten Polysiliziumfilm 3 zu bilden. Ein zweiter Polysiliziumfilm 5, aus dem eine Steuer-Gateelektrode gebildet werden wird, wird unter Verwendung des CVD Verfahrens auf der gesamten Oberfläche des zweiten thermischen Oxidfilms 4 gebildet. Dann wird Phosphor in den zweiten Polysiliziumfilm 5 eindotiert. Danach wird, wie in Fig. 2B dargestellt, ein Photoresist-Film 6 mit einem vorbestimmten Muster auf dem zweiten Polysiliziumfilm 5 gebildet. Die Filme 5, 4, 3 und 2 werden aufeinanderfolgend geätzt, wobei der Photoresistfilm 6 als Maske zum Bilden eines ersten Gate-Oxidfilins 12, einer Floating-Gate-Elektrode 13, eines zweiten Gate-Oxidfilms 14 und einer steuer-Gateelektrode 15 verwendet wird. Störstellen vom n-Typ, wie beispielsweise As- Ionen, werden mit hoher Konzentration im Substrat 1 implantiert, wobei diese Mehrfachschicht als Maske verwendet wird. Dann wird die erhaltene Struktur thermisch oxidiert und, wie in Fig. 2C dargestellt, ein thermischer Oxidfilm 7 auf der gesamten Oberfläche der Mehrfachschicht und der freigelegten Teile des Substrats 1 gebildet, während die implantierten As- Ionen aktiviert werden und die Drain- und source-Bereiche 8 und 9 vom n&spplus;-Typ bilden. Danach wird zum Beispiel ein als Passivierungsfilm 10 dienender PSG-Film 10 auf der gesamten Oberfläche der erhaltenen Struktur gebildet. Der PSG-Film 10 und der thermische Oxidfilm 7 werden selektiv geätzt, um Kontakt fenster (nicht dargestellt) zu bilden, die zu den Drain- bzw. Source-Bereichen 8 bzw. 9 führen. Zusätzlich wird ein Al-Si- Film (nicht dargestellt) auf der gesamten Oberfläche der erhaltenen Struktur gebildet. Der Al-Si-Film ist gemustert und bildet eine Source-Elektrode 11 (Fig. 1) und eine Drain-Elektrode 12 (die beide in Fig. 2C nicht dargestellt sind, jedoch mit den Bezugszeichen 11 bzw. 12 in Fig. 1 bezeichnet sind). Mit dem oben beschriebenen Verfahren wird die in Fig. 1 dargestellte EPROM-Zelle hergestellt.
  • Bei dem oben beschriebenen EPROM werden die Elektronen durch Anlegen einer hohen positiven Spannung an den Drain-Bereich 8 vom n&spplus;-Typ und die steuer-Gateelektrode 15 in die Floating-Gate-Elektrode 13 injiziert und dadurch Daten eingeschrieben.
  • Falls jedoch nach dem Einschreiben von Daten aus irgendeinem Grund eine hohe positive Spannung an die Steuer-Gateelektrode 15 angelegt wird, werden die in die Floating-Gate-Elektrode 13 injizierten Elektronen durch den zweiten thermischen Oxidfilm hindurch von der steuer-Gateelektrode 15 angezogen und entweichen somit aus der Floating-Gate-Elektrode 13. Aus diesem Grund kann es vorkommen, daß die Daten nicht erhalten bleiben. Ein derartiges Entweichen von Elektronen ereignet sich, weil die Durchbruchspannung des zweiten thermischen Oxidfilms 14 niedrig ist. Die Durchbruchspannung ist aus folgendem Grund niedrig.
  • Der als Floating-Gate-Elektrode dienende erste Polysiliziumfilm 3 ist aus Körnern zusammengesetzt, die verschiedene Kristallorientierungen besitzen. Falls der erste Polysiliziumfilm 3 bei einer niedrigen Temperatur von 1000ºC oder darunter thermisch oxidiert wird, um den als zweiter thermischer Oxidfilm 14 dienenden thermischen Oxidfilm 4 zu bilden, treten aus diesem Grund Oberflächenunebenheiten an der Grenzfläche zwischen der Floating-Gate-Elektrode 13 und dem zweiten Gate- Oxidfilm 14 auf, die eine Verringerung der Durchbruchspannung des zweiten thermischen Oxidfilms 14 zur Folge haben. Ein derartiges, durch thermische Niedrigtemperatur-Oxidation verursachtes Problem kann dadurch beseitigt werden, daß der thermische Öxidfilm 4 anstatt bei niedrigen Temperaturen bei einer hohen Temperatur von 1100ºC oder darüber thermisch oxidiert wird. Jedoch kann bei thermischer Hochtemperaturoxidation eine vorbestimmte Anschlußposition verändert werden, oder ein Wafer kann sich verbiegen. Dadurch wird die Leistungsfähigkeit der Halbleiterspeichervorrichtung verschlechtert und die Ausbeute wird verringert. Das Problem der Oxidqualität über Polysiliziumschichten wird zum Beispiel in "VLSI TECHNOLOGY", Ausgabe S.M.Sze, McGraw Hill Book Co., Singapur, zweite Auflage 1984, S. 106, Abschnitt 3.3.4 erörtert.
  • Die vorliegende Erfindung wurde unter Einbeziehung der oben beschriebenen Lage gemacht und hat zur Aufgabe, ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung bereitzustellen, bei welchem ein zweiter thermischer Gate-Oxidfilm eine hohe Durchbruchspannung besitzen kann, und eine ausgezeichnete speichererhaltungseigenschaft erhalten wird.
  • Das erfinderische Verfahren wird durch die beigefügten Patentansprüche festgelegt.
  • In Übereinstimmung mit dem oben beschriebenen Verfahren ist die Floating-Gate-Elektrode aus einer kleinen Anzahl von Körnern zusammengesetzt. Andere Verfahren zum Züchten von Polysiliziumschichten mit großen Körnern sind aus der oben zitierten VLSI TECHNOLOGY, S. 102 und 103, Abschnitt 3.3.2 bekannt. Selbst wenn der zweite Isolierfilm durch thermische Niedrigtemperatur-Oxidation gebildet wird, können daher Unebenheiten an der Grenzfläche des zweiten Isolierfilms mit der aus einer kleinen Anzahl von Körnern zusammengesetzten Polysiliziumschicht minimiert werden. Somit kann die Durchbruchspannung des zweiten Isolierfilms erhöht werden. Besonders falls die Polysiliziumschicht aus 2 bis 5 Körnern zusammengesetzt ist, entspricht der Zustand der Oberflächenunebenheit im wesentlichen dem eines Einkristalls und ist somit wesentlich verringert.
  • Bei der vorliegenden Erfindung wurde die Anzahl der Körner mit einem Transmissions-Elektronenmikroskop gemessen.
  • Diese Erfindung ist vollständiger aus der nachfolgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen verständlich, in welchen:
  • Fig. 1 eine Schnittansicht einer herkömmlichen EPROM-Zelle ist;
  • Figuren 2A bis 2C Schnittansichten einer Struktur der in Fig. 1 dargestellten herkömmlichen EPROM-Zelle bei jedem Herstellungsschritt sind;
  • Fig. 3 eine Schnittansicht einer gemäß einer Ausführungsform der vorliegenden Erfindung hergestellten EPROM-Zelle ist;
  • Figuren 4A bis 4G Schnittansichten einer Struktur der in Fig. 3 dargestellten EPROM-Zelle bei jedem Herstellungsschritt sind;
  • Fig. 5 Kennlinien der in Fig. 3 und den Figuren 4A bis 4G dargestellten Halbleiterspeichervorrichtung zeigt;
  • Fig. 6 eine schnittansicht eines gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellten EPROM ist;
  • Figuren 7A bis 7D Schnittansichten einer Struktur der in Fig. 6 dargestellten EPROM-Zelle bei jedem Herstellungsschritt sind; und
  • Figuren 8A bis 8D schnittansichten einer Struktur einer Abwandlung der in Fig. 6 dargestellten EPROM-Zelle bei jedem Herstellungsschritt sind.
  • Ein gemäß einer Ausführungsform der vorliegenden Erfindung hergestellter EPROM wird unten unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • In Fig. 3 bezeichnen die gleichen Bezugszeichen dieselben Teile wie in Fig. 1. Bei der in Fig. 1 dargestellten herkömmlichen Vorrichtung ist die Floating-Gate-Elektrode 13 aus Polysilizium gebildet, während bei der in Fig. 3 dargestellten Vorrichtung die Floating-Gate-Elektrode 30 aus 2 bis 10 Siliziumkörnern gebildet ist. Dies ist ein kennzeichnendes Merkmal der vorliegenden Erfindung.
  • Ein Verfahren zur Herstellung der Speichervorrichtung aus Fig. 3 wird nun unter Bezugnahme auf die Figuren 4A bis 4G beschrieben.
  • Der eine Dicke von etwa 1,2 µm besitzende Feldoxidfilm 22 wurde unter Verwendung einer üblichen selektiven Oxidationstechnik auf einem Siliziumsubstrat 21 vom p&supmin;-Typ mit einem spezifischen Widerstand von etwa 10 bis 20 X/cm und einer Kristallorientierung (011) gebildet (Fig. 4A). Ein erster Isolierfilm, d.h. ein erster thermischer Oxidfilm 23 mit einer Dicke von 500 Å (10 Å= 1 nm) wurde auf einem inselartigen Elementbereich des Substrats 21 gebildet, umgeben von einem Feldoxidfilm 22. Dann wurde ein Teil des Films 23 auf einem Drain-bildenden Bereich des Substrats 21 unter Verwendung von NH&sub4;F-Gas weggeätzt, um den Drain-bildenden Bereich des Substrats 21 freizulegen (Fig. 4B).
  • Nachfolgend wurde ein 1000 Å dicker erster Polysiliziumfilm 24, aus dem später eine Floating-Gate-Elektrode gebildet wurde, unter Verwendung des CVD Verfahrens auf der gesamten Obefläche der erhaltenen Struktur gebildet. Der Film 24 wurde bei einer Substrattemperatur von etwa 1050ºC und einem Gesamt-SiH&sub2;Cl&sub2;- Druck von 3,9 x 10&supmin;³ Torr auf dem Substrat gebildet. Der Partialdruck von HCl betrug etwa 7 x 10&supmin;³ Torr, und der Partialdruck von H&sub2; betrug etwa 2,0 x 10&supmin;² Torr. In diesem Fall betrug die Anzahl der aus dem freigelegten Substratbereich, d.h. dem Drain-bildenden Bereich gewachsenen Körner im Floating-Gate- Elektrodenteil 24a des ersten Polysiliziumfilms 24 2 bis 5 (Fig. 4C). Die Anzahl der Körner wurde mit einem Transmissions-Elektronenmikroskop gemessen.
  • Nachfolgend wurde durch thermische Diffusion Phosphor in den ersten Polysiliziumfilm 24 eindotiert. Die erhaltene Struktur wurde bei einer Tempratur von 900ºC thermisch oxidiert, um einen 500 Å dicken zweiten thermischen Oxidfilm 26 auf dem ersten Polysiliziumfilm 24 zu bilden. Ein zweiter Polysiliziumfilm 27 mit einer Dicke von etwa 3500 Å und einem Schichtwiderstand von etwa 20 X, aus dem später eine steuer-Gateelektrode gebildet wurde, wurde unter Verwendung des CVD Verfahrens auf der gesamten Oberfläche der erhaltenen Struktur gebildet. Danach wurde ein Photoresist-Film 28 auf einem Teil des zweiten Polysiliziumfilms 27, der einem Kanalbereich entsprach, gebildet (Fig. 4D).
  • Dann wurden der zweite Polysiliziumfilm 27, der zweite thermische Oxidfilm 26, der erste Polysiliziumfilm 24 und der erste thermische Oxidfilm 23 aufeinanderfolgend geätzt, wobei der Photoresist-Film 28 als Maske zur Bildung eines ersten thermischen Gate-Oxidfilms (Gate-Isolierfilms) 29, einer Floating-Gate-Elektrode 30, eines zweiten thermischen Gate-Oxidfilms 31 und einer Steuer-Gateelektrode verwendet wurde. Darauffolgend wurden As-Ionen mit einer Beschleunigungsenergie von etwa 60 KeV und mit einer Dosis von etwa 2,5 x 10¹&sup5;/cm² unter Verwendung dieser Mehrfachschicht als Maske im Substrat 21 implantiert (Fig. 4E).
  • Danach wurde der Photoresist-Film 28 entfernt und die erhaltene Struktur wurde bei einer Temperatur von etwa 1000ºC thermisch oxidiert, um einen thermischen Oxidfilm 33 mit einer Dicke von etwa 500 Å auf der gesamten Oberfläche zu bilden. Die implantierten As-Ionen wurden während der thermischen Oxidation zur Bildung von Drain- und Source-Bereichen 34 und 35 vom n&spplus;-Typ aktiviert, von denen jeder einen Schichtwiderstand von etwa 30 bis 40 0 und eine Tiefe von etwa 0,4 µm besitzt. Dann wurde ein eine Dicke von etwa 0,8 µm aufweisender und als Passivierungsfilm dienender PSG-Film 36 unter Verwendung des CVD Verfahrens auf der gesamten Oberfläche der erhaltenden Struktur gebildet (Fig. 4F).
  • Nachfolgend wurden der PSG-Film 36 und der thermische Oxidfilm 33 selektiv geätzt, um zu den Drain- bzw. Source-Bereichen 34 bzw. 35 führende Kontaktfenster zu bilden. Ein Al-Si-Film mit einer Dicke von etwa 1 µm wurde unter Verwendung des CVD Verfahrens auf der gesamten Oberfläche der erhaltenen Struktur gebildet. Dann wurde der Al-Si-Film zur Bildung von Drain- und Source-Elektroden 38 und 39 mit einem Muster versehen (Fig. 4G). Der in Fig. 3 dargestellte EPROM wurde mit dem oben beschriebenen Verfahren hergestellt.
  • Da der aus einer kleinen Anzahl von Körnern zusammengesetzte erste Polysiliziumfilm 24 gemäß dem Herstellungsverfahren der Speichervorrichtung bei dem Schritt aus Fig. 4C gebildet wird, ist die Oberflächenunebenheit an der Grenzfläche des zweiten thermischen Oxidfilms 26 mit dem Floating-Gate-Elektrodenteil 24a des ersten Polysiliziumfilms 24 selbst dann stark verringert, wenn die erhaltene Struktur bei einer niedrigen Temperatur von etwa 900ºC thermisch oxidiert wird, um den zweiten thermischen Oxidfilm 26 auf dem Polysiliziumfilm 24 zu bilden. Dadurch weist der zweite thermische Gate-Oxidfilm 31 eine hohen Durchbruchspannung auf. Selbst wenn versehentlich eine hohe positive Spannung an die Steuer-Gateelektrode 32 des in Fig. 4G dargestellten EPROM angelegt wird, werden die in den Floating-Gate-Teil 24 injizierten Elektronen nicht von der Steuer-Gateelektrode 32 angezogen und können nicht aus dem Floating-Gate-Teil 24 entweichen, so daß eingeschriebene Daten erhalten bleiben.
  • Da der zweite thermische Oxidfilm 26 gemäß dem oben beschriebenen Verfahren bei einer Niedrigtemperatur-Oxidation gebildet wird, wird das Substrat 21 nicht verbogen. Die Ausbeute an Halbleiterspeichervorrichtungen nimmt deshalb zu.
  • Fig. 5 zeigt Kennlinien der in den Figuren 3 und 4A bis 4G dargestellten Halbleiterspeichervorrichtung. Die Kennlinie I stellt die Beziehung zwischen der Anzahl der Körner und der Durchbruchspannung (MV/cm) dar. Die Kennlinie II kennzeichnet die Beziehung zwischen der Anzahl der Körner und der Ausbeute der Vorrichtung (%). In Fig. 5 ist der Wert für die Anzahl der Körner logarithmisch aufgetragen. Wie in Fig. 5 dargestellt, ist die Durchbruchspannung höher als 5,8 (MV/cm) und die Ausbeute der Vorrichtung liegt über 50 (%), wenn die Anzahl der Körner zwischen 2 und 10 liegt. Wenn die Anzahl der Körner mehr als 10 beträgt, sind die Durchbruchspannung und die Ausbeute der Vorrichtung stark verringert.
  • Fig. 6 zeigt einen EPROM, der gemäß einer anderen Ausführungsform der vorliegenden Erfindung hergestellt ist. Bei dieser Vorrichtung werden mit Phosphor dotierte erste Polysilizium- filme 24 mit niedrigem Widerstand auf den Drain- und Source- Bereichen 8 und 9 belassen. Das Oberflächenareal jedes so belassenen Polysiliziumfilms 24 ist größer, als das des entsprechenden Drain- oder Source-Bereichs 8 oder 9, wodurch der Maskierungsspielraum bei der Bildung von Kontaktfenstern 37, um eine Drain- bzw. Source-Elektrode 38 bzw. 39 zum Drainbzw. Source-Bereich 8 bzw. 9 zu führen, vergrößert wird. Dadurch wird die Ausbeute verbessert.
  • Ein Verfahren zur Herstellung des in Fig. 6 dargestellten EPROM wird nun unter Bezugnahme auf die Figuren 7A bis 7D beschrieben. Gemäß dem Verfahren dieser Ausführungsform wurden diejenigen Teile des ersten thermischen Oxidfilms 23, die den Drain- und Source-Bereichen 8 und 9 entsprachen, entfernt, nachdem der der erste thermische Oxidfilm 23 auf der gesamten Oberfläche gebildet war und bevor der erste Polysiliziumfilm 24 gebildet wurde.
  • Dieselben Inhalte, wie unter Bezugnahme auf die Figuren 4A und 4G beschrieben, werden nun unter Bezugnahme auf dieselben Figuren einfach erläutert.
  • Wie in den Figuren 4A und 4B dargestellt, wurden der Feldoxidfilm 22 und der erste thermische Oxidfilm 23 gebildet. Danach werden Teile des ersten thermischen Oxidfilms 23 auf den die Drain- und Source-Bereiche 8 und 9 bildenden Bereichen des Substrats 21 entfernt, wobei diese bildenden Bereiche freigelegt werden (Fig. 7A). Die erste Polysiliziumschicht 24 wurde durch das CVD Verfahren unter Verwendung eines Phosphor enthaltenden Dotierungsgases auf der gesamten Oberfläche der erhaltenen Struktur gebildet. In diesem Fall war der aus dem freigelegten Substratbereich (den Drain- und Source-bildenden Bereichen) gewachsene Floating-Gate-Elektrodenteil 24a der ersten Polysiliziumschicht 24 eine aus einer kleinen Anzahl von Körnern zusammengesetzte Siliziumschicht. Beim Züchten der ersten Polysiliziumschicht 24 wurden die Drain- und Source- Bereiche 8 und 9 vom n&spplus;-Typ durch Phosphor im Dotierungsgas jeweils in den Drain- und Source-bildenden Bereichen gebildet.
  • Als nächstes wurde derselbe Schritt, wie in Fig. 4D dargestellt, durchgeführt. Insbesondere wurde der zweite thermische Oxidfilm 26 auf dem ersten Polysiliziumfilm 24 gebildet, und der zweite thermische Oxidfilm 27 wurde auf der erhaltenen Struktur gebildet. Der ein vorbestimmtes Muster aufweisende Photoresist-Film 28 wurde auf dem Film 27 gebildet. Dann wurden die Filme 27, 26, 24 und 23 selektiv weggeätzt, wobei der Photoresist-Film 28 in derselben Weise, wie bei dem Schritt aus Fig. 4E, als Maske verwendet wurde, um vorbestimmte Mehrfachschichten auf den Drain- und Source-Bereichen 8 und 9 und einen Kanalbereich zu bilden. Nach dem Ätzen wurde der erste Polysiliziumfilm 24 in Teilebereiche geteilt: einen Teilbereich auf dem Drain-Bereich 8, einen Teilbereich auf dem Source-Bereich 9 und einen als Floating-Gate-Elektrode 24a dienenden Teilbereich. Der Photoresist-Film 28 wurde auf den Teilbereichen des ersten Polysiliziumfilms 24 und des zweiten Polysiliziumfilms 27 auf den Drain- und Source-Bereichen 8 und 9 belassen, um diese Teilbereiche zu erhalten (Fig. 7B).
  • Nachfolgend wurde der thermische Oxidfilm 33 auf der gesamten Oberfläche gebildet. Der PSG-Film 36 wurde auf der erhaltenen Struktur gebildet (Fig. 7C). Zu den Drain- und Source-Bereichen 8 und 9 führende Kontaktfenster 37 wurden in derselben Weise, wie beim Schritt aus Fig. 4G, gebildet. Drain- und Source-Elektroden 38 und 39 wurden in den Kontaktfenstern 37 gebildet, und dadurch die in Fig. 6 dargestellte Speicherzelle fertiggestellt (Fig. 7D).
  • Wie in Fig. 8A dargestellt, wurden die Teilbereiche des zweiten thermischen Oxidfilms 26 auf den Source- und Drain-bildenden Bereichen entfernt, bevor der zweite Polysiliziumfilm 27 gebildet wurde. Danach wurde, wie in Fig. 8B dargestellt, der zweite Polysiliziumfilm 27 gebildet. In diesem Fall wurden der thermische Oxidfilm 33 und der PSG-Film 36, wie in Fig. 8C dargestellt, aufeinanderfolgend über die gesamte Oberfläche gebildet. Dann wurden, wie in Fig. 8D dargestellt, Kontaktfenster 37 im ersten Polysiliziumfilm 27 gebildet. Da es ausreicht, daß die Kontaktfenster 37 im zweiten Polysiliziumfilm 27 mit einer geringen Tiefe gebildet wurden, verringerte sich dadurch der Durchmesser jedes Kontaktfensters 37. Dadurch wurde der Maskierungsspielraum zur Bildung der Kontaktfenster 37 ebenso wie die Ausbeute weiter vergrößert.
  • Bei den in den Figuren 6, 7A bis 7D und 8A bis 8D dargestellten Vorrichtungen sind die Kennlinien im wesentlichen dieselben, wie diejenigen, die in Fig. 5 erhalten wurden.
  • Es ist zu vermerken, daß selbst dann, wenn die unter Bezugnahme auf die Figuren 7A bis 7D und 8A bis 8D beschriebenen Herstellungsverfahren nur bei der Bildung von entweder Source oder Drain angewandt werden, der Maskierungsspielraum bei der Bildung eines Kontaktfensters vergrößert wird.
  • Bei der ersten und zweiten Ausführungsform wurden die aus einer kleinen Anzahl von Körnern zusammengesetzten Polysiliziumfilme durch das CVD Verfahren gebildet. Jedoch können dieselben Wirkungen wie bei den obigen Ausführungsformen erwartet werden, wenn eine Floating-Gate-Elektrode mittels anderer Verfahren aus 10 oder weniger Körnern zusammengesetzt ist.
  • Gemäß der-vorliegenden Erfindung wurde ein erster Isolierfilm gebildet, und wurden dann Drain- und Source-bildende Bereiche in einem Substrat freigelegt. In diesem Zustand wurde durch das CVD-Verfahren eine Polysiliziumschicht auf der gesamten Oberfläche gebildet. In diesem Fall war eine aus den freigelegten Substratbereichen gewachsene Floating-Gate-Elektrode aus einer kleinen Anzahl von Körnern zusammengesetzt. Dadurch wurde die Durchbruchspannung eines auf der aus einer kleinen Anzahl von Körnern zusammengesetzten Floating-Gate-Elektrode gebildeten zweiten Isolierfilms im Vergleich zu derjenigen des auf dem herkömmlichen Polysiliziumfilm gebildeten zweiten Gate-Isolierfilms merklich verbessert. Deshalb entwichen die während des Schreibvorgangs in die Floating-Gate-Elektrode injizierten Elektronen selbst dann nicht aus der Floating-Gate-Elektrode, wenn eine hohe positive Spannung an die Steuer- Gateelektrode angelegt wurde, und somit zeigte die gemäß der vorliegenden Erfindung hergestellte Vorrichtung ausgezeichnete Speichererhaltungseigenschaften. Zusätzlich wurde der zweite Isolierfilm auf der aus einer kleinen Anzahl von Körnern zusammengesetzten Siliziumschicht gebildet. Deshalb konnte der zweite Isolierfilm selbst dann, wenn er durch eine Niedrigtemperatur-Oxidation gebildet wurde, eine ausreichend hohe Durchbruchspannung aufweisen, und die Ausbeute der Halbleitervorrichtung würde vergrößert.

Claims (4)

1. Verfahren zur Herstellung einer EPROM Halbleiterspeichervorrichtung, umfassend die folgende Schrittfolge:
(a) Bildung eines Isolierfilms (23) auf einem inselartigen Bereich eines einkristallinen Siliziumsubstrats (21), welches einen EPROM-Zellenbereich bilden soll;
(b) Entfernen des besagten Isolierfilms auf einem Teil des besagten Zellenbereichs, wo mindestens einer der Source- und Drain-Bereiche (8, 9, 34, 35) der EPROM-Zelle gebildet werden soll;
(c) Bildung einer Siliziumschicht (24) auf dem besagten Zellenbereich durch ein Epitaxie-Verfahren, wobei die besagte Siliziumschicht einen Teilbereich (24a) aufweist, der sich auf dem besagten verbleibenden Isolierfilm an den besagten Teil des besagten Zellenbereichs angrenzend erstreckt und die Floating-Gate-Elektrode (30) der besagten EPROM-Zelle bilden soll, wobei der besagte Teilbereich der besagten Siliziumschicht aus 2 bis 10 Siliziumkörnern besteht;
(d) thermisches Oxidieren der besagten Siliziumschicht, um auf ihrer oberen Oberfläche einen thermischen Oxidfilm (26) zu bilden;
(e) Ablagerung einer Polysiliziumschicht (27) auf dem besagten thermischen Oxidfilm, und
(f) selektives Ätzen der besagten Polysiliziumschicht, des besagten thermischen Oxidfilms, der besagten Siliziumschicht und des besagten Isolierfilms, um eine den Gate-Isolierfilm (29), die aus 2 bis 10 Körnern bestehende Floating-Gate-Elektrode (30), den zweiten thermischen Gate-Oxidfilm (31) und die Steuer-Gateelektrode (32) umfassende Gate-Struktur zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
- zwischen dem Schritt (c) und dem Schritt (d) die besagte Siliziumschicht (24) mit einem Fremdstoff dotiert wird, und
- Schritt (f) ein Implantieren eines Fremdstoffs in das besagte Substrat (2l) einschließt, wobei die besagte Gate- Struktur als Maske zum Bilden von Source- und Drain-Bereichen (8, 9, 34, 35) verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
- Schritt (b) das Entfernen des besagten Isolierfilms auf einem Teil des besagten Zellenbereichs, wo der andere der besagten Source- und Drain-Bereiche (8, 9) gebildet werden soll, einschließt,
- Schritt (c) ein Dotieren von Fremdstoffen in die besagte Siliziumschicht und in die besagte Source- und Drain-bildenden Bereiche einschließt, um eine Source und einen Drain (8, 9) zu bilden, und
- im Schritt (f) Teile der besagten Siliziumschicht (24), des besagten thermischen Oxidfilms (26) und der besagten Polysiliziumschicht (27) auf mindestens einem von besagtem Drain oder von besagter Source verbleiben.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß vor Schritt (e) Teile des besagten thermischen Oxidfilms (26) entfernt werden, wobei der besagte thermische Oxidfilm nur über dem besagten Gate-Isolierfilm (29) erhalten bleibt.
DE88100116T 1987-01-07 1988-01-07 Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. Expired - Fee Related DE3879719T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62000593A JP2633541B2 (ja) 1987-01-07 1987-01-07 半導体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
DE3879719D1 DE3879719D1 (de) 1993-05-06
DE3879719T2 true DE3879719T2 (de) 1993-10-07

Family

ID=11478035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88100116T Expired - Fee Related DE3879719T2 (de) 1987-01-07 1988-01-07 Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Country Status (5)

Country Link
US (1) US5031010A (de)
EP (1) EP0274390B1 (de)
JP (1) JP2633541B2 (de)
KR (1) KR910003098B1 (de)
DE (1) DE3879719T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
US5357134A (en) * 1991-10-31 1994-10-18 Rohm Co., Ltd. Nonvolatile semiconductor device having charge trap film containing silicon crystal grains
JPH08255907A (ja) * 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
EP0877416A1 (de) * 1997-05-08 1998-11-11 STMicroelectronics S.r.l. Integrierte Struktur mit einem Bauelement aus grobkörnigem Polysilizium
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
US7588982B2 (en) * 2006-08-29 2009-09-15 Micron Technology, Inc. Methods of forming semiconductor constructions and flash memory cells
EP2495762B1 (de) 2011-03-03 2017-11-01 IMEC vzw Verfahren zur Herstellung einer Floating-Gate-Halbleiterspeichervorrichtung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
JPS58480B2 (ja) * 1974-08-06 1983-01-06 トウアネンリヨウコウギヨウ カブシキガイシヤ アタクチツク・ポリプロピレン含有燃料油の製造方法
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS5931231B2 (ja) * 1980-01-31 1984-07-31 工業技術院長 浮遊ゲ−ト形不揮発性半導体メモリ
JPS59125665A (ja) * 1983-01-06 1984-07-20 Toshiba Corp 半導体メモリ装置の製造方法
US4458407A (en) * 1983-04-01 1984-07-10 International Business Machines Corporation Process for fabricating semi-conductive oxide between two poly silicon gate electrodes
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
DE3576245D1 (de) * 1984-05-17 1990-04-05 Toshiba Kawasaki Kk Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes.
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
JPS6177359A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体記憶装置
US4680609A (en) * 1984-09-24 1987-07-14 Northern Telecom Limited Structure and fabrication of vertically integrated CMOS logic gates
JPS61294870A (ja) * 1985-06-21 1986-12-25 Nec Corp 不揮発性半導体記憶装置
US4874716A (en) * 1986-04-01 1989-10-17 Texas Instrument Incorporated Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione

Also Published As

Publication number Publication date
DE3879719D1 (de) 1993-05-06
EP0274390A3 (en) 1989-03-29
KR880009426A (ko) 1988-09-15
EP0274390A2 (de) 1988-07-13
US5031010A (en) 1991-07-09
JP2633541B2 (ja) 1997-07-23
JPS63169069A (ja) 1988-07-13
EP0274390B1 (de) 1993-03-31
KR910003098B1 (ko) 1991-05-18

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2745857C2 (de)
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3927033A1 (de) Halbleiterelement und verfahren zu seiner herstellung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19518133C2 (de) Verfahren zur Herstellung einer Gateelektrode für eine EEPROM-Halbleitervorrichtung
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE3879719T2 (de) Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE2748222A1 (de) Kondensatorspeicheranordnung
DE3642234A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE3543937A1 (de) Halbleitervorrichtung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE4128211A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee