DE10251670A1 - Einschaltsignalgenerator für Halbleiterspeichereinrichtungen - Google Patents

Einschaltsignalgenerator für Halbleiterspeichereinrichtungen

Info

Publication number
DE10251670A1
DE10251670A1 DE10251670A DE10251670A DE10251670A1 DE 10251670 A1 DE10251670 A1 DE 10251670A1 DE 10251670 A DE10251670 A DE 10251670A DE 10251670 A DE10251670 A DE 10251670A DE 10251670 A1 DE10251670 A1 DE 10251670A1
Authority
DE
Germany
Prior art keywords
switch
signal
depth
signal generator
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10251670A
Other languages
English (en)
Other versions
DE10251670B4 (de
Inventor
Kang Seol Lee
Jae Jin Lee
Kee Teok Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10251670A1 publication Critical patent/DE10251670A1/de
Application granted granted Critical
Publication of DE10251670B4 publication Critical patent/DE10251670B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Ein Einschaltsignalgenerator für eine Halbleiterspeichereinrichtung, welcher das Einschaltsignal für den Tiefenabschaltvorgang für ein Halbleiterelement nutzt, welches in einem Standby-Zustand beim Eintritt in einen Tiefenabschaltvorgang sein sollte und das Einschaltsignal für eine Initialisierung eines anderen Halbleiterelementes in einer DRAM-Einrichtung nutzt, welche arbeitet, nachdem eine interne Versorgungsspannung erzeugt wird, wird veröffentlicht. Der Generator nutzt auch das Einschaltsignal, welches beim Eintritt in den Abschaltvorgang gesperrt wird und beim Austritt aus dem Abschaltvorgang durch die interne Versorgungsspannung freigegeben wird. Der Generator kann einen Einschaltdetektor zum Erzeugen eines Einschaltdetektiersignals mittels einer externen Versorgungsspannung, einen Einschaltsignalgenerator für einen Tiefenabschaltvorgang zum Erzeugen eines Einschaltsignals für einen Tiefenabschaltvorgang aufgrund des Einschaltdetektiersignals, einen Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals aufgrund des Einschaltdetektiersignals und ein Einschaltsteuergerät zum Bestimmen, ob das Einschaltsignal beim Eintritt in den Tiefenabschaltvorgang freigegeben wird oder nicht, beinhalten.

Description

    Hintergrund
  • Die vorliegende Erfindung bezieht sich auf Einschaltsignalgeneratoren für Halbleiterspeichereinrichtungen und speziell auf einen Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals, welches während eines Eintritts in einen Tiefenabschaltvorgang gesperrt wird und durch eine interne Versorgungsspannung während des Austritts aus einem Tiefenabschaltvorgang freigegeben wird.
  • Ein Eintritt in einen Tiefenabschaltvorgang wird durch einen Zustand gekennzeichnet, in welchem alle internen Versorgungsspannungen, welche innerhalb eines dynamischen Direktzugriffspeicher-(DRAM-)Einrichtung genutzt werden, abgeschaltet werden, um einen Standby-Strom-Drain zu reduzieren, wenn die DRAM-Einrichtung für eine Zeitperiode nicht genutzt wird. Ein Einschaltsignal ist ein Signal, welches anzeigt, dass eine DRAM-Einrichtung in der Lage ist, normal zu arbeiten. Wenn das Einschaltsignal bei einem hohen Pegel freigegeben wird, arbeitet die DRAM-Einrichtung normal.
  • Fig. 1 und 2 sind Schaltkreisdiagramme von Einschaltsignalgeneratoren, welche nach dem Stand der Technik bekannt sind. Der Einschaltsignalgenerator beinhaltet einen Spannungsteiler 11 zum Aufteilen einer externen Versorgungsspannung Vext, eine Pull-Up- bzw. Hochzieh-Einheit 12 zum Hochziehen einer geteilten Spannung A, eine Treibereinheit 16 zum Empfangen der geteilten Spannung A, um ein Einschaltdetektiersignal DET zum Bestimmen der Zeit, in welcher ein Einschaltsignal PWRUP freigegeben ist, zu erzeugen und eine Treibereinheit 15 zum Empfangen des Einschaltdetektiersignals DET, um das Einschaltsignal PWRUP zu erzeugen. Die Treibereinheit 16 beinhaltet eine Hochzieheinheit 14 zum Hochziehen des Einschaltdetektiersignals DET und eine Abwärtszieheinheit 13 zum Abwärtsziehen des Einschaltdetektiersignals DET.
  • Der Spannungsteiler 11 beinhaltet Widerstände R1 und R2, welche in Reihe zwischen die externe Versorgungsspannung Vext und eine Erdspannung Vss geschaltet sind. Die Hochzieheinheit 12 beinhaltet einen NMOS-Transistor N1, welcher zwischen die externe Versorgungsspannung Vext und einem Knoten SN1 geschaltet ist, und die geteilte Spannung A wird an dessen Gate angelegt. Die Abwärtszieheinheit 13 beinhaltet einen NMOS- Transistor N2, welcher zwischen einen Ausgangsknoten 5N2 und der Erdspannung Vss geschaltet ist. Die geteilte Spannung A wird an das Gate des NMOS-Transistors N2 angelegt. Die Aufwärtszieheinheit 14 beinhaltet einen Widerstand R3, welcher zwischen die externe Versorgungsspannung Vext und den Ausgangsknoten SN2 geschaltet ist. Die Treibereinheit 15 beinhaltet einen Inverter IV1, welcher zwischen die externe Versorgungsspannung Vext und der Erdspannung Vss geschaltet ist. Der Inverter lvi invertiert das Einschaltdetektiersignal DET, um das Einschaltsignal PWRUP auszugeben.
  • Die Konstruktion des Einschaltsignalgenerators der Fig. 2 ist die gleiche wie die des Einschaltsignalgenerators der Fig. 1, außer dass ein PMOS-Transistor P1 in der Hochzieheinheit 14 anstatt des Widerstandes R3 benutzt wird. Entsprechend wird eine detaillierte Beschreibung der Fig. 2 weggelassen.
  • Im Einschaltsignalgenerator entsprechend dem Stand der Technik wird das Einschaltsignal PWRUP bei einem niedrigen Pegel gesperrt, bis eine interne Versorgungsspannung, welche von der externen Versorgungsspannung Vext erzeugt wird, einen stabilen Pegel erreicht hat. Das Einschaltsignal PWRUP wird bei einem hohen Pegel freigegeben, wenn der Strom, welcher durch den Widerstand R3 (Fig. 3) oder den PMOS-Transistor P1 (Fig. 2) fließt, größer ist als der Strom, welcher durch den NMOS- Transistor N2 fließt.
  • Das Einschaltsignal PWRUP wird immer bei einem Eintritt in einen Tiefenabschaltvorgang freigegeben, ebenso wie beim Austritt aus einem Tiefenabschaltvorgang. Das Einschaltsignal PWRUP ist immer freigegeben, da einige Halbleiterelemente wie z. B. ein Taktpuffer oder ein Modusregistersatz, etc., in einem Betriebszustand während des Austritts aus einem Tiefenabschaltvorgangs in Betrieb sein sollte.
  • Wenn jedoch das Einschaltsignal PWRUP bei einem hohen Pegel beim Eintritt in einen Tiefenabschaltvorgang freigegeben wird, arbeitet die DRAM-Einrichtung in dem Zustand, in welchem die interne Versorgungsspannung nicht erzeugt wird. Entsprechend werden die Halbleiterelemente, welche bei der internen Versorgungsspannung arbeiten, falsch arbeiten, da die interne Versorgungsspannung Vent nicht hierzu geliefert wird.
    • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung beim Eintritt in den Tiefenabschaltvorgang eine Fehlfunktion zu verhindern, indem ein Tiefenabschalt-Einschaltsignal benutzt wird, welches immer für Halbleiterelemente freigegeben ist, welche in einem Standby-Modus beim Eintritt in den Tiefenabschaltvorgang verbleiben und, wobei ein Einschaltsignal genutzt wird, welches bei dem Eintritt in den Abschaltvorgang gesperrt ist und welches beim Austritt aus dem Tiefenabschaltvorgang für Halbleiterelemente freigegeben wird, welches arbeitet nachdem eine interne Versorgungsspannung erzeugt ist.
  • Das beschriebene Gerät kann einen Einschaltdetektor zum Erzeugen eines Einschaltdetektiersignals mittels einer externen Versorgungsspannung beinhalten, einen Tiefenabschaltvorgang- Einschaltsignalgenerator zum Erzeugen eines Tiefenabschalt- Einschaltsignals in Antwort auf das Einschaltdetektiersignal ein Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals in Antwort auf das Einschaltdetektiersignal und einen Einschaltcontroller zum Bestimmen, ob oder ob nicht das Einschaltsignal beim Eintritt in einen Abschaltvorgang freigegeben wird.
  • Nach einem anderen Gesichtspunkt kann das beschriebene Gerät einen Einschaltdetektor beinhalten, zum Erzeugen eines Einschaltdetektiersignals mittels einer externen Versorgungsspannung, ein Tiefenabschaltvorgang-Einschaltsignalgenerator zum Empfangen des Einschaltdetektiersignals um ein Tiefenabschalt- Einschaltsignal und einen Einschaltcontroller zum Empfangen des Einschaltdetektiersignals und ein Tiefenabschaltmodussignal, um ein Einschaltsteuersignal zu erzeugen. Das veröffentlichte Gerät kann auch einen Einschaltsignalgenerator beinhalten, zum Erzeugen eines Einschaltsignals, welches freigegeben oder gesperrt wird entsprechend dem Einschaltsteuersignal.
  • In einem anderen Gesichtspunkt kann das beschriebene Gerät einen Tiefenabschalt-Einschaltgenerator beinhalten, zum Erzeugen eines Tiefenabschalt-Einschaltdetektiersignals mittels einer externen Versorgungsspannung, einen Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals mittels einer internen Versorgungsspannung und einer Einschaltcontroller, zum Bestimmen, ob oder ob nicht das Einschaltsignal beim Eintritt in einen Tiefenabschaltvorgang gesperrt wird.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 und 2 sind Schaltkreisdiagramme des Einschaltsignalgenerators entsprechend dem Stand der Technik;
  • Fig. 3 und 4 sind Schaltkreisdiagramme für einen ersten Typ von Einschaltsignalgeneratoren;
  • Fig. 5 und 6 sind Schaltkreisdiagramme für einen zweiten Typ von Einschaltsignalgeneratoren;
  • Fig. 7a bis 7c sind detaillierte Schaltkreisdiagramme von Einschaltsteuergeräten der Fig. 5 und 6;
  • Fig. 8 und 9 sind Schaltkreisdiagramme eines dritten Typs von Einschaltsignalgeneratoren und
  • Fig. 10 ist ein Zeitdiagramm des Einschaltsignalgenerators.
    • DETAILLIERTE BESCHREIBUNG
  • Mit Bezug auf die Fig. 3 und 4 beinhaltet der erste Typ von Einschaltsignalgeneratoren einen Einschaltdetektor 110, einen Einschaltsignalgenerator 120 für einen Tiefenabschaltvorgang, einen Einschaltsignalgenerator 130 und ein Einschaltsteuergerät 140.
  • Der Einschaltdetektor 110 beinhaltet einen Spannungsteiler 111 zum Teilen einer externen Versorgungsspannung Vext, eine Hochzieheinheit 112 zum Hochziehen einer geteilten Spannung A und einer Treibereinheit 115 zum Empfangen der geteilten Spannung A, um ein Einschaltdetektiersignal DET zu erzeugen, um eine Freigabezeit eines Einschaltsignals bei einem Tiefenabschaltvorgang DPD-PWRUP und eine Einschaltsignal PWRUP zu bestimmen.
  • Die Treibereinheit 115 beinhaltet einen Hochzieheinheit 114 zum Hochziehen des Einschaltdetektiersignals DET und eine Einheit zum Hinunterziehen 113 zum Hinunterziehen des Einschaltdetektiersignals DET.
  • Der Spannungsteiler 11 beinhaltet die Widerstände R11 und R12, welche in Reihe zwischen die externe Versorgungsspannung Vext und einer Erdspannung Vss geschaltet sind. Die Hochzieheinheit 112 beinhaltet NMOS-Transistor N11, welcher zwischen die externe Versorgungsspannung Vext und einem Knoten SN11 geschaltet ist, und die geteilte Spannung A ist an ihrem Gate angelegt. Die Einheit zum Herunterziehen 113 beinhaltet KNOS- Transistor N12, welcher zwischen einem Ausgangsknoten SN12 und der Erdspannung Vss geschaltet ist. Die geteilte Spannung A wird an das Gate von N12 angelegt. Die Einheit zum Hochzeihen 114 beinhaltet einen Widerstand R13, welcher zwischen die externe Versorgungsspannung Vext und dem Ausgangsknoten SN12 geschaltet ist.
  • Der Einschaltdetektor 110 gibt das Einschaltdetektiersignal DET entsprechend einem Stromverhältnis des Widerstandes R13 und des NMOS-Transistors N12 aus. Das Einschaltdetektiersignal DET bestimmt die Zeit, während der das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP und das Einschaltsignal PWRUP freigegeben sind. Dies ist der Fall, wenn der Strom, welcher durch den Widerstand R13 (oder den PMOS-Transistor P12 der Fig. 4) fließt, größer ist, als der Strom, welcher durch den NMOS-Transistor N12 fließt, der Einschaltdetektor 110 gibt das Einschaltdetektiersignal DET mit einem niedrigen Pegel aus, um das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP und das Einschaltsignal PWRUP mit einem hohen Pegel freizugeben.
  • Der Inverter IV11 invertiert das Einschaltdetektiersignal DET. Der Einschaltsignalgenerator für den Tiefenabschaltvorgang 120beinhaltet die Inverter IV12 und IV13, welche zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss geschaltet sind. Die Inverter IV12 und IV13 invertieren ein Ausgangssignal eines Inverter IV11, um das Einschaltsignal für den Tiefeinabschaltvorgang DPD-PWRUP zu erzeugen.
  • Der Einschaltsignalgenerators für den Tiefenabschaltvorgang 120 erzeugt das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP, welches immer beim Eintritt in den Tiefenabschaltvorgang, wie auch beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
  • Der Einschaltsignalgenerator 130 beinhaltet die Inverter IV14 und IV15, welche zwischen der internen Versorgungsspannung Vint und der Erdspannung Vss geschaltet sind. Die Inverter IV14 und IV15 invertieren das Ausgangssignal des Inverter IV11, um das Einschaltsignal PWRUP zu erzeugen. Der Einschaltsignalgenerator 130 erzeugt das Einschaltsignal PWRUP, welches bei einem niedrigen Pegel beim Eintritt in den Abschaltvorgang gesperrt wird und bei einem hohen Pegel durch die interne Versorgungsspannung Vint beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
  • Das Einschaltsteuergerät 140 beinhaltet ein PMOS-Transistor P11, dessen Quelle mit der externen Versorgungsspannung Vext verbunden ist. Ein Modussignal des Tiefenabschaltvorgangs DPD wird an dessen Gate gelegt. Beim Eintritt in den Tiefenabschaltvorgang ist das Modussignal für den Tiefenabschaltvorgang DPD bei einem hohen Pegel und deshalb wird das Einschaltsteuergerät 140 nicht freigegeben und liefert die externe Versorgungsspannung Vext nicht an den Einschaltgenerator 130. Beim Austritt aus dem Tiefenabschaltvorgang ist das Modussignal des Tiefenabschaltvorgangs DPD auf einem niedrigen Pegel und deshalb wird das Einschaltsteuergerät freigegeben, um die interne Versorgungsspannung Vint aus der externen Versorgungsspannung Vext zu liefern. Umgekehrt wird die interne Versorgungsspannung Vint den Einschaltsignalgenerators 130 geliefert.
  • Der Aufbau des Einschaltsignalgenerators der Fig. 4 ist im Wesentlichen der gleiche, wie der des Einschaltsignalgenerators in Fig. 3, außer dass ein PMOS-Transistor P12 in dem Einschaltdetektor 110 anstatt eines Widerstands R13 der Fig. 3 verwendet wird. Entsprechend wird eine detaillierte Beschreibung der Fig. 4 weggelassen.
  • Nachfolgend wird die Arbeitsweise des Einschaltsignalgenerators der Fig. 3 und 4 in Kürze beschrieben. Zuerst wird das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP für einen Taktfreigabepuffer oder einen Modusregistersatz, etc. genutzt, welcher in einem Standby-Zustand beim Eintritt in den Tiefenabschaltvorgang sein sollte. Das Einschaltsignal PWRUP wird für eine Initialisierung der anderen Halbleiterelemente in einer DRAM-Einrichtung mittels der internen Versorgungsspannung benutzt.
  • Wenn der Strom, welcher durch den Widerstand R13 (Fig. 3) oder den PMOS-Transistor P12 (Fig. 4) fließt, größer ist als der Strom, welcher durch den NMOS-Transistor N12 fließt, geht das Einschaltdetektiersignal DET zu einem niedrigen Pegel über. Wenn das Einschaltdetektiersignal DET zu einem niedrigen Zustand übergeht, werden das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP und ein Einschaltsignal PWRUP bei hohen Pegeln freigegeben.
  • Zu dieser Zeit wird das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP immer bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben. Auf der anderen Seite ist das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eintritt in den Abschaltvorgang gesperrt und wird bei einem hohen Zustand durch die interne Versorgungsspannung Vint von dem PMOS-Transistor P11 beim Austritt aus dem Tiefenabschaltvorgang freigegeben.
  • Detaillierter ausgedrückt, das Modussignal des Tiefenabschaltvorgangs DPD ist bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und deshalb scheidet PMOS-Transistor P11 ab. Da die externe Versorgungsspannung Vext nicht an die Inverter IV14 und IV15 geliefert wird, wird das Einschaltsignal PWRUP bei einem niedrigen Pegel gesperrt. Beim Einschaltausgang aus dem Tiefenabschaltvorgang ist das Modussignal des Tiefenabschaltvorgangs DPD bei einem niedrigen Pegel und deshalb schaltet der PMOS-Transistor Pll ein und die interne Versorgungsspannung Vint wird von der externen Versorgungsspannung Vext geliefert. Da die interne Versorgungsspannung dem Einschaltsignalgenerator 130 geliefert wird, wird das Einschaltsignal PWRUP bei einem hohen Pegel durch die interne Versorgungsspannung Vint freigegeben.
  • Entsprechend der Geräte, welche in den Fig. 3 und 4 gezeigt werden, wird das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP bei einem hohen Pegel beim Eintritt zum Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben. Die Geräte, welche in den Fig. 3 und 4 gezeigt werden, sperren das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang und geben das Einschaltsignal PWRUP bei einem hohen Pegel beim Austritt aus dem Tiefenabschaltvorgang frei. Deshalb kann die Fehlfunktion der Halbleiterspeichereinrichtung bei Eintritt in den Tiefenabschaltvorgang verhindert werden.
  • Fig. 5 und Fig. 6 sind Schaltkreisdiagramme für einen zweiten Typ von Einschaltsignalgeneratoren. Die Einschaltsignalgeneratoren beinhalten einen Einschaltdetektor 210, einen Einschaltsignalgenerator 220 für einen Tiefenabschaltvorgang, ein Einschaltsteuergerät 230 und einen Einschaltsignalgenerator 240.
  • Der Einschaltdetektor 210 beinhaltet einen Spannungsteiler 211 zum Teilen einer externen Versorgungsspannung Vext, eine Hochzieheinheit 212 zum Hochziehen einer geteilten Spannung A und einer Treibereinheit 215 zum Empfangen der geteilten Spannung A, um ein Einschaltdetektiersignal DET zu erzeugen, um eine Freigabezeit eines Einschaltsignals für einen Tiefenabschaltvorgang DPD-PWRUP und ein Einschaltsignal PWRUP zu bestimmen. Die Treibereinheit 215 beinhaltet eine Einheit 213 zum Hinunterziehen, um das Einschaltdetektiersignal DET hinunterzuziehen und eine Einheit 214 zum Hochziehen, um das Einschaltdetektiersignal DET hochzuziehen.
  • Der Spannungsteiler 211 beinhaltet die Widerstände R21 und R22, welche in Reihe zwischen der externen Versorgungsspannung Vext und einer Erdspannung Vss geschaltet sind. Die Einheit zum Hochziehen 212 beinhaltet einen NMOS-Transistor N21, dessen Quelle und dessen Drain jeweils mit der externen Versorgungsspannung Vext und einem Knoten 5N21 verbunden sind. Die geteilte Spannung A wird an das Gate des NMOS-Transistors N21 angelegt. Die Einheit zum Hinunterziehen 213 beinhaltet einen NMOS-Transistor N22, dessen Drain und dessen Quelle jeweils mit einem Ausgangsknoten SN22 und der Erdspannung Vss verbunden sind. Die geteilte Spannung A wird an das Gate des NMOS- Transistors N22 angelegt. Die Einheit zum Hochziehen beinhaltet einen Widerstand R23, welcher zwischen der externen Versorgungsspannung Vext und dem Ausgangsknoten SN22 angeschlossen ist.
  • Der Einschaltdetektor 210 gibt das Einschaltdetektiersignal DET entsprechend einem Stromverhältnis des Widerstandes R23 und des NMOS-Transistors N22 aus und bestimmt, wenn das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP und das Einschaltsignal PWRUP durch das Einschaltdetektiersignal DET freigegeben sind. Dies ist der Fall, wenn der Strom, welcher durch den Widerstand R23 (Fig. 5) oder dem PMOS-Transistor P21 (Fig. 6) fließt größer ist, als der Strom, welcher durch den NMOS-Transistor N22 fließt, dann gibt der Einschaltdetektor 210 das Einschaltdetektiersignal DET mit einem niedrigen Pegel aus, um das Einschaltsignal für den Tiefenabschaltvorgang DPD- PWRUP und das Einschaltsignal PWRUP bei hohen Pegeln freizugeben.
  • Der Einschaltsignalgenerator 220 für den Tiefenabschaltvorgang beinhaltet die Inverter IV21, IV22 und IV23, welche zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss angeschlossen sind. Die Inverter IV21 bis IV23 invertieren das Einschaltdetektiersignal DET, um das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP zu erzeugen.
  • Der Einschaltsignalgenerator 220 für den Tiefenabschaltvorgang erzeugt das Einschaltsignal für den Tiefenabschaltvorgang DPD- PPRUP, welches immer beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben ist.
  • Das Einschaltsteuergerät 230 empfängt das Einschaltdetektiersignal DET und das Modussignal für den Tiefenabschaltvorgang DPD und erzeugt ein Einschaltsteuersignal PWRUPZ zum Steuern, ob das Einschaltsignal PWRUP freizugeben ist.
  • Das Einschaltsteuergerät 230 kann den Aufbau, wie in einer der Fig. 7A bis 7C gezeigt wird, besitzen.
  • Das Einschaltsteuergerät 230, wie es in Fig. 7A gezeigt wird, beinhaltet einen Inverter IV27, welcher zwischen die externe Versorgungsspannung Vext und die Erdspannung Vss geschaltet ist. Der Inverter IV27 invertiert das Einschaltdetektiersignal DET. Ein Inverter IV28 wird auch zwischen die externe Versorgungsspannung Vext und die Erdspannung Vss geschaltet und invertiert das Modussignal für den Tiefenabschaltvorgang DPD. Ein NAND-Gate NDl ist zwischen die externe Versorgungsspannung Vext und die Erdspannung Vss geschaltet und führt eine NAND- Logik an den Ausgangssignalen der Inverter IV27 und IV28 aus, um ein Einschaltsteuersignal PWRUPZ zu erzeugen.
  • Das Einschaltsteuergerät 230 wie es in Fig. 7B gezeigt wird, beinhaltet ein NOR-Gate NR1, welches zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss geschaltet ist, welches eine NOR-Logik an dem Einschaltdetektiersignal DET und an dem Modussignal des Tiefenabschaltvorgangs DPD ausführt. Ein Inverter IV29, welcher zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss geschaltet ist, invertiert ein Ausgangssignal des NOR-Gate NR1, um das Einschaltsteuersignal PWRUPZ zu erzeugen.
  • Das Einschaltsteuergerät 230, wie es in Fig. 7C gezeigt ist, beinhaltet einen Inverter IV30, welcher zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss geschaltet ist und invertiert das Modussignal für den Tiefenabschaltvorgang DPD. Ein PMOS-Tansistor P22 ist mit seiner Quelle und mit einem Drain mit der externen Versorgungsspannung und einer Ausgangsstufe jeweils verbunden. Ein Ausgangssignal des Inverters IV30 wird an das Gate des PMOS-Transistors P22 gelegt. Ein Übertragungsgate T1 empfängt das Eingangsdetektiersignal DET, um ein Einschaltsteuersignal PWRUPZ unter der Steuerung des Modussignals des Tiefenabschaltvorgangs DPD und des Ausgangssignals des Inverters IV30 zu erzeugen.
  • Zurück zu Fig. 6, der Einschaltsignalgenerators 240 beinhaltet die Inverter IV24, IV25 und IV26, von welchen jeder zwischen der externen Versorgungsspannung Vext und der Erdspannung Vss angeschlossen ist. Die Inverter IV24 bis IV26 invertieren das Einschaltsteuersignal PWRUPZ, um das Einschaltsignal PWRUP zu erzeugen. Der Einschaltsignalgenerator 240 erzeugt das Einschaltsignal PWRUP, welches bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt wird und bei einem hohen Pegel beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
  • Der Aufbau des Einschaltsignalgenerators der Fig. 6 ist im Wesentlichen der gleiche, wie der des Einschaltsignalgenerators der Fig. 5, außer dass ein PMOS-Transistor P21 in dem Einschaltdetektor 210 anstatt des Widerstandes R23 benutzt wird. Entsprechend wird eine detaillierte Beschreibung der Fig. 6 weggelassen.
  • Nachfolgend wird der Betrieb des zweiten Typs der Einschaltsignalgeneratoren in Kürze beschrieben.
  • Das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP wird immer bei einem hohen Pegel in den Eintritt zum Tiefenabschaltvorgang und dem Austritt aus dem Tiefenabschaltvorgang freigegeben. Auf der anderen Seite wird das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt und wird bei einem hohen Zustand beim Austritt in den Tiefenabschaltvorgang freigegeben.
  • Detaillierter ausgedrückt ist das Modussignal für den Tiefenabschaltvorgang DPD bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang, und deshalb geht das Einschaltsteuersignal PWRUPZ zu einem hohen Pegel über und das Einschaltsignal PWRUP wird bei einem niedrigen Pegel gesperrt. Beim Austritt aus dem Tiefenabschaltvorgang ist das Modussignal für den Tiefenabschaltvorgang DPD bei einem niedrigen Pegel und das Einschaltsteuersignal PWRUPZ geht zu einem niedrigen Pegel über und das Einschaltsignal PWRUP wird bei einem hohen Pegel freigegeben.
  • Der zweite Typ der Einschaltsignalgeneratoren gibt das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefeneinschaltvorgang frei. Entsprechend dem Einschaltsteuersignal PWRUPZ wird das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt, das Einschaltsignal PWRUP wird bei einem hohen Pegel beim Austritt aus dem Tiefeneinschaltvorgang freigegeben. Deshalb kann die Fehlfunktion der Halbleiterchipeinrichtung beim Eintritt in den Tiefenabschaltvorgang verhindert werden.
  • Als nächstes werden die Einschaltsignalgeneratoren eines dritten Typs detaillierter mit Bezug auf die beigefügten Fig. 8 und 9 beschrieben.
  • Die Fig. 8 und 9 sind Schaltkreisdiagramme der Einschaltsignalgeneratoren des dritten Typs. Die Einschaltsignalgeneratoren beinhalten einen Einschaltsignalgenerator 310 für einen Tiefenabschaltvorgang, einen Einschaltsignalgenerator 320 und ein Einschaltsteuergerät 330.
  • Der Einschaltsignalgenerator 310 für einen Tiefenabschaltvorgang beinhaltet einen Spannungsteiler 311 zum Teilen einer externen Versorgungsspannung Vext, eine Hochzieheinheit 312 zum Hochziehen einer geteilten Spannung A und eine Treibereinheit 315 zum Empfangen der geteilten Spannung A, um ein Einschaltdetektiersignal DET zu erzeugen und eine Treibereinheit 316, um das Einschaltdetektiersignal DET zu empfangen, um ein Einschaltsignal für einen Tiefenabschaltvorgang DPD-PWRUP zu erzeugen. Die Treibereinheit 315 beinhaltet eine Hochzieheinheit 314, zum Hochziehen des Einschaltdetektiersignals DET und eine Einheit zum Hinunterziehen 313 zum Hinunterziehen des Einschaltdetektiersignals DET.
  • Der Spannungsteiler 311 beinhaltet die Widerstände R31 und R32, welche in Reihe zwischen der externen Versorgungsspannung Vext und einer Erdspannung Vss geschaltet sind. Die Hochzieheinheit 312 beinhaltet einen NMOS-Transistor N31, dessen Quelle und dessen Drain jeweils mit der externen Versorgungsspannung Vext und einem Knoten SN31 verbunden sind. Die geteilte Spannung A wird an das Gerät des NMOS-Transistors N31 angelegt. Die Einheit zum Hinunterziehen 313 beinhaltet einen NMOS-Transistor N32, der mit seinem Drain und mit seiner Quelle jeweils mit einem Ausgangsknoten SN32 und der Erdspannung verbunden ist. Die geteilte Spannung A wird an das Gate des NMOS-Transistors N32 gelegt. Die Einheit zum Hochziehen 314 beinhaltet einen Widerstand R33, welcher zwischen der externen Versorgungsspannung Vext und dem Ausgangsknoten SN32 angeschlossen ist. Die Treibereinheit 316 beinhaltet die Inverter IV31, IV32 und IV33, welche zwischen der externen Versorgungsspannung Vext und der Erdspannung angeschlossen sind. Die Inverter IV31 bis IV33 invertieren das Einschaltdetektiersignal DET, um das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP zu erzeugen. Der Einschaltsignalgenerator 310 für den Tiefenabschaltvorgang erzeugt das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP, welches immer beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
  • Der Einschaltsignalgenerator 320 beinhaltet einen Spannungsteiler 331 zum Teilen einer internen Versorgungsspannung Vint, eine Hochzieheinheit 332 zum Hochziehen einer geteilten Spannung A, eine Treibereinheit 335 zum Empfangen der geteilten Spannung A, um ein Einschaltdetektiersignal DET zu erzeugen und eine Treibereinheit 336 zum Empfangen des Einschaltdetektiersignals DET, um eine Einschaltsignal PWRUP zu erzeugen.
  • Die Treibereinheit 335 beinhaltet eine Hochzieheinheit 334 zum Hochziehen des Einschaltdetektiersignals DET und eine Einheit zum Herunterziehen 333 zum Herunterziehen des Einschaltdetektiersignals DET.
  • Der Spannungsteiler 331 beinhaltet Widerstände R34 und R35, welche in Reihe zwischen der internen Spannung Vint und der Erdspannung Vss geschaltet sind. Die Hochzieheinheit 332 beinhaltet einen NMOS-Transistor N33, welcher zwischen der internen Versorgungsspannung Vint und einem Knoten SN33 geschaltet ist. Die geteilte Spannung A wird an das Gate des NMOS- Transistors N33 gelegt. Die Einheit zum Herunterziehen 333 beinhaltet einen NMOS-Transistor N34, welcher mit seinem Drain und mit seiner Quelle jeweils an einen Ausgangsknoten SN34 und die Erdspannung Vss geschaltet ist. Die geteilte Spannung A wird an das Gate des NMOS-Transistors N34 gelegt. Die Hochzieheinheit 334 beinhaltet einen Widerstand R36, welcher zwischen die interne Versorgungsspannung Vint und dem Ausgangsknoten SN34 geschaltet ist. Die Treibereinheit 336 beinhaltet die Inverter IV34, IV35 und IV36, welche zwischen der internen Versorgungsspannung Vint und der Erdspannung Vss geschaltet sind. Die Inverter IV34 bis IV36 invertieren das Einschaltdetektiersignal DET, um das Einschaltsignal PWRUP zu erzeugen.
  • Der Einschaltsignalgenerator 320 erzeugt das Einschaltsignal PWRUP, welches bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt wird und bei einem hohen Pegel beim Austritt aus den Tiefenabschaltvorgang freigegeben wird.
  • Das Einschaltsteuergerät 330 beinhaltet einen PMOS-Transistor P31, der mit seiner Quelle mit der externen Versorgungsspannung verbunden ist. Das Modussignal des Tiefenabschaltvorgangs DPD wird an das Gate des PMOS-Transistors P31 angelegt.
  • Beim Eintritt in den Tiefenabschaltvorgang ist das Modulsignal für den Tiefenabschaltvorgang DPD auf einem hohen Pegel und das Einschaltsteuergerät 330, welches obigen Aufbau aufweist, schaltet den PMOS-Transistor P31 ab und liefert deshalb nicht die externe Versorgungsspannung Vext. Beim Austritt aus dem Tiefenabschaltvorgang ist das Modussignal für den Tiefenabschaltvorgang DPD auf einem niedrigen Pegel, welcher den PMOS- Transistor P31 freigibt und erzeugt die interne Versorgungsspannung Vint aus der externen Versorgungsspannung Vext und liefert die interne Versorgungsspannung Vint an den Einschaltsignalgenerator 320.
  • Der Aufbau des Einschaltsignalgenerators der Fig. 9 ist im Wesentlichen der gleiche wie der des Einschaltsignalgenerators der Fig. 8, außer dass die PMOS-Transistoren P32 und P33 in dem Einschaltsignalgenerator 310 für den Tiefenabschaltvorgang und der Einschaltsignalgenerator 320 anstelle der Widerstände R33 und R36 genutzt werden. Entsprechend wird eine detaillierte Beschreibung der Fig. 9 weggelassen.
  • Nachfolgend wird die Arbeitsweise des dritten Typs der Einschaltsignalgeneratoren in Kürze beschrieben.
  • Das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP ist immer bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben. Auf der anderen Seite ist das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eingang in den Tiefenabschaltvorgang gesperrt und wird bei einem hohen Pegel beim Austritt aus dem Tiefenabschaltvorgang freigegeben.
  • Detaillierter ausgedrückt, das Modussignal des Tiefenabschaltvorgangs DPD ist bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und deshalb schaltet der PMOS-Transistor P31 ab. Die externe Versorgungsspannung Vext wird nicht beliefert und das Einschaltsignal PWRUP wird bei einem niedrigen Pegel gesperrt. Beim Austritt aus dem Tiefenabschaltvorgang ist das Modussignal des Tiefenabschaltvorgangs DPD bei einem niedrigen Pegel und der PMOS-Transistor P31 schaltet an. Die interne Versorgungsspannung Vint, welche aus der externen Versorgungsspannung Vext gemacht wird, wird an den Einschaltsignalgenerator 320 geliefert und das Einschaltsignal PWRUP wird bei einem hohen Pegel durch die interne Versorgungsspannung Vint freigegeben.
  • Der dritte Typ der Einschaltsignalgeneratoren gibt das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang als auch beim Austritt aus dem Tiefenabschaltvorgang frei. Der dritte Typ der Einschaltsignalgeneratoren sperrt das Einschaltsignal PWRUP bei einem niedrigen Pegel beim Eintritt in den Abschaltvorgang und gibt das Einschaltsignal PWRUP bei einem hohen Pegel beim Austritt aus dem Abschaltvorgang frei. Deshalb kann die Fehlfunktion der Halbleiterchipeinrichtung beim Eintritt in den Tiefenabschaltvorgang verhindert werden.
  • Fig. 10 ist eine Betriebswellenform des Einschaltsignals für den Tiefenabschaltvorgang DPD-PWRUP und des Einschaltsignals PWRUP entsprechend dem Modussignal für den Tiefenabschaltvorgang DPD. Mit Bezug auf Fig. 10 wird das Einschaltsignal für den Tiefenabschaltvorgang DPD-PWRUP fortlaufend bei einem hohen Pegel freigegeben. Das Einschaltsignal PWRUP wird bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt und deshalb wird die interne Versorgungsspannung nicht geliefert.
  • Das veröffentlichte Gerät nutzt ein Einschaltsignal für einen Tiefenabschaltvorgang, welches immer für Halbleiterelemente freigegeben wird, welche beim Eintritt in den Tiefenabschaltvorgang in einem Standby-Modus verbleiben. Das veröffentlichte Gerät nutzt auch ein Einschaltsignal, welches beim Eintritt in den Abschaltvorgang gesperrt wird und welches beim Austritt aus dem Tiefenabschaltvorgang für Halbleiterelemente freigegeben wird, welche arbeiten nachdem eine interne Versorgungsspannung erzeugt wird, wodurch die Fehlfunktion der Halbleiterelemente während des Eintritts in den Tiefenabschaltvorgang verhindert wird.
  • Das veröffentlichte Gerät erzeugt das Einschaltsignal für den Tiefenabschaltvorgang, welches immer bei einem hohen Pegel beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird. Das Einschaltsignal wird bei einem niedrigen Pegel beim Eintritt in den Tiefenabschaltvorgang gesperrt und wird bei einem hohen Pegel beim Austritt aus dem Tiefenabschaltvorgang freigegeben, um eine DRAM-Einrichtung zu treiben. Entsprechend wird eine Fehlfunktion einer Halbleiterchipeinrichtung beim Eintritt in den Tiefenabschaltvorgang verhindert. Deshalb besitzt der Chip eine stabile Arbeitsweise, wodurch die Zuverlässigkeit des Chips verbessert wird.
  • Obwohl ein bestimmtes Gerät, welches entsprechend den Darlegungen der Erfindung aufgebaut ist, hier beschrieben wurde, ist der Umfang, welchen dieses Patent abdeckt nicht darauf beschränkt. Im Gegenteil deckt dieses Patent alle Ausführungsformen entsprechend den Darlegungen der Erfindung, welche fairerweise in den Umfang der angehängten Ansprüche fallen, sei es wörtlich oder aufgrund entsprechender Äquivalente.

Claims (23)

1. Einschaltsignalgenerator für eine Halbleiterspeichereinrichtung, welcher aufweist:
einen Einschaltdetektor zum Erzeugen eines Einschaltdetektiersignals durch eine externe Versorgungsspannung;
einen Einschaltsignalgenerator für einen Tiefenabschaltvorgang zum Erzeugen eines Einschaltsignals für einen Tiefenabschaltvorgang als Antwort auf das Einschaltdetektiersignal;
einen Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals als Antwort auf das Einschaltdetektiersignal; und
ein Einschaltsteuergerät zum Bestimmen, ob das Einschaltsignal beim Eintritt in einen Tiefenabschaltvorgang freigegeben wird oder nicht.
2. Einschaltsignalgenerator nach Anspruch 1, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang das Einschaltsignal für den Tiefenabschaltvorgang erzeugt, welches immer beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang durch die externe Versorgungsspannung freigegeben wird.
3. Einschaltsignalgenerator nach Anspruch 1, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang eine Vielzahl von Invertern beinhaltet, welche zwischen der externen Versorgungsspannung und einer Erdspannung angeschlossen sind und gleichmäßig ein invertiertes Signal des Einschaltdetektiersignals invertieren, um das Einschaltsignal für den Tiefenabschaltvorgang zu erzeugen.
4. Einschaltsignalgenerator nach Anspruch 1, wobei der Einschaltsignalgenerator das Einschaltsignal erzeugt, welches beim Eintritt in den Tiefenabschaltvorgang gesperrt wird und beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
5. Einschaltsignalgenerator nach Anspruch 1, wobei der Einschaltsignalgenerator eine Vielzahl von Invertern beinhaltet, welche zwischen einer internen Versorgungsspannung und einer Erdspannung angeschlossen sind und ein invertiertes Signal des Einschaltdetektiersignals gleichmäßig invertieren, um das Einschaltsignal zu erzeugen.
6. Einschaltsignalgenerator nach Anspruch 1, wobei das Einschaltsteuergerät die externe Versorgungsspannung beim Eintritt in den Tiefenabschaltvorgang blockiert und eine interne Versorgungsspannung aus der externen Versorgungsspannung erzeugt und diese an den Einschaltsignalgenerator beim Austritt aus einem Tiefenabschaltvorgang liefert.
7. Einschaltsignalgenerator nach Anspruch 6, wobei das Einschaltsteuergerät einen PMOS-Transistor beinhaltet, welcher mit der externen Versorgungsspannung mit einer Quelle desselben verbunden ist und das Eingangssignal des Tiefenabschaltvorgangs an das Gate desselben angelegt wird.
8. Einschaltsignalgenerator für eine Halbleiterspeichereinrichtung, welche aufweist:
einen Einschaltdetektor zum Erzeugen eines Einschaltdetektiersignals mittels einer externen Versorgungsspannung;
Einschaltsignalgenerator für einen Tiefenabschaltvorgang zum Erzeugen eines Einschaltsignals für einen Tiefenabschaltvorgang in Antwort auf das Einschaltdetektiersignal;
Einschaltsteuergerät zum Erzeugen eines Einschaltsteuersignals in Antwort auf das Einschaltdetektiersignal beim Eintritt in einen Tiefenabschaltvorgang; und
Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals, welches durch das Einschaltsteuersignal freigegeben oder gesperrt wurde.
9. Einschaltsignalgenerator nach Anspruch 8, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang ein Einschaltsignal für den Tiefenabschaltvorgang erzeugt, welches immer beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang durch die externe Versorgungsspannung freigegeben wird.
10. Einschaltsignalgenerator nach Anspruch 8, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang eine Vielzahl von Invertern beinhaltet, welche zwischen der externen Versorgungsspannung und einer Erdspannung geschaltet sind und das Einschaltdetektiersignal ungleichmäßig invertieren, um das Einschaltsignal für den Tiefenabschaltvorgang zu erzeugen.
11. Einschaltsignalgenerator nach Anspruch 8, wobei das Einschaltsteuergerät das Einschaltsteuersignal erzeugt, welches beim Eintritt in den Tiefenabschaltvorgang gesperrt und beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
12. Einschaltsignalgenerator nach Anspruch 8, wobei das Einschaltsteuergerät ein NAND-Gate beinhaltet, welches eine NAND-Logik an einem invertierten Signal des Einschaltdetektiersignals und an einem invertierten Signal eines Modussignals für einen Tiefenabschaltvorgang ausführt, um ein Einschaltsteuersignal zu erzeugen.
13. Einschaltsignalgenerator nach Anspruch 8, wobei das Einschaltsteuergerät beinhaltet:
ein NOR-Gate, welches eine NOR-Logik an das Einschaltdetektiersignal und einem Modulsignal für einen Tiefenabschaltvorgang ausführt; und
einen Inverter zum Invertieren eines Ausgangssignals aus dem NOR-Gate, um das Einschaltsteuersignal zu erzeugen.
14. Einschaltsignalgenerator nach Anspruch 8, wobei das Einschaltsteuergerät beinhaltet:
einen PMOS-Transistor, an dem eine externe Versorgungsspannung an seiner Quelle angelegt wird und ein invertiertes Signal eines Modulsignals für einen Tiefenabschaltvorgang an seinem Gate angelegt wird; und
ein Transfer-Gate, welches das Einschaltsteuersignal unter der Steuerung eines Modussignals für einen Tiefenabschaltvorgang und ein invertiertes Signal des Modussignals für einen Tiefenabschaltvorgang in Antwort auf das Einschaltdetektiersignal erzeugt.
15. Einschaltsignalgenerator nach Anspruch 8, wobei der Einschaltsignalgenerator das Einschaltsignal erzeugt, welches beim Eintritt in den Tiefenabschaltvorgang gesperrt wird und beim Austritt aus dem Tiefenabschaltvorgang in Antwort auf das Einschaltsteuersignal freigegeben wird.
16. Einschaltsignalgenerator nach Anspruch 8, wobei der Einschaltsignalgenerator eine Vielzahl von Invertern beinhaltet, welche zwischen der externen Versorgungsspannung und einer Erdspannung geschaltet sind und ungleich das Einschaltsteuersignal invertieren, um das Einschaltsignal zu erzeugen.
17. Einschaltsignalgenerator für eine Halbleiterspeichereinrichtung, welche aufweist:
einen Einschaltsignalgenerator für einen Tiefenabschaltvorgang zum Erzeugen eines Einschaltsignals für einen Tiefenabschaltvorgang mittels einer externen Versorgungsspannung;
einen Einschaltsignalgenerator zum Erzeugen eines Einschaltsignals mittels einer internen Versorgungsspannung; und
ein Einschaltsteuergerät zum Bestimmen, ob das Einschaltsignal beim Eintritt in einen Tiefenabschaltvorgang freigegeben wird oder nicht.
18. Einschaltsignalgenerator nach Anspruch 17, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang das Einschaltsignal für den Tiefenabschaltvorgang erzeugt, welches immer beim Eintritt in den Tiefenabschaltvorgang und beim Austritt aus dem Tiefenabschaltvorgang durch die externe Versorgungsspannung freigegeben wird.
19. Einschaltsignalgenerator nach Anspruch 17, wobei der Einschaltsignalgenerator für den Tiefenabschaltvorgang beinhaltet:
einen Teiler zum Teilen der externen Versorgungsspannung; eine Hochzieheinrichtung zum Hochziehen einer geteilten Spannung;
einen ersten Treiber zum Erzeugen des Einschaltdetektiersignals durch die geteilte Spannung; und
einen zweiten Treiber zum Erzeugen des Einschaltsignals für den Tiefenabschaltvorgang aufgrund des Einschaltdetektiersignals.
20. Einschaltsignalgenerator nach Anspruch 17, wobei der Einschaltsignalgenerator das Einschaltsignal erzeugt, welches beim Eintritt in den Tiefenabschaltvorgang gesperrt wird und durch die interne Versorgungsspannung beim Austritt aus dem Tiefenabschaltvorgang freigegeben wird.
21. Einschaltsignalgenerator nach Anspruch 17, wobei der Einschaltsignalgenerator beinhaltet:
einen Teiler zum Teilen der internen Versorgungsspannung;
eine Hochzieheinrichtung zum Hochziehen einer geteilten Spannung;
einen ersten Treiber zum Erzeugen des Einschaltdetektiersignals durch die geteilte Spannung; und
einen zweiten Treiber zum Erzeugen des Einschaltsignals in Antwort auf das Einschaltdetektiersignal.
22. Einschaltsignalgenerator nach Anspruch 17, wobei das Einschaltsteuergerät die externe Versorgungsspannung beim Eintritt in den Tiefenabschaltvorgang blockiert und die interne Versorgungsspannung aus der externen Versorgungsspannung erzeugt und sie an den Einschaltsignalgenerator beim Austritt aus dem Tiefenabschaltvorgang liefert.
23. Einschaltsignalgenerator nach Anspruch 17, wobei das Einschaltsteuergerät einen PMOS-Transistor beinhaltet, wobei die externe Versorgungsspannung mit einer Quelle desselben verbunden ist und wobei ein Modussignal für einen Tiefenabschaltvorgang an das Gate desselben angelegt wird.
DE10251670A 2001-12-21 2002-11-06 Einschaltsignalgenerator für Halbleiterspeichereinrichtungen Expired - Fee Related DE10251670B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR01-0082255 2001-12-21
KR10-2001-0082255A KR100408723B1 (ko) 2001-12-21 2001-12-21 반도체 메모리 소자의 파워-업 신호 발생장치

Publications (2)

Publication Number Publication Date
DE10251670A1 true DE10251670A1 (de) 2003-07-17
DE10251670B4 DE10251670B4 (de) 2013-07-04

Family

ID=19717371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10251670A Expired - Fee Related DE10251670B4 (de) 2001-12-21 2002-11-06 Einschaltsignalgenerator für Halbleiterspeichereinrichtungen

Country Status (5)

Country Link
US (2) US6885605B2 (de)
JP (1) JP4277133B2 (de)
KR (1) KR100408723B1 (de)
DE (1) DE10251670B4 (de)
TW (1) TW567506B (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1455567B2 (de) * 2001-11-27 2018-10-03 Graco Minnesota Inc. Dauerdosierung und -korrektur verwendende elektronische dosiervorrichtung
KR100408723B1 (ko) * 2001-12-21 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 소자의 파워-업 신호 발생장치
US6816994B2 (en) 2002-06-21 2004-11-09 Micron Technology, Inc. Low power buffer implementation
JP2005135484A (ja) * 2003-10-29 2005-05-26 Renesas Technology Corp 半導体装置
KR100552655B1 (ko) * 2004-09-17 2006-02-20 주식회사 하이닉스반도체 반도체 기억 소자의 파워 업 회로 및 그 보상 방법
KR100560942B1 (ko) * 2004-12-30 2006-03-14 주식회사 하이닉스반도체 Ｐｖｔ 변화에 무관하게 안정적으로 동작하는 파워-업검출 회로 및 이를 포함하는 반도체 장치
KR100648857B1 (ko) * 2005-03-31 2006-11-24 주식회사 하이닉스반도체 파워업 신호 발생 장치 및 그 생성 방법
KR100812936B1 (ko) * 2005-05-03 2008-03-11 주식회사 하이닉스반도체 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
KR100799120B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 지연회로
KR100815184B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 파워 업 신호 생성장치
US7602222B2 (en) 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
GB2434491B (en) * 2006-01-24 2007-12-12 Toumaz Technology Ltd Power control circuit
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
KR100719150B1 (ko) * 2006-05-31 2007-05-18 주식회사 하이닉스반도체 반도체 소자의 파워업신호 생성장치
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100845773B1 (ko) * 2006-08-11 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
JP4849994B2 (ja) * 2006-08-22 2012-01-11 新日本無線株式会社 スタンバイ回路
KR100806120B1 (ko) 2006-08-22 2008-02-22 삼성전자주식회사 내부 전원전압 발생회로 및 내부 전원전압 발생방법
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2009098801A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 電源回路及びそれを用いた内部電源電圧発生方法
KR100955683B1 (ko) * 2008-06-04 2010-05-06 주식회사 하이닉스반도체 패드 입력신호 처리 회로
KR100937948B1 (ko) * 2008-06-04 2010-01-21 주식회사 하이닉스반도체 파워 업 신호 생성회로와 생성 방법
KR100954110B1 (ko) 2008-11-04 2010-04-23 주식회사 하이닉스반도체 파워업 신호 생성회로 및 그를 이용한 집적회로
KR101003151B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 파워 업 신호 생성 회로
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
CN102298951A (zh) * 2010-06-25 2011-12-28 鸿富锦精密工业（深圳）有限公司 控制装置及具有控制装置的电子设备
US8570077B2 (en) 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8817550B1 (en) * 2011-12-02 2014-08-26 Gsi Technology, Inc. Systems and methods of semiconductor memory devices including features of output buffer initialization circuit(s) and/or multiple power-up detection/handling
US9076510B2 (en) 2012-02-02 2015-07-07 Samsung Electronics Co., Ltd. Power mixing circuit and semiconductor memory device including the same
US9105321B1 (en) * 2014-06-06 2015-08-11 Winbond Electronics Corp. Memory device and driving circuit adopted by the memory device
US10388561B2 (en) 2016-07-19 2019-08-20 SK Hynix Inc. Semiconductor integrated circuit device having electrostatic discharge protection circuit
KR102513531B1 (ko) 2016-07-19 2023-03-24 에스케이하이닉스 주식회사 Eos 보호 회로를 구비한 반도체 집적 회로 장치
JP6792667B2 (ja) * 2019-05-13 2020-11-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11139256B2 (en) 2019-08-21 2021-10-05 Micron Technology, Inc. Tamper-resistant integrated circuits, and related methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629585A (ja) 1985-07-08 1987-01-17 Toshiba Corp 半導体メモリ
US4801820A (en) * 1986-05-02 1989-01-31 Motorola, Inc. LSI array having power down capability
GB9508931D0 (en) * 1995-05-02 1995-06-21 Xilinx Inc Programmable switch for FPGA input/output signals
US5557579A (en) * 1995-06-26 1996-09-17 Micron Technology, Inc. Power-up circuit responsive to supply voltage transients with signal delay
US5670906A (en) * 1995-07-05 1997-09-23 Micron Quantum Devices, Inc. Integrated circuit operable in a mode having extremely low power consumption
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
JP3707888B2 (ja) * 1996-02-01 2005-10-19 株式会社日立製作所 半導体回路
US5877975A (en) * 1996-08-13 1999-03-02 Nexcom Technology, Inc. Insertable/removable digital memory apparatus and methods of operation thereof
JP3465493B2 (ja) * 1996-09-26 2003-11-10 ヤマハ株式会社 半導体集積回路
US5822246A (en) * 1996-09-30 1998-10-13 Intel Corporation Method and apparatus for detecting the voltage on the VCC pin
US5880596A (en) * 1996-11-05 1999-03-09 Altera Corporation Apparatus and method for configuring integrated circuit option bits with different bonding patterns
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
KR100224764B1 (ko) * 1997-01-10 1999-10-15 윤종용 로우 어드레스 스트로우브신호 입력버퍼
JPH10228768A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
US6081466A (en) * 1998-10-30 2000-06-27 Stmicroelectronics, Inc. Stress test mode entry at power up for low/zero power memories
US6201751B1 (en) * 1999-03-08 2001-03-13 Micron Technology, Inc. Integrated circuit power-up controllers, integrated circuit power-up circuits, and integrated circuit power-up methods
JP4707255B2 (ja) * 2001-04-26 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6510096B2 (en) * 2001-04-27 2003-01-21 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
KR100408723B1 (ko) * 2001-12-21 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 소자의 파워-업 신호 발생장치

Also Published As

Publication number Publication date
DE10251670B4 (de) 2013-07-04
US20050135174A1 (en) 2005-06-23
KR100408723B1 (ko) 2003-12-11
JP4277133B2 (ja) 2009-06-10
KR20030052362A (ko) 2003-06-27
JP2003203479A (ja) 2003-07-18
US6885605B2 (en) 2005-04-26
US20030117875A1 (en) 2003-06-26
TW567506B (en) 2003-12-21

Similar Documents

Publication Publication Date Title
DE10251670B4 (de) Einschaltsignalgenerator für Halbleiterspeichereinrichtungen
DE10110157B4 (de) Halbleitervorrichtung mit verringertem Stromverbrauch im Standby-Zustand
DE4442848C2 (de) Spannungsabwärtswandler für eine Halbleiterspeichervorrichtung
JP5142504B2 (ja) 内部電圧発生回路
US7019417B2 (en) Power-on reset circuit with current detection
KR100426443B1 (ko) 딥 파워다운 제어 회로
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
EP1780727A1 (de) Speichervorrichtung mit verbesserter Schreibfähigkeit
DE10220968A1 (de) Taktsynchrone Halbleiterspeichervorrichtung
DE10161048A1 (de) Halbleiterspeichervorrichtung mit niedrigem Leistungsverbrauch
US5652730A (en) Semiconductor memory device having hierarchical boosted power-line scheme
DE10235425A1 (de) Ausgangsschaltung
EP0640981B1 (de) Integrierte Halbleiterschaltungsanordnung mit Eingangsignalschaltung von niedriger Leistung, reagierend auf ein sehr schnelles Eingangsignal von niedriger Intensität
DE102005025910A1 (de) Komparator, der einen Differenzverstärker mit reduziertem Stromverbrauch verwendet
DE102005042142A1 (de) Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung
DE10236187A1 (de) Halbleitervorrichtung
DE102007053287B4 (de) Speicher mit Deep-Power-Down-Modus und Verfahren zum Betrieb eines solchen Speichers
DE60221625T2 (de) Integrierte Halbleiterschaltung
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
DE102008008195A1 (de) Halbleiterspeicherbauelement
US5608677A (en) Boosting voltage circuit used in active cycle of a semiconductor memory device
KR100435977B1 (ko) 반도체메모리,디바이스,신호의증폭방법,패스트랜지스터를제어하기위한방법및장치
DE10015370B4 (de) Halbleiterspeicherbauelement mit aktivierbaren und deaktivierbaren Wortleitungen
DE4332583B4 (de) Schaltung zum Klemmen eines Freigabetaktsignales für eine Halbleiterspeichervorrichtung
DE10020416B4 (de) High-Pegel-Erzeugungsschaltkreis für eine Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8125 Change of the main classification

Ipc: G11C 114072

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131005

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603