DE102014223787A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014223787A1
DE102014223787A1 DE102014223787.4A DE102014223787A DE102014223787A1 DE 102014223787 A1 DE102014223787 A1 DE 102014223787A1 DE 102014223787 A DE102014223787 A DE 102014223787A DE 102014223787 A1 DE102014223787 A1 DE 102014223787A1
Authority
DE
Germany
Prior art keywords
forming
layer
semiconductor
semiconductor wafer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014223787.4A
Other languages
English (en)
Other versions
DE102014223787B4 (de
Inventor
c/o Melco Semiconductor Engineer Yoshida Takuya
c/o Melco Semiconductor Engine Takano Kazutoyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014223787A1 publication Critical patent/DE102014223787A1/de
Application granted granted Critical
Publication of DE102014223787B4 publication Critical patent/DE102014223787B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung umfasst Folgendes: Ausbilden eines Halbleiterwafers (1) mit mehreren Halbleitervorrichtungen (2), die einen Zertrennbereich (3) einfügen, und einer Inline-Untersuchungskontrollvorrichtung (15), die im Zertrennbereich angeordnet ist; nach dem Ausbilden des Halbleiterwafers Durchführen einer Inline-Untersuchung der Halbleitervorrichtung unter Verwendung der Inline-Untersuchungskontrollvorrichtung; und nach der Inline-Untersuchung Zertrennen des Halbleiterwafers entlang des Zertrennbereichs, um die Halbleitervorrichtungen individuell zu trennen. Der Schritt des Ausbildens des Halbleiterwafers umfasst Folgendes: gleichzeitiges Ausbilden einer ersten Diffusionsschicht (5) der Halbleitervorrichtung und einer zweiten Diffusionsschicht (16) der Inline-Untersuchungskontrollvorrichtung; Ausbilden einer Metallschicht auf der ersten und der zweiten Diffusionsschicht; und zumindest teilweises Entfernen der Metallschicht auf der zweiten Diffusionsschicht. Wenn der Halbleiterwafer zertrennt wird, wird ein Abschnitt, von dem die Metallschicht entfernt wurde, durch eine Zertrennklinge (20) auf der zweiten Diffusionsschicht geschnitten.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei ein Defekt einer Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden kann und kein Bedarf besteht, eine Ätzentfernung der Messelektrode nach der Inline-Untersuchung anzuwenden.
  • Eine Leistungshalbleitervorrichtung wie z. B. ein IGBT (Bipolartransistor mit isoliertem Gate), eine Diode, ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) und dergleichen ist eine Halbleitervorrichtung, die eine große elektrische Leistung steuert, im Gegensatz zu den anderen Halbleitervorrichtungen wie z. B. einem Speicher, einem Mikrocomputer und dergleichen. In diesen Leistungshalbleitervorrichtungen wird die Verringerung eines Leistungsverlusts, der eine Summe eines stationären Verlusts in einem Vorrichtungseinschaltzustand und eines Schaltverlusts beim Umschalten ist, verlangt.
  • In Reaktion darauf hat eine Optimierung einer Vorrichtungskonstruktionsabmessung in Silizium die Marktanforderung erfüllt, Als Oberflächenelektrode der Leistungshalbleitervorrichtung wird eine Dickfilmelektrode mit einer Dicke von 1,0 μm oder mehr aus Aluminium hergestellt. Dies soll eine Erhöhung des stationären Verlusts verhindern, der durch Verteilung des Widerstandes eines Elektrodenabschnitts während eines Betriebs mit großem Strom verursacht wird. Überdies wird ähnlich zum Speicher, zum Mikrocomputer und dergleichen ein Dünnfilmbarrierenmetall (TiN, TiW und dergleichen) unter dem Aluminium ausgebildet. Folglich wird eine Diffusion von Aluminium über die Siliziumoberfläche verhindert und eine Diffusion von Silizium in das Aluminium wird verhindert. Durch Ausbilden einer Silizidschicht wird überdies der Kontaktwiderstand zwischen der Elektrode und dem Silizium verringert und eine Veränderung des Kontaktwiderstandes wird verringert und stabil gemacht.
  • Zur gleichen Zeit wie die Oberflächenelektrode der Leistungshalbleitervorrichtung wird auch eine Oberflächenelektrode für eine Inline-Untersuchungskontrollvorrichtung, die an einen Zertrennbereich angeordnet ist, ausgebildet. Die Inline-Untersuchungskontrollvorrichtung ist ein Untersuchungsmuster zum Untersuchen, ob ein Vorrichtungsmuster in einer Produktionslinie normal ausgebildet wird oder nicht. Eine Anomalität in einem Produktionsprozess wird durch Durchführen einer Filmdickenmessung oder Abmessungsmessung in mittleren Prozessen während eines Waferprozesses detektiert. Durch Zurückführen eines Ergebnisses zu einer Produktionsbedingung in Abhängigkeit vom Fall wird überdies eine stabile Produktion mit verringerten Variationen bei der Herstellung verwirklicht.
  • Außerdem gibt es eine Inline-Untersuchungskontrollvorrichtung zum Messen des Flächenwiderstandes, des Kontaktwiderstandes, der invertierten Spannung oder dergleichen einer Störstellendiffusionsschicht eines Halbleiters vom P-Typ und eines Halbleiters vom N-Typ in Silizium nach der Vollendung des Waferprozesses. Diese Inline-Untersuchungskontrollvorrichtungen sind nicht in einem Leistungschipbereich ausgebildet, der als Produkt verwendet wird, sondern sind in einem unwirksamen Bereich wie z. B. einem Zertrennbereich, einem äußeren Waferumfang oder dergleichen ausgebildet.
  • Die Oberflächenelektrode des Leistungshalbleiters und eine Elektrode der Inline-Untersuchungskontrollvorrichtungsmessung werden gleichzeitig ausgebildet. Da Aluminium in der Oberflächenelektrode der Leistungshalbleitervorrichtung ein dicker Film von 1,0 μm oder mehr ist, ist Aluminium der Kontrollvorrichtungsmesselektrode auch als dicker Film ausgebildet. Da die Kontrollvorrichtung im Zertrennbereich angeordnet ist, muss während eines Zertrennprozesses das Dickfilmaluminium der Überwachungsvorrichtungsmesselektrode gleichzeitig wie Silizium oder ein zu zertrennender Oxidfilm geschnitten werden. Beim Zertrennen unter Verwendung einer allgemeinen Zertrennklinge wird ein Wafer durch Schneidarbeit unter Verwendung einer Zertrennklinge, die sich mit hoher Geschwindigkeit dreht, geschnitten. Da jedoch weiches und sehr biegsames Aluminium eine schlechte Schneidleistung aufweist, kann ein Einfressen von Aluminium in einen unebenen Teil der Zertrennklinge leicht in Abhängigkeit vom Druck der Zertrennklinge während des Zertrennens auftreten. Das eingefressene Aluminium gibt eine lokale Spannung, die vom ursprünglichen Zertrennen verschieden ist, an das Silizium in Unregelmäßigkeit an einer geschnittenen Siliziumoberfläche mittels einer Drehung der Zertrennklinge, und ein Splittern (Späne) oder Reißen (Risse) könnte im Silizium verursacht werden. Wenn das Splittern und die Risse einen Stehspannungshalteteil eines Kantenabschlussbereichs in einem Leistungschip erreichen, verursacht es einen Stehspannungsausfall in einem Endprodukt-Untersuchungsprozess (Endtest), der in einem letzten Prozess der Leistungsmodulmontage durchgeführt wird, was eine Ausbeute verschlechtern könnte.
  • Um das Splittern oder die Risse zu unterdrücken, die durch das Zertrennen verursacht werden, wird folglich ein Herstellungsverfahren vorgeschlagen (siehe beispielsweise JP 2001-308036-A ), in dem nur Metall der Elektrode zum Messen der Inline-Untersuchungskontrollvorrichtung, die im Zertrennbereich angeordnet ist, durch eine Ätzbehandlung nach der Inline-Untersuchung entfernt und dann das Zertrennen durchgeführt wird.
  • Fremdsubstanzen von einer Schwermetallverunreinigung (beispielsweise Au) von einem Metalltyp einer hinteren Oberfläche, oder die während eines Kontakts der Untersuchungsnadel bei der Inline-Untersuchung erzeugt werden, haften jedoch an einem Wafer nach der Inline-Untersuchung. Da Sorgen beim Einbringen von solchen Wafern in eine Waferprozesslinie bestehen, wird eine exklusive Linie erforderlich. Überdies besteht eine hohe Stufe eines Überzugsfilms (Glasbeschichtung, Polyimid und dergleichen), wodurch neue Probleme bei der Herstellung wie z. B. ein enger Kontakt von Resist, ein Ätzrückstand und dergleichen auftreten.
  • Angesichts der vorstehend beschriebenen Probleme besteht eine Aufgabe der vorliegenden Erfindung darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, wobei ein Defekt einer Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden kann und kein Bedarf besteht, eine Ätzentfernung der Messelektrode nach der Inline-Untersuchung anzuwenden.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 gelöst.
  • Gemäß der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung Folgendes: Ausbilden eines Halbleiterwafers mit mehreren Halbleitervorrichtungen, die einen Zertrennbereich einfügen, und einer Inline-Untersuchungskontrollvorrichtung, die im Zertrennbereich angeordnet ist; nach dem Ausbilden des Halbleiterwafers Durchführen einer Inline-Untersuchung der Halbleitervorrichtung unter Verwendung der Inline-Untersuchungskontrollvorrichtung; und nach der Inline-Untersuchung Zertrennen des Halbleiterwafers entlang des Zertrennbereichs, um die Halbleitervorrichtungen individuell zu trennen. Der Schritt des Ausbildens des Halbleiterwafers umfasst Folgendes: gleichzeitiges Ausbilden einer ersten Diffusionsschicht der Halbleitervorrichtung und einer zweiten Diffusionsschicht der Inline-Untersuchungskontrollvorrichtung; Ausbilden einer Metallschicht auf der ersten und der zweiten Diffusionsschicht; und zumindest teilweises Entfernen der Metallschicht auf der zweiten Diffusionsschicht. Wenn der Halbleiterwafer zertrennt wird, wird ein Abschnitt, von dem die Metallschicht entfernt wurde, durch eine Zertrennklinge auf der zweiten Diffusionsschicht geschnitten.
  • In der vorliegenden Erfindung wird im Schritt des Ausbildens des Halbleiterwafers vor der Inline-Untersuchung die Metallschicht auf der zweiten Diffusionsschicht der Inline-Untersuchungskontrollvorrichtung zumindest teilweise entfernt. Der Abschnitt, von dem die Metallschicht entfernt wurde, wird durch eine Zertrennklinge geschnitten. Folglich kann das Einfressen der Aluminiumschicht in die Zertrennklinge beseitigt werden und folglich kann der Defekt der Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden. Da kein Bedarf besteht, eine Ätzentfernung der Messelektrode nach der Inline-Untersuchung anzuwenden, kann überdies der Herstellungsprozess einfach sein.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht, die einen durch einen Waferprozess ausgebildeten Halbleiterwafer darstellt.
  • 2 eine Schnittansicht, die die Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • 3 eine Draufsicht, die eine Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • 4 eine Schnittansicht entlang X-X' in 3.
  • 5 eine Schnittansicht entlang Y-y' in 3.
  • 6 bis 10 Schnittansichten, die einen Herstellungsprozess der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellen.
  • 11 bis 14 Schnittansichten, die Variationen des Herstellungsprozesses der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellen.
  • 15 eine Draufsicht, die eine Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt.
  • 16 eine Schnittansicht entlang X-X' in 15.
  • 17 eine Schnittansicht entlang Y-Y' in 15.
  • 18 bis 20 Schnittansichten, die den Herstellungsprozess der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellen.
  • 21 eine Draufsicht, die eine Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung darstellt.
  • 22 und 23 Schnittansichten entlang X-X' in 21.
  • 24 eine Draufsicht, die eine Variation der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung darstellt.
  • 25 und 26 Schnittansichten entlang X-X' in 24.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Zeichen bezeichnet und auf deren wiederholte Beschreibung kann verzichtet werden.
  • Ausführungsform 1
  • Ein Herstellungsverfahren einer Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung wird unter Verwendung der beigefügten Zeichnungen beschrieben. Zuerst wird ein Halbleiterwafer 1 durch einen Waferprozess ausgebildet, wie in 1 dargestellt. Auf diesem Halbleiterwafer 1 sind mehrere Halbleitervorrichtungen 2 jeweils mit einer planaren quadratischen Form in einem Matrixzustand angeordnet, die einen Zertrennbereich 3 zwischen sich einfügen.
  • 2 ist eine Schnittansicht, die die Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung 2 ist eine Leistungshalbleitervorrichtung wie z. B. ein IGBT, eine Diode, ein Leistungs-MOSFET und dergleichen, hier wird jedoch ein IGBT als Beispiel beschrieben.
  • Eine Basisschicht 5 vom P-Typ ist auf einem Substrat 4 vom N–-Typ ausgebildet. Eine Emitterschicht 6 vom N+-Typ ist auf einem Teil der Basisschicht 5 vom P-Typ ausgebildet. Eine Gateelektrode 8 ist durch einen Gateisolationsfilm 7 hindurch in einem Graben ausgebildet, der diese Emitterschicht 6 vom N+-Typ und die Basisschicht 5 vom P-Typ durchdringt. Ein Isolationsfilm 9 zwischen den Schichten ist auf der Gateelektrode 8 ausgebildet. Eine Emitterelektrode 11a ist auf der Basisschicht 5 vom P-Typ durch ein Barrierenmetall 10a ausgebildet. Ein Silizid 12a ist zwischen dem Barrierenmetall 10a und der Basisschicht 5 vom P-Typ ausgebildet.
  • Eine Kollektorschicht 13 vom P+-Typ und eine Kollektorelektrode 14 sind in der Reihenfolge unter einem Substrat 4 vom N–-Typ ausgebildet. In einer normalen Halbleitervorrichtung ist ein Überzugsfilm wie z. B. eine Glasbeschichtung, Polyimid und dergleichen in vielen Fällen ausgebildet, aber da keine Beziehung zur Erfindung der vorliegenden Anmeldung besteht, wird auf eine Erläuterung verzichtet.
  • 3 ist eine Draufsicht, die eine Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. 4 ist eine Schnittansicht entlang X-X' in 3 und 5 ist eine Schnittansicht entlang Y-Y' in 3. Eine Inline-Untersuchungskontrollvorrichtung 15 ist im Zertrennbereich 3 angeordnet.
  • Auf der Oberfläche des Substrats 4 vom N–-Typ ist eine Schicht 16 vom P-Typ in der Inline-Untersuchungskontrollvorrichtung 15 ausgebildet. Auf der Oberfläche des Substrats 4 vom N–-Typ ist ein Isolationsfilm 9 zwischen den Schichten ausgebildet. Im Isolationsfilm 9 zwischen den Schichten ist ein Kontaktloch auf der Schicht 16 vom P-Typ ausgebildet.
  • In der Halbleitervorrichtung 2 ist ein Barrierenmetall 10b auf dem Substrat 4 vom N–-Typ ausgebildet und eine Aluminiumelektrode 11b ist darauf ausgebildet. Diese Aluminiumelektrode 11b ist eine Kanalstoppelektrode an einem Kantenabschlussendabschnitt der Halbleitervorrichtung 2. Barrierenmetalle 10c und 10d sind auf der Schicht 16 vom P-Typ jeweils durch die zwei Kontaktlöcher ausgebildet. Silizide 12b, 12c und 12d sind unter den Barrierenmetallen 10b, 10c bzw. 10d ausgebildet.
  • 6 bis 10 sind Schnittansichten, die einen Herstellungsprozess der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellen. Diese Ansichten entsprechen einer Schnittansicht entlang X-X' in 3. Wie in 6 dargestellt, wird zuerst die Schicht 16 vom P-Typ auf dem Substrat 4 vom N–-Typ ausgebildet. Die Schicht 16 vom P-Typ an dieser Inline-Untersuchungskontrollvorrichtung 15 wird gleichzeitig wie die Basisschicht 5 vom P-Typ der Halbleitervorrichtung 2 ausgebildet. Anschließend wird der Isolationsfilm 9 zwischen den Schichten ausgebildet und ein Kontaktloch wird im Isolationsfilm 9 zwischen den Schichten über dem Kantenabschlussendabschnitt und der Schicht 16 vom P-Typ der Halbleitervorrichtung 2 ausgebildet. Ein Barrierenmetall 10 wird auf der gesamten Oberfläche ausgebildet, einschließlich der Basisschicht 5 vom P-Typ und der Schicht 16 vom P-Typ. Die Silizide 12c und 12d werden zwischen der Schicht 16 vom P-Typ und dem Barrierenmetall 10 durch RTA-Behandlung (Behandlung einer schnellen thermischen Ausheilung) ausgebildet. Die Silizide 12c und 12d dieser Inline-Untersuchungskontrollvorrichtung 15 werden zur gleichen Zeit wie die Silizide 12a und 12b der Halbleitervorrichtung 2 ausgebildet.
  • Wie in 7 dargestellt, wird anschließend ein Resist 17 auf dem Barrierenmetall 10 in einem Photolithographieprozess ausgebilde. Anschließend wird das Barrierenmetall 10 Ätzen unter Verwendung des Resists 17 als Maske unterzogen und in die Barrierenmetalle 10a und 10d aufgetrennt, wie in 8 dargestellt. Danach wird der Resist 17 entfernt.
  • Wie in 9 dargestellt, wird anschließend eine Aluminiumschicht 11 auf der Waferoberfläche ausgebildet. Anschließend wird ein Resist 18 auf dem Barrierenmetall 10b ausgebildet. Unter Verwendung dieses Resists 18 als Maske wird eine Aluminiumschicht 11 auf der Schicht 16 vom P-Typ entfernt. Danach wird der Resist 18 entfernt. Folglich kann die Inline-Untersuchungskontrollvorrichtung in 3 bis 5 ausgebildet werden.
  • Die Inline-Untersuchung der Halbleitervorrichtung 2 wird unter Verwendung der Inline-Untersuchungskontrollvorrichtung 15 nach dem vorstehend beschriebenen Waferprozess durchgeführt. Insbesondere werden die Untersuchungsnadeln 19a und 19b mit den Barrierenmetallen 10c und 10d in Kontakt gebracht, wie in 5 dargestellt, und eine Potentialdifferenz, wenn ein Mikrostrom zwischen den Barrierenmetallen 10c und 10d fließen lassen wird, wird gemessen, um einen Flächenwiderstand der Schicht 16 vom P-Typ zu erhalten. Auf der Basis dieses Messergebnisses wird eine Störstellendiffusionsschicht der Halbleitervorrichtung 2 oder eine Ausführung des Kontaktlochs des Isolationsfilms zwischen den Schichten nach der Vollendung des Waferprozesses durch elektrische Messung untersucht/gemanagt.
  • Nach der Inline-Untersuchung wird der Halbleiterwafer 1 entlang des Zertrennbereichs 3 zertrennt und mehrere der Halbleitervorrichtungen 2 werden individuell getrennt. Zu diesem Zeitpunkt wird, wie in 4 dargestellt, ein Abschnitt, von dem die Aluminiumschicht 11 entfernt wurde, durch die Zertrennklinge 20 auf der Schicht 16 vom P-Typ geschnitten. Mittels des obigen Prozesses werden die Halbleitervorrichtungen hergestellt.
  • In dieser Ausführungsform wird die Messelektrode der Inline-Untersuchungskontrollvorrichtung 15 auf den Barrierenmetallen 10c und 10d ausgebildet und die Aluminiumschicht 11 wird nicht auf der Inline-Untersuchungskontrollvorrichtung 15 im Zertrennbereich 3 im Waferprozess belassen. Folglich kann das Einfressen der Aluminiumschicht 11 in die Zertrennklinge beseitigt werden und folglich kann ein Defekt der Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden. Da kein Bedarf besteht, eine Ätzentfernung der Messelektrode nach der Inline-Untersuchung anzuwenden, kann überdies der Herstellungsprozess einfach sein.
  • In der Inline-Untersuchungskontrollvorrichtung des Standes der Technik wurde Dickfilmaluminium für die Messelektrode verwendet. Wenn jedoch der Flächenwiderstand und Kontaktwiderstand in der Störstellendiffusionsschicht in Silizium gemessen werden sollen, kann die Messung mit einem winzigen Strom durchgeführt werden, im Gegensatz zum Leistungschipabschnitt, der für Anwendungen mit großer Leistung verwendet wird. Daher ist das Dickfilmaluminium des Standes der Technik nicht erforderlich. Wenn jedoch Ic (sat) oder Vce (sat) des IGBT gemessen werden soll, wird beispielsweise das Dickfilmaluminium vorzugsweise angeordnet, aber eine Kontrollvorrichtung, die zur Messung mit einem winzigen Strom in der Lage ist, kann stattdessen verwendet werden.
  • 11 bis 14 sind Schnittansichten, die Variationen des Herstellungsprozesses der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellen. Wie in 6 dargestellt, wird, nachdem das Barrierenmetall 10 und die Silizide 12a bis 12d ausgebildet sind, die Aluminiumschicht 11 ausgebildet, wie in 11 dargestellt. Wie in 12 dargestellt, wird anschließend ein Resist 21 auf der Aluminiumschicht 11 unter Verwendung eines Photolithographieprozesses ausgebildet. Wie in 13 dargestellt, werden anschließend die Aluminiumschicht 11 und das Barrierenmetall 10 unter Verwendung des Resists 21 als Maske geätzt und die Barrierenmetalle 10a bis 10d, die Emitterelektrode 11a und die Aluminiumelektroden 11b und 11c werden ausgebildet. Danach wird der Resist 21 entfernt. Wie in 14 dargestellt, wird anschließend ein Resist 22 auf der Aluminiumschicht 11b, die eine Kanalstoppelektrode ist, im Photolithographieprozess ausgebildet. Nur die Aluminiumschicht 11c auf dem Barrierenmetall 10d, die eine Messelektrode ist, wird unter Verwendung dieses Resists 22 als Maske geätzt und entfernt. Danach wird der Resist 22 entfernt. Auch in diesem Herstellungsprozess kann die Inline-Untersuchungskontrollvorrichtung in 3 bis 5 ausgebildet werden.
  • Ausführungsform 2
  • 15 ist eine Draufsicht, die die Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt. 16 ist eine Schnittansicht entlang X-X' in 15 und 17 ist eine Schnittansicht entlang Y-Y' in 15. Diese Inline-Untersuchungskontrollvorrichtung ist von der Inline-Untersuchungskontrollvorrichtung 15 in der Ausführungsform 1 in einem Punkt verschieden, dass kein Barrierenmetall 10c oder 10d vorgesehen ist. Wenn eine Inline-Untersuchung durchgeführt werden soll, werden die Untersuchungsnadeln 19a und 19b mit den Siliziden 12c bzw. 12d in Kontakt gebracht.
  • 18 bis 20 sind Schnittansichten, die den Herstellungsprozess der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellen. Diese Ansichten entsprechen den Schnittansichten entlang X-X' in 15. Wie in 18 dargestellt, wird zuerst die Schicht 16 vom P-Typ auf dem Substrat 4 vom N–-Typ ausgebildet. Der Isolationsfilm 9 zwischen den Schichten wird ausgebildet und ein Kontaktloch wird im Isolationsfilm 9 zwischen den Schichten über dem Kantenabschlussendabschnitt und der Schicht 16 vom P-Typ der Halbleitervorrichtung 2 ausgebildet. Das Barrierenmetall 10 wird über der gesamten Oberfläche ausgebildet. Die Silizide 12b bis 12d werden zwischen dem Barrierenmetall 10 und dem Substrat 4 vom N–-Typ sowie der Schicht 16 vom P-Typ durch RTA-Behandlung ausgebildet. Wie in 9 dargestellt, wird anschließend die Aluminiumschicht 11 ausgebildet. Wie in 20 dargestellt, wird anschließend der Resist 18 auf der Aluminiumschicht 11 im Photolithographieprozess in einem Bereich ausgebildet, in dem die Kanalstoppelektrode ausgebildet werden soll. Die Aluminiumschicht 11 wird unter Verwendung dieses Resists 18 als Maske geätzt. Danach wird der Resist 18 entfernt. Mittels dieses Herstellungsprozesses kann die Inline-Untersuchungskontrollvorrichtung in 15 bis 17 ausgebildet werden.
  • Auch in dieser Ausführungsform wird die Aluminiumschicht 11 ähnlich zur Ausführungsform 1 nicht auf der Inline-Untersuchungskontrollvorrichtung 15 des Zertrennbereichs 3 im Waferprozess belassen. Folglich kann das Einfressen der Aluminiumschicht 11 in die Zertrennklinge beseitigt werden und somit kann ein Defekt einer Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden. Da kein Bedarf besteht, die Messelektrode nach der Inline-Untersuchung zu ätzen und zu entfernen, ist auch der Herstellungsprozess einfach. Da die Inline-Untersuchung nach der Vollendung des Waferprozesses grundsätzlich durch eine Kontrollvorrichtung ersetzt werden kann, der zur Messung mit einem winzigen Strom in der Lage ist, können überdies die Silizide 12c und 12d als Messelektroden verwendet werden.
  • Im Herstellungsverfahren dieser Ausführungsform kann überdies die Anzahl von Photomasken im Photolithographieprozess im Vergleich zur Ausführungsform 1 um eine Fläche verringert werden und die Anzahl von Waferprozessen kann verringert werden und folglich kann ein Durchsatz des Waferprozesses verbessert werden.
  • Die Abmessung des Kontaktlochs wird zu den Abmessungen der Silizide 12a und 12d und daher zur Abmessung der Messelektrode für die Inline-Untersuchungskontrollvorrichtung. Folglich sollte das Kontaktloch im Isolationsfilm 9 zwischen den Schichten im Zertrennbereich 3 eine Fläche aufweisen, die für einen Kontakt durch die Untersuchungsnadeln 19a und 19b bei der Inline-Untersuchung erforderlich ist. Da die Silizide 12c und 12d auf der Schicht 16 vom P-Typ ausgebildet sind, muss überdies die Schicht 16 vom P-Typ größer als das Kontaktloch ausgebildet werden.
  • Ausführungsform 3
  • 21 ist eine Draufsicht, die eine Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung darstellt. 22 und 23 sind Schnittansichten entlang X-X' in 21. Die Aluminiumelektrode 11c, die eine Messelektrode der Inline-Untersuchungskontrollvorrichtung 15 ist, weist eine Nut 23 auf, durch die die Zertrennklinge 20 hindurchgeht.
  • Als Herstellungsprozess, wie in 12 und 13 dargestellt, wird die Aluminiumschicht 11 strukturiert und in die Aluminiumelektroden 11b und 11c aufgetrennt, die auf der Basisschicht 5 vom P-Typ bzw. der Schicht 16 vom P-Typ angeordnet sind. Daher wird diese Aluminiumelektrode 11c gleichzeitig wie die Emitterelektrode 11a der Halbleitervorrichtung 2 mit derselben Dicke ausgebildet. Dann wird die Nut 23 in der Aluminiumelektrode 11c durch Entfernen eines Teils der Aluminiumelektrode 11c ausgebildet.
  • Wenn die Inline-Untersuchung durchgeführt werden soll, werden die Untersuchungsnadeln 19a und 19b mit der Aluminiumelektrode 11c in Kontakt gebracht. Wenn der Halbleiterwafer 1 zertrennt werden soll, wird dann der Abschnitt der Nut 23 durch die Zertrennklinge 20 geschnitten. Da das Einfressen der Aluminiumschicht in die Zertrennklinge 20 beseitigt werden kann, kann folglich ein Defekt einer Stehspannungsverschlechterung, der durch Splittern oder Risse von der Zertrennbereichsseite verursacht wird, verringert werden. Da kein Bedarf besteht, die Messelektrode nach der Inline-Untersuchung zu ätzen und zu entfernen, ist überdies der Herstellungsprozess einfach.
  • Das Bezugszeichen A bezeichnet eine Zertrennbreite beim zertrennen unter Verwendung der Zertrennklinge 20, das Bezugszeichen B bezeichnet eine Breite der Nut 23 der Aluminiumelektrode 11c, die eine Elektrode zur Messung ist, und das Bezugszeichen C bezeichnet einen Durchmesser von jeder der Untersuchungsnadeln 19a und 19b der Inline-Untersuchung. Wenn beispielsweise die Breite der Zertrennklinge 20 30 μm ist und die Positionsgenauigkeit der Zertrennklinge 20 α μm ist, sollte 30 + α μm als Zertrennbreite A sichergestellt werden. Daher muss die Breite B der Nut 23 der Aluminiumelektrode 11c, die die Messelektrode ist, größer als 30 + α μm festgelegt werden. Überdies muss die Breite B der Nut 23 kleiner gemacht werden als der Durchmesser C von jeder der Untersuchungsnadeln 19a und 10b, so dass die Untersuchungsnadeln 19a und 19b nicht mit den Barrierenmetallen 10c und 10d in direkten Kontakt gebracht werden.
  • Da die Leistungshalbleitervorrichtung gewöhnlich einen dünneren Film für die Verringerung eines Leistungsverlusts aufweist, sinkt überdies die mechanische Festigkeit des Wafers. Wenn die Untersuchungsnadeln 19a und 19b mit den Barrierenmetallen 10c und 10d in physikalischen Kontakt gebracht werden, wie in der Ausführungsform 1, durchbohren folglich die Untersuchungsnadeln 19a und 19b Silizium und folglich kann keine genaue Messung durchgeführt werden und es ist wahrscheinlich, dass ein Riss, ein Spalt eines Wafers oder dergleichen auftritt. Andererseits werden in dieser Ausführungsform die Untersuchungsnadeln 19a und 19b mit der dicken Aluminiumelektrode 11c in Kontakt gebracht und das Aluminium funktioniert als Puffermaterial.
  • 24 ist eine Draufsicht, die eine Variation der Inline-Untersuchungskontrollvorrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung darstellt. 25 und 26 sind Schnittansichten entlang X-X' in 24. In der Nut 23 der Aluminiumelektrode 11c der Inline-Untersuchungskontrollvorrichtung 15 sind die Barrierenmetalle 10c und 10d entfernt. Folglich kann die Anzahl von Photomasken ähnlich zur Ausführungsform 2 um eine Fläche im Photolithographieprozess verringert werden, und da die Anzahl von Waferprozessen verringert werden kann, kann ein Durchsatz des Waferprozesses verbessert werden.
  • Die Halbleitervorrichtung kann nicht nur aus Silizium, sondern auch aus einem Halbleiter mit breiter Bandlücke mit einer Bandlücke, die breiter ist als jene von Silizium, ausgebildet werden. Der Halbleiter mit breiter Bandlücke umfasst beispielsweise Siliziumcarbid, Galliumnitridmaterialien oder Diamant. Die Halbleitervorrichtung, die aus einem solchen Halbleiter mit breiter Bandlücke ausgebildet ist, weist eine hohe Spannungsbeständigkeit oder eine hohe zulässige Stromdichte auf und folglich kann die Größe verringert werden. Unter Verwendung der in der Größe verringerten Halbleitervorrichtung kann eine Größe eines Halbleitermoduls, das diese Halbleitervorrichtung beinhaltet, auch verringert werden. Da die Wärmebeständigkeit der Halbleitervorrichtung hoch ist, kann überdies eine Größe eines Kühlgebläses eines Kühlkörpers verringert werden und ein Wasserkühlabschnitt kann zu Luftkühlung gemacht werden, wodurch die Größe des Halbleitermoduls weiter verringert werden kann. Da die Halbleitervorrichtung einen niedrigen Leistungsverlust und eine hohe Effizienz aufweist, kann die Effizienz des Halbleitermoduls verbessert werden.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung angesichts der obigen Lehren möglich. Daher kann die Erfindung selbstverständlich innerhalb des Schutzbereichs der beigefügten Ansprüche anders als spezifisch beschrieben ausgeführt werden.
  • Die gesamte Offenbarung von JP 2014-017218-A , eingereicht am 31. Januar 2014, einschließlich der Patentbeschreibung, der Ansprüche, der Zeichnungen und der Zusammenfassung, auf der die Unionspriorität der vorliegenden Anmeldung basiert, ist hier durch Bezugnahme vollständig mit aufgenommen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001-308036 A [0007]
    • JP 2014-017218- A [0059]

Claims (5)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Ausbilden eines Halbleiterwafers (1) mit mehreren Halbleitervorrichtungen (2), die einen Zertrennbereich (3) einfügen, und einer Inline-Untersuchungskontrollvorrichtung (15), die im Zertrennbereich (3) angeordnet ist; nach dem Ausbilden des Halbleiterwafers (1) Durchführen einer Inline-Untersuchung der Halbleitervorrichtung (2) unter Verwendung der Inline-Untersuchungskontrollvorrichtung (15); und nach der Inline-Untersuchung Zertrennen des Halbleiterwafers (1) entlang des Zertrennbereichs (3), um die Halbleitervorrichtungen (2) individuell zu trennen, wobei der Schritt des Ausbildens des Halbleiterwafers (1) Folgendes umfasst: gleichzeitiges Ausbilden einer ersten Diffusionsschicht (5) der Halbleitervorrichtung (2) und einer zweiten Diffusionsschicht (16) der Inline-Untersuchungskontrollvorrichtung (15); Ausbilden einer Metallschicht (11) auf der ersten und der zweiten Diffusionsschicht (5, 16); und zumindest teilweises Entfernen der Metallschicht (11) auf der zweiten Diffusionsschicht (16), wobei, wenn der Halbleiterwafer (1) zertrennt wird, ein Abschnitt, von dem die Metallschicht (11) entfernt wurde, durch eine Zertrennklinge (20) auf der zweiten Diffusionsschicht (16) geschnitten wird.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Halbleiterwafers (1) Folgendes umfasst: vor dem Ausbilden der Metallschicht (11) Ausbilden eines Barrierenmetalls (10) auf der ersten und der zweiten Diffusionsschicht (5, 16); und Trennen des Barrierenmetalls (10) in ein erstes und ein zweites Barrierenmetall (10a, 10c, 10d), das auf der ersten bzw. der zweiten Diffusionsschicht (5, 16) angeordnet ist, und wobei, wenn die Inline-Untersuchung durchgeführt werden soll, eine Untersuchungsnadel (19a, 19b) mit dem zweiten Barrierenmetall (10c, 10d) in Kontakt gebracht wird.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Halbleiterwafers (1) einen Schritt zum Ausbilden eines ersten und eines zweiten Silizids (12a, 12c, 12d) zwischen der ersten und der zweiten Diffusionsschicht (5, 16) und der Metallschicht (11) jeweils durch Wärmebehandlung umfasst, und wenn die Inline-Untersuchung durchgeführt werden soll, eine Untersuchungsnadel (19a, 19b) mit dem zweiten Silizid in Kontakt gebracht wird.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Halbleiterwafers (1) Folgendes umfasst: Trennen der Metallschicht (11) in eine erste und eine zweite Metallschicht (11a, 11c), die auf der ersten bzw. der zweiten Diffusionsschicht (5, 16) angeordnet sind; und Ausbilden einer Nut (23) in der zweiten Metallschicht (11c) durch Entfernen eines Teils der zweiten Metallschicht (11c), wobei, wenn die Inline-Untersuchung durchgeführt werden soll, eine Untersuchungsnadel (19a, 19b) mit der zweiten Metallschicht (11c) in Kontakt gebracht wird, und wenn der Halbleiterwafer (1) zertrennt wird, ein Abschnitt der Nut (23) durch die Zertrennklinge (20) geschnitten wird.
  5. Verfahren nach Anspruch 4, wobei eine Breite der Nut (23) kleiner ist als ein Durchmesser der Untersuchungsnadel (19a, 19b) und größer ist als eine Breite der Zertrennklinge (20).
DE102014223787.4A 2014-01-31 2014-11-21 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102014223787B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014017218A JP6135528B2 (ja) 2014-01-31 2014-01-31 半導体装置の製造方法
JP2014-017218 2014-01-31

Publications (2)

Publication Number Publication Date
DE102014223787A1 true DE102014223787A1 (de) 2015-08-06
DE102014223787B4 DE102014223787B4 (de) 2022-11-24

Family

ID=53547126

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014223787.4A Active DE102014223787B4 (de) 2014-01-31 2014-11-21 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9406571B2 (de)
JP (1) JP6135528B2 (de)
CN (1) CN104821292B (de)
DE (1) DE102014223787B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815237B2 (ja) * 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
CN108933090A (zh) * 2017-05-26 2018-12-04 中芯国际集成电路制造(上海)有限公司 测试结构的形成方法及功函数的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308036A (ja) 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP2014017218A (ja) 2012-07-11 2014-01-30 Shishido Seidenki Kk イオン生成装置及び異常放電検知方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100486A (en) * 1977-03-11 1978-07-11 International Business Machines Corporation Monitor for semiconductor diffusion operations
JPS62261139A (ja) 1986-05-07 1987-11-13 Nippon Denso Co Ltd 半導体装置
JP2850393B2 (ja) * 1988-12-15 1999-01-27 株式会社デンソー アルミニウム配線及びその製造方法
JPH0350732A (ja) 1989-07-18 1991-03-05 Seiko Epson Corp 半導体装置
JP3563446B2 (ja) * 1993-07-16 2004-09-08 富士通株式会社 半導体装置の製造方法
JPH09213759A (ja) 1996-01-30 1997-08-15 Sony Corp 半導体装置
JPH09321103A (ja) 1996-05-29 1997-12-12 Seiko Epson Corp 高電流プローブ試験用プロービングパッド
JP2002237473A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003158159A (ja) * 2001-11-20 2003-05-30 Seiko Epson Corp 半導体装置、その製造方法及び半導体装置の検査方法
JP2006140276A (ja) * 2004-11-11 2006-06-01 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
US20070111340A1 (en) * 2005-11-15 2007-05-17 Credence Systems Corporation Method for in-line testing of semiconductor wafers
JP2008124437A (ja) * 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP4744463B2 (ja) * 2007-03-13 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8043966B2 (en) * 2008-04-11 2011-10-25 International Business Machines Corporation Method for monitoring patterning integrity of etched openings and forming conductive structures with the openings
JP2013105937A (ja) * 2011-11-15 2013-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013171897A (ja) 2012-02-20 2013-09-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20130240882A1 (en) 2012-03-15 2013-09-19 Infineon Technologies Ag Die, wafer and method of processing a wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308036A (ja) 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP2014017218A (ja) 2012-07-11 2014-01-30 Shishido Seidenki Kk イオン生成装置及び異常放電検知方法

Also Published As

Publication number Publication date
DE102014223787B4 (de) 2022-11-24
CN104821292A (zh) 2015-08-05
US20150221564A1 (en) 2015-08-06
US9406571B2 (en) 2016-08-02
JP6135528B2 (ja) 2017-05-31
JP2015144211A (ja) 2015-08-06
CN104821292B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE202013104987U1 (de) Vorrichtung zum Vereinzeln von Halbleiter-Dies
DE112012007246B4 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung
DE112012006543T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015118309B4 (de) Verfahren zum bearbeiten eines substrats
DE102011006220A1 (de) Leistungshalbleitervorrichtung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102018222498B4 (de) Testbedingungen bestimmendes Verfahren
DE102014223787B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102020115655B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102008022201B4 (de) Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements
DE112016007041B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102013004410A1 (de) Die, Wafer und Verfahren zur Verarbeitung eines Wafers
DE102011077778B4 (de) Verfahren zum Messen der Eigenschaften eines Halbleiterelements und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016117682B4 (de) Wafer-chuck, verwendung des wafer-chuck und verfahren zum testen eines halbleiterwafers
DE102014217271A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19511596B4 (de) Verfahren zum Ätzen von Halbleiterwafern
DE102007045285A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014103540B4 (de) Halbleiterbauelement und integrierte schaltung
DE112016007134B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final