CN104821292B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104821292B
CN104821292B CN201510050184.7A CN201510050184A CN104821292B CN 104821292 B CN104821292 B CN 104821292B CN 201510050184 A CN201510050184 A CN 201510050184A CN 104821292 B CN104821292 B CN 104821292B
Authority
CN
China
Prior art keywords
line inspection
diffusion layer
semiconductor device
semiconductor wafer
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510050184.7A
Other languages
English (en)
Other versions
CN104821292A (zh
Inventor
吉田拓弥
高野和丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104821292A publication Critical patent/CN104821292A/zh
Application granted granted Critical
Publication of CN104821292B publication Critical patent/CN104821292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

本发明得到一种半导体装置的制造方法，其能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良，能够无需在在线检查之后，将测定用电极蚀刻去除。将半导体装置(2)的P型基极层(5)和在线检查用监视器(15)的P型层(16)同时地形成。在P型基极层(5)以及P型层(16)上同时形成铝层(11)。在P型层(16)上，将铝层(11)的至少一部分去除。在切割半导体晶片(1)时，在P型层(16)上，利用切割刀片(20)将去除了铝层11的部分切断。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，其能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良，且无需在在线检查之后将测定用电极蚀刻去除。
背景技术
IGBT(Insulated Gate Bipolar Transistor)、二极管、功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等功率半导体装置与存储器、微型计算机等其他半导体装置不同，是控制大电力的半导体装置。在这些功率半导体装置中，要求功率损耗的降低，该功率损耗由器件的接通状态下的稳态损耗、以及开关时的开关损耗的和构成。对此，通过进行硅中的器件设计尺寸的最优化，而应对其市场需求。
作为功率半导体装置的表面电极，利用铝形成大于或等于1.0μm的厚膜电极。这是为了防止由于在大电流动作时的电极部的扩展电阻引起的稳态损耗的增加。另外，与存储器、微型计算机等相同地，在铝的下方形成薄膜的阻挡金属(TiN、TiW等)。由此，防止铝向硅表面扩散，并且防止硅向铝中扩散。并且，通过形成硅化物层而降低电极-硅之间的接触电阻，并且使接触电阻的波动减小并稳定化。
与功率半导体装置的表面电极同时地，也形成配置在切割区域上的在线检查用监视器的表面电极。在线检查用监视器是指检查用图案，该检查用图案用于在生产线内对器件图案是否正常地形成进行检查。在晶片加工中的中途工序中，进行膜厚测定、尺寸测定，对制造过程中的异常进行检测。并且，根据情况，将结果反馈至制造条件，从而实现降低了制造波动的稳定产品。
另外，还存在一种在线检查用监视器，该在线检查用监视器用于在晶片加工完毕之后，对硅中的P型半导体、N型半导体的杂质扩散层的薄层电阻、接触电阻、反转电压等进行测定。这些在线检查用监视器，大多不形成在作为产品而使用的功率芯片区域，而形成在切割区域、晶片外周等无效区域。
功率半导体装置的表面电极和在线检查用监视器的测定用电极同时地形成。由于功率半导体装置的表面电极的铝是大于或等于1.0μm的厚膜，因此监视器的测定用电极的铝也以厚膜形成。监视器位于切割区域上，因此，在切割工序中，必须与作为切割对象的硅、氧化膜同时地，将监视器的测定用电极的厚膜铝切断。使用通常的切割刀片进行的切割利用高速旋转的切割刀片在切削加工中将晶片切断。然而，铝较软且延展性较高，因此切削性较差，因而在切割时，由于切割刀片的压力，容易发生铝咬入切割刀片的凹凸部。有时咬入的铝由于切割刀片的旋转而将相对于硅切削面的凹凸与原来的切割不同的局部性应力施加至硅，在硅内产生削片(缺口)、裂纹(裂痕)。如果该削片、裂纹到达功率芯片的边缘终端部的耐压保持部，则有时在功率模块组装的最终工序中进行的最终产品检查工序(最终测试)中，变为耐压不良，导致成品率下降。
因此，出于抑制由切割引起的削片、裂纹的目的，提出有如下制造方法(例如，参照专利文献1)，即，在在线检查之后，利用蚀刻处理只将位于切割区域上的在线检查用监视器的测定用电极的金属去除，然后进行切割。
专利文献1：日本特开2001-308036号公报
然而，在线检查后的晶片附着有来自背面金属类的重金属污染(例如，Au)、由于在线检查时检查针接触而产生的异物。由于将这样的晶片引入晶片加工生产线，担心事项较多，因此需要专用生产线。另外，保护层膜(玻璃涂层、聚酰亚胺等)的差异较大，产生抗蚀剂的密接性、蚀刻残渣等制造上的新问题。
发明内容
本发明就是为了解决如上所述的课题而提出的，其目的是得到一种半导体装置的制造方法，其能够减小因来自切割区域侧的削片、裂纹引起的耐压劣化不良，无需在在线检查之后，将测定用电极蚀刻去除。
本发明所涉及的半导体装置的制造方法，其特征在于，具备：形成半导体晶片的工序，该半导体晶片具有：多个半导体装置，它们隔着切割区域而配置；以及在线检查用监视器，其配置在所述切割区域内；在形成所述半导体晶片之后，利用所述在线检查用监视器进行所述半导体装置的在线检查的工序；以及在所述在线检查之后，沿着所述切割区域对所述半导体晶片进行切割，将所述多个半导体装置逐个地分离的工序，形成所述半导体晶片的工序具有：将所述半导体装置的第1扩散层和所述在线检查用监视器的第2扩散层同时地形成的工序；在所述第1扩散层及第2扩散层上同时地形成金属层的工序；以及将所述第2扩散层上的所述金属层的至少一部分去除的工序，在切割所述半导体晶片时，在所述第2扩散层上，利用切割刀片将去除了所述金属层的部分切断。
发明的效果
在本发明中，在在线检查之前的形成半导体晶片的阶段，预先将在线检查用监视器的第2扩散层上的金属层的至少一部分去除。并且，利用切割刀片将去除了该金属层的部分切断。由此，能够消除铝向切割刀片的咬入，因而能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良。另外，无需在在线检查之后将测定用电极蚀刻去除，因此制造工序简化。
附图说明
图1是表示利用晶片加工所形成的半导体晶片的平面图。
图2是表示本发明的实施方式1所涉及的半导体装置的剖面图。
图3是表示本发明的实施方式1所涉及的在线检查用监视器的俯视图。
图4是沿着图3的X-X’线的剖面图。
图5是沿着图3的Y-Y’线的剖面图。
图6是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。
图7是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。
图8是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。
图9是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。
图10是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。
图11是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的变形例的剖面图。
图12是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的变形例的剖面图。
图13是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的变形例的剖面图。
图14是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的变形例的剖面图。
图15是表示本发明的实施方式2所涉及的在线检查用监视器的俯视图。
图16是沿着图15的X-X’线的剖面图。
图17是沿着图15的Y-Y’线的剖面图。
图18是表示本发明的实施方式2所涉及的在线检查用监视器的制造工序的剖面图。
图19是表示本发明的实施方式2所涉及的在线检查用监视器的制造工序的剖面图。
图20是表示本发明的实施方式2所涉及的在线检查用监视器的制造工序的剖面图。
图21是表示本发明的实施方式3所涉及的在线检查用监视器的俯视图。
图22是沿着图21的X-X’线的剖面图。
图23是沿着图21的X-X’线的剖面图。
图24是表示本发明的实施方式3所涉及的在线检查用监视器的变形例的俯视图。
图25是沿着图24的X-X’线的剖面图。
图26是沿着图24的X-X’线的剖面图。
标号的说明
1半导体晶片，2半导体装置，3切割区域，5P型基极层(第1扩散层)，10阻挡金属，10a阻挡金属(第1阻挡金属)，10c、10d阻挡金属(第2阻挡金属)，11铝层(金属层)，11a发射极电极(第1金属层)，11c铝电极(第2金属层)，12a硅化物(第1硅化物)，12c、12d硅化物(第2硅化物)，15在线检查用监视器，16P型层(第2扩散层)，19a、19b检查针，20切割刀片，23槽。
具体实施方式
参照附图对本发明的实施方式所涉及的半导体装置的制造方法进行说明。有时对相同或者相对应的结构要素标注相同标号，省略其重复说明。
实施方式1
利用附图对本发明的实施方式1所涉及的半导体装置的制造方法进行说明。首先，如图1所示，利用晶片加工形成半导体晶片1。在该半导体晶片1上隔着切割区域3而以矩阵状配置有俯视为四边形的多个半导体装置2。
图2是表示本发明的实施方式1所涉及的半导体装置的剖面图。半导体装置2是IGBT、二极管、功率MOSFET等功率半导体装置，但这里以IGBT为例进行说明。
在N﹣型衬底4上形成有P型基极层5。在P型基极层5上的一部分上形成有N﹢型发射极层6。在贯穿该N﹢型发射极层6以及P型基极层5的沟道内隔着栅极绝缘膜7而形成有栅极电极8。在栅极电极8上形成有层间绝缘膜9。在P型基极层5上隔着阻挡金属10a而形成有发射极电极11a。在阻挡金属10a和P型基极层5之间形成有硅化物12a。
在N﹣型衬底4的下方按顺序形成有P﹢型集电极层13以及集电极电极14。此外，在通常的半导体装置中，大多形成有玻璃涂层、聚酰亚胺等保护层膜，但由于与本申请发明无关而省略。
图3是表示本发明的实施方式1所涉及的在线检查用监视器的俯视图。图4是沿着图3的X-X’线的剖面图，图5是沿着图3的Y-Y’线的剖面图。在切割区域3内配置有在线检查用监视器15。
在N﹣型衬底4的表面，在在线检查用监视器15处形成有P型层16。在N﹣型衬底4的表面上形成有层间绝缘膜9。在层间绝缘膜9中，在P型层16上形成有接触孔。
在半导体装置2中，在N﹣型衬底4上形成有阻挡金属10b，并且其上形成有铝电极11b。该铝电极11b是半导体装置2的边缘终端端部的沟道截断环电极。经由2个接触孔而在P型层16上分别形成有阻挡金属10c、10d。在阻挡金属10b、10c、10d的下方，分别形成有硅化物12b、12c、12d。
图6～10是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的剖面图。这些图与沿着图3的X-X’线的剖面图相对应。首先，如图6所示，在N﹣型衬底4上形成P型层16。该在线检查用监视器15的P型层16与半导体装置2的P型基极层5同时地形成。然后，形成层间绝缘膜9，在半导体装置2的边缘终端端部和P型层16的上方，在层间绝缘膜9上形成接触孔。在包含P型基极层5以及P型层16的整个面上，形成阻挡金属10。利用RTA(RapidThermal Anneal)处理，在P型层16和阻挡金属10之间形成硅化物12c、12d。该在线检查用监视器15的硅化物12c、12d与半导体装置2的硅化物12a、12b同时形成。
然后，如图7所示，利用照相制版工序在阻挡金属10上形成抗蚀剂17。然后，将抗蚀剂17作为掩膜而对阻挡金属10进行蚀刻，如图8所示，分离为阻挡金属10a～10d。之后，将抗蚀剂17去除。
然后，如图9所示，将铝层11形成在晶片表面上。然后，在阻挡金属10b上形成抗蚀剂18。将该抗蚀剂18作为掩膜而将P型层16上的铝层11去除。然后，将抗蚀剂18去除。由此，能够形成图3～5的在线检查用监视器。
在上述的晶片加工之后，利用在线检查用监视器15进行半导体装置2的在线检查。具体而言，如图5所示，使检查针19a、19b与阻挡金属10c、10d接触，对在阻挡金属10c、10d之间流过微小电流时的电位差进行测定，由此得到P型层16的薄层电阻。基于该测定结果，利用电气测定对晶片加工完毕后的半导体装置2的杂质扩散层、层间绝缘膜的接触孔的完成情况进行检查·管理。
在线检查之后，沿着切割区域3对半导体晶片1进行切割，将多个半导体装置2逐个地分离。此时，如图4所示，在P型层16上，利用切割刀片20将去除铝层11后的部分切断。利用以上工序制造半导体装置。
在本实施方式中，利用阻挡金属10c、10d形成在线检查用监视器15的测定用电极，在晶片加工中，在切割区域3的在线检查用监视器15上不残留铝层11。由此，能够消除铝层11向切割刀片的咬入，因此，能够降低由于来自切割区域侧的削片、裂纹引起的耐压劣化不良。另外，无需在在线检查之后将测定用电极蚀刻去除，因此制造工序简化。
此外，在现有的在线检查用监视器中，作为测定用电极采用厚膜铝。然而，在对硅中的杂质扩散层的薄层电阻、接触电阻进行测定的情况下，与在大电力用途下使用的功率芯片部不同，能够以微小电流进行测定。因此，无需现有的厚膜铝。然而，例如在对IGBT的Ic(sat)或者Vce(sat)进行测定的情况下，配置有厚膜铝较好，但也能够利用能够在微小电流下进行测定的监视器代替。
图11～14是表示本发明的实施方式1所涉及的在线检查用监视器的制造工序的变形例的剖面图。如图6所示，在形成阻挡金属10和硅化物12a～12d之后，如图11所示，形成铝层11。然后，如图12所示，利用照相制版工序在铝层11上形成抗蚀剂21。然后，如图13所示，将抗蚀剂21作为掩膜而对铝层11和阻挡金属10进行蚀刻，形成阻挡金属10a～10d、发射极电极11a以及铝电极11b、11c。然后，将抗蚀剂21去除。然后，如图14所示，利用照相制版工序，在沟道截断环电极即铝层11b上形成抗蚀剂22。将该抗蚀剂22作为掩膜，仅对测定用电极即阻挡金属10d上的铝层11c进行蚀刻而去除。然后，将抗蚀剂22去除。在该制造工序中，也能够形成图3～5的在线检查用监视器。
实施方式2
图15是表示本发明的实施方式2所涉及的在线检查用监视器的俯视图。图16是沿着图15的X-X’线的剖面图，图17是沿着图15的Y-Y’线的剖面图。与实施方式1的在线检查用监视器15相比，未设置阻挡金属10c、10d这一点不同。在进行在线检查时，使检查针19a、19b分别与硅化物12c、12d接触。
图18～20是表示本发明的实施方式2所涉及的在线检查用监视器的制造工序的剖面图。这些图与沿着图15的X-X’线的剖面图相对应。首先，如图18所示，在N﹣型衬底4上形成P型层16。形成层间绝缘膜9，在半导体装置2的边缘终端端部和P型层16的上方，在层间绝缘膜9上形成接触孔。在整个面上形成阻挡金属10。利用RTA处理在阻挡金属10和N﹣型衬底4以及P型层16之间形成硅化物12b～12d。然后，如图19所示，形成铝层11。然后，如图20所示，在形成沟道截断环电极的区域中，利用照相制版工序，在铝层11上形成抗蚀剂18。将该抗蚀剂18作为掩膜而对铝层11进行蚀刻。然后，将抗蚀剂18去除。利用该制造工序，能够形成图15～17的在线检查用监视器。
在本实施方式中，与实施方式1相同地，在晶片加工中，在切割区域3的在线检查用监视器15上也不残留铝层11。由此，能够消除铝层11向切割刀片的咬入，因此能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良。另外，无需在在线检查之后，将测定用电极蚀刻去除，因此制造工序简化。另外，晶片加工完毕后的在线检查，基本上能够用以微小电流能够测定的监视器代替，因此能够将硅化物12c、12d用作测定用电极。
另外，在本实施方式的制造方法中，与实施方式1相比，能够将照相制版工序的光致掩膜削减1片，能够省略晶片加工的工序数，因此能够提高晶片加工的生产能力。
此外，接触孔的尺寸变为硅化物12c、12d的尺寸，进而变为在线检查用监视器的测定用电极的尺寸。而且，切割区域3的层间绝缘膜9的接触孔，由于在线检查时供检查针19a、19b接触，因此需要以所需的面积形成。另外，在P型层16上形成硅化物12c、12d，因此与接触孔相比，需要将P型层16形成为较大。
实施方式3
图21是表示本发明的实施方式3所涉及的在线检查用监视器的俯视图。图22以及图23是沿着图21的X-X’线的剖面图。在线检查用监视器15的测定用电极即铝电极11c具有供切割刀片20通过的槽23。
作为制造工序，如图12以及图13所示，将铝层11图案化，分离为在P型基极层5以及P型层16上分别配置的铝电极11b、11c。因此，该铝电极11c以与半导体装置2的发射极电极11a相同的厚度，同时地形成。并且，将铝电极11c的一部分去除，在铝电极11c上形成槽23。
在进行在线检查时，使检查针19a、19b与铝电极11c接触。并且，在切割半导体晶片1时，用切割刀片20将槽23的部分切断。由此，能够消除铝层向切割刀片20的咬入，能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良。另外，无需在在线检查之后，将测定用电极蚀刻去除，因此制造工序简化。
A是利用切割刀片20进行切割的切割宽度，B是测定用电极即铝电极11c的槽23的宽度，C是在线检查的检查针19a、19b的直径。例如，在切割刀片20的宽度为30μm、切割刀片20的位置精度为αμm的情况下，作为切割宽度A，需要确保为30+αμm。因此，需要使测定用电极即铝电极11c的槽23的宽度B比30+αμm大。并且，为了使检查针19a、19b不直接接触阻挡金属10c、10d，需要使槽23的宽度B比检查针19a、19b的直径C小。
另外，功率半导体装置为了降低功率损耗而使厚度变薄，因此晶片的机械强度下降。因此，如实施方式1所示，在检查针19a、19b与较薄的阻挡金属10c、10d物理性接触的情况下，有可能检查针19a、19b刺入硅，无法进行正确的测定，产生裂纹、晶片的裂痕等。对此，在本实施方式中，检查针19a、19b与较厚的铝电极11c接触，由此铝作为缓冲材料而动作。
图24是表示本发明的实施方式3所涉及的在线检查用监视器的变形例的俯视图。图25以及图26是沿着图24的X-X’线的剖面图。在在线检查用监视器15的铝电极11c的槽23处，将阻挡金属10c、10d去除。由此，与实施方式2相同地，能够使照相制版工序中的光致掩膜削减1片，能够省略晶片加工的工序数，因此能够提高晶片加工的生产能力。
此外，半导体装置并不限定于由硅形成，也可以由与硅相比带隙较大的宽带隙半导体形成。宽带隙半导体例如是炭化硅、氮化镓类材料或者金刚石。由这样的宽带隙半导体形成的半导体装置，由于耐电压性、容许电流密度较高，因此能够小型化。通过利用该小型化的半导体装置，能够将组装有该半导体装置的半导体模块也小型化。另外，由于半导体装置的耐热性较高，因此能够将散热器的散热片小型化，能够对水冷部进行空气冷却，所以能够进一步将半导体模块小型化。另外，半导体装置为低电力损耗、且高效率，因此，能够使半导体模块高效率化。

Claims (5)

1.一种半导体装置的制造方法，其特征在于，
具备：
形成半导体晶片的工序，该半导体晶片具有：多个半导体装置，它们隔着切割区域而配置；以及在线检查用监视器，其配置在所述切割区域内；
在形成所述半导体晶片之后，利用所述在线检查用监视器进行所述半导体装置的在线检查的工序；以及
在所述在线检查之后，沿着所述切割区域对所述半导体晶片进行切割，将所述多个半导体装置逐个地分离的工序，
形成所述半导体晶片的工序具有：
将所述半导体装置的第1扩散层和所述在线检查用监视器的第2扩散层同时地形成的工序；
在所述第1扩散层及第2扩散层上同时地形成金属层的工序；以及
将所述第2扩散层上的所述金属层的至少一部分去除的工序，
在切割所述半导体晶片时，在所述第2扩散层上，利用切割刀片将去除了所述金属层的部分切断。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述半导体晶片的工序还具有：
在形成所述金属层之前，在所述第1扩散层及第2扩散层上，同时地形成阻挡金属的工序；以及
将所述阻挡金属图案化，而分离为在所述第1扩散层及第2扩散层上分别配置的第1阻挡金属及第2阻挡金属的工序，
在进行所述在线检查时，使检查针与所述第2阻挡金属接触。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述半导体晶片的工序还具有下述工序，即，
进行热处理，在所述第1扩散层及第2扩散层和所述金属层之间分别同时地形成第1硅化物及第2硅化物的工序，
在进行所述在线检查时，使检查针与所述第2硅化物接触。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述半导体晶片的工序还具有：
将所述金属层图案化，而分离为在所述第1扩散层及第2扩散层上分别配置的第1金属层及第2金属层的工序；以及
将所述第2金属层的一部分去除，在所述第2金属层上形成槽的工序，
在进行所述在线检查时，使检查针与所述第2金属层接触，
在切割所述半导体晶片时，利用所述切割刀片将所述槽的部分切断。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述槽的宽度比所述检查针的直径小，比所述切割刀片的宽度大。
CN201510050184.7A 2014-01-31 2015-01-30 半导体装置的制造方法 Active CN104821292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014017218A JP6135528B2 (ja) 2014-01-31 2014-01-31 半導体装置の製造方法
JP2014-017218 2014-01-31

Publications (2)

Publication Number Publication Date
CN104821292A CN104821292A (zh) 2015-08-05
CN104821292B true CN104821292B (zh) 2018-02-13

Family

ID=53547126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510050184.7A Active CN104821292B (zh) 2014-01-31 2015-01-30 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9406571B2 (zh)
JP (1) JP6135528B2 (zh)
CN (1) CN104821292B (zh)
DE (1) DE102014223787B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815237B2 (ja) * 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
CN108933090A (zh) * 2017-05-26 2018-12-04 中芯国际集成电路制造(上海)有限公司 测试结构的形成方法及功函数的检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790704A (zh) * 2004-11-11 2006-06-21 雅马哈株式会社 半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100486A (en) * 1977-03-11 1978-07-11 International Business Machines Corporation Monitor for semiconductor diffusion operations
JPS62261139A (ja) 1986-05-07 1987-11-13 Nippon Denso Co Ltd 半導体装置
JP2850393B2 (ja) * 1988-12-15 1999-01-27 株式会社デンソー アルミニウム配線及びその製造方法
JPH0350732A (ja) 1989-07-18 1991-03-05 Seiko Epson Corp 半導体装置
JP3563446B2 (ja) * 1993-07-16 2004-09-08 富士通株式会社 半導体装置の製造方法
JPH09213759A (ja) 1996-01-30 1997-08-15 Sony Corp 半導体装置
JPH09321103A (ja) 1996-05-29 1997-12-12 Seiko Epson Corp 高電流プローブ試験用プロービングパッド
JP2001308036A (ja) 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP2002237473A (ja) * 2001-02-09 2002-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003158159A (ja) * 2001-11-20 2003-05-30 Seiko Epson Corp 半導体装置、その製造方法及び半導体装置の検査方法
US20070111340A1 (en) * 2005-11-15 2007-05-17 Credence Systems Corporation Method for in-line testing of semiconductor wafers
JP2008124437A (ja) * 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP4744463B2 (ja) * 2007-03-13 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US8043966B2 (en) * 2008-04-11 2011-10-25 International Business Machines Corporation Method for monitoring patterning integrity of etched openings and forming conductive structures with the openings
JP2013105937A (ja) * 2011-11-15 2013-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013171897A (ja) 2012-02-20 2013-09-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20130240882A1 (en) 2012-03-15 2013-09-19 Infineon Technologies Ag Die, wafer and method of processing a wafer
JP5805027B2 (ja) 2012-07-11 2015-11-04 シシド静電気株式会社 イオン生成装置及び異常放電検知方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790704A (zh) * 2004-11-11 2006-06-21 雅马哈株式会社 半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法

Also Published As

Publication number Publication date
DE102014223787A1 (de) 2015-08-06
CN104821292A (zh) 2015-08-05
JP6135528B2 (ja) 2017-05-31
DE102014223787B4 (de) 2022-11-24
JP2015144211A (ja) 2015-08-06
US9406571B2 (en) 2016-08-02
US20150221564A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5694119B2 (ja) 炭化珪素半導体装置
US10643967B2 (en) Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device
JP5842866B2 (ja) 半導体装置及びその製造方法
US7521757B2 (en) Semiconductor device with back surface electrode including a stress relaxation film
JP2011181809A (ja) Ｐチャネル型パワーｍｏｓｆｅｔ
US9355958B2 (en) Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
JP2005109457A (ja) 半導体装置の製造方法
JP6324914B2 (ja) 炭化珪素半導体装置
CN107078061B (zh) 半导体装置的制造方法
US20170213766A1 (en) Semiconductor device and manufacturing method of the same
JP2019175937A (ja) 半導体装置
CN104821292B (zh) 半导体装置的制造方法
EP3133648A1 (en) Semiconductor device and manufacturing mehtod thereof
US20130240882A1 (en) Die, wafer and method of processing a wafer
JP4449428B2 (ja) 半導体装置の製造方法および半導体装置の試験方法
JP2005183891A (ja) 双方向ブロック型プレーナデバイスの構造と製法
JP2017143214A (ja) 半導体装置の製造方法
US20140151841A1 (en) Semiconductor devices having a positive-bevel termination or a negative-bevel termination and their manufacture
JP2007305906A (ja) ダイオード
JP7304827B2 (ja) 半導体装置およびクラック検出方法
TWI688072B (zh) 半導體積體電路裝置
US8581367B2 (en) Semiconductor device having electrode film in which film thickness of periphery is thinner than film thickness of center
JP2019216202A (ja) 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体検査装置
US20150262813A1 (en) Semiconductor device
JPH0366123A (ja) 半導体集積回路装置及びその形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant