JP2013105937A

JP2013105937A - 半導体装置及びその製造方法

Info

Publication number: JP2013105937A
Application number: JP2011249602A
Authority: JP
Inventors: Hideki Haruguchi; 秀樹春口; Yoshifumi Tomomatsu; 佳史友松; Kazuya Ogawa; 和也小川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-11-15
Filing date: 2011-11-15
Publication date: 2013-05-30

Abstract

【課題】ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得る。
【解決手段】半導体基板１の有効領域２と有効領域２の周囲の無効領域３にそれぞれ拡散層４，５を同時に形成する。拡散層４，５上にそれぞれエミッタ電極６及び小信号電極７を同時に形成する。小信号電極７にプローブ１２を接触させて拡散層５の電気特性又は拡散層５と小信号電極７のコンタクト抵抗を測定するテストを行う。テストの後に、エミッタ電極６上に開口１０を有し、小信号電極７を覆う絶縁膜９を形成する。開口１０を介してエミッタ電極６上にメッキ１１を形成する。
【選択図】図４

Description

本発明は、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法に関する。

パワーデバイスを外部電極と接続するために、Ａｌワイヤなどによるボンディングが一般的に行われていた。しかし、パワーデバイスの定格電流値が大きくなると、ワイヤの本数も増え、ボンディングに要する時間が増加してしまう。また、パワーデバイスの損失改善が進んで電流密度が高くなると、ワイヤを接続できるスペースが確保できなくなる。

そこで、パワーデバイスの表面にメッキを形成し、このメッキと外部電極を直接はんだ付けする方法が考案され、広く普及している。この方法により、ワイヤボンディングなどの時間を短縮できるだけでなく、パワーサイクル寿命なども大幅に伸ばすことができ、信頼性の向上にもつながる。

また、パワーデバイスの製造において、拡散層とそれに接続された電極からなるサンプルテストモニターを形成し、ウエハプロセスの最後にその測定を行う。これにより、ウエハプロセス中の異常の有無が分かる。さらに、例えばＩＧＢＴのＭＯＳ部を形成する複数の拡散層のどこに異常が生じているのか、又は拡散層と電極のどの部分のコンタクト抵抗に異常が生じているのかも分かる。サンプルテストモニターは、ウエハプロセスの評価だけに使用され、実際のデバイスには不要であるため、ダイシングライン上など、ウエハ上の無効領域に形成される（例えば、特許文献１参照）。

特開２００９−２３１５８６号公報

しかし、ウエハ表面にメッキ処理を行うと、ダイシングライン上のサンプルテストモニターの電極にもメッキが形成されてしまう。通常メッキ厚みは数μｍと厚いため、ダイシング時にブレードがメッキ上を通過する際に、ブレードが欠ける、チップ端部にチッピングが発生するなどの問題が生じる。

本発明は、上述のような課題を解決するためになされたもので、その目的はブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置の製造方法は、半導体基板の有効領域と前記有効領域の周囲の無効領域にそれぞれ第１及び第２の拡散層を同時に形成する工程と、前記第１及び第２の拡散層上にそれぞれ第１及び第２の電極を同時に形成する工程と、前記第２の電極にプローブを接触させて前記第２の拡散層の電気特性又は前記第２の拡散層と前記第２の電極のコンタクト抵抗を測定するテストを行う工程と、前記テストの後に、前記第１の電極上に開口を有し、前記第２の電極を覆う絶縁膜を形成する工程と、前記開口を介して前記第１の電極上にメッキを形成する工程とを備えることを特徴とする。

本発明により、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる。

本発明の実施の形態に係る半導体装置を示す平面図である。図１の一部を拡大した平面図である。図２のＩ−ＩＩに沿った断面図である。図２のＩＩＩ−ＩＶに沿った断面図である。本発明の実施の形態に係る半導体装置の製造方法を示す図である。本発明の実施の形態に係る半導体装置の製造方法を示す図である。本発明の実施の形態に係る半導体装置の製造方法を示す図である。本発明の実施の形態に係る半導体装置の製造方法を示す図である。本発明の実施の形態に係る半導体装置の製造方法を示す図である。

図１は、本発明の実施の形態に係る半導体装置を示す平面図である。ウエハ状の半導体基板１は、行列状に配置された四角形の複数の有効領域２と、それぞれの有効領域２の周囲に配置された無効領域３とを有する。有効領域２には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＤｉｏｄｅやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのパワーデバイスが設けられている。無効領域３はダイシングラインを含む。

図２は図１の一部を拡大した平面図である。図３は図２のＩ−ＩＩに沿った断面図であり、図４は図２のＩＩＩ−ＩＶに沿った断面図である。有効領域２及び無効領域３にそれぞれ拡散層４，５が設けられている。拡散層４はパワーデバイスを構成する複数の拡散層のうちの１つである。ただし、拡散層４，５は単一の拡散層に限らず、２〜３の積層された拡散層でもよい。

拡散層４，５上にそれぞれＡｌやＡｌＳｉなどのエミッタ電極６及び小信号電極７が設けられている。エミッタ電極６及び小信号電極７は、半導体基板１を覆う絶縁膜８の開口を介して拡散層４，５に電気的に接続されている。小信号電極７及び拡散層５がサンプルテストモニターを構成する。小信号電極７はダイシングラインの中央に配置されている。

ガラスコート酸化膜やポリイミドなどの絶縁膜９が小信号電極７を覆っている。絶縁膜９はエミッタ電極６上に開口１０を有する。この開口１０を介してエミッタ電極６上にＮｉ−Ａｕなどのメッキ１１が設けられ、互いに電気的に接続されている。

続いて、本発明の実施の形態に係る半導体装置の製造方法を説明する。図５−９は本発明の実施の形態に係る半導体装置の製造方法を示す図である。図５は平面図であり、図６は図５のＩ−ＩＩに沿った断面図であり、図７は図５のＩＩＩ−ＩＶに沿った断面図である。図８は図６と同じ方向から見た断面図であり、図９は図７と同じ方向から見た断面図である。

まず、図５〜７に示すように、半導体基板１の有効領域２と無効領域３にそれぞれ拡散層４，５を同時に形成する。この拡散層４，５上にそれぞれエミッタ電極６及び小信号電極７を同時に形成する。また、図示は省略するが、有効領域２にその他の拡散層や電極も形成してパワーデバイスの表面側の構造を形成する。

次に、図８に示すように、小信号電極７にプローブ１２を接触させて拡散層５の電気特性又は拡散層５と小信号電極７のコンタクト抵抗を測定するテストを行う。サンプルテストモニターの拡散層５及び小信号電極７は、それぞれパワーデバイスの拡散層４及びエミッタ電極６と同時に形成されるため、このサンプルテストモニターでテストを行うことで、パワーデバイス側の評価を行うことができる。

次に、図９に示すように、全面に絶縁膜９を形成し、エミッタ電極６上において絶縁膜９に開口１０を形成する。そして、半導体基板１の裏面にパワーデバイスの裏面側の構造を形成する。次に、図４に示すように、絶縁膜９をマスクにしてメッキ処理を行うことで、開口１０を介してエミッタ電極６上にメッキ１１を形成する。この際に、小信号電極７は絶縁膜９で覆われて外部と電気的に接続できないため、小信号電極７上にはメッキ１１が形成されない。

次に、ウェハテストを行う。その後に、無効領域３のダイシングラインに沿って半導体基板１をダイシングする。この際に、サンプルテストモニターの小信号電極７上にメッキ１１が形成されていないため、ブレード欠けやチップ端部のチッピングを防ぐことができる。

以上説明したように、本実施の形態では、サンプルテストモニターでテストを行った後に、サンプルテストモニターの小信号電極７を絶縁膜９でコーティングする。その後にメッキ処理を行う。これにより、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる。

１半導体基板
２有効領域
３無効領域
４拡散層（第１の拡散層）
５拡散層（第２の拡散層）
６エミッタ電極（第１の電極）
７小信号電極（第２の電極）
９絶縁膜
１０開口
１１メッキ
１２プローブ

Claims

半導体基板の有効領域と前記有効領域の周囲の無効領域にそれぞれ第１及び第２の拡散層を同時に形成する工程と、
前記第１及び第２の拡散層上にそれぞれ第１及び第２の電極を同時に形成する工程と、
前記第２の電極にプローブを接触させて前記第２の拡散層の電気特性又は前記第２の拡散層と前記第２の電極のコンタクト抵抗を測定するテストを行う工程と、
前記テストの後に、前記第１の電極上に開口を有し、前記第２の電極を覆う絶縁膜を形成する工程と、
前記開口を介して前記第１の電極上にメッキを形成する工程とを備えることを特徴とする半導体装置の製造方法。
前記メッキを形成した後に、前記無効領域に沿って前記半導体基板をダイシングする工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
有効領域と前記有効領域の周囲の無効領域とを有する半導体基板と、
前記有効領域及び前記無効領域にそれぞれ設けられた第１及び第２の拡散層と、
前記第１及び第２の拡散層上にそれぞれ設けられた第１及び第２の電極と、
前記第１の電極上に開口を有し、前記第２の電極を覆う絶縁膜と、
前記開口を介して前記第１の電極上に設けられたメッキとを備えることを特徴とする半導体装置。