DE102006015394B4

DE102006015394B4 - Bildsensor und Steuerverfahren für den Bildsensor

Info

Publication number: DE102006015394B4
Application number: DE102006015394.4A
Authority: DE
Inventors: Takamoto Watanabe
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2005-04-05
Filing date: 2006-04-03
Publication date: 2019-08-29
Anticipated expiration: 2026-04-04
Also published as: US20060243885A1; JP2006287879A; US20100073542A1; US7671313B2; JP4232755B2; DE102006015394A1

Abstract

Bildsensor (1, 1a), angeordnet auf einem einzelnen IC-Chip und aufweisend:
ein Licht empfangendes Elementfeld, in dem eine Mehrzahl von Bildelementzellen (2) in einer zweidimensionalen Anordnung angeordnet und in eine Mehrzahl von Unterfeldern (Bi) unterteilt ist, wobei jede Bildelementzelle (2) zumindest ein fotoelektrisches Wandlerelement (2a) aufweist;
einen Analog-zu-Digital-Wandlerabschnitt, der dafür ausgelegt ist, eine A/D-Wandlung empfangener Lichtsignale durchzuführen, welche von dem Licht empfangenden Elementfeld empfangen werden,
wobei der Analog-zu-Digital-Wandlerabschnitt:
eine Mehrzahl von A/D-Wandlern (7), wobei jeder der A/D-Wandler, die in jedem der Unterfeldern (Bi) angeordnet sind und eine Mehrzahl von Spalten der Bildelementzellen (2) in jedem Unterfelder bearbeiten, seinerseits aufweist:
einen Impulsverzögerungsschaltkreis (10) bestehend aus einer Mehrzahl von Verzögerungseinheiten, die in Serie als mehrere Stufen verbunden sind, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des Lichtsignals zu verzögern, welches von dem entsprechenden Unterfeld (Bi) empfangen wird; und
einen Kodierschaltkreis (12), der dafür ausgelegt ist, die Anzahl von Stufen der Verzögerungseinheiten zu erfassen, durch welche das Impulssignal während einer Messzeitdauer läuft, welche eine vorab gesetzte Dauer eines Abtasttaktsignals (CKS) ist, und um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl von erfassten Stufen auszugeben; und
eine Unterfeldsteuerung (5) zum Erzeugen von Steuersignalen zum Auswählen von einer der Bildelementzellen (2), wobei die Mehrzahl von Unterfeldern (Bi) in einer zweidimensionalen Anordnung befindlich sind.

Description

HINTERGRUND DER ERFINDUNG
Gegenstand der Erfindung
Die vorliegende Erfindung betrifft einen Bildsensor auf einem einzelnen IC-Chip und ein Steuerverfahren für den Bildsensor, mit einem lichtempfangenden Elementfeld in einer zweidimensionalen Anordnung (2D) und einer Mehrzahl von Analog-zu-Digital-Wandlerschaltkreisen (A/D). Das lichtempfangende Elementfeld hat wenigstens Bildelementzellen aus fotoelektrischen Wandelementen in einem 2D-Feld und die A/D-Wandlerschaltkreise führen eine A/D-Wandlung von Erkennungssignalen oder Lichtsignalen durch, welche von dem lichtempfangenden Elementfeld übertragen werden.
Beschreibung des Standes der Technik
In letzter Zeit gibt es eine starke Nachfrage nach einem Bildsensor, der in der Lage ist, einen Hochgeschwindigkeitsbetrieb durchzuführen, wobei die Größe des Bildsensors verringert ist, um einen solchen Bildsensor bei verschiedenen Anwendungsgebieten einzusetzen, beispielsweise bei einem Hochleistungssichtsensor und Bildsensoren. Ein Hochleistungssichtsensor ist bei Industrieautomationsrobotern (FA-Robotern), anthropomorphen Robotern und menschenähnlichen Robotern (Werkzeug, Krankenpflege, Arbeit, etc.) anwendbar. Der Bildsensor ist auch als Sichtsensor anwendbar, der in der Lage ist, alle Richtungen, d. h. vorderhalb, hinterhalb, rechts und links um ein Fahrzeug herum zu überwachen, um die Fahrsicherheit zu verbessern.
Um eine solche Anforderung zu erfüllen, gibt es einen herkömmlichen Bildsensor auf einem einzelnen IC-Chip, auf dem ein lichtempfangendes Elementfeld, angeordnet in einer zweidimensionalen Anordnung (2D), und eine Mehrzahl von Analog-zu-Digital-Wandlerschaltkreisen (A/D) ausgebildet sind. Das lichtempfangende Elementfeld hat wenigstens Bildelementzellen aus fotoelektrischen Wandlerelementen (beispielsweise Fotodioden), die in einem 2D-Feld angeordnet sind. Die A/D-Wandlerschaltkreise führen eine A/D-Wandlung der Erkennungssignale oder der Lichtsignale durch, die von dem lichtempfangenden Elementfeld übertragen werden. Die Japanische Patentoffenlegungsnummer JP 2000349638 A beschreibt einen herkömmlichen Bildsensor eines einzelnen IC-Chips mit dem oben beschriebenen Aufbau.
10A ist eine Darstellung, die den Aufbau des herkömmlichen Bildsensors zeigt, wie er in der Japanischen Patentoffenlegungsnummer JP 2000349638 A offenbart ist. 10B ist ein Schaltkreisdiagramm des Aufbaus des A/D-Wandlerschaltkreises 102.
Gemäß 10A hat der herkömmliche Bildsensor 100 ein lichtempfangendes Elementfeld 101, einen A/D-Wandlerabschnitt 102, einen Wahlabschnitt 103, einen Referenzsignalerzeugungsabschnitt 104 und einen Zähler 105.
Das lichtempfangende Elementfeld 101 hat Bildelemente, die in Gitteranordnung angeordnet sind. Der A/D-Wandlerabschnitt 102 hat A/D-Wandlerschaltkreise 120, wobei jeder der A/D-Wandlerschaltkreise 120 einer Gruppe der Bildelemente 110 entspricht, die jeweils eine horizontale Linie (als Reihe in der Gitteranordnung) des lichtempfangenen Elementfeldes 101 bilden. Der Wahlabschnitt 103 wählt die aus den Bildelementen 110 gemachte Gruppe, welche jede vertikale Linie (als Spalte in der Gitteranordnung) des lichtempfangenen Elementfeldes 101 bilden. Der Referenzsignalerzeugungsschaltkreis 104 erzeugt ein Referenzsignal VREF einer Lampenwelle, dessen Spannungspegel mit dem Verstreichen der Zeit anwächst. Der Zähler 105 ändert, d. h. erhöht oder verringert seinen Zählwert synchron mit dem Referenzsignal VREF.
Jeder A/D-Wandlerschaltkreis 120 in dem A/D-Wandlerabschnitt 102 ist so aufgebaut, dass er das Erkennungssignal (oder Lichtsignale als Ausgangsspannung) von den Bildelementzellen 110 in einer vertikalen Linie umwandelt, die von dem Wahlabschnitt 103 gewählt wird.
Um eine Größenverringerung zu erreichen, ist jeder A/D-Wandlerabschnitt 102 in dem A/D-Wandlerschaltkreis 120 des Bildsensors gemäß der Japanischen Patentoffenlegungsnummer JP 2000349638 A aus einem speziellen Typ von A/D-Wandler gemacht, beispielsweise einem sukzessiven Annäherungstyp-A/D-Wandler, einem Paralleltyp-A/D-Wandler und einem Doppelintegrationstyp-A/D-Wandler, was unterschiedliche Ausgestaltungen zu einem gewöhnlichen A/D-Wandler sind.
In einem konkreten Beispiel gemäß 10B hat jeder A/D-Wandlerschaltkreis 120 einen Komparator 21, einen Latch-Schaltkreis 122 und einen Schalter 123. Der Komparator 121 vergleicht ein analoges Signal, welches von dem lichtempfangenden Elementfeld 101 übertragen wird, mit dem Referenzsignal VREF, welches von dem Referenzsignalerzeugungsabschnitt 104 erzeugt und übertragen wird, und erzeugt einen Erkennungsimpuls, der eine hochpegelige Spannung zu einem Zeitpunkt wird, zu dem die Spannung des Analogsignals VSIGi (i = 1, ..., m) das Referenzsignal VREF schneidet. Der Latch-Schaltkreis 122 führt eine Zwischenspeicherung des Ausgangs vom Zähler 105 zum Zeitpunkt der Übertragung der Erkennungsimpulse vom Komparator 121 durch. Der Schalter 123 überträgt das Ausgangssignal entsprechend dem Erkennungsimpuls, der vom Latch-Schaltkreis 122 zwischengeschaltet wurde, auf Ausgangsleitungen eines digitalen Signals, welches mit einer digitalen Signalverarbeitung (DSP) verbunden ist.
Verschiedene digitale Verarbeitungsvorrichtungen erzielen verschiedene Funktionen durch Verarbeitung von Informationen, welche vom Bildsensor übertragen werden, um verschiedene Steuervorgänge durchzuführen. Eine der Funktionen ist das Heranzoomen (oder Hochzoomen), um einen Teil der Bilder zu vergrößern, die vom Bildsensor gelesen werden.
Tatsächlich benötigt die Heranzoomfunktion nur die Erkennungssignale, die von den lichtempfangenden Elementen (in einem 2D-Muster angeordnet) in dem Ziel-2D-Teil des 2D-Bildes (zweidimensional) gelesen werden, und benötigt nicht notwendigerweise andere Teile des Bildes bei der Heranzoomfunktion. Der herkömmliche Bildsensor 100 mit dem Aufbau, wie er in der Japanischen Patentoffenlegungsnummer JP 2000349638 A beschrieben ist, kann jedoch die A/D-Umwandlung nur für den Ziel-2D-Teil des Bildes alleine nicht durchführen. Mit anderen Worten, der herkömmliche Bildsensor 100 führt die A/D-Wandlung der 2D-Bilddaten von der Gesamtheit der Bildebene und nicht von einem Teil der Gesamtheit der Bildebene durch. Dieser Aufbau bringt die Durchführung einer A/D-Wandlung für unnötige Teile und einen uneffizienten A/D-Betrieb mit sich, da der herkömmliche Bildsensor 100 den A/D-Umwandlungsprozess für die Lichtsignale durchführen muss, welche von der Gesamtheit der Bildebene erhalten werden, welche bei dem Heranzoomvorgang nicht verwendet sind.
Der A/D-Wandlerschaltkreis 120 in dem Bildsensor 100 gemäß der Japanischen Patentoffenlegungsnummer JP 2000349638 A überstreicht oder tastet das Erkennungssignal von dem lichtempfangenden Elementfeld 101 mit der Lampenwelle des analogen Signals ab und gibt A/D-Wandlerdaten an den DSP aus. Um die Auflösung der A/D-Wandlerdaten ohne Änderung eines Spannungsbereichs für die A/D-Umwandlung zu erhöhen, ist es notwendig, dass der Zähler 105 einen raschen Zählvorgang durchführt, indem die Anzahl von Bits erhöht wird oder die Steigung der Lampenwelle verringert wird.
Das schnelle Zählen des Zählers 105 bringt jedoch eine Einschränkung im Betrieb mit sich. Weiterhin macht das Verringern der Steigung der Lampenwelle eine lange Bearbeitungszeit für die A/D-Wandlung notwendig, und es ist daher schwierig, einen Bildsensor mit einem derartigen A/D-Wandler bei Produkten anzuwenden, die einen Hochgeschwindigkeitsbetrieb notwendig machen.
Da die Anzahl von Bits des Zählers eine Begrenzung auf annähernd 10 Bits hat, wird es schwierig, einen solchen herkömmlichen Bildsensor bei Produkten anzuwenden, die eine hohe Auflösung nötig haben.
Die JP 2000152085 A ebenso wie die US 20020154233 A1 offenbaren jeweils einen Bildsensor, angeordnet auf einem einzelnen IC-Chip und aufweisend: ein Licht empfangendes Elementfeld, eine Mehrzahl von Bildelementzellen in einer zweidimensionalen Anordnung, eine Mehrzahl von Unterfeldern, ein fotoelektrisches Wandlerelement für jede Bildelementzelle und einen Analog-zu-Digital-Wandlerabschnitt mit einer Mehrzahl von A/D-Wandlern, wobei jeder der A/D-Wandler entsprechend einem jedem Unterfeld angeordnet ist.
Darüber hinaus offenbart die DE 10231999 A1 einen Impulsverzögerungsschaltkreis bestehend aus einer Mehrzahl von Verzögerungseinheiten, die in Serie als mehrere Stufen verbunden sind, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des Lichtsignals zu verzögern, welches von dem entsprechenden Unterfeld empfangen wird. Des Weiteren offenbart die DE 10231999 A1 einen Kodierschaltkreis, der dafür ausgelegt ist, die Anzahl von Stufen der Verzögerungseinheiten zu erkennen, durch welche das Impulssignal während einer Messzeitdauer läuft, welche eine vorab gesetzte Dauer eines Abtasttaktsignals ist, und um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl von erkannten Stufen auszugeben.
Weiterer relevanter Stand der Technik ist bekannt aus der US 5841126 A , der US 20030066948 A1 sowie der US 20030011501 A1 .
KURZFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, einen neuen und verbesserten Bildsensor mit geringer Größe, ausgebildet auf einem einzelnen IC-Chip, zu schaffen, auf welchem ein lichtempfangendes Elementfeld und ein A/D-Wandlerschaltkreis ausgebildet sind. Der Bildsensor der vorliegenden Erfindung ist in der Lage, eine Hochgeschwindigkeitsverarbeitung, beispielsweise eine Heranzoom- (Hochzoom-)Funktion, mit hoher Genauigkeit und hoher Auflösung durchzuführen.
Die Lösung der Aufgabe erfolgt durch die Merkmale der Ansprüche 1 oder 9.
Es wird ein Bildsensor offenbart, angeordnet auf einem einzelnen IC-Chip, mit einem lichtempfangenden Elementfeld und einem Analog-zu-Digital-Wandlerabschnitt (A/D). In dem lichtempfangenden Elementfeld ist eine Mehrzahl von Bildelementzellen in einer zweidimensionalen Anordnung angeordnet und in eine Mehrzahl von Unterfeldern unterteilt. Jede Bildelementzelle hat wenigstens ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt ist ausgelegt, um eine A/D-Wandlung von Lichtsignalen oder Erkennungssignalen durchzuführen, welche von dem lichtempfangenden Elementfeld empfangen werden. Der A/D-Wandlerabschnitt weist eine Mehrzahl von A/D-Wandlern auf. Jeder der A/D-Wandler ist entsprechend einem jeden Unterfeld angeordnet.
Gemäß einem Aspekt der vorliegenden Erfindung hat ein Bildsensor, angeordnet auf einem einzelnen IC-Chip, ein lichtempfangendes Elementfeld und einen Analog-zu-Digital-Wandlerabschnitt (A/D). In dem lichtempfangenden Elementfeld ist eine Mehrzahl von Bildelementzellen in einer zweidimensionalen Anordnung angeordnet, und jede Bildelementzelle hat wenigstens ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt ist dafür ausgelegt, eine A/D-Wandlung von Lichtsignalen durchzuführen, welche von dem lichtempfangenden Elementfeld empfangen werden. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern, und jeder der A/D-Wandler hat einen Impulsverzögerungsschaltkreis und einen Codierschaltkreis. Der Impulsverzögerungsschaltkreis hat eine Mehrzahl von Verzögerungseinheiten, welche in Serie in mehreren Stufen verbunden sind, ausgestaltet, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des Lichtsignals zu verzögern, welches von dem entsprechenden Unterfeld empfangen wird. Der Codierschaltkreis ist dafür ausgelegt, die Anzahl der Stufen der Verzögerungseinheiten zu erkennen, durch welche das Impulssignal während einer Messzeitdauer läuft, d. h. einer Dauer eines Abtasttaktsignals (CKS), welche vorab gesetzt wurde, und A/Dgewandelte Daten als numerische Daten entsprechend der Anzahl von erkannten Stufen auszugeben.
Ferner wird ein Bildsensorsteuerverfahren offenbart, das den Betrieb eines Bildsensors steuert. Das Bildsensorsteuerverfahren bildet dabei nicht den Gegenstand der vorliegenden Erfindung sondern dient lediglich deren Erläuterung. Der Bildsensor hat ein lichtempfangendes Elementfeld und einen A/D-Wandlerabschnitt. Das lichtempfangende Elementfeld hat „m“-Unterfelder, wobei m = n × k, m > n und m, n und k positive ganze Zahlen sind. Jedes Unterfeld hat Bildelementzellen gleicher Anzahl. Jede Bildelementzelle hat ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Jeder A/D-Wandler ist für jedes Unterfeld angeordnet. Das Bildsensorsteuerverfahren enthält einen Schritt der Durchführung einer A/D-Wandlung unter Verwendung nur der Unterfelder, welche für eine Messzeitdauer gewählt sind, welche vorab gegeben ist, wobei bei der A/D-Wandlung unter Verwendung nur der gewählten Unterfelder die A/D-Wandlung k-mal für jede der Bildelementzellen durchgeführt wird, welche die gewählten Unterfelder bilden, und einer von Summenwert oder Durchschnittswert der A/D-Wandlerdaten, erhalten von der k-fachen Durchführung der A/D-Wandlungen, wird als A/D-gewandelte Daten zur Ausgabe verwendet.
Es wird ein weiteres Bildsensorsteuerverfahren offenbart, das den Betrieb eines Bildsensors steuert. Auch dieses Bildsensorsteuerverfahren bildet dabei nicht den Gegenstand der vorliegenden Erfindung sondern dient lediglich deren Erläuterung. Der Bildsensor hat ein lichtempfangendes Elementfeld und einen A/D-Wandlerabschnitt. Das lichtempfangende Elementfeld hat „m“-Unterfelder, wobei m eine positive ganze Zahl ist. Jedes Unterfeld hat Bildelementzellen gleicher Anzahl. Jede Bildelementzelle hat ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Jeder A/D-Wandler ist für jedes Unterfeld angeordnet. Das Bildsensorsteuerverfahren enthält einen Schritt der Durchführung einer A/D-Wandlung unter Verwendung nur der für eine Messzeitdauer ausgewählten Unterfelder, wobei eine Auflösung der A/D-gewandelten Daten, die vom A/D-Wandlerabschnitt ausgegeben werden, geändert wird. Bei dem Bildsensorsteuerverfahren wird die A/D-Wandlung unter Verwendung nur der Unterfelder durchgeführt, welche für die Messzeitdauer von „m/n“-mal gewählt wurden, um die A/D-gewandelten Daten auszugeben.
Figurenliste
Eine bevorzugte nicht einschränkende Ausführungsform der vorliegenden Erfindung wird exemplarisch unter Bezugnahme auf die beigefügte Zeichnung beschrieben, in der:

1 ein Blockdiagramm ist, welches den Aufbau eines Bildsensors zeigt und insbesondere die Anordnung einer Mehrzahl von Feldblöcken und Peripherieeinheiten in dem Bildsensor gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
2A ein Blockdiagramm ist, welches den Aufbau eines jeden Feldblocks in dem Bildsensor der ersten Ausführungsform von 1 zeigt;
2B ein Zeitdiagramm ist, welches den Betrieb des Feldblocks im Bildsensor der ersten Ausführungsform zeigt;
3 ein Blockdiagramm ist, welches den Aufbau eines A/D-Wandlerschaltkreises in dem Feldblock zeigt (und auch einen Teil eines Schaltkreisdiagramms zeigt);
4A und 4B Darstellungen sind, welche den Ausgang von dem A/D-Wandlerschaltkreis von 3 zeigen;
5 ein Flussdiagramm ist, welches den Ablauf bei einer Heranzoom-Datensammlung durch den Bildsensor der ersten Ausführungsform von 1 zeigt;
6 ein Blockdiagramm ist, welches den Aufbau des Bildsensors zeigt, insbesondere welches Feldblöcke zeigt, die in der Mehrzahl von Feldblöcken ausgewählt sind, und Peripherieeinheiten zur Verwendung beim Betrieb der Heranzoom-Datensammlung im Bildsensor gemäß der ersten Ausführungsform zeigt;
7 ein Flussdiagramm ist, welches den Ablauf bei der Heranzoom-Datensammlung im Bildsensor gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
8 ein Blockdiagramm ist, welches den Aufbau eines A/D-Wandlerschaltkreises in einem Feldblock eines Bildsensors gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt (und auch Teil eines Schaltkreisdiagramms zeigt);
9 ein Blockdiagramm ist, welches den Aufbau eines Bildsensors und insbesondere den Aufbau einer Mehrzahl von Feldblöcken und Peripherieeinheiten in dem Bildsensor gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
10A ein Blockdiagramm ist, welches den Aufbau eines jeden Unterfeldes zeigt, welche einen herkömmlichen Bildsensor bilden; und
10B ein Blockdiagramm ist, welches den Aufbau eines A/D-Wandlerschaltkreises in dem herkömmlichen Bildsensor von 10A zeigt.

GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Nachfolgend werden verschiedene Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügte Zeichnung beschrieben. In der folgenden Beschreibung verschiedener Ausführungsformen bezeichnen gleiche Bezugszeichen oder -symbole durchgängig in den verschiedenen Ansichten gleiche oder äquivalente Bauteile.
Erste Ausführungsform
1 ist ein Blockdiagramm, welches einen Aufbau eines Bildsensors 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Insbesondere zeigt 1 eine Anordnung einer Mehrzahl von Feldblöcken Bi (i = 1 bis 20 in der Ausführungsform), angeordnet in Matrixform, sowie Peripherieeinheiten im Bildsensor 1 der ersten Ausführungsform. Die Peripherieeinheiten sind Ausgangs(kontakt)-kissen Po und eine Mehrzahl von (nicht gezeigten) Kissen. Jeder Feldblock Bi hat ein entsprechendes Ausgangskissen Po. Durch die Mehrzahl von (nicht gezeigten) Kissen werden Signale verschiedener Art mit Ausnahme der Ausgangssignale zur Übertragung durch die Ausgangskissen Po ein- und ausgegeben. Das Ausgangssignal von jedem Feldblock Bi (i = 1 bis 20) wird über das entsprechende Ausgangskissen Po übertragen. Wie in 1 gezeigt, sind die Ausgangskissen Po und die andere Mehrzahl von Kissen an einem peripheren Bereich des Feldblocks ausgebildet, das heißt, sie sind an einem peripheren Abschnitt des IC-Chips ausgebildet. Obgleich 1 nur eine Übertragungsleitung zeigt, über die das Ausgangskissen Po und jeder Feldblock Bi verbunden sind, ist es möglich, eine Mehrzahl von Übertragungssignalleitungen auf der Grundlage verschiedener funktioneller Anforderungen zwischen dem Feldblock Bi und dem entsprechenden Ausgangskissen Po auszubilden.
Das Ausgangskissen Po hat einen Verstärker 20 und eine Elektrode 21. Der Verstärker 20 verstärkt das vom Feldblock Bi übertragene Signal. Die Elektrode 21 ist mit dem Ausgangsende des Verstärkers 20 verbunden. Die Mehrzahl von (nicht gezeigten) Kissen gemäß obiger Darstellung stellt Kissen für ein Original-Taktsignal CKO, ein Wahlsignal SEL, eine Setzperiodeninformation TSI etc. bereit.
2A ist ein Blockdiagramm, welches einen Aufbau eines jeden Feldblocks Bi (i = 1 bis 20) im Bildsensor 1 der ersten Ausführungsform von 1 zeigt.
Wie in 2A gezeigt, hat der Feldblock Bi (i = 1 bis 20) ein Unterfeld 3, eine Unterfeldsteuerung 5, einen A/D-Wandler 7, einen Steuertaktgenerator 9 und einen Teiler 90. Das Unterfeld 3 hat eine Mehrzahl von Elementzellen 2, die in Gitterform angeordnet sind, und wirkt als Bildsensor des MOS-Typs. In dem Unterfeld 3 hat jedes Bildelement 2 ein fotoelektrisches Wandlerelement 2a und einen kontaktlosen Schalter 2b, durch welchen ein Erkennungssignal oder Lichtsignale, die von dem fotoelektrischen Wandlerelement 2a, beispielsweise einer Fotodiode, ausgegeben werden, ausgelesen wird. Die Unterfeldsteuerung 5 erzeugt Steuersignale C1 bis Cp zur sequenziellen Auswahl eines der kontaktlosen Schalter 2b in dem Unterfeld 3. Der A/D-Wandler 7 empfängt das Erkennungssignal Vin von der Bildelementzelle 2, die durch den Zustand EIN des kontaktlosen Schalters 2b gewählt wurde, auf der Grundlage der Steuersignale C1 bis Cp, die von der Unterfeldsteuerung 5 geliefert werden, führt eine Analog-zu-Digital-Wandlung (A/D) für das Erkennungssignal Vin durch und liefert digitale Daten DT als Ergebnis der A/D-Wandlung an das Ausgangskissen Po entsprechend dem ausgewählten Feldblock Bi. Der Teiler 90 erzeugt ein Abtasttaktsignal CKS und gibt dieses an den A/D-Wandler 7. Das Steuertaktsignal 9 erzeugt ein Steuertaktsignal CKC und einen Eingangsimpuls Pin. Die Unterfeldsteuerung 5 und der Teiler 90 arbeiten basierend auf dem Steuertaktsignal CKC. Die Unterfeldsteuerung 5 und der A/D-Wandler 7 arbeiten basierend auf dem Eingangsimpuls Pin und dem Abtasttaktsignal CKS.
In der nachfolgenden Erläuterung sind alle Unterfelder 3, welche in den Feldblöcken Bi (i = 1 bis 20) beteiligt sind, als „lichtempfangendes Elementfeld“ bezeichnet, und alle A/D-Wandler in dem Bildsensor 1 werden als ,,A/D-Wandlerabschnitt‟ bezeichnet.
Der Steuertaktgenerator 9 empfängt ein Original-Taktsignal CKO und ein Wahlsignal SEL, übertragen von der Sensorsteuerung 30. Der Teiler 90 empfängt eine Setzperiodeninformation TSI, die von der Sensorsteuerung 30 übertragen wird. Der Steuertaktgenerator 9 arbeitet basierend auf dem Wahlsignal SEL und dem Original-Taktsignal CKO.
Der Sensorsteuerabschnitt 30 hat einen Flüssigkristalloszillator, der problemlos auf dem Markt verfügbar ist. Der Flüssigkristalloszillator erzeugt das Original-Taktsignal CKO und liefert es an den Steuertaktgenerator 9.
Die Setzperiodeninformation TSI gibt Informationen betreffend eine Divisionsziffer „d“ des Steuertaktsignals CKC an, um ein Abtasttaktsignal CKS einer Periode TS zu erhalten.
Wenn in einem konkreten Beispiel der Pegel des Wahlsignals SEL die Erlaubnis anzeigt, den A/D-Wandlervorgang zu beginnen, teilt der Teiler 90 das Steuertaktsignal CKC in das Abtasttaktsignal CKS der Periode TS, welche auf der Grundlage der Setzperiodeninformation TSI gesetzt wurde, und der Steuertaktsignalgenerator 9 erzeugt den Eingangsimpuls Pin, der zum gleichen Zeitpunkt wie das Abtasttaktsignal CKS ansteigt, wie in 2B gezeigt.
2B ist ein Zeitdiagramm, das den Betrieb des Feldblocks Bi im Bildsensor 1 der ersten Ausführungsform zeigt.
Die Unterfeldsteuerung 5 erzeugt die Steuersignale C1 bis Cp, welche während einer Periode des Abtasttaktsignals CKS in sequenzieller Reihe einen hohen Pegel annehmen, wie in 2B gezeigt, und zwar gemäß dem Steuertaktsignal CKC und dem Eingangsimpuls Pin. Das heißt, die Erkennungssignale von den Bildelementzellen 2 in dem Unterfeld 3 werden in sequenzieller Reihenfolge zu jeder Setzperiode TS dem A/D-Wandler 7 zugeführt.
3 ist ein Blockdiagramm, das den Aufbau des A/D-Wandlers 7 im Feldblock Bi zeigt.
Wie in 3 gezeigt, hat der A/D-Wandler einen Impulsverzögerungsschaltkreis 10 und ein Latch/Encoder 12. Der Impulsverzögerungsschaltkreis 10 besteht aus einer Mehrzahl von Verzögerungseinheiten DU, die in Serie verbunden sind und eine Mehrzahl von Stufen bilden. Jede Verzögerungseinheit DU gibt den Eingangsimpuls Pin mit einer bestimmten Verzögerungszeit aus. Das Latch/Encoder 12 speichert den Spannungspegel des Eingangsimpulses Pin von jeder Verzögerungseinheit Du an einer steigenden Flanke des Abtasttaktsignals CKS zwischen, wandelt das zwischengespeicherte Erkennungssignal in digitale Daten DT einer bestimmten Anzahl von Bits, welches auch die Anzahl von Stufen der Verzögerungseinheit DU angibt, gezählt von der ersten Stufe her, und gibt die digitalen Daten DT aus. Insbesondere zeigen die Bezugszeichen (1), (2), (3), (4) ... in 3 die Stufennummer einer jeden entsprechenden Verzögerungseinheit DU.
Jede Verzögerungseinheit DU, welche den Impulsverzögerungsschaltkreis 10 bildet, ist aus Gatterschaltkreisen, beispielsweise Invertern. Die Eingangsspannung Vin, genauer gesagt, das Erkennungssignal oder das Lichtsignal Vin, empfangen von den Bildelementen 2, wird als Sollspannung der A/D-Wandlung einer jeden Verzögerungseinheit DU über einen Puffer 14 zugeführt.
Folglich wird die Länge einer Verzögerungszeit in jeder Verzögerungseinheit DU eine Zeit entsprechend dem Pegel der Eingangsspannung Vin (Erkennungssignal). Weiterhin ist die Anzahl der Verzögerungseinheiten DU, durch welche der Eingangsimpuls Pin während einer Periode des Abtastsignals CKS läuft, d. h. während der Abtastzeitperiode TS (als Setzperiode), proportional zum Pegel der Eingangsspannung Vin (d. h. dem Pegel des Erkennungssignals).
Die Festlegung ist so, dass die Abtastzeitperiode TS geeignet länger als die Verzögerungszeit der Verzögerungseinheit DU ist (beispielsweise mehr als einige -zig-mal der Verzögerungszeit der Verzögerungseinheit DU). Die Anzahl der Stufen der Verzögerungseinheiten DU in dem Impulsverzögerungsschaltkreis 10 wird nicht geringer als einige zehn bis einige hundert Stufen gesetzt, um den Fall zu vermeiden, dass der Eingangsimpuls Pin bei Verstreichen der Setzperiode TS bereits den Impulsverzögerungsschaltkreis 10 durchlaufen hat.
Die 4A und 4B sind Diagramme, welche die Änderung des Ausgangs von jeder Verzögerungszeit DU während des Durchlaufs des Eingangsimpulses Pin im Impulsverzögerungsschaltkreis 10 zeigen. Insbesondere zeigt 4A den Fall unterschiedlicher Eingangsspannungen Vin (hochpegelig und niedrigpegelig) und 4B zeigt den Fall unterschiedlicher Abtastzeitperioden (Setzperioden) TS.
Wie in 4A gezeigt, wird, wenn die Eingangsspannung Vin unter der Bedingung eines festen Wertes der Abtastzeitperiode TS einen hohen Pegel annimmt, die Verzögerungszeit des Eingangsimpulses Pin in jeder Verzögerungseinheit DU kurz. Das heißt, die Anzahl von Stufen von den Verzögerungseinheiten, durch welche der Eingangsimpuls Pin während der Abtastzeitperiode TS läuft, steigt somit an. In dem in 4A oberen Fall wird die Anzahl von Stufen zehn, d. h. (1) bis (10). Im Gegensatz hierzu, wenn die Eingangsspannung Vin unter der Bedingung eines festen Wertes der Abtastzeitperiode TS einen niedrigen Pegel annimmt, wird die Verzögerungszeit des Eingangsimpulses Pin in jeder Verzögerungseinheit DU lang. Das heißt, die Anzahl von Stufen der Verzögerungseinheiten, durch welche der Eingangsimpuls Pin während der Abtastzeitperiode TS läuft, wird entsprechend verringert. Das heißt, im unteren Fall von 4A ist die Anzahl der Stufen sieben, d. h. (1) bis (7).
Wenn die Abtastzeitperiode TS einen konstanten Wert annimmt, ändert sich der Ausgang vom Latch/Encoder 12 gemäß dem Spannungspegel der Eingangsspannung Vin, und die digitalen Daten DT werden numerische Datenwerte, erhalten durch Durchführung der A/D-Wandlung an der Eingangsspannung Vin.
Zusätzlich und wie in 4B gezeigt, wenn die Abtastzeitperiode unter der Bedingung eines festen Wertes der Eingangsspannung Vin kurz wird, das heißt, bei einem konstanten Wert der Verzögerungszeit in jeder Verzögerungseinheit DU, wird die Anzahl von Stufen der Verzögerungseinheiten DU, durch welche der Eingangsimpuls Pin während der Abtastzeitperiode TS läuft, verringert. Im oberen Fall von 4B wird die Anzahl von Stufen sieben, d. h. (1) bis (7).
Im Gegensatz hierzu, wenn die Abtastzeitperiode unter der Bedingung eines festen Wertes der Eingangsspannung Vin lang wird, d. h. bei einem konstanten Wert der Verzögerungszeit einer jeden Verzögerungseinheit DU, wird die Anzahl von Stufen der Verzögerungseinheiten DU, durch welche der Eingangsimpuls Pin während der Abtastzeitperiode TS läuft, erhöht. Im unteren Fall von 4B wird die Anzahl von Stufen zehn, d. h. (1) bis (10).
Das heißt, wenn die Abtastzeitperiode TS lang wird, wird die Eingangsspannung Vin mit mehr Bitnummern encodiert. Mit anderen Worten, der Latch/Encoder 12 kann die digitalen Daten DT mit einer hohen Auflösung ausgeben.
Wenn die Abtastzeitperiode TS einen konstanten Wert annimmt, ändert sich der Ausgang vom Latch/Encoder 12 entsprechend dem Spannungspegel der Eingangsspannung Vin, und die digitalen Daten DT werden numerische Datenwerte, erhalten durch Durchführung der A/D-Wandlung an der Eingangsspannung Vin.
In dem Bildsensor 1 mit dem oben beschriebenen Aufbau gemäß der ersten Ausführungsform werden die Feldblöcke Bi (i = 1 bis 20) basierend auf dem Wahlsignal SEL ausgewählt, und alleine die ausgewählten Feldblöcke arbeiten und die A/D-Wandlung wird am Erkennungssignal von jedem Bildelement, welches das Unterfeld 3 in dem ausgewählten Feldblock Bi bildet, durchgeführt, und die digitalen Daten DT als Ergebnis der A/D-Wandlung werden in sequenzieller Reihe durch das Ausgangskissen Po entsprechend dem ausgewählten Feldblock ausgegeben.
Es ist möglich, die Auflösung der A/D-Wandeldaten (als digitale Daten DT) durch Einstellen der Setzzeitperiode TS einzustellen.
Nachfolgend wird der Heranzoom-Datensammelvorgang für einen festgelegten Bereich im Bildsensor 1 mit dem obigen Aufbau der ersten Ausführungsform unter Bezugnahme auf 5 beschrieben, wobei insbesondere der Bildsensor 1 von der Sensorsteuerung 30 gesteuert wird. In der Beschreibung bedeutet „Heranzoomen“ auch „Hochzoomen“.
5 ist ein Flussdiagramm, welches den Heranzoom-Datensammelvorgang zeigt, der vom Bildsensor 1 gemäß der ersten Ausführungsform von 1 durchgeführt wird.
Zuerst werden die Zielfeldblöcke Bi, welche zu bearbeiten sind, und die Anzahl „n“ der Zielfeldblöcke Bi basierend auf einem Heranzoom-Anweisungssignal spezifiziert, welches von einer externen Vorrichtung des Feldblock Bi zugeführt wird, beispielsweise der Sensorsteuerung 30 (Schritt S110).
Basierend auf der Gesamtzahl „m“ der Feldblöcke und der Anzahl „n“ der im Schritt S110 spezifizierten Zielfeldblöcke wird die Vergrößerung „k“ (= m/n) berechnet (Schritt S120). Zusätzlich wird die Setzzeitdauer TS (= k × TS0) berechnet, indem die Vergrößerung „k“ mit der Grundabtastperiode TSO multipliziert wird (Schritt S130).
Die Grundabtastzeitperiode TSO ist eine Verarbeitungszeitperiode pro Bildelement unter der Bedingung, dass die A/D-Wandlung für alle Feldblöcke Bi (i bis m) durchgeführt wird, wenn die erlaubbare Zeit für eine Bildebene vorab bestimmt wird.
Das heißt, die Grundabtastzeitperiode TSO ist gegeben als T1/S (TS0 = T1/S), wobei T1 eine erlaubbare Zeit zur Bearbeitung eines Bildes ist, und S ist die Gesamtanzahl (S = m × p) der Bildelementzellen in dem Bildsensor 1.
Nachfolgend wird die Variable „i“ auf eins initialisiert (i = 1) (Schritt S140). Es wird dann beurteilt, ob der Feldblock Bi ein zu bearbeitendes Ziel ist oder nicht (Schritt S150). Wenn das Beurteilungsergebnis anzeigt, dass der Feldblock Bi das Ziel ist, werden das Wahlsignal SEL und das Setzzeitperiodensignal TS, berechnet im Schritt S130, dem Feldblock Bi zugeführt. Bei Zufuhr dieser Signale SEL und TS wird mit der A/D-Wandlung für den Feldblock Bi begonnen (Schritt S160).
Zu diesem Zeitpunkt werden die A/D-gewandelten Daten (als digitale Daten DT), die durch das Ausgangskissen Po erhalten werden, in einem Speicher (nicht gezeigt) gespeichert oder einem digitalen Signalprozessor DSP (in der Zeichnung weggelassen) in einer folgenden Stufe zugeführt.
Nach Abschluss des Vorgangs im Schritt S160 oder wenn das Beurteilungsergebnis anzeigt, dass der Feldblock Bi nicht das zu bearbeitende Ziel ist, wird die Variable „i“ um 1 inkrementiert (Schritt S170) und es wird beurteilt, ob die inkrementierte Variable „i“ größer als die Gesamtzahl „n“ der Feldblöcke Bi ist oder nicht (Schritt S180).
Wenn die Variable „i“ nicht größer als „m“ ist (i ≤ m), kehrt der Ablauf zum Schritt S150 zurück, und die Schritte von S150 bis S170 werden wiederholt. Wenn die Variable „i“ größer als „m“ ist (i > m), wird die A/D-Wandlung abgeschlossen.
6 ist ein Blockdiagramm, welches den Aufbau des Bildsensors zeigt und insbesondere Feldblöcke zeigt, die in der Mehrzahl von Feldblöcken gewählt sind, und Peripherieeinheiten zur Verwendung bei der Heranzoom-Datensammlung in dem Bildsensor gemäß der ersten Ausführungsform zeigt.
Wenn beispielsweise gemäß 6 die Gesamtzahl „m“ der Feldblöcke Bi 20 ist (m = 20) und die vier Feldblöcke B7, B8, B12 und B13 in einem Bereich A1 die zu bearbeitenden Ziele sind, ist die Anzahl „n“ der Feldblöcke vier (n = 4) und die Vergrößerung „k“ ist 5 (k = m/n = 20/4 = 5). Das heißt, die A/D-Wandlung im Bildsensor 1 der ersten Ausführungsform verwendet nur vier Feldblöcke, die für dien Heranzoomvorgang notwendig sind, und nicht alle Feldblöcke B1 bis B20, und der A/D-Wandlervorgang wird mit einer Abtastperiode (Setzperiode) TS durchgeführt, die das fünffache der Grundabtastperiode TS0 beträgt. Mit anderen Worten, die A/D-gewandelten Daten (digitalen Daten DT), die nur von den Feldblöcken übertragen werden, die für den Heranzoomvorgang notwendig sind, werden gesammelt. Die gesammelten digitalen Daten haben im Vergleich zum üblichen Fall eine hohe Auflösung.
Der Bildsensor 1 der ersten Ausführungsform liefert die digitalen Daten DT und deren Auflösungsinformation wie die Vergrößerung „k“ an die Vorrichtungen, beispielsweise einen DSP, in der nachfolgenden Stufe. Bei Empfang dieser Daten und Informationen können die Vorrichtungen in der folgenden Stufe die digitalen Daten DT basierend auf der Information betreffend die Auflösung verarbeiten.
Wie oben im Detail beschrieben, ist der A/D-Wandler 7 pro Feldblock Bi im Bildsensor 1 der ersten Ausführungsform ausgebildet, das heißt, der A/D-Wandler 7 ist pro Unterfeld 3 vorgesehen, in welchem die Mehrzahl von Bildelementen 2 in einer zweidimensionalen Anordnung (2D) angeordnet ist.
Gemäß dem Bildsensor der ersten Ausführungsform kann die A/D-Wandlung beim Vorgang der Heranzoomfunktion nur an den Erkennungsdaten (oder dem Lichtsignal) durchgeführt werden, welche von den Unterfeldern 3 (Feldblock Bi) erhalten werden, die in dem Zielbereich der Heranzoomfunktion beteiligt sind. Da es möglich ist, die Verarbeitung von Erkennungsdaten von den Unterfeldern 3 anders als dem Bereich auszuschließen, der die Zielunterfelder für den Heranzoomprozess enthält, kann der Heranzoomvorgang effizient mit hoher Geschwindigkeit durchgeführt werden.
Weiterhin ist es bei dem Bildsensor 1 der ersten Ausführungsform möglich, problemlos eine Hochleistungsverarbeitung durchzuführen, indem eine Mehrzahl von Bereichen für den Heranzoomprozess gewählt wird und dem Heranzoomen in den unterschiedlichen Bereichen eine unterschiedliche Größe verliehen wird.
Da weiterhin bei dem Bildsensor 1 der ersten Ausführungsform der A/D-Wandler 7 benachbart dem entsprechenden Unterfeld 3 im Feldblock Bi angeordnet ist, ist es möglich, eine minimale Länge der Übertragungsleitung vorzusehen, durch welche das Erkennungssignal (analoges Signal) von jedem Bildelement 2 dem A/D-Wandler 7 übertragen wird. Mit dieser minimalen Länge kann die Überlagerung von Rauschen in den Übertragungsleitungen unterdrückt werden. Es ist damit möglich, A/D-gewandelte Daten mit hoher Genauigkeit zu erhalten und ein zweidimensionales Bildsignal mit hoher Genauigkeit zu erhalten.
Weiterhin wird bei dem Bildsensor 1 der ersten Ausführungsform ein A/D-Wandlerschaltkreis des Impulsverzögerungstyps für den A/D-Wandler 7 verwendet. Da die Gesamtheit des A/D-Wandlerschaltkreises des Impulsverzögerungstyps aus digitalen Schaltkreisen aufgebaut ist, ist es möglich, die Größe des A/D-Wandlers zu verringern, und es ist auch möglich, die Größe des IC-Chips zu verringern, auf dem der Bildsensor 1 der ersten Ausführungsform ausgebildet ist.
Da weiterhin der A/D-Wandlerschaltkreis des Impulsverzögerungstyps als eine der A/D-Wandlerinformationen die Anzahl von Stufen verwendet, durch welche das Impulssignal während der Abtastperiode läuft, ist es möglich, den Grad der Auflösung der A/D-gewandelten Daten (digitalen Daten DT) auf einen beliebigen Wert zu ändern, indem die Zeitlänge der Abtastperiode erhöht wird.
Weiterhin wird, wenn bei dem Bildsensor 1 der ersten Ausführungsform die A/D-Wandlerdaten, die für den Heranzoomprozess notwendig sind, gesammelt werden, der A/D-Wandlerprozess nur unter Verwendung von n-Feldblöcken durchgeführt, die als Feldblöcke gewählt werden, welche in dem Zielbereich für den Heranzoomprozess beteiligt sind, und die Abtastperiode (Setzperiode) TS wird auf das k-fache (k = m/n) der Grundabtastperiode TS0 gesetzt. Folglich kann die Prozesszeit für die verbleibenden Zellblöcke Bi, die in dem Zielbereich für den Heranzoomprozess nicht beteiligt sind, als Zeit für den A/D-Wandlerprozess der Bildelementzellen 2 verwendet werden, die in dem Zielbereich beteiligt sind. Das heißt, die Zeitlänge für den A/D-Wandlerprozess der Bildelementzellen 2, die in dem Zielbereich beteiligt sind, kann damit erhöht werden.
Folglich können, ohne die Zeitlänge zur Verarbeitung der Gesamtheit der Bildebene in der Gesamtheit des Bildsensors 1 zu ändern oder ohne Durchführung mechanischer Maßnahmen (beispielsweise Bewegen oder Einstellung einer Linsenposition) an einem aufwändigen optischen System, hochpräzise A/D-gewandelte Daten erhalten werden und der Heranzoom-Vorgang kann mit einer hohen Auflösung durchgeführt werden.
Weiterhin werden bei der ersten Ausführungsform die Steuersignale C1 bis Cp synchron mit dem Abtasttaktsignal CKS erzeugt und die Perioden der Steuersignale C1 bis Cp werden auf ganzzahlige Vielfache der Periode des Abtasttaktsignals CKS gesetzt. Es ist damit möglich, Hochfrequenzrauschen zu beseitigen, welches durch das Steuertaktsignal während des Betriebs des A/D-Wandlers 7 bewirkt wird, der als A/D-Wandlerschaltkreis des Impulsverzögerungstyps aufgebaut ist. Weiterhin ist es möglich, wirksam Rauschkomponenten zu beseitigen, die durch die Steuersignale C1 bis Cp verursacht werden. Somit kann der Bildsensor 1 der ersten Ausführungsform Rauschkomponenten beseitigen, welche synchron mit dem Abtasttaktsignal CKS sind und kann A/D-gewandelte Daten mit hoher Präzision in einem großen Dynamikbereich erhalten.
Obgleich bei der ersten Ausführungsform die A/D-gewandelten Daten durch Betrieb der Feldblöcke nacheinander erhalten werden, ist die vorliegende Erfindung nicht auf diese Ausführungsform beschränkt. Beispielsweise ist es akzeptabel, den A/D-Wandlerprozess durch die Mehrzahl von Feldblöcken parallel durchzuführen, um die Gesamtheit der Bildebene mit hoher Geschwindigkeit zu erhalten.
Obgleich die Setzperiode TS abhängig von der Anzahl „n“ der Feldblöcke geändert wird, welche als Ziel beim Heranzoomvorgang in der ersten Ausführungsform spezifiziert sind, ist es möglich, die Setzperiode TS auf einen festen Wert, beispielsweise die Grundabtastperiode TSO zu setzen oder es ist akzeptabel, die Setzperiode TS auf einen beliebigen Wert zu setzen, wenn eine Änderungszulässigkeitsanweisung empfangen wird, die von einer externen Vorrichtung kommt.
Zweite Ausführungsform
Nachfolgend wird ein Bildsensor gemäß der zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Der Unterschied zwischen der ersten Ausführungsform und der zweiten Ausführungsform ist die Datensammlung beim Heranzoomvorgang (oder Hochzoomvorgang).
7 ist ein Flussdiagramm, welches den Vorgang der Heranzoomdatensammlung beim Bildsensor gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Zuerst werden die zu bearbeitenden Zielfeldblöcke Bi und die Anzahl „n“ der Zielfeldblöcke Bi basierend auf dem Heranzoomanweisungssignal spezifiziert, welches von einer externen Vorrichtung des Feldblocks Bi geliefert wird, beispielsweise der Sensorsteuerung 30 (Schritt S210).
Basierend auf der Gesamtzahl „m“ der Feldblöcke Bi und der Anzahl „n“ der im Schritt S210 spezifizierten Zielfeldblöcke wird eine Iterationszahl „k“ (= [m/n]) berechnet und eine Variable „j“ wird auf 1 initialisiert (Schritt 220), wobei [x] einen ganzzahligen Teil des Werts „x“ bedeutet.
Nachfolgend wird die Variable „i“ zur Identifizierung des Feldblocks Bi auf „1“ initialisiert (Schritt S230). Es wird dann beurteilt, ob der Feldblock Bi ein zu bearbeitendes Ziel ist, welches im Schritt S210 spezifiziert wurde, oder nicht (Schritt S240).
Wenn der Feldblock Bi das Ziel ist, werden das Wahlsignal SEL und das Setzzeitperiodensignal TS (welches bei dieser zweiten Ausführungsform das gleiche wie die Grundabtastperiode TS0 ist) dem Feldblock Bi zugeführt. Bei Zufuhr dieser Signale SEL und TS wird die A/D-Wandlung für den Feldblock Bi durchgeführt (Schritt S250).
Zu diesem Zeitpunkt werden die A/D-gewandelten Daten (als digitale Daten DT), die über das Ausgangskissen Po erhalten werden, in einem Speicher (nicht gezeigt) gespeichert.
Nach Abschluss des Ablaufs im Schritt S250 oder wenn das Beurteilungsergebnis im Schritt S240 angibt, dass der Feldblock Bi nicht das zu bearbeitende Ziel ist, wird die Variable „i“ um 1 inkrementiert (Schritt S160) und es wird beurteilt, ob die inkrementierte Variable „i“ nicht größer als die Gesamtanzahl „m“ der Feldblöcke Bi ist oder nicht (Schritt S270).
Wenn die Variable „i“ nicht größer als „m“ ist (i ≤ m), kehrt der Ablauf zum Schritt S240 zurück und die Schritte von S240 bis S260 werden wiederholt. Wenn die Variable „i“ größer als m ist (i > m), wird die Variable „j“ um 1 inkrementiert (Schritt S280).
Nachfolgend wird beurteilt, ob die Variable „j“ nicht größer als die Iterationszahl „k“ oder nicht, die im Schritt S220 gesetzt wurde (Schritt S290).
Wenn die Variable „j“ nicht größer als der Wert „k“ ist (j ≤ k), kehrt der Ablauf zum Schritt S230 zurück und die Schritte von S230 bis S280 werden wiederholt. Wenn im Gegensatz hierzu die Variable „j“ größer als „k“ ist (j > k), wird ein Mittelwert oder ein Durchschnittswert der A/D-gewandelten Daten (digitalen Daten DT) der k-ten Iteration berechnet und als A/D-gewandelte Daten in der folgenden Stufe den externen Vorrichtungen ausgegeben. Der Heranzoom-Datensammelvorgang ist dann abgeschlossen.
Wenn beispielsweise gemäß 6 die Feldblöcke B5, B7, B8, B10, B12 und B13 in den Bereichen A1 und A2 als zu bearbeitende Ziele beteiligt sind, beträgt die Anzahl „n“ der Feldblöcke 6 (n = 6) und die Anzahl „k“ der Iteration beträgt 3 (k = [20/6] = 3). Daher wird die A/D-Wandlung nur für die Feldblöcke B7, B8, B12 und B13 während der Verarbeitungszeit für eine Bildebene nur dreimal durchgeführt und der Mittelwert oder Durchschnittswert der während der drei Iterationsvorgänge erhaltenen A/D-gewandelten Daten wird in der folgenden Stufe verwendet. D.h., bei dem Heranzoom-Datensammelprozess bei der zweiten Ausführungsform erhalten die A/Dgewandelten Daten (digitalen Daten DT), die nur von dem Zielbereich beim Heranzoom-Prozess erhalten wurden, im Vergleich zu den A/D-gewandelten Daten, die bei einer üblichen Verarbeitung erhalten werden, eine hohe Genauigkeit oder haben diese.
Wie oben beschrieben, wenn bei der zweiten Ausführungsform die A/D-gewandelten Daten zur Verwendung bei dem Heranzoomprozess vom Bildsensor 1 erhalten werden, werden nur die „n“ Feldblöcke Bi abgearbeitet, welche als Zielfeldblöcke für die A/D-Wandlung gewählt wurden, die in dem Zielbereich des Heranzoomvorgangs beteiligt sind. Weiterhin wird die A/D-Wandlung „k“ mal (k = [m/n]) für jede Bildelementzelle 2, die in den Feldblöcken Bi enthalten sind, welche als Ziel bei dem Heranzoomprozess gewählt wurden, durchgeführt, und der Durchschnittswert der A/D-gewandelten Daten von „k“ mal wird berechnet. Die externe Vorrichtung (nicht gezeigt) in der folgenden Stufe verarbeitet den Durchschnittswert der A/D-gewandelten Daten von k-mal, übertragen von dem Bildsensor 1 der zweiten Ausführungsform, als Heranzoomdaten.
D.h., im Vergleich zu einem herkömmlichen Bildsensor kann der Bildsensor der zweiten Ausführungsform die Bearbeitungszeit für die A/D-Wandlung jeder Bildelementzelle 2 erhöhen, die in den Zielfeldblöcken für den Heranzoomprozess beteiligt sind, und zwar um die Bearbeitungszeitlänge, die für die nicht als Ziel gelegten Feldblöcke notwendig ist.
Folglich ist es wie beim Effekt und dem Betrieb des Bildsensors der ersten Ausführungsform möglich, A/D-gewandelte Daten hoher Auflösung oder hoher Unterteilung zu erhalten und einen Heranzoomprozess mit hoher Auflösung zu realisieren und durchzuführen, ohne dass die Bearbeitungszeit für eine Bildebene des Bildsensors geändert wird und ohne die Notwendigkeit, irgendeine mechanische Handhabung eines teuren optischen Systems vorzunehmen (beispielsweise die Linsenposition im optischen System einzustellen).
Obgleich die zweite Ausführungsform den Durchschnittswert der digitalen Daten k-mal berechnet, ist die vorliegende Erfindung nicht auf diese Art und Weise beschränkt. Beispielsweise ist es möglich, die Summe der A/D-gewandelten Daten von k-mal anstelle des Durchschnittswertes zu berechnen.
Dritte Ausführungsform
Nachfolgend wird ein Bildsensor der dritten Ausführungsform gemäß der vorliegenden Erfindung unter Bezugnahme auf 8 beschrieben.
8 ist ein Blockdiagramm, das den Aufbau eines A/D-Wandlerschaltkreises (und auch einen Teil eines Schaltkreisdiagramms) in einem Feldblock im Bildsensor gemäß der dritten Ausführungsform zeigt. Der Unterschied zwischen der dritten Ausführungsform und der ersten Ausführungsform liegt im Aufbau des A/D-Wandlerschaltkreises. Die verbleibenden Bestandteile der dritten Ausführungsform sind gleich wie bei der ersten Ausführungsform.
Wie in 8 gezeigt, ist eine Verzögerungseinheit DU einer Anfangsstufe, die einen Impulsverzögerungsschaltkreis 10a bildet, der den A/D-Wandlerschaltkreis 7a im Bildsensor der dritten Ausführungsform bildet, aus einem UND-Gatter DUa gebildet. Der Eingangsimpuls Pin als Auslösesignal mit einem Eingangsanschluss des UND-Gatters DUa eingegeben. Der andere Eingangsanschluss des UND-Gatters DUa ist mit dem Ausgangsanschluss der Verzögerungseinheit DU der Endstufe verbunden. Somit sind alle Verzögerungseinheiten DUa und DU, die den Impulsverzögerungsschaltkreis 10a bilden, in Ringform verbunden, so dass der Eingangsimpuls Pin durch die Verzögerungseinheit DUa und DU umläuft. D.h., die Impulsverzögerungseinheit Ca ist als Ringverzögerungsleitung (RDL) ausgebildet.
Der A/D-Wandlerschaltkreis 7a hat weiterhin einen Zähler 16 und einen Latch-Schaltkreis 18. Der Zähler 16 zählt die Umlaufzahl des Eingangsimpulses Pin in dem Impulsverzögerungsschaltkreis 10a. Der Latch-Schaltkreis 18 führt eine Zwischenspeicherung des Zählwerts vom Zähler 16 an einer steigenden Flanke des Abtasttaktsignals CKS durch.
Der A/D-Wandlerschaltkreis 7 mit einem solchen Aufbau gemäß obiger Beschreibung gibt die digitalen DT aus, welche aus unteren Bitdatenwerten „a“ und oberen Bitdatenwerten „b“ bestehen. Die unteren Bitdatenwerte „a“ geben den digitalen Datenspannungspegel der Eingangsspannung Vin, ausgegeben von dem Latch-Encoder 12 wieder. Die oberen Bitdatenwerte „b“ geben den Zählwert wieder, der vom Zähler 16 ausgegeben wird. Diese oberen Bitdatenwerte und unteren Bitdatenwerte stellen auch den Spannungspegel der Eingangsspannung Vin dar.
Nebenbei gesagt, der A/D-Wandlerschaltkreis 7 der ersten Ausführungsform gemäß 3 benötigt einige 10 bis einige 100 Verzögerungseinheiten DU, um den Impulsverzögerungsschaltkreis 10 zu bilden. Im Gegensatz hierzu benötigt der A/D-Wandlerschaltkreis 7a der dritten Ausführungsform gemäß 8 nur 8 bis 16 Verzögerungseinheiten DUa und DU, um den Impulsverzögerungsschaltkreis 10a zu bilden. Dies kann die Anzahl von Verzögerungseinheiten wesentlich verringern und auch die Größe des Bildsensors 1 verringern und ermöglicht eine Miniaturisierung des IC-Chips, auf dem der Bildsensor angeordnet ist.
Vierte Ausführungsform
Nachfolgend wird der Bildsensor der vierten Ausführungsform gemäß der vorliegenden Erfindung unter Bezugnahme auf 9 beschrieben.
9 ist ein Blockdiagramm, das den Aufbau eines Bildsensors zeigt und insbesondere die Anordnung einer Mehrzahl von Feldblöcken und Peripherieeinheiten in dem Bildsensor gemäß der vierten Ausführungsform zeigt. Wie in 9 dargestellt, hat jeder Feldblock Bi des Bildsensors 1a der vierten Ausführungsform anstelle des A/D-Wandlers 7 einen Pufferschaltkreis 8. Der A/D-Wandler 7 liegt zwischen benachbarten Ausgangskissen Po, die am Umfangsabschnitt des IC-Chips angeordnet sind.
Der Pufferschaltkreis 8 ist ein kleiner Schaltkreis, da er aus einer kleinen Anzahl von Transistoren im Vergleich zu dem A/D-Wandler 7 aufgebaut ist.
Der Aufbau der vierten Ausführungsform kann den Totbereich verringern, der in der Gesamtheit der Unterfelder 3, welche das Licht empfangende Elementfeld bilden, kein Licht empfängt. Der A/D-Wandler 7 in der vierten Ausführungsform verwendet den Totbereich, der in dem herkömmlichen Bildsensor und dem Bildsensor gemäß der ersten bis dritten Ausführungsform nicht verwendet wird. Somit kann der Bildsensor der vierten Ausführungsform den Bereich auf dem IC-Chip verringern, da in dem Totbereich der A/D-Wandler 7 angeordnet wird. Es ist auch möglich, den A/D-Wandler 7 in einem Bereich benachbart dem Ausgangskissen Po anzuordnen (d.h. dem Bodenbereich des Ausgangskissens Po) anstelle im Totbereich zwischen benachbarten Ausgangskissen Po.
Andere Ausführungsformen
Der Umfang der vorliegenden Erfindung ist nicht auf die obigen Ausführungsformen begrenzt und es ist akzeptabel, im Umfang der vorliegenden Erfindung die folgenden Ausführungsformen vorzusehen. Beispielsweise zeigen die ersten bis vierten Ausführungsformen der vorliegenden Erfindung einen Bildsensor des MOS-Typs, in welchem das Unterfeld 3 als Licht empfangendes Elementfeld in jedem Feldblock Bi ein paar aus fotoelektrischem Wandlerelement (Fotodiode) 2a und kontaktlosem Schalter 2b hat und das fotoelektrische Wandlerelement 2a gibt die analogen Daten durch Ein/Aus-Schalten des kontaktlosen Schalters 2b aus.
Es ist möglich, das Konzept der vorliegenden Erfindung auf einen Bildsensor des CCD-Typs anzuwenden, in welchem elektrische Ladungen von Fotodioden erhalten und analogen Registern übertragen werden, indem entsprechende Schalter für die Fotodioden gleichzeitig eingeschaltet werden und die in den analogen Registern gespeicherten elektrischen Ladungen werden sequentiell ausgegeben, indem diese elektrischen Ladungen in dem analogen Register basierend auf Taktimpulsen (Trägerwelle) verschoben werden.
Weiterhin, obgleich die obigen Ausführungsformen der vorliegenden Erfindung den Aufbau zeigen, bei dem das Licht empfangende Elementfeld in eine Mehrzahl von Unterfeldern 3 gleicher Form und Größe unterteilt ist, ist die vorliegende Erfindung nicht auf diese Ausgestaltung begrenzt. Es ist annehmbar, die Anzahl der Bildelementzellen 2, welche jedes Unterfeld 3 bilden und die Anordnung dieser Bildelementzellen 2 gemäß den Zwecken und Bedingungen der Anwendungen zu ändern, bei denen der Bildsensor der vorliegenden Erfindung zum Tragen kommt.
Merkmale und Effekte der vorliegenden Erfindung
Ein erster Aspekt der vorliegenden Erfindung betrifft die Ausgestaltung des Bildsensors und hat die folgenden Merkmale und Effekte. Der Bildsensor, der auf einem einzelnen IC-Chip angeordnet ist, hat ein Licht empfangendes Elementfeld und einen A/D-Wandlerabschnitt. In dem Licht empfangenden Elementfeld ist eine Mehrzahl von Bildelementzellen in einer zweidimensionalen Anordnung angeordnet und in eine Mehrzahl von Unterfeldern unterteilt. Jede Bildelementzelle hat wenigstens ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt ist so aufgebaut, dass er eine A/D-Wandlung an empfangenen Lichtsignalen (oder Erkennungssignalen) durchführt, die von dem Licht empfangenden Elementfeld übertragen werden. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Jeder der A/D-Wandler ist entsprechend einem jeden Unterfeld angeordnet.
Bei dem Bildsensor mit obigem Aufbau ist es möglich, eine Mehrzahl von Bereichen in dem Licht empfangenden Elementfeld zu wählen, welche Zielbereiche für den Heranzoomvorgang sind und unterschiedliche Heranzoomraten auf diese Mehrzahl von Bereichen anzuwenden. Somit hat die vorliegende Erfindung hohe Leistungsfähigkeit und kann mit einfachem Aufbau problemlos auch komplizierte Vorgänge durchführen.
Die A/D-Wandler, von denen je einer einem Unterfeld zugeordnet ist und welche den A/D-Wandlerabschnitt bilden, können an einer Position benachbart dem entsprechenden Unterfeld angeordnet werden oder sie können an einem Umfangsabschnitt des Lichtempfangenden Elementfelds angeordnet werden.
Im ersteren Fall, d.h., der A/D-Wandler ist benachbart dem entsprechenden Unterfeld angeordnet, ist es, da eine Übertragungsleitung minimaler Länge für die Übertragung von analogen Daten (Erkennungsdaten) zwischen dem Licht empfangenden Element und dem A/D-Wandler gebildet werden kann, möglich, überlappendes Störrauschen zu unterdrücken, das auf der Übertragungsleitung erzeugt wird und somit ist es möglich, A/D-gewandelte Daten mit hoher Präzision zu erhalten, sowie auch zweidimensionale Bildsignale. Da jedoch ein benachbart im entsprechenden Unterfeld angeordneter A/D-Wandler eine größere Schaltkreisgröße als jede Bildelementzelle hat, wird in dem Licht empfangenden Elementfeld ein Totbereich gebildet. im Gegensatz hierzu, im letzteren Fall, in dem die A/D-Wandler an dem Umfangsabschnitt des Licht empfangenden Elementfeldes angeordnet sind, ist ein Pufferschaltkreis benachbart dem entsprechenden Unterfeld nötig. Da der Pufferschaltkreis geringere Schaltkreisgröße als der A/D-Wandler hat, ist es möglich, den Totbereich in dem Licht empfangenden Elementfeld zu verringern. Weiterhin, wenn im letzteren Fall ein Kissen, durch welches das Erkennungssignal von dem A/D-Wandler ausgegeben wird, am Umfangsabschnitt des Licht empfangenden Elementfelds angeordnet wird, ist es bevorzugt, den A/D-Wandler zwischen benachbarten Kissen oder an dem Bodenende des Kissens anzuordnen. D.h., das Bodenende des Kissens ist ein freier Raum und die Benutzung des freien Raums kann die Gesamtgröße des IC-Chips verringern.
Es ist weiterhin bevorzugt, als A/D-Wandler einen A/D-Wandlerschaltkreis des Impulsverzögerungstyps zu verwenden, der aus einem Impulsverzögerungsschaltkreis und einem Kodierschaltkreis ist. Der Impulsverzögerungsschaltkreis hat eine Mehrzahl von Verzögerungseinheiten, die in Serienverbindung als Mehrzahl von Stufen verbunden sind, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des empfangenen Lichtsignals zu verzögern, welches vom entsprechenden Unterfeld übertragen wird. Der Kodierschaltkreis ist dafür ausgelegt, die Anzahl der Stufen der Verzögerungseinheiten zu erkennen, welche das Impulssignal während einer Messzeitperiode, welche eine Periode eines Abtasttaktsignals (CKS) ist, durchläuft, welche vorab festgelegt wurde, um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl von erkannten Stufen zu erzeugen und auszugeben.
Die gesamten Schaltkreise, welche den A/D-Wandlerschaltkreis des Impulsverzögerungstyps bilden, sind aus digitalen Schaltkreisen und haben sehr geringe Größe und können mit hoher Geschwindigkeit im Vergleich zu einem A/D-Wandler des sukzessiven Approximationstyps, eines A/D-Wandlers des Paralleltyps und eines A/D-Wandlers des Doppelintegrationstyps arbeiten, die gegenüber einem üblichen A/D-Wandler unterschiedlichen Aufbau haben. Es ist somit möglich, den Bildsensor mit geringer Größe und mit einer Hochgeschwindigkeitscharakteristik zu bilden.
Da der A/D-Wandlerschaltkreis des Impulsverzögerungstyps die A/D-gewandelten Daten als die Anzahl von Stufen der Verzögerungseinheiten ausgibt, durch welche ein Impulssignal während einer Abtastzeitdauer läuft, ist es möglich, die Auflösung bei der A/D-Wandlung beliebig zu ändern, sowie die Unterteilung der Erkennungsdaten, die vom Bildelement ausgegeben werden.
Mit anderen Worten, die vorliegende Erfindung kann den Heranzoomvorgang mit hoher Auflösung realisieren, ohne dass ein optisches System von hohem Preis gehandhabt wird (beispielsweise eine Verschiebung oder Einstellung der Position einer Linse auf mechanische Weise).
Ein zweiter Aspekt der vorliegenden Erfindung betrifft die Ausgestaltung des Bildsensors und hat die folgenden Merkmale und Effekte. Der Bildsensor, der auf einem einzelnen C-Chip angeordnet ist, hat ein Licht empfangendes Elementfeld und einen A/D-Wandlerabschnitt. In dem Licht empfangenden Elementfeld ist eine Mehrzahl von Bildelementzellen in einer zweidimensionalen Anordnung angeordnet und jede Bildelementzelle hat wenigstens ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt ist dafür ausgelegt, eine A/D-Wandlung empfangener Lichtsignale durchzuführen, die von dem Licht empfangenden Elementfeld übertragen werden. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Jeder A/D-Wandler hat einen Impulsverzögerungsschaltkreis und einen Kodierschaltkreis. Der Impulsverzögerungsschaltkreis hat eine Mehrzahl von Verzögerungseinheiten, die als mehrere Stufen in Serie verbunden sind, die dafür ausgelegt sind, ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel und des empfangenen Lichtsignals zu verzögern, das von dem entsprechenden Unterfeld übertragen wird. Der Kodierschaltkreis ist dafür ausgelegt, die Anzahl der Stufen der Verzögerungseinheiten zu erkennen, durch welche das Impulssignal während einer Messzeitdauer läuft, welche die Dauer eines Abtasttaktsignals (CKS) ist, die vorab gesetzt wurde, und um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl der erkannten Stufen auszugeben.
D.h., die Verwendung eines A/D-Wandlers des Impulsverzögerungstyps als A/D-Wandler in dem Bildsensor auf dem IC-Chip kann die Größe des gesamten IC-Chips passend verringern, selbst wenn in der vorliegenden Erfindung der A/D-Wandler für jedes Unterfeld angeordnet ist, oder nach dem Stand der Technik für jede Zeile angeordnet ist. Weiterhin kann die obige Ausgestaltung der vorliegenden Erfindung den Effekt erzielen, dass die Auflösung bei der A/D-Wandlung beliebig geändert werden kann.
Weiterhin, wenn der den A/D-Wandler bildende Impulsverzögerungsschaltkreis aus Ringformverzögerungsschaltkreisen gemacht ist, in welchen Verzögerungseinheiten in Serienverbindung in Ringform verbunden sind, ist es möglich, den Kodierschaltkreis so zu bilden, dass A/D-gewandelte Daten basierend auf einer Kombination der Anzahl der Umläufe und der Positionsinformation des Impulssignals erzeugt werden. Die Anzahl der Umläufe gibt die Anzahl der Umläufe des Impulssigals durch die ringförmigen Verzögerungseinheiten während der Messzeitdauer an. Die Positionsinformation des Impulssignals gibt die Position des Impulssignals in dem ringförmigen Verzögerungsschaltkreis bei Abschluss der Messzeitdauer an. Da bei dieser Ausgestaltung die Anzahl von Stufen im Impulsverzögerungsschaltkreis verringert werden kann, ist es möglich, die Größe des gesamten Schaltkreisbereichs und damit die Größe des IC-Chips zu verringern.
Bei den Bildsensoren mit den obigen Ausgestaltungen ist es, wenn ein A/D-Wandlerschaltkreis des Impulsverzögerungstyps als A/D-Wandler verwendet wird, bevorzugt, das Abtasttaktsignal CKS mit dem Steuertaktsignal CKC zu synchronisieren, mit dem die Steuersignale C1, C2, ... Cp erzeugt werden, um die Erkennungssignale von den Bildelementzellen auszugeben, welche das Licht empfangende Elementfeld bilden.
Insbesondere wird das Abtasttaktsignal erzeugt, indem das Steuertaktsignal CKS mit 1/d dividiert wird (d ist eine positive ganze Zahl). D.h., es ist bevorzugt, dass die Periode des Abtasttaktsignals ein ganzzahliges Vielfaches des Steuertaktsignals CKC ist. Es ist möglich, A/D-gewandelte Daten mit hoher Präzision zu erhalten, da der A/D-Wandlerschaltkreis des Impulsverzögerungstyps eine Rauschkomponente einer Frequenz beseitigen kann, welche ein ganzzahliges Vielfaches des Abtasttaktsignals CKS ist (vgl. japanische Patentoffenlegungs-Nr. JP 2003-65768 für nähere Informationen).
Es ist möglich, dass das Licht empfangende Elementfeld aus einem CMOS-Bildsensor oder aus einem CMOS-Bildsensor ist.
Weiterhin betrifft ein dritter Aspekt der vorliegenden Erfindung das Bildsensorsteuerverfahren und hat die folgenden Merkmale und Effekte. Bei dem Bildsensor mit dem Licht empfangenden Elementfeld und dem A/D-Wandlerabschnitt hat das Licht empfangende Elementfeld „m“ Unterfelder, wobei m = n × k, m > n, und m, n und k positive ganze Zahlen sind. Jedes Unterfeld besteht aus Bildelementzellen gleicher Anzahl. Jede Bildelementzelle hat ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Für jedes Unterfeld ist jeweils ein A/D-Wandler vorgesehen.
Das Bildsensorsteuerverfahren führt eine A/D-Wandlung unter Verwendung der ausgewählten Unterfelder für eine Messzeitperiode durch, welche vorab gegeben ist. Bei dem Verfahren wird bei der A/D-Wandlung unter Verwendung nur der ausgewählten Unterfelder die A/D-Wandlung k-mal für jede der Bildelementzellen durchgeführt, welche die ausgewählten Unterfelder bilden. Der Summenwert oder ein Durchschnittswert der A/D-Wandlerwerte aus der k-fachen Durchführung der A/D-Wandlungen wird als die auszugebenden A/D-gewandelten Daten verwendet.
D.h., bei dem Bildsensorsteuerverfahren wird die A/D-Wandlung nur für die ausgewählten Unterfelder durchgeführt und die verbleibende Prozesszeit anders als die Prozesszeit für die ausgewählten Unterfelder in der Zeitlänge, die zur Verarbeitung der gesamten Bildebene notwendig ist, wird zur wiederholten Durchführung der A/D-Wandlung der ausgewählten Unterfelder verwendet. Weiterhin wird ein Summenwert oder ein Durchschnittswert der A/D-gewandelten Daten für das gewählte Unterfeld berechnet und von dem Bildsensor an Vorrichtungen einer nachfolgenden Verarbeitungsstufe ausgegeben. Bei dem Bildsensorsteuerverfahren der vorliegenden Erfindung ist es somit möglich, die A/D-gewandelten Daten mit hoher Auflösung (hoher Unterteilung) zu erhalten, ohne dass die Gesamtbearbeitungszeitlänge geändert wird, die zur Durchführung des A/D-Wandlerprozesses einer Bildebene notwendig ist.
Ein vierter Aspekt der vorliegenden Erfindung betrifft ebenfalls das Bildsensorsteuerverfahren und hat die folgenden Merkmale und Effekte. Bei dem Bildsensor mit dem Licht empfangenden Elementfeld und dem A/D-Wandlerabschnitt hat das Licht empfangende Elementfeld „m“ Unterfelder, wobei m eine positive ganze Zahl ist. Jedes Unterfeld besteht aus Bildelementzellen gleicher Anzahl. Jede Bildelementzelle hat ein fotoelektrisches Wandlerelement. Der A/D-Wandlerabschnitt hat eine Mehrzahl von A/D-Wandlern. Jeder A/D-Wandler ist für je ein Unterfeld vorgesehen. Das Bildsensorsteuerverfahren hat den Schritt der Durchführung einer A/D-Wandlung unter Verwendung nur der Unterfelder, die für eine Messzeitdauer ausgewählt sind, bei der eine Auflösung der A/D-gewandelten Daten, die vom A/D-Wandlerabschnitt ausgegeben werden, geändert wird. Bei dem Bildsensorsteuerverfahren wird die A/D-Wandlung für die ausgewählten Unterfelder für die Messzeitdauer von m/n-mal durchgeführt, um die A/D-gewandelten Daten auszugeben.
D.h., der A/D-Wandler kann die A/D-gewandelten Daten mit hoher Auflösung gemäß dem Anstieg der Messzeitlänge ausgeben. Beispielsweise bei Durchführung eines Heranzoomvorgangs für die ausgewählten Unterfelder ist es möglich, die Messzeitlänge für die Bildelementzelle in den ausgewählten Unterfeldern um die Prozesszeit für die verbleibenden nicht ausgewählten Unterfelder zu erhöhen. Somit ist es bei dem Bildsensorsteuerverfahren der vorliegenden Erfindung möglich, die A/Dgewandelten Daten mit hoher Auflösung (hoher Unterteilung) zu erhalten, ohne dass die Gessamtbearbeitungszeitlänge geändert wird, die zur Durchführung des A/D-Wandlervorgangs für eine Bildebene notwendig ist.
Obgleich bestimmte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben wurden, versteht sich für den Fachmann auf dem Gebiet, dass verschiedene Abwandlungen und Alternativen zu diesen Details im Licht der gesamten Lehre der Offenbarung entwickelt werden können. Folglich sind die beschriebenen besonderen Anordnungen als rein illustrativ zu verstehen und sollen den Umfang der vorliegenden Erfindung nicht einschränken, wie er durch die nachfolgenden Ansprüche und aller Äquivalente hiervon in voller Breite angegeben ist.

Claims

Bildsensor (1, 1a), angeordnet auf einem einzelnen IC-Chip und aufweisend: ein Licht empfangendes Elementfeld, in dem eine Mehrzahl von Bildelementzellen (2) in einer zweidimensionalen Anordnung angeordnet und in eine Mehrzahl von Unterfeldern (Bi) unterteilt ist, wobei jede Bildelementzelle (2) zumindest ein fotoelektrisches Wandlerelement (2a) aufweist; einen Analog-zu-Digital-Wandlerabschnitt, der dafür ausgelegt ist, eine A/D-Wandlung empfangener Lichtsignale durchzuführen, welche von dem Licht empfangenden Elementfeld empfangen werden, wobei der Analog-zu-Digital-Wandlerabschnitt: eine Mehrzahl von A/D-Wandlern (7), wobei jeder der A/D-Wandler, die in jedem der Unterfeldern (Bi) angeordnet sind und eine Mehrzahl von Spalten der Bildelementzellen (2) in jedem Unterfelder bearbeiten, seinerseits aufweist: einen Impulsverzögerungsschaltkreis (10) bestehend aus einer Mehrzahl von Verzögerungseinheiten, die in Serie als mehrere Stufen verbunden sind, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des Lichtsignals zu verzögern, welches von dem entsprechenden Unterfeld (Bi) empfangen wird; und einen Kodierschaltkreis (12), der dafür ausgelegt ist, die Anzahl von Stufen der Verzögerungseinheiten zu erfassen, durch welche das Impulssignal während einer Messzeitdauer läuft, welche eine vorab gesetzte Dauer eines Abtasttaktsignals (CKS) ist, und um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl von erfassten Stufen auszugeben; und eine Unterfeldsteuerung (5) zum Erzeugen von Steuersignalen zum Auswählen von einer der Bildelementzellen (2), wobei die Mehrzahl von Unterfeldern (Bi) in einer zweidimensionalen Anordnung befindlich sind.
Bildsensor (1, 1a) nach Anspruch 1, wobei der Impulsverzögerungsschaltkreis (10) einen ringförmigen Zeitverzögerungsschaltkreis aufweist, in welchem die Verzögerungsschaltkreise in Serie und in einer Ringverbindung verbunden sind, und wobei der Kodierschaltkreis (12) die A/Dgewandelten Daten basierend auf der Anzahl von Umläufen des Impulssignals durch den ringförmigen Zeitverzögerungsschaltkreis während der Messzeitdauer und der Positionsinformation des Impulssignals in dem ringförmigen Zeitverzögerungsschaltkreis, erkannt zum Zeitpunkt des Abschlusses der Messzeitdauer, erzeugt.
Bildsensor (1, 1a) nach Anspruch 1, wobei das Abtasttaktsignal (CKS) synchron mit einem Steuertaktsignal (CKC) zur Erzeugung von Steuersignalen zur Zufuhr an das Licht empfangende Elementfeld ist, um die Lichtsignale auszugeben, die von den Bildelementzellen (2) in dem Licht empfangenden Elementfeld empfangen werden.
Bildsensor (1, 1a) nach Anspruch 3, wobei das Steuertaktsignal (CKC) mit 1/d (d ist eine positive ganze Zahl) dividiert wird und die dividierten Taktsignale als Abtasttaktsignale (CKS) verwendet werden.
Bildsensor (1, 1a) nach Anspruch 1, wobei das Licht empfangende Elementfeld als CMOS-Bildsensor oder CCD-Bildsensor ausgebildet ist.
Bildsensor (1, 1a) nach Anspruch 1, wobei der Analog-zu-Digital-Wandlerabschnitt in einem innenseitigen Bereich des Licht empfangenden Elementfelds platziert ist.
Bildsensor (1, 1a) nach Anspruch 1, wobei jeder der A/D-Wandler (7) in einem innenseitigen Bereich von jedem der Unterfelder (Bi) platziert ist, in welchem eine Mehrzahl der Bildelementzellen (2) angeordnet ist.
Bildsensor (1, 1a) nach Anspruch 1, wobei jeder der A/D-Wandler (7) an einer Ecke in einem innenseitigen Bereich von jedem der Unterfelder (Bi) platziert ist, in welchem eine Mehrzahl der Bildelementzellen (2) angeordnet ist.
Bildsensor (1, 1a), angeordnet auf einem einzelnen IC-Chip und aufweisend: ein Licht empfangendes Elementfeld, in dem eine Mehrzahl von Bildelementzellen (2) in einer zweidimensionalen Anordnung angeordnet und in eine Mehrzahl von Unterfeldern (Bi) unterteilt ist, wobei jede Bildelementzelle (2) zumindest ein fotoelektrisches Wandlerelement (2a) aufweist; einen Analog-zu-Digital-Wandlerabschnitt, der dafür ausgelegt ist, eine A/D-Wandlung empfangener Lichtsignale durchzuführen, welche von dem Licht empfangenden Elementfeld empfangen werden, wobei der Analog-zu-Digital-Wandlerabschnitt in einem innenseitigen Bereich des Licht empfangenden Elementfelds platziert ist und eine Mehrzahl von A/D-Wandlern (7) aufweist, wobei jeder der A/D-Wandler seinerseits aufweist: einen Impulsverzögerungsschaltkreis (10) bestehend aus einer Mehrzahl von Verzögerungseinheiten, die in Serie als mehrere Stufen verbunden sind, um ein Impulssignal um eine Verzögerungszeit entsprechend dem Pegel des Lichtsignals zu verzögern, welches von dem entsprechenden Unterfeld (Bi) empfangen wird; und einen Kodierschaltkreis (12), der dafür ausgelegt ist, die Anzahl von Stufen der Verzögerungseinheiten zu erfassen, durch welche das Impulssignal während einer Messzeitdauer läuft, welche eine vorab gesetzte Dauer eines Abtasttaktsignals (CKS) ist, und um A/D-gewandelte Daten als numerische Daten entsprechend der Anzahl von erfassten Stufen auszugeben; und eine Unterfeldsteuerung (5) aufweist zum Erzeugen von Steuersignalen zum Auswählen von einer der Bildelementzellen (2), wobei die Mehrzahl von Unterfeldern (Bi) in einer zweidimensionalen Anordnung befindlich sind und jeder der A/D-Wandler (7) in einem innenseitigen Bereich von jedem der Unterfelder (Bi) platziert ist, in welchem eine Mehrzahl der Bildelementzellen (2) angeordnet ist.
Bildsensor (1, 1a) nach Anspruch 9 wobei jeder der A/D-Wandler (7) an einer Ecke in einem innenseitigen Bereich von jedem der Unterfelder (Bi) platziert ist, in welchem eine Mehrzahl der Bildelementzellen (2) angeordnet ist.