DE112019004128T5 - Bildsensor - Google Patents

Bildsensor Download PDF

Info

Publication number
DE112019004128T5
DE112019004128T5 DE112019004128.2T DE112019004128T DE112019004128T5 DE 112019004128 T5 DE112019004128 T5 DE 112019004128T5 DE 112019004128 T DE112019004128 T DE 112019004128T DE 112019004128 T5 DE112019004128 T5 DE 112019004128T5
Authority
DE
Germany
Prior art keywords
capacitance
capacitor
capacities
divided
shared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019004128.2T
Other languages
English (en)
Inventor
Takashi Moue
Hiroaki Yatsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of DE112019004128T5 publication Critical patent/DE112019004128T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/56—Arrangements for indicating or recording the called number at the calling subscriber's set
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Gyroscopes (AREA)
  • Semiconductor Memories (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Abstract

Eine Aufgabe der vorliegenden Technologie besteht darin, einen Bildsensor bereitzustellen, der Nebensprechen in einer AD-Umwandlungseinheit reduzieren kann. Der Bildsensor umfasst: Kondensatoren in einem geradzahligen Spaltengebiet; und einen Kondensator in einem ungeradzahligen Spaltengebiet, der den Kondensatoren im geradzahligen Spaltengebiet mit unterschiedlichen Flächen gegenüberliegend angeordnet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Technologie bezieht sich auf einen Bildsensor.
  • Hintergrundtechnik
  • Herkömmlicherweise ist eine Festkörper-Bildgebungsvorrichtung bekannt, die eine Pixeleinheit enthält, die eine Vielzahl von in einer Matrix angeordneten Pixeln enthält (siehe zum Beispiel Patentliteratur 1). Die Festkörper-Bildgebungsvorrichtung enthält eine AD-Umwandlungseinheit, um ein analoges Pixelsignal, das auf einem elektrischen Signal basiert, das durch ein in der Vielzahl von Pixeln vorgesehenes fotoelektrisches Umwandlungselement fotoelektrisch umgewandelt wurde, einer AD- (Analog-Digital-) Umwandlung zu unterziehen. Auf einer Anzeigevorrichtung oder dergleichen wird auf der Basis des digitalen Pixelsignals, das durch die AD-Umwandlungseinheit einer AD-Umwandlung unterzogen wurde, ein Bild angezeigt.
  • Zitatliste
  • Patentliteratur
  • Patentliteratur 1: offengelegte japanische Patentanmeldung Nr. 2014-023065
  • Offenbarung der Erfindung
  • Technisches Problem
  • Die AD-Umwandlungseinheit ist für jede Spalte der Vielzahl von Pixeln vorgesehen, die in der Pixeleinheit vorgesehen sind. Daher ist die Vielzahl von AD-Umwandlungseinheiten in einer Reihe parallel angeordnet. Ferner sind benachbarte AD-Umwandlungseinheiten nahe beieinander angeordnet. Der in der AD-Umwandlungseinheit vorgesehene Komparator weist eine Eingangskapazität auf. Da die dem analogen Pixelsignal entsprechende Spannung in dieser Eingangskapazität gehalten wird, wenn die AD-Umwandlung daran durchgeführt wird, variiert die an diese Eingangskapazität angelegte Spannung während einer AD-Umwandlung. Diese Variation in der Spannung interferiert mit der Eingangskapazität des in der benachbarten AD-Umwandlungseinheit vorgesehenen Komparators, und in einigen Fällen tritt Nebensprechen auf. Wenn Nebensprechen in der AD-Umwandlungseinheit auftritt, unterzieht die AD-Umwandlungseinheit, die von der benachbarten AD-Umwandlungseinheit beeinflusst wird, (AD-Umwandlungseinheit auf der Opferseite) das analoge Signal einer AD-Umwandlung, das erhalten wird, indem die Spannungsvariation der benachbarten AD-Umwandlungseinheit auf dem vom Pixel eingespeisten analogen Pixelsignal überlagert wird. Infolgedessen tritt ein Problem auf, dass ein Bild, in welchem Rauschen aufgetreten ist, auf einer Anzeigevorrichtung oder dergleichen angezeigt wird.
  • Es ist eine Aufgabe der vorliegenden Technologie, einen Bildsensor bereitzustellen, der imstande ist, Nebensprechen in einer AD-Umwandlungseinheit zu reduzieren.
  • Lösung für das Problem
  • Ein Bildsensor gemäß einer Ausführungsform der vorliegenden Technologie umfasst: eine erste Kapazität, die mit einer ersten Signalleitung verbunden ist, die mit einem ersten Pixel, das in einem fotoelektrischen Umwandlungselement enthalten ist, verbunden ist, und in einem ersten Gebiet angeordnet ist; eine zweite Kapazität, die in dem ersten Gebiet angeordnet und mit einer Referenzsignal-Erzeugungseinheit verbunden ist, die ein Referenzsignal erzeugt; eine dritte Kapazität, die in dem ersten Gebiet angeordnet und so vorgesehen ist, dass sie mit der ersten Kapazität und der zweiten Kapazität verbindbar ist; eine vierte Kapazität, die in dem ersten Gebiet angeordnet und mit einer Versorgungseinheit eines Referenzpotentials verbunden ist; einen ersten Differenzverstärker, der in dem ersten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die erste Kapazität, die zweite Kapazität und die dritte Kapazität mit der einen Eingangseinheit verbunden sind, wobei die vierte Kapazität mit der anderen Eingangseinheit verbunden ist; eine fünfte Kapazität, die mit einer zweiten Signalleitung verbunden ist, die mit einem zweiten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem dem ersten Gebiet benachbarten zweiten Gebiet so angeordnet ist, dass sie der ersten Kapazität und der vierten Kapazität mit unterschiedlichen Flächen gegenüberliegt; eine sechste Kapazität, die in dem zweiten Gebiet angeordnet und mit der Referenzsignal-Erzeugungseinheit verbunden ist; eine siebte Kapazität, die in dem zweiten Gebiet angeordnet und so vorgesehen ist, dass sie mit der fünften Kapazität und der sechsten Kapazität verbindbar ist; eine achte Kapazität, die in dem zweiten Gebiet angeordnet ist, wobei das Referenzpotential der achten Kapazität bereitgestellt wird; und
    einen zweiten Differenzverstärker, der in dem zweiten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die fünfte Kapazität, die sechste Kapazität und die siebte Kapazität mit der Eingangseinheit verbunden sind, wobei die achte Kapazität mit der anderen Eingangseinheit verbunden ist.
  • Jede der ersten Kapazität, der dritten Kapazität, der vierten Kapazität, der fünften Kapazität, der siebten Kapazität und der achten Kapazität kann eine Vielzahl geteilter Kapazitäten enthalten, und fünfte geteilte Kapazitäten, die geteilte Kapazitäten der fünften Kapazität sind, können so angeordnet sein, dass sich die Anzahl der fünften geteilten Kapazitäten, die ersten geteilten Kapazitäten gegenüberliegen, die die geteilten Kapazitäten der ersten Kapazität sind, und die Anzahl der fünften geteilten Kapazitäten, die vierten geteilten Kapazitäten, die die geteilten Kapazitäten der vierten Kapazität sind, gegenüberliegen, unterscheiden.
  • Dritte geteilte Kapazitäten, die die geteilten Kapazitäten der dritten Kapazität sind, können innerhalb eines vorbestimmten Bereichs des ersten Gebiets zusammengefasst werden, siebte geteilte Kapazitäten, die die geteilten Kapazitäten der siebten Kapazität sind, können innerhalb eines vorbestimmten Bereichs des zweiten Gebiets zusammengefasst werden und die Vielzahl dritter geteilter Kapazitäten und die Vielzahl siebter geteilter Kapazitäten können so angeordnet sein, dass sie in einer Eins-zu-Eins-Beziehung einander gegenüberliegen.
  • Ferner kann der Bildsensor umfassen: ein erstes Schaltelement, um zwischen einer Verbindung und Trennung der ersten Kapazität und der dritten Kapazität umzuschalten; ein zweites Schaltelement, um zwischen einer Verbindung und Trennung der zweiten Kapazität und der dritten Kapazität umzuschalten; ein drittes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der dritten geteilten Kapazitäten umzuschalten; ein fünftes Schaltelement, um zwischen einer Verbindung und Trennung der fünften Kapazität und der siebten Kapazität umzuschalten; ein sechstes Schaltelement, um zwischen einer Verbindung und Trennung der sechsten Kapazität und der siebten Kapazität umzuschalten; und ein siebtes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der siebten geteilten Kapazitäten umzuschalten.
  • Die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten und der dritten geteilten Kapazitäten kann die Gleiche wie die Gesamtzahl vierter geteilter Kapazitäten sein, die die geteilten Kapazitäten der vierten Kapazität sind, die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten und der siebten geteilten Kapazitäten kann die Gleiche wie die Gesamtzahl achter geteilter Kapazitäten sein, die die geteilten Kapazitäten der achten Kapazität sind, und die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten, der dritten geteilten Kapazitäten und der vierten geteilten Kapazitäten kann die Gleiche wie die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten, der siebten geteilten Kapazitäten und der achten geteilten Kapazitäten sein.
  • Jede der Vielzahl erster geteilter Kapazitäten, die zweite Kapazität, jede der Vielzahl dritter geteilter Kapazitäten, jede der Vielzahl vierter geteilter Kapazitäten, jede der fünften geteilten Kapazitäten, die sechste Kapazität, jede der Vielzahl siebter geteilter Kapazitäten und jede der Vielzahl achter geteilter Kapazitäten können den gleichen Kapazitätswert aufweisen.
  • Jede der Vielzahl erster geteilter Kapazitäten kann eine Elektrode, die mit der ersten Signalleitung verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, die zweite Kapazität kann eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl dritter geteilter Kapazitäten kann eine Elektrode, die mit dem dritten Schaltelement verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl vierter geteilter Kapazitäten kann eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthalten, die mit der anderen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl fünfter geteilter Kapazitäten kann eine Elektrode, die mit der zweiten Signalleitung verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, die sechste Kapazität kann eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, jede der Vielzahl siebter geteilter Kapazitäten kann eine Elektrode, die mit dem siebten Schaltelement verbunden ist, und eine andere Elektrode enthalten, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, und jede der Vielzahl achter geteilter Kapazitäten kann eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthalten, die mit der anderen Eingangseinheit des zweiten Differenzverstärkers verbunden ist.
  • Figurenliste
    • [1] 1 ist ein Blockdiagramm, das eine schematische Konfiguration einer Digitalkamera darstellt, für die ein Bildsensor gemäß der vorliegenden Technologie verwendet wurde.
    • [2] 2 ist ein Blockdiagramm, das eine schematische Konfiguration eines Bildsensors gemäß einer Ausführungsform der vorliegenden Technologie darstellt.
    • [3] 3 ist ein Schaltungsdiagramm, das ein Konfigurationsbeispiel eines Einheitspixels darstellt, das in dem Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [4] 4 ist ein Schaltungsdiagramm, das ein Konfigurationsbeispiel eines Komparators darstellt, der im Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [5] 5 ist ein Diagramm, das den Komparator beschreibt, der in dem Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist, und ist ein Diagramm, um eine Änderung in einem in einen Differenzverstärker eingespeisten Referenzsignal gemäß dem Verhältnis der Eingangskapazität zu beschreiben.
    • [6] 6 ist ein Diagramm, das eine schematische Konfiguration von zwei NMOS-Transistoren darstellt, die ein differentielles Paar des Komparators bilden, der im Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [7] 7 ist ein Diagramm, das den Bildsensor gemäß der Ausführungsform der vorliegenden Technologie beschreibt, und ist ein Diagramm, das ein Beispiel einer Anordnungsbeziehung von Kondensatoren und NMOS-Transistoren darstellt, die die differentiellen Paare der Komparatoren bilden, die in einem ungeradzahligen Spaltengebiet und einem geradzahligen Spaltengebiet ausgebildet sind.
    • [8] 8 ist ein Zeitablaufdiagramm, um einen Betrieb des Komparators zu beschreiben, der in dem Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [9] 9 ist ein Diagramm, um die Effekte des Komparators zu beschreiben, der in dem Bildsensor gemäß der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [10] 10 ist ein Diagramm, das den Betrieb und die Effekte des Bildsensors gemäß der Ausführungsform der vorliegenden Technologie beschreibt (erstes Interferenzbeispiel).
    • [11] 11 ist ein Diagramm, das den Betrieb und die Effekte des Bildsensors gemäß der Ausführungsform der vorliegenden Technologie beschreibt (zweites Interferenzbeispiel)
    • [12] 12 ist ein Diagramm, das den Betrieb und die Effekte des Bildsensors gemäß der Ausführungsform der vorliegenden Technologie beschreibt (drittes Interferenzbeispiel).
    • [13] 13 ist ein Schaltungsdiagramm, das ein Konfigurationsbeispiel eines Komparators darstellt, der in einem Bildsensor gemäß einem modifizierten Beispiel 1 der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [14] 14 ist ein Schaltungsdiagramm, das ein Konfigurationsbeispiel eines Komparators darstellt, der in einem Bildsensor gemäß einem modifizierten Beispiel 2 der Ausführungsform der vorliegenden Technologie vorgesehen ist.
    • [15] 15 ist ein Diagramm, das den Bildsensor gemäß dem modifizierten Beispiel 2 der Ausführungsform der vorliegenden Technologie beschreibt, und ist ein Diagramm, das ein Beispiel einer Anordnungsbeziehung der Kondensatoren und der NMOS-Transistoren darstellt, die die differentiellen Paare der Komparatoren bilden, die in dem ungeradzahligen Spaltengebiet und dem geradzahligen Spaltengebiet ausgebildet sind.
    • [16] 16 ist ein schematisches Diagramm, das ein Konfigurationsbeispiel in dem Fall darstellt, in dem der Bildsensor gemäß der Ausführungsform der vorliegenden Technologie einen blanken Chip enthält.
    • [17] 17 ist ein schematisches Diagramm, das ein Konfigurationsbeispiel in dem Fall darstellt, in dem der Bildsensor gemäß der Ausführungsform der vorliegenden Technologie zwei blanke Chips enthält.
  • Modus (Modi) zum Ausführen der Erfindung
  • Ein Bildsensor gemäß einer Ausführungsform der vorliegenden Technologie wird unter Verwendung von 1 bis 12 beschrieben.
  • <Konfigurationsbeispiel einer Digitalkamera>
  • Eine Digitalkamera, für die der Bildsensor gemäß dieser Ausführungsform verwendet wird, wird zunächst unter Verwendung von 1 beschrieben. Eine Digitalkamera, für die der Bildsensor gemäß der vorliegenden Technologie verwendet wurde, kann sowohl ein Standbild als auch ein Bewegtbild aufnehmen.
  • Wie in 1 dargestellt ist, enthält die Digitalkamera 100 ein optisches System 2, einen Bildsensor 1, einen Speicher 3, eine Signalverarbeitungseinheit 4, eine Ausgabeeinheit 5 und eine Steuerungseinheit 6.
  • Das optische System 2 enthält beispielsweise eine (nicht dargestellte) Zoom-Linse, eine Fokuslinse und eine Apertur. Das optische System 2 ist dafür konfiguriert, externes Licht in den Bildsensor 1 eintreten zu lassen.
  • Der Bildsensor 1 ist beispielsweise ein CMOS-Bildsensor. Der Bildsensor 1 ist dafür konfiguriert, einfallendes Licht, das vom optischen System 2 eingetreten ist, zu empfangen und an dem empfangenen Einfallslicht eine fotoelektrische Umwandlung durchzuführen. Somit ist der Bildsensor 1 dafür konfiguriert, Bilddaten auszugeben, die dem Einfallslicht entsprechen, das vom optischen System 2 aus eingetreten ist.
  • Der Speicher 3 ist dafür konfiguriert, die vom Bildsensor 1 auszugebenden Bilddaten zu speichern.
  • Die Signalverarbeitungseinheit 4 ist dafür konfiguriert, eine Signalverarbeitung unter Verwendung der im Speicher 3 gespeicherten Bilddaten durchzuführen und die Bilddaten nach der Signalverarbeitung der Ausgabeeinheit 5 zuzuführen bzw. bereitzustellen. Beispielsweise führt die Signalverarbeitungseinheit 4 eine Verarbeitung wie etwa ein Entfernen von Rauschen, das in die Bilddaten gemischt ist, und eine Einstellung eines Weißabgleichs durch.
  • Die Ausgabeeinheit 5 gibt die von der Signalverarbeitungseinheit 4 bereitgestellten Bilddaten aus. Die Ausgabeeinheit 5 enthält zum Beispiel eine (nicht dargestellte) Anzeigevorrichtung, die einen Flüssigkristall oder dergleichen enthält. Die Ausgabeeinheit 5 ist dafür konfiguriert, als sogenanntes Durchgangsbild (engl.: through image) ein Bild anzuzeigen, das den von der Signalverarbeitungseinheit 4 bereitgestellten Bilddaten entspricht.
  • Überdies enthält die Ausgabeeinheit 5 einen (nicht dargestellten) Treiber, um ein Aufzeichnungsmedium wie etwa einen Halbleiterspeicher, eine Magnetplatte und eine optische Platte anzusteuern. Die Ausgabeeinheit 5 ist dafür konfiguriert, die von der Signalverarbeitungseinheit 4 bereitgestellten Bilddaten auf dem Aufzeichnungsmedium aufzuzeichnen.
  • Die Steuerungseinheit 6 ist dafür konfiguriert, die die Digitalkamera 100 bildenden Blöcke gemäß Bedienvorgängen der Digitalkamera 100 durch einen Nutzer oder dergleichen zu steuern.
  • <Konfigurationsbeispiel eines Bildsensors>
  • Als Nächstes wird unter Verwendung von 2 bis 6 eine schematische Konfiguration des Bildsensors gemäß dieser Ausführungsform beschrieben.
  • Wie in 2 dargestellt ist, enthält der Bildsensor 1 gemäß dieser Ausführungsform eine Pixeleinheit 101, eine Steuerungsschaltung 102 zur Zeitsteuerung, eine vertikale Scanschaltung 103, einen DAC (Digital-Analog-Wandler) 104, eine ADC- (Analog-Digital-Wandler-) Gruppe 12, eine horizontale Übertragungs-Scanschaltung 106, eine Verstärkerschaltung 107 und eine Signalverarbeitungsschaltung 108.
  • Wie in 2 dargestellt ist, sind in der Pixeleinheit 101 Einheitspixel (worauf hier im Folgenden auch einfach als Pixel verwiesen wird), die ein fotoelektrisches Umwandlungselement enthalten, um einfallendes Licht in eine Ladungsmenge fotoelektrisch umzuwandeln, die der Menge des einfallenden Lichts entspricht, in einer Matrix angeordnet. In dieser Ausführungsform ist die Pixeleinheit 101 mit Einheitspixeln P11 bis Pmn in m Reihen und n Spalten (m und n sind natürliche Zahlen) vorgesehen (hier wird im Folgenden auf alle oder einen Teil der Einheitspixel P11 bis Pmn einfach als „Einheitspixel P“ in dem Fall verwiesen, in dem es unnötig ist, sie untereinander individuell zu unterscheiden). In 2 ist ein Teil (14) der Einheitspixel P des Pixel-Arrays von m Reihen und n Spalten veranschaulicht. Die Einheitspixel P11 bis Pmn weisen die gleiche Schaltungskonfiguration auf. Die spezifische Schaltungskonfiguration der Einheitspixel P11 bis Pmn wird unten unter Bezugnahme auf 3 beschrieben.
  • Ferner sind der Pixeleinheit 101 m Pixel-Ansteuerungsleitungen 109-1 bis 109-m entlang der Rechts-Links-Richtung der Zeichnung (Richtung des Pixel-Arrays der Pixelreihe/horizontalen Richtung) bezüglich des matrixartigen Pixel-Arrays verdrahtet. Ferner sind in der Pixeleinheit 101 n vertikale Signalleitungen 110-1 bis 110-n entlang der Aufwärts-Abwärts-Richtung der Zeichnung (Richtung des Pixel-Arrays der Pixelspalte/vertikalen Richtung) verdrahtet. Ein Ende jeder der Pixel-Ansteuerungsleitungen 109-1 bis 109-m ist mit einem Ausgangsende der vertikalen Scanschaltung 103 in der entsprechenden Reihe verbunden. Die jeweiligen Einheitspixel P11 bis Pmn sind entsprechend den Schnittpunkten der Pixel-Ansteuerungsleitungen 109-1 bis 109-m und der vertikalen Signalleitungen 110-1 bis 110-n angeordnet. Man beachte, dass, obgleich jede der Pixel-Ansteuerungsleitungen 109-1 bis 109-m als eine Leitung für jede Pixelreihe in 2 dargestellt ist, zwei oder mehr Leitungen für jede Pixelreihe als jede der Pixel-Ansteuerungsleitungen 109-1 bis 109-m vorgesehen werden können. Im Folgenden wird hierin in dem Fall, in dem die vertikalen Signalleitungen 110-1 bis 110-n nicht individuell voneinander unterschieden werden müssen, auf sie einfach als „vertikale Signalleitungen 110“ verwiesen. In dem Fall, in dem die Pixel-Ansteuerungsleitungen 109-1 bis 109-m nicht individuell voneinander unterschieden werden müssen, wird auf sie einfach als „Pixel-Ansteuerungsleitungen 109“ verwiesen.
  • Die Steuerungsschaltung 102 zur Zeitsteuerung enthält einen (nicht dargestellten) Zeitsteuerungsgenerator, der verschiedene Zeitsteuerungssignale erzeugt. Die Steuerungsschaltung 102 zur Zeitsteuerung führt eine Steuerung zur Ansteuerung an der vertikalen Scanschaltung 103, dem DAC 104, der ADC-Gruppe 12, der horizontalen Übertragungs-Scanschaltung 106 und dergleichen auf der Basis verschiedener Zeitsteuerungssignale durch, die durch den Zeitsteuerungsgenerator auf Basis eines extern bereitgestellten Steuerungssignals oder dergleichen erzeugt werden.
  • Die vertikale Scanschaltung 103 enthält ein Schieberegister, einen Adressdecodierer und dergleichen. Obgleich eine Veranschaulichung einer spezifischen Konfiguration hier unterlassen ist, enthält die vertikale Scanschaltung 103 ein Lese-Scansystem und Sweep- bzw. Auskehr-Scansystem.
  • Das Lese-Scansystem führt ein selektives Scannen an Einheitspixeln, von denen Signale nacheinander gelesen werden sollen, Reihe für Reihe durch. Indes führt das Auskehr-Scansystem ein Auskehr-Scannen durch, um unnötige Ladungen von den fotoelektrischen Umwandlungselementen der Einheitspixel in der gelesenen Reihe, auf der das Lese-Scannen durch das Lese-Scansystem durchgeführt werden soll, vor dem Lese-Scannen gemäß dem Zeitumfang, der der Blendengeschwindigkeit entspricht, auszukehren (zurückzusetzen). Durch das Auskehren (Zurücksetzen) der unnötigen Ladungen durch das Auskehr-Scansystem wird ein sogenannter elektronischer Blendenbetrieb durchgeführt. Der elektronische Blendenbetrieb bezieht sich hier auf den Betrieb, in dem die optischen Ladungen des fotoelektrischen Umwandlungselements aufgehoben werden und eine Belichtung neu gestartet wird (Akkumulierung optischer Ladungen gestartet wird). Das durch die Leseoperation von dem Lese-Scansystem gelesene Signal entspricht der Menge an Licht, die nach der unmittelbar vorhergehenden Leseoperation oder dem elektronischen Blendenbetrieb eingetreten ist. Die Periode von dem Lese-Zeitpunkt gemäß der unmittelbar vorhergehenden Leseoperation oder dem Auskehr-Zeitpunkt gemäß dem elektronischen Blendenbetrieb bis zum Lese-Zeitpunkt durch die gegenwärtige Leseoperation ist dann die Akkumulierungszeit (Belichtungszeit) der optischen Ladungen in dem Einheitspixel.
  • Ein Pixelsignal VSL, das von jedem der Einheitspixel in der Pixel-Reihe ausgegeben wird, die durch die vertikale Scanschaltung 103 selektiv gescannt wird, wird über die vertikalen Signalleitungen 110 in jeder Spalte der ADC-Gruppe 12 bereitgestellt.
  • Der DAC 104 erzeugt ein Referenzsignal RAMP, das ein linear ansteigendes Signal mit einer Rampenwellenform ist, und stellt es der ADC-Gruppe 12 bereit.
  • Die ADC-Gruppe 12 enthält ADCs 105-1, 105-2, 105-3 bis 105-(n-1) und 105-n, die mit den vertikalen Signalleitungen 110-1, 110-2, 110-3 bis 110-(n-1) und 110-m verbunden sind. Die ADCs 105-1, 105-2, 105-3 bis 105-(n-1) und 105-n enthalten Komparatoren 121-1, 121-2, 121-3 bis 121-(n-1) und 121-n, Zähler 122-1, 122-2, 122-3 bis 122-(n-1) und 122-n und Flipflops bzw. Latches 123-1, 123-2, 123-3 bis 123- (n-1) und 123-n. Man beachte, dass hier im Folgenden in dem Fall, in dem die ADCs 105-1 bis 105-n, die Komparatoren 121-1 bis 121-n, der Zähler 122-1 bis zum Zähler 122-n und das Latch 123-1 bis zum Latch 123-n nicht individuell voneinander unterschieden werden müssen, auf sie jeweils einfach als die ADCs 105, die Komparatoren 121, die Zähler 122 und die Latches 123 verwiesen wird.
  • Ein Komparator 121, ein Zähler 122 und ein Latch 123 sind für jede der vertikalen Signalleitungen 110 der Pixeleinheit 101 vorgesehen und bilden den ADC 105. Das heißt, der ADC 105 ist für jede der vertikalen Signalleitungen 110 der Pixeleinheit 101 in der ADC-Gruppe 12 vorgesehen.
  • Der Komparator 121 vergleicht die Spannung des Signals, das durch Addieren des von den jeweiligen Pixeln ausgegebenen Pixelsignals VSL und des Referenzsignals RAMP über den Kondensator erhalten wird, mit einer vorbestimmten Referenzspannung und stellt ein das Vergleichsergebnis angebendes Ausgangssignal dem Zähler 122 bereit.
  • Der Zähler 122 wandelt, indem die Zeit gezählt wird, bis das Signal, das durch Addieren des Pixelsignals VSL und des Referenzsignals RAMP über den Kondensator erhalten wird, eine vorbestimmte Referenzspannung übersteigt, auf der Basis des Ausgangssignals des Komparators 121 das analoge Pixelsignal in ein digitales Pixelsignal um, das durch den Zählwert repräsentiert wird. Der Zähler 122 stellt den Zählwert dem Latch 123 bereit.
  • Das Latch 123 hält den vom Zähler 122 bereitgestellten Zählwert. Ferner führt das Latch 123 eine korrelierte Doppelabtastung (CDS) durch, indem die Differenz des Zählwerts einer D-Phase entsprechend einem Pixelsignal eines Signalpegels und des Zählwerts einer P-Phase entsprechend einem Pixelsignal eines Rücksetzpegels genommen wird.
  • Die ADCs 105-1 bis 105-n sind so angeordnet, dass sie den n Einheitspixeln Pi1 bis Pin (i=1, 2, 3 bis m) entsprechen, die in einer Reihe der in der Pixeleinheit 101 vorgesehenen Einheitspixel P entspricht. Hier wird im Folgenden auf ein Gebiet auf dem Halbleiterchip, das zum Anordnen eines ADC 105 zugeteilt ist, als „Spaltengebiet“ verwiesen. Die Breite des Spaltengebiets (die Länge des Einheitspixels P in der Reihenrichtung) ist durch die Zahl (n) der Einheitspixel P pro Reihe (in der horizontalen Richtung) oder dergleichen begrenzt. Aufgrund der Forderung nach Miniaturisierung des Bildsensors 1 ist die Breite des Spaltengebiets begrenzt. Aus diesem Grund sind benachbarte ADCs 105 nahe beieinander angeordnet. Infolgedessen interferieren die benachbarten ADCs 105 miteinander und tritt Nebensprechen auf. In einigen Fällen verursacht dieses Nebensprechen ein Rauschen in einem Bild oder einem Bewegtbild, das auf einer Anzeigevorrichtung oder dergleichen angezeigt wird. In dieser Hinsicht unterscheidet sich, um Nebensprechen zu reduzieren, in dem Bildsensor 1 gemäß dieser Ausführungsform die Anordnungsreihenfolge der Vielzahl von Kondensatoren, die in den Komparatoren 121 vorgesehen sind, zwischen einem geradzahligen Spaltengebiet (Beispiel eines ersten Gebiets) ECA und einem ungeradzahligen Spaltengebiet (Beispiel eines zweiten Gebiets) OCA, die einander benachbart sind. Die Anordnungsreihenfolge der Vielzahl von Kondensatoren wird unten beschrieben.
  • Die horizontale Übertragungs-Scanschaltung 106 enthält ein Schieberegister, einen Adressdecodierer und dergleichen und scannt der Reihe nach selektiv Schaltungsbereiche, die der Pixelspalte der ADC-Gruppe 12 entsprechen. Durch das selektive Scannen mittels der horizontalen Übertragungs-Scanschaltung 106 wird das im Latch 123 gehaltene digitale Pixelsignal über eine horizontale Übertragungsleitung 111 sequentiell zur Verstärkerschaltung 107 übertragen.
  • Die Verstärkerschaltung 107 verstärkt das vom Latch 123 bereitgestellte digitale Pixelsignal und stellt es der Signalverarbeitungsschaltung 108 bereit.
  • Die Signalverarbeitungsschaltung 108 führt eine vorbestimmte Signalverarbeitung an dem von der Verstärkerschaltung 107 bereitgestellten digitalen Pixelsignal durch und erzeugt zweidimensionale Bilddaten. Beispielsweise führt die Signalverarbeitungsschaltung 108 eine Korrektur von Fehlern vertikaler Leitungen und Punktfehlern oder ein Klemmen von Signalen durch oder führt eine digitale Signalverarbeitung wie etwa eine Parallel-Seriell-Umwandlung, eine Kompression, eine Codierung, eine Addition, eine Mittelung und einen intermittierenden Betrieb durch. Die Signalverarbeitungsschaltung 108 gibt die erzeugten Bilddaten an die nachfolgende Vorrichtung aus.
  • <Konfigurationsbeispiel eines Pixels>
  • 3 ist ein Schaltungsdiagramm, das ein Konfigurationsbeispiel der Einheitspixel P11 bis Pmn veranschaulicht, die in der Pixeleinheit 101 vorgesehen sind. Die Einheitspixel P11 bis Pmn haben die gleiche Konfiguration.
  • Das Pixelsignal P enthält beispielsweise eine Fotodiode 151 als fotoelektrisches Umwandlungselement. Das Einheitspixel P enthält als aktive Elemente vier Transistoren, d. h. einen Übertragungstransistor 152, einen Verstärkertransistor 154, einen Auswahltransistor 155 und einen Rücksetztransistor 156.
  • Die Fotodiode 151 wandelt einfallendes Licht entsprechend der Menge des einfallenden Lichts in eine Menge von Ladungen (hier Elektronen) fotoelektrisch um.
  • Der Übertragungstransistor 152 ist zwischen die Fotodiode 151 und ein FD (Floating-Diffusion) 153 geschaltet. Wenn er durch ein von der vertikalen Scanschaltung 103 bereitgestelltes Ansteuerungssignal TX eingeschaltet wird, überträgt der Übertragungstransistor 152 die in der Fotodiode 151 akkumulierten Ladungen zum FD 153.
  • Ein Gate des Verstärkertransistors 154 ist mit dem FD 153 verbunden. Der Verstärkertransistor 154 ist über den Auswahltransistor 155 mit den vertikalen Signalleitungen 110 verbunden und bildet einen Source-Folger zusammen mit einer Konstantstromquelle außerhalb der Pixeleinheit 101. Wenn der Auswahltransistor 155 durch ein von der vertikalen Scanschaltung 103 bereitgestelltes Ansteuerungssignal SEL eingeschaltet wird, verstärkt der Verstärkertransistor 154 das Potential des FD 153 und gibt ein Pixelsignal, das eine dem Potential entsprechende Spannung angibt, an die vertikalen Signalleitungen 110 aus. Die von den Einheitspixeln P ausgegebenen Pixelsignale werden dann über die vertikalen Signalleitungen 110 den Komparatoren 151 der ADC-Gruppe 12 bereitgestellt.
  • Der Rücksetztransistor 156 ist zwischen eine Stromversorgung VDD und das FD 153 geschaltet. Wenn der Rücksetztransistor 156 durch ein von der vertikalen Scanschaltung 103 bereitgestelltes Ansteuersignal RST eingeschaltet wird, wird das Potential des FD 153 auf das Potential der Stromversorgung VDD zurückgesetzt.
  • Das FD 153 ist an dem Verbindungspunkt zwischen dem Übertragungstransistor 152, dem Verstärkertransistor 154 und dem Rücksetztransistor 156 ausgebildet. Der Übertragungstransistor 152, der Verstärkertransistor 154, der Rücksetztransistor 156 und der Auswahltransistor 155 enthalten jeweils beispielsweise einen Metall-Oxid-Halbleiter-Feldeffekttransistor vom n-Typ (MOSFET).
  • <Konfigurationsbeispiel eines Komparators>
  • Die in dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA ausgebildeten Komparatoren 121 haben die gleiche Schaltungskonfiguration, wenngleich sich die Anordnung von Kondensatoren unterscheidet. Aus diesem Grund wird unter Bezugnahme auf 4 die Schaltungskonfiguration des Komparators 121 beschrieben, ohne das geradzahlige Spaltengebiet ECA und das ungeradzahlige Spaltengebiet OCA voneinander zu unterscheiden.
  • Wie in 4 dargestellt ist, enthält der Komparator 121 einen Differenzverstärker 201. Der Differenzverstärker 201 enthält einen MOS- (PMOS-) Transistor PT11 vom P-Typ, einen PMOS-Transistor PT12 und MOS- (NMOS-) Transistoren NT11, NT12 und NT13 vom N-Typ. Wie hier im Folgenden im Detail beschrieben wird, enthält jeder des NMOS-Transistors NT11 und des NMOS-Transistors NT12 zwei parallel geschaltete geteilte Transistoren.
  • Eine Source des PMOS-Transistors PT11 und eine Source des PMOS-Transistors PT12 sind mit einer Stromversorgung VDD1 verbunden. Ein Drain des PMOS-Transistors PT11 ist mit einem Gate des PMOS-Transistors PT11 und mit einem Drain des NMOS-Transistors NT11 verbunden. Ein Drain des PMOS-Transistors PT12 ist mit einem Drain des NMOS-Transistors NT12 und einem Ausgangsanschluss T15 eines Ausgangssignals OUT1 verbunden. Eine Source des NMOS-Transistors NT11 ist mit einer Source des NMOS-Transistors NT12 und einem Drain des NMOS-Transistors NT13 verbunden. Eine Source des NMOS-Transistors NT13 ist mit einer Erdung bzw. Masse GND1 verbunden.
  • Der PMOS-Transistor PT11 und der PMOS-Transistor PT12 bilden eine Stromspiegelschaltung. Ferner bilden der NMOS-Transistor NT11, der NMOS-Transistor NT1 und der NMOS-Transistor NT13 einen differentiellen Komparator. Das heißt, der NMOS-Transistor NT13 arbeitet als Stromquelle mittels einer über einen Eingangsanschluss T14 von außen eingespeisten Vorspannung VG, und der NMOS-Transistor NT11 und der NMOS-Transistor NT12 arbeiten als differentielle Transistoren.
  • Der im Bildsensor 1 vorgesehene Komparator 121 enthält einen Kondensator C11, einen Kondensator C12, einen Kondensator C13 und einen Kondensator C14.
  • Der Kondensator C11 des Komparators 121, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer ersten Kapazität, die mit einer ersten Signalleitung verbunden ist, die mit einem ersten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem ersten Gebiet angeordnet ist. In diesem Fall entsprechen Einheitspixel P1i (i ist eine natürliche Zahl und eine gerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel eines ersten Pixels. Ferner entsprechen vertikale Signalleitungen 109-i (i ist eine natürliche Zahl und eine gerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel einer ersten Signalleitung. Ferner entspricht das in 2 dargestellte geradzahlige Spaltengebiet ECA einem ersten Gebiet. Weiterhin entspricht die in 3 dargestellte Fotodiode 151 einem Beispiel eines fotoelektrisches Umwandlungselements.
  • Der Kondensator C12 des Komparators 121, der in dem geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einer zweiten Kapazität, die in dem geradzahligen Spaltengebiet ECA angeordnet und mit dem DAC (einem Beispiel einer Referenzsignal-Erzeugungseinheit) 104 (siehe 2) verbunden ist, der das Referenzsignal RAMP erzeugt. Der Kondensator C13 des Komparators 121, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer dritten Kapazität, die in dem geradzahligen Spaltengebiet ECA angeordnet und so vorgesehen ist, dass sie mit dem Kondensator C11 und dem Kondensator C12 verbindbar ist. Der Kondensator C14 des Komparators 121, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer vierten Kapazität, die im geradzahligen Spaltengebiet ECA angeordnet und mit der Masse (Beispiel einer Versorgungseinheit eines Referenzpotentials) GND1 verbunden ist.
  • Der Kondensator C11 des Komparators 121, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einem Beispiel einer fünften Kapazität, die mit einer Signalleitung verbunden ist, die mit einem zweiten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem zweiten Gebiet angeordnet ist. In diesem Fall entsprechen die Einheitspixel P1i (i ist eine natürliche Zahl und eine ungerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel eines zweiten Pixels. Ferner entsprechen die vertikalen Signalleitungen 109-i (i ist eine natürliche Zahl und eine ungerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel einer zweiten Signalleitung. Überdies entspricht das ungeradzahlige Spaltengebiet OCA, das in 2 dargestellt ist, einem zweiten Gebiet. Ferner entspricht die Fotodiode 151, die in 3 dargestellt ist, einem Beispiel eines fotoelektrischen Umwandlungselements.
  • Der Kondensator C12 des Komparators 121, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einer sechsten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und mit dem DAC (Beispiel einer Referenzsignal-Erzeugungseinheit) 104 (siehe 2), der das Referenzsignal RAMP erzeugt, verbunden ist. Der Kondensator C13 des Komparators 121, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einem Beispiel einer siebten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und so vorgesehen ist, dass sie mit dem Kondensator C11 und dem Kondensator C12 verbindbar ist. Der Kondensator C14 des Komparators 121, der im ungeradzahligen Spaltengebiet ausgebildet ist, entspricht einem Beispiel einer achten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und mit der Masse GND1 verbunden ist.
  • Der Kondensator C11 ist zwischen einen Eingangsanschluss T11 des Pixelsignals VSL und ein Gate des NMOS-Transistors NT11 geschaltet. Der Kondensator C11 ist die Eingangskapazität für das Pixelsignal VSL.
  • Der Kondensator C12 ist zwischen einen Eingangsanschluss T12 des Referenzsignals RAMP und das Gate des NMOS-Transistors NT11 geschaltet und ist die Eingangskapazität für das Referenzsignal RAMP.
  • Der Kondensator C13 dient als variabler Kondensator, um den Kapazitätswert des Kondensators C11 und des Kondensators C12 gemäß den Ein/Aus-Zuständen eines Schalters SW13 und eines Schalters SW14 zu ändern. Der Kondensator C13 ist über den Kondensator C11 und den Schalter SW13 zwischen den Eingangsanschluss T11 und das Gate des NMOS-Transistors NT11 geschaltet. Ferner ist der Kondensator C13 über den Kondensator C12 und den Schalter SW14 zwischen den Eingangsanschluss T12 und das Gate des NMOS-Transistors NT11 geschaltet.
  • Konkreter enthält der Kondensator C11 Split- bzw. geteilte Kondensatoren C11a, C11b, C11c und C11d, die eine Vielzahl von (in dieser Ausführungsform vier) geteilten Kapazitäten sind. Jeder der geteilten Kondensatoren C11a, C11b, C11c und Clld enthält eine Elektrode, die über den Eingangsanschluss T11 mit der vertikalen Signalleitung 110 (siehe 2) verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 des Differenzverstärkers 201 verbunden ist. Der Kondensator C12 enthält eine über den Eingangsanschluss T12 mit dem DAC 104 (siehe 2) verbundene Elektrode und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 des Differenzverstärkers 201 verbunden ist.
  • Der Kondensator C13 enthält geteilte Kondensatoren C13a, C13b, C13c, C13d und C13e, die eine Vielzahl von (in dieser Ausführungsform fünf) geteilten Kapazitäten sind. Der Komparator 121 enthält eine Schaltergruppe SW15, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren der geteilten Kondensatoren C13a, C13b, C13c, C13d und C13e umzuschalten. Konkreter umfasst die Schaltergruppe SW15 einen Schalter SW15a, um zwischen einer Verbindung und Trennung von zwei benachbarten Kondensatoren C13a und C13b umzuschalten. Die Schaltergruppe SW15 enthält einen Schalter SW15b, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C13b und C13c umzuschalten. Die Schaltergruppe SW15 enthält einen Schalter SW15c, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C13c und C13d umzuschalten. Die Schaltergruppe SW15 enthält einen Schalter SW15d, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C13d und C13e umzuschalten.
  • Die geteilten Kondensatoren C13a bis C13e enthalten jeweils eine mit den Schaltern SW15a bis SW15d verbundene Elektrode und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 des Differenzverstärkers 201 verbunden ist. Konkreter enthält der geteilte Kondensator C13a eine mit einem Anschluss des Schalters SW15a verbundene Elektrode und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 verbunden ist. Eine Elektrode des geteilten Kondensators C13a ist ebenfalls mit einem anderen Anschluss des Schalters SW13 verbunden. Ein Anschluss des Schalters SW13 ist mit einer Elektrode des geteilten Kondensators Clld des Kondensators C11 verbunden.
  • Der geteilte Kondensator C13b enthält eine Elektrode, die mit dem anderen Anschluss des Schalters SW15a und einem Anschluss des Schalters SW15b verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 verbunden ist. Der geteilte Kondensator C13c enthält eine Elektrode, die mit dem anderen Anschluss des Schalters SW15b und einem Anschluss des Schalters SW15c verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 verbunden ist. Der geteilte Kondensator C13d enthält eine Elektrode, die mit dem anderen Anschluss des Schalters SW15c und einem Anschluss des Schalters SW15d verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 verbunden ist.
  • Der geteilte Kondensator C13e enthält eine Elektrode, die mit dem anderen Anschluss des Schalters SW15d verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT11 verbunden ist. Eine Elektrode des geteilten Kondensators C13e ist ebenfalls mit einem Anschluss eines Schalters SW12 verbunden. Ein anderer Anschluss des Schalters SW12 ist mit einer Elektrode des Kondensators C12 verbunden.
  • Daher sind der Schalter SW13, die Schalter SW15a bis SW15d und der Schalter SW14 zwischen die eine Elektrode des geteilten Kondensators Clld und die eine Elektrode des Kondensators C12 untergeordnet geschaltet.
  • Indem man die Ein/Aus-Zustände des Schalters SW13, des Schalters SW14 und der Schalter SW15a bis SW15d steuert, wird das Verhältnis der Eingangskapazität für das Pixelsignal VSL und der Eingangskapazität für das Referenzsignal RAMP gesteuert. Der Schalter SW13, der Schalter SW14 und die Schalter SW15a bis SW15d werden so gesteuert, dass zumindest einer von ihnen ausgeschaltet ist.
  • Im Folgenden werden Bezugssymbole der geteilten Kondensatoren Clla bis C11d, des Kondensators C12 und der geteilten Kondensatoren C13a bis C13e auch als Bezugssymbole verwendet, die jeweilige Kapazitätswerte angeben. Die geteilten Kondensatoren C11a bis C11d, der Kondensator C12 und die geteilten Kondensatoren C13a bis C13e sind parallel geschaltet. Eine Eingangsdämpfungsverstärkung Ainv für das Pixelsignal VSL kann durch die folgende Formel (1) ausgedrückt werden, und eine Eingangsdämpfungsverstärkung Ainr für das Referenzsignal RAMP kann durch die folgende Formel (2) ausgedrückt werden.
  • Ainv = ( C 11 a + C 11 b + C 11 c + C 11 d + C α ) / Σ C
    Figure DE112019004128T5_0001
     Ainr = ( C 12 + C β ) / Σ C
    Figure DE112019004128T5_0002
  • In der Formel (1) und der Formel (2) repräsentiert „ΣC“ die Gesamtsumme von Kapazitätswerten der geteilten Kondensatoren C11a bis C11d, des Kondensators C12 und der geteilten Kondensatoren C13a bis C13e. Ferner repräsentiert „Cα“ in der Formel (1) den Kapazitätswert des Kondensators, der der Seite des Pixelsignals VSL gemäß den Ein/Aus-Zuständen des Schalters SW13, des Schalters SW14 und der Schalter SW15a bis SW15d addiert ist. Ferner repräsentiert „Cβ“ in der Formel (2) den Kapazitätswert des Kondensators, der der Seite des Referenzsignals RAMP gemäß den Ein/Aus-Zuständen des Schalters SW13, des Schalters SW14 und der Schalter SW15a bis SW15d addiert ist.
  • „Cα“ in der Formel (1) und „Cβ“ in der Formel (2) lauten gemäß den Ein/Aus-Zuständen des Schalters SW13, des Schalters SW14 und der Schalter SW15a bis SW15d wie folgt.
    1. (A) Falls der Schalter SW13 im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW13 im Ein-Zustand sind:
      • Cα=0
      • Cβ=C13a+C13b+C13c+C13d+C13e
    2. (B) Falls der Schalter SW15a im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15a im Ein-Zustand sind:
      • Ca=C13a
      • Cβ=C13b+C13c+C13d+C13e
    3. (C) Falls der Schalter SW15b im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15b im Ein-Zustand sind:
      • Ca=C13a+C13b
      • Cβ=C13c+C13d+C13e
    4. (D) Falls der Schalter SW15c im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15c im Ein-Zustand sind:
      • Cα=C13a+C13b+C13c
      • Cβ=C13d+C13e
    5. (E) Falls der Schalter SW15d im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15d im Ein-Zustand sind:
      • Cα=C13a+C13b+C13c+C13d
      • Cβ=C13e
    6. (F) Falls der Schalter SW15e im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15e im Ein-Zustand sind:
      • Cα=C13a+C13b+C13c+C13d+C13e
      • Cβ=0
  • Indem man die Ein/Aus-Zustände des Schalters SW13, des Schalters S14 und der Schalter SW15a bis SW15d wie oben beschrieben umschaltet, können die Eingangskapazität für das Pixelsignal VSL und die Eingangskapazität für das Referenzsignal RAMP stufenweise geändert werden.
  • Eine Amplitude ΔVSL der Spannung des Pixelsignals VSL beträgt ΔVSL×Ainv im Gate des NMOS-Transistors NT11. Wenn der Wert von „Cα“ in der Formel (1) kleiner wird, wird daher die Amplitude des in den Differenzverstärker 201 eingespeisten Pixelsignals VSL gedämpft. Infolgedessen wird das eingangsbezogene Rauschen erhöht. Indes ist es, indem man das Verhältnis der Eingangskapazität des Pixelsignals VSL zur Eingangskapazität des Referenzsignals RAMP erhöht, d. h. indem man „Cα“ in der Formel (1) erhöht und „Cβ“ in der Formel (2) verringert, möglich, die Dämpfung des in den Differenzverstärker 201 eingespeisten Pixelsignals VSL zu unterdrücken und das eingangsbezogene Rauschen zu unterdrücken.
  • Wenn jedoch das Verhältnis der Eingangskapazität des Pixelsignals VSL zur Eingangskapazität des Referenzsignals RAMP erhöht wird, nimmt umgekehrt der Dämpfungsbetrag des Referenzsignals RAMP, das in den Differenzverstärker 201 eingespeist wird, zu.
  • 5 ist ein Diagramm, das die in den Differenzverstärker 201 eingespeisten Referenzsignale RAMP vergleicht, wenn das Verhältnis der Eingangskapazität des Pixelsignals VSL zur Eingangskapazität des Referenzsignals RAMP erhöht und verringert wird. Die mittels der gestrichelten Linie in 5 angegebene Wellenform gibt die Wellenform des in den Differenzverstärker 201 eingespeisten Referenzsignals RAMP in dem Fall an, in dem das Verhältnis erhöht ist, und die mittels der durchgezogenen Linie angegebene Wellenform gibt die Wellenform des in den Differenzverstärker 201 eingespeisten Referenzsignals RAMP in dem Fall an, in dem das Verhältnis verringert ist.
  • Wie in 5 dargestellt ist, wird, wenn das Verhältnis der Eingangskapazität des Pixelsignals VSL zur Eingangskapazität des Referenzsignals RAMP erhöht ist, die Amplitude des in den Differenzverstärker 201 eingespeisten Referenzsignals RAMP kleiner. Infolgedessen wird der Dynamikbereich des ADC 105 verringert.
  • Indes ist es beispielsweise denkbar, die Amplitude des in den Differenzverstärker 201 eingespeisten Referenzsignals RAMP zu erhöhen und eine Verringerung des Dynamikbereichs des ADC 105 zu unterdrücken, indem die Amplitude des vom DAC 104 ausgegebenen Referenzsignals RAMP erhöht wird.
  • Jedoch ist der maximale Wert der Amplitude des Referenzsignals RAMP durch die Spezifikationen des DAC 104 und dergleichen beschränkt. Beispielsweise kann im Modus mit hoher Verstärkung, da die Amplitude des Referenzsignals RAMP klein eingestellt ist, die Amplitude des Referenzsignals RAMP erhöht werden. Indes ist es im Modus mit niedriger Verstärkung, da die Amplitude des Referenzsignals RAMP vorher groß eingestellt wird, in einigen Fällen schwierig, die Amplitude des Referenzsignals RAMP weiter zu erhöhen.
  • Daher wird zum Beispiel im Modus mit hoher Verstärkung das Verhältnis der Eingangskapazität des Pixelsignals VSL zur Eingangskapazität des Referenzsignals RAMP im möglichen Bereich erhöht und wird die Amplitude des Referenzsignals RAMP erhöht. Infolgedessen ist es im rauschanfälligen Modus mit hoher Verstärkung möglich, die Dämpfung des in den Differenzverstärker 201 eingespeisten Pixelsignals VSL zu unterdrücken und den Einfluss von Rauschen zu unterdrücken.
  • Indes müssen im Modus mit niedriger Verstärkung die Eingangskapazität für das Referenzsignal RAMP und die Eingangskapazität für das Pixelsignal VSL nur auf Werte nahe beieinander eingestellt werden.
  • Zurückkehrend zu 4 umfasst der Kondensator C14 geteilte Kondensatoren C14a, C14b, C14c, C14d, C14e, C14f, C14g, C14h, C14i und C14j, die eine Vielzahl von (in dieser Ausführungsform 10) geteilten Kapazitäten sind. Jeder der geteilten Kondensatoren C14a, C14b, C14c, C14d, C14e, C14f, C14g, C14h, C14i und C14j enthält eine mit der Masse GND1 verbundene Elektrode und eine andere Elektrode, die mit einem Gate des NMOS-Transistors NT12 des Differenzverstärkers 201 verbunden ist. Die geteilten Kondensatoren C14a, C14b, C14c, C14d, C14e, C14f, C14g, C14h, C14i und C14j sind zwischen die Masse GND1 und das Gate des NMOS-Transistors NT12 parallel geschaltet.
  • Im Fall des im geradzahligen Spaltengebiet ECA ausgebildeten Komparators 121 entsprechen die geteilten Kondensatoren C11a bis Clld einem Beispiel einer ersten geteilten Kapazität. Im Fall des im geradzahligen Spaltengebiet ECA ausgebildeten Komparators 121 entsprechen die geteilten Kondensatoren C13a bis C13d einem Beispiel einer dritten geteilten Kapazität. Im Fall des im geradzahligen Spaltengebiet ECA ausgebildeten Komparators 121 entspricht der Schalter SW13 einem Beispiel eines ersten Schaltelements und entspricht der Schalter SW14 einem Beispiel eines zweiten Schaltelements. Im Fall des im geradzahligen Spaltengebiet ECA ausgebildeten Komparators 121 entsprechen die Schalter SW15a bis SW15d einem dritten Schaltelement.
  • Im Fall des im ungeradzahligen Spaltengebiet OCA ausgebildeten Komparators 121 entsprechen die geteilten Kondensatoren C11a bis Clld einem Beispiel einer fünften geteilten Kapazität. Im Fall des im ungeradzahligen Spaltengebiet OCA ausgebildeten Komparators 121 entsprechen die geteilten Kondensatoren C13a bis C13d einem Beispiel einer siebten geteilten Kapazität. Im Fall des im ungeradzahligen Spaltengebiet OCA ausgebildeten Komparators 121 entspricht der Schalter SW13 einem Beispiel eines fünften Schaltelements und entspricht der Schalter SW14 einem Beispiel eines sechsten Schaltelements. Im Fall des im ungeradzahligen Spaltengebiet OCA ausgebildeten Komparators 121 entsprechen die Schalter SW15a bis SW15d einem siebten Schaltelement.
  • Der Differenzverstärker 201 enthält den NMOS-Transistor NT11, mit dem der Kondensator C11, der Kondensator C12 und der Kondensator C13 verbunden sind, und den NMOS-Transistor NT12, mit dem der Kondensator C14 verbunden ist. Daher entspricht der Differenzverstärker 201 des Komparators 121, der im geradzahligen Spaltengebiet ECA ausgebildet ist, einem Beispiel eines ersten Differenzverstärkers. Im Fall des im geradzahligen Spaltengebiet ECA ausgebildeten Komparators 121 entspricht der NMOS-Transistor NT11 einem Beispiel einer Eingangseinheit, die in einem ersten Differenzverstärker vorgesehen ist, und entspricht der NMOS-Transistor NT12 einem Beispiel einer anderen Eingangseinheit, die im ersten Differenzverstärker vorgesehen ist. Indes entspricht der Differenzverstärker 201 des Komparators 121, der um ungeradzahligen Spaltengebiet OCA ausgebildet ist, einem Beispiel eines zweiten Differenzverstärkers. Im Fall des im ungeradzahligen Spaltengebiet OCA ausgebildeten Komparators 121 entspricht der NMOS-Transistor NT11 einem Beispiel einer Eingangseinheit, die in einem zweiten Differenzverstärker vorgesehen ist, und entspricht der NMOS-Transistor NT12 einem Beispiel einer anderen Eingangseinheit, die im zweiten Differenzverstärker vorgesehen ist.
  • Ein Schalter SW11 ist zwischen das Drain-Gate des NMOS-Transistors NT11 geschaltet. Der Schalter SW11 wird durch ein Ansteuerungssignal AZSW1, das über einen Eingangsanschluss T13 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeist wird, von dem Ein-Zustand in den Aus-Zustand oder von dem Aus-Zustand in den Ein-Zustand geschaltet.
  • Ein Schalter SW12 ist zwischen das Drain-Gate des NMOS-Transistors NT12 geschaltet. Der Schalter SW12 wird durch das Ansteuerungssignal AZSW1, das über einen Eingangsanschluss T13 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeist wird, von dem Ein-Zustand in den Aus-Zustand oder von dem Aus-Zustand in den Ein-Zustand geschaltet.
  • Man beachte, dass hier im Folgenden auf einen Verbindungspunkt zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13 und dem Schalter SW11 als Knoten HiZ verwiesen wird. Im Folgenden wird ferner auf einen Verbindungspunkt zwischen dem Gate des NMOS-Transistors NT12, dem Kondensator C13 und dem Schalter SW12 als Knoten VSH verwiesen.
  • Wie in 6 dargestellt ist, enthält der NMOS-Transistor NT11 zwei geteilte Transistoren NT11a und NT11b, die parallel geschaltet sind. Jeder des geteilten Transistors NT11a und des geteilten Transistors NT11b enthält einen NMOSFET. Eine Source des geteilten Transistors NT11a und eine Source des geteilten Transistors NT11b sind miteinander verbunden. Ein Drain des geteilten Transistors NT11a und ein Drain des geteilten Transistors NT11b sind miteinander verbunden. Ein Gate des geteilten Transistors NT11a und ein Drain des geteilten Transistors NT11b sind miteinander verbunden. Die jeweiligen Sources der geteilten Transistoren NT11a und NT11b sind mit dem Drain des NMOS-Transistors NT13 verbunden. Jeder der Drains der geteilten Transistoren NT11a und NT11b ist mit dem Drain und Gate des PMOS-Transistors PT11 (siehe 4), einem Gate des PMOS-Transistors PT12 (siehe 4) und dem Schalter SW11 (siehe 4) verbunden.
  • Der NMOS-Transistor NT12 enthält zwei geteilte Transistoren NT12a und NT12b, die parallel geschaltet sind. Sowohl der geteilte Transistor NT12a als auch der geteilte Transistor NT12b enthalten einen NMOSFET. Eine Source des geteilten Transistors NT12a und eine Source des geteilten Transistors NT12b sind miteinander verbunden. Ein Drain des geteilten Transistors NT12a und ein Drain des geteilten Transistors NT12b sind miteinander verbunden. Ein Gate des geteilten Transistors NT12a und der Drain des geteilten Transistors NT12b sind miteinander verbunden. Die jeweiligen Sources der geteilten Transistoren NT12a und NT12b sind mit dem Drain des NMOS-Transistors NT13 verbunden. Jeder der Drains der geteilten Transistoren NT12a und NT12b ist mit dem Drain des PMOS-Transistors PT12, dem Schalter SW12 und einem Ausgangsanschluss OUT (siehe 4) verbunden.
  • Als Nächstes wird unter Bezugnahme auf 7 ein Beispiel einer Anordnungsbeziehung der Kondensatoren, des NMOS-Transistors NT11 und des NMOS-Transistors NT12 des Komparators 121, der in dem ungeradzahligen Spaltengebiet OCA und dem geradzahligen Spaltengebiet ECA ausgebildet ist, beschrieben.
  • Wie in 7 dargestellt ist, sind im geradzahligen Spaltengebiet ECA der Kondensator C12 und der Kondensator C13 mit dem dazwischen angeordneten Schalter SW14 einander gegenüberliegend angeordnet. Die geteilten Kondensatoren C13a bis C13e, die geteilte Kapazitäten des Kondensators C13 sind, sind innerhalb eines vorbestimmten Bereichs des geradzahligen Spaltengebiets ECA zusammengefasst. Konkreter sind der Kondensator C12 und der geteilte Kondensator C13e mit dem dazwischen angeordneten Schalter SW14 einander gegenüberliegend angeordnet. Der geteilte Kondensator C13e, der geteilte Kondensator C13d, der geteilte Kondensator C13c, der geteilte Kondensator C13b und der geteilte Kondensator C13a sind von der Seite aus, wo der Kondensator C12 angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Ein Schalter SW15d ist zwischen dem geteilten Kondensator C13e und dem geteilten Kondensator C13d angeordnet. Ein Schalter SW15c ist zwischen dem geteilten Kondensator C13d und dem geteilten Kondensator C13c angeordnet. Ein Schalter SW15b ist zwischen dem geteilten Kondensator C13c und dem geteilten Kondensator C13b angeordnet. Ein Schalter SW15a ist zwischen dem geteilten Kondensator C13b und dem geteilten Kondensator C13a angeordnet.
  • Im geradzahligen Spaltengebiet ECA ist ein geteilter Kondensator C14j, der eine geteilte Kapazität des Kondensators C14 ist, auf der Seite, wo der geteilte Kondensator C13b nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW13 dem geteilten Kondensator C13a benachbart angeordnet. Indem man die geteilten Kondensatoren C13a bis C13e, die Schalter SW15a bis SW15d, den Schalter SW14 und den Schalter SW13 innerhalb eines vorbestimmten Bereichs zusammengefasst anordnet, können die Komplexität der Verdrahtung und die parasitäre Kapazität, die zwischen den jeweiligen Elementen erzeugt wird, unterdrückt werden.
  • In dem geradzahligen Spaltengebiet ECA ist der Kondensator C11 auf der Seite, wo der geteilte Kondensator C13a nicht angeordnet ist, dem geteilten Kondensator C14j benachbart angeordnet. Genauer gesagt sind der geteilte Kondensator C11d, der geteilte Kondensator C11c, der geteilte Kondensator C11b und der geteilte Kondensator C11a, die die geteilten Kapazitäten des Kondensators C11 sind, von der Seite aus, so der geteilte Kondensator C14j angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im geradzahligen Spaltengebiet ECA sind die Verbleibenden des Kondensators C14, welche geteilte Kapazitäten des Kondensators C14 sind, auf der Seite, wo der geteilte Kondensator C11b nicht angeordnet ist, dem geteilten Kondensator C11a benachbart angeordnet. Genauer gesagt sind der verbleibende geteilte Kondensator C14i, der geteilte Kondensator C14h, der geteilte Kondensator C14g, der geteilte Kondensator C14f, der geteilte Kondensator C14e, der geteilte Kondensator C14d, der geteilte Kondensator C14c, der geteilte Kondensator C14b und der geteilte Kondensator C14a des Kondensators C14 von der Seite aus, wo der geteilte Kondensator C11a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im geradzahligen Spaltengebiet ECA sind der NMOS-Transistor NT11 und der NMOS-Transistor NT12 auf der Seite, wo der geteilte Kondensator C14b nicht angeordnet ist, dem geteilten Kondensator C14a benachbart angeordnet. Genauer gesagt sind der geteilte Transistor NT11b, der geteilte Transistor NT12b, der geteilte Transistor NT12a und der geteilte Transistor NT11a von der Seite aus, wo der geteilte Kondensator C14a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Somit sind im geradzahligen Spaltengebiet ECA die Kondensatoren C11 bis C14, der Schalter SW13, die Schaltergruppe SW15, der NMOS-Transistor NT11 und der NMOS-Transistor NT12 zum Beispiel auf einer geraden Linie angeordnet.
  • Wie in 7 dargestellt ist, sind im ungeradzahligen Spaltengebiet OCA der Kondensator C12 und der Kondensator C13 mit dem dazwischen angeordneten Schalter SW14 einander gegenüberliegend angeordnet. Die geteilten Kondensatoren C13a bis C13e, die geteilte Kapazitäten des Kondensators C13 sind, sind in einem vorbestimmten Bereich des ungeradzahligen Spaltengebiets OCA zusammengefasst. Genauer gesagt sind der Kondensator C12 und der geteilte Kondensator C13e mit dem dazwischen angeordneten Schalter SW14 einander gegenüberliegend angeordnet. Der geteilte Kondensator C13e, der geteilte Kondensator C13d, der geteilte Kondensator C13c, der geteilte Kondensator C13b und der geteilte Kondensator C13a sind von der Seite aus, wo der Kondensator C12 angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Zwischen dem geteilten Kondensator C13e und dem geteilten Kondensator C13d ist ein Schalter SW15d angeordnet. Zwischen dem geteilten Kondensator C13d und dem geteilten Kondensator C13c ist ein Schalter SW15c angeordnet. Ein Schalter SW15b ist zwischen dem geteilten Kondensator C13c und dem geteilten Kondensator C13b angeordnet. Zwischen dem geteilten Kondensator C13b und dem geteilten Kondensator C13a ist ein Schalter SW15a angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA ist ein Teil der geteilten Kapazitäten des Kondensators C14 auf der Seite, wo der geteilte Kondensator C13b nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW13 dem geteilten Kondensator C13a benachbart angeordnet. Indem man die geteilten Kondensatoren C13a bis C13e, die Schalter SW15a bis SW15d, den Schalter SW14 und den Schalter SW13 so anordnet, dass sie innerhalb eines vorbestimmten Bereichs wie oben beschrieben zusammengefasst sind, können die Komplexität der Verdrahtung und die parasitäre Kapazität, die zwischen den jeweiligen Elementen erzeugt wird, unterdrückt werden.
  • Genauer gesagt sind im ungeradzahligen Spaltengebiet OCA der geteilte Kondensator C14j, der geteilte Kondensator C14i, der geteilte Kondensator C14h und der geteilte Kondensator C14g, die geteilte Kapazitäten des Kondensators C14 sind, von der Seite aus, wo der geteilte Kondensator C13a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA ist der Kondensator C11 auf der Seite, wo der geteilte Kondensator C14h nicht angeordnet ist, dem geteilten Kondensator C14g benachbart angeordnet. Genauer gesagt sind der geteilte Kondensator C11d, der geteilte Kondensator C11c, der geteilte Kondensator C11b und der geteilte Kondensator C11a, die geteilte Kapazitäten des Kondensators C11 sind, von der Seite aus, wo der geteilte Kondensator C14g angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA sind die verbleibenden geteilten Kapazitäten des Kondensators C14 auf der Seite, wo der geteilte Kondensator C11b nicht angeordnet ist, dem geteilten Kondensator C11a benachbart angeordnet. Genauer gesagt sind der geteilte Kondensator C14f, der geteilte Kondensator C14e, der geteilte Kondensator C14d, der geteilte Kondensator C14c, der geteilte Kondensator C14b und der geteilte Kondensator C14a, welche die Verbleibenden des Kondensators C14 sind, von der Seite aus, wo der geteilte Kondensator C11a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA sind der NMOS-Transistor NT11 und der NMOS-Transistor NT12 auf der Seite, wo der geteilte Kondensator C14b nicht angeordnet ist, dem geteilten Kondensator C14a benachbart angeordnet. Genauer gesagt sind der geteilte Transistor NT12a, der geteilte Transistor NT12b, der geteilte Transistor NT11b und der geteilte Transistor NT11a von der Seite aus, der geteilte Kondensator C14a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Somit sind in dem ungeradzahligen Spaltengebiet OCA die Kondensatoren C11 bis C14, der Schalter SW13, die Schaltergruppe SW15, der NMOS-Transistor NT11 und der NMOS-Transistor 12 zum Beispiel auf einer geraden Linie angeordnet.
  • Wie in 7 dargestellt ist, beträgt im geradzahligen Spaltengebiet ECA die Anzahl der geteilten Kondensatoren C11a bis C11d 4, ist die Anzahl der Kondensatoren C12 1, ist die Anzahl der geteilten Kondensatoren C13a bis C13e 5 und ist die Anzahl der geteilten Kondensatoren C14a bis C14j 10. Daher ist im geradzahligen Spaltengebiet ECA die Gesamtzahl (10) der geteilten Kondensatoren C11a bis Clld (Beispiel einer ersten geteilten Kapazität), der Kondensatoren C12 (Beispiel einer zweiten Kapazität) und der geteilten Kondensator C13a bis C13e (Beispiel einer dritten geteilten Kapazität) die Gleiche wie die Gesamtzahl der geteilten Kondensatoren C14a bis C14j (Beispiel einer vierten geteilten Kapazität).
  • Ferner beträgt im ungeradzahligen Spaltengebiet OCA die Anzahl der geteilten Kondensatoren C11a bis C11d 4, ist die Anzahl der Kondensatoren C12 1, ist die Anzahl der geteilten Kondensatoren C13a bis C13e 5 und ist die Anzahl der geteilten Kondensatoren C14a bis C14j 10. Daher ist im ungeradzahligen Spaltengebiet OCA die Gesamtzahl (10) der geteilten Kondensatoren C11a bis Clld (Beispiel einer fünften geteilten Kapazität), der Kondensatoren C12 (Beispiel einer sechsten Kapazität) und der geteilten Kondensatoren C13a bis C13e (Beispiel einer siebten geteilten Kapazität) die Gleiche wie die Gesamtzahl der geteilten Kondensatoren C14a bis C14j (Beispiel einer achten Kapazität).
  • Die Gesamtzahl (20) der geteilten Kondensatoren C11a bis C11d, der Kondensatoren C12, der geteilten Kondensatoren C13a bis C13e und der geteilten Kondensatoren C14a bis C14j in dem geradzahligen Spaltengebiet ECA ist die Gleiche wie die Gesamtzahl (20) der geteilten Kondensatoren C11a bis C11d, der Kondensatoren C12, der geteilten Kondensatoren C13a bis C13e und der geteilten Kondensatoren C14a bis C14j im ungeradzahligen Spaltengebiet OCA.
  • Jeder der geteilten Kondensatoren C11a bis C11d, der Kondensator C12, jeder der geteilten Kondensatoren C13a bis C13e und jeder der geteilten Kondensatoren C14a bis C14j im geradzahligen Spaltengebiet ECA und jeder der geteilten Kondensatoren Clla bis C11d, der Kondensator C12, jeder der geteilten Kondensatoren C13a bis C13e und jeder der geteilten Kondensatoren C14a bis C14j im ungeradzahligen Spaltengebiet OCA weisen den gleichen Kapazitätswert auf.
  • Somit wird die Eingangskapazität, die mit dem NMOS-Transistor NT11 und dem NMOS-Transistor NT12, die das differentielle Paar des Differenzverstärkers 201 umfassen, umfassen, in die gleiche Anzahl von Kondensatoren geteilt. Infolgedessen wird die Kapazität, die mit dem differentiellen Paar des Differenzverstärkers 201 verbunden ist, ausgeglichen. Ferner kann bewirkt werden, dass Variationen in der Stromversorgung VDD1 das differentielle Paar des Differenzverstärkers 201 gleich beeinflussen. Infolgedessen wird der Versorgungsspannungsdurchgriff (engl.: power supply rejection ratio) (PSRR) verbessert. Außerdem können Spannungsvariationen, die auf Leckströmen basieren, die in dem Schalter SW11 und dem Schalter SW12 auftreten, die im Komparator 121 vorgesehen sind, in dem NMOS-Transistor NT11 und dem NMOS-Transistor NT12 identisch gemacht werden. Infolgedessen ist der Bildsensor 1 imstande, zu verhindern, dass der Leckstrom die Vergleichsoperation durch den Komparator 121 beeinflusst.
  • Das geradzahlige Spaltengebiet ECA und das ungeradzahlige Spaltengebiet OCA sind aufgrund der Beschränkung der Größe des Halbleiter-Chips, auf dem der Bildsensor 1 ausgebildet ist, einander benachbart angeordnet. Daher wird eine parasitäre Kapazität zwischen jedem in dem geradzahligen Spaltengebiet ECA ausgebildeten Element und jedem in dem ungeradzahligen Spaltengebiet OCA ausgebildeten Element erzeugt.
  • Wie in 7 dargestellt ist, wird eine parasitäre Kapazität Cp1 zwischen einem Gate des geteilten Transistors NT11a im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT11a im ungeradzahligen Spulengebiet OCA erzeugt. Eine parasitäre Kapazität Cp2 wird zwischen einem Gate des geteilten Transistors NT12a im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT11b im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp3 wird zwischen einem Gate des geteilten Transistors NT12b im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT12b im ungeradzahligen Spaltengebiet OC erzeugt. Zwischen einem Gate des geteilten Transistors NT11b im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT12a im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp4 erzeugt.
  • Eine parasitäre Kapazität Cp5 wird zwischen dem geteilten Kondensator C14a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14a im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C14b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14b im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp6 erzeugt. Eine parasitäre Kapazität Cp7 wird zwischen dem geteilten Kondensator C14c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14c im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C14d im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14d im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp8 erzeugt. Eine parasitäre Kapazität Cp9 wird zwischen dem geteilten Kondensator C14e im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14e im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C14f im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14f im ungeradzahligen Spaltengebiet wird eine parasitäre Kapazität Cp10 erzeugt.
  • Eine parasitäre Kapazität Cp11 wird zwischen dem geteilten Kondensator C14g im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C11a im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp12 wird zwischen dem geteilten Kondensator C14h im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C11b im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C14i im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator Cllc im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp13 erzeugt. Eine parasitäre Kapazität Cp14 wird zwischen dem geteilten Kondensator C11a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator Clld im ungeradzahligen Spaltengebiet OCA erzeugt.
  • Zwischen dem geteilten Kondensator C11b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14g im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp15 erzeugt. Zwischen dem geteilten Kondensator C11c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14h im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp16 erzeugt. Eine parasitäre Kapazität Cp17 wird zwischen dem geteilten Kondensator Clld im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14i im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp18 wird zwischen dem geteilten Kondensator C14j im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C14j im ungeradzahligen Spaltengebiet OCA erzeugt.
  • Eine parasitäre Kapazität Cp19 wird zwischen dem geteilten Kondensator C13a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C13a im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C13b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C13b im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp20 erzeugt. Eine parasitäre Kapazität Cp21 wird zwischen dem geteilten Kondensator C13c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C13c im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp22 wird zwischen dem geteilten Kondensator C13d im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C13d im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp23 wird zwischen dem geteilten Kondensator C13e im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C13e im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem Kondensator C12 im geradzahligen Spaltengebiet ECA und dem Kondensator C12 im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp24 erzeugt.
  • Im Übrigen wird beispielsweise eine Annahme getroffen, dass ein Aggressor mit großer Amplitude vom Pixelsignal VSL im ungeradzahligen Spaltengebiet OCA mit den rechten und linken Kapazitäten eines differentiellen Paars des Differenzverstärkers 201 ungleich interferiert, das im geradzahligen Spaltengebiet ECA vorgesehen, das eine benachbarte Spalte ist. In diesem Fall wird der Aggressor durch das differentielle Paar des Differenzverstärkers 201 nicht aufgehoben und führt zu einer Verschlechterung der Bildqualität wie Nebensprechen. In den Komparatoren 121, die im Bildsensors 1 gemäß dieser Ausführungsform vorgesehen sind, wirkt der Kondensator C13, der als eine Schaltkapazität dient, als die Eingangskapazität für das Pixelsignal VSL oder als die Eingangskapazität für das Referenzsignal RAMP. Aus diesem Grund ist es sehr schwierig, die rechten und linken Kapazitäten des differentiellen Paars des Differenzverstärkers 201 mit dem Aggressor mit großer Amplitude vom Pixelsignal VSL zu allen Zeiten in einer benachbarten Spalte perfekt auszugleichen.
  • Mit Blick auf das Obige unterscheidet sich im Bildsensor 1 gemäß dieser Ausführungsform die Anordnung der Kapazitäten des differentiellen Paars des Differenzverstärkers 201 zwischen dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA. Infolgedessen ist, egal wie alle oder ein Teil der Kondensatoren C13, die als die Schaltkapazitäten dienen, als die Eingangskapazität für das Pixelsignal VSL und das Referenzsignal RAMP addiert sind oder ist, der Absolutwert des Ungleichgewichts einer Interferenz des Aggressors mit großer Amplitude des benachbarten Pixelsignals VSL für das differentielle Paar des Differenzverstärkers 201 nicht auffällig groß.
  • Genauer gesagt sind die geteilten Kondensatoren C11a bis Clld (Beispiel einer fünften geteilten Kapazität) im ungeradzahligen Spaltengebiet OCA so angeordnet, dass sich die Anzahl geteilter Kondensatoren, die den geteilten Kondensatoren C11a bis Clld (Beispiel einer ersten geteilten Kapazität) im geradzahligen Spaltengebiet ECA gegenüberliegen, und die Anzahl geteilter Kondensatoren, die den geteilten Kondensatoren C14a bis C14j (Beispiel einer vierten geteilten Kapazität) im geradzahligen Spaltengebiet ECA gegenüberliegen, unterscheiden. In dem in 7 dargestellten Konfigurationsbeispiel sind drei geteilte Kondensatoren C11a bis C11c der geteilten Kondensatoren C11a bis Clld im ungeradzahligen Spaltengebiet OCA den geteilten Kondensatoren C14g bis C14i, die mit dem NMOS-Transistor NT12 verbunden sind, im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet. Ferner ist ein geteilter Kondensator Clld der geteilten Kondensatoren C11a bis Clld im ungeradzahligen Spaltengebiet OCA dem geteilten Kondensator C11a, der mit dem NMOS-Transistor NT11 verbunden ist, im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet.
  • Die geteilten Kondensatoren C11a bis C11d, der Kondensator C12 und die geteilten Kondensatoren C13a bis C13e sind parallel geschaltet. Ferner sind die geteilten Kondensatoren C14a bis C14j parallel geschaltet. Daher kann die Anzahl geteilter Kondensatoren, die einander gegenüberliegen, auch als die Fläche betrachtet werden, in der die Kondensatoren, die die geteilten Kondensatoren umfassen, einander gegenüberliegen. Deshalb ist der Kondensator C11 (ein Beispiel einer fünften Kapazität) im ungeradzahligen Spaltengebiet OCA dem Kondensator C11 (Beispiel einer ersten Kapazität) und dem Kondensator C14 (Beispiel einer vierten Kapazität) im geradzahligen Spaltengebiet ECA mit unterschiedlichen Flächen gegenüberliegend angeordnet. Der Betrieb und die Effekte davon, die Anordnung einer Vielzahl von Kondensatoren zwischen dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA verschieden einzurichten, werden im Folgenden im Detail beschrieben.
  • <Betrieb eines Komparators>
  • Als Nächstes wird unter Bezugnahme auf die Zeitablaufdiagramme von 8 und 9 der Betrieb der Komparatoren 121 beschrieben. 8 zeigt ein Zeitablaufdiagramm des Ansteuerungssignals AZSW1, des Referenzsignals RAMP, des Pixelsignals VSL, des Knotens VSH, des Knotens HiZ und des Ausgangssignals OUT1. 9 zeigt ein Beispiel von Wellenformen des Knotens HiZ von einem Zeitpunkt t5 bis zu einem Zeitpunkt t8, die in 8 dargestellt sind.
  • Zu einem Zeitpunkt t1 wird das Ansteuerungssignal AZSW1 auf einen hohen Pegel gesetzt. Obgleich nicht dargestellt wird im Wesentlichen zu der gleichen Zeit, zu der das Ansteuerungssignal AZSW1 auf den hohen Pegel gesetzt wird, auf der Basis der Verstärkung zu der Zeit einer Bildgebung im Bildsensor 1 ein Schalter des Schalters SW13, des Schalters SW14 und der Schalter 15a bis 15d in den Aus-Zustand versetzt und werden die verbleibenden Schalter in den Ein-Zustand versetzt. In dieser Ausführungsform können sechs Verstärkungsmodi unterstützt werden. Im Fall des Verstärkungsmodus des niedrigsten Pegels der sechs Verstärkungsmodi ist der Schalter SW13 in den Aus-Zustand versetzt. Ferner ist im Fall des Verstärkungsmodus des zweitniedrigsten Pegels der Schalter SW15a in den Aus-Zustand versetzt. Überdies ist im Fall eines Verstärkungsmodus des drittniedrigsten Pegels der Schalter SW15b in den Aus-Zustand versetzt. Ferner ist im Fall des Verstärkungsmodus des viertniedrigsten Pegels der Schalter SW15c in den Aus-Zustand versetzt. Im Fall des Verstärkungsmodus des fünftniedrigsten Pegels ist überdies der Schalter SW15d in den Aus-Zustand versetzt. Im Fall des Verstärkungsmodus des sechstniedrigsten Pegels, d. h. des höchsten Pegels, ist überdies der Schalter SW14 in den Aus-Zustand versetzt.
  • Der Schalter SW11 und der Schalter SW12 werden dann eingeschaltet, und der Drain und das Gate des NMOS-Transistors NT11 und der Drain und das Gate des NMOS-Transistors NT12 werden miteinander verbunden. Ferner wird das Referenzsignal RAMP auf einen vorbestimmten Rücksetzpegel gesetzt. Das FD 153 des Einheitspixels P, das gelesen werden soll, wird ferner zurückgesetzt, und das Pixelsignal VSL wird auf den Rücksetzpegel gesetzt.
  • Somit wird eine Operation einer automatischen Nullpunkteinstellung des Differenzverstärkers 201 gestartet. Das heißt, der Drain und das Gate des NMOS-Transistors NT11 und der Drain und das Gate des NMOS-Transistors NT12 konvergieren zur gleichen vorbestimmten Spannung (worauf hier im Folgenden als Referenzspannung verwiesen wird). Infolgedessen werden die Spannungen des Knotens HiZ und des Knotens VSH auf die Referenzspannung gesetzt.
  • Als Nächstes wird zu einem Zeitpunkt t2 das Ansteuerungssignal AZSW1 auf einen niedrigen Pegel gesetzt und werden der Schalter SW11 und der Schalter SW12 ausgeschaltet. Somit wird die Operation einer automatischen Nullpunkteinstellung des Differenzverstärkers 201 beendet. Die Spannung des Knotens HiZ wird bei der Referenzspannung gehalten, da sich das Pixelsignal VSL und das Referenzsignal RAMP nicht ändern. Ferner wird die Spannung des Knotens VSH durch im Kondensator C14 akkumulierte Ladungen bei der Referenzspannung gehalten.
  • Zu einem Zeitpunkt t3 wird die Spannung des Referenzsignals RAMP vom Rücksetzpegel um einen vorbestimmten Wert verringert. Infolgedessen wird die Spannung des Knotens HiZ unter die Spannung des Knotens VSH (Referenzspannung) reduziert und wird das Ausgangssignal OUT1 des Differenzverstärkers 201 ein niedriger Pegel.
  • Zu einem Zeitpunkt t4 beginnt das Referenzsignal RAMP zuzunehmen. Damit einhergehend nimmt auch die Spannung des Knotens HiZ zu. Ferner beginnt der Zähler 122 zu zählen.
  • Danach wird, wenn die Spannung des Knotens HiZ die Spannung (Referenzspannung) des Knotens VSH übersteigt, das Ausgangssignal OUT1 des Referenzverstärkers 201 invertiert und wird ein hoher Pegel. Der Zählwert des Zählers 122 wird dann, wenn das Ausgangssignal OUT1 zum hohen Pegel invertiert wird, im Latch 123 als der Wert des Pixelsignals VSL der P-Phase (Rücksetzpegel) gehalten.
  • Zu einem Zeitpunkt t5 wird die Spannung des Referenzsignals RAMP auf die Rücksetzspannung gesetzt. Ferner wird der Übertragungstransistor 152 des Einheitspixels P eingeschaltet, werden Ladungen, die in der Fotodiode 151 während der Belichtung akkumuliert wurden, zum FD 153 übertragen und wird das Pixelsignal VSL auf den Signalpegel gesetzt. Infolgedessen wird die Spannung des Knotens HiZ um einen dem Signalpegel entsprechenden Wert reduziert, sodass sie unter der Spannung (Referenzspannung) des Knotens VSH liegt, und das Ausgangssignal OUT1 des Differenzverstärkers 201 wird auf einen niedrigen Pegel invertiert.
  • Zu einem Zeitpunkt t6 wird ähnlich dem Zeitpunkt t3 die Spannung des Referenzsignals RAMP um einen vorbestimmten Wert vom Rücksetzpegel aus verringert. Infolgedessen wird die Spannung des Knotens HiZ weiter reduziert.
  • Zu einem Zeitpunkt t7 beginnt, ähnlich dem Zeitpunkt t4, das Referenzsignal RAMP zuzunehmen. Damit einhergehend nimmt die Spannung des Knotens HiZ linear zu. Ferner beginnt der Zähler 122 zu zählen.
  • Danach wird, wenn die Spannung des Knotens HiZ die Spannung (Referenzspannung) des Knotens VSH übersteigt, das Ausgangssignal OUT1 des Differenzverstärkers 201 invertiert und wird ein hoher Pegel. Der Zählwert der Zähler 122 wird dann, wenn das Ausgangssignal OUT1 zum hohen Pegel invertiert wird, im Latch 123 als der Wert des Pixelsignals VSL der D-Phase (Signalpegel) gehalten. Ferner führt das Latch 123 eine korrelierte Doppelabtastung durch, indem die Differenz zwischen dem Pixelsignal VSL der D-Phase und dem Pixelsignal VSL der P-Phase, die zwischen dem Zeitpunkt t4 und dem Zeitpunkt t5 gelesen werden, genommen wird. Auf diese Weise wird das Pixelsignal VSL einer AD-Umwandlung unterzogen.
  • Danach wird die gleiche Operation wie jene, die vom Zeitpunkt t1 bis zum Zeitpunkt t7 durchgeführt wurde, nach dem Zeitpunkt t8 wiederholt. Man beachte, dass, selbst nach dem Zeitpunkt t8 im Wesentlichen zur gleichen Zeit, zu der das Ansteuerungssignal AZSW1 auf den hohen Pegel gesetzt wird, auf der Basis der Verstärkung zu der Zeit einer Bildgebung im Bildsensor 1 ein Schalter des Schalters SW13, des Schalters SW14 und der Schalter 15a bis 15d in den Aus-Zustand versetzt wird und die verbleibenden Schalter in den Ein-Zustand versetzt werden.
  • Dies verringert die Spannung der Stromversorgung VDD1 und reduziert den Leistungsverbrauch der ADC-Gruppe 12. Infolgedessen ist es möglich, den Leistungsverbrauch des Bildsensors 1 zu reduzieren.
  • Im bestehenden Komparator, in welchem ein Bildsensor in einen eines differentiellen Paars eines Differenzverstärkers eingespeist wird und ein Referenzsignal in den anderen des differentiellen Paars eingespeist wird, werden ein Referenzsignal und ein Pixelsignal verglichen und wird das Vergleichsergebnis als Ausgangssignal ausgegeben. Zu dieser Zeit variiert die Eingangsspannung (Spannungen des Referenzsignals und des Pixelsignals) des Differenzverstärkers zum Zeitpunkt einer Inversion des Ausgangssignals mit der Spannung des Pixelsignals. Wenn die Spannung der Stromversorgung zum Ansteuern des Komparators gemäß der bestehenden Technologie verringert wird, besteht daher eine Möglichkeit, dass die Eingangsspannung des Differenzverstärkers zum Zeitpunkt einer Inversion des Ausgangssignals den Eingangsdynamikbereich des Komparators übersteigt und die Linearität der AD-Umwandlung nicht sichergestellt werden kann.
  • Im Gegensatz dazu wird in den Komparatoren 121 gemäß dieser Ausführungsform das Vergleichsergebnis zwischen der Spannung (Spannung des Knotens HiZ) des Signals, das durch Addieren des Pixelsignals VSL und des Referenzsignals RAMP über die Eingangskapazität erhalten wird, und der Spannung (Referenzspannung) des Knotens VSH als das Ausgangssignal OUT1 wie oben beschrieben ausgegeben. Zu dieser Zeit ist, wie in 9 dargestellt ist, die Eingangsspannung (Spannungen des Knotens HiZ und des Knotens VSH) des Differenzverstärkers 201 zum Zeitpunkt einer Inversion des Ausgangssignals OUT1 ohne Variation konstant.
  • Ferner ist im Bildsensor 1 die Richtung, in der sich das Referenzsignal RAMP ändert, dem Referenzsignal des Komparators gemäß der bestehenden Technologie entgegengesetzt und ändert sich in der dem Pixelsignal VSL entgegengesetzten Richtung. Hier meint ein Ändern in der dem Pixelsignal VSL entgegengesetzten Richtung ein Ändern in der Richtung, die der Richtung entgegengesetzt ist, in der sich das Pixelsignal VSL ändert, wenn die Signalkomponenten zunehmen. In diesem Beispiel ändert sich das Pixelsignal VSL beispielsweise in der negativen Richtung, wenn die Signalkomponenten zunehmen, während sich das Referenzsignal RAMP in der dazu entgegengesetzten positiven Richtung ändert. Deshalb ist die Spannung (Eingangsspannung des Differenzverstärkers 201) des Knotens HiZ eine Spannung, die der Differenz zwischen dem Pixelsignal VSL und dem Referenzsignal in der bestehenden Technologie entspricht.
  • Da die Eingangsspannung des Differenzverstärkers 201 zum Zeitpunkt einer Inversion des Ausgangssignals OUT1 konstant wird, kann auf diese Weise der Eingangsdynamikbereich des Differenzverstärkers 201 verengt werden.
  • Die Spannung der Stromversorgung VDD1 zum Ansteuern des Komparators 121 kann daher unter jene des Komparators gemäß der bestehenden Technologie reduziert werden, was einer Reduzierung des Leistungsverbrauchs der ADC-Gruppe 12 und eine Reduzierung des Leistungsverbrauchs des Bildsensors 1 zur Folge hat.
  • Als Nächstes werden unter Verwendung von 10 bis 12, während auf 4 verwiesen wird, der Betrieb und Effekte des Bildsensors 1 gemäß dieser Ausführungsform beschrieben. In den 10 bis 12 ist die Interferenz vom ungeradzahligen Spaltengebiet OCA zum geradzahligen Spaltengebiet ECA mittels dicker Pfeile repräsentiert.
  • (Erstes Interferenzbeispiel)
  • 10 stellt schematisch einen Zustand der Interferenz vom ungeradzahligen Spaltengebiet OCA zum geradzahligen Spaltengebiet ECA in dem Fall dar, in dem der Schalter SW13 im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW13 im Ein-Zustand sind. Das heißt, 10 stellt schematisch den Zustand der Interferenz in dem Fall dar, in dem alle Kondensatoren C13, die als die Schaltkapazität dienen, als die Eingangskapazitäten für das Referenzsignal RAMP genutzt werden.
  • Wie in 10 dargestellt ist, ist in dem Fall, in dem der Schalter SW13 im Aus-Zustand ist, die Eingangskapazität für das Pixelsignal VSL nur der Kondensator C11 (geteilte Kondensatoren C11a bis C11d). Daher beeinflusst die Spannungsvariation in den geteilten Kondensatoren C11a bis C11c im ungeradzahligen Spaltengebiet OCA die geteilten Kondensatoren C14g bis C14i im geradzahligen Spaltengebiet ECA. Die Spannungsvariation im geteilten Kondensator Clld im ungeradzahligen Spaltengebiet OCA beeinflusst ferner den geteilten Kondensator C11a im geradzahligen Spaltengebiet ECA. Infolgedessen beeinflusst der Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA den NMOS-Transistor NT11 und den NMOS-Transistor NT12 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA im Verhältnis 1:3. Aus diesem Grund beträgt das Ungleichgewicht der Interferenz für das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA vom Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA -2 (=1-3).
  • Indes beeinflusst das Gate des geteilten Transistors NT11a des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA den geteilten Transistor NT11a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Das Gate des geteilten Transistors NT11b des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA beeinflusst ferner den geteilten Transistor NT12a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Aus diesem Grund wird die Spannungsvariation des Gates des NMOS-Transistors NT11 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA durch das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA aufgehoben.
  • Nach der oben erwähnten Formel (1) ist in dem Fall, in dem der Schalter SW13 im Aus-Zustand ist, die Eingangsdämpfungsverstärkung Ainv für das Pixelsignal VSL „(C11a+C11b+C11c+C11d)/ΣC“. Die geteilten Kondensatoren C11a bis C11d, der Kondensator C12, die geteilten Kondensatoren C13a bis C13e und die geteilten Kondensatoren C14a bis C14i haben in dieser Ausführungsform den gleichen Kapazitätswert. Daher beträgt der Signaldämpfungsbetrag des Pixelsignals VSL 4/10. Deshalb beträgt das Ungleichgewicht in Bezug auf das Pixelsignal VSL (d. h. das Endrauschen) -5,0 (=-2/(4/10)).
  • (Zweites Interferenzbeispiel)
  • 11 stellt den Zustand der Interferenz vom ungeradzahligen Spaltengebiet OCA zum geradzahligen Spaltengebiet ECA in dem Fall schematisch dar, in dem der Schalter SW15b im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW15b im Ein-Zustand sind. Das heißt, 11 stellt den Zustand der Interferenz in dem Fall schematisch dar, in dem 2/5 der geteilten Kondensatoren, die den Kondensator C13 bilden, der als die Schaltkapazität dient, als die Eingangskapazitäten für das Pixelsignal VSL verwendet werden und 3/5 der geteilten Kondensatoren als die Eingangskapazitäten für das Referenzsignal RAMP verwendet werden.
  • Wie in 11 dargestellt ist, sind in dem Fall, in dem der Schalter SW15b im Aus-Zustand ist, die Eingangskapazitäten für das Pixelsignal VSL der Kondensator C11 (die geteilten Kondensatoren C11a bis C11d) und die geteilten Kondensatoren C13a und C13b, die den Kondensator C13 bilden. Aus diesem Grund beeinflusst die Spannungsvariation der geteilten Kondensatoren C11a bis C11c im ungeradzahligen Spaltengebiet OCA die geteilten Kondensatoren C14g bis C14i im geradzahligen Spaltengebiet ECA. Ferner beeinflusst die Spannungsvariation des geteilten Kondensators Clld im ungeradzahligen Spaltengebiet OCA den geteilten Kondensator C11a im geradzahligen Spaltengebiet ECA. Außerdem beeinflusst die Spannungsvariation der geteilten Kondensatoren C13a und C13b die geteilten Kondensatoren C13a und C13b im geradzahligen Spaltengebiet ECA. Infolgedessen beeinflusst der Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA den NMOS-Transistor NT11 und den NMOS-Transistor NT12 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA im Verhältnis 3:3. Aus diesem Grund ist das Ungleichgewicht der Interferenz für das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA vom Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA 0 (=3-3).
  • Indes beeinflusst das Gate des geteilten Transistors NT11a des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA den geteilten Transistor NT11a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Überdies beeinflusst das Gate des geteilten Transistors NT11b des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA den geteilten Transistor NT12a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Aus diesem Grund wird die Spannungsvariation des Gates des NMOS-Transistors NT11 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA durch das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA aufgehoben.
  • Nach der oben erwähnten Formel (1) ist in dem Fall, in dem der Schalter SW15b im Aus-Zustand ist, die Eingangsdämpfungsverstärkung Ainv für das Pixelsignal VSL „(C11a+C11b+C11c+C11d+C13a+C13b)/ΣC“. Aus diesem Grund beträgt der Signaldämpfungsbetrag des Pixelsignals VSL 6/10. Daher ist das auf das Pixelsignal VSL bezogene Ungleichgewicht (d. h. das Endrauschen) 0,0 (=0/(6/10)).
  • (Drittes Interferenzbeispiel)
  • 12 stellt schematisch den Zustand der Interferenz vom ungeradzahligen Spaltengebiet OCA zum geradzahligen Spaltengebiet ECA in dem Fall dar, in dem der Schalter SW14 im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW14 im Ein-Zustand sind. Das heißt, 12 stellt schematisch den Zustand der Interferenz in dem Fall dar, in dem alle geteilten Kondensatoren, die den Kondensator C13 bilden, der als die Schaltkapazität fungiert, als die Eingangskapazitäten für das Pixelsignal VSL verwendet werden.
  • Wie in 12 dargestellt ist, sind in dem Fall, in dem der Schalter SW14 im Aus-Zustand ist, die Eingangskapazitäten für das Pixelsignal VSL der Kondensator C11 (die geteilten Kondensatoren C11a bis C11d) und die geteilten Kondensatoren C13a bis C13e, die den Kondensator C13 bilden. Aus diesem Grund beeinflusst die Spannungsvariation der geteilten Kondensatoren C11a bis C11c im ungeradzahligen Spaltengebiet OCA die geteilten Kondensatoren C14g bis C14i im geradzahligen Spaltengebiet ECA. Ferner beeinflusst die Spannungsvariation des geteilten Kondensators Clld im ungeradzahligen Spaltengebiet OCA den geteilten Kondensator C11a im geradzahligen Spaltengebiet ECA. Außerdem beeinflusst die Spannungsvariation der geteilten Kondensatoren C13a bis C13e die geteilten Kondensatoren C13a bis C13e im geradzahligen Spaltengebiet ECA. Infolgedessen beeinflusst der Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA den NMOS-Transistor NT11 und den NMOS-Transistor NT12 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA im Verhältnis 6:3. Aus diesem Grund beträgt das Ungleichgewicht der Interferenz für das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA vom Aggressor mit großer Verstärkung im ungeradzahligen Spaltengebiet OCA +3 (=6-3).
  • Indes beeinflusst das Gate des geteilten Transistors NT11a des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA den geteilten Transistor NT11a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Ferner beeinflusst das Gate des geteilten Transistors NT11b des Differenzverstärkers 201 im ungeradzahligen Spaltengebiet OCA den geteilten Transistor NT12a des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA. Aus diesem Grund wird die Spannungsvariation des Gates des NMOS-Transistors NT11 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA durch das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA aufgehoben.
  • Nach der oben erwähnten Formel (1) beträgt in dem Fall, in dem der Schalter SW14 im Aus-Zustand ist, die Eingangsdämpfungsverstärkung Ainv für das Pixelsignal „(C11a+C11b+C11c+C11d+C13a+C13b+C13c+C13d+C13e)/ΣC“ . Aus diesem Grund beträgt der Signaldämpfungsbetrag des Pixelsignals VSL 9/10. Daher beträgt das auf das Pixelsignal VSL bezogene Ungleichgewicht (d. h. das Endrauschen) +3,3 (=+3/(9/10)).
  • Im Übrigen wird die Annahme getroffen, dass der Kondensator C11 im ungeradzahligen Spaltengebiet OCA mit der gleichen Fläche dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet ist. Ähnlich dem dritten Interferenzbeispiel sind ferner in dem Fall, in dem der Schalter SW14 im Aus-Zustand ist, die Eingangskapazitäten für das Pixelsignal VSL der Kondensator C11 (die geteilten Kondensatoren C11a bis C11d) und die geteilten Kondensatoren C13a bis C13e, die den Kondensator C13 bilden. Aus diesem Grund beeinflusst die Spannungsvariation der geteilten Kondensatoren C11a und C11b im ungeradzahligen Spaltengebiet OCA die geteilten Kondensatoren C14h und C14i im geradzahligen Spaltengebiet ECA. Überdies beeinflusst die Spannungsvariation der geteilten Kondensatoren C11c und Clld im ungeradzahligen Spaltengebiet OCA die geteilten Kondensatoren C11a und C11b im geradzahligen Spaltengebiet ECA. Die Spannungsvariation der geteilten Kondensatoren C13a bis C13e beeinflusst außerdem die geteilten Kondensatoren C13a bis C13e im geradzahligen Spaltengebiet ECA. Infolgedessen beeinflusst der Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA den NMOS-Transistor NT11 und den NMOS-Transistor NT12 des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA im Verhältnis 7:2. Aus diesem Grund beträgt das Ungleichgewicht der Interferenz für das differentielle Paar des Differenzverstärkers 201 im geradzahligen Spaltengebiet ECA vom Aggressor mit großer Amplitude im ungeradzahligen Spaltengebiet OCA +5 (=7-2). Deshalb beträgt das auf das Pixelsignal VSL bezogene Ungleichgewicht (d. h. das Endrauschen) 5,5 (=+5/ (9/10)) .
  • Wenn der Kondensator C11 im ungeradzahligen Spaltengebiet OCA mit der gleichen Fläche wie oben beschrieben dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet ist, ändern sich die Eingangskapazität für das Pixelsignal VSL und die Eingangskapazität für das Referenzsignal RAMP, und somit nimmt das auf das Pixelsignal VSL bezogene Ungleichgewicht zu.
  • Im Gegensatz dazu ist in dieser Ausführungsform der Kondensator C11 im ungeradzahligen Spaltengebiet OCA dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA mit unterschiedlichen Flächen gegenüberliegend angeordnet. Infolgedessen wird selbst in dem Fall, in dem sich die Eingangskapazität für das Pixelsignal VSL und die Eingangskapazität für das Referenzsignal RAMP ändern, das auf das Pixelsignal VSL bezogene Ungleichgewicht auf den Bereich von - 5,0 bis +3,3 gedrückt.
  • Wie oben beschrieben wurde, enthält der Bildsensor 1 gemäß dieser Ausführungsform den Kondensator C11 im ungeradzahligen Spaltengebiet OCA, der mit unterschiedlichen Flächen dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet ist. Infolgedessen kann der Bildsensor 1 Nebensprechen im ADC 105 reduzieren.
  • <Modifiziertes Beispiel dieser Ausführungsform>
  • Als Nächstes wird unter Bezugnahme auf 13 bis 15 ein Bildsensor gemäß einem modifizierten Beispiel dieser Ausführungsform beschrieben. Man beachte, dass in der Beschreibung des modifizierten Beispiels Komponenten, die die gleichen Effekte und Funktionen wie jene in der oben erwähnten Ausführungsform zeigen, mit den gleichen Bezugssymbolen bezeichnet sind und deren Beschreibung unterlassen wird. Ferner ist die Gesamtkonfiguration des Bildsensors gemäß dem modifizierten Beispiel dieser Ausführungsform ähnlich jener des in 4 dargestellten Bildsensors 1. Aus diesem Grund wird die Gesamtkonfiguration des Bildsensors gemäß dem modifizierten Beispiel dieser Ausführungsform unter Bezugnahme auf die in 4 dargestellten Bezugssymbole nach Bedarf beschrieben.
  • (Modifiziertes Beispiel 1)
  • Ein Bildsensor gemäß einem modifizierten Beispiel 1 ist dadurch gekennzeichnet, dass das differentielle Paar des Differenzverstärkers einen PMOS-Transistor enthält.
  • Wie in 13 dargestellt ist, ist ein Komparator 121a vom Komparator 121 insofern verschieden, als anstelle des Differenzverstärkers 201 ein Differenzverstärker 211 vorgesehen ist.
  • Der Differenzverstärker 211 enthält einen PMOS-Transistor PT31 bis zu einem PMOS-Transistor PT33, einen NMOS-Transistor NT31 und einen NMOS-Transistor NT32.
  • Eine Source des NMOS-Transistors NT31 und eine Source des NMOS-Transistors NT32 sind mit der Masse GND1 verbunden. Ein Drain des NMOS-Transistors NT31 ist mit einem Gate des NMOS-Transistors NT31 und einem Drain des PMOS-Transistors PT31 verbunden. Ein Drain des NMOS-Transistors NT32 ist mit einem Drain des PMOS-Transistors PT32 und dem Ausgangsanschluss T15 des Ausgangssignals OUT1 verbunden. Eine Source des PMOS-Transistors PT31 ist mit einer Source des PMOS-Transistors PT32 und einem Drain des PMOS-Transistors PT33 verbunden. Eine Source des PMOS-Transistors PT33 ist mit der Stromversorgung VDD1 verbunden.
  • Der NMOS-Transistor NT31 und der NMOS-Transistor NT32 bilden dann eine Stromspiegelschaltung. Ferner bilden der PMOS-Transistor PT31 bis zum PMOS-Transistor PT33 einen differentiellen Komparator. Das heißt, der PMOS-Transistor PT33 arbeitet als Stromquelle gemäß der über den Eingangsanschluss T14 von außen eingespeisten Vorspannung VG, und der PMOS-Transistor PT31 und der PMOS-Transistor PT32 arbeiten als differentielle Transistoren. Obgleich nicht dargestellt enthält sowohl der PMOS-Transistor PT31 als auch der PMOS-Transistor PT32 zwei parallel geschaltete geteilte Transistoren ähnlich dem NMOS-Transistor NT11 und dem NMOS-Transistor NT12 der Komparatoren 121. Nebensprechen im differentiellen Paar des Differenzverstärkers 211 kann reduziert werden, indem die beiden geteilten Transistoren in der gleichen Weise wie jene, die in 7 dargestellt sind, in dem geradzahligen Spaltengebiet und dem ungeradzahligen Spaltengebiet angeordnet werden.
  • Der Kondensator C11, der Kondensator C12, der Kondensator C13, der Schalter SW13, der Schalter SW14 und die Schaltergruppe SW15 sind mit einem Gate des PMOS-Transistors PT31 verbunden. Die Verbindungsbeziehung zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13, dem Schalter SW13, dem Schalter SW14 und der Schaltergruppe SW15 ist die Gleiche wie die Verbindungsbeziehung zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13, dem Schalter SW13, dem Schalter SW14 und der Schaltergruppe SW15, die im Komparator 121 vorgesehen sind. Aus diesem Grund wird die Beschreibung der Verbindungsbeziehung weggelassen.
  • Der Kondensator C14 ist mit einem Gate des PMOS-Transistors PT32 verbunden. Die Konfiguration des Kondensators C14 ist die Gleiche wie die Konfiguration des Kondensators C14, der im Komparator 121 vorgesehen ist. Aus diesem Grund wird eine Beschreibung der Konfiguration des Kondensators C14 weggelassen.
  • Der Komparator 121a hat eine Konfiguration, in der die Polarität des Transistors des Komparators 121 umgekehrt ist, und führt eine Operation ähnlich jener des Komparators 121 durch. Indem man den Komparator 121a verwendet, kann ferner ähnlich dem Fall, in dem der Komparator 121 verwendet wird, die Spannung der Stromversorgung VDD1 gesenkt werden und kann der Leistungsverbrauch reduziert werden.
  • Ferner enthält der Bildsensor gemäß diesem modifizierten Beispiel den Kondensator C11 im ungeradzahligen Spaltengebiet OCA, der dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA mit unterschiedlichen Flächen gegenüberliegend angeordnet ist. Infolgedessen kann der Bildsensor gemäß diesem modifizierten Beispiel Nebensprechen im ADC 105 reduzieren.
  • (Modifiziertes Beispiel 2)
  • Ein Bildsensor gemäß einem modifizierten Beispiel 2 ist dadurch gekennzeichnet, dass der Differenzverstärker zwei differentielle Paare enthält.
  • Wie in 14 dargestellt ist, enthält ein Komparator 121b einen Differenzverstärker 212. Der Differenzverstärker 212 enthält den (PMOS-) Transistor PT11 vom P-Typ, den PMOS-Transistor PT12, die MOS- (NMOS-) Transistoren NT11, NT12 und NT13 vom N-Typ und NMOS-Transistoren NT21 und NT22. Wie unten im Detail beschrieben wird, enthalten der NMOS-Transistor NT11 und der NMOS-Transistor NT12 sowie der NMOS-Transistor NT21 und der NMOS-Transistor NT22 jeweils zwei, parallel geschaltete geteilte Transistoren.
  • Die Source des PMOS-Transistors PT11 und die Source des PMOS-Transistors PT12 sind mit der Stromversorgung VDD1 verbunden. Der Drain des PMOS-Transistors PT11 ist mit den jeweiligen Gates der PMOS-Transistoren PT11 und PT12 und einem Anschluss jedes der Schalter SW17 und SW27 verbunden. Ein anderer Anschluss des Schalters SW17 ist mit dem Drain des NMOS-Transistors NT11 und einem Anschluss des Schalters SW11 verbunden. Der Drain des PMOS-Transistors PT12 ist mit dem Ausgangsanschluss T15 des Ausgangssignals OUT1 und einem Anschluss von jedem der Schalter SW18 und SW28 verbunden. Ein anderer Anschluss des Schalters SW18 ist mit dem Drain des NMOS-Transistors NT12 und einem Anschluss des Schalters SW12 verbunden. Die Source des NMOS-Transistors NT11 ist mit den Sources der NMOS-Transistoren NT12, NT21 und NT22 und dem Drain des NMOS-Transistors NT13 verbunden. Die Source des NMOS-Transistors NT13 ist mit der Masse GND1 verbunden.
  • Der PMOS-Transistor PT11 und der PMOS-Transistor PT12 bilden dann eine Stromspiegelschaltung. Ferner bilden der NMOS-Transistor NT11, der NMOS-Transistor NT12 und der NMOS-Transistor NT13 einen differentiellen Komparator. Das heißt, der NMOS-Transistor NT13 arbeitet als Stromquelle gemäß der über den Eingangsanschluss T14 von außen eingespeisten Vorspannung VG und der NMOS-Transistor NT11 und der NMOS-Transistor NT12 arbeiten als differentielle Transistoren. Außerdem bilden der NMOS-Transistor NT21, der NMOS-Transistor NT22 und der NMOS-Transistor NT13 einen differentiellen Komparator. Das heißt, der NMOS-Transistor NT23 arbeitet als Stromquelle gemäß der über den Eingangsanschluss T14 von außen eingespeisten Vorspannung VG und der NMOS-Transistor NT21 und der NMOS-Transistor NT22 arbeiten als differentielle Transistoren.
  • Der Schalter SW17 und der Schalter SW18 und der Schalter SW27 und der Schalter SW28 werden so gesteuert, dass deren Ein-Zustand und deren Aus-Zustand einander entgegengesetzt sind. Das heißt, in dem Fall, in dem der Schalter SW17 und der Schalter SW18 im Ein-Zustand sind, sind der Schalter SW27 und der Schalter SW28 im Aus-Zustand. Indes sind in dem Fall, in dem der Schalter SW17 und der Schalter SW18 im Aus-Zustand sind, der Schalter SW27 und der Schalter SW28 im Ein-Zustand. Infolgedessen ist ein differentielles Paar der NMOS-Transistoren NT11 und NT12 oder ein differentielles Paar der NMOS-Transistoren NT21 und NT22 zwischen die Stromspiegelschaltung, die die PMOS-Transistoren PT11 und PT12 enthält, und den als Stromquelle dienenden NMOS-Transistor NT13 geschaltet.
  • Der Kondensator C11, der Kondensator C12, der Kondensator C13, der Schalter SW13, der Schalter SW14 und die Schaltergruppe SW15 sind mit dem Gate des NMOS-Transistors NT11 verbunden. Die Verbindungsbeziehung zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13, dem Schalter SW13, dem Schalter SW14 und der Schaltergruppe SW15 ist die Gleiche wie die Verbindungsbeziehung zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13, dem Schalter SW13, dem Schalter SW14 und der Schaltergruppe SW15, die im Komparator 121 vorgesehen sind. Aus diesem Grund wird die Beschreibung der Verbindungsbeziehung weggelassen. Der Kondensator C11 ist die Eingangskapazität für das Pixelsignal VSL1. Der Kondensator C12 ist die Eingangskapazität für ein Referenzsignal RAMP1. Das Referenzsignal RAMP1 wird durch den DAC 104 (siehe 2) erzeugt.
  • Der Kondensator C14 ist mit dem Gate des NMOS-Transistors NT12 verbunden. Die Konfiguration des Kondensators C14 ist die Gleiche wie die Konfiguration des im Komparator 121 vorgesehenen Kondensators C14. Aus diesem Grund wird eine Beschreibung der Konfiguration des Kondensators C14 weggelassen.
  • Der Komparator 121b gemäß diesem modifizierten Beispiel enthält einen Kondensator C21, einen Kondensator C22, einen Kondensator C23 und einen Kondensator C24.
  • Der Kondensator C12 des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer ersten Kapazität, die mit einer ersten Signalleitung verbunden ist, die mit einem ersten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem ersten Gebiet angeordnet ist. In diesem Fall entsprechen die Einheitspixel P1i (i ist eine natürliche Zahl und eine gerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel eines ersten Pixels. Ferner entsprechen die vertikalen Signalleitungen 109-i (i ist eine natürliche Zahl und eine gerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel einer ersten Signalleitung. Überdies entspricht das geradzahlige Spaltengebiet ECA, das in 2 dargestellt ist, einem ersten Gebiet. Die in 3 dargestellte Fotodiode 151 entspricht überdies einem Beispiel eines fotoelektrischen Umwandlungselements.
  • Der Kondensator C22 des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einer zweiten Kapazität, die im geradzahligen Spaltengebiet ECA angeordnet und mit dem DAC (Beispiel einer Referenzsignal-Erzeugungseinheit) 104 (siehe 2) verbunden ist, die ein Referenzsignal RAMP2 erzeugt. Der Kondensator C23 des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer dritten Kapazität, die im geradzahligen Spaltengebiet ECA angeordnet und so vorgesehen ist, dass sie mit dem Kondensator C21 und dem Kondensator C22 verbindbar ist. Der Kondensator C24 des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht einem Beispiel einer vierten Kapazität, die im geradzahligen Spaltengebiet ECA angeordnet und mit der Masse (Beispiel einer Versorgungseinheit eines Referenzpotentials) GND1 verbunden ist.
  • Der Kondensator C21 des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einem Beispiel einer fünften Kapazität, die mit einer zweiten Signalleitung verbunden ist, die mit einem zweiten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem zweiten Gebiet angeordnet ist. In diesem Fall entsprechen die Einheitspixel P1i (i ist eine natürliche Zahl und eine ungerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel eines zweiten Pixels. Ferner entsprechen die vertikalen Signalleitungen 109-i (i ist eine natürliche Zahl und eine ungerade Zahl gleich oder kleiner als n), die in 2 dargestellt sind, einem Beispiel einer zweiten Signalleitung. Weiter entspricht das in 2 dargestellte ungeradzahlige Spaltengebiet OCA einem zweiten Gebiet. Ferner entspricht die in 3 dargestellte Fotodiode 151 einem Beispiel eines fotoelektrischen Umwandlungselements.
  • Der Kondensator C22 des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einer sechsten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und mit dem DAC (Beispiel einer Referenzsignal-Erzeugungseinheit) 104 (siehe 2) verbunden ist, der das Referenzsignal RAMP2 erzeugt. Der Kondensator C23 des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht einem Beispiel einer siebten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und so vorgesehen ist, dass sie mit dem Kondensator C21 und dem Kondensator C22 verbindbar ist. Der Kondensator C24 des Komparators 121b, der im ungeradzahligen Spaltengebiet ausgebildet ist, entspricht einem Beispiel einer achten Kapazität, die im ungeradzahligen Spaltengebiet OCA angeordnet und mit der Masse GND1 verbunden ist.
  • Der Kondensator C21 ist zwischen einen Eingangsanschluss T21 eines Pixelsignals VSL2 und ein Gate des NMOS-Transistors NT21 geschaltet. Der Kondensator C21 ist die Eingangskapazität für das Pixelsignal VSL2.
  • Der Kondensator C22 ist zwischen einen Eingangsanschluss T22 des Referenzsignals RAMP2 und das Gate des NMOS-Transistors NT21 geschaltet und ist die Eingangskapazität für das Referenzsignal RAMP2.
  • Der Kondensator C23 dient als variabler Kondensator, der die Kapazitätswerte des Kondensators C21 und des Kondensators C22 gemäß den Ein/Aus-Zuständen eines Schalters SW23 und eines Schalters SW24 ändert. Der Kondensator C23 ist über den Kondensator C21 und den Schalter SW23 zwischen den Eingangsanschluss T21 und das Gate des NMOS-Transistors NT21 geschaltet. Ferner ist der Kondensator C23 über den Kondensator C22 und den Schalter SW24 zwischen den Eingangsanschluss T22 und das Gate des NMOS-Transistors NT21 geschaltet.
  • Genauer gesagt umfasst der Kondensator C21 geteilte Kondensatoren C21a, C21b, C21c und C21d, die eine Vielzahl von (in dieser Ausführungsform vier) geteilten Kapazitäten sind. Jeder der geteilten Kondensatoren C21a, C21b, C21c und C21d enthält eine Elektrode, die über den Eingangsanschluss T21 mit den vertikalen Signalleitungen 110 (siehe 2) verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 des Differenzverstärkers 201 verbunden ist. Der Kondensator C22 enthält eine Elektrode, die über den Eingangsanschluss T22 mit dem DAC 104 (siehe 2) verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 des Differenzverstärkers 212 verbunden ist.
  • Der Kondensator C23 umfasst geteilte Kondensatoren C23a, C23b, C23c, C23d und C23e, die eine Vielzahl von (in dieser Ausführungsform fünf) geteilten Kapazitäten sind. Der Komparator 121b enthält eine Schaltergruppe SW25, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren der geteilten Kondensatoren C23a, C23b, C23c, C23d und C23e umzuschalten. Genauer gesagt umfasst die Schaltergruppe SW25 einen Schalter SW25a, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C23a und C23b umzuschalten. Die Schaltergruppe SW25 enthält einen Schalter SW25b, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C23b und C23c umzuschalten. Die Schaltergruppe SW25 enthält einen Schalter SW25c, um zwischen Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C23c und C23d umzuschalten. Die Schaltergruppe SW25 enthält einen Schalter SW25d, um zwischen Verbindung und Trennung von zwei benachbarten geteilten Kondensatoren C23d und C23e umzuschalten.
  • Jeder der geteilten Kondensatoren C23a bis C23e enthält eine Elektrode, die mit den Schaltern SW25a bis SW25d verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 des Differenzverstärkers 212 verbunden ist. Genauer gesagt enthält der geteilte Kondensator C23a eine Elektrode, die mit einem Anschluss des Schalters SW25a verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 verbunden ist. Eine Elektrode des geteilten Kondensators C23a ist auch mit einem anderen Anschluss des Schalters SW23 verbunden. Ein Anschluss des Schalters SW23 ist mit einer Elektrode des geteilten Kondensators C21d des Kondensators C21 verbunden.
  • Der geteilte Kondensator C23b enthält eine Elektrode, die mit einem anderen Anschluss des Schalters SW25a und einem Anschluss des Schalters SW25b verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 verbunden ist. Der geteilte Kondensator C23c enthält eine Elektrode, die mit einem anderen Anschluss des Schalters SW25b und einem Anschluss des Schalters SW25c verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 verbunden ist. Der geteilte Kondensator C23d enthält eine Elektrode, die mit einem anderen Anschluss des Schalters SW25c und einem Anschluss des Schalters SW25d verbunden ist, und eine andere Elektrode, die mit dem Gate des NMOS-Transistors NT21 verbunden ist.
  • Der geteilte Kondensator C23e enthält eine Elektrode, die mit einem Anschluss des Schalters SW25d verbunden ist, und eine mit dem Gate des NMOS-Transistors NT21 verbundene andere Elektrode. Eine Elektrode des geteilten Kondensators C23e ist auch mit einem Anschluss des Schalters SW24 verbunden. Ein anderer Anschluss des Schalters SW24 ist mit einem Anschluss des Kondensators C22 verbunden.
  • Daher sind der Schalter SW23, die Schalter SW25a bis SW25d und der Schalter SW24 untergeordnet zwischen die eine Elektrode des geteilten Kondensators C21d und die eine Elektrode des Kondensators C22 geschaltet.
  • Durch Steuern der Ein/Aus-Zustände des Schalters SW23, des Schalters SW24 und der Schalter SW25a bis SW25d wird das Verhältnis der Eingangskapazität für das Pixelsignal VSL2 und der Eingangskapazität für das Referenzsignal RAMP2 gesteuert. Der Schalter SW23, der Schalter SW24 und die Schalter SW25a bis SW25d werden so gesteuert, dass zumindest einer von ihnen ausgeschaltet ist.
  • Im Folgenden werden hier Bezugssymbole der geteilten Kondensatoren C21a bis C21d, des Kondensators C22 und der geteilten Kondensatoren C23a bis C23e auch als Bezugssymbole verwendet, die jeweilige Kapazitätswerte angeben. Die geteilten Kondensatoren C21a bis C21d, der Kondensator C22 und die geteilten Kondensatoren C23a bis C23e sind parallel geschaltet. Aus diesem Grund kann eine Dämpfungsverstärkung Ainv2 einer Eingangskapazität für das Pixelsignal VSL2 durch die folgende Formel (3) repräsentiert werden und kann eine Eingangsdämpfungsverstärkung Ainr2 für das Referenzsignal RAMP durch die folgende Formel (4) repräsentiert werden.
  • Ainv 2 = ( C 21 a + C 21 b + C 21 c + C 21 d + C 2 α ) / Σ C 2
    Figure DE112019004128T5_0003
     Ainr 2 = ( C 22 + C 2 β ) / Σ C 2
    Figure DE112019004128T5_0004
  • In der Formel (3) und der Formel (4) repräsentiert „ΣC2“ die Gesamtsumme der Kapazitätswerte der geteilten Kondensatoren C21a bis C21d, des Kondensators C22 und der geteilten Kondensatoren C23a bis C23e. Ferner repräsentiert „C2α“ in der Formel (3) den Kapazitätswert des Kondensators, der der Seite des Pixelsignals VSL2 gemäß den Ein/Aus-Zuständen des Schalters SW23, des Schalters SW24 und der Schalter SW25a bis SW25d addiert wird. Überdies repräsentiert „C2β“ in der Formel (4) den Kapazitätswert des Kondensators, der dem Referenzsignal RAMP2 gemäß den Ein/Aus-Zuständen des Schalters SW23, des Schalters SW24 und der Schalter SW25a bis SW25d addiert wird. „C2α“ in der Formel (3) und „C2β“ in der Formel (4) lauten wie folgt gemäß den Ein/Aus-Zuständen des Schalters SW23, des Schalters SW24 und der Schalter SW25a bis SW25d.
    1. (A) In dem Fall, in dem der Schalter SW23 im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW23 im Ein-Zustand sind:
      • C2α=0
      • C2β=C23a+C23b+C23c+C23d+C23e
    2. (B) In dem Fall, in dem der Schalter SW25a im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW25a im Ein-Zustand sind:
      • C2α=C23a
      • C2β=C23b+C23c+C23d+C23e
    3. (C) In dem Fall, in dem der Schalter SW25b im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW25b im Ein-Zustand sind:
      • C2α=C23a+C23b
      • C2β=C23c+C23d+C23e
    4. (D) In dem Fall, in dem der Schalter SW25c im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW25c im Ein-Zustand sind:
      • C2α=C23a+C23b+C23c
      • C2β=C23d+C23e
    5. (E) In dem Fall, in dem der Schalter SW25d im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SE25d im Ein-Zustand sind:
      • C2α=C23a+C23b+C23c+C23d
      • C2β=C23e
    6. (F) In dem Fall, in dem der Schalter SW25e im Aus-Zustand ist und die Schalter mit Ausnahme des Schalters SW25e im Ein-Zustand sind:
      • C2α=C23a+C23b+C23c+C23d+C23e
      • C2β=0
  • Indem man die Ein/Aus-Zustände des Schalters SW23, des Schalters SW24 und der Schalter SW25a bis SW25d wie oben beschrieben umschaltet, können die Eingangskapazität für das Pixelsignal VSL2 und die Eingangskapazität für das Referenzsignal RAMP2 stufenweise geändert werden.
  • Eine Amplitude ΔVSL2 der Spannung des Pixelsignals VSL2 ist ΔVSL2 × Ainv2 in dem Gate des NMOS-Transistors NT21. Daher wird, wenn der Wert von „C2α“ in der Formel (3) kleiner wird, die Amplitude des Pixelsignals VSL2, das in den Differenzverstärker 212 eingespeist wird, gedämpft. Infolgedessen wird das eingangsbezogene Rauschen erhöht. Im Gegensatz dazu ist es, indem man das Verhältnis der Eingangskapazität des Pixelsignals VSL2 zur Eingangskapazität des Referenzsignals RAMP2 erhöht, d. h. indem man „C2α“ in der Formel (3) erhöht und „C2β“ in der Formel (4) verringert, möglich, die Dämpfung des in den Differenzverstärker 212 eingespeisten Pixelsignals VSL2 zu unterdrücken und das eingangsbezogene Rauschen zu unterdrücken.
  • Wenn jedoch das Verhältnis der Eingangskapazität des Pixelsignals VSL2 zur Eingangskapazität des Referenzsignals RAMP2 erhöht wird, nimmt der Dämpfungsbetrag des Referenzsignals RAMP2, das in den Differenzverstärker 212 eingespeist wird, umgekehrt zu.
  • Wie oben für das Referenzsignal RAMP und das Pixelsignal VSL unter Verwendung von 5 beschrieben wurde, wird, wenn das Verhältnis der Eingangskapazität des Pixelsignals VSL2 zur Eingangskapazität des Referenzsignals RAMP2 erhöht wird, die Amplitude des Referenzsignals RAMP2, das in den Differenzverstärker 212 eingespeist wird, reduziert. Infolgedessen wird der Dynamikbereich des ADC 105 verringert.
  • Im Gegensatz dazu ist es beispielsweise denkbar, die Amplitude des in den Differenzverstärker 212 eingespeisten Referenzsignals RAMP2 zu erhöhen und eine Verringerung des Dynamikbereichs des ADC 105 zu unterdrücken, indem die Amplitude des vom DAC 104 ausgegebenen Referenzsignal RAMP2 erhöht wird.
  • Der maximale Wert der Amplitude des Referenzsignals RAMP2 ist jedoch durch die Spezifikationen des DAC 104 und dergleichen beschränkt. Beispielsweise kann im Modus mit hoher Verstärkung, da die Amplitude des Referenzsignals RAMP2 klein eingestellt ist, die Amplitude des Referenzsignals RAMP2 erhöht werden. Indes ist es im Modus mit niedriger Verstärkung, da die Amplitude des Referenzsignals RAMP2 vorher groß eingestellt wird, in einigen Fällen schwierig, die Amplitude des Referenzsignals RAMP2 weiter zu erhöhen.
  • Im Modus mit hoher Verstärkung wird daher beispielsweise das Verhältnis der Eingangskapazität des Pixelsignals VSL2 zur Eingangskapazität des Referenzsignals RAMP2 in einem möglichen Bereich erhöht und wird die Amplitude des Referenzsignals RAMP2 erhöht. Infolgedessen ist es in dem rauschanfälligen Modus mit hoher Verstärkung möglich, die Dämpfung des in den Differenzverstärker 212 eingespeisten Pixelsignals VLS2 zu unterdrücken und den Einfluss von Rauschen zu unterdrücken.
  • Indes müssen beispielsweise im Modus mit niedriger Verstärkung die Eingangskapazität für das Referenzsignal RAMP2 und die Eingangskapazität für das Pixelsignal VSL2 nur auf nahe beieinander liegende Werte eingestellt werden.
  • Wie in 14 dargestellt ist, umfasst der Kondensator C24 geteilte Kondensatoren C24a, C24b, C24c, C24d, C24e, C24f, C24g, C24h, C24i und C24j, die eine Vielzahl von (in dieser Ausführungsform 10) geteilten Kapazitäten sind. Jeder der geteilten Kondensatoren C24a, C24b, C24c, C24d, C24e, C24f, C24g, C24h, C24i und C24j enthält eine Elektrode, die mit der Masse GND1 verbunden ist, und eine andere Elektrode, die mit einem Gate des NMOS-Transistors NT22 des Differenzverstärkers 212 verbunden ist. Die geteilten Kondensatoren C24a, C24b, C24c, C24d, C24e, C24f, C24g, C24h, C24i und C24j sind zwischen die Masse GND1 und das Gate des NMOS-Transistors NT22 in Reihe geschaltet.
  • Im Fall des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entsprechen die geteilten Kondensatoren C21a bis C21d einem Beispiel einer ersten geteilten Kapazität. Im Fall des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entsprechen die geteilten Kondensatoren C23a bis C23d einem Beispiel einer dritten geteilten Kapazität. Im Fall des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht der Schalter SW23 einem Beispiel eines ersten Schaltelements und entspricht der Schalter SW24 einem Beispiel eines zweiten Schaltelements. Im Fall des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entsprechen die Schalter SW25a bis SW25d einem dritten Schaltelement.
  • Im Fall des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entsprechen die geteilten Kondensatoren C21a bis C21d einem Beispiel einer fünften geteilten Kapazität. Im Fall des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entsprechen die geteilten Kondensatoren C23a bis C23d einem Beispiel einer siebten geteilten Kapazität. Im Fall des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht der Schalter SW23 einem Beispiel eines fünften Schaltelements und entspricht der Schalter SW24 einem Beispiel eines sechsten Schaltelements. Im Fall des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entsprechen die Schalter SW25a bis SW25d einem siebten Schaltelement.
  • Der Differenzverstärker 212 enthält den NMOS-Transistor NT21, mit dem der Kondensator C21, der Kondensator C22 und der Kondensator C23 verbunden sind, und den NMOS-Transistor NT22, mit dem der Kondensator C24 verbunden ist. Daher entspricht der Differenzverstärker 212 des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, einem Beispiel eines ersten Differenzverstärkers. Im Fall des Komparators 121b, der im geradzahligen Spaltengebiet ECA ausgebildet ist, entspricht der NMOS-Transistor NT21 einem Beispiel einer Eingangseinheit, die in einem ersten Differenzverstärker vorgesehen ist, und entspricht der NMOS-Transistor NT22 einem Beispiel einer anderen Eingangseinheit, die im ersten Differenzverstärker vorgesehen ist. Indes entspricht der Differenzverstärker 212 des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, einem Beispiel eines zweiten Differenzverstärkers. Im Fall des Komparators 121b, der im ungeradzahligen Spaltengebiet OCA ausgebildet ist, entspricht der NMOS-Transistor NT21 einem Beispiel einer Eingangseinheit, die in einem zweiten Differenzverstärker vorgesehen ist, und entspricht der NMOS-Transistor NT22 einem Beispiel einer anderen Eingangseinheit, die im zweiten Differenzverstärker vorgesehen ist.
  • Der Schalter SW11 ist zwischen das Drain-Gate des NMOS-Transistors NT11 geschaltet. Der Schalter SW11 wird durch das über den Eingangsanschluss T13 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeiste Ansteuerungssignal AZSW1 vom Ein-Zustand in den Aus-Zustand oder vom Aus-Zustand in den Ein-Zustand geschaltet.
  • Der Schalter SW12 ist zwischen das Drain-Gate des NMOS-Transistors NT12 geschaltet. Der Schalter SW12 wird durch das über den Eingangsanschluss T13 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeiste Ansteuerungssignal AZSW1 vom Ein-Zustand in den Aus-Zustand oder vom Aus-Zustand in den Ein-Zustand geschaltet.
  • Der Schalter SW17 und der Schalter SW18 werden durch ein über einen Eingangsanschluss T16 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeistes Ansteuerungssignal SELSW1 vom Ein-Zustand in den Aus-Zustand oder vom Aus-Zustand in den Ein-Zustand geschaltet.
  • Man beachte, dass hier im Folgenden auf einen Verbindungspunkt zwischen dem Kondensator C11, dem Kondensator C12, dem Kondensator C13 und dem Schalter SW11 als Knoten HiZ1 verwiesen wird. Ferner wird hier im Folgenden auf den Verbindungspunkt zwischen dem Gate des NMOS-Transistors NT12, dem Kondensator C14 und dem Schalter SW12 als Knoten VSH1 verwiesen.
  • Ein Schalter SW21 ist zwischen das Drain-Gate des NMOS-Transistors NT21 geschaltet. Der Schalter SW21 wird durch ein über einen Eingangsanschluss T23 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeistes Ansteuerungssignal AZSW2 vom Ein-Zustand in den Aus-Zustand oder vom Aus-Zustand in den Ein-Zustand geschaltet.
  • Ein Schalter SW22 ist zwischen das Drain-Gate des NMOS-Transistors NT22 geschaltet. Der Schalter SW22 wird durch das über den Eingangsanschluss T23 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeiste Ansteuerungssignal AZSW2 vom Ein-Zustand in den Aus-Zustand oder vom Aus-Zustand in den Ein-Zustand geschaltet.
  • Der Schalter SW27 und der Schalter SW28 werden durch ein über einen Eingangsanschluss T26 von der Steuerungsschaltung 102 zur Zeitsteuerung eingespeistes Ansteuerungssignal SELSW2 vom Ein-Zustand in den Aus-Zustand und vom Aus-Zustand in den Ein-Zustand geschaltet. Das Ansteuerungssignal SELSW2 ist ein Signal, dessen Signalpegel bezüglich des Ansteuerungssignals SELSW1 invertiert ist.
  • Man beachte, dass hier im Folgenden auf einen Verbindungspunkt zwischen dem Kondensator C21, dem Kondensator C22, dem Kondensator C23 und dem Schalter SW21 als Knoten HiZ2 verwiesen wird. Ferner wird hier im Folgenden auf einen Verbindungspunkt zwischen dem Gate des NMOS-Transistors NT22, dem Kondensator C24 und dem Schalter SW22 als Knoten VSH2 verwiesen.
  • Obgleich nicht dargestellt hat der NMOS-Transistor NT21 eine Konfiguration ähnlich jener des in 6 dargestellten NMOS-Kondensators NT11 und enthält zwei, parallel geschaltete geteilte Transistoren. Ähnlich hat der NMOS-Transistor NT22 eine Konfiguration ähnlich jener des in 6 dargestellten NMOS-Kondensators NT12 und enthält zwei, parallel geschaltete geteilte Transistoren.
  • Als Nächstes wird unter Verwendung von 15 ein Beispiel der Anordnungsbeziehung der Kondensatoren und NMOS-Transistoren des Komparators 121b beschrieben, der in dem ungeradzahligen Spaltengebiet OCA und dem geradzahligen Spaltengebiet ECA ausgebildet ist. In 15 sind das geradzahlige Spaltengebiet ECA und das ungeradzahlige Spaltengebiet OCA wegen der Blattgröße geteilt veranschaulicht; in Wirklichkeit sind sie aber gerade, unterbrochene, nicht geteilte Gebiete.
  • Im geradzahligen Spaltengebiet ECA sind der NMOS-Transistor NT11 und der NMOS-Transistor NT12 ein differentielles Paar, um die Einheitspixel P1 (2i) (i ist eine ungerade Zahl kleiner als oder gleich n) und das Referenzsignal RAMP1 zu vergleichen. Ferner sind im geradzahligen Spaltengebiet ECA der NMOS-Transistor NT21 und der NMOS-Transistor NT22 ein differentielles Paar, um die Einheitspixel P1 (2i) (i ist eine gerade Zahl kleiner als oder gleich n) und das Referenzsignal RAMP2 zu vergleichen. Weiterhin sind im ungeradzahligen Spaltengebiet OCA der NMOS-Transistor NT11 und der NMOS-Transistor NT12 ein differentielles Paar, um Einheitspixel P1 (2i-1) (i ist eine ungerade Zahl kleiner als oder gleich n) und das Referenzsignal RAMP1 zu vergleichen. Ferner sind im ungeradzahligen Spaltengebiet OCA der NMOS-Transistor NT21 und der NMOS-Transistor NT22 ein differentielles Paar, um die Einheitspixel P1 (2i-1) (i ist eine gerade Zahl kleiner als oder gleich n) und das Referenzsignal RAMP2 zu vergleichen.
  • In dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA ist die Anordnung des NMOS-Transistors NT11, des NMOS-Transistors NT12, des Kondensators C11, des Kondensators C12, des Kondensators C13, des Kondensators C14, der Schalter SW13 und SW14 und der Schaltergruppe SW15 die Gleiche wie die Anordnung (siehe 7) im Bildsensor 1 gemäß der oben erwähnten Ausführungsform, und daher wird deren Beschreibung weggelassen.
  • Wie in 15 dargestellt ist, ist im geradzahligen Spaltengebiet ECA der Kondensator C22 auf der Seite, wo der geteilte Kondensator NT12a nicht angeordnet ist, dem geteilten Kondensator NT11a benachbart angeordnet.
  • Im geradzahligen Spaltengebiet ECA ist der Kondensator C23 auf der Seite, wo der geteilte Transistor NT11a nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW24 dem Kondensator C22 benachbart angeordnet. Die geteilten Kondensatoren C23a bis C23e, die die geteilten Kapazitäten des Kondensators C23 sind, sind innerhalb eines vorbestimmten Bereichs des geradzahligen Spaltengebiets ECA zusammengefasst. Genauer gesagt sind der Kondensator C22 und der geteilte Kondensator C23e mit dem dazwischen angeordneten Schalter SW24 einander gegenüberliegend angeordnet. Der geteilte Kondensator C23e, der geteilte Kondensator C23d, der geteilte Kondensator C23c, der geteilte Kondensator C23b und der geteilte Kondensator C23a sind von der Seite aus, wo der Kondensator C22 angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Der Schalter SW25d ist zwischen dem geteilten Kondensator C23e und dem geteilten Kondensator C23d angeordnet. Der Schalter SW25c ist zwischen dem geteilten Kondensator C23d und dem geteilten Kondensator C23c angeordnet. Der Schalter SW25b ist zwischen dem geteilten Kondensator C23c und dem geteilten Kondensator C23b angeordnet. Zwischen dem geteilten Kondensator C23b und dem geteilten Kondensator C23a ist der Schalter SW25a angeordnet.
  • Im geradzahligen Spaltengebiet ECA ist ein geteilter Kondensator C24j, der eine geteilte Kapazität des Kondensators C24 ist, auf der Seite, wo der geteilte Kondensator C23b nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW24 dem geteilten Kondensator C23a benachbart angeordnet. Indem man die geteilten Kondensatoren C23a bis C23e, die Schalter SW25a bis SW25d, den Schalter SW24 und den Schalter SW23 innerhalb eines vorbestimmten Bereichs wie oben beschrieben zusammengefasst anordnet, können die Komplexität der Verdrahtung und die parasitäre Kapazität, die zwischen den jeweiligen Elementen erzeugt werden, unterdrückt werden.
  • In dem geradzahligen Spaltengebiet ECA ist der Kondensator C21 auf der Seite, wo der geteilte Kondensator C23a nicht angeordnet ist, dem geteilten Kondensator C24j benachbart angeordnet. Genauer gesagt sind der geteilte Kondensator C21d, der geteilte Kondensator C21c, der geteilte Kondensator C21b und der geteilte Kondensator C21a, die geteilte Kapazitäten des Kondensators C21 sind, von der Seite aus, wo der geteilte Kondensator C24j angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im geradzahligen Spaltengebiet ECA sind die verbleibenden des Kondensators C24, welche geteilte Kapazitäten des Kondensators C24 sind, auf der Seite, wo der geteilte Kondensator C21b nicht angeordnet ist, dem geteilten Kondensator C21a benachbart angeordnet. Genauer gesagt sind der verbleibende geteilte Kondensator C24i, der geteilte Kondensator C24h, der geteilte Kondensator C24g, der geteilte Kondensator C24f, der geteilte Kondensator C24e, der geteilte Kondensator C24d, der geteilte Kondensator C24c, der geteilte Kondensator C24b und der geteilte Kondensator C24a des Kondensators C24 von der Seite aus, wo der geteilte Kondensator C21a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im geradzahligen Spaltengebiet ECA sind der NMOS-Transistor NT21 und der NMOS-Transistor NT22 auf der Seite, wo der geteilte Kondensator C24b nicht angeordnet ist, dem geteilten Kondensator C24a benachbart angeordnet. Genauer gesagt sind ein geteilter Transistor NT21b, ein geteilter Transistor NT22b, ein geteilter Transistor NT22a und ein geteilter Transistor NT21a von der Seite aus, wo der geteilte Kondensator C24a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Der geteilte Transistor NT21a und der geteilte Transistor NT21b sind Transistoren, die den NMOS-Transistor NT21 bilden. Der geteilte Transistor NT22a und der geteilte Transistor NT22b sind Transistoren, die den NMOS-Transistor NT22 bilden.
  • Wie oben beschrieben wurde, sind im geradzahligen Spaltengebiet ECA die Kondensatoren C21 bis C24, der Schalter SW23, die Schaltergruppe SW25, der NMOS-Transistor NT21 und der NMOS-Transistor NT22 zum Beispiel auf einer geraden Linie angeordnet.
  • Wie in 15 dargestellt ist, ist im ungeradzahligen Spaltengebiet OCA der Kondensator C22 auf der Seite, wo der geteilte Transistor NT11b nicht angeordnet ist, dem geteilten Transistor NT11a benachbart angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA ist der Kondensator C23 auf der Seite, wo der geteilte Transistor NT11a nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW24 dem Kondensator C22 benachbart angeordnet. Die geteilten Kondensatoren C23a bis C23e, die geteilte Kapazitäten des Kondensators C23 sind, sind innerhalb eines vorbestimmten Bereichs des ungeradzahligen Spaltengebiets OCA zusammengefasst. Genauer gesagt sind der Kondensator C22 und der geteilte Kondensator C23e mit dem dazwischen angeordneten Schalter SW24 einander gegenüberliegend angeordnet. Der geteilte Kondensator C23e, der geteilte Kondensator C23d, der geteilte Kondensator C23c, der geteilte Kondensator C23b und der geteilte Kondensator C23a sind von der Seite aus, wo der Kondensator C22 angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Der Schalter SW25d ist zwischen dem geteilten Kondensator C23e und dem geteilten Kondensator C23d angeordnet. Der Schalter SW25c ist zwischen dem geteilten Kondensator C23d und dem geteilten Kondensator C23c angeordnet. Der Schalter SW25b ist zwischen dem geteilten Kondensator C23c und dem geteilten Kondensator C23b angeordnet. Der Schalter SW25a ist zwischen dem geteilten Kondensator C23b und dem geteilten Kondensator C23a angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA ist ein Teil der geteilten Kapazitäten des Kondensators C24 auf der Seite, wo der geteilte Kondensator C23b nicht angeordnet ist, mit dem dazwischen angeordneten Schalter SW23 dem geteilten Kondensator C23a benachbart angeordnet. Indem man die geteilten Kondensatoren C23a bis C23e, die Schalter SW25a bis SW25d, den Schalter SW24 und den Schalter SW23 so anordnet, dass sie wie oben beschrieben in einem vorbestimmten Bereich zusammengefasst sind, können die Komplexität der Verdrahtung und der parasitären Kapazität, die zwischen den jeweiligen Elementen erzeugt wird, unterdrückt werden.
  • Genauer gesagt sind im ungeradzahligen Spaltengebiet OCA der geteilte Kondensator C24j, der geteilte Kondensator C24e, der geteilte Kondensator C24h und der geteilte Kondensator C24g, die geteilte Kapazitäten des Kondensators C24 sind, von der Seite aus, wo der geteilte Kondensator C24a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA ist der Kondensator C21 auf der Seite, wo der geteilte Kondensator C24h nicht angeordnet ist, dem geteilten Kondensator C24g benachbart angeordnet. Genauer gesagt sind der geteilte Kondensator C21d, der geteilte Kondensator C21c, der geteilte Kondensator C21b und der geteilte Kondensator C21a, die geteilte Kapazitäten des Kondensators C21 sind, von der Seite aus, wo der geteilte Kondensator C24g angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA sind die verbleibenden geteilten Kapazitäten des Kondensators C24 auf der Seite, wo der geteilte Kondensator C21b nicht angeordnet ist, dem geteilten Kondensator C21a benachbart angeordnet. Genauer gesagt sind der verbleibende geteilte Kondensator C24f, der geteilte Kondensator C24e, der geteilte Kondensator C24d, der geteilte Kondensator C24c, der geteilte Kondensator C24b und der geteilte Kondensator C24a des Kondensators C24 von der Seite aus, wo der geteilte Kondensator C21a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet.
  • Im ungeradzahligen Spaltengebiet OCA sind der NMOS-Transistor NT21 und der NMOS-Transistor NT22 auf der Seite, wo der geteilte Kondensator C24b nicht angeordnet ist, dem geteilten Kondensator C24a benachbart angeordnet. Genauer gesagt sind der geteilte Transistor NT22a, der geteilte Transistor NT22b, der geteilte Transistor NT21b und der geteilte Transistor NT21a von der Seite aus, wo der geteilte Kondensator C24a angeordnet ist, in der angegebenen Reihenfolge nebeneinander angeordnet. Der geteilte Transistor NT21a und der geteilte Transistor NT21b sind Transistoren, die den NMOS-Transistor NT21 bilden. Der geteilte Transistor NT22a und der geteilte Transistor NT22b sind Transistoren, die den NMOS-Transistor NT22 bilden.
  • Wie oben beschrieben wurde, sind im ungeradzahligen Spaltengebiet OCA die Kondensatoren C21 bis C24, der Schalter SW23, die Schaltergruppe SW25, der NMOS-Transistor NT21 und der NMOS-Transistor NT22 zum Beispiel auf einer geraden Linie angeordnet.
  • Wie in 15 dargestellt ist, beträgt im geradzahligen Spaltengebiet ECA die Anzahl der geteilten Transistoren C21a bis C21d 4, ist die Anzahl der Kondensatoren C22 1, ist die Anzahl der geteilten Kondensatoren C23a bis C23e 5 und ist die Anzahl der geteilten Kondensatoren C24a bis C24j 10. Daher ist im geradzahligen Spaltengebiet ECA die Gesamtzahl (10) der geteilten Kondensatoren C21a bis C21d (Beispiel einer ersten geteilten Kapazität), der Kondensatoren C22 (Beispiel einer zweiten Kapazität) und der geteilten Kondensatoren C23a bis C23e (Beispiel einer dritten geteilten Kapazität) die Gleiche wie die Gesamtzahl der geteilten Kondensatoren C24a bis C24j (Beispiel einer vierten geteilten Kapazität).
  • Im ungeradzahligen Spaltengebiet beträgt ferner die Anzahl der geteilten Kondensatoren C21a bis C21d 4, ist die Anzahl der Kondensatoren C22 1, ist die Anzahl der geteilten Kondensatoren C23a bis C23e 5 und ist die Anzahl der geteilten Kondensatoren C24a bis C24j 10. Daher ist im ungeradzahligen Spaltengebiet OCA die Gesamtzahl (10) der geteilten Kondensatoren C21a bis C21d (Beispiel einer fünften geteilten Kapazität), der Kondensatoren C22 (Beispiel einer sechsten Kapazität) und der geteilten Kondensatoren C23a bis C23e (Beispiel einer sechsten geteilten Kapazität) die Gleiche wie die Gesamtzahl der geteilten Kondensatoren C24a bis C24j (Beispiel einer achten Kapazität).
  • Die Gesamtzahl (20) der geteilten Kondensatoren C21a bis C21d, des Kondensators C22, der geteilten Kondensatoren C23a bis C23e und der geteilten Kondensatoren C24a bis C24j im geradzahligen Spaltengebiet ECA ist die Gleiche wie die Gesamtzahl (20) der geteilten Kondensatoren C21a bis C21d, der Kondensatoren C22, der geteilten Kondensatoren C23a bis C23e und der geteilten Kondensatoren C24a bis C24j im ungeradzahligen Spaltengebiet OCA.
  • Jeder der geteilten Kondensatoren C21a bis C21d, der Kondensator C22, jeder der geteilten Kondensatoren C23a bis C23e und jeder der geteilten Kondensatoren C24a bis C24j im geradzahligen Spaltengebiet ECA und jeder der geteilten Kondensatoren C21a bis C21d, der Kondensator C22, jeder der geteilten Kondensatoren C23a bis C23e und jeder der geteilten Kondensatoren C24a bis C24j im ungeradzahligen Spaltengebiet OCA weisen den gleichen Kapazitätswert auf.
  • Wie oben beschrieben wurde, sind die Eingangskapazitäten, die mit dem NMOS-Transistor NT21 und dem NMOS-Transistor NT22 verbunden sind, die das differentielle Paar des Differenzverstärkers 212 bilden, in die gleiche Anzahl an Kondensatoren geteilt. Infolgedessen ist die mit dem differentiellen Paar des Differenzverstärkers 212 verbundene Kapazität ausgeglichen. Ferner kann bewirkt werden, dass die Variation in der Stromversorgung VDD1 das differentielle Paar des Differenzverstärkers 212 gleich beeinflusst. Somit wird eine Verbesserung des Versorgungsspannungsdurchgriffs erzielt. Außerdem kann die Spannungsvariation, die auf Leckströmen basiert, die in dem Schalter SW21 und dem Schalter SW22 auftreten, die im Komparator 121b vorgesehen sind, zwischen dem NMOS-Transistor NT21 und dem NMOS-Transistor NT22 identisch eingerichtet werden. Infolgedessen kann der Bildsensor gemäß diesem modifizierten Beispiel verhindern, dass der Leckstrom die Vergleichsoperation des Komparators 121b beeinflusst.
  • Das differentielle Paar des Differenzverstärkers 212, das den NMOS-Transistor NT11 und den NMOS-Transistor NT12 umfasst, zeigt den gleichen Betrieb und Effekte wie jene des differentiellen Paars, das den NMOS-Transistor NT21 und den NMOS-Transistor NT22 umfasst.
  • Aufgrund der Beschränkung der Größe des HalbleiterChips, auf dem der Bildsensor gemäß diesem modifizierten Beispiel ausgebildet ist, sind das geradzahlige Spaltengebiet ECA und das ungeradzahlige Spaltengebiet OCA einander benachbart vorgesehen. Aus diesem Grund wird eine parasitäre Kapazität zwischen jedem Element, das im geradzahligen Spaltengebiet ECA ausgebildet ist, und jedem Element, das im ungeradzahligen Spaltengebiet OCA ausgebildet ist, erzeugt.
  • In Bezug auf den Kondensator C11, den Kondensator C12, den Kondensator C13, den Kondensator C14 und die NMOS-Transistoren NT11 und NT12 sind die parasitären Kapazitäten, die zwischen dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA erzeugt werden, jenen in den Bildsensor 1 gemäß der Ausführungsform, die oben beschrieben wurde, (siehe 7) ähnlich. Aus diesem Grund wird eine detaillierte Beschreibung der parasitären Kapazität weggelassen.
  • Wie in 15 dargestellt ist, wird eine parasitäre Kapazität Cp31 zwischen einem Gate des geteilten Transistors NT21a im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT21a im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen einem Gate des geteilten Transistors NT22a im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT21b im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp32 erzeugt. Eine parasitäre Kapazität Cp33 wird zwischen einem Gate des geteilten Transistors NT22b im geradzahligen Spaltengebiet ECA und einem Gate des geteilten Transistors NT22b im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp34 wird zwischen einem Gate des geteilten Transistors NT21b des geradzahligen Spaltengebiets ECA und einem Gate des geteilten Transistors NT22a im ungeradzahligen Spaltengebiet OCA erzeugt.
  • Zwischen dem geteilten Kondensator C24a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24a im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp35 erzeugt. Eine parasitäre Kapazität Cp36 wird zwischen dem geteilten Kondensator C24b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24b im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp37 wird zwischen dem geteilten Kondensator C24c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24c im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C24d im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24d im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp38 erzeugt. Eine parasitäre Kapazität Cp39 wird zwischen dem geteilten Kondensator C24e im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24e im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp40 wird zwischen dem geteilten Kondensator C24f im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24f im ungeradzahligen Spaltengebiet OCA erzeugt.
  • Eine parasitäre Kapazität Cp41 wird zwischen dem geteilten Kondensator C24g im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C21a im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp42 wird zwischen dem geteilten Kondensator C24h im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C21b im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C24i im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C21c im ungeradzahligen Spaltengebiet wird eine parasitäre Kapazität Cp43 erzeugt. Eine parasitäre Kapazität Cp44 wird zwischen dem geteilten Kondensator C21a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C21d im ungeradzahligen Spaltengebiet OCA erzeugt.
  • Eine parasitäre Kapazität Cp45 wird zwischen dem geteilten Kondensator C21b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24g im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp46 wird zwischen dem geteilten Kondensator C21c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24h im ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp47 wird zwischen dem geteilten Kondensator C21d im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24i im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C24j im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C24j im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp48 erzeugt.
  • Eine parasitäre Kapazität Cp49 wird zwischen dem geteilten Kondensator C23a im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C23a in dem ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp50 wird zwischen dem geteilten Kondensator C23b im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C23b im ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem geteilten Kondensator C23c im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C23c im ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp51 erzeugt. Eine parasitäre Kapazität Cp52 wird zwischen dem geteilten Kondensator C23d im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C23d in dem ungeradzahligen Spaltengebiet OCA erzeugt. Eine parasitäre Kapazität Cp53 wird zwischen dem geteilten Kondensator C23e im geradzahligen Spaltengebiet ECA und dem geteilten Kondensator C23e in dem ungeradzahligen Spaltengebiet OCA erzeugt. Zwischen dem Kondensator C22 im geradzahligen Spaltengebiet ECA und dem Kondensator C22 in dem ungeradzahligen Spaltengebiet OCA wird eine parasitäre Kapazität Cp54 erzeugt.
  • Der Bildsensor gemäß diesem modifizierten Beispiel enthält zwei differentielle Paare des Differenzverstärkers 212, und die Anordnung der Kapazitäten ist zwischen dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA für jedes der differentiellen Paare unterschiedlich. Egal ob alle oder ein Teil der Kondensatoren C13, die als Schaltkondensatoren dienen, als die Eingangskapazität für das Pixelsignal VSL1 und das Referenzsignal RAMP1 addiert sind oder ist, ist der Absolutwert des Ungleichgewichts der Interferenz des Aggressors mit großer Amplitude des benachbarten Pixelsignals VSL1 für ein differentielles Paar des Differenzverstärkers 212 nicht besonders groß. Ähnlich ist, egal ob alle oder ein Teil der Kondensatoren C23, die als die Schaltkapazitäten dienen, als die Eingangskapazität für das Pixelsignal VSL2 und das Referenzsignal RAMP2 addiert sind oder ist, der Absolutwert des Ungleichgewichts der Interferenz des Aggressors mit großer Amplitude des benachbarten Pixelsignals VSL2 für das andere differentielle Paar des Differenzverstärkers 212 nicht auffallend groß.
  • Genauer gesagt sind die geteilten Kondensatoren C21a bis C21d (Beispiel einer fünften geteilten Kapazität) im ungeradzahligen Spaltengebiet OCA so angeordnet, dass sich die Anzahl geteilter Kondensatoren, die den geteilten Kondensatoren C21a bis C21d (Beispiel einer ersten geteilten Kapazität) im geradzahligen Spaltengebiet ECA gegenüberliegen, und die Anzahl geteilter Kondensatoren, die den geteilten Kondensatoren C24a bis C24j (Beispiel einer vierten geteilten Kapazität) im geradzahligen Spaltengebiet ECA gegenüberliegen, unterscheiden. In dem in 15 dargestellten Konfigurationsbeispiel sind drei geteilte Kondensatoren C21a bis C21c der geteilten Kondensatoren C21a bis C21d im ungeradzahligen Spaltengebiet OCA den geteilten Kondensatoren C24g bis C24i, die mit dem NMOS-Transistor NT22 verbunden sind, im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet. Ferner ist ein geteilter Kondensator C21d der geteilten Kondensatoren C21a bis C21d im ungeradzahligen Spaltengebiet OCA dem geteilten Kondensator C21a, der mit dem NMOS-Transistor NT21 verbunden ist, im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet.
  • Die geteilten Kondensatoren C21a bis C21d, der Kondensator C22 und die geteilten Kondensatoren C23a bis C23e sind parallel geschaltet. Ferner sind die geteilten Kondensatoren C24a bis C24j parallel geschaltet. Aus diesem Grund kann die Anzahl an geteilten Kondensatoren, die einander gegenüberliegen, als die Fläche betrachtet werden, in der die Kondensatoren, die die geteilten Kondensatoren umfassen, einander gegenüberliegen. Daher ist der Kondensator C21 (Beispiel einer fünften Kapazität) im ungeradzahligen Spaltengebiet OCA dem Kondensator C21 (Beispiel einer ersten Kapazität) und dem Kondensator C24 (Beispiel einer vierten Kapazität) im geradzahligen Spaltengebiet ECA mit unterschiedlichen Flächen gegenüberliegend angeordnet.
  • Die geteilten Kondensatoren C11a bis Clld im ungeradzahligen Spaltengebiet OCA sind den geteilten Kondensatoren C14g bis C14i, die mit dem NMOS-Transistor NT12 verbunden sind, und dem geteilten Kondensator C11a, der mit dem NMOS-Transistor NT11 verbunden ist, im geradzahligen Spaltengebiet ECA gegenüberliegend angeordnet, ähnlich den geteilten Kondensatoren C11a bis C11d im ungeradzahligen nummerierten Spaltengebiet OCA in der oben erwähnten Ausführungsform.
  • Obgleich die detaillierte Beschreibung weggelassen wird, kann daher der Bildsensor gemäß diesem modifizierten Beispiel ein Nebensprechen zwischen ADCs 105i (i ist eine gerade Zahl kleiner als oder gleich n) im geradzahligen Spaltengebiet ECA und ADCs 105i (i ist eine ungerade Zahl kleiner als oder gleich n) im ungeradzahligen Spaltengebiet OCA, die einander benachbart sind, reduzieren. Genauer gesagt wird ein Nebensprechen im differentiellen Paar der NMOS-Transistoren NT11 und NT12 von ADCs 105 (2i) (i ist eine ungerade Zahl kleiner als oder gleich n) im geradzahligen Spaltengebiet ECA und ADCs 105 (2i-1) (i ist eine ungerade Zahl kleiner als oder gleich n) im ungeradzahligen Spaltengebiet OCA reduziert. Ferner wird ein Nebensprechen im differentiellen Paar der NMOS-Transistoren NT21 und NT22 der ADCs 105 (2i) (i ist eine gerade Zahl kleiner als oder gleich n) in dem geradzahligen Spaltengebiet ECA und der ADCs 105 (2i-1) (i ist eine gerade Zahl kleiner als oder gleich n) in dem ungeradzahligen Spaltengebiet OCA reduziert.
  • <Konfigurationsbeispiel in einem Fall, in dem ein Bildsensor einen Halbleiter-Chip enthält>
  • Als Nächstes wird unter Verwendung von 16 und 17 ein Konfigurationsbeispiel in dem Fall beschrieben, in dem ein Bildsensor einen Halbleiter-Chip enthält.
  • Wie in 16 dargestellt ist, ist in dem Fall, in dem der Bildsensor einen blanken Chip enthält, die Pixeleinheit 101 beispielsweise auf einem blanken Chip 20 ausgebildet. Schaltungsblöcke 301, 302 und 303, die Schaltungen neben der Pixeleinheit 101 enthalten, wie etwa die ADC-Gruppe 12, die Steuerungsschaltung 102 zur Zeitsteuerung, die vertikale Scanschaltung 103, den DAC 104 und die horizontale Übertragungs-Scanschaltung 106 sind auf der Peripherie der Pixeleinheit 101 ausgebildet.
  • Wie in 17 dargestellt ist, ist in dem Fall, in dem ein gestapelter Bildsensor zwei übereinandergestapelte blanke Chips enthält, die Pixeleinheit 101 auf einem auf der oberen Seite der zwei blanken Chips gestapelten oberen Chip 21 ausgebildet. Ferner ist ein Schaltungsblock 304, der andere Schaltungen als die Pixeleinheit 101 wie etwa die ADC-Gruppe 12, die Steuerungsschaltung 102 zur Zeitsteuerung, die vertikale Scanschaltung 103, den DAC 104 und die horizontale Übertragungs-Scanschaltung 106 enthält, auf einem auf der Unterseite gestapelten unteren Chip 22 ausgebildet. Der ADC 105, der den Komparator 121 enthält, ist in dem im unteren Chip 22 vorgesehenen Schaltungsblock 304 ausgebildet. Man beachte, dass der Komparator 121 und der ADC 105 im oberen Chip 21 ausgebildet sein können.
  • Wie in 17 dargestellt ist, ist es in dem Fall, in dem ein gestapelter Bildsensor ausgebildet ist, d. h. in dem Fall, in dem der Bildsensor den oberen Chip 21, in welchem die Pixeleinheit 101 ausgebildet ist, und den unteren Chip 22 enthält, in welchem der Schaltungsblock 304 ausgebildet ist, manchmal erforderlich, den unteren Chip 22 so zu konfigurieren, dass er die gleiche Größe wie die Größe des oberen Chips 21 aufweist.
  • Der obere Chip 21, in welchem die Pixeleinheit 101 ausgebildet ist, kann so konfiguriert sein, dass er eine Größe ähnlich der Größe der Pixeleinheit 101 aufweist, die auf einem blanken Chip 20, der in 16 dargestellt ist, ausgebildet ist. Falls der untere Chip 22 so konfiguriert ist, dass er die gleiche Größe wie die Größe des Chips 21 hat, müssen alle Schaltungen, die in den Schaltungsblöcken 301 bis 303 enthalten sind, die in 16 dargestellt sind, als der Schaltungsblock 304 im unteren Chip 22 ausgebildet sein, der so konfiguriert ist, dass er die gleiche Größe wie die Größe des oberen Chips 21 aufweist.
  • Daher ist eine weitere Miniaturisierung für die Schaltung wie die im Schaltungsblock 304 enthaltene ADC-Gruppe 12 erforderlich. Für den ADC 105 ist es beispielsweise erforderlich, dass der Abstand zwischen benachbarten Spalten (Spalten-Teilung) kürzer als jener in dem Fall ist, in dem der Bildsensor einen in 16 dargestellten blanken Chip 20 aufweist.
  • Selbst in solch einem Fall kann Nebensprechen im ADC 105 reduziert werden, indem der Kondensator C11 im ungeradzahligen Spaltengebiet OCA so angeordnet wird, dass er dem Kondensator C11 und dem Kondensator C14 im geradzahligen Spaltengebiet ECA mit unterschiedlichen Flächen gegenüberliegt.
  • Verschiedene Modifikationen können ungeachtet der oben erwähnten Ausführungsform an der vorliegenden Technologie vorgenommen werden.
  • In der oben erwähnten Ausführungsform sind die Kondensatoren C11 in dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA um den Betrag verschoben, der einem geteilten Kondensator entspricht; die vorliegende Technologie ist aber nicht darauf beschränkt. Das Maß, in dem die Kondensatoren C11 in dem geradzahligen Spaltengebiet ECA und dem ungeradzahligen Spaltengebiet OCA verschoben sind, unterscheidet sich in Abhängigkeit von den Kapazitätswerten der jeweiligen Abschnitte und der Anzahl an Kapazitäten, die durch die geforderten Spezifikationen des ADC und dergleichen bestimmt sind.
  • Die Technologie gemäß der vorliegenden Offenbarung ist für die oben erwähnte Festkörper-Bildgebungsvorrichtung verwendbar.
  • Man beachte, dass Ausführungsformen der vorliegenden Technologie nicht auf die oben beschriebene Ausführungsform beschränkt sind und verschiedene Modifikationen vorgenommen werden können, ohne vom Kern der vorliegenden Technologie abzuweichen. Ferner sind die hierin beschriebenen Effekte nur veranschaulichend und nicht einschränkend und können andere Effekte aufweisen.
  • Die vorliegende Technologie kann beispielsweise auch die folgenden Konfigurationen annehmen.
    1. (1) Ein Bildsensor, umfassend:
      • eine erste Kapazität, die mit einer ersten Signalleitung verbunden ist, die mit einem ersten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem ersten Gebiet angeordnet ist;
      • eine zweite Kapazität, die in dem ersten Gebiet angeordnet und mit einer Referenzsignal-Erzeugungseinheit verbunden ist, die ein Referenzsignal erzeugt;
      • eine dritte Kapazität, die in dem ersten Gebiet angeordnet und so vorgesehen ist, dass sie mit der ersten Kapazität und der zweiten Kapazität verbindbar ist;
      • eine vierte Kapazität, die in dem ersten Gebiet angeordnet und mit einer Versorgungseinheit eines Referenzpotentials verbunden ist;
      • einen ersten Differenzverstärker, der in dem ersten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die erste Kapazität, die zweite Kapazität und die dritte Kapazität mit der einen Eingangseinheit verbunden sind, wobei die vierte Kapazität mit der anderen Eingangseinheit verbunden ist;
      • eine fünfte Kapazität, die mit einer zweiten Signalleitung verbunden ist, die mit einem zweiten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem dem ersten Gebiet benachbarten zweiten Gebiet so angeordnet ist, dass sie der ersten Kapazität und der vierten Kapazität mit unterschiedlichen Flächen gegenüberliegt;
      • eine sechste Kapazität, die in dem zweiten Gebiet angeordnet und mit der Referenzsignal-Erzeugungseinheit verbunden ist;
      • eine siebte Kapazität, die in dem zweiten Gebiet angeordnet und so vorgesehen ist, dass sie mit der fünften Kapazität und der sechsten Kapazität verbindbar ist;
      • eine achte Kapazität, die in dem zweiten Gebiet angeordnet ist, wobei das Referenzpotential der achten Kapazität bereitgestellt wird; und
      • einen zweiten Differenzverstärker, der in dem zweiten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die fünfte Kapazität, die sechste Kapazität und die siebte Kapazität mit der einen Eingangseinheit verbunden sind, wobei die achte Kapazität mit der anderen Eingangseinheit verbunden ist.
    2. (2) Der Bildsensor gemäß dem obigen (1), worin jede der ersten Kapazität, der dritten Kapazität, der vierten Kapazität, der fünften Kapazität, der siebten Kapazität und der achten Kapazität eine Vielzahl geteilter Kapazitäten enthält und fünfte geteilte Kapazitäten, die die geteilten Kapazitäten der fünften Kapazität sind, so angeordnet sind, dass sich die Anzahl der fünften geteilten Kapazitäten, die ersten geteilten Kapazitäten gegenüberliegen, die die geteilten Kapazitäten der ersten Kapazität sind, und die Anzahl der fünften geteilten Kapazitäten, die vierten geteilten Kapazität gegenüberliegen, die die geteilten Kapazitäten der vier Kapazität sind, unterscheiden.
    3. (3) Der Bildsensor gemäß dem obigen (2), worin dritte geteilte Kapazitäten, die die geteilten Kapazitäten der dritten Kapazität sind, innerhalb eines vorbestimmten Bereichs des ersten Gebiets zusammengefasst sind, siebte geteilte Kapazitäten, die die geteilten Kapazitäten der siebten Kapazität sind, innerhalb eines vorbestimmten Bereichs des zweiten Gebiets zusammengefasst sind und die Vielzahl dritter geteilter Kapazitäten und die Vielzahl siebter geteilter Kapazitäten in einer Eins-zu-Eins-Beziehung einander gegenüberliegend angeordnet sind.
    4. (4) Der Bildsensor gemäß dem obigen (3), ferner umfassend:
      • ein erstes Schaltelement, um zwischen einer Verbindung und Trennung der ersten Kapazität und der dritten Kapazität umzuschalten;
      • ein zweites Schaltelement, um zwischen einer Verbindung und Trennung der zweiten Kapazität und der dritten Kapazität umzuschalten;
      • ein drittes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der dritten geteilten Kapazitäten umzuschalten;
      • ein fünftes Schaltelement, um zwischen einer Verbindung und Trennung der fünften Kapazität und der siebten Kapazität umzuschalten;
      • ein sechstes Schaltelement, um zwischen einer Verbindung und Trennung der sechsten Kapazität und der siebten Kapazität umzuschalten; und
      • ein siebtes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der siebten geteilten Kapazitäten umzuschalten.
    5. (5) Der Bildsensor gemäß dem obigen (4), worin die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten und der dritten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl vierter geteilter Kapazitäten, die die geteilten Kapazitäten der vierten Kapazität sind, die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten und der siebten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl achter geteilter Kapazitäten, die die geteilten Kapazitäten der achten Kapazität sind, und die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten, der dritten geteilten Kapazitäten und der vierten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten, der siebten geteilten Kapazitäten und der achten geteilten Kapazitäten.
    6. (6) Der Bildsensor gemäß dem obigen (5), worin jede der Vielzahl erster geteilter Kapazitäten, die zweite Kapazität, jede der Vielzahl dritter geteilter Kapazitäten, jede der Vielzahl vierter geteilter Kapazitäten, jede der Vielzahl fünfter geteilter Kapazitäten, die sechste Kapazität, jede der Vielzahl siebter geteilter Kapazitäten und jede der Vielzahl achter geteilter Kapazitäten den gleichen Kapazitätswert haben.
    7. (7) Der Bildsensor gemäß dem obigen (5) oder (6), worin jede der Vielzahl erster geteilter Kapazitäten eine Elektrode, die mit der ersten Signalleitung verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, die zweite Kapazität eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl dritter geteilter Kapazitäten eine Elektrode, die mit dem dritten Schaltelement verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl vierter geteilter Kapazitäten eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthält, die mit der anderen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl fünfter geteilter Kapazitäten eine Elektrode, die mit der zweiten Signalleitung verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, die sechste Kapazität eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, jede der Vielzahl siebter geteilter Kapazitäten eine Elektrode, die mit dem siebten Schaltelement verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, und jede der Vielzahl achter geteilter Kapazitäten eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthält, die mit der anderen Eingangseinheit des zweiten Differenzverstärkers verbunden ist.
  • Bezugszeichenliste
    • 1
    Bildsensor
    4
    Signalverarbeitungseinheit
    5
    Ausgabeeinheit
    6
    Steuerungseinheit
    12
    ADC-Gruppe
    20
    blanker Chip
    21
    oberer Chip
    22
    unterer Chip
    100
    Digitalkamera
    101
    Pixeleinheit
    102
    Steuerungsschaltung zur Zeitsteuerung
    103
    vertikale Scanschaltung
    106
    horizontale Übertragungs-Scanschaltung
    107
    Verstärkerschaltung
    108
    Signalverarbeitungsschaltung
    109
    Pixel-Ansteuerungsleitung
    110
    vertikale Signalleitung
    111
    horizontale Übertragungsleitung
    121, 121a, 121b
    Komparator
    122
    Zähler
    123
    Latch
    151
    Fotodiode
    152
    Übertragungstransistor
    154
    Verstärkertransistor
    155
    Auswahltransistor
    156
    Rücksetztransistor
    157
    Konstantstromquelle
    201, 211, 212
    Differenzverstärker
    301, 302, 303, 304
    Schaltungsblock
    C11 bis C15, C21 bis C25
    Kondensator
    C11a bis C11d, C13a bis C13e, C14a bis C14j, C21a bis C21d, C23a bis C23e, C24a bis C24j
    geteilter Kondensator
    Cp1 bis Cp24, Cp34 bis Cp54
    parasitäre Kapazität
    NT11, NT12, NT13, NT21, NT22, NT23, TN21, NT31, NT32 NMOS-Transistor
     
    NT11a, NT11b, NT12a, NT12b, NT21a, NT21b
    geteilter Transistor
    NT22a, NT22b
    geteilter Transistor
    OCA
    ungeradzahliges Spaltengebiet
    P
    Einheitspixel
    PT11, PT12, PT31, PT32, PT33
    PMOS-Transistor
    RAMP, RAMP1, RAMP2
    Referenzsignal
    SW11 bis SW14, SW13a bis SW13d, SW15a bis SW15e, SW17, SW18, SW21 bis SW24, SW23a bis SW23d, SW25a bis SW25e, SW27, SW28
    Schalter
    SW15, SW25
    Schaltergruppe
    VSL, VSL1, VSL2
    Pixelsignal

Claims (7)

  1. Bildsensor, aufweisend: eine erste Kapazität, die mit einer ersten Signalleitung verbunden ist, die mit einem ersten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem ersten Gebiet angeordnet ist; eine zweite Kapazität, die in dem ersten Gebiet angeordnet und mit einer Referenzsignal-Erzeugungseinheit verbunden ist, die ein Referenzsignal erzeugt; eine dritte Kapazität, die in dem ersten Gebiet angeordnet und so vorgesehen ist, dass sie mit der ersten Kapazität und der zweiten Kapazität verbindbar ist; eine vierte Kapazität, die in dem ersten Gebiet angeordnet und mit einer Versorgungseinheit eines Referenzpotentials verbunden ist; einen ersten Differenzverstärker, der in dem ersten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die erste Kapazität, die zweite Kapazität und die dritte Kapazität mit der einen Eingangseinheit verbunden sind, wobei die vierte Kapazität mit der anderen Eingangseinheit verbunden ist; eine fünfte Kapazität, die mit einer zweiten Signalleitung verbunden ist, die mit einem zweiten Pixel, das ein fotoelektrisches Umwandlungselement enthält, verbunden ist, und in einem dem ersten Gebiet benachbarten zweiten Gebiet so angeordnet ist, dass sie der ersten Kapazität und der vierten Kapazität mit unterschiedlichen Flächen gegenüberliegt; eine sechste Kapazität, die in dem zweiten Gebiet angeordnet und mit der Referenzsignal-Erzeugungseinheit verbunden ist; eine siebte Kapazität, die in dem zweiten Gebiet angeordnet und so vorgesehen ist, dass sie mit der fünften Kapazität und der sechsten Kapazität verbindbar ist; eine achte Kapazität, die in dem zweiten Gebiet angeordnet ist, wobei das Referenzpotential der achten Kapazität bereitgestellt wird; und einen zweiten Differenzverstärker, der in dem zweiten Gebiet angeordnet ist und eine Eingangseinheit und eine andere Eingangseinheit enthält, wobei die fünfte Kapazität, die sechste Kapazität und die siebte Kapazität mit der einen Eingangseinheit verbunden sind, wobei die achte Kapazität mit der anderen Eingangseinheit verbunden ist.
  2. Bildsensor nach Anspruch 1, wobei jede der ersten Kapazität, der dritten Kapazität, der vierten Kapazität, der fünften Kapazität, der siebten Kapazität und der achten Kapazität eine Vielzahl geteilter Kapazitäten enthält und fünfte geteilte Kapazitäten, die die geteilten Kapazitäten der fünften Kapazität sind, so angeordnet sind, dass sich die Anzahl der fünften geteilten Kapazitäten, die ersten geteilten Kapazitäten gegenüberliegen, die die geteilten Kapazitäten der ersten Kapazität sind, und die Anzahl der fünften geteilten Kapazitäten, die vierten geteilten Kapazitäten gegenüberliegen, die die geteilten Kapazitäten der vier Kapazität sind, unterscheiden.
  3. Bildsensor nach Anspruch 2, wobei dritte geteilte Kapazitäten, die die geteilten Kapazitäten der dritten Kapazität sind, innerhalb eines vorbestimmten Bereichs des ersten Gebiets zusammengefasst sind, siebte geteilte Kapazitäten, die die geteilten Kapazitäten der siebten Kapazität sind, innerhalb eines vorbestimmten Bereichs des zweiten Gebiets zusammengefasst sind und die Vielzahl dritter geteilter Kapazitäten und die Vielzahl siebter geteilter Kapazitäten in einer Eins-zu-Eins-Beziehung einander gegenüberliegend angeordnet sind.
  4. Bildsensor nach Anspruch 3, ferner aufweisend: ein erstes Schaltelement, um zwischen einer Verbindung und Trennung der ersten Kapazität und der dritten Kapazität umzuschalten; ein zweites Schaltelement, um zwischen einer Verbindung und Trennung der zweiten Kapazität und der dritten Kapazität umzuschalten; ein drittes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der dritten geteilten Kapazitäten umzuschalten; ein fünftes Schaltelement, um zwischen einer Verbindung und Trennung der fünften Kapazität und der siebten Kapazität umzuschalten; ein sechstes Schaltelement, um zwischen einer Verbindung und Trennung der sechsten Kapazität und der siebten Kapazität umzuschalten; und ein siebtes Schaltelement, um zwischen einer Verbindung und Trennung von zwei benachbarten geteilten Kapazitäten der siebten geteilten Kapazitäten umzuschalten.
  5. Bildsensor nach Anspruch 4, wobei die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten und der dritten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl vierter geteilter Kapazitäten, die die geteilten Kapazitäten der vierten Kapazität sind, die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten und der siebten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl achter geteilter Kapazitäten, die die geteilten Kapazitäten der achten Kapazität sind, und die Gesamtzahl der ersten geteilten Kapazitäten, der zweiten Kapazitäten, der dritten geteilten Kapazitäten und der vierten geteilten Kapazitäten die Gleiche ist wie die Gesamtzahl der fünften geteilten Kapazitäten, der sechsten Kapazitäten, der siebten geteilten Kapazitäten und der achten geteilten Kapazitäten.
  6. Bildsensor nach Anspruch 5, wobei jede der Vielzahl erster geteilter Kapazitäten, die zweite Kapazität, jede der Vielzahl dritter geteilter Kapazitäten, jede der Vielzahl vierter geteilter Kapazitäten, jede der Vielzahl fünfter geteilter Kapazitäten, die sechste Kapazität, jede der Vielzahl siebter geteilter Kapazitäten und jede der Vielzahl achter geteilter Kapazitäten den gleichen Kapazitätswert haben.
  7. Bildsensor nach Anspruch 5, wobei jede der Vielzahl erster geteilter Kapazitäten eine Elektrode, die mit der ersten Signalleitung verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, die zweite Kapazität eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl dritter geteilter Kapazitäten eine Elektrode, die mit dem dritten Schaltelement verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl vierter geteilter Kapazitäten eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthält, die mit der anderen Eingangseinheit des ersten Differenzverstärkers verbunden ist, jede der Vielzahl fünfter geteilter Kapazitäten eine Elektrode, die mit der zweiten Signalleitung verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, die sechste Kapazität eine Elektrode, die mit der Referenzsignal-Erzeugungseinheit verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, jede der Vielzahl siebter geteilter Kapazitäten eine Elektrode, die mit dem siebten Schaltelement verbunden ist, und eine andere Elektrode enthält, die mit der einen Eingangseinheit des zweiten Differenzverstärkers verbunden ist, und jede der Vielzahl achter geteilter Kapazitäten eine Elektrode, die mit der Versorgungseinheit des Referenzpotentials verbunden ist, und eine andere Elektrode enthält, die mit der anderen Eingangseinheit des zweiten Differenzverstärkers verbunden ist.
DE112019004128.2T 2018-08-16 2019-06-27 Bildsensor Pending DE112019004128T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018153248 2018-08-16
JP2018-153248 2018-08-16
PCT/JP2019/025562 WO2020036005A1 (ja) 2018-08-16 2019-06-27 撮像素子

Publications (1)

Publication Number Publication Date
DE112019004128T5 true DE112019004128T5 (de) 2021-05-20

Family

ID=69524776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019004128.2T Pending DE112019004128T5 (de) 2018-08-16 2019-06-27 Bildsensor

Country Status (8)

Country Link
US (2) US11363225B2 (de)
EP (1) EP3840363B1 (de)
JP (2) JP7332604B2 (de)
KR (1) KR20210042906A (de)
CN (2) CN117615265A (de)
DE (1) DE112019004128T5 (de)
TW (1) TWI822820B (de)
WO (1) WO2020036005A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840363B1 (de) * 2018-08-16 2023-07-26 Sony Semiconductor Solutions Corporation Bilderfassungselement
US11585937B2 (en) * 2019-04-03 2023-02-21 Meta Platforms Technologies, Llc Autonomous gating selection to reduce noise in direct time-of-flight depth sensing
WO2023197163A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Comparator and method of comparing voltages

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567028B2 (en) * 2001-10-12 2003-05-20 Micron Technology, Inc. Reference voltage stabilization in CMOS sensors
US6940445B2 (en) * 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
JP2007317992A (ja) * 2006-05-29 2007-12-06 Matsushita Electric Ind Co Ltd 固体撮像装置
US8160381B2 (en) * 2006-08-30 2012-04-17 Micron Technology, Inc. Method and apparatus for image noise reduction using noise models
JP4924137B2 (ja) * 2007-03-27 2012-04-25 セイコーエプソン株式会社 冗長ビット付きデジタル−アナログ変換器及びこれを用いたアナログ−デジタル変換器及びこれを用いたイメージセンサ
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
WO2010106801A1 (ja) * 2009-03-18 2010-09-23 パナソニック株式会社 画像表示装置、その製造方法及び修正方法
JPWO2012056607A1 (ja) * 2010-10-26 2014-03-20 パナソニック株式会社 容量配列体およびそれを備えた信号処理装置
TWI454064B (zh) * 2010-12-16 2014-09-21 Univ Nat Cheng Kung 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
JP5806566B2 (ja) * 2011-09-15 2015-11-10 キヤノン株式会社 Ａ／ｄ変換器および固体撮像装置
JP5764466B2 (ja) 2011-11-04 2015-08-19 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2013240006A (ja) * 2012-05-17 2013-11-28 Renesas Electronics Corp Ａｄｃ内蔵型ｃｍｏｓイメージセンサ
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
CN112187279B (zh) * 2015-03-04 2024-05-14 索尼公司 模拟数字转换器和光检测装置
TWI584599B (zh) * 2015-11-11 2017-05-21 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器之測試方法及測試電路
US10334198B2 (en) 2015-12-22 2019-06-25 Sony Corporation Image sensor, electronic device, control device, control method, and program
TWI622273B (zh) * 2016-01-19 2018-04-21 瑞昱半導體股份有限公司 電荷再分配連續逼近式類比數位轉換器及其控制方法
TWI612769B (zh) * 2017-01-04 2018-01-21 瑞昱半導體股份有限公司 電荷引導式放大電路及其控制方法
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
TWI656744B (zh) * 2017-05-19 2019-04-11 瑞昱半導體股份有限公司 積體電路電容布局
CN107359876B (zh) * 2017-06-27 2020-05-19 东南大学 适用于双端sar-adc的dac电容阵列及对应开关切换方法
EP3840363B1 (de) * 2018-08-16 2023-07-26 Sony Semiconductor Solutions Corporation Bilderfassungselement

Also Published As

Publication number Publication date
EP3840363B1 (de) 2023-07-26
TW202019154A (zh) 2020-05-16
CN117615265A (zh) 2024-02-27
WO2020036005A1 (ja) 2020-02-20
JP2023156418A (ja) 2023-10-24
TWI822820B (zh) 2023-11-21
JP7332604B2 (ja) 2023-08-23
EP3840363A1 (de) 2021-06-23
KR20210042906A (ko) 2021-04-20
EP3840363A4 (de) 2021-06-30
US20220264052A1 (en) 2022-08-18
US20210258532A1 (en) 2021-08-19
CN112585951A (zh) 2021-03-30
US11601610B2 (en) 2023-03-07
CN112585951B (zh) 2023-11-14
US11363225B2 (en) 2022-06-14
JPWO2020036005A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
DE69631356T2 (de) Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung
DE102014218431B4 (de) Halbleiterbildgebungsvorrichtung und Bildgebungssystem
DE102015104862B4 (de) Fotoelektrische Wandlungsvorrichtung und Bildaufnahmesystem
DE102006015394B4 (de) Bildsensor und Steuerverfahren für den Bildsensor
DE60223860T2 (de) Aktiver Bildsensor mit grossem Dynamikbereich
EP0864223B1 (de) Lokalautoadaptiver optischer sensor
DE60030802T2 (de) Bildsensor mit Messsung der Sättigungszeitmessung zur Erweiterung des Dynamikbereichs
DE69835127T2 (de) Photoelektrische Umwandlungsvorrichtung
DE102016106268A1 (de) Bildaufnahmevorrichtung, bildaufnahmesystem und verfahren zum ansteuern einer bildaufnahmevorrichtung
DE112009003725T5 (de) Rauschunterdrückende Bildsensoren
DE112019004128T5 (de) Bildsensor
DE112018006264T5 (de) Festkörper-bildaufnahmevorrichtung, steuerverfahren für die festkörper-bildaufnahmevorrichtung und computerprogramm
DE102020004050A1 (de) Verfahren und schaltungsanordnungen zur verbesserung der global-shutter-effizienz bei rückseitig beleuchteten bildsensorpixeln mit hohem dynamikumfang
DE102005007330B4 (de) CMOS-Bildsensor mit reduziertem 1/f-Rauschen
DE10231083A1 (de) Verfahren und Vorrichtungen zum Auslesen eines Bildsensors mit reduzierter Verzögerungszeit zwischen Zeilen
DE102014207782A1 (de) Bildgebungsvorrichtung und bildgebungssystem
DE69728636T2 (de) Photoelektrisches Umwandlungsgerät
DE102011052874B4 (de) CMOS-TDI-Sensor zur Anwendung von bildgebenden Röntgenverfahren
DE112017007227T5 (de) Halbleiter-bilderzeugungsvorrichtung, ansteuerverfahren für die halbleiter-bilderzeugungsvorrichtung und elektronische vorrichtung
DE102019007183A1 (de) Flächen- und leistungseffiziente mehrspannungszeilentreiberschaltlogik für bildsensoren
DE102014215055A1 (de) Photoelektrische Wandlungsvorrichtung und Bildaufnahmesystem
DE112019002905T5 (de) Bildgebungsvorrichtung, steuerungsverfahren für eine bildgebungsvorrichtung und elektronische einrichtung
DE102014108458A1 (de) Gain-Ranging Ladungsverstärker
DE69910838T2 (de) Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren
DE112020003992T5 (de) Bildgebungsvorrichtung, verfahren in einer bildgebungsvorrichtung und elektronische einrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04N0005378000

Ipc: H04N0025780000