DE102014108458A1

DE102014108458A1 - Gain-Ranging Ladungsverstärker

Info

Publication number: DE102014108458A1
Application number: DE102014108458.6A
Authority: DE
Inventors: Camille L. HUIN; Gary R. Carreau
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2013-06-21
Filing date: 2014-06-16
Publication date: 2014-12-24
Also published as: US9584747B2; CN104242845A; CN104242845B; US20140374570A1

Abstract

Das System kann ein Pixelarray, einen Wähler, einen Abtaster und einen Wandler enthalten. Das Pixelarray kann Ausgangssignale generieren, die eine auf das Pixelarray eintreffende Strahlung darstellen. Der Wähler kann eines der Ausgangssignale wählen. Der Abtaster kann das gewählte Ausgangssignal abtasten. Der Wandler kann auf der Basis des gewählten Ausgangssignals ein digitales Signal generieren. Der Abtaster kann einen Ladungsintegrierer enthalten, der eine parasitäre Kapazität des Wählers durch Wählen einer ersten Rückkopplungskapazität kompensiert, um einen ersten Abtastwert zu erhalten, und nach dem Erhalten des ersten Abtastwerts, Wählen einer zweiten Rückkopplungskapazität, um einen zweiten Abtastwert zu erhalten. Die erste Rückkopplungskapazität kann größer sein als die zweite Rückkopplungskapazität.

Description

Die vorliegende Erfindung profitiert von der Priorität durch die am 21. Juni 2013 eingereichten US-Patentanmeldung mit der laufenden Nummer 61/837,875 mit dem Titel „Gain-Ranging Charge Amplifier”, deren Offenbarung hier in ihrer Gänze aufgenommen ist.
ALLGEMEINER STAND DER TECNNIK
Ein Ladungsverstärker kann durch eine elektrische Signalquelle mit kapazitiver Natur wie etwa einen piezoelektrischen Sensor oder ein Ladungskapazitätsbauelement (CCD – Charge Capacitance Device) angesteuert werden. Der Ladungsverstärker kann die Ladung von einem Ladungssignal auf einen Referenzkondensator (auch als ein integrierender Kondensator bezeichnet) transferieren, um eine Ausgangsspannung zu generieren, die mit der Spannung am Referenzkondensator korreliert. Die Ausgangsspannung kann auf der Ladung des Referenzkondensators und auf der Eingangsladung basieren. Ladungsverstärker können für die Anwendung in Ausleseschaltungen von optischen Bildgebungseinrichtungen und Röntgenflachdetektorarrays verwendet werden, um eine kleine Ladung, die in kleinen Kondensatoren von individuellen Pixeln in Arrays von Pixeln gespeichert ist, zu messen.
Bei auf ladungsbasierten Schaltungen mit mehreren Eingängen kann eine Wahlschaltung oder ein Multiplexer (MUX) verwendet werden, um spezifische Messkondensatoren zum Ladungsverstärker zur Signalverarbeitung zu kanalisieren. Das eingegebene Ladungssignal, das für jedes Pixel im Kondensator gespeichert sein kann, ist möglicherweise viel kleiner als die Fehlerladung, die durch eine parasitäre Kapazität des Dünnschichttransistor-Wählschalters (TFT – Thin Film Transistor) während eines Übergangs des Wählschalters induziert wird. Wenn ein Pixel gewählt wird, kann infolgedessen das kleinere eingegebene Ladungssignal des Pixels zu der größeren, wahlinduzierten Fehlerladung addiert werden und kann bewirken, dass der Ladungsverstärker früh gesättigt wird, wodurch sein Dynamikbereich begrenzt wird, oder kann bewirken, dass die Wählschaltung mit automatischer Verstärkung früh eine geringere Verstärkung wählt, wodurch der volle Vorteil des zulässigen Dynamikbereichs begrenzt wird, der zur Verfügung steht, um das kleinere eingegebene Ladungssignal zu messen oder zu verstärken. Wenn der Wählschalter ausgeschaltet ist, sollte der Ladungsverstärker nur das eingegebene Ladungssignal darstellen, doch kann die durch den Wählschalter induzierte größere Fehlerladung das ausgegebene Spannungssignal verschlechtern.
Somit besteht ein Bedarf nach einem verbesserten Ladungsverstärker, der Fehler kompensiert, ohne die Einrichtungskomplexität und -größe signifikant zu vergrößern oder die Leistungsfähigkeiten signifikant zu senken.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Systemdiagramm, das ein Sensorverarbeitungssystem gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
2 zeigt ein simuliertes Zeitsteuerdiagramm von Signalen während des Betriebs des Systems gemäß einer Ausführungsform der vorliegenden Erfindung.
3 zeigt ein Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG
1 ist ein Sensorverarbeitungssystem 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Das System 100 kann eine Vielzahl von Schaltungssystemen enthalten, einschließlich eines Pixelarrays 110, einer Abtaststufe 120, einer Wählstufe 130 und einer ADC-Stufe 150. Das Pixelarray 110 kann nichtgezeigte mehrere Pixelschaltungen enthalten, die in einem geordneten Array angeordnet sind. Pixelschaltungen innerhalb des Arrays können Ausgangssignale generieren, die Strahlung darstellen, die auf den oder die Detektoren der Schaltungen einfallen, beispielsweise sichtbares Licht oder Röntgenstrahlung. Die Wählstufe 130 kann eines der Pixel wählen. Wenn eines der Pixel gewählt ist, kann es Rücksetz- und Signalladungen separat an die Abtaststufe 120 ausgeben. Die Abtaststufe 120 kann Ausgangsspannungen CDS1, CDS2 zur Verwendung bei der ADC-Stufe 150 bei der digitalen Umwandlung generieren. Die ADC-Stufe 150 kann einen digitalen Ausgangscode D_OUT generieren, der einen Signalpegel der einfallenden Strahlung auf die Pixelschaltung darstellt und kann dadurch Abtastoperationen durchführen.
Wie angegeben, kann das Pixelarray 110 mehrere Pixelelemente enthalten, die als Reaktion auf einfallende Energie (z. B. Licht, Röntgenstrahlung usw.) eine elektrische Ausgabe generieren. Pixelschaltungen können zu einem regelmäßigen Array von adressierbaren Pixelschaltungen organisiert sein, beispielsweise in einer Zeile von Pixeln, cartesisch oder sechseckig. Jede Zeile kann ihre eigene Abtaststufe aufweisen. Zu Zwecken der vorliegenden Erörterung ist es zweckmäßig, die Arrays so zu betrachten, dass sie eine Vielzahl von Pixeln in Spalten und Zeilen enthalten. Jedes Pixel p(x, y) kann Dünnschichttransistorkomponenten („TFT-Komponenten”) enthalten, die bei Erregung durch einfallende Strahlung eine Ladung generieren können. Beispielsweise können ein Pixel p(x, y) beleuchtende Röntgenstrahlen das Ladungssignal C_x,y generieren. Das Ausmaß der Beleuchtung kann eine entsprechende Variation bei der ausgegebenen Ladung bewirken (d. h., eine stärkere Beleuchtung führt zu einer größeren Ladung).
Bei einer Ausführungsform kann das Pixelarray 110 auf einem Substrat vorgesehen sein, von anderen Komponenten getrennt (z. B. Abtaststufe 120 und ADC-Stufe 150). Eine derartige Implementierung kann für ein Röntgensensorsystem angebracht sein. Die Abtaststufe 120 und die ADC-Stufe 150 können auf einer gemeinsamen integrierten Schaltung (IC) zueinander vorgesehen sein. Alternativ kann bei einer weiteren Ausführungsform das Pixelarray 110 auf einem gemeinsamen IC-Substrat wie andere Komponenten vorgesehen sein, was in einer Digitalkameraausführungsform angebracht sein kann.
Die Wählstufe 130 kann einen oder mehrere Wählschalter 132 enthalten. Die Wählschalter 132 können ein Pixel aus mehreren Pixeln auf der Basis eines Adressiersignals V_GATE wählen. Wenn ein Pixel p(x, y) adressiert wird, kann die Wählstufe 130 ihr entsprechendes Ladungssignal C_x,y an die Abtaststufe 120 ausgeben. Während des Betriebs kann ein gewähltes Pixel p(x, y) zweimal zum Abtasten adressiert werden – einmal unmittelbar nach dem Rücksetzen des Pixels, um einen Rücksetzpegel auszugeben, und ein zweites Mal nach einer Belichtungsperiode, um den Signalpegel auszugeben. Alternativ kann angenommen werden, dass sich der Rücksetzpegel auf der gleichen stabilen Referenzspannung befindet, und somit kann das Abtasten des Rücksetzpegels übersprungen werden. Die Wählstufe 130 kann eine parasitäre Kapazität C_PARASITIC aufweisen. Die parasitäre Kapazität C_PARASITIC kann kombiniert mit der Spannung V_GATE groß genug sein, um zu bewirken, dass ein signifikantes Fehlersignal generiert wird, um sich auf das Messen des Ladungssignals C_x,y von Pixel p(x, y) auszuwirken.
Die Abtaststufe 120 kann einen Integrierer 122, einen Vergleicher 123, einen ersten Integrierkondensator 124, einen zweiten Integrierkondensator 125, einen Rücksetzschalter 126, einen Vollbereichsschalter (FS – Full-Scale) 127, einen Schalter 128 und Abtastkondensatoren 130, 131, 132 enthalten. Der Integrierer 122 kann einen über die Wählstufe 130 an das Pixelarray 110 gekoppelten Eingang und einen an eine Rücksetzspannung V_RES (die beispielsweise auf 4 V eingestellt sein kann) gekoppelten zweiten Eingang aufweisen. Der Vergleicher 123 kann einen an den Ausgang des Integrierers 122 gekoppelten Eingang und einen an eine Sättigungsschwellwertspannung V_SAT (die beispielsweise auf 0,5 V eingestellt sein kann) gekoppelten zweiten Eingang aufweisen, um zu bestimmen, ob der Integrierer 122 gesättigt ist (d. h. durch Abfall des Ausgangs unter die Sättigungsschwellwertspannung) wobei ein CLAMP-Signal generiert wird, um anzuzeigen, ob eine gewählter Bereich des Integrierers 122 überschritten ist. Der erste Integrierkondensator 124 kann an einen Ausgang und an einen Eingang des Integrierers 122 in Rückkopplungskonfiguration gekoppelt sein. Der zweite Integrierkondensator 125 kann an einen Eingang des Integrierers 122, in Reihe mit dem FS-Schalter 127 und parallel zu dem ersten Integrierkondensator 124 gekoppelt sein. Der Rücksetzschalter 126 kann an den ersten Integrierkondensator 124 angeschlossen sein und kann durch ein RESET-Signal gesteuert werden, um den ersten Integrierkondensator 124 zurückzusetzen. Der FS-Schalter 127 kann in Reihe mit dem zweiten Integrierkondensator 125 gekoppelt sein, um parallel zu dem ersten Integrierkondensator 124 zu sein. Der FS-Schalter 127 kann durch ein FS-Signal gesteuert werden und in einem ersten Zustand zum Verbinden des zweiten Integrierkondensators 125 mit dem Ausgang des Integrierers 122 (wenn beispielsweise sich das FS-Signal in einem hohen Zustand befindet). Der FS-Schalter 127 in einem zweiten Zustand kann den zweiten Integrierkondensator 125 mit der Rücksetzspannung V_RES verbinden (wenn sich beispielsweise das FS-Signal in einem niedrigen Zustand befindet). Der Schalter 128 kann zwischen einen Ausgang des Integrierers 122 und erste Anschlüsse der Speicherkondensatoren 130, 131, 132 gekoppelt sein. Zweite Anschlüsse der Speicherkondensatoren 130, 131, 132 können mit Masse verbunden sein. Die ersten Anschlüsse der Speicherkondensatoren 130, 131, 132 können selektiv durch den Schalter 128 mit einem Ausgang der Abtaststufe 120 verbunden sein. Der Schalter 128 kann gesteuert werden, auf der Basis des RESET-Signals (für die Rücksetzpegelabtastung) und das Clamp-Signal vom Ausgang des Vergleichers 123 den Ausgang der Abtaststufe 120 von den Speicherkondensatoren 130, 131, 132 zu wählen.
Die Abtaststufe 120 kann Eingangsladungen C_x,y von dem Pixelarray 110 zu verschiedenen Zeiten zum Abtasten empfangen und kann die Ladung abtasten/akkumulieren, um eine entsprechende Eingangsspannung V_x,y zu generieren. Die Abtastwerte können als CDS1, CDS2.1 und CDS2.2 jeweils auf den Kondensatoren 130, 131, 132 gespeichert werden. CDS1 kann einer Abtastzeit mit bekannten Bedingungen (z. B. Rücksetzpegel zur Rücksetzzeit) entsprechen, und CDS2.1 und CDS2.2 können Abtastzeiten mit unbekannten Bedingungen (z. B. Sensormesswerten) entsprechen.
Die Speicherkondensatoren 130, 131, 132 können die akkumulierte Spannung für die Abtastwerte CDS1, CDS2.1 bzw. CDS2.2 speichern. In der Regel werden die Speicherkondensatoren 130, 131, 132 gemeinsame Kapazitäten aufweisen. Der Schalter 128 kann die Kondensatoren 130, 131, 132 zu angebrachten Zeiten mit der Eingangsspannung V_x,y verbinden, um die Spannungen CDS1, CDS2.1 und CDS2.2 auf den jeweiligen Kondensatoren zu erfassen. Weiterhin kann der Schalter 128 gesteuert werden, den Ausgang der Abtaststufe 120 von den Speicherkondensatoren 130, 131, 132 auf der Basis des CLAMP-Signals vom Ausgang des Vergleichers 123 zu wählen. Insbesondere kann beispielsweise der Schalter 128 gesteuert werden, einen von CDS2.1 und CDS2.2 als CDS2 zu wählen, und zwar auf der Basis des CLAMP-Signals vom Ausgang des Vergleichers 123, zur Ausgabe zur ADC-Stufe 150. Mit anderen Worten kann die Abtaststufe 120 die Sensormesswerte mindestens zweimal abtasten, beispielsweise als CDS2.1 und CDS2.2, und dann einen der Sensormesswerte auf der Basis des Zustands des CLAMP-Signals wählen, was anzeigt, ob einer der Bereiche gesättigt ist.
Die Abtaststufe 120 kann zuerst den Sensormesswert mit einem größeren Bereich abtasten, wobei beide Integrierkondensatoren 124 und 125 in die Rückkopplungsschleife des Integrierers 122 geschaltet sind, und tastet dann den Sensormesswert mit einem engeren Bereich ab, wobei der erste Integrierkondensator 124 in die Rückkopplungsschleife des Integrierers 122 geschaltet ist, aber der zweite Integrierkondensator 125 daraus entfernt ist. Der erste Abtastwert, mit einer größeren Integrierkapazität durchgeführt, kann selektiv durch den Schalter 128 als CDS2.1 im Speicherkondensator 131 gespeichert werden. Der zweite Abtastwert, mit weniger Integrierkapazität durchgeführt, kann selektiv durch den Schalter 128 als CDS2.2 im Speicherkondensator 132 gespeichert werden. Nach den beiden Abtastwerten bestimmt der Vergleicher 123, ob die zweite Abtastung ein Sättigen des Integrierers 122 bewirkte, d. h., ob die Eingangsspannung V_x,y unter die Sättigungsschwellwertspannung V_SAT abfiel. Falls die Sättigung bei der zweiten Abtastung erfolgte, kann das CLAMP-Signal hoch gehalten werden, was somit auch angibt, dass der engere Bereich überschritten wurde. Danach kann der Schalter 128 CDS2.1 als CDS2 wählen, falls die Sättigung in engerem Bereich auftrat, oder kann CDS2.2 als CDS2 wählen, falls die Sättigung nicht im engeren Bereich auftrat.
Außerdem ist es möglich, dass die Sättigung möglicherweise sowohl in breiterem Bereich als auch im schmaleren Bereich auftritt. In einem derartigen Fall ist das Sensoreingangssignal möglicherweise zu groß, die Sättigung im breiteren Bereich kann erwartet werden, der Schalter 128 kann entweder CDS2.1 oder CDS2.2 als CDS2 wählen, weil beide Signale eine gesättigte Ausgabe darstellen.
Die Abtaststufe 124 kann detektieren, dass die Sättigung sowohl im breiteren Bereich als auch im schmaleren Bereich auftrat, und kann die ADC-Stufe 150 zwingen, den digitalen Ausgangscode D_OUT mit einem Höchstwert auszugeben. Die Abtaststufe 124 muss möglicherweise nur detektieren, dass die Sättigung im breiteren Bereich auftrat, das Abtasten im schmalen Bereich überspringen und kann die ADC-Stufe 150 zwingen, den digitalen Ausgangscode D_OUT mit einem Höchstwert auszugeben. Das CLAMP-Signal kann verwendet werden, um in anderen Teilen des Systems 100, beispielsweise in der ADC-Stufe 150, einen Abschnitt des digitalen Ausgangscodes D_OUT zu generieren.
Durch den oben beschriebenen Betrieb kann das System 100 die Auswirkung eines durch eine parasitäre Kapazität induzierten Fehlersignals vermeiden und die Genauigkeit der Messung aufrechterhalten, während der angemessene Bereich zum Messen des Ladungssignals auf einem Pixel dynamisch gewählt wird.
Die ADC-Stufe 150 kann ein Paar Kondensatoren 152, 154, ein Paar Abtast- und Halteverstärker („SHA” – Sample and Hold Amplifiers) 156, 158 und einen ADC 160 enthalten. Die Kondensatoren 152, 154 können jeweils in einer Rückkopplungskonfiguration um einen jeweiligen SHA 156, 158 vorgesehen sein. Die ADC-Stufe 150 kann die Abtastwerte CDS1 und CDS2 aus der Abtastphase 120 empfangen und die Differenz zwischen den Abtastwerten, ΔCDS, direkt in einer einzelnen Umwandlungsoperation in einen digitalen Wert umwandeln. Die SHAs 156, 158 können die Spannungen CDS1 und CDS2 Puffern, die jeweils von der Abtaststufe 120 ausgegeben werden. Ein Paar von Speicherkondensatoren 152 bzw. 154 kann die Abtastwerte CDS1 und CDS2 speichern. Bei einer Ausführungsform können die Speicherkondensatoren 152, 154 der ADC-Stufe und die Speicherkondensatoren 130, 131, 132 der Abtaststufe als gemeinsame Einrichtungen vorgesehen werden.
Die Eingangsspannung V_x,y von dem Pixelarray 110 kann über mehrere Betriebsphasen variieren. In einer ersten Phase kann sich V_x,y auf einem Rücksetzpegel befinden, der eine Spannung eines Pixels darstellt, bevor es einfallender Energie ausgesetzt wird. Bei einer weiteren Phase kann V_x,y auf einem Signalpegel sein, der eine Spannung des gleichen Pixels darstellt, nachdem es der einfallenden Energie ausgesetzt worden ist. Möglicherweise werden andere Phasen benötigt, um verschiedene Pixel innerhalb des Arrays zu adressieren.
Bei einer Ausführungsform kann das Abtasten in der ersten Phase für den Rücksetzpegel übersprungen werden, um anzunehmen, dass sich der Rücksetzpegel auf einem gewissen vorbestimmten Signalpegel befindet, beispielsweise Massespannungspegel oder 0 V. In diesem Fall kann CDS1 als 0 V angenommen werden, der Speicherkondensator 130 kann entfallen, die Abtaststufe 120 muss möglicherweise nicht CDS1 abtasten oder ausgeben, und der SHA 156 und der Speicherkondensator 152 können entfallen. Die ADC-Stufe 150 kann das Digitalisieren nur unter Verwendung des CDS2-Signals unter Bezugnahme auf ein Referenzsignal durchführen.
Zusätzlich oder alternativ kann das Abtasten von CDS2.1 bei dem breiten Bereich übersprungen werden, um anzunehmen, dass die Eingabe von dem Pixel p(x, y) von geringer Größe sein kann. In einem derartigen Fall kann die Abtaststufe 120 parallele Integrierkondensatoren 124 und 125 während der Integration verbinden, das Abtasten bei dem breiten Bereich überspringen, den zweiten Integrierkondensator 125 trennen und dann CDS2.2 nur bei einem schmalen Bereich abtasten, um als CDS2 auszugeben. In einem derartigen Fall kann der Speicherkondensator 131 entfallen.
1 veranschaulicht auch die Struktur eines ADC 160 in einer Ausführungsform der vorliegenden Erfindung. Der ADC 160 kann die Spannung CDS1 von dem SHA 156 an einem ersten Anschluss (z. B. einem negativen Anschluss) empfangen und kann die Spannung CDS2 von der Spannung CDS2 von dem SHA 158 an einem anderen Eingangsanschluss (z. B. einem positiven Anschluss) empfangen. Der ADC 160 kann einen digitalen Ausgabecode als Reaktion auf eine Differenz zwischen den Spannungen CDS1 und CDS2 generieren.
Die Architektur von 1 liefert durch Durchführen von Vergleichen CDS1 zu CDS2 innerhalb des ADC eine Architektur, die durch gemeinsame Pfadkomponenten induzierte Offsets zurückweist. Wie angegeben, können Komponentenvariationen unter den Pixelschaltungen Variationen zwischen den Pixeln in den Rücksetz- und Signalpegeln, die durch das Pixelarray generiert werden, verursachen. Weiterhin können Komponentenvariationen innerhalb des Integrierers 122 oder des Rückkopplungskondensators 124 Signaloffsets in den Rücksetz- und Signalpegeln induzieren. Die Architektur von 1 weist durch Integrieren des CDS-Betriebs mit der Digitalisierung verschlechterte Signale zurück, die möglicherweise CDS1 und CDS2 gemeinsam beeinflussen könnten.
Alternativ kann CDS1 auf einem gewissen vorbestimmten Spannungspegel angenommen werden (beispielsweise 0 V), und der Speicherkondensator 130, der SHA 156 und der Speicherkondensator 152 können entfallen. Die ADC-Stufe 150 führt das Digitalisieren möglicherweise nur unter Verwendung des CDS2-Signals unter Bezugnahme auf ein Referenzsignal durch.
2 zeigt ein simuliertes Zeitsteuerdiagramm von Signalen während des Betriebs des Systems 100 gemäß einer Ausführungsform.
Es wird beispielsweise in 1 angenommen, dass ein Pixel von Ladungen eine Kapazität von 1 Picofarad (pF) aufweist und die Rücksetzspannung V_RES 4 Volt (V) beträgt, was ein Nullsignal darstellt. Zum Zeitpunkt 0 kann ein Pixelladungssignal für Pixel p(x, y) (4,75 – 4,0)·1 pF = 0,75 Pico-Coulomb (pC) betragen. Zum Zeitpunkt 0 kann der Rücksetzschalter 126 geschlossen sein, der FS-Schalter 127 kann geschlossen sein, wodurch die Integrationskondensatoren 124 und 125 kurzgeschlossen werden und die Eingangsspannung V_x,y am Ausgang des Integrierers 122 auf 4 V gezwungen wird.
Zum Zeitpunkt von 1 Mikrosekunde (μs) (oder zu irgendeiner vorbestimmten Zeit vor dem Messen) kann der Rücksetzschalter 126 geöffnet werden, indem der RESET-Signalzustand als Vorbereitung auf das Messen geändert wird.
Zum Zeitpunkt von 2 μs (oder zu einem gewissen vorbestimmten Zeitpunkt, der für das Beginnen des Messens eingestellt ist) kann das Adressiersignal V_GATE die Wählschalter 132 schließen, um das Pixel p(x, y) oben zu wählen. Während Ladung von Pixel p(x, y) übertragen wird, kann der Integrierer 122 die Ladung integrieren und die Eingangsspannung V_x,y am Ausgang des Integrierers 122 kann proportional zum Ladungssignal für Pixel p(x, y) abnehmen.
Wenn die Wählschalter 132 schließen, kann die parasitäre Kapazität C_PARASITIC eine gewisse Fehlerladung in das Ladungssignal C_x,y einkoppeln. Bei diesem Beispiel sei angenommen, dass, wenn die Wählschalter 132 schließen, 0,5 pC an Fehlerladung in das Ladungssignal C_x,y eingekoppelt werden können. Das Ladungssignal C_x,y kann auf (0,75 pC + 0,5 pC) = 1,25 pC steigen.
Wenn die Wählschalter 132 schließen, kann der Integrierer 122 zu integrieren beginnen, indem er die 1,25 pC des Ladungssignals C_x,y zu beiden Integrierkondensatoren 124 und 125 (im breiten Bereich) transferiert, wobei der erste Integrierkondensator 124 eine Kapazität von 0,25 pF und der zweite Integrierkondensator 125 eine Kapazität von 0,75 pF aufweisen kann. Die Gesamtintegrierkapazität von diesen beiden Integrierkondensatoren 124 und 125 kann 1 pF betragen. Während das Ladungssignal C_x,y von 1,25 pC zu den beiden Integrierkondensatoren 124 und 125 transferiert, stellt sich die Eingangsspannung V_x,y am Ausgang des Integrierers 122 auf (4 V – 1,25 pC/1 pF) = 2,75 V ein.
Zum Zeitpunkt von 7 μs (oder nach einer gewissen vorbestimmten Dauer nach dem Beginn des Messens), wenn die Wählschalter 132 öffnen, kann der Fehlerladungseffekt als beseitigt angesehen werden. Das Ladungssignal C_x,y kann als zu Messzwecken zu 0,75 pC zurückkehrend angesehen werden. Infolgedessen stellt sich die Eingangsspannung V_x,y am Ausgang des Integrierers 122 auf (4 V – 0,75 pC/1 pF) = 3,25 V ein.
Zum Zeitpunkt von etwa 7,75 μs (oder nach irgendeiner vorbestimmten Dauer nach dem Öffnen der Wählschalter 132) kann der Schalter 128 die Eingangsspannung V_x,y von 3,25 V als CDS2.1 zum Speicherkondensator 131 kanalisieren und dort speichern.
Zum Zeitpunkt von 8 μs (oder nach einer gewissen vorbestimmten Dauer nach dem Öffnen der Wählschalter 132 und/oder nach dem Abtasten von CDS2.1) kann der FS-Schalter 127 öffnen, während das Signal FS auf niedrig geht. Dies trennt den zweiten Integrierkondensator 125 von der Rückkopplungsschleife des Integrierers 122. Infolgedessen kann die Gesamtintegrierkapazität des Integrierers 122 auf 0,25 pF des ersten Integrierkondensators 124 gesenkt werden. Das Ladungssignal C_x,y kann zu Messzwecken als auf 0,75 pC bleibend angesehen werden. Infolgedessen stellt sich die Eingangsspannung am Ausgang des Integrierers 122 auf (4 V – 0,75 pC/0,25 pF) = 1 V ein.
Zum Zeitpunkt von etwa 8,75 μs (oder nach einer gewissen vorbestimmten Dauer nach dem Öffnen des FS-Schalters 127) kann der Schalter 128 die Eingangsspannung V_x,y von 1 V als CDS2.2 auf den Speicherkondensator 132 kanalisieren und dort speichern.
Durch die obige Sequenz hindurch und danach vergleicht der Vergleicher 123 die Eingangsspannung V_x,y mit der Sättigungsschwellwertspannung V_SAT (die beispielsweise auf 0,5 V eingestellt sein kann). Weil die Eingangsspannung V_x,y niemals unter die Sättigungsschwellwertspannung V_SAT von 0,5 V abfällt, kann das Signal CLAMP niedrig sein, was anzeigt, dass der Integrierer 122 weder im breiteren Bereich noch im schmalen Bereich gesättigt hat. Infolgedessen kann der Schalter 128 CDS2.2 von 1 V auf dem Speicherkondensator 132 zum Ausgeben zur ADC-Stufe 150 als Signal CDS2 wählen. Die ADC-Stufe 150 kann dann die Differenz zwischen CDS1 und CDS2 digitalisieren, um einen digitalen Ausgangscode D_OUT zu generieren, während auch das Signal CLAMP berücksichtigt wird, das den Bereich der Messung anzeigt.
Durch den oben beschriebenen Betrieb kann das System 100 die Auswirkung eines durch parasitäre Kapazität induzierten Fehlersignals vermeiden und die Genauigkeit der Messung aufrechterhalten, während der angebrachte Bereich zum Messen des Ladungssignals auf einem Pixel dynamisch gewählt wird.
3 zeigt ein Verfahren 300 gemäß einer Ausführungsform der vorliegenden Erfindung.
Bei Block 310 können mehr als ein Kapazitätszweig des Integrierers vor dem oder zum Zeitpunkt der Wahl eines Ladungssignals verbunden werden.
Bei Block 320 kann ein Ladungssignal zum Messen gewählt werden.
Bei Block 330 kann das Ladungssignal abgewählt werden.
Bei Block 340 kann das System die stabilisierte Ausgabe des Integrierers als eine Ausgabe mit breitem Bereich abtasten und halten.
Bei Block 345 kann das System bestimmen, ob der Integrierer bei der Ausgabe mit breitem Bereich sättigte, indem beispielsweise die Ausgabe mit breitem Bereich mit einer vorbestimmten oder voreingestellten Schwellwertspannung verglichen wird.
Bei einer Ausführungsform kann das System von Block 345 zu Block 350 weitergehen.
Bei einer Ausführungsform kann das System von Block 345 zu den Blöcken 350 und 380 parallel weiter gehen.
Bei einer Ausführungsform kann das System die Blöcke 340 und 345 überspringen, d. h. das Abtasten bei breitem Bereich überspringen, und zu Block 350 gehen.
Bei einer Ausführungsform, bei Block 380, falls der Integrierer im breiten Bereich sättigte, Weitergehen zu Block 390, das System kann die digitale Ausgabe auf einen Höchstwert zwingen.
Bei einer Ausführungsform, bei Block 380, ungeachtet dessen, ob der Integrierer in einem breiten Bereich sättigte, Weitergehen zu Block 350.
Bei Block 350 kann das System mindestens einen Kapazitätszweig des Integrierers trennen.
Bei Block 360 kann das System die stabilisierte Ausgabe des Integrierers als eine Ausgabe mit engem Bereich abtasten und halten.
Bei Block 370 kann das System bestimmen, ob der Integrierer bei der Ausgabe mit schmalem Bereich sättigte, indem beispielsweise die Ausgabe mit schmalem Bereich mit einer vorbestimmten oder voreingestellten Schwellwertspannung verglichen wird.
Bei Block 385, falls der Integrierer im schmalen Bereich sättigte, Weitergehen zu Block 390, ansonsten Weitergehen zu Block 395.
Bei Block 392 kann das System die Ausgabe mit breitem Bereich des Integrierers als das Messsignal ausgeben.
Bei Block 395 kann das System die Ausgabe mit schmalem Bereich des Integrierers als das Messsignal ausgeben.
Durch das oben beschriebene Verfahren kann das System 100 die Auswirkung eines durch eine parasitäre Kapazität induzierten Fehlersignals vermeiden und die Genauigkeit der Erfassung aufrechterhalten, während der richtige Bereich für das Erfassen des Ladungssignals auf einem Pixel dynamisch gewählt wird.
Es versteht sich, dass die Offenbarung nicht auf die beschriebenen Ausführungsformen beschränkt ist und dass eine beliebige Anzahl von Szenarien und Ausführungsformen, in denen konkurrierende Anordnungen existieren, gelöst werden können.
Wenngleich die Offenbarung unter Bezugnahme auf verschiedene Ausführungsbeispiele beschrieben worden ist, versteht sich, dass die Wörter, die verwendet wurden, Wörter der Beschreibung und Darstellung sind anstatt Wörter der Beschränkung. Änderungen können innerhalb des Bereichs der beigefügten Ansprüche vorgenommen werden, wie gegenwärtig ausgeführt und wie abgeändert, ohne von dem Schutzbereich und Gedanken der Offenbarung in seinen Aspekten abzuweichen. Wenngleich die Offenbarung unter Bezugnahme auf bestimmte Mittel, Materialien und Ausführungsformen beschrieben worden ist, soll die Offenbarung nicht auf die offenbarten Einzelheiten beschränkt sein; vielmehr erstreckt sich die Offenbarung auf alle funktional äquivalenten Strukturen, Verfahren und Verwendungen, wie sie innerhalb des Schutzbereichs der beigefügten Ansprüche liegen.
Während das computerlesbare Medium als ein einzelnes Medium beschrieben worden sein kann, beinhaltet der Ausdruck „computerlesbares Medium” ein einzelnes Medium oder mehrere Medien wie etwa eine zentralisierte oder verteilte Datenbank und/oder assoziierte Caches und Server, die eine oder mehrere Mengen von Anweisungen speichern. Der Ausdruck „computerlesbares Medium” soll auch ein beliebiges Medium beinhalten, das eine Menge von Anweisungen speichern, codieren oder führen kann zur Ausführung durch einen Prozessor, oder die bewirken, dass ein Computersystem eine beliebige oder mehrere der hierin offenbarten Ausführungsformen ausführt.
Das computerlesbare Medium kann ein oder mehrere nicht-vorübergehende computerlesbare Medien umfassen und/oder ein oder mehrere vorübergehende computerlesbare Medien umfassen. In einem bestimmten nicht-beschränkenden Ausführungsbeispiel kann das computerlesbare Medium einen Festkörperspeicher wie etwa eine Speicherkarte oder ein anderes Gehäuse beinhalten, das ein oder mehrere nicht-flüchtige Festwertspeicher aufnimmt. Weiterhin kann das computerlesbare Medium ein Direktzugriffsspeicher oder ein anderer flüchtiger wiederbeschreibbarer Speicher sein. Außerdem kann das computerlesbare Medium ein magnetooptisches oder optisches Medium wie etwa eine Platte oder Bänder oder andere Ablageeinrichtung zum Erfassen von Trägerwellensignalen wie etwa eines Signals beinhalten, das über ein Übertragungsmedium kommuniziert wird. Dementsprechend wird die Offenbarung so angesehen, dass sie ein beliebiges computerlesbares Medium oder andere Äquivalente oder Nachfolgermedien beinhaltet, in denen Daten oder Anweisungen gespeichert werden können.
Wenngleich die vorliegende Anmeldung spezifische Ausführungsformen beschreibt, die als Codesegmente in computerlesbaren Medien implementiert werden können, versteht sich, dass dedizierte Hardwareimplementierungen wie etwa applikationsspezifische integrierte Schaltungen, programmierbare Logikarrays und andere Hardwareeinrichtungen konstruiert werden können, um eine oder mehrere der hierin beschriebenen Ausführungsformen zu implementieren. Anwendungen, die die hierin dargelegten verschiedenen Ausführungsformen beinhalten können, können allgemein eine Vielzahl an Elektronik- und Computersystemen beinhalten. Dementsprechend kann die vorliegende Anmeldung Software-, Firmware- und Hardwareimplementierungen oder Kombinationen davon einschließen.
Die vorliegende Patentschrift beschreibt Komponenten und Funktionen, die in bestimmten Ausführungsformen unter Bezugnahme auf bestimmte Standards und Protokolle implementiert werden können, die Offenbarung ist nicht auf solche Standards und Protokolle beschränkt. Solche Standards werden periodisch durch schnellere und effizientere Äquivalente ersetzt, die im Wesentlichen die gleichen Funktionen besitzen. Dementsprechend werden Ersatzstandards und -protokolle mit den gleichen oder ähnlichen Funktionen als Äquivalente davon angesehen.
Die Darstellungen der hierin beschriebenen Ausführungsformen sollen ein allgemeines Verständnis der verschiedenen Ausführungsformen vermitteln. Die Darstellungen sollen nicht als eine vollständige Beschreibung aller Elemente und Merkmale von Vorrichtungen und Systemen dienen, die die hierin beschriebenen Strukturen oder Verfahren nutzen. Viele andere Ausführungsformen können sich dem Fachmann bei der Lektüre der Offenbarung ergeben. Andere Ausführungsformen können genutzt und von der Offenbarung abgeleitet werden, so dass strukturelle und logische Substitutionen und Änderungen vorgenommen werden können, ohne von dem Schutzbereich der Offenbarung abzuweichen. Außerdem stellen die Darstellungen lediglich eine Repräsentation dar und sind möglicherweise nicht maßstabsgetreu gezeichnet. Gewisse Proportionen innerhalb der Darstellungen sind möglicherweise übertrieben, während andere Proportionen minimiert sein können. Dementsprechend sind die Offenbarung und die Figuren als veranschaulichend denn als restriktiv anzusehen.
Eine oder mehrere Ausführungsformen der Offenbarung können hier individuell und/oder kollektiv lediglich der Zweckmäßigkeit halber mit dem Ausdruck „Offenbarung” bezeichnet werden, und ohne zu beabsichtigen, den Schutzbereich dieser Anmeldung freiwillig auf irgendeine bestimmte Offenbarung oder irgendein erfindungsgemäßes Konzept zu beschränken. Wenngleich spezifische Ausführungsformen hier dargestellt und beschrieben worden sind, ist zudem zu verstehen, dass jede nachfolgende Anordnung, die so ausgelegt ist, dass sie den gleichen oder einen ähnlichen Zweck erzielt, für die gezeigten spezifischen Ausführungsformen substituiert werden kann. Diese Offenbarung soll beliebige und alle nachfolgenden Adaptationen oder Variationen von verschiedenen Ausführungsformen abdecken. Kombinationen der obigen Ausführungsformen und andere, hier nicht spezifisch beschriebene Ausführungsformen ergeben sich dem Fachmann bei der Betrachtung der Beschreibung.
Außerdem können in der vorausgegangenen ausführlichen Beschreibung verschiedene Merkmale zusammen gruppiert oder in einer einzelnen Ausführungsform beschrieben worden sein, um die Offenbarung zu vereinfachen. Diese Offenbarung soll nicht so ausgelegt werden, als wenn sie eine Absicht wiedergibt, dass die beanspruchten Ausführungsformen mehr Merkmale erfordern, als ausdrücklich in jedem Anspruch aufgeführt. Vielmehr kann, wie die folgenden Ansprüche wiedergeben, der erfindungsgemäße Gegenstand weniger als alle der Merkmale beliebiger der offenbarten Ausführungsformen betreffen. Somit werden die folgenden Ansprüche in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch für sich selbst steht und dabei einen separat beanspruchten Gegenstand definiert.
Der oben offenbarte Gegenstand ist veranschaulichend und nicht restriktiv anzusehen, und die beigefügten Ansprüche sollen alle derartigen Modifikationen, Verbesserungen und andere Ausführungsformen abdecken, die in den wahren Gedanken und Schutzbereich der vorliegenden Offenbarung fallen. Somit ist in dem größten, vom Gesetz gestatteten Ausmaß der Schutzbereich der vorliegenden Offenbarung durch die breiteste zulässige Auslegung der folgenden Ansprüche und ihrer Äquivalente zu bestimmen und soll nicht durch die vorausgegangene ausführliche Beschreibung eingeschränkt oder beschränkt werden.

Claims

System, das Folgendes umfasst: ein Pixelarray, das mehrere Ausgangssignale generiert, die auf das Pixelarray einfallende Strahlung darstellen; einen Wähler, der eines der mehreren der Ausgangssignale wählt; und einen Abtaster, der das eine der mehreren der Ausgangssignale abtastet, wobei der Abtaster einen Ladungsintegrierer umfasst, der eine parasitäre Kapazität des Wählers kompensiert durch Wählen einer ersten Rückkopplungskapazität des Ladungsintegrierers, um einen ersten Abtastwert des einen der mehreren der Ausgangssignale zu erhalten, und nach dem Erhalten des ersten Abtastwerts, Wählen einer zweiten Rückkopplungskapazität des Ladungsintegrierers, um einen zweiten Abtastwert des einen der mehreren der Ausgangssignale zu erhalten, und wobei die erste Rückkopplungskapazität größer ist als die zweite Rückkopplungskapazität.
System nach Anspruch 1, weiterhin umfassend einen Wandler, der auf der Basis des einen der mehreren der Ausgangssignale ein digitales Signal generiert.
System nach Anspruch 1 oder 2, wobei der Ladungsintegrierer einen Verstärker mit einem Rückkopplungspfad umfasst, der einen Ausgang des Verstärkers mit einem Eingang des Verstärkers verbindet.
System nach einem vorhergehenden Anspruch, wobei der Ladungsintegrierer einen Verstärker mit einem Rückkopplungspfad umfasst, der einen Ausgang des Verstärkers mit einem Eingang des Verstärkers verbindet, wobei der Rückkopplungspfad gesteuert wird, um die erste Rückkopplungskapazität oder die zweite Rückkopplungskapazität zu wählen.
System nach einem vorhergehenden Anspruch, wobei der Abtaster einen Schalter umfasst, der einen Rückkopplungspfad im Ladungsintegrierer steuert, um die erste Rückkopplungskapazität oder die zweite Rückkopplungskapazität zu wählen.
System nach einem vorhergehenden Anspruch, wobei der Abtaster einen Rücksetzabtastwert erhält, bevor er den ersten Abtastwert erhält, und den Rücksetzabtastwert als ein Spannungssignal in einem Kondensator speichert.
System nach einem vorhergehenden Anspruch, wobei der Abtaster den ersten Abtastwert und den zweiten Abtastwert als Spannungssignale in mehreren Kondensatoren speichert.
Verfahren, das Folgendes umfasst: Generieren, durch ein Pixelarray, mehrerer Ausgangssignale, die eine auf das Pixelarray auftreffende Strahlung darstellen; Wählen, durch einen Wähler, eines der mehreren der Ausgangssignale; und Abtasten, durch einen Abtaster, des einen der mehreren der Ausgangssignale, wobei der Abtaster einen Ladungsintegrierer umfasst, der eine parasitäre Kapazität des Wählers kompensiert durch Wählen einer ersten Rückkopplungskapazität des Ladungsintegrierers, um einen ersten Abtastwert des einen der mehreren der Ausgangssignale zu erhalten, und nach dem Erhalten des ersten Abtastwerts, Wählen einer zweiten Rückkopplungskapazität des Ladungsintegrierers, um einen zweiten Abtastwert des einen der mehreren der Ausgangssignale zu erhalten, und wobei die erste Rückkopplungskapazität größer ist als die zweite Rückkopplungskapazität.
Verfahren nach Anspruch 8, weiterhin umfassend das Generieren, durch einen Wandler, eines digitalen Signals auf der Basis des einen der mehreren der Ausgangssignale.
Verfahren nach Anspruch 8 oder 9, wobei der Ladungsintegrierer einen Verstärker mit einem Rückkopplungspfad umfasst, der einen Ausgang des Verstärkers mit einem Eingang des Verstärkers verbindet.
Verfahren nach Anspruch 8, 9 oder 10, wobei der Ladungsintegrierer einen Verstärker mit einem Rückkopplungspfad umfasst, der einen Ausgang des Verstärkers mit einem Eingang des Verstärkers verbindet, wobei der Rückkopplungspfad gesteuert wird, um die erste Rückkopplungskapazität oder die zweite Rückkopplungskapazität zu wählen.
Verfahren nach Anspruch 8, 9, 10 oder 11, wobei der Abtaster einen Schalter umfasst, der einen Rückkopplungspfad im Ladungsintegrierer steuert, um die erste Rückkopplungskapazität oder die zweite Rückkopplungskapazität zu wählen.
Verfahren nach Anspruch 8, 9, 10, 11 oder 12, wobei der Abtaster einen Rücksetzabtastwert erhält, bevor er den ersten Abtastwert erhält, und den Rücksetzabtastwert als ein Spannungssignal in einem Kondensator speichert.
Verfahren nach Anspruch 8, 9, 10, 11 12 oder 13, wobei der Abtaster den ersten Abtastwert und den zweiten Abtastwert als Spannungssignale in mehreren Kondensatoren speichert.
Nicht-vorübergehendes computerlesbares Medium, das Computerprogrammanweisungen speichert, die von einem Prozessor ausgeführt werden können, um ein System zu steuern, das Verfahren nach einem der Ansprüche 1 bis 14 durchzuführen.