DE112011101123T5

DE112011101123T5 - Festkörper-Bildgerät

Info

Publication number: DE112011101123T5
Application number: DE112011101123T
Authority: DE
Inventors: Keisuke Korekado; Yoichi Nishimura; Tomoyuki Kamiyama
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 2010-03-31
Filing date: 2011-03-29
Publication date: 2013-01-03
Anticipated expiration: 2031-03-30
Also published as: DE112011101123B4; US20130020471A1; US8872089B2; JP5476190B2; WO2011122600A1; JP2011217206A

Abstract

Es wird eine Festkörper-Bildsensoreinrichtung offenbart, die dazu in der Lage ist, die Differenz an Ladung zu berechnen, die durch photoelektrische Umwandlung erhalten wurde, und die zu einem hohen Integrationsniveau fähig ist. Eine Festkörper-Bildsensoreinrichtung (30) ist mit einem AD-Wandler (36) versehen, der ausgestattet ist mit: einem ersten Komparator (60), der ein Signal ausgibt, welches einem ersten analogen Signal von einem ersten Pixel (10a oder 10b) entspricht, durch Vergleichen des ersten analogen Signals mit einer Referenzspannung, die von der Referenzspannung-Erzeugungseinrichtung (52) geliefert wird, die eine Referenzspannung erzeugt, die sich graduell ändert, einem zweiten Komparator (62), der ein Signal ausgibt, welches einem zweiten analogen Signal von einem zweiten Pixel (10c oder 10d) entspricht, durch Vergleichen von dem zweiten analogen Signal mit der Referenzspannung, die durch die Referenzspannung-Erzeugungseinrichtung (52) geliefert wird, einem Differenz-Schaltkreis (64), der die Differenz zwischen dem Signal, welches dem ersten analogen Signal entspricht, und dem Signal findet, welches dem zweiten analogen Signal entspricht, und ein Differenzsignal ausgibt, und einem Zählschaltkreis (68), der die Anzahl von Pulsen einer Pulsfolge entsprechend zu dem zuvor erwähnten Differenzsignal zählt und das Differenzsignal in ein digitales Signal umwandelt.

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf eine Festkörper-Bildsensoreinrichtung (Festkörper-Bildgerät), die als ein Abstandsmesssensor wirkt.
Stand der Technik
Bisher war auf dem Gebiet von CMOS-Bildsensoren eine Spalten-ADC-Technologie bekannt, um AD-Umwandlungsergebnisse zu erhalten, die gegen von außen wirkendes Rauschen resistent sind.
Die japanische Patent-Offenlegungsschrift Nummer 09-238286 offenbart, dass eine verstärkende Festkörper-Bildsensoreinrichtung, die darin eine Mehrzahl von Analog-zu-Digital-Wandlern mit einer Rauschreduzierungsfunktion (integrierende Analog-zu-Digital-Wandler) umfasst, digitale Signale von den Analog-zu-Digital-Wandlern einklinkt (latching) und dann nacheinander auswählt.
Bisher war auch ein TOF-(Flugzeit)-Verfahren zum Messen der Distanz bis zu einem Gegenstand bekannt, indem Licht detektiert wird, welches von einem Gegenstand reflektiert wird, der durch eine Beleuchtungseinheit beleuchtet wird. Da Pixel, welche das reflektierte Licht detektieren, ebenfalls Umgebungslicht wie beispielsweise Sonnenlicht zusätzlich zu dem reflektierten Licht empfangen, ist es notwendig, die Menge von Photoelektronen, welche durch die Pixel als ein Ergebnis von Umgebungslicht erzeugt werden, von der Menge von Photoelektronen abzuziehen, die von den Pixeln aufgrund sowohl von reflektiertem Licht als auch von Umgebungslicht erzeugt werden.
Die japanische Patent-Offenlegungsschrift Nummer 2008-089346 offenbart eine Festkörper-Bildsensoreinrichtung zum Erzeugen der Differenz zwischen einer Mehrzahl von gespeicherten Photoelektronen. Genauer umfasst die offenbarte Festkörper-Bildsensoreinrichtung eine Mehrzahl von Kondensatoren und eine Mehrzahl von Photoelektronen-Speichereinheiten zum Speichern von Photoelektronen, die aus durch Pixel detektiertem Licht erzeugt werden. Die Photoelektronen-Speichereinheiten und die Kondensatoren werden selektiv elektrisch leitfähig gemacht, um zu bewirken, dass die Kondensatoren Photoelektronen speichern, welche die Differenz zwischen den in den Photoelektronen-Speichereinheiten gespeicherten Photoelektronen repräsentieren. Daher kann die Festkörper-Bildsensoreinrichtung aus den Kondensatoren Differenzkomponenten der in den Photoelektronen-Speichereinheiten gespeicherten Photoelektronen extrahieren.
Zusammenfassung der Erfindung
Gemäß dem Spalten-ADC-Verfahren des Standes der Technik wird die gesamte Menge von all den Photoelektronen, die von dem Pixelbereich erzeugt werden, in ein ausgegebenes digitales Signal umgewandelt. Ein Abstandsmesssensor, welcher das Entfernen von Umgebungslicht erfordert, ist nicht effizient, da der Abstandsmesssensor die gesamte Menge von all den Photoelektronen in ein digitales Signal umwandeln muss, um einen nachfolgenden Subtraktionsprozess durchzuführen.
Beim Anwenden der Technik, die in der japanischen Patentanmeldung-Offenlegungsschrift Nummer 2008-089346 offenbart ist, ist es schwierig, Pixel hoch zu integrieren, d. h. eine höhere Auflösung zu erreichen, da die Pixel durch eine Mehrzahl von Schaltern und Kondensatoren zusammen kombiniert werden, um Differenz-Photoelektronen zu speichern. Weiterhin können ungünstige Wirkungen von thermischem Rauschen (kTC-Rauschen) aufgrund von Umschaltvorgängen bewirkt werden.
Die vorliegende Erfindung wurde in Anbetracht der obigen Probleme durchgeführt. Es ist eine Aufgabe der vorliegenden Erfindung, eine hoch integrierbare Festkörper-Bildsensoreinrichtung bereitzustellen, die dazu in der Lage ist, eine Differenz zwischen Photoelektronen zu berechnen, die durch eine photoelektrische Umwandlung erzeugt werden.
Um die obige Aufgabe zu lösen, wird gemäß der vorliegenden Erfindung eine Festkörper-Bildsensoreinrichtung bereitgestellt, welche eine erste Photoelektronen-Speichereinheit zum Speichern eines Photoelektrons umfasst, welches durch photoelektrische Umwandlung während einem ersten Belichtungszeitraum erzeugt wird, in dem nur Umgebungslicht für eine vorbestimmte Zeit erfasst wird, während ein Gegenstand nicht mit einem Lichtstrahl durch eine Beleuchtungseinheit zum Beleuchten des Gegenstandes zum Messen eines Abstandes zu dem Gegenstand beleuchtet wird, eine zweite Photoelektronen-Speichereinheit umfasst, um ein Photoelektron zu speichern, welches durch photoelektrische Umwandlung während einem zweiten Belichtungszeitraum erzeugt wird, für die vorbestimmte Zeit, einschließlich von einem Zeitraum, während welchem das von dem Gegenstand reflektierte Licht und das Umgebungslicht detektiert werden, und einen AD-Wandler zum Umwandeln eines analogen Signals in ein digitales Signal umfasst. Der AD-Wandler umfasst einen ersten Komparator zum Vergleichen einer Referenzspannung, die von einer Referenzspannung-Erzeugungseinrichtung zum Erzeugen der Referenzspannung geliefert wird, deren Niveau graduell variiert, und einem ersten analogen Signal von der ersten-Photoelektronen-Speichereinheit miteinander, und zum Ausgeben eines Signals, welches von dem ersten analogen Signal abhängt, einen zweiten Komparator zum Vergleichen der Referenzspannung, die von der Referenzspannung-Erzeugungseinrichtung geliefert wird, und einem zweiten analogen Signal von der zweiten Photoelektronen-Speichereinheit miteinander, und zum Ausgeben eines Signals, welches von dem zweiten analogen Signal abhängt, einen Differenzschaltkreis zum Bestimmen einer Differenz zwischen dem Signal, welches von dem ersten analogen Signal abhängt, und dem Signal, welches von dem zweiten analogen Signal abhängt, und zum Ausgeben eines Differenzsignals, welches die Differenz repräsentiert, und einen ersten Zählschaltkreis zum Zählen von Pulsen einer Pulsfolge in Abhängigkeit von dem Differenzsignal und zum Umwandeln des Differenzsignals in ein digitales Signal.
Der Differenzschaltkreis kann einen Exklusiv-Oder-Schaltkreis oder einen Phasendifferenz-Detektor umfassen.
Das erste analoge Signal und das zweite analoge Signal können ein analoges Signal mit einem Schwarzniveau und ein analoges Signal mit einem Signalniveau umfassen. Der erste Zählschaltkreis kann eine Mehrzahl von Flipflop-Schaltkreisen umfassen, um die Pulse von der Pulsfolge zu zählen, in Abhängigkeit von dem Signal, welches von dem Differenzschaltkreis ausgegeben wird, eine Mehrzahl von Auswahlschaltkreisen, die mit jeweiligen vorherigen Stufen der Flipflop-Schaltkreise verbunden sind, um ein übertragene Signal oder ein Signal mit niedrigem Niveau oder ein Signal mit hohem Niveau auszuwählen, das dort eingegeben wird, und um das ausgewählte Signal als ein Ausgabesignal an jeden Taktanschluss der folgenden Flipflop-Schaltkreise auszugeben, einen Steuer-/Regelsignal-Erzeugungsschaltkreis zum Erzeugen eines Auswahlschaltkreis-Steuer-/Regelsignals zum Steuern/Regeln der Auswahlschaltkreise, um das übertragene Signal oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auszuwählen, und einen Puls-Erzeugungsschaltkreis um einen Puls zu erzeugen, um einen Zählwert in ein Zweierkomplement umzuwandeln. Die Pulsfolge, welche von dem Signal abhängt, das von dem Differenzschaltkreis ausgegeben wird, kann einem ersten von den Auswahlschaltkreisen als das übertragene Signal zugeführt werden, und invertierte Ausgabesignale von den vorherigen Flipflop-Schaltkreisen können anderen Auswahlschaltkreisen als dem ersten Auswahlschaltkreis als das übertragene Signal zugeführt werden. Der Steuer-/Regelsignal-Erzeugungsschaltkreis kann die Auswahlschaltkreise steuern/regeln, um das übertragene Signal während einem ersten AD-Umwandlungszeitraum, in welchem das Differenzsignal mit dem Schwarzniveau in ein digitales Signal umgewandelt wird, und während einem zweiten AD-Umwandlungszeitraum, in welchem das Differenzsignal mit dem Signalniveau in ein digitales Signal umgewandelt wird, auszugeben, um dadurch zu bewirken, dass die Flipflop-Schaltkreise die Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal hoch zählen. Der Steuer-/Regelsignal-Erzeugungsschaltkreis kann die Auswahlschaltkreise steuern/regeln, um das Signal mit niedrigem Niveau und das Signal mit hohem Niveau während einem Zeitraum auszugeben, in welchem der erste AD-Umwandlungszeitraum zu dem zweiten AD-Umwandlungszeitraum umgeschaltet wird, um dadurch den Zählwert, der während dem ersten AD-Umwandlungszeitraum erzeugt wird, in ein Einerkomplement umzuwandeln. Der Puls-Erzeugungsschaltkreis kann den erzeugten einen Puls zu dem ersten von den Auswahlschaltkreisen eingeben, nachdem der Zählwert in das Einerkomplement umgewandelt wurde, und vor dem zweiten AD-Umwandlungszeitraum, um dadurch dem Zählwert, der während des ersten AD-Umwandlungszeitraums erzeugt wird, in das Zweierkomplement umzuwandeln.
Der erste Komparator kann die Referenzspannung und das erste analoge Signal von der ersten Photoelektronen-Speichereinheit miteinander vergleichen und ein davon ausgegebenes Signal auf Basis von einem Vergleichsergebnis davon invertieren. Der zweite Komparator kann die Referenzspannung und das zweite analoge Signal von der zweiten Photoelektronen-Speichereinheit miteinander vergleichen und ein davon ausgegebenes Signal auf Basis eines Vergleichsergebnisses davon invertieren. Der zweite Komparator kann das davon ausgegebene Signal zu einem Zeitpunkt invertieren, der später ist als ein Zeitpunkt, zu welchem der erste Komparator das davon ausgegebene Signal invertiert.
Die Referenzspannung kann ein erstes Referenzniveau aufweisen, um einen automatischen Nullabgleich des ersten Komparators durchzuführen, und ein zweites Referenzniveau, um einen automatischen Nullabgleich des zweiten Komparators durchzuführen, wobei das zweite Referenzniveau sich von dem ersten Referenzniveau unterscheidet. Bei dem ersten Komparator kann ein automatischer Nullabgleich so durchgeführt werden, dass ein Niveau, welches erzeugt wird, indem eine erste Offsetspannung von dem ersten Referenzniveau abgezogen wird, und ein Niveau, das erzeugt wird, indem eine zweite Offsetspannung von einem analogen Signal mit einem Schwarzniveau von dem ersten analogen Signal abgezogen wird, das gleiche Potenzial aufweisen. Bei dem zweiten Komparator kann ein automatischer Nullabgleich so durchgeführt werden, dass ein Niveau, welches durch Subtrahieren einer dritten Offsetspannung von dem zweiten Referenzniveau erzeugt wird, und ein Niveau, welches durch Subtrahieren einer vierten Offsetspannung von einem analogen Signal mit einem Schwarzniveau von dem zweiten analogen Signal erzeugt wird, das gleiche Potenzial aufweisen.
Das erste analoge Signal und das zweite analoge Signale können ein analoges Signal mit einem Schwarzniveau und ein analoges Signal mit einem Signalniveau umfassen. Der erste Zählschaltkreis kann eine Mehrzahl von Flipflop-Schaltkreisen umfassen, um die Pulse der Pulsfolge in Abhängigkeit von dem Signal zu zählen, das von dem Differenzschaltkreis ausgegeben wird, eine Mehrzahl von Auswahlschaltkreisen, die mit jeweiligen vorherigen Stufen der Flipflop-Schaltkreise verbunden sind, um ein übertragenes Signal oder ein Signal mit niedrigem Niveau oder ein Signal mit hohem Niveau auszuwählen, welches dort eingegeben wird, und um das ausgewählte Signal als ein Ausgabesignal zu jedem Taktanschluss von den folgenden Flipflop-Schaltkreisen auszugeben, einen Steuer-/Regelsignal-Erzeugungsschaltkreis, um ein Auswahlschaltkreis-Steuer-/Regelsignal zu erzeugen, um die Auswahlschaltkreise zu steuern/regeln, um das übertragene Signal oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auszuwählen, und einen Puls-Erzeugungsschaltkreis, um einen Puls zu erzeugen, um einen Zählwert in ein Zweierkomplement umzuwandeln. Die Pulsfolge, die von dem von dem Differenzschaltkreis ausgegebenen Signal abhängt, kann einem ersten der Auswahlschaltkreise als das übertragene Signal zugeführt werden, und invertierte Ausgabesignale von den vorherigen Flipflop-Schaltkreisen können anderen Auswahlschaltkreisen als dem ersten Auswahlschaltkreis als das übertragene Signal zugeführt werden. Der AD-Wandler kann einen dritten Komparator umfassen, um das erste analoge Signal und das zweite analoge Signal miteinander zu vergleichen, einen Beurteilungsschaltkreis, um auf Basis von einem Vergleichsergebnis des dritten Komparators zu beurteilen, ob der Zählwert während einem ersten Komplement-Umwandlungszeitraum, der von einem ersten AD-Umwandlungszeitraum, in welchem das Differenzsignal mit dem Schwarzniveau in ein digitales Signal umgewandelt wird, zu einem zweiten AD-Umwandlungszeitraum umschaltet, in welchem das Differenzsignal mit dem Signalniveau in ein digitales Signal umgewandelt wird, und während einem zweiten Komplement-Umwandlungszeitraum, nachdem der zweite AD-Umwandlungszeitraum beendet ist, in das Zweierkomplement umgewandelt werden soll oder nicht, und ein Komplement-Steuer-/Regelschaltkreis, um den Steuer-/Regelsignal-Erzeugungsschaltkreis und den Puls-Erzeugungsschaltkreis zu steuern/regeln, um eine Durchführung oder Nicht-Durchführung des Verfahrens des Umwandelns des Zählwerts in das Zweierkomplement auszuführen, auf Basis eines Beurteilungsergebnisses von dem Beurteilungsschaltkreis. Der Komplement-Steuer-/Regelschaltkreis kann bewirken, dass der Steuer-/Regelsignal-Erzeugungsschaltkreis die Auswahlschaltkreise steuert/regelt, um das übertragene Signal auszugeben, um dadurch zu bewirken, dass die Flipflop-Schaltkreise die Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal hoch zählen. Der Komplement-Steuer-/Regelschaltkreis kann ebenfalls bewirken, dass der Steuer-/Regelsignal-Erzeugungsschaltkreis die Auswahlschaltkreise steuert/regelt, um das Signal mit niedrigem Niveau und das Signal mit hohem Niveau zu erzeugen während dem Komplement-Umwandlungszeitraum, in welchem beurteilt wird, dass der Zählwert in das Zweierkomplement umgewandelt werden soll, um dadurch den Zählwert in ein Einerkomplement umzuwandeln, und um die Auswahlschaltkreise zu steuern/regeln, um das übertragene Signal auszugeben und den Puls-Erzeugungsschaltkreis zu steuern/regeln, um den einen Puls zu erzeugen und in den ersten von den Auswahlschaltkreisen einzugeben, nachdem der Zählwert in das Einerkomplement umgewandelt wurde.
Der Beurteilungsschaltkreis kann beurteilen, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, und dass der Zählwert während dem zweiten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal mit dem Schwarzniveau größer ist als das zweite analoge Signal mit dem Schwarzniveau und das erste analoge Signal mit dem Signalniveau größer ist als das zweite analoge Signal mit dem Signalniveau. Der Beurteilungsschaltkreis kann ebenfalls beurteilen, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal mit dem Schwarzniveau kleiner ist als das zweite analoge Signal mit dem Schwarzniveau und das erste analoge Signal mit dem Signalniveau größer ist als das zweite analoge Signal mit dem Signalniveau. Der Beurteilungsschaltkreis kann weiterhin beurteilen, dass der Zählwert während dem zweiten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, und dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal mit dem Schwarzniveau größer ist als das zweite analoge Signale mit dem Schwarzniveau und das erste analoge Signal mit dem Signalniveau kleiner ist es das zweite analoge Signal mit dem Signalniveau. Der Beurteilungsschaltkreis kann weiter beurteilen, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal mit dem Schwarzniveau kleiner ist als das zweite analoge Signal mit dem Schwarzniveau und das erste analoge Signal mit dem Signalniveau kleiner ist als das zweite analoge Signal mit dem Signalniveau.
Jeder von den Auswahlschaltkreisen kann ein erstes Transfer-Gatter und ein zweites Transfer-Gatter umfassen, wobei das Auswahlschaltkreis-Steuer-/Regelsignal ein erstes Steuer-/Regelsignal umfassen kann, welches in das erste Transfer-Gatter eingegeben wird, um den Zählwert in das Einerkomplement umzuwandeln, und ein zweites Steuer-/Regelsignal, um das erste Transfer-Gatter und das zweite Transfer-Gatter einzuschalten und auszuschalten, und das übertragene Signal kann in das zweite Transfer-Gatter eingegeben werden.
Die erste Photoelektronen-Speichereinheit und die zweite Photoelektronen-Speichereinheit können in unterschiedlichen Einheitspixeln angeordnet sein.
Die erste Photoelektronen-Speichereinheit und die zweite Photoelektronen-Speichereinheit können in einem Einheitspixel angeordnet sein.
Der AD-Wandler kann weiter einen zweiten Zählschaltkreis umfassen, um Pulse von einer Pulsfolge zu zählen, in Abhängigkeit von dem Signal, das von dem ersten Komparator ausgegeben wird, und um das Signal in ein digitales Signal umzuwandeln.
Gemäß der vorliegenden Erfindung wird ein analoges Signal, welches repräsentativ für eine Energie von Licht ist, das während dem ersten Belichtungszeitraum auf ein Pixel auftrifft, von einem analogen Signal abgezogen, welches repräsentativ für eine Energie von Licht ist, das während dem zweiten Belichtungszeitraum auf das Pixel auftrifft. Daher kann ein digitaler Wert erzeugt werden, der das analoge Signal, das repräsentativ für die Energie von Licht ist, das während dem zweiten Belichtungszeitraum auf das Pixel auftrifft, minus (–) dem analogen Signal, welches repräsentativ ist für die Energie von Licht, das während dem ersten Belichtungszeitraum auf das Pixel auftrifft, repräsentiert. In anderen Worten, insofern als Differenzen zwischen den Mengen von Photoelektronen in unterschiedlichen Photoelektronen-Speichereinheiten bei AD-Umwandlung davon berechnet werden können, kann die Anzahl von Zählschaltkreisen reduziert werden, die Menge von verbrauchter elektrischer Energie kann reduziert werden und Rauschen kann reduziert werden.
Da der zweite Komparator das Signal zu einem Zeitpunkt invertiert, der später ist als der Zeitpunkt, zu welchem das von dem ersten Komparator ausgegebene Signal invertiert wird, kann ein Differenzsignal zuverlässig berechnet werden, welches das analoge Signal, das repräsentativ ist für die Energie von Licht, welches während dem zweiten Belichtungszeitraum auf das Pixel auftrifft, minus (–) dem analogen Signal, welches repräsentativ für die Energie von Licht ist, das während des ersten Belichtungszeitraums auf das Pixel auftrifft, repräsentiert. Daher kann ein digitaler Wert erzeugt werden, der das Differenzsignal repräsentiert.
Da der Zählwert, der von den Flipflop-Schaltkreisen erzeugt wird, in ein Einerkomplement und ein Zweierkomplement umgewandelt wird, kann der Zählschaltkreis, der nur zum Hochzählen von Pulsen fungiert, als ein Zählschaltkreis sowohl zum Hochzählen als auch zum Herunterzählen von Pulsen fungieren. Da der Zählschaltkreis nur Pulse hochzählt ist der Betrieb des Schaltkreises davon einfach, was die Auswahlschaltkreise einfach in der Konfiguration macht und den Installationsbereich für den Zählschaltkreis reduziert. Da der Zählwert als ein Zweierkomplement ausgedrückt wird, kann der Zählwert einfach durch digitale logische Schaltkreise gehandhabt werden, und es kann mit einer Addition von einer Mehrzahl von Pixelwerten unter Verwendung eines Zählers umgegangen werden.
Das erste analoge Signal und das zweite analoge Signal werden miteinander verglichen, es wird beurteilt, ob der Zählwert während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt werden soll oder nicht, auf Basis von einem Vergleichsergebnis, und eine Durchführung oder Nicht-Durchführung von der Zweierkomplement-Umwandlung wird auf Basis des Beurteilungsergebnisses gesteuert/geregelt. Auch wenn das zweite analoge Signal mit Schwarzniveau im Niveau höher ist als das erste analoge Signal mit Schwarzniveau, und auch wenn das Signalniveau von dem zweiten analogen Signal höher im Niveau ist als das erste analoge Signal mit Schwarzniveau, kann daher ein Differenzsignal zuverlässig berechnet werden, welches das analoge Signal, das repräsentativ für die Energie von Licht ist, das während dem zweiten Belichtungszeitraum auf das Pixel auftrifft, minus (–) dem analogen Signal, welches repräsentativ für die Energie von Licht ist, das während dem ersten Belichtungszeitraum auf das Pixel auftrifft, repräsentiert. Daher kann ein digitaler Wert erzeugt werden, welcher das Differenzsignal repräsentiert.
Kurzbeschreibung der Figuren
1 ist ein Diagramm, welches die TOF-Prinzipien illustriert.
2 ist ein Zeitablaufdiagramm von Signalen, die zu einem Schaltelement von einem Pixel gesendet werden.
3 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von einem Pixel zu einem Pixel-Reset-Zeitpunkt A, der in 1 gezeigt ist.
4 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel zu einem Belichtungszeitpunkt B, der in 1 gezeigt ist.
5 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel zu einem FD-Reset-Zeitpunkt C, der in 1 gezeigt ist.
6 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel zu einem Zeitpunkt D in einem Schwarzniveau-Auslesezeitraum, der in 1 gezeigt ist.
7 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel zu einem Zeitpunkt E in einem Pixel-Auslesezeitraum, der in 1 gezeigt ist.
8 ist ein Blockdiagramm einer Anordnung von einer Festkörper-Bildsensoreinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
9 ist ein Blockdiagramm von einer Schaltkreis-Anordnung von einer Zähleinrichtung, die in 8 gezeigt ist.
10 ist ein Diagramm von einem Beispiel einer Schaltkreis-Anordnung von einem Auswahlschaltkreis, der in 9 gezeigt ist.
11 ist ein Diagramm, welches die Wellenform von einem Signal Out anzeigt, welches von dem Auswahlschaltkreis ausgegeben wird, durch ein Auswahlschaltkreis-Steuer-/Regelsignal BR.
12 ist ein Zeitablaufdiagramm einer Abfolge von Operationen von einem Zählschaltkreis, der in 9 gezeigt ist.
13 ist ein Blockdiagramm, welches als Beispiel eine Mehrzahl von parallel miteinander verbundenen Zählschaltkreisen zeigt.
14 ist ein Zeitablaufdiagramm von einem Beispiel von Operationen von der Festkörper-Bildsensoreinrichtung, die in 8 gezeigt ist.
15 ist ein Zeitablaufdiagramm von einem anderen Beispiel von Operationen der Festkörper-Bildsensoreinrichtung, die in 8 gezeigt ist.
16 ist ein Schaltbild einer Anordnung von einem ersten Komparator, der in 8 gezeigt ist.
17 ist ein Zeitablaufdiagramm von Operationen von dem ersten Komparator und einem zweiten Komparator.
18 ist ein Zeitablaufdiagramm von Operationen von dem ersten Komparator und dem zweiten Komparator, die bei verschiedenen Niveaus automatisch auf Null abgeglichen werden.
19 ist ein Blockdiagramm einer Anordnung von einem AD-Wandler gemäß einer ersten Modifikation.
20 ist ein Blockdiagramm von einer Anordnung von einem Beurteilungsschaltkreis, der in 19 gezeigt ist.
21 ist eine Diagramm, welches eine Wahrheitstabelle zeigt, die jeweilige Vergleichsergebnis-Signale und Beurteilungssignale enthält.
22 ist ein Zeitablaufdiagramm von einem Beispiel von Operationen einer Festkörper-Bildsensoreinrichtung gemäß der ersten Modifikation.
23 ist ein Zeitablaufdiagramm von einem Beispiel von Operationen der Festkörper-Bildsensoreinrichtung gemäß der ersten Modifikation.
24 ist ein Zeitablaufdiagramm von einem Beispiel von Operationen der Festkörper-Bildsensoreinrichtung gemäß der ersten Modifikation.
25 ist ein Zeitablaufdiagramm von einem Beispiel von Operationen der Festkörper-Bildsensoreinrichtung gemäß der ersten Modifikation.
26 ist ein Diagramm, welches eine Anordnung von einem Pixel gemäß einer zweiten Modifikation zeigt.
27 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung gemäß der zweiten Modifikation zeigt.
28 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung gemäß einer dritten Modifikation zeigt.
29 ist ein Diagramm, welches eine andere Anordnung der Festkörper-Bildsensoreinrichtung gemäß der dritten Modifikation zeigt.
30 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung gemäß einer vierten Modifikation zeigt.
31 ist ein Diagramm, welches eine andere Anordnung von der Festkörper-Bildsensoreinrichtung gemäß der vierten Modifikation zeigt.
32 ist ein Schaltbild von einem Steuer-/Regelsignal-Erzeugungsschaltkreis, der in 9 gezeigt ist, und
33 ist ein Diagramm, welches Wellenformen von einem ersten Steuer-/Regelsignal BR0 und einem zweiten Steuer-/Regelsignal BR1 zeigt, die von dem Steuer-/Regelsignal-Erzeugungsschaltkreis ausgegeben werden, der in 32 gezeigt ist.
Beschreibung von Ausführungsformen
Festkörper-Bildsensoreinrichtungen gemäß bevorzugten Ausführungsbeispielen der vorliegenden Erfindung werden unten im Detail unter Bezugnahme auf die beiliegenden Figuren beschrieben.
Vor einer Beschreibung der Festkörper-Bildsensoreinrichtungen gemäß den Ausführungsbeispielen werden unten die TOF-(Flugzeit)-Prinzipien unter Bezugnahme auf 1 beschrieben. Während einem ersten Belichtungszeitraum beleuchtet eine (nicht gezeigte) Beleuchtungseinheit zum Beleuchten eines Gegenstandes mit einem Lichtstrahl (zum Beispiel einem Laserstrahl) den Gegenstand nicht mit dem Lichtstrahl, sondern es wird für eine vorbestimmte Zeitdauer T_sense nur Umgebungslicht detektiert. Während dem ersten Belichtungszeitraum erzeugt ein in einem Pixel enthaltener Lichtdetektor (nicht gezeigt) Photoelektronen (elektrische Ladungen) durch photoelektrische Umwandlung in Reaktion auf das einfallende Licht, und eine Photoelektronen-Speichereinheit, die in dem Pixel enthalten ist, nimmt die Elektronen auf, die während dem ersten Belichtungszeitraum erzeugt werden. Es gibt zwei erste Belichtungszeiträume, in welchen das Pixel Elektronen durch photoelektrische Umwandlung in Reaktion auf einfallendes Licht erzeugt und die erzeugten Elektronen in die Photoelektronen-Speichereinheit einleitet. Die Energie von Licht, das auf das Pixel in dem ersten Belichtungszeitraum während des ersten Auftretens davon einfällt, wird durch Q_CB angegeben, während die Energie von Licht, welches in dem ersten Belichtungszeitraum auf das Pixel während des zweiten Auftretens davon auftrifft durch Q_CA angegeben wird.
Während einem zweiten Belichtungszeitraum wird ein Lichtstrahl von dem Lichtdetektor detektiert, der von dem Gegenstand reflektiert wird, wenn der Gegenstand mit dem von der Beleuchtungseinheit emittierten Lichtstrahl beleuchtet wird. Während dem zweiten Belichtungszeitraum erzeugt der Lichtdetektor Photoelektronen (elektrische Ladungen) durch photoelektrische Umwandlung in Reaktion auf den auftreffenden Lichtstrahl, und die Photoelektronen-Speichereinheit nimmt die Elektronen auf, die während dem zweiten Belichtungszeitraum erzeugt werden. Das Pixel erzeugt Elektronen durch photoelektrische Umwandlung von Licht in dem zweiten Belichtungszeitraum während des ersten Auftretens, wobei die Beleuchtungseinheit mit dem davon emittierten Lichtstrahl den Gegenstand beleuchtet, und das Pixel detektiert sowohl Umgebungslicht als auch den Lichtstrahl, der von dem mit dem Lichtstrahl beleuchteten Gegenstand reflektiert wird, für eine bestimmte Zeitdauer (T_sense). Danach führt das Pixel eine photoelektrische Umwandlung durch Licht in dem zweiten Belichtungszeitraum während des zweiten Auftretens durch, wobei das Pixel für eine bestimmte Zeitdauer (T_S) Licht detektiert, nachdem die Beleuchtungseinheit den Gegenstand mit dem davon emittierten Lichtstrahl beleuchtet hat. Die Energie von Licht, welches während dem zweiten Belichtungszeitraum bei dem ersten Auftreten einfällt wird durch Q_B angegeben, wohingegen die Energie von auf das Pixel während dem zweiten Belichtungszeitraum bei dem zweiten Auftreten auftreffendem Licht durch Q_A angegeben wird. In 1 repräsentiert I_Laser die Intensität von dem Lichtstrahl, der von dem mit dem Lichtstrahl beleuchteten Gegenstand reflektiert wird, und I_back repräsentiert die Intensität von dem Umgebungslicht.
Daher sind die Gleichungen Q_A – Q_CA = I_laser × T_delay, Q_B – Q_CB = I_laser × T_sense erfüllt, wobei T_delay die Zeit repräsentiert, die verstreicht, bis der emittierte Lichtstrahl von dem Gegenstand zurück reflektiert wird.
Die Gleichung T_delay = T_sense × (Q_A – Q_CA)/(Q_B – Q_CB) kann aus den obigen Gleichungen abgeleitet werden. Der Abstand Z zu dem Gegenstand wird durch Z = c × T_delay/2 = c × T_sense × (Q_A – Q_CA)/2(Q_B – Q_CB) ausgedrückt, wobei c die Lichtgeschwindigkeit darstellt. Um den Abstand zu dem Gegenstand zu bestimmen, ist es notwendig, dass das Umgebungslicht entfernt wird, und es werden Informationen benötigt, die repräsentativ sind für Q_A – Q_CA und Q_B – Q_CB.
Grundlegende Operationen von einem allgemeinen Pixel werden unten kurz beschrieben. 2 ist ein Zeitablaufdiagramm von Signalen, die zu einem Schaltelement von einem gegebenen Pixel gesendet werden, und 3 bis 7 sind Schaltkreis-Zustand-Diagramme und Potenzial-Diagramme von einem Pixel zu Zeitpunkten A bis E, die in dem Zeitablaufdiagramm von 2 gezeigt sind.
Ein Pixel 10 umfasst einen Photodetektor 12, ein erstes Schaltelement SW1, ein FD (frei schwebendes Diffusionsgebiet) 14, ein zweites Schaltelement SW2, eine Photoelektronen-Ausgabe 16 und einen Pixelverstärker 18.
Der Photodetektor 12, der durch Licht Photoelektronen erzeugt, ist mit dem FD (Photoelektronen-Halter) 14 durch das erste Schaltelement SW1 verbunden. Das erste Schaltelement SW1 umfasst zum Beispiel einen n-Kanal MOS-Transistor. Das erste Schaltelement SW1 kann durch ein dorthin geliefertes Pixel-Ladungstransfer-Signal selektiv ein- und ausgeschaltet werden. Wenn das erste Schaltelement SW1 eingeschaltet wird, wird ein in dem Photodetektor 12 gespeichertes Photoelektron zu dem FD 14 transferiert.
Das FD 14 und die Photoelektronen-Ausgabe 16 sind miteinander durch das zweite Schaltelement SW2 verbunden. Die Photoelektronen-Ausgabe 16 wird mit einer positiven Energiequellen-Spannung VDD von einer nicht illustrierten Energiequelle versorgt. Das zweite Schaltelement SW2 umfasst beispielsweise einen n-Kanal MOS-Transistor. Das zweite Schaltelement SW2 kann durch ein dorthin geliefertes Pixel-Reset-Signal selektiv ein- und ausgeschaltet werden. Wenn das zweite Schaltelement SW2 eingeschaltet wird, wird ein Photoelektron, welches in dem FD 14 vorliegt, durch die Photoelektronen-Ausgabe 16 ausgegeben.
Wenn das erste Schaltelement SW1 und das zweite Schaltelement SW2 eingeschaltet werden, werden Photoelektronen, die in dem Photodetektor 12 und dem FD 14 vorliegen, jeweils ausgegeben (abgeführt), wodurch das Pixel 10 zurückgesetzt wird. Das erste Schaltelement SW1, das zweite Schaltelement SW2 und die Photoelektronen-Ausgabe 16 fungieren gemeinsam als ein Reset-Abschnitt.
Der Pixelverstärker 18 ist mit einer vertikalen Signalleitung 20 verbunden. Ein für die Spannung von dem FD 14 repräsentatives Signal (analoges Signal) wird von der vertikalen Signalleitung 20 durch den Pixelverstärker 18 ausgelesen.
3 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm des Pixels 10 zu einem Pixel-Reset-Zeitpunkt A, der in 2 gezeigt ist. Zu dem Pixel-Reset-Zeitpunkt A wird ein Pixel-Reset-Signal, das ein hohes Niveau aufweist (1), dem zweiten Schaltelement SW2 zugeführt, und ein Pixel-Ladungstransfer-Signal, das ein hohes Niveau (1) aufweist, wird dem ersten Schaltelement SW1 zugeführt. Daher werden das erste Schaltelement SW1 und das zweite Schaltelement SW2 eingeschaltet. Wie aus dem unterhalb des Schaltkreis-Zustand-Diagramms gezeigten Potenzial-Diagramm ersichtlich ist, werden das in dem Photodetektor 12 gespeicherte Photoelektron, und das in dem FD 14 vorliegende Photoelektron jeweils von der Photoelektronen-Ausgabe 16 ausgegeben, woraufhin das Pixel 10 zurückgesetzt wird.
4 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel 10 zu einem Zeitpunkt B, der in 2 gezeigt ist. Zu dem Zeitpunkt B wird dem ersten Schaltelement SW1 und dem zweiten Schaltelement SW2 kein Signal mit hohem Niveau sondern ein Signal mit niedrigem Niveau zugeführt, das ein niedriges Niveau (0) aufweist. Daher werden sowohl das erste Schaltelement SW1 als auch das zweite Schaltelement SW2 ausgeschaltet. Wie aus dem Potenzial-Diagramm ersichtlich ist, das unter dem Schaltkreis-Zustand-Diagramm gezeigt ist, wird eine Potenzialbarriere zwischen dem Photodetektor 12 und dem FD 14 ausgebildet, wie auch zwischen dem FD 14 und der Photoelektronen-Ausgabe 16. Die Potenzialbarriere zwischen dem Photodetektor 12 und dem FD 14 stellt sicher, dass das durch die photoelektrische Umwandlung erzeugte Photoelektron in dem Photodetektor 12 gespeichert wird.
5 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel 10 zu einem FD-Reset-Zeitpunkt C, wie in 2 gezeigt ist. Zu dem Zeitpunkt C wird dem ersten Schaltelement SW1 ein Pixel-Ladungstransfer-Signal zugeführt, das ein niedriges Niveau aufweist, und dem zweiten Schaltelement SW2 wird ein Pixel-Reset Signal zugeführt, das ein hohes Niveau aufweist. Daher wird das erste Schaltelement SW1 ausgeschaltet, wohingegen das zweite Schaltelement SW2 eingeschaltet wird. Wie aus dem Potenzial-Diagramm ersichtlich ist, wird das Photoelektron, das in dem FD 14 vorliegt, aus der Photoelektronen-Ausgabe 16 ausgegeben. Das in dem FD 14 vorliegende Photoelektron wird aufgrund der Tatsache ausgegeben, dass, da das Photoelektron, das in dem Photodetektor 12 gespeichert ist, dazu bestimmt ist, zu dem FD 14 übertragen zu werden, das Photoelektron, das in dem FD 14 vorliegt, zurückgesetzt werden muss, bevor das Photoelektron, das in dem Photodetektor 12 gespeichert ist, zu dem FD 14 übertragen wird.
Ein Schwarzniveau-Spannungssignal bezieht sich auf ein Spannungssignal eines Pixels, das zurückgesetzt wurde (reset), oder genauer, auf ein Signal, welches die Spannung von dem FD 14 repräsentiert, der zurückgesetzt wurde.
6 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von den Pixel 10 zu einem Zeitpunkt D eines Schwarzniveau-Auslese-Zeitraums, wie in 2 gezeigt ist. Zu einem Zeitpunkt D wird sowohl dem ersten Schaltelement SW1 als auch dem zweiten Schaltelement SW2 ein Signal zugeführt, das ein niedriges Niveau aufweist. Daher werden sowohl das erste Schaltelement SW1 als auch das zweite Schaltelement SW2 ausgeschaltet. Wie aus dem Potenzial-Diagramm ersichtlich ist, wird eine Potenzialbarriere zwischen dem Photodetektor 12 und dem FD 14 aufgebaut, wie auch zwischen dem FD 14 und der Photoelektronen-Ausgabe 16. Zu einem Zeitpunkt D wird ein analoges Signal (zum Beispiel ein Spannungssignal) von dem FD 14, d. h. ein analoges Signal mit einem Schwarzniveau, durch die vertikale Signalleitung 20 ausgelesen.
7 ist ein Schaltkreis-Zustand-Diagramm und ein Potenzial-Diagramm von dem Pixel 10 zu einem Zeitpunkt E von einem Pixel-Auslesezeitraum, wie in 1 gezeigt ist. Zu einem Zeitpunkt E wird dem ersten Schaltelement SW1 ein Pixel-Ladungstransfer-Signal zugeführt, welches ein hohes Niveau aufweist, und dem zweiten Schaltelement SW2 wird ein Pixel-Reset-Signal zugeführt, welches ein niedriges Niveau aufweist. Daher wird das erste Schaltelement SW1 eingeschaltet, während das zweite Schaltelement SW2 ausgeschaltet wird. Wie aus dem Potenzial-Diagramm ersichtlich ist, wird das in dem Photodetektor 12 gespeicherte Photoelektron zu dem FD 14 übertragen.
Danach wird das erste Schaltelement SW1 ausgeschaltet, und ein analoges Signal (d. h. ein Spannungssignal) von dem FD 14, d. h. ein analoges Signal von dem Pixel, welches durch photoelektrische Umwandlung erzeugt wurde (ein analoges Signal mit einem Signalniveau), wird durch die vertikale Signalleitung 20 ausgelesen.
Oben wurden grundlegende Operationen von einem allgemeinen Pixel beschrieben. Gemäß der vorliegenden Erfindung kann das Pixel eine Photoelektronen-Speichereinheit umfassen. Wenn in dem Pixel eine Photoelektronen-Speichereinheit enthalten ist, dann wird das Photoelektron, welches durch photoelektrische Umwandlung mit dem Photodetektor 12 erzeugt wurde, in der Photoelektronen-Speichereinheit gespeichert, und danach wird ein analoges Signal, welches repräsentativ für das Photoelektron ist, welches zu dem FD 14 übertragen und dort gespeichert wurde, durch die vertikale Signalleitung 20 ausgelesen.
Eine Festkörper-Bildsensoreinrichtung 30 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird unten unter Bezugnahme auf 8 beschrieben. Die Festkörper-Bildsensoreinrichtung 30 umfasst eine Pixel-Anordnung 32, welche eine Matrix von Einheitspixeln 10 (nachfolgend als Pixel bezeichnet) umfasst, einen V-Treiber 34, um die Pixel 10 von der Pixel-Anordnung 32 mit Energie zu versorgen, eine Mehrzahl von vertikalen Signalleitungen 38, 40, 42, 44 zum Ausgeben von analogen Signalen VQ_A, VQ_CA, VQ_B, VQ_CB von den Photoelektronen-Speichereinheiten (FDs 14) von den Pixeln 10 zu einer Mehrzahl von AD-Wandlern 36, eine horizontale Übertragungsleitung 48, die durch jeweilige Schalter SW46 mit den AD-Wandlern 36 verbunden ist, und einen Ausgabeschaltkreis 50, der mit einem Ende von der horizontalen Übertragungsleitung 48 verbunden ist.
Jeder von den AD-Wandlern 36 umfasst einen ersten Komparator 60, einen zweiten Komparator 62, einen Differenzschaltkreis 64, einen UND-Schaltkreis 66 und einen Zählschaltkreis (ersten Zählschaltkreis) 68. Die Festkörper-Bildsensoreinrichtung 30 umfasst eine Referenzspannung-Erzeugungseinrichtung 52 zum Erzeugen einer Referenzspannung (Vref), deren Niveau graduell variiert. Die Referenzspannung-Erzeugungseinrichtung 52 gibt die erzeugte Referenzspannung zu den positiven Anschlüssen von dem ersten und dem zweiten Komparator 60, 62 aus. Die Referenzspannung ist eine Spannung in der Form von einer Sägezahn-(Rampen)-Wellenform, die mit der Zeit stufenweise variiert.
In dem ersten Belichtungszeitraum, während welchem die Beleuchtungseinheit den Gegenstand nicht mit dem Lichtstrahl beleuchtet, sondern nur Umgebungslicht für eine vorbestimmte Zeitdauer detektiert wird, werden analoge Signale (erste analoge Signale) VQ_CA, VQ_CB, welche durch erste Pixel 10a, 10b erzeugt werden, durch die vertikalen Signalleitungen 40, 44 zu jeweiligen negativen Anschlüssen von den ersten Komparatoren 60 der AD-Wandler 36 eingegeben. Die ersten Pixel 10a, 10b geben Elektronen aus, welche durch photoelektrische Umwandlung während dem ersten Belichtungszeitraum erzeugt werden.
In dem zweiten Belichtungszeitraum, der einen Zeitraum umfasst, in welchem sowohl Umgebungslicht als auch Licht detektiert wird, welches von dem Gegenstand reflektiert wird, wenn der Gegenstand mit dem Lichtstrahl beleuchtet wird, der durch die Beleuchtungseinheit emittiert wird, werden analoge Signale (zweite analoge Signale)) VQ_A, VQ_B, welche durch zweite Pixel 10c, 10d erzeugt werden, durch die vertikalen Signalleitungen 38, 42 zu jeweiligen negativen Anschlüssen der zweite Komparatoren 62 von den AD-Wandlern 36 eingegeben. Die zweiten Pixel 10c, 10d geben Elektronen aus, die durch photoelektrische Umwandlung während dem zweiten Belichtungszeitraum erzeugt werden.
Das zweite Pixel 10c, welches mit der vertikalen Signalleitung 38 verbunden ist, gibt Elektronen aus, die durch photoelektrische Umwandlung während dem zweiten Belichtungszeitraum erzeugt wurden, unmittelbar nachdem die Beleuchtungseinheit damit aufgehört hat, den Gegenstand zu beleuchten. Das zweite analoge Signal VQ_A, welches durch das zweite Pixel 10c während dem zweiten Belichtungszeitraum erzeugt wird, wird durch die vertikale Signalleitung 38 zu dem negativen Anschluss von dem zweiten Komparator 62 von einem von den AD-Wandlern 36 eingegeben, welchem das erste analoge Signal VQ_CA zugeführt wird.
Das zweite Pixel 10d, welches mit der vertikalen Signalleitung 42 verbunden ist, gibt Elektronen aus, welche durch photoelektrische Umwandlung während des zweiten Belichtungszeitraums erzeugt wurden, während die Beleuchtungseinheit den Gegenstand beleuchtet. Das zweite analoge Signal V_B, welches durch das zweite Pixel 10d während dem zweiten Belichtungszeitraum erzeugt wird, wird durch die vertikale Signalleitung 42 zu dem negativen Anschluss von dem zweiten Komparator 62 von einem der AD-Wandler 36 eingegeben, zu welchem das erste analoge Signal V_CB geliefert wird.
Jeder der ersten Komparatoren 60 vergleicht die Referenzspannung mit dem ersten analogen Signal VQ_CA von dem ersten Pixel 10a, oder dem ersten analogen Signal VQ_CB von dem ersten Pixel 10b und gibt ein Signal aus, das entweder auf 1 oder auf 0 geschaltet ist, in Abhängigkeit von dem ersten analogen Signal VQ_CA oder dem ersten analogen Signal VQ_CB.
Jeder von den zweiten Komparatoren 62 vergleicht die Referenzspannung mit dem zweiten analogen Signal VQ_A von dem zweiten Pixel 10c, oder dem zweiten analogen Signal VQ_B von dem zweiten Pixel 10d, und gibt ein Signal aus, dass entweder auf 1 oder auf 0 geschaltet ist, in Abhängigkeit von dem zweiten analogen Signal VQ_A oder dem zweiten analogen Signal VQ_B.
Der Differenzschaltkreis 64, der einen Exklusiv-ODER-Schaltkreis (XOR-Schaltkreis) umfasst, berechnet die Differenz zwischen einem Signal, das von dem ersten analogen Signal VQ_CA oder dem ersten analogen Signal VQ_CB von dem ersten Komparator 60 abhängt, und einem Signal, welches von dem zweiten analogen Signal VQ_A oder dem zweiten analogen Signal VQ_B von dem zweiten Komparator 62 abhängt, und der Differenzschaltkreis 64 gibt ein Differenz Signal aus, welches die berechnete Differenz repräsentiert. Entsprechend gibt der Differenzschaltkreis 64 ein Differenzsignal zwischen dem ersten analogen Signal VQ_CA und dem zweiten analogen Signal VQ_A, oder ein Differenzsignal zwischen dem ersten analogen Signal VQ_CB und dem zweiten analogen Signal VQ_B aus. Der Differenzschaltkreis 64 kann einen Phasendifferenz-Detektor umfassen.
Das Differenzsignal, das von dem Differenzschaltkreis 64 ausgegeben wird, wird in den UND-Schaltkreis 66 eingegeben. Der UND-Schaltkreis 66 wird ebenfalls mit einem Taktsignal (Pulsfolge) versorgt. Das Taktsignal kann ein Referenz-Taktsignal oder ein Taktsignal sein, das aus dem Referenz-Taktsignal erzeugt wird. Der UND-Schaltkreis 66 gibt das zugeführte Taktsignal zu dem Zählschaltkreis 68 nur während eines Zeitraums aus, in welchem das Differenzsignal, welches von dem Differenzschaltkreis 64 ausgegeben wird, eines mit einem hohen Niveau ist. Daher wird eine Pulsfolge in Abhängigkeit von dem Differenzsignal zu dem Zählschaltkreis 68 ausgegeben.
Der Zählschaltkreis 68 zählt Pulse der Pulsfolge, die von dem UND-Schaltkreis 66 ausgegeben wird. Da die ersten analogen Signale VQ_CA, VQ_CB und die zweiten analogen Signale VQ_A, VQ_B analoge Signale mit einem Schwarzniveau wie auch analoge Signale mit einem Signalniveau umfassen, umfassen die Differenzsignale ebenfalls ein Differenzsignal mit einem Schwarzniveau und ein Differenzsignal mit einem Signalniveau. Da die von Pixeln stammenden Signale durch „– Schwarzniveau + Signalniveau” definiert sind, ist der Zählschaltkreis 68 dazu in der Lage, ein Differenzsignal zu erzeugen, welches die Differenz repräsentiert, die erzeugt wird, indem das Signal, welches von dem ersten Pixel 10a oder 10b stammt, von dem Signal abgezogen wird, welches von dem zweiten Pixel 10c oder 10d stammt, indem ein Subtraktionsprozess an dem Puls-Zählwert einer Pulsfolge durchgeführt wird, welcher von dem Differenzsignal mit dem Schwarzniveau abhängt, und an dem Puls-Zählwert einer Pulsfolge, der von dem Differenzsignal mit dem Signalniveau abhängt.
Gemäß dem vorliegenden Ausführungsbeispiel ist der Zählschaltkreis 68 ein Zählschaltkreis, der nur durch Hochzählen von Pulsen effektiv dazu in der Lage ist Pulse sowohl hoch als auch herunter zu zählen. Der Zählwert (digitaler Wert), der durch den Zählschaltkreis 68 erzeugt wird, wird durch den Schalter 46 zu der horizontalen Übertragungsleitung 48 übertragen, welche einen digitalen Zählwert von dem Zählschaltkreis 68 durch den Ausgabeschaltkreis 50 ausgibt.
Eine Anordnung von dem Zählschaltkreis 68, der in 8 gezeigt ist, wird unten unter Bezugnahme auf 9 beschrieben. Der Zählschaltkreis 68, der ein asynchroner Bit-Flip-Zählschaltkreis ist, umfasst eine Mehrzahl von (positiv-flankengetriggerten) Flipflop-Schaltkreisen 70, eine Mehrzahl von Auswahlschaltkreisen 72, einen Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und einen Puls-Erzeugungsschaltkreis 76.
Die Flipflop-Schaltkreise 70 zählen die Pulse der Pulsfolge hoch, die in den Zählschaltkreis 68 eingegeben wird. Die Auswahlschaltkreise 72 und die Flipflop-Schaltkreise 70 sind abwechselnd verbunden. Die Flipflop-Schaltkreise 70 können Flipflop-Schaltkreise vom D-Typ sein. Die Flipflop-Schaltkreise 70 sind in einer Kaskade durch die Auswahlschaltkreise 72 verbunden. Jeder von den Flipflop-Schaltkreisen 70 ist so konfiguriert, dass ein Ausgabesignal von einem invertierenden Ausgabeanschluss Q davon in den Eingabeanschluss D davon eingegeben wird. Das Ausgabesignal von dem invertierenden Ausgabeanschluss Q von jedem von den Flipflop-Schaltkreisen 70 wird außerdem in einen Auswahlschaltkreis 72 eingegeben, welcher auf den Flipflop-Schaltkreis 70 folgt.
Das Ausgabesignal von einem Ausgabeanschluss Q von jedem der Flipflop-Schaltkreise 70 dient als ein Bit von dem Zählwert. Das Ausgabesignal von dem Ausgabeanschluss Q von dem ersten Flipflop-Schaltkreis 70 wird dargestellt durch Q0, das Ausgabesignal von dem Ausgabeanschluss Q von dem zweiten Flipflop-Schaltkreis 70 wird dargestellt durch Q1, das Ausgabesignal von dem Ausgabeanschluss Q von dem dritten Flipflop-Schaltkreis 70 wird dargestellt durch Q2 und das Ausgabesignal von dem Ausgabeanschluss Q von dem (letzten) Flipflop-Schaltkreis 70 von dem höchstwertigen Bit, wird dargestellt durch Q3.
Der Zählschaltkreis 68 umfasst so viele Flipflop-Schaltkreise 70 und Auswahlschaltkreise 72 wie die Anzahl von Bits, die zu zählen sind. In 9 umfasst der Zählschaltkreis 68 vier Flipflop-Schaltkreise 70 und vier Auswahlschaltkreise 72. Daher umfasst der von dem Zählschaltkreis 68 erzeugte Zählwert vier Bits. Das Ausgabesignal Q3 von dem Flipflop-Schaltkreis 70 des höchstwertigen Bits fungiert auch als ein Vorzeichen-Bit.
Die Auswahlschaltkreise 72 sind als vorherige Stufen von jedem der jeweiligen Flipflop-Schaltkreise 70 verbunden. Jeder von den Auswahlschaltkreisen 72 wählt ein übertragenes Signal In, oder ein Signal mit niedrigem Niveau (0) oder ein Signal mit hohem Niveau (1) aus, das dort eingegeben wird, und gibt das ausgewählte Signal als ein Ausgabesignal Out zu dem Taktanschluss CK von dem Flipflop-Schaltkreis 70 aus, der auf den Auswahlschaltkreis 72 folgt. Der erste Auswahlschaltkreis 72 wird mit der Pulsfolge beliefert, die gezählt werden soll, als dem übertragenen Signal In. Weiterhin wird jeder von den Auswahlschaltkreisen 72 mit Ausnahme des ersten Auswahlschaltkreises 72 mit dem Ausgabesignal von dem invertierenden Ausgabeanschluss Q von dem vorherigen Flipflop-Schaltkreis 70 als dem übertragenen Signal beliefert. Jeder von den Auswahlschaltkreisen 72 umfasst eine 2-nach-1-Auswahleinrichtung. Details der Auswahlschaltkreise 72 werden später beschrieben.
Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 erzeugt ein Auswahlschaltkreis-Steuer-/Regelsignal BR, um jeden Auswahlschaltkreis 72 zu steuern/regeln, um das übertragene Signal In oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auszuwählen. Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 erzeugt das Auswahlschaltkreis-Steuer-/Regelsignal BR unter Verwendung von einem Referenz-Taktsignal oder einem Taktsignal, welches aus dem Referenz-Taktsignal erzeugt worden ist. Auf Basis von dem Auswahlschaltkreis-Steuer-/Regelsignal BR, das von dem Steuer-/Regelsignal-Erzeugungsschaltkreis 74 erzeugt wird, wählt jeder von den Auswahlschaltkreisen 72 das übertragene Signal In oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau aus, und gibt das ausgewählte Signal als das Ausgabesignal Out aus.
Wenn die Auswahlschaltkreise 72 das übertragene Signal In als das Ausgabesignal Out ausgeben, zählen die Flipflop-Schaltkreise 70 die Pulse von der Pulsfolge, die in den ersten Auswahlschaltkreis 72 eingegeben wird. Danach steuert/regelt der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 die Auswahlschaltkreise 72, so dass diese ein Signal mit niedrigem Niveau ausgeben, und steuert/regelt dann die Auswahlschaltkreise 72 so, dass sie ein Signal mit hohem Niveau ausgeben. Im Ergebnis wird der durch die Flipflop-Schaltkreise 70 erzeugte Zählwert in ein Einerkomplement umgewandelt. In anderen Worten wird ein Einerkomplement von dem durch die Flipflop-Schaltkreise 70 erzeugten Zählwert durch die Flipflop-Schaltkreise 70 gespeichert.
Der Puls-Erzeugungsschaltkreis 76 erzeugt einen Puls, um den Zählwert, der durch die Flipflop-Schaltkreise 70 erzeugt wird, in ein Zweierkomplement umzuwandeln, und gibt den einen Puls zu dem ersten Auswahlschaltkreis 72 aus. Nachdem der Zählwert in ein Einerkomplement umgewandelt wurde, und die Auswahlschaltkreise 72 dann das übertragene Signal In als das Ausgabesignal Out ausgegeben haben, wird der eine Puls zu dem ersten Auswahlschaltkreis 72 eingegeben, wodurch der von den Flipflop-Schaltkreisen 70 produzierte Zählwert in ein Zweierkomplement umgewandelt wird. Daher wird das Zweierkomplement in den Flipflop-Schaltkreisen 70 gespeichert.
10 ist ein Schaltplan von einem Beispiel für eine Schaltkreis-Anordnung von jedem der Auswahlschaltkreise 72, die in 9 gezeigt sind. Der Auswahlschaltkreis 72 fungiert als eine 3-nach-1-Auswahleinrichtung insofern, als der Auswahlschaltkreis 72 das übertragene Signal In oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auswählt und ausgibt. Der Auswahlschaltkreis 72 ist jedoch als eine 2-nach-1-Auswahleinrichtung konstruiert. Daher ist der Auswahlschaltkreis 72 einfach in der Schaltkonfiguration und nimmt nur einen kleinen Bereich auf dem Chip ein. Der Auswahlschaltkreis 72 umfasst ein erstes Transfer-Gatter 80 und ein zweites Transfer-Gatter 82. Das Auswahlschaltkreis Steuer-/Regelsignal BR weist ein erstes Steuer-/Regelsignal BR0 auf, welches in das erste Transfer-Gatter 80 eingegeben wird, um den Zählwert von den Flipflop-Schaltkreisen 70 in ein Einerkomplement umzuwandeln, und ein zweites Steuer-/Regelsignal BR1, welches dazu verwendet wird, das erste Transfer-Gatter 80 und das zweite Transfer-Gatter 82 ein- und auszuschalten. Wenn das zweite Steuer-/Regelsignal BR1 auf das erste Transfer-Gatter 80 und das zweite Transfer-Gatter 82 angewendet wird, werden das erste Transfer-Gatter 80 und das zweite Transfer-Gatter 82 in einer einander entgegengesetzten Weise ein- und ausgeschaltet. Beispielsweise wird das zweite Transfer-Gatter 82 ausgeschaltet, wenn das erste Transfer-Gatter 80 eingeschaltet wird.
Das übertragene Signal In wird zu dem zweiten Transfer-Gatter 82 eingegeben.
Jedes von dem ersten Transfer-Gatter 80 und dem zweiten Transfer-Gatter 82 umfasst einen CMOS-Schalter, umfassend einen N-Kanal-Transistor N und einen P-Kanal-Transistor P. Das zweite Steuer-/Regelsignal BR1 wird direkt auf das Gatter von dem Transistor N von dem ersten Transfer-Gatter 80 angewendet, und auf das Gatter von dem Transistor P von dem zweiten Transfer-Gatter 82. Ein Signal, welches durch Invertieren von dem zweiten Steuer-/Regelsignal BR1 erzeugt wird, wird direkt auf das Gatter von dem Transistor P von dem ersten Transfer-Gatter 80 angewendet, und auf das Gatter von dem Transistor N von dem zweiten Transfer-Gatter 82. Eine derartige Anordnung ermöglicht es, dass das erste Transfer-Gatter 80 und das zweite Transfer-Gatter 82 in einer einander entgegengesetzten Weise ein- und ausgeschaltet werden. Das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 steuern/regeln das Ausgabesignal Out von dem Auswahlschaltkreis 72.
11 ist ein Diagramm, welches die Wellenform von dem Ausgabesignal Out von dem Auswahlschaltkreis 72 in dem Fall zeigt, in welchem das Auswahlschaltkreis-Steuer-/Regelsignal BR auf den Auswahlschaltkreis 72 angewendet wird. Wenn das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 im Niveau niedrig sind, wird das erste Transfer-Gatter ausgeschaltet und das zweite Transfer-Gatter 82 wird eingeschaltet. Weiter gibt der Auswahlschaltkreis 72, wenn das übertragene Signal In zu dem zweiten Transfer-Gatter 82 eingegeben wird, das übertragene Signal In als das Ausgabesignal Out aus. Ein Zustand, in welchem das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 beide im Niveau niedrig sind, wird als ein Zustand „a” bezeichnet.
Im Zustand „a” ermöglicht es das Auswahlschaltkreis-Steuer-/Regelsignal BR, dass das übertragene Signal In von jedem Auswahlschaltkreis 72 zu dem Taktanschluss CK von dem folgenden Flipflop-Schaltkreis 70 eingegeben wird.
Dann bleibt das erste Steuer-/Regelsignal BR0 niedrig im Niveau, während das zweite Steuer-/Regelsignal BR1 im Niveau hochgeht. Da zu dieser Zeit das erste Transfer-Gatter 80 eingeschaltet wird und das zweite Transfer-Gatter 82 ausgeschaltet wird, gibt der Auswahlschaltkreis 72 das erste Steuer-/Regelsignal BR0, welches zu dem ersten Transfer-Gatter 80 eingegeben wird, als das Ausgabesignal Out aus. Da das erste Steuer-/Regelsignal BR0, welches in das erste Transfer-Gatter 80 eingegeben wird, im Niveau niedrig ist, ist auch das Ausgabesignal Out niedrig im Niveau. Ein Zustand, in welchem das erste Steuer-/Regelsignal BR0 im Niveau niedrig ist und das zweite Steuer-/Regelsignal BR1 im Niveau hoch, wird als ein Zustand „b” bezeichnet. Im Zustand „b” ermöglicht es das Auswahlschaltkreis-Steuer-/Regelsignal BR, dass das Ausgabesignal Out mit niedrigem Niveau von jedem Auswahlschaltkreis 72 zu dem Taktanschluss CK von dem folgenden Flipflop-Schaltkreis 70 eingegeben wird.
Dann bleibt das zweite Steuer-/Regelsignal BR1 im Niveau hoch, während das erste Steuer-/Regelsignal BR0 im Niveau hochgeht. Da zu dieser Zeit das erste Transfer-Gatter 80 eingeschaltet wird und das zweite Transfer-Gatter 82 ausgeschaltet bleibt, gibt der Auswahlschaltkreis 72 das erste Steuer-/Regelsignal BR0, welches zu dem ersten Transfer-Gatter 80 eingegeben wird, als das Ausgabesignal Out aus. Da das erste Steuer-/Regelsignal BR0, welches zu dem ersten Transfer-Gatter 80 eingegeben wird, im Niveau hoch ist, ist auch das Ausgabesignal Out im Niveau hoch. Ein Zustand, in welchem das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 beide hoch im Niveau sind, wird als ein Zustand „c” bezeichnet. Im Zustand „c” ermöglicht es das Auswahlschaltkreis-Steuer-/Regelsignal BR, dass das Ausgabesignal Out mit hohem Niveau von jedem Auswahlschaltkreis 72 zu dem Taktanschluss CK von dem folgenden Flipflop-Schaltkreis 70 eingegeben wird. Wenn von dem Zustand „b” zu dem Zustand „c” umgeschaltet wird, schaltet das Ausgabesignal Out von dem Auswahlschaltkreis 72 von einem niedrigen Niveau zu einem hohen Niveau um. Daher wird der Zustandswert von jedem Flipflop-Schaltkreis 70 invertiert. In anderen Worten wird der Zählwert in ein Einerkomplement umgewandelt.
Der Auswahlschaltkreis 72 ändert sich von dem Zustand „a” zu dem Zustand „b” und dann zu dem Zustand „c” und zurück zu dem Zustand „a”. Wenn der Auswahlschaltkreis 72 von dem Zustand „c” zu dem Zustand „a” zurückkehrt, wird der Zeitpunkt, zu welchem das erste Steuer-/Regelsignal BR0 von einem hohen Niveau zu einem niedrigen Niveau wechselt, von dem Zeitpunkt verzögert, zu welchem sich das zweite Steuer-/Regelsignal BR1 von dem hohen Niveau zu dem niedrigen Niveau ändert, um zu verhindern, dass das Ausgabesignal Out Risiken ausgesetzt ist.
Wie oben beschrieben, kann der Auswahlschaltkreis 72 die Funktionen von einer 3-nach-1-Auswahleinrichtung auf Basis von dem Auswahlschaltkreis-Steuer-/Regelsignal durchführen, obwohl der Auswahlschaltkreis 72 eine 2-nach-1-Auswahleinrichtung umfasst.
12 ist ein Zeitablaufdiagramm von Operationen des Zählschaltkreises 68, der in 9 gezeigt ist. In 12 wird angenommen, dass die Pulsfolge (erste Pulsfolge) in Abhängigkeit von dem Differenzsignal mit dem Schwarzniveau und die Pulsfolge (zweite Pulsfolge) in Abhängigkeit von dem Differenzsignal mit dem Signalniveau in den ersten Auswahlschaltkreis 72 eingegeben werden. Die erste Pulsfolge ist eine Pulsfolge, die herunter zu zählen ist, wohingegen die zweite Pulsfolge eine Pulsfolge ist, die hoch zu zählen ist.
In einem Schwarzniveau-Zählzeitraum, während dem die Pulse von der ersten Pulsfolge gezählt werden, bringt die Auswahlschaltkreis-Steuerung/-Regelung BR den Auswahlschaltkreis 72 in den Zustand „a”. Die erste Pulsfolge wird in den ersten Auswahlschaltkreis 72 eingegeben. Der Zählschaltkreis 68 wird initialisiert, um die Signale, die von den Ausgabeanschlüssen Q ausgegeben werden, im Niveau niedrig zu machen, bevor der Zählschaltkreis 68 die Pulse von der ersten Pulsfolge zählt. In anderen Worten werden die Flipflop-Schaltkreise 70 alle zurückgesetzt, um die Ausgabeanschlüsse Q auf ”0” zu setzen.
Wenn die erste Pulsfolge in den ersten Auswahlschaltkreis 72 eingegeben wird, werden die Pulse von der ersten Pulsfolge durch den Zählschaltkreis 68 gezählt. Wenn beispielsweise ein Puls in den ersten Auswahlschaltkreis 72 eingegeben wird, nimmt der Zählwert von dem Zählschaltkreis 68 einen Wert „0001” (1) an, da das Ausgabesignal Q0 einen Wert von „1” hat und die Ausgabesignale Q1, Q2, Q3 jeweilige Werte von „0” haben. Da Pulse nacheinander zu dem ersten Auswahlschaltkreis 72 eingegeben werden, wird der Zählwert von dem Zählschaltkreis 68 inkrementiert auf „0010” (2), auf „0011” (3) und auf „0100” (4) usw. Die Werte in den Klammern, welche den obigen Zählwerten folgen, repräsentieren die Zählwerte, ausgedrückt in dezimaler Notierung.
Nach dem Verstreichen von dem Schwarzniveau-Zählzeitraum, bringt das Auswahlschaltkreis-Steuer-/Regelsignal BR den Auswahlschaltkreis 72 in den Zustand „b” und dann in den Zustand „c”. Zu dieser Zeit werden die Zustandswerte, die von den jeweiligen Flipflop-Schaltkreisen 70 gehalten werden, invertiert. In anderen Worten wird der vorliegende Zählwert in ein Einerkomplement umgewandelt. Die Zustandswerte werden invertiert, nachdem der Zählwert „0100” erreicht hat. Daher wird der invertierte Zählwert dargestellt durch „1011” (11). Der Zählwert von dem Flipflop-Schaltkreis 70 des höchstwertigen Bits fungiert als ein Vorzeichen-Bit. Wenn das Ausgabesignal Q3 einen Wert von „0” hat, zeigt es positiv an, und wenn das Ausgabesignal Q3 einen Wert von „1” hat, zeigt es negativ an. Wenn der Zählwert 1011” in dezimaler Notation als ein Zweierkomplement ausgedrückt wird, wird der Zählwert –5.
Nachdem der Zählwert in ein Einerkomplement umgewandelt wurde, bringt das Auswahlschaltkreis-Steuer-/Regelsignal BR den Auswahlschaltkreis 72 in einem Zustand „a”. Bevor ein Signalniveau-Zählzeitraum beginnt (d. h. bevor die zweite Pulsfolge dort eingegeben wird), gibt der Puls-Erzeugungsschaltkreis 76 einen erzeugten Puls in den ersten Auswahlschaltkreis 72 ein. Zu diesem Zeitpunkt wird der Zählwert, der in dem Schwarzniveau-Zählzeitraum erzeugt wurde, in ein Zweierkomplement umgewandelt. Wenn der eine erzeugte Puls zu dem ersten Auswahlschaltkreis 72 eingegeben wird, weist der Zählwert einen Wert auf, der die Summe von „1011”, das ein Einerkomplement ist, und 1 darstellt. In anderen Worten wird der Zählwert, der in dem Schwarzniveau-Zähl Zeitraum erzeugt wurde, in ein Zweierkomplement umgewandelt. Nachdem der Zählwert in ein Zweierkomplement umgewandelt wurde, wird der Zählwert dargestellt durch „1100” (–4). Danach zählt der Zählschaltkreis 68 die Pulse von der zweiten Pulsfolge von –4 aus, wenn die zweite Pulsfolge in den ersten Auswahlschaltkreis 72 eingegeben wird.
Indem der Zählwert, der durch Zählen der Pulse von der ersten Pulsfolge erzeugt wird, in ein Einerkomplement umgewandelt wird, und dann der Zählwert in ein Zweierkomplement umgewandelt wird, ist das Ergebnis, welches durch Hochzählen der Pulse von der ersten Pulsfolge erhalten wird, das gleiche wie das Ergebnis, welches durch Herunterzählen der Pulse von der ersten Pulsfolge erhalten wird. Daher ist der endgültige Zählwert ein Zählwert, der darstellt: „– ein Differenzsignal mit einem Schwarzniveau + ein Differenzsignal mit einem Signalniveau”.
Insofern der Flipflop-Schaltkreis 70 von dem höchstwertigen Bit als ein Vorzeichen-Bit fungiert, ist die maximale Anzahl von Bits, die gezählt werden können, gleich der Anzahl von Flipflop-Schaltkreisen 70, mit Ausnahme von dem Flipflop-Schaltkreis 70 von dem höchstwertigen Bit. Daher sollte die Anzahl von verwendeten Flipflop-Schaltkreisen 70 in Abhängigkeit von dem zu zählenden Wert geändert werden. Wenn jeder von den Flipflop-Schaltkreisen 70 ein negativ flankengetriggerter Flipflop-Schaltkreis ist, dann wird ein Steuer-/Regelsignal mit einer Wellenform, die eine Invertierung der Wellenform von dem ersten Steuer-/Regelsignal BR0 ist, das in 11 gezeigt ist, als das erste Steuer-/Regelsignal BR0 zu dem ersten Transfer-Gatter 80 eingegeben. Abhängig von der Konfiguration der Flipflop-Schaltkreise 70 können die Signale variiert werden, die von den Auswahlschaltkreisen 72 ausgegeben werden. Genauer kann der Zählwert in ein Zweierkomplement umgewandelt werden, wenn von dem Schwarzniveau-Zählzeitraum zu dem Signalniveau-Zählzeitraum umgeschaltet wird.
13 ist ein Blockdiagramm, welches als Beispiel eine Mehrzahl von Zählschaltkreisen 68 zeigt, die in einem parallelen Layout verbunden sind. Die Zählschaltkreise 68 sind in Zuordnung mit den jeweiligen Spalten von Pixeln von der Festkörper-Bildsensoreinrichtung positioniert. Wie in 13 gezeigt ist, kann in dem Fall, in dem die Zählschaltkreise 68 eine große Anzahl von Bits aufweisen, falls die Anzahl von Elementen von den Auswahlschaltkreisen 72 reduziert wird, der Installationsbereich, der von den Zählschaltkreisen 68 eingenommen wird, dann auch reduziert werden. Gemäß dem vorliegenden Ausführungsbeispiel ist, da jeder von den Auswahlschaltkreisen 72, der als eine 2-nach-1-Auswahleinrichtung konstruiert ist, auch als eine 3-nach-1-Auswahleinrichtung fungiert, die Anzahl von Elementen der Auswahlschaltkreise 72 kleiner als sie wäre, wenn sie als 3-nach-1-Auswahleinrichtungen konstruiert wären, was zu einer Reduktion in der Größe von dem Installationsbereich führt, der von dem Zählschaltkreisen 68 eingenommen wird. In 13 wurden der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und der Puls-Erzeugungsschaltkreis 76 aus der Illustration weggelassen. Ein Reset-Signal rst wird in die Flipflop-Schaltkreise 70 eingegeben. Wenn das Reset-Signal rst in die Flipflop-Schaltkreise 70 eingegeben wird, werden die Flipflop-Schaltkreise 70 initialisiert, so dass die Ausgabesignale davon auf „0” gesetzt werden.
Da der Zählwert, der von den Flipflop-Schaltkreisen 70 erzeugt wird, in ein Einerkomplement und ein Zweierkomplement umgewandelt wird, können die Zählschaltkreise 68, die normalerweise nur zum Hochzählen von Pulsen fungieren, als Zählschaltkreise sowohl zum Hochzählen als auch zum Herunterzählen von Pulsen fungieren. Da die Zählschaltkreise 68 nur Pulse hochzählen, ist der Schaltkreis-Betrieb davon einfach, wodurch die Auswahlschaltkreise 72 einfach in der Konfiguration gemacht werden und der Installationsbereich für die Zählschaltkreise 68 reduziert wird. Da der Zählwert als ein Zweierkomplement ausgedrückt wird, kann der Zählwert einfach durch digitale Logik-Schaltkreise gehandhabt werden, und die Addition von einer Mehrzahl von Pixel-Werten unter Verwendung von einem Zähler kann erreicht werden.
Ein Beispiel von Operationen der Festkörper-Bildsensoreinrichtung 30, die in 8 gezeigt ist, wird unten beschrieben. In 8 wird die Differenz zwischen dem zweiten analogen Signal VQ_A und dem ersten analogen Signal VQ_CA bestimmt und in einen digitalen Wert umgewandelt. Der V-Treiber 34 gibt Pixel-Reset-Signale zu dem ersten Pixel 10a und dem zweiten Pixel 10c aus, so dass das erste analoge Signal VQ_CA, welches ein Schwarzniveau aufweist, von dem ersten Pixel 10a durch die vertikale Signalleitung 40 ausgelesen wird, und das zweite analoge Signal VQ_A, welches ein Schwarzniveau aufweist, von dem zweiten Pixel 10c durch die vertikale Signalleitung 38 ausgelesen wird.
Das erste analoge Signal VQ_CA mit dem Schwarzniveau, das ausgelesen wird, wird zu dem negativen Anschluss von dem ersten Komparator 60 eingegeben, und das zweite analoge Signal VQ_A mit dem Schwarzniveau, das ausgelesen wird, wird zu dem negativen Anschluss von dem zweiten Komparator 62 eingegeben. Die Referenzspannung wird jeweils an die positiven Anschlüsse von dem ersten Komparator 60 und dem zweiten Komparator 62 angelegt. Die Referenzspannung weist eine Spannung-Wellenform auf, deren Niveau in einem ersten AD-Umwandlungszeitraum (Schwarzniveau-Zählzeitraum) graduell abnimmt, während dem analoge Signale mit einem Schwarzniveau in digitale Signale umgewandelt werden, und in einem zweiten AD-Umwandlungszeitraum (Signalniveau-Zählzeitraum), während dem analoge Signale mit einem Signalniveau in digitale Signale umgewandelt werden. Das Niveau der Referenzspannung bei Verstreichen von dem ersten AD-Umwandlungszeitraum und dem zweiten AD-Umwandlungszeitraum kehrt zu deren ursprünglichem Niveau zurück.
Der erste Komparator 60 vergleicht die Referenzspannung und das erste analoge Signal VQ_CA mit dem Schwarzniveau miteinander und gibt ein Signal aus, welches von dem ersten analogen Signal VQ_CA mit dem Schwarzniveau abhängt. Genauer gibt der erste Komparator 60 ein Signal mit hohem Niveau aus, wenn die Referenzspannung größer ist als das erste analoge Signal VQ_CA mit dem Schwarzniveau, und gibt ein Signal mit niedrigem Niveau aus, wenn die Referenzspannung kleiner ist als das erste analoge Signal VQ_CA mit dem Schwarzniveau. Dann vergleicht der zweite Komparator 62 die Referenzspannung und das zweite analoge Signal VQ_A mit dem Schwarzniveau miteinander und gibt ein Signal aus, welches von dem zweiten analogen Signal VQ_A mit dem Schwarzniveau abhängt. Genauer gibt der zweite Komparator 62 ein Signal mit hohem Niveau aus, wenn die Referenzspannung größer ist als das zweite analoge Signal VQ_A mit dem Schwarzniveau, und gibt ein Signal mit niedrigem Niveau aus, wenn die Referenzspannung kleiner ist als das zweite analoge Signal VQ_A mit dem Schwarzniveau. Der erste Komparator 60 und der zweite Komparator 62 werden später im Detail beschrieben.
Wie in 14 gezeigt ist, falls das erste analoge Signal VQ_CA mit dem Schwarzniveau im Niveau höher ist als das zweite analoge Signal VQ_A mit dem Schwarzniveau, dann ist der Zeitpunkt von einer abfallenden Flanke von dem Signal in Abhängigkeit von dem zweiten analogen Signal VQ_A mit dem Schwarzniveau, das von dem zweiten Komparator 62 ausgegeben wird später als der Zeitpunkt von einer abfallenden Flanke von dem Signal, welches von dem ersten analogen Signal VQ_CA mit dem Schwarzniveau abhängt, das von dem ersten Komparator 60 ausgegeben wird. Daher repräsentiert das Differenzsignal, welches von dem Differenzschaltkreis 64 ausgegeben wird „das zweite analoge Signal VQ_A mit dem Schwarzniveau minus (–) das erste analoge Signal VQ_CA mit dem Schwarzniveau”. Der Zählschaltkreis 68 zählt Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Schwarzniveau (die Pulsfolge, die von dem UND-Schaltkreis 66 während einem Zeitraum ausgegeben wird, in welchem das Differenzsignal mit dem Schwarzniveau im Niveau hoch ist), und das analoge Signal, welches „das zweite analoge Signal VQ_A mit dem Schwarzniveau minus (–) das erste analoge Signal VQ_CA mit dem Schwarzniveau” repräsentiert, wird in ein digitales Signal umgewandelt.
Nach dem Schwarzniveau-Zählzeitraum und vor dem Signalniveau-Zählzeitraum führt der Zählschaltkreis 68 das zuvor erwähnte Zweierkomplement-Steuer-/Regelverfahren durch, um den Zählwert in ein Zweierkomplement umzuwandeln. Danach gibt der V-Treiber 34 ein Pixel-Ladungstransfer-Signal zu dem ersten Pixel 10a und dem zweiten Pixel 10c aus, um die Schalter SW1 einzuschalten, wodurch die in den Photodetektoren 12 gespeicherten Photoelektronen zu den FDs 14 transportiert werden, und dann schaltet der V-Treiber 34 die Schalter SW1 aus. Das erste analoge Signal VQ_CA mit einem Signalniveau wird von dem ersten Pixel 10a durch die vertikale Signalleitung 40 ausgelesen, und das zweite analoge Signal VQ_A mit einem Signalniveau wird von dem zweiten Pixel 10c durch die vertikale Signalleitung 38 ausgelesen.
Das erste analoge Signal VQ_CA mit dem Signalniveau, das gelesen wird, wird zu dem negativen Anschluss von dem ersten Komparator 60 eingegeben, und das zweite analoge Signal VQ_A von dem Signalniveau, das gelesen wird, wird zu dem negativen Anschluss von dem zweiten Komparator 62 eingegeben. Die Referenzspannung wird jeweils an die positiven Anschlüsse von dem ersten Komparator 60 und dem zweiten Komparator 62 angelegt.
Der erste Komparator 60 vergleicht die Referenzspannung und das erste analoge Signal VQ_CA mit dem Signalniveau miteinander, und gibt ein Signal aus, welches von dem ersten analogen Signal VQ_CA mit dem Signalniveau abhängt. Der zweite Komparator 62 vergleicht die Referenzspannung und das zweite analoge Signal VQ_A mit dem Signalniveau miteinander und gibt ein Signal aus, welches von dem zweiten analogen Signal VQ_A mit dem Signalniveau abhängt.
Wenn das erste analoge Signal VQ_CA mit dem Signalniveau im Niveau höher ist als das zweite analoge Signal VQ_A mit dem Schwarzniveau, dann ist, wie in 14 gezeigt, der Zeitpunkt einer abfallenden Flanke von dem Signal, welches von dem zweiten analogen Signal VQ_A mit dem Signalniveau abhängt, das von dem zweiten Komparator 62 ausgegeben wird, später als der Zeitpunkt von einer abfallenden Flanke von dem Signal, welches von dem ersten analogen Signal VQ_CA mit dem Signalniveau abhängt, das von dem ersten Komparator 60 ausgegeben wird. Daher stellt das Differenzsignal, welches von dem Differenzschaltkreis 64 ausgegeben wird, „das zweite analoge Signal VQ_A mit dem Signalniveau minus (–) das erste analoge Signal VQ_CA mit dem Signalniveau” dar, das ein analoges Signal mit einem Signalniveau ist, von welchem Umgebungslicht entfernt wurde. Das Differenzsignal stellt daher ein analoges Signal mit einem Signalniveau dar, dass so erzeugt wurde, als ob das Pixel 10 nur einen Lichtstrahl detektieren würde, der von dem Gegenstand reflektiert wird, welcher durch die Beleuchtungseinheit beleuchtet wird. Der Zählschaltkreis 68 zählt die Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Signalniveau (die Pulsfolge, die von dem UND-Schaltkreis 66 während einem Zeitraum ausgegeben wird, in welchem das Differenzsignal mit dem Signalniveau ein hohes Niveau aufweist) und das analoge Signal, welches „das zweite analoge Signal VQ_A mit dem Signalniveau minus (–) das erste analoge Signal VQ_CA mit dem Signalniveau” darstellt, wird in ein digitales Signal umgewandelt.
Der Zählschaltkreis 68 wandelt den Zählwert, der durch Hochzählen der Pulse einer Pulsfolge erzeugt wurde, in Abhängigkeit von dem Differenzsignal mit dem Schwarzniveau in ein Zweierkomplement um, und zählt dann die Pulse einer Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Signalniveau. Im Ergebnis kann der Zählschaltkreis 68 einen digitalen Wert erzeugen, der „– ein Differenzsignal mit einem Schwarzniveau + ein Differenzsignal mit einem Signalniveau” darstellt. Daher kann der Zählschaltkreis 68 einen digitalen Wert von dem Differenzsignal produzieren, welches erzeugt wird, indem das Signal, welches von dem ersten Pixel 10a stammt, von dem Signal abgezogen wird, welches von dem zweiten Pixel 10c stammt. In anderen Worten kann der Zählschaltkreis 68 einen digitalen Wert erzeugen, der die Energie des einfallenden Lichtes Q_A minus (–) die Energie des einfallenden Lichtes Q_CA repräsentiert, was oben unter Bezugnahme auf 1 beschrieben wurde. Es wurde oben beschrieben, dass die Differenz zwischen dem zweiten analogen Signal VQ_A und dem ersten analogen Signal VQ_CA berechnet wird, woraufhin das erhaltene Differenzsignal in ein digitales Signal umgewandelt wird. Jedoch kann die Differenz zwischen dem zweiten analogen Signal VQ_B und dem ersten analogen Signal VQ_CB auf ähnliche Weise berechnet werden, und das erhaltene Differenzsignal kann auf ähnliche Weise in ein digitales Signal umgewandelt werden. Folglich wird die Beschreibung einer Umwandlung von dem Differenzsignal zwischen dem zweiten analogen Signal VQ_B und dem ersten analogen Signal VQ_CB in einen digitalen Wert weggelassen.
Die Beziehung zwischen den Schwarzniveaus von VQ_CA und VQ_A ist zufällig, da die Beziehung von Rauschen im Augenblick der Signale abhängt. Beispielsweise kann, wie in 15 gezeigt ist, das zweite analoge Signal VQ_A mit dem Schwarzniveau höher sein als das erste analoge Signal VQ_CA mit dem Schwarzniveau. In diesem Fall ist der Zeitpunkt einer abfallenden Flanke von dem Signal, das von dem zweiten analogen Signal VQ_A mit dem Schwarzniveau abhängt, das von dem zweiten Komparator 62 ausgegeben wird, früher als der Zeitpunkt einer abfallenden Flanke von dem Signal in Abhängigkeit von dem ersten analogen Signal VQ_A mit dem Schwarzniveau, das von dem ersten Komparator 60 ausgegeben wird. Daher stellt das Differenzsignal, welches von dem Differenzschaltkreis 64 ausgegeben wird ”– das zweite analoge Signal VQ_A mit dem Schwarzniveau + das erste analoge Signal VQ_CA mit dem Schwarzniveau” dar, wobei die Vorzeichen (+, –) davon invertiert sind. Der Zählschaltkreis 68 zählt die Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal.
Wenn der Zeitraum, in welchem das Differenzsignal, welches von dem Differenzschaltkreis 64 in dem in 15 gezeigten Schwarzniveau-Zählzeitraum ausgegeben wird, im Niveau hoch ist, und der Zeitraum, in welchem das Differenzsignal, das von dem Differenzschaltkreis 64 in dem in 14 gezeigten Schwarzniveau-Zählzeitraum ausgegeben wird, im Niveau hoch ist, die gleiche Länge aufweisen, dann sind der Puls-Zählwert von der Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Schwarzniveau, gezählt in 15, und der Puls-Zählwert von der Pulsfolge, in Abhängigkeit von dem Differenzsignal mit dem Schwarzniveau, gezählt in 14, identisch zueinander, obwohl die Puls-Zählwerte unterschiedliche Vorzeichen aufweisen.
Da das zweite analoge Signal VQ_A mit dem Signalniveau im Niveau niedriger ist als das erste analoge Signal VQ_CA mit dem Signalniveau ist, wie in 15 gezeigt, der Zeitpunkt einer abfallenden Flanke von dem Signal in Abhängigkeit von dem zweiten analogen Signal VQ_A mit dem Signalniveau, das von dem zweiten Komparator 62 ausgegeben wird, später als der Zeitpunkt von einer abfallenden Flanke des Signals in Abhängigkeit von dem ersten analogen Signal VQ_CA mit dem Signalniveau, das von dem ersten Komparator 60 ausgegeben wird. Daher stellt das Differenzsignal mit dem Signalniveau, welches von dem Differenzschaltkreis 64 ausgegeben wird, „das zweite analoge Signal VQ_A mit dem Signalniveau minus (–) das erste analoge Signal VQ_CA mit dem Signalniveau” dar. Der Zählschaltkreis 68 zählt die Pulse der Pulsfolge in Abhängigkeit von dem Differenzsignal.
Wenn der Zeitraum, während welchem das Differenzsignal mit dem Signalniveau in 15 im Niveau hoch ist, und der Zeitraum, während welchem das Differenzsignal mit dem Signalniveau in 14 im Niveau hoch ist, die gleiche Länge haben, dann sind der Puls-Zählwert von der Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Signalniveau, die wie in 15 gezeigt gezählt wird, und der Puls-Zählwert von der Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Signalniveau, die wie in 14 gezeigt gezählt wird, identisch zueinander.
Auch wenn das erste analoge Signal VQ_CA und das zweite analoge Signal VQ_A zu dem ersten Komparator 60 und dem zweiten Komparator 62 gesendet werden, führt, wie in 15 gezeigt, der Zählschaltkreis 68 das Zweierkomplement-Steuer-/Regelverfahren durch, um den Zählwert in ein Zweierkomplement umzuwandeln, nach dem Schwarzniveau-Zählzeitraum und vor dem Signalniveau-Zählzeitraum. Daher ist der Zählschaltkreis 68 nicht dazu in der Lage, einen digitalen Wert zu erzeugen, welcher „die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA” darstellt, sondern der Zählschaltkreis 68 erzeugt einen digitalen Wert, der der gleiche ist wie der Zählwert, der in 14 gezeigt ist (d. h. ein digitaler Wert von einem Differenzsignal, das dadurch erzeugt wird, dass das Signal, welches von dem ersten Pixel 10a stammt, von dem Signal abgezogen wird, welches von dem zweiten Pixel 10c stammt).
Daher werden der erste Komparator 60 und der zweite Komparator 62 so eingestellt, dass der Zeitpunkt einer abfallenden Flanke von dem Signal, welches von dem zweiten Komparator 62 ausgegeben wird, später ist als der Zeitpunkt von einer abfallenden Flanke (dem Inversions-Zeitpunkt) von dem Signal, welches von dem ersten Komparator 60 ausgegeben wird, wodurch das Problem gelöst wird, dass der gleiche Zählwert erzeugt wird (die Vorzeichen davon können nicht bestimmt werden), wenn die Differenz die gleiche ist, auch wenn die Beziehung zwischen den Niveaus von VQ_A und VQ_CA unterschiedlich ist. In anderen Worten werden die Niveaus für den automatischen Nullabgleich von dem ersten Komparator 60 und dem zweiten Komparator 62 unterschiedlich gemacht.
16 ist ein Schaltplan einer Anordnung von dem ersten Komparator 60, und 17 ist ein Zeitablaufdiagramm, welches Operationen von dem ersten Komparator 60 zeigt. Da der zweite Komparator 62 die gleiche Anordnung wie der erste Komparator 60 aufweist, wird unten nur der erste Komparator 60 beschrieben. Eine Referenzspannung wird an einem Ende von einem Kondensator C3 angelegt, mit welchem der Schalter SW3 nicht verbunden ist, und das erste analoge Signal VQ_CA oder VQ_CB wird von dem ersten Pixel 10a oder 10b zu einem Ende eines Kondensators C4 eingegeben, mit welchem der Schalter SW4 nicht verbunden ist. Das erste analoge Signal VQ_CA oder VQ_CB von dem ersten Pixel 10a oder 10b umfasst das erste analoge Signal VQ_CA oder VQ_CB mit dem Schwarzniveau und das erste analoge Signal VQ_CA oder VQ_CB mit dem Signalniveau.
Die Wellenform der Referenzspannung weist ein Referenzniveau auf, vor der Rampen-Wellenform davon, für einen automatischen Nullabgleich des ersten Komparators 60. Wenn ein Pixel-Reset-Signal dem ersten Pixel 10a oder 10b zugeführt wird, wird das erste analoge Signal VQ_CA oder VQ_CB mit dem Schwarzniveau zu dem ersten Komparator 60 eingegeben. Danach, wenn die Referenzspannung, die ein Referenzniveau zum Durchführen eines automatischen Nullabgleichs von dem ersten Komparator 60 hat, zu dem ersten Komparator 60 eingegeben wird, wird ein PAZ1-Signal mit einem niedrigen Niveau zu dem Schalter SW3 und zu dem Schalter SW4 eingegeben, wodurch der Schalter SW3 und der Schalter SW4 eingeschaltet werden. Wenn der Schalter SW3 und der Schalter SW4 eingeschaltet werden, werden ein Knoten AZREF zwischen dem Schalter SW3 und dem Kondensator C3 und ein Knoten AZVSL zwischen dem Schalter SW4 und dem Kondensator C4 bei dem gleichen Potenzial gehalten. Der Kondensator C3 speichert Photoelektronen als eine erste Offset-Spannung (ein Spannungsniveau, das das Referenzniveau zum Durchführen eines automatischen Nullabgleichs des ersten Komparators 60 repräsentiert – das Spannungsniveau AZREF), und der Kondensator C4 speichert Photoelektronen als eine zweite Offsetspannung (ein Spannungsniveau, das das erste analoge Signal VQ_CA oder VQCB mit dem Schwarzniveau repräsentiert – das Spannungsniveau AZVSL). Das Verfahren, den Schalter SW3 und den Schalter SW4 einzuschalten, um das gleiche Potenzial an dem Knoten AZREF und dem Knoten AZVSL aufrecht zu erhalten, wird als Durchführung eines automatischen Nullabgleichs bezeichnet.
Danach wird das PAZ1-Signal mit einem hohen Niveau zu dem Schalter SW3 und dem Schalter SW4 eingegeben, wodurch der Schalter SW3 und der Schalter SW4 ausgeschaltet werden. Nachdem der Schalter SW3 und der Schalter SW4 ausgeschaltet wurden, variiert das AZREF-Spannungsniveau in Abhängigkeit von einer Änderung in der Referenzspannung (das AZREF-Spannungsniveau = die Referenzspannung – die erste Offsetspannung), und das AZVSL-Spannungsniveau variiert in Abhängigkeit von einer Änderung in dem ersten analogen Signal VQ_CA oder VQ_CB (das AZVSL-Spannungsniveau = das erste analoge Signal VQ_CA oder VQ_CB – die zweite Offsetspannung). Wenn das AZREF-Spannungsniveau größer ist als das AZVSL-Spannungsniveau, dann gibt der erste Komparator 60 ein Signal mit hohem Niveau aus. Wenn das AZREF-Spannungsniveau kleiner wird als das AZVSL-Spannungsniveau, dann invertiert der erste Komparator 60 das Ausgabesignal, wodurch ein Signal mit niedrigem Niveau ausgegeben wird. Die Spannung über den Kondensator C3 von dem zweiten Komparator 62 wird als eine dritte Offset-Spannung bezeichnet, und die Spannung über den Kondensator C4 wird als eine vierte Offset-Spannung bezeichnet. Das PAZ1-Signal wird durch einen nicht dargestellten Signal-Erzeugungsschaltkreis erzeugt.
Da der erste Komparator 60 und der zweite Komparator 62 die obigen Funktionen umfassen, ist das Referenzniveau zum Durchführen eines automatischen Nullabgleichs bei dem zweiten Komparator 62 niedriger als das Referenzniveau zur Durchführung eines automatischen Nullabgleichs für den ersten Komparator 60, um zu bewirken, dass der Inversionszeitpunkt des Signals, welches von dem zweiten Komparator 62 ausgegeben wird, später ist als der Inversionszeitpunkt des Signals, welches von dem ersten Komparator 60 ausgegeben wird. In anderen Worten weist die Referenzspannung ein erstes Referenzniveau auf, um einen automatischen Nullabgleich bei dem ersten Komparator 60 durchzuführen, und ein zweites Referenzniveau, um einen automatischen Nullabgleich bei dem zweiten Komparator 62 durchzuführen. Während die Referenzspannung bei dem ersten Referenzniveau in den ersten Komparator 60 eingegeben wird, werden der Schalter SW3 und der Schalter SW4 von dem ersten Komparator 60 eingeschaltet, um einen automatischen Nullabgleich bei dem ersten Komparator 60 durchzuführen. Während die Referenzspannung bei dem zweiten Referenzniveau zu dem zweiten Komparator 62 eingegeben wird, werden der Schalter SW3 und der Schalter SW4 von dem zweiten Komparator 62 eingeschaltet, um einen automatischen Nullabgleich bei dem zweiten Komparator 62 durchzuführen.
18 ist ein Zeitablaufdiagramm, welches Operationen von dem ersten Komparator 60 und dem zweiten Komparator 62 zeigt, die bei unterschiedlichen Niveaus automatisch auf Null abgeglichen werden.
Die Referenzspannung weist ein erstes Referenzniveau zum Durchführen eines automatischen Nullabgleichs bei dem ersten Komparator 60 auf, und ein zweites Referenzniveau zum Durchführen eines automatischen Nullabgleichs bei dem zweiten Komparator 62, vor dem Schwarzniveau-Zahlzeitraum. Wenn die Referenzspannung mit dem ersten Referenzniveau zu dem ersten Komparator 60 und dem zweiten Komparator 62 eingegeben wird, wird ein PAZ1-Signal mit niedrigem Niveau in den Schalter SW3 und den Schalter SW4 von dem ersten Komparator 60 eingegeben, wodurch der Schalter SW3 und der Schalter SW4 von dem ersten Komparator 60 eingeschaltet werden (Durchführen eines automatischen Nullabgleich bei dem ersten Komparator 60 mit dem ersten Referenzniveau). Wenn der Schalter SW3 und der Schalter SW4 von dem ersten Komparator 60 eingeschaltet werden, werden das AZREF-Spannungsniveau und das AZVSL-Spannungsniveau in dem ersten Komparator 60 zu dem gleichen Potenzial gebracht. Danach werden der Schalter SW3 und der Schalter SW4 von dem ersten Komparator 60 ausgeschaltet bevor die Referenzspannung von dem ersten Referenzniveau zu dem zweiten Referenzniveau übergeht.
Wenn die Referenzspannung bei dem zweiten Referenzniveau zu dem ersten Komparator 60 und dem zweiten Komparator 62 eingegeben wird, wird ein PAZ1-Signal mit niedrigem Niveau/Niveau zu dem Schalter SW3 und dem Schalter SW4 von dem zweiten Komparator 62 eingegeben, wodurch der Schalter SW3 und der Schalter SW4 von dem zweiten Komparator 62 eingeschaltet werden (automatischer Nullabgleich bei dem zweiten Komparator 62 mit dem zweiten Referenzniveau). Wenn der Schalter SW3 und der Schalter SW4 von dem zweiten Komparator 62 eingeschaltet werden, werden das AZREF-Spannungsniveau und das AZVSL-Spannungsniveau in dem zweiten Komparator 62 zu dem gleichen Potenzial gebracht. Danach werden der Schalter SW3 und der Schalter SW4 von dem zweiten Komparator 62 ausgeschaltet, bevor die Referenzspannung von dem zweiten Referenzniveau zu dem Anfangsniveau übergeht.
Wenn das AZREF-Spannungsniveau größer ist als das AZVSL-Spannungsniveau in dem ersten Komparator 60, dann gibt der erste Komparator 60 ein Signal mit hohem Niveau aus. Wenn das AZREF-Spannungsniveau kleiner wird als das AZVSL-Spannungsniveau, dann invertiert der erste Komparator 60 das Ausgabesignal, wodurch ein Signal mit niedrigem Niveau ausgegeben wird. Wenn das AZREF-Spannungssignal größer ist als das AZVSL-Spannungssignal in dem zweiten Komparator 62, dann gibt der zweite Komparator 62 ein Signal mit hohem Niveau aus. Wenn das AZREF-Spannungsniveau kleiner wird als das AZVSL-Spannungsniveau, dann invertiert der zweite Komparator 62 das Ausgabesignal, wodurch ein Signal mit niedrigem Niveau ausgegeben wird. Da das zweite Referenzniveau niedriger ist als das erste Referenzniveau, tritt der Zeitpunkt, zu welchem die Signalausgabe von dem zweiten Komparator 62 von hohem Niveau zu niedrigem Niveau wechselt, später auf als der Zeitpunkt, zu welchem die Signalausgabe von dem ersten Komparator 60 von dem hohen Niveau zu dem niedrigen Niveau wechselt.
Auch wenn die zweiten analogen Signale VQ_A, VQ_B im Niveau höher sind als die ersten analogen Signale VQ_CA, VQ_CB, kann der Zeitpunkt von einer abfallenden (negativ werdenden) Flanke von einem Signal, das von dem zweiten Komparator in Abhängigkeit von den zweiten analogen Signalen VQ_A, VQ_B ausgegeben wird, daher später gemacht werden als der Zeitpunkt von einer abfallenden (negativ werdenden) Flanke von einem Signal, welches von dem ersten Komparator 60 in Abhängigkeit von den ersten analogen Signalen VQ_CA, VQ_CB ausgegeben wird, so dass digitale Werte, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren, wie in 1 beschrieben, erzeugt werden können.
Wie oben beschrieben, können die digitalen Werte, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren, erzeugt werden, indem das analoge Signal, welches die Energie des einfallende Lichts Q_CA oder Q_CB repräsentiert, von dem analogen Signal abgezogen wird, welches die Energie des einfallenden Lichts Q_A oder Q_B repräsentiert.
Wenn die Pulse der Pulsfolge, die von dem ersten analogen Signal VQ_CA, dem ersten analogen Signal VQ_CB, dem zweiten analogen Signal VQ_A und dem zweiten analogen Signal VQ_B abhängen, gezählt werden, dann wird die Anzahl von Zählschaltkreisen 68 erhöht, was doppelt so viele Zählschaltkreisen erfordert, wie die Anzahl von Zählschaltkreisen 68 gemäß dem vorliegenden Ausführungsbeispiel. Daher werden die Menge von verbrauchter elektrischer Energie und die Menge von ausgegebenen Daten erhöht, während zusätzlich der Chipbereich, der von den Zählschaltkreisen eingenommen wird, ebenfalls erhöht wird. Gemäß dem vorliegenden Ausführungsbeispiel wird jedoch, da die Zählschaltkreisen 68 geteilt werden, die Zahl von Zählschaltkreisen um eine Hälfte reduziert, und daher wird die Menge von verbrauchter elektrischer Energie und die Menge von ausgegebenen Daten reduziert. Weiterhin kann, da der Chipbereich, der von den Zählschaltkreisen eingenommen wird, reduziert ist, eine hoch integrierte Festkörper-Bildsensoreinrichtung bereitgestellt werden. Weiterhin kann aufgrund der Tatsache, dass eine reduzierte Anzahl von Zählschaltkreisen 68 verwendet werden, die als Rauschquellen dienen, Rauschen reduziert werden.
Modifikation 1
Gemäß Modifikation 1 umfasst die Festkörper-Bildsensoreinrichtung 30 einen AD-Wandler 90, wie in 19 gezeigt, anstelle von dem in 8 gezeigten AD-Wandler 36. Teile davon, die die gleichen Funktionen aufweisen wie diejenigen von dem AD-Wandler 36, der in 8 gezeigt ist, werden durch ähnliche Bezugszeichen gekennzeichnet, und solche Merkmale werden unten nicht beschrieben. Der AD-Wandler 90 umfasst einen dritten Komparator 100, einen Beurteilungsschaltkreis 102 und einen Komplement-Steuer-/Regelschaltkreis 104 zusätzlich zu dem ersten Komparator 60, dem zweiten Komparator 62, dem Differenzschaltkreis 64, dem UND-Schaltkreis 66 und dem Zählschaltkreis 68.
Der dritte Komparator 100 vergleicht das erste analoge Signal VQ_CA oder VQ_CB, das von dem ersten Pixel 10a oder 10b ausgegeben wird, mit dem zweiten analogen Signal VQ_A oder VQ_B, das von dem zweiten Pixel 10c oder 10d ausgegeben wird. Das zweite analoge Signal VQ_A oder VQ_B wird zu dem positiven Anschluss von dem dritten Komparator 100 eingegeben, wohingegen irgendeines von dem ersten analogen Signal VQ_CA oder VQ_CB oder dem zweiten analogen Signal Q_A oder VQ_B durch einen Schalter SW5 zu dem negativen Anschluss von dem dritten Komparator 100 eingegeben wird.
Der dritte Komparator 100 weist die gleiche Konfiguration auf wie der erste Komparator 60. Bevor der dritte Komparator 100 das erste analoge Signal VQ_CA oder VQ_CB mit dem zweiten analogen Signal VQ_A oder VQ_B vergleicht, wird das zweite analoge Signal VQ_A oder VQ_B durch den Schalter SW5 zu dem negativen Anschluss von dem dritten Komparator 100 eingegeben. In diesem Fall wird das zweite analoge Signal VQ_A oder VQ_B zu den positiven und negativen Anschlüssen von dem dritten Komparator 100 eingegeben, woraufhin ein automatischer Nullabgleich bei dem dritten Komparator 100 durchgeführt wird. Genauer werden der Schalter SW3 und der Schalter SW4 von dem dritten Komparator 100 eingeschaltet. Danach wird das erste analoge Signal VQ_CA oder VQ_CB eingegeben, durch den Schalter SW5, zu dem dritten Komparator 100.
Der dritte Komparator 100 vergleicht das erste analoge Signal VQ_CA oder VQ_CB mit dem zweiten analogen Signal VQ_A oder VQ_B zu einem ersten Vergleichszeitpunkt nachdem der Schwarzniveau-Zählzeitraum beendet ist und bevor ein Pixel-Ladungstransfer-Signal zu dem Pixel 10 geliefert wurde, und zu einem zweiten Vergleichszeitpunkt, nachdem das Pixel-Ladungstransfer-Signal zu dem Pixel 10 geliefert wurde, und bevor der Signalniveau-Zählzeitraum beginnt. Wenn das zweite analoge Signal VQ_A oder VQ_B größer ist als das erste analoge Signal VQ_CA oder VQ_CB, dann gibt der dritte Komparator 100 ein Signal mit hohem Niveau aus. Wenn das zweite analoge Signal VQ_A oder VQ_B kleiner als das erste analoge Signal VQ_CA oder VQ_CB ist, dann gibt der dritte Komparator 100 ein Signal mit niedrigem Niveau aus. Zu dem ersten Vergleichszeitpunkt vergleicht der dritte Komparator 100 das erste analoge Signal VQ_CA oder VQ_CB mit dem Schwarzniveau mit dem zweiten analogen Signal VQ_A oder VQ_B mit dem Schwarzniveau. Zu dem zweiten Vergleichszeitpunkt vergleicht der dritte Komparator 100 das erste analoge Signal VQ_CA oder VQ_CB mit dem Signalniveau mit dem zweiten analogen Signal VQ_A oder VQ_B mit dem Signalniveau.
Das Vergleichsergebnis von dem dritten Komparator 100 wird zu dem Beurteilungsschaltkreis 102 eingegeben. Der Beurteilungsschaltkreis 102 beurteilt, ob der Zählwert in ein Zweierkomplement umgewandelt werden sollte, in einem oder beiden von einem ersten Komplement-Umwandlungszeitraum nach dem Schwarzniveau-Zählzeitraum und vor dem Signalniveau-Zählzeitraum, und einem zweiten Komplement-Umwandlungszeitraum nach dem Signalniveau-Zählzeitraum, oder ob der Zählwert in beiden diesen Zeiträumen nicht in ein Zweierkomplement umgewandelt werden sollte.
Auf Basis von dem Beurteilungsergebnis von dem Beurteilungsschaltkreis 102 steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und den Puls-Erzeugungsschaltkreis 76, um eine Durchführung oder Nicht-Durchführung von dem Zweierkomplement-Umwandlungsverfahren von dem Zählschaltkreis 68 zu steuern/regeln.
20 ist ein Blockdiagramm einer Anordnung des Beurteilungsschaltkreis es 102. Der Beurteilungsschaltkreis 102 umfasst einen XNOR-Schaltkreis 106. Ein Vergleichsergebnis-Signal A, das in den XNOR-Schaltkreis 106 eingegeben wird, ist ein Signal, das repräsentativ ist für das Vergleichsergebnis von dem dritten Komparator 100 zu dem ersten Vergleichszeitpunkt. Ebenfalls ist ein Vergleichsergebnis-Signal B, das zu dem XNOR-Schaltkreis 106 eingegeben wird, ein Signal, das repräsentativ für das Vergleichsergebnis von dem dritten Komparator 100 zu dem zweiten Vergleichszeitpunkt ist. Der Beurteilungsschaltkreis 102 gibt ein Beurteilungssignal α auf Basis von dem Vergleichsergebnis-Signal A und dem Vergleichsergebnis-Signal B aus. Der Beurteilungsschaltkreis 102 gibt ebenfalls das Vergleichsergebnis-Signal B direkt als ein Beurteilungssignal β aus. Das Beurteilungssignal α liefert Informationen, die anzeigen, ob der Zählwert in dem ersten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt werden sollte oder nicht. Das Beurteilungssignal β liefert Informationen darüber, ob der Zählwert in dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt werden sollte oder nicht.
21 ist ein Diagramm, welches eine Wahrheitstabelle zeigt, die aus den Vergleichsergebnis-Signalen und den Beurteilungssignalen gebildet ist. Wenn sowohl das Vergleichsergebnis-Signal A und als auch das Vergleichsergebnis-Signal B Signale mit niedrigem Niveau sind, dann ist das Beurteilungssignal α ein Signal mit hohem Niveau und das Beurteilungssignal β ist ein Signal mit niedrigem Niveau. Wenn das Vergleichsergebnis-Signal A ein Signal mit hohem Niveau ist und das Vergleichsergebnis-Signal β ein Signal mit niedrigem Niveau ist, dann sind sowohl das Beurteilungssignal α als auch das Beurteilungssignal β Signale mit niedrigem Niveau. Wenn das Vergleichsergebnis-Signal A ein Signal mit niedrigem Niveau ist und das Vergleichsergebnis-Signal B ein Signal mit hohem Niveau ist, dann ist das Beurteilungssignal α ein Signal mit niedrigem Niveau und das Beurteilungssignal β ist ein Signal mit hohem Niveau. Wenn sowohl das Vergleichsergebnis-Signal A als auch das Vergleichsergebnis-Signal B Signale mit hohem Niveau sind, dann sind sowohl das Beurteilungssignal α als auch das Beurteilungssignal β Signale mit hohem Niveau.
Wenn das Beurteilungssignal ein Signal mit hohem Niveau ist, dann zeigt das Beurteilungssignal an, dass der Beurteilungsschaltkreis 102 beurteilt hat, dass der Zählwert zu einem Zweierkomplement umgewandelt werden sollte. Wenn das invertierte Signal ein Signal mit niedrigem Niveau ist, dann zeigt das invertierte Signal an, dass der Beurteilungsschaltkreis 102 beurteilt hat, dass der Zählwert nicht in ein Zweierkomplement umgewandelt werden sollte.
Ein Beispiel von Operationen der Festkörper-Bildsensoreinrichtung 30 gemäß Modifikation 1 wird unten unter Bezugnahme auf die Zeitablaufdiagramme beschrieben, die in 22 bis 25 dargestellt sind. In 22 bis 25 wird die Differenz zwischen dem zweiten analogen Signal VQ_A und dem ersten analogen Signal VQ_CA bestimmt und in einen digitalen Wert umgewandelt. Eine Umwandlung von dem Differenzsignal zwischen dem zweiten analogen Signal VQ_B und dem ersten analogen Signal VQ_CB wird auf die gleiche Weise gehandhabt wie eine Umwandlung von dem Differenzsignal zwischen dem zweiten analogen Signal VQ_A und dem ersten analogen Signal VQ_CA, und dieses Merkmal wird unten nicht beschrieben.
Wenn das erste analoge Signal VQ_CA, welches eines mit Schwarzniveau ist, von dem ersten Pixel 10a durch die vertikale Signalleitung 40 ausgelesen wird, dann wird das erste analoge Signal VQ_CA zu dem negativen Anschluss von dem ersten Komparator 60 eingegeben. Wenn das zweite analoge Signal VQ_A, welches eines mit einem Schwarzniveau ist, von dem zweiten Pixel 10c durch die vertikale Signalleitung 38 ausgelesen wird, wird das zweite analoge Signal VQ_A zu dem negativen Anschluss von dem zweiten Komparator 62 eingegeben. Gemäß Modifikation 1 kann das Niveau zum Durchführen eines automatischen Nullabgleichs bei dem ersten Komparator 60 das gleiche sein wie das Niveau zum Durchführen eines automatischen Nullabgleichs bei dem zweiten Komparator 62.
Zu dem ersten Vergleichszeitpunkt, nachdem der erste AD-Umwandlungszeitraum beendet ist und bevor ein Pixel-Ladungstransfer-Signal dem Pixel 10 zugeführt wird, vergleicht der dritte Komparator 100 das erste analoge Signal VQ_CA mit dem zweiten analogen Signal VQ_A, und gibt ein Vergleichsergebnis-Signal A an den Beurteilungsschaltkreis 102 aus, das repräsentativ ist für das Vergleichsergebnis.
Zu dem ersten Vergleichszeitpunkt, der in 22 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal A, das ein niedriges Niveau hat, zu dem Beurteilungsschaltkreis 102 aus, da das erste analoge Signal VQ_CA größer ist als das zweite analoge Signal VQ_A. Zu dem ersten Vergleichszeitpunkt, der in 23 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal A, das ein hohes Niveau hat, zu dem Beurteilungsschaltkreis 102 aus, da das erste analoge Signal VQ_CA kleiner ist als das zweite analoge Signal VQ_A. Zu dem ersten Vergleichszeitpunkt, der in 24 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal A, das ein niedriges Niveau hat, zu dem Beurteilungsschaltkreis 102 aus, da das erste analoge Signal VQ_CA größer ist als das zweite analoge Signal VQ_A. Zu dem ersten Vergleichszeitpunkt, der in 25 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal A, das ein hohes Niveau hat, zu dem Beurteilungsschaltkreis 102 aus, da das erste analoge Signal VQ_CA kleiner ist als das zweite analoge Signal VQ_A.
Zu dem zweiten Vergleichszeitpunkt, nachdem das Pixel-Ladungstransfer-Signal dem Pixel 10 zugeführt wurde und bevor der zweite AD-Umwandlungszeitraum begonnen hat, vergleicht der dritte Komparator 100 das erste analoge Signal VQ_CA mit dem zweiten analogen Signal VQ_A und gibt ein Vergleichsergebnis-Signal B an den Beurteilungsschaltkreis 102 ab, das repräsentativ ist für das Vergleichsergebnis.
Zu dem zweiten Vergleichszeitpunkt, der in 22 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal B mit einem niedrigen Niveau an den Beurteilungsschaltkreis 102 ab, da das erste analoge Signal VQ_CA größer ist als das zweite analoge Signal VQ_A. Zu dem zweiten Vergleichszeitpunkt, der in 23 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal A mit einem niedrigen Niveau an den Beurteilungsschaltkreis 102 ab, da das erste analoge Signal VQ_CA größer ist als das zweite analoge Signal VQ_A. Zu dem zweiten Vergleichszeitpunkt, der in 24 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal B mit einem hohen Niveau an den Beurteilungsschaltkreis 102 ab, da das erste analoge Signal VQ_CA kleiner ist als das zweite analoge Signal VQ_A. Zu dem zweiten Vergleichszeitpunkt, der in 25 gezeigt ist, gibt der dritte Komparator 100 ein Vergleichsergebnis-Signal B mit einem hohen Niveau an den Beurteilungsschaltkreis 102 ab, da das erste analoge Signal VQ_CA kleiner ist als das zweite analoge Signal VQ_A.
Auf Basis des Vergleichsergebnis-Signals A und das Vergleichsergebnis-Signals B gibt der Beurteilungsschaltkreis 102 ein Beurteilungssignal α und ein Beurteilungssignal β an den Komplement-Steuer-/Regelschaltkreis 104 aus. Wie in der Wahrheitstabelle von 21 in Bezug auf das in 22 gezeigte Zeitablaufdiagramm gezeigt, gibt der Beurteilungsschaltkreis 102, da das Vergleichsergebnis-Signal A ein niedriges Niveau und das Vergleichsergebnis-Signal B ein niedriges Niveau aufweist, ein Beurteilungssignal α, das ein hohes Niveau aufweist, und ein Beurteilungssignal β, das ein niedriges Niveau aufweist, an den Komplement-Steuer-/Regelschaltkreis 104 aus. In Bezug auf das in 23 gezeigte Zeitablaufdiagramm gibt der Beurteilungsschaltkreis 102, da das Vergleichsergebnis-Signal A ein hohes Niveau aufweist und das Vergleichsergebnis-Signal B ein niedriges Niveau aufweist, ein Beurteilungssignal α, das ein niedriges Niveau aufweist, und ein Beurteilungssignal β, das ein niedriges Niveau aufweist, zu dem Komplement-Steuer-/Regelschaltkreis 104 aus.
In Bezug auf das in 24 gezeigte Zeitablaufdiagramm gibt der Beurteilungsschaltkreis 102, da das Vergleichsergebnis-Signal A ein niedriges Niveau aufweist und das Vergleichsergebnis-Signal B ein hohes Niveau aufweist, ein Beurteilungssignal α, das ein niedriges Niveau aufweist, und ein Beurteilungssignal β, das ein hohes Niveau aufweist, an den Komplement-Steuer-/Regelschaltkreis 104 aus. Da das Vergleichsergebnis-Signal A ein hohes Niveau aufweist und das Vergleichsergebnis-Signal B ein hohes Niveau aufweist gibt in Bezug auf das in 25 gezeigte Zeitablaufdiagramm der Beurteilungsschaltkreis 102 ein Beurteilungssignal α, das ein hohes Niveau aufweist, und ein Beurteilungssignal β, das ein hohes Niveau aufweist, an den Komplement-Steuer-/Regelschaltkreis 104 aus.
Auf Basis der Beurteilungssignale α und β steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 eine Durchführung oder Nicht-Durchführung von dem Zweierkomplement-Umwandlungsverfahren von dem Zählschaltkreis 68. Auf Basis von dem Beurteilungssignal α steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und den Puls-Erzeugungsschaltkreis 76 von dem Zählschaltkreis 68, so dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt wird, oder nicht. Auf Basis von dem Beurteilungssignal β steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und den Puls-Erzeugungsschaltkreis 76 von dem Zählschaltkreis 68, so dass der Zählwert während dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt wird, oder nicht.
Da das Beurteilungssignal α eines mit hohem Niveau ist, führt in 22 der Komplement-Steuer-/Regelschaltkreis 104 ein Steuer-/Regelverfahren durch, um den Zählwert während dem ersten Komplement-Umwandlungszeitraum in ein Zweierkomplement umzuwandeln. Genauer steuert/regelt der Komplement-Steuer-/Regelschaltkreis während dem ersten Komplement-Umwandlungszeitraum die Auswahlschaltkreise 72 so, dass sie von einem Zustand a zu einem Zustand b zu einem Zustand c und zurück zu einem Zustand a wechseln. Danach steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Puls-Erzeugungsschaltkreis 76, um einen Puls zu erzeugen, und gibt den Puls zu dem ersten Auswahlschaltkreis 72 ein, um den Zählwert in ein Zweierkomplement umzuwandeln. Wenn der erste Komplement-Umwandlungszeitraum zu einem Ende kommt, beginnt der zweite AD-Umwandlungszeitraum (d. h. eine Pulsfolge in Abhängigkeit von dem Differenzsignal mit dem Signalniveau wird von dem UND-Schaltkreis 66 eingegeben).
Da das Beurteilungssignal β ein niedriges Niveau hat, führt der Komplement-Steuer-/Regelschaltkreis 104 nicht ein Steuer-/Regelverfahren durch, um den Zählwert während dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umzuwandeln. Genauer steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 die Auswahlschaltkreise 72 während dem zweiten Komplement-Umwandlungszeitraum, um die Auswahlschaltkreise 72 in einem Zustand a zu halten, und steuert/regelt den Puls-Erzeugungsschaltkreis 76 oder das Ausgabesignal von dem Puls-Erzeugungsschaltkreis 76 so, dass verhindert wird, dass ein Puls erzeugt wird. Auf diese Weise wird ein digitaler Wert erzeugt, welcher die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentiert.
Da in 23 die Beurteilungssignale α und β ein niedriges Niveau haben, führt der Komplement-Steuer-/Regelschaltkreis 104 ein Steuer-/Regelverfahren zum Umwandeln von dem Zählwert in ein Zweierkomplement während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum nicht durch. Genauer steuert/regelt während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum der Komplement-Steuer-/Regelschaltkreis 104 die Auswahlschaltkreise 72, um die Auswahlschaltkreise 72 in einem Zustand a zu halten und steuert/regelt den Puls-Erzeugungsschaltkreis 76 oder das Ausgabesignal von dem Puls-Erzeugungsschaltkreis 76, um zu verhindern, dass ein Puls erzeugt wird. Auf diese Weise werden digitale Werte erzeugt, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA, und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren.
Da in 24 das Beurteilungssignal α ein niedriges Niveau hat, führt der Komplement-Steuer-/Regelschaltkreis 104 ein Steuer-/Regelverfahren zum Umwandeln des Zählwerts in ein Zweierkomplement während dem ersten Komplement-Umwandlungszeitraum nicht durch. Genauer steuert/regelt während dem ersten Komplement-Umwandlungszeitraum der Komplement-Steuer-/Regelschaltkreis 104 die Auswahlschaltkreise 72, um die Auswahlschaltkreise 72 in einem Zustand a zu halten, und steuert/regelt den Puls-Erzeugungsschaltkreis 76, um zu verhindern, dass ein Puls erzeugt wird.
Da das Beurteilungssignal β ein hohes Niveau hat, führt der Komplement-Steuer-/Regelschaltkreis 104 ein Steuer-/Regelverfahren zum Umwandeln des Zählwerts in ein Zweierkomplement während dem zweiten Komplement-Umwandlungszeitraum durch. Genauer steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 während dem zweiten Komplement-Umwandlungszeitraum die Auswahlschaltkreise 72, so dass diese von einem Zustand a zu einem Zustand b zu einem Zustand c und zurück zu einem Zustand a wechseln. Danach steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Puls-Erzeugungsschaltkreis 76, um einen Puls zu erzeugen, und gibt den Puls zu dem ersten Auswahlschaltkreis 72 ein, um den Zählwert in ein Zweierkomplement umzuwandeln. Auf diese Weise werden digitale Werte erzeugt, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA, und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren.
Da die Beurteilungssignale α, β in 25 ein hohes Niveau aufweisen, führt der Komplement-Steuer-/Regelschaltkreis 104 ein Steuer-/Regelverfahren durch, um den Zählwert während dem ersten Komplement-Umwandlungszeitraum und während dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umzuwandeln. Genauer steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum die Auswahlschaltkreise 72, so dass diese von einem Zustand a zu einem Zustand b zu einem Zustand c und zurück zu einem Zustand a wechseln. Danach steuert/regelt der Komplement-Steuer-/Regelschaltkreis 104 den Puls-Erzeugungsschaltkreis 76, um einen Puls zu erzeugen, woraufhin der Puls zu dem ersten Auswahlschaltkreis 72 eingegeben wird, um den Zählwert in ein Zweierkomplement umzuwandeln. Auf diese Weise werden digitale Werte erzeugt, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA, und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren.
Zu dem ersten Vergleichszeitpunkt werden, wie oben beschrieben, die zweiten analogen Signale VQ_A, VQ_B mit dem Schwarzniveau und die ersten analogen Signale VQ_CA, VQ_CB mit dem Schwarzniveau miteinander verglichen, und zu dem zweiten Vergleichszeitpunkt werden die zweiten analogen Signale VQ_A, VQ_B mit dem Signalniveau und die ersten analogen Signale VQ_A, VQ_B mit dem Schwarzniveau miteinander verglichen, um zu beurteilen, ob der Zählwert während dem ersten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt werden sollte oder nicht, und um ebenfalls zu beurteilen, ob der Zählwert während dem zweiten Komplement-Umwandlungszeitraum in ein Zweierkomplement umgewandelt werden sollte oder nicht. Danach wird auf Basis der Beurteilungsergebnisse eine Durchführung oder Nicht-Durchführung von dem Zweierkomplement-Umwandlungsverfahren während dem ersten und dem zweiten Komplement-Umwandlungszeitraum gesteuert/geregelt.
Auch wenn die zweiten analogen Signale VQ_A, VQ_B mit dem Schwarzniveau im Niveau höher sind als die ersten analogen Signale VQ_CA, VQ_CB mit dem Schwarzniveau, oder wenn die zweiten analogen Signale VQ_A, VQ_B mit Signalniveau im Niveau höher sind als die ersten analogen Signale VQ_CA, VQ_CB mit dem Schwarzniveau, ist es folglich möglich, einen Signalwert zu erzeugen, welcher die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA oder die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentiert. Wie in und 24 und 25 gezeigt, können die Pulse auch gezählt werden, wenn der Zählwert (digitaler Wert), der von dem Zählschaltkreis 68 erzeugt wird, negativ ist. Insofern, als der AD-Wandler 90 das analoge Signal, welches die Energie des einfallenden Lichts Q_CA oder Q_CB von dem analogen Signal subtrahiert, welches die Energie des einfallenden Lichts Q_A oder Q_B repräsentiert, ist es möglich, digitale Werte zu erzeugen, welche die Energie des einfallenden Lichts Q_A minus (–) die Energie des einfallenden Lichts Q_CA und die Energie des einfallenden Lichts Q_B minus (–) die Energie des einfallenden Lichts Q_CB repräsentieren. Daher bietet Modifikation 1 die gleichen Vorteile wie das oben beschriebene Ausführungsbeispiel.
Modifikation 2
In dem obigen Ausführungsbeispiel werden die ersten analogen Signale VQ_CA, VQ_CB und die zweiten analogen Signale VQ_A, VQ_B jeweils aus unterschiedlichen ersten Pixeln 10a, 10b und unterschiedlichen zweiten Pixeln 10c, 10d erhalten. Gemäß Modifikation 2 werden jedoch die ersten analogen Signale VQ_CA, VQ_CB und die zweiten analogen Signale VQ_A, VQ_B von einem Pixel erhalten.
Gemäß Modifikation 2 wird ein Einheitspixel (nachfolgend einfach als Pixel bezeichnet) 108 anstelle von dem in 2 bis 7 gezeigten Pixel 10 verwendet. Das Pixel 108 umfasst einen Photodetektor 110, Kondensatoren C10 bis C13, Schaltelemente SW10 bis SW22, einen FD 112, eine Photoelektronen-Ausgabe 114, einen Pixel-Verstärker 116, einen FD 118, eine Photoelektronen-Ausgabe 120, einen Pixelverstärker 122, einen FD 124, eine Photoelektronen-Ausgabe 126, einen Pixelverstärker 128, einen FD 130, eine Photoelektronen-Ausgabe 132 und einen Pixelverstärker 134.
Die Kondensatoren C10 bis C13 sind jeweils mit dem Photodetektor 110 durch die Schalter SW10, SW13, SW16, SW19 verbunden. Wenn einer von den Schaltern SW10, SW13, SW16, SW19 eingeschaltet wird, wird ein in dem Photodetektor 110 gespeichertes Photoelektron zu einem von den Kondensatoren C10 bis C13 übertragen. Wenn beispielsweise der Schalter SW16 eingeschaltet wird, wird ein Photoelektron, das durch photoelektrische Umwandlung durch den Photodetektor 110 erzeugt wird, zu dem Kondensator C12 übertragen und dort gespeichert. Ein durch den Photodetektor 110 in dem ersten Belichtungszeitraum und während dem ersten Auftreten davon erzeugtes Photoelektron wird zu dem Kondensator C11 übertragen, und ein Photoelektron, welches in dem Photodetektor 110 in dem ersten Belichtungszeitraum und während des zweiten Auftretens davon gespeichert wird, wird zu dem Kondensator C10 übertragen. Der Kondensator C10 und der Kondensator C11 fungieren jeweils als erste Photoelektronen-Speichereinheiten. Ein Photoelektron, das in dem Photodetektor 110 in einem zweiten Belichtungszeitraum und während des ersten Auftretens davon gespeichert wird (ein Zeitraum, in welchem Licht, das von dem Gegenstand reflektiert wird, der durch die Beleuchtungseinheit beleuchtet wird, und Umgebungslicht für eine vorbestimmte Zeit detektiert werden, während der Gegenstand durch die Beleuchtungseinheit beleuchtet wird), wird zu dem Kondensator C13 übertragen, und ein Photoelektron, das in dem Photodetektor 110 in dem zweiten Belichtungszeitraum und während des zweiten Auftretens davon gespeichert wird (ein Zeitraum, in welchem Licht für eine vorbestimmte Zeitdauer detektiert wird, nachdem die Beleuchtungseinheit damit aufgehört hat, den Gegenstand zu beleuchten), wird zu dem Kondensator C12 übertragen. Der Kondensator C12 und der Kondensator C13 fungieren jeweils als zweite Photoelektronen-Speichereinheiten. Die Kondensatoren C10 bis C13 können Photoelektronen speichern, die durch photoelektrische Umwandlung in einem oder mehreren Belichtungszeiträumen erzeugt wurden.
Die FDs 112, 118, 124, 130 sind jeweils mit den Kondensatoren C10 bis C13 durch die Schalter SW11, SW14, SW17, SW20 verbunden. Wenn die Schalter SW11, SW14, SW17, SW20 eingeschaltet werden, werden Photoelektronen, die in den Kondensatoren C10 bis C13 vorliegen, zu den FDs 112, 118, 124, 130 übertragen. Die Schalter SW11, SW14, SW17, SW20 werden selektiv ein- und ausgeschaltet, wenn die Schalter SW11, SW14, SW17, SW20 mit Pixel-Ladungstransfer-Signalen beliefert werden.
Die FDs 112, 118, 124, 130 sind jeweils mit den Photoelektronen-Ausgaben 114, 120, 126, 132 durch die Schalter SW12, SW15, SW18, SW21 verbunden. Wenn die Schalter SW12, SW15, SW18, SW21 eingeschaltet werden, werden Photoelektronen, die in den FDs 112, 118, 124, 130 vorliegen, durch die Photoelektronen-Ausgaben 114, 120, 126, 132 ausgegeben. Den Photoelektronen-Ausgaben 114, 120, 126, 132 wird eine positive Energiequellen-Spannung VDD von einer nicht illustrierten Energiequelle zugeführt. Die Schalter SW12, SW15, SW18, SW21 werden selektiv ein und ausgeschaltet, wenn den Schaltern SW12, SW15, SW18, SW21 Pixel-Reset-Signale zugeführt werden.
Die Pixel-Verstärker 116, 122, 128, 134 verstärken die jeweiligen Spannungen von den FDs 112, 118, 124, 130. Eine vertikale Signalleitung 38, zu welcher die zweiten analogen Signale VQ_A von dem Pixelverstärker 128 ausgegeben werden, ist mit dem Pixelverstärker 128 verbunden. Eine vertikale Signalleitung 40, zu welcher die ersten analogen Signale VQ_CA von dem Pixelverstärker 116 ausgegeben werden, ist mit dem Pixelverstärker 116 verbunden. Eine vertikale Signalleitung 42, zu welcher die zweiten analogen Signale VQ_B von dem Pixelverstärker 134 ausgegeben werden, ist mit dem Pixelverstärker 134 verbunden. Eine vertikale Signalleitung 44, zu welcher die ersten analogen Signale VQ_CB von dem Pixelverstärker 122 ausgegeben werden, ist mit dem Pixelverstärker 122 verbunden.
Das Pixel 108 detektiert den in 1 gezeigten Lichtstrahl, wodurch Photoelektronen, die in dem Photodetektor 110 in jeweiligen Belichtungszeiträumen gespeichert werden, zu den Kondensatoren C10 bis C13 übertragen werden. Danach werden den Schaltern SW12, SW15, SW18, SW21 Pixel-Reset-Signale mit einem hohen Niveau zugeführt, um zu ermöglichen, dass die Photoelektronen, die in den FDs 112, 118, 124, 130 vorliegen, durch die Photoelektronen-Ausgaben 114, 120, 126, 132 ausgegeben werden, und danach werden den Schaltern SW12, SW15, SW18, SW21 Pixel-Reset-Signale mit einem niedrigen Niveau zugeführt. Zu dieser Zeit werden das zweite analoge Signal VQ_A mit dem Schwarzniveau, das erste analoge Signal VQ_CA mit dem Schwarzniveau, das zweite analoge Signal VQ_B mit dem Schwarzniveau und das erste analoge Signal VQ_CB mit dem Schwarzniveau jeweils von den vertikalen Signalleitungen 38, 40, 42, 44 ausgelesen.
Danach werden den Schaltern SW11, SW14, SW17, SW20 Pixel-Ladungstransfer-Signale mit einem hohen Niveau zugeführt, so dass die Photoelektronen, die in den Kondensatoren C10 bis C13 vorliegen, übertragen werden, und danach werden den Schaltern SW11, SW14, SW17, SW20 Pixel-Ladungstransfer-Signale mit einem niedrigen Niveau zugeführt. Zu dieser Zeit werden das zweite analoge Signal VQ_A mit dem Signalniveau, das erste analoge Signal VQ_CA mit dem Signalniveau, das zweite analoge Signal VQ_B mit dem Signalniveau und das erste analoge Signal VQ_CB mit dem Signalniveau jeweils von den vertikalen Signalleitungen 38, 40, 42, 44 ausgelesen.
In dem obigen Ausführungsbeispiel umfasst die Pixel-Anordnung 32 eine Anordnung von Pixeln 10, von denen jedes einen einzelnen Photodetektor 12 und eine einzelne Photoelektronen-Speichereinheit umfasst.
Gemäß Modifikation 2 umfasst die Pixel-Anordnung 32 jedoch eine Anordnung von Pixeln 108, von denen jedes einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten (Kondensatoren C10 bis C13) umfasst.
27 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung gemäß Modifikation 2 zeigt. Wie in 27 gezeigt, umfasst jedes von den Pixeln 108 der Pixel-Anordnung 32 von der Festkörper-Bildsensoreinrichtung 30 einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten. In 27 ist zu illustrativen Zwecken nur ein Pixel 108 als in der Pixel-Anordnung 32 enthalten gezeigt. Die Pixel-Anordnung 32 kann jedoch eine Anordnung von Pixeln 108 umfassen.
Eine Photoelektronen-Ausgabe 136 ist mit dem Photodetektor 110 durch einen Schalter SW22 verbunden. Die Photoelektronen-Ausgabe 136 wird mit einer positiven Energiequellen-Spannung VDD von einer nicht illustrierten Energiequelle versorgt. Wenn der Schalter SW22 eingeschaltet wird, wird das Photoelektron, das in dem Photodetektor 110 vorliegt, abgeführt.
Modifikation 3
28 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung 30 gemäß einer dritten Modifikation zeigt. Teile davon, welche die gleichen Funktionen haben wie diejenigen, die in 8 gezeigt sind, werden durch identische Bezugszeichen bezeichnet. Gemäß Modifikation 3 werden ein UND-Schaltkreis 140 und ein Zählschaltkreis (zweiter Zählschaltkreis) 142 zu der in 8 gezeigten Festkörper-Bildsensoreinrichtung 30 hinzugefügt. Der UND-Schaltkreis 140 hat die gleiche Funktion wie der UND-Schaltkreis 66, und der Zählschaltkreis 142 hat die gleiche Funktion wie der Zählschaltkreis 68, d. h. den Zählwert in ein Zweierkomplement umzuwandeln. Ein Signal, welches von dem ersten analogen Signal VQ_CB abhängt, das von dem ersten Komparator 60 ausgegeben wird, wird zu dem Differenzschaltkreis 64 und zu dem zusätzlichen UND-Schaltkreis 140 eingegeben. Ebenfalls wird ein Taktsignal zu dem UND-Schaltkreis 140 eingegeben. Der zusätzliche UND-Schaltkreis 66 gibt eine Pulsfolge an den Zählschaltkreis 142 aus, in Abhängigkeit von dem ersten analogen Signal VQ_CB, welches von dem ersten Komparator 60 ausgegeben wird. Der Zählschaltkreis 142 zählt Pulse der Pulsfolge in Abhängigkeit von dem ersten analogen Signal VQ_CB, und wandelt das erste analoge Signal VQ_CB in ein digitales Signal um. Wenn der Zählschaltkreis 142 Pulse einer Pulsfolge in Abhängigkeit von dem ersten analogen Signal VQ_CB hochzählt, welches das Schwarzniveau aufweist, wandelt der Zählschaltkreis 142 den Zählwert in ein Zweierkomplement um, und zählt dann Pulse von einer Pulsfolge hoch in Abhängigkeit von dem ersten analogen Signal VQ_CB, welches das Signalniveau aufweist. Daher ist die Festkörper-Bildsensoreinrichtung 30 dazu in der Lage, ein Bild zu erzeugen, welches nur Umgebungslicht repräsentiert.
Ähnlich zu Modifikation 2 kann die Pixel-Anordnung 32, wie in 28 gezeigt ist, eine Anordnung von Pixeln 108 umfassen, von denen jedes einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten (Kondensatoren C10 bis C13) umfasst. Wie in 29 gezeigt, weist jedes von den Pixeln 108 von der Pixel-Anordnung 32 einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten auf. In 29 ist zu illustrativen Zwecken nur ein Pixel 108 als in der Pixel-Anordnung 32 enthalten gezeigt. Allerdings umfasst die Pixel-Anordnung 32 tatsächlich eine Anordnung von Pixeln 108.
Modifikation 4
30 ist ein Diagramm, welches eine Anordnung von einer Festkörper-Bildsensoreinrichtung 30 gemäß einer vierten Modifikation zeigt. Teile davon, welche die gleichen Funktionen wie die in 3 gezeigten Teile aufweisen, werden durch identische Bezugszeichen gekennzeichnet. Modifikation 3 unterscheidet sich von der Festkörper-Bildsensoreinrichtung 30, die in 8 gezeigt ist, darin, dass Modifikation 3 nicht das erste Pixel 10b, die vertikale Signalleitung 44 zum Auslesen von dem ersten analogen Signal VQ_CB von dem ersten Pixel 10b oder den ersten Komparator 60 umfasst, der mit der vertikalen Signalleitung 44 verbunden ist. Da das erste analoge Signal VQ_CA und das erste analoge Signal VQ_CB die gleichen Eigenschaften aufweisen, wird das erste analoge Signal VQ_CA, welches durch das erste Pixel 10a erzeugt wird, auch zu dem Differenzschaltkreis 64 ausgegeben. Die reduzierte Anzahl von Photoelektronen-Speichereinheiten, die in 8 gezeigt sind, stellt daher die gleiche Funktion bereit wie diejenige von der Festkörper-Bildsensoreinrichtung 30, so dass die Pixel höher integriert sein können.
Ähnlich zu Modifikation 2 kann die Pixel-Anordnung 32, die in 30 gezeigt ist, eine Anordnung von Pixeln 108 umfassen, von denen jedes einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten (Kondensatoren C10, C12, C13) umfasst. Wie in 31 gezeigt, umfasst jedes von den Pixeln 108 von der Pixel-Anordnung 32 einen einzelnen Photodetektor 110 und eine Mehrzahl von Photoelektronen-Speichereinheiten. In 32 ist zu illustrativen Zwecken nur ein Pixel 108 als in der Pixel-Anordnung 32 enthalten gezeigt. Allerdings umfasst die Pixel-Anordnung 32 tatsächlich eine Anordnung von Pixeln 108.
Modifikation 5
Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 kann so funktionieren, dass er das erste Steuer-/Regelsignal BR0 aus dem zweiten Steuer-/Regelsignal BR1 erzeugt. 32 ist ein Schaltplan von dem Steuer-/Regelsignal-Erzeugungsschaltkreis 74. Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 umfasst einen zweiten Steuer-/Regelsignal-Erzeugungsschaltkreis 150 und einen Verzögerungsschaltkreis 152. Der zweite Steuer-/Regelsignal-Erzeugungsschaltkreis 150 erzeugt das zweite Steuer-/Regelsignal BR1. Das zweite Steuer-/Regelsignal BR1, welches durch den zweiten Steuer-/Regelsignal-Erzeugungsschaltkreis 150 erzeugt wird, wird in den Verzögerungsschaltkreis 152 eingegeben. Der Verzögerungsschaltkreis 152 verzögert das zweite Steuer-/Regelsignal BR1, das dort eingegeben wird, um eine vorbestimmte Zeit. Das verzögerte Signal bildet das erste Steuer-/Regelsignal BR0. Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 gibt das zweite Steuer-/Regelsignal BR1, das durch den zweiten Steuer-/Regelsignal-Erzeugungsschaltkreis 150 erzeugt wird, zusammen mit dem Signal aus, das von dem Verzögerungsschaltkreis 152 ausgegeben wird, d. h. dem ersten Steuer-/Regelsignal BR0. Daher kann die Schaltung von dem Sequenzer in der Größe reduziert werden, da es für den Sequenzer nicht notwendig ist, zwei Steuer-/Regelsignale zu erzeugen.
33 ist ein Diagramm, welches Wellenformen von dem ersten Steuer-/Regelsignal BR0 und dem zweiten Steuer-/Regelsignal BR1 zeigt, die von dem Steuer-/Regelsignal-Erzeugungsschaltkreis 74 ausgegeben werden, der in 32 gezeigt ist. Wie in 33 gezeigt ist, ist die Wellenform von dem ersten Steuer-/Regelsignal BR0 bezüglich der Wellenform von dem zweiten Steuer-/Regelsignal BR1 um eine vorbestimmte Zeit verzögert. Wie oben beschrieben sind, wenn das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 beide ein niedriges Niveau haben, das erste und das zweite Steuer-/Regelsignal BR0, BR1 in den Zustand a gesetzt. Wenn das erste Steuer-/Regelsignal BR0 ein niedriges Niveau hat und das zweite Steuer-/Regelsignal BR1 ein hohes Niveau hat, dann sind das erste und das zweite Steuer-/Regelsignal BR0, BR1 in den Zustand b gesetzt. Wenn das erste Steuer-/Regelsignal BR0 und das zweite Steuer-/Regelsignal BR1 beide ein hohes Niveau haben, dann sind das erste und das zweite Steuer-/Regelsignal BR0, BR1 in den Zustand c gesetzt.
Modifikation 6
In dem obigen Ausführungsbeispiel und in Modifikationen 1 bis 5 geben die Photoelektronen-Speichereinheiten sowohl das Schwarzniveau als auch das Signalniveau zu der vertikalen Signalleitung aus. Allerdings können die Photoelektronen-Speichereinheiten nur das Signalniveau ausgeben, um eine vergrößerte A/D-Umwandlungsrate (= eine vergrößerte Frame-Rate von der Festkörper-Bildsensoreinrichtung) zu liefern. Genauer können die Photoelektronen-Speichereinheiten nur das Signalniveau zu der vertikalen Signalleitung ausgeben, und einer von den AD-Wandlern 36 oder 90 kann. digitale Werte ausgegeben, die repräsentativ für Differenzen zwischen den Signalniveaus sind, die von den unterschiedlichen Photoelektronen-Speichereinheiten ausgegeben werden. In diesem Fall beeinflussen Variationen in den Eigenschaften der Pixel und der Photoelektronen-Speichereinheiten tendenziell die Signale. Wenn solche Variationen jedoch in festen Mustern auftreten, dann können die Variationen zuvor gemessen werden, um Umwandlungstabellen für die jeweiligen Pixel und die jeweiligen Photoelektronen-Speichereinheiten zu erzeugen, wodurch ermöglicht wird, dass die durch AD-Umwandlung erzeugten Daten korrigiert werden.
Modifikation 7
In dem obigen Ausführungsbeispiel und in Modifikationen 1 bis 6 sind der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und der Puls-Erzeugungsschaltkreis 76 jeweils in jedem der Zählschaltkreise 68 angeordnet. Der Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und der Puls-Erzeugungsschaltkreis 76 können jedoch außerhalb von jedem der Zählschaltkreise 68 angeordnet sein. Auf diese Weise können ein einzelner Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und ein einzelner Puls-Erzeugungsschaltkreis 76 ein Auswahlschaltkreis-Steuer-/Regelsignal BR und einen Puls zu den Zählschaltkreisen 68 ausgeben. In anderen Worten können ein einzelner Steuer-/Regelsignal-Erzeugungsschaltkreis 74 und ein einzelner Puls-Erzeugungsschaltkreis 76 die Zählwerte der Zählschaltkreise 68 jeweils in Zweierkomplemente umwandeln.
Modifikation 8
Die obigen Modifikationen 1 bis 7 können in beliebigen von verschiedenen gewünschten Kombinationen miteinander kombiniert werden. Die Festkörper-Bildsensoreinrichtungen 30 gemäß dem obigen Ausführungsbeispiel und den zuvor erwähnten Modifikationen werden durch eine nicht gezeigte Steuer-/Regeleinrichtung gesteuert/geregelt. Die Steuer-/Regeleinrichtung steuert/regelt die Zeiten von Belichtungszeiträumen, die Zeitpunkte, zu welchem Pixel-Reset-Signale und Pixel-Ladungstransfer-Signale angewendet werden, den ersten Vergleichszeitpunkt und den zweiten Vergleichszeitpunkt usw., die erforderlich sind, um die Festkörper-Bildsensoreinrichtungen 30 zu betreiben, wie oben beschrieben.
Gemäß der vorliegenden Erfindung, besteht, wenn eine AD-Umwandlung durchgeführt wird, da ein analoges Signal, das repräsentativ für die Energie des auftreffenden Lichts Q_CA oder Q_CB ist, von einem analogen Signal subtrahiert wird, das repräsentativ für die Energie des auftreffenden Lichts Q_A oder Q_B ist, keine Notwendigkeit, eine AD-Umwandlung an allen analogen Signalen durchzuführen. Daher ist es mit einer reduzierten Anzahl von Zählschaltkreisen möglich, digitale Werte zu erzeugen, die repräsentativ für die Energie des auftreffenden Lichts Q_A minus (–) die Energie des auftreffenden Lichts Q_CA und für die Energie des auftreffenden Lichts Q_B minus (–) die Energie des auftreffenden Lichts Q_CB sind. Insoweit, wie Differenzen zwischen den Mengen von Photoelektronen in unterschiedlichen Photoelektronen-Speichereinheiten, d. h. zwischen einer Photoelektronen-Speichereinheit, die eine Menge von Photoelektronen (Q_A) speichert, die durch photoelektrische Umwandlung während einem zweiten Zeitraum erzeugt werden, in welchem Licht für eine vorbestimmte Zeitdauer detektiert wird, nach dem Beleuchtungslicht aufgehört hat, den Gegenstand zu beleuchten (d. h. eine Photoelektronen-Speichereinheit des zweiten Pixels 10c) und einer Photoelektronen-Speichereinheit, die eine Menge von Photoelektronen (Q_CA) speichert, die durch photoelektrische Umwandlung während einem ersten Zeitraum erzeugt werden, in welchem Licht für eine vorbestimmte Zeitdauer detektiert wird, während der der Gegenstand nicht mit Beleuchtungslicht beleuchtet wird (d. h. eine Photoelektronen-Speichereinheit von dem ersten Pixel 10a) bei AD-Umwandlung berechnet werden können (dies gilt auch für das zweite Pixel 10d und das erste Pixel 10b), kann genauer die Anzahl von Zählschaltkreisen reduziert werden, die Menge von verbrauchter elektrischer Energie kann reduziert werden und Rauschen kann reduziert werden. Die obige Berechnung ist auch effektiv, um Umgebungslicht (Hintergrundlicht) zu eliminieren. Unter Verwendung der Werte, die gemäß den obigen Verfahrensoperationen erhalten werden, kann die Energie von Licht bestimmt werden, welches von dem Gegenstand reflektiert wird der mit Beleuchtungslicht beleuchtet wird, und daher die Entfernung zu dem Gegenstand.
Obwohl ein Ausführungsbeispiel der vorliegenden Erfindung oben beschrieben wurde, ist der technische Bereich der vorliegenden Erfindung nicht auf den von dem obigen Ausführungsbeispiel beschränkt. Es ist offensichtlich für den Fachmann, dass unterschiedliche Veränderungen oder Verbesserungen an dem obigen Ausführungsbeispiel durchgeführt werden können. Aus dem Umfang der Patentansprüche ist ersichtlich, dass solche Änderungen und Modifikationen auch innerhalb des technischen Bereichs der vorliegenden Erfindung umfasst sein können.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 09-238286 [0003]
JP 2008-089346 [0005, 0007]

Claims

Festkörper-Bildsensoreinrichtung (30), umfassend: eine erste Photoelektronen-Speichereinheit (FD 14, C10, C11), um ein Photoelektron zu speichern, welches durch photoelektrische Umwandlung während einem ersten Belichtungszeitraum erzeugt wird, in welchem für eine vorbestimmte Zeit nur Umgebungslicht erfasst wird, während ein Gegenstand nicht mit einem Lichtstrahl von einer Beleuchtungseinheit zum Beleuchten des Gegenstandes zum Messen einer Entfernung zu dem Gegenstand beleuchtet wird, eine zweite Photoelektronen-Speichereinheit (FD 14, C12, C13), um ein Photoelektron zu speichern, welches durch photoelektrische Umwandlung während einem zweiten Belichtungszeitraum erzeugt wird, für die vorbestimmte Zeit, einschließlich einem Zeitraum, während dem das von dem Gegenstand reflektierte Licht und das Umgebungslicht erfasst werden, und einen AD-Wandler (36, 90) zum Umwandeln eines analogen Signals (VQ_CA, VQ_CB, VQ_A, VQ_B) in ein digitales Signal, wobei der AD-Wandler (36, 90) umfasst: einen ersten Komparator (60) zum Vergleichen einer Referenzspannung, die von einer Referenzspannung-Erzeugungseinrichtung (52) zum Erzeugen der Referenzspannung geliefert wird, deren Niveau graduell variiert, und einem ersten analogen Signal (VQ_CA, VQ_CB) von der ersten Photoelektronen-Speichereinheit (FD 14, C10, C11) miteinander, und zum Ausgeben eines von dem ersten analogen Signal (VQ_CA, VQ_CB) abhängenden Signals, einen zweiten Komparator (62) zum Vergleichen der von der Referenzspannung-Erzeugungseinrichtung (52) gelieferten Referenzspannung und einem zweiten analogen Signal (VQ_A, VQ_B) von der zweiten Photoelektronen-Speichereinheit (FD 14, C12, C13) miteinander, und zum Ausgeben eines von dem zweiten analogen Signal (VQ_A, VQ_B) abhängenden Signals, einen Differenzschaltkreis (64) zum Bestimmen einer Differenz zwischen dem von dem ersten analogen Signal (VQ_CA, VQ_CB) abhängenden Signal und dem von dem zweiten analogen Signal (VQ_A, VQ_B) abhängenden Signal, und zum Ausgeben eines Differenzsignals, welches die Differenz repräsentiert, und einen ersten Zählschaltkreis (68) zum Zählen von Pulsen einer Pulsfolge, in Abhängigkeit von dem Differenzsignal, und zum Umwandeln des Differenzsignals in ein digitales Signal.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei der Differenzschaltkreis (64) einen Exklusiv-ODER-Schaltkreis umfasst.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei der Differenzschaltkreis (64) einen Phasendifferenz-Detektor umfasst.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei das erste analoge Signal (VQ_CA, VQ_CB) und das zweite analoge Signal (VQ_A, VQ_B) ein analoges Signal mit einem Schwarzniveau und ein analoges Signal mit einem Signalniveau umfassen, wobei der erste Zählschaltkreis (68) umfasst: eine Mehrzahl von Flipflop-Schaltkreisen (70) zum Zählen der Pulse der Pulsfolge, in Abhängigkeit von dem Signal, das von dem Differenzschaltkreis (64) ausgegeben wird, eine Mehrzahl von Auswahlschaltkreisen (72), die mit jeweiligen vorherigen Stufen von den Flipflop-Schaltkreisen (70) verbunden sind, um ein übertragenes Signal oder ein Signal mit niedrigem Niveau oder ein Signal mit hohem Niveau auszuwählen, welches dort eingegeben wird, und um das ausgewählte Signal als ein Ausgabesignal an jeden Taktanschluss (CK) von den folgenden Flipflop-Schaltkreisen (70) auszugeben, einen Steuer-/Regelsignal-Erzeugungsschaltkreis (74) zum Erzeugen eines Auswahlschaltkreis-Steuer-/Regelsignals, um die Auswahlschaltkreise (72) zu steuern/regeln, um das übertragene Signal oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auszuwählen, und einen Puls-Erzeugungsschaltkreis (76), um einen Puls zu erzeugen, um einen Zählwert in ein Zweierkomplement umzuwandeln, wobei die Pulsfolge, in Abhängigkeit von dem Signal, das von dem Differenzschaltkreis (64) ausgegeben wird, einem ersten der Auswahlschaltkreise (72) als das übertragene Signal zugeführt wird, und invertierte Ausgabesignale von den vorherigen Flipflop-Schaltkreisen (70) den anderen Auswahlschaltkreisen (72) als dem ersten Auswahlschaltkreis (72) als das übertragene Signal zugeführt werden, wobei der Steuer-/Regelsignal-Erzeugungsschaltkreis (74) die Auswahlschaltkreise (72) steuert/regelt, um das übertragene Signal während einem ersten AD-Umwandlungszeitraum auszugeben, in welchem das Differenzsignal mit dem Schwarzniveau in ein digitales Signal umgewandelt wird, und während einem zweiten AD-Umwandlungszeitraum, in welchem das Differenzsignal mit dem Signalniveau in ein digitales Signal umgewandelt wird, um dadurch zu bewirken, dass die Flipflop-Schaltkreise (70) die Pulse der Pulsfolge hoch zählen, in Abhängigkeit von dem Differenzsignal, wobei der Steuer-/Regelsignal-Erzeugungsschaltkreis (74) die Auswahlschaltkreise (72) steuert/regelt, um das Signal mit niedrigem Niveau und das Signal mit hohem Niveau während einem Zeitraum auszugeben, in welchem von dem ersten AD-Umwandlungszeitraum zu dem zweiten AD-Umwandlungszeitraum umgeschaltet wird, um dadurch den während dem ersten AD-Umwandlungszeitraum erzeugten Zählwert in ein Einerkomplement umzuwandeln, und wobei der Puls-Erzeugungsschaltkreis (76) den erzeugten einen Puls zu dem ersten von den Auswahlschaltkreisen (72) eingibt, nachdem der Zählwert in das Einerkomplement umgewandelt wurde, und vor dem zweiten AD-Umwandlungszeitraum, um dadurch den während dem ersten AD-Umwandlungszeitraum erzeugten Zählwert in das Zweierkomplement umzuwandeln.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei: der erste Komparator (60) die Referenzspannung und das erste analoge Signal (VQ_CA, VQ_CB) von der ersten Photoelektronen-Speichereinheit (FD 14, C10, C11) miteinander vergleicht und ein davon ausgegebenes Signal auf Basis eines Vergleichsergebnisses davon invertiert, der zweite Komparator (62) die Referenzspannung und das zweite analoge Signal (VQ_A, VQ_B) von der zweiten Photoelektronen-Speichereinheit (FD 14, C12, C13) miteinander vergleicht und ein davon ausgegebenes Signal auf Basis eines Vergleichsergebnisses davon invertiert, und der zweite Komparator (62) das davon ausgegebene Signal zu einem Zeitpunkt invertiert, der später ist als ein Zeitpunkt, zu welchem der erste Komparator (60) das davon ausgegebene Signal invertiert.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 5, wobei: die Referenzspannung ein erstes Referenzniveau aufweist, um den ersten Komparator (60) automatisch auf Null abzugleichen, und ein zweites Referenzniveau, um den zweiten Komparator (62) automatisch auf Null abzugleichen, wobei das zweite Referenzniveau sich von dem ersten Referenzniveau unterscheidet, der erste Komparator (60) so automatisch auf Null abgeglichen wird, dass ein Niveau, welches durch Subtrahieren einer ersten Offset-Spannung von dem ersten Referenzniveau erzeugt wird, und ein Niveau, das durch Subtrahieren einer zweiten Offset-Spannung von einem analogen Signal mit einem Schwarzniveau von dem ersten analogen Signal (VQ_CA, VQ_CB) erzeugt wird, bei dem gleichen Potenzial liegen, und der zweite Komparator (62) so automatisch auf Null abgeglichen wird, dass ein Niveau, welches durch Subtrahieren einer dritten Offset-Spannung von dem zweiten Referenzniveau erzeugt wird, und ein Niveau, welches durch Subtrahieren einer vierten Offsetspannung von einem analogen Signal mit einem Schwarzniveau von dem zweiten analogen Signal (VQ_A, VQ_B) erzeugt wird, bei dem gleichen Potenzial liegen.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei: das erste analoge Signal (VQ_CA, VQ_CB) und das zweite analoge Signal (VQ_A, VQ_B) ein analoges Signal mit einem Schwarzniveau und ein analoges Signal mit einem Signalniveau umfassen, wobei der erste Zähl-Schaltkreis (68) umfasst: eine Mehrzahl von Flipflop-Schaltkreisen (70) zum Zählen der Pulse der Pulsfolge, in Abhängigkeit von dem Signal, welches von dem Differenzschaltkreis (64) ausgegeben wird, eine Mehrzahl von Auswahlschaltkreisen (72), die mit jeweiligen vorherigen Stufen von den Flipflop-Schaltkreisen (70) verbunden sind, um ein übertragenes Signal oder ein Signal mit niedrigem Niveau oder ein Signal mit hohem Niveau auszuwählen, welches dort eingegeben wird, und um das ausgewählte Signal als ein Ausgabesignal zu jedem Taktanschluss (CK) von den folgenden Flipflop-Schaltkreisen (70) auszugeben, einen Steuer-/Regelsignal-Erzeugungsschaltkreis (74) zum Erzeugen eines Auswahlschaltkreis-Steuer-/Regelsignals zum Steuern/Regeln der Auswahlschaltkreise (72), um das übertragene Signal oder das Signal mit niedrigem Niveau oder das Signal mit hohem Niveau auszuwählen, und einen Puls-Erzeugungsschaltkreis (76) zum Erzeugen von einem Puls, um einen Zählwert in ein Zweierkomplement umzuwandeln, wobei die Pulsfolge in Abhängigkeit von dem Signal, das von dem Differenzschaltkreis (64) ausgegeben wird, einem ersten von den Auswahlschaltkreisen (72) als das übertragene Signal zugeführt wird, und invertierte Ausgabesignale von den vorherigen Flipflop-Schaltkreisen (70) anderen Auswahlschaltkreisen (72) als dem ersten Auswahlschaltkreis (72) als das übertragene Signal zugeführt werden, wobei der AD-Wandler (90) umfasst: einen dritten Komparator (100) zum Vergleichen von dem ersten analogen Signal (VQ_CA, VQ_CB) und dem zweiten analogen Signal (VQ_A, VQ_B) miteinander, einen Beurteilungsschaltkreis (102) um auf Basis von einem Vergleichsergebnis des dritten Komparators (100) zu beurteilen, ob der Zählwert während einem ersten Komplement-Umwandlungszeitraum, in welchem von einem ersten AD-Umwandlungszeitraum, in welchem das Differenzsignal mit dem Schwarzniveau in ein digitales Signal umgewandelt wird, zu einem zweiten AD-Umwandlungszeitraum umgeschaltet wird, in welchem das Differenzsignal mit dem Signalniveau in ein digitales Signal umgewandelt wird, und während einem zweiten Komplement-Umwandlungszeitraum, nachdem der zweite AD-Umwandlungszeitraum beendet ist, zu dem Zweierkomplement umgewandelt werden soll, oder nicht, und einen Komplement-Steuer-/Regelschaltkreis (104) zum Steuern/Regeln von dem Steuer-/Regelsignal-Erzeugungsschaltkreis (74) und dem Puls-Erzeugungsschaltkreis (76), um eine Durchführung oder Nicht-Durchführung des Verfahrens der Umwandlung des Zählwerts in das Zweierkomplement zu steuern/regeln, auf Basis eines Beurteilungsergebnisses von dem Beurteilungsschaltkreis (102), wobei der Komplement-Steuer-/Regelschaltkreis (104) bewirkt, dass der Steuer-/Regelsignal-Erzeugungsschaltkreis (74) die Auswahlschaltkreise (72) steuert/regelt, um das übertragene Signal auszugeben, um dadurch zu bewirken, dass die Flipflop-Schaltkreise (70) die Pulse der Pulsfolge hoch zählen, in Abhängigkeit von dem Differenzsignal, und wobei der Komplement-Steuer-/Regelschaltkreis (104) bewirkt, dass der Steuer-/Regelsignal-Erzeugungsschaltkreis (74) die Auswahlschaltkreise (72) steuert/regelt, um das Signal mit niedrigem Niveau und das Signal mit hohem Niveau während dem Komplement-Umwandlungszeitraum auszugeben, in welchem beurteilt wird, dass der Zählwert in das Zweierkomplement umzuwandeln ist, um dadurch den Zählwert in ein Einerkomplement umzuwandeln, und um die Auswahlschaltkreise (72) zu steuern/regeln, um das übertragene Signal auszugeben, und um den Puls-Erzeugungsschaltkreis (76) zu steuern/regeln, um den einen Puls zu erzeugen und zu dem ersten von den Auswahlschaltkreisen (72) einzugeben, nachdem der Zählwert in das Einerkomplement umgewandelt wurde.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 7, wobei der Beurteilungsschaltkreis (102): beurteilt, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, und dass der Zählwert während dem zweiten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal (VQ_CA, VQ_CB) mit dem Schwarzniveau größer ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Schwarzniveau, und das erste analoge Signal (VQ_CA, VQ_CB) mit dem Signalniveau größer ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Signalniveau, beurteilt, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal (VQ_CA, VQ_CB) mit dem Schwarzniveau kleiner ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Schwarzniveau, und das erste analoge Signal (VQ_CA, VQ_CB) mit dem Signalniveau größer ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Signalniveau, beurteilt, dass der Zählwert während dem zweiten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, und dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum nicht in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal (VQ_CA, VQ_CB) mit dem Schwarzniveau größer ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Schwarzniveau und das erste analoge Signal (VQ_CA, VQ_CB) mit dem Signalniveau kleiner ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Signalniveau und beurteilt, dass der Zählwert während dem ersten Komplement-Umwandlungszeitraum und dem zweiten Komplement-Umwandlungszeitraum in das Zweierkomplement umzuwandeln ist, wenn das erste analoge Signal (VQ_CA, VQ_CB) mit dem Schwarzniveau kleiner ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Schwarzniveau und das erste analoge Signal (VQ_CA, VQ_CB) mit dem Signalniveau kleiner ist als das zweite analoge Signal (VQ_A, VQ_B) mit dem Signalniveau.
Festkörper-Bildsensoreinrichtung nach Anspruch 4, wobei jeder von den Auswahlschaltkreisen (72) ein erstes Transfer-Gatter (80) und ein zweites Transfer-Gatter (82) umfasst, wobei das Auswahlschaltkreis-Steuer-/Regelsignal ein erstes Steuer-/Regelsignal umfasst, welches in das erste Transfer-Gatter (80) eingegeben wird, um den Zählwert in das Einerkomplement umzuwandeln, und ein zweites Steuer-/Regelsignal, um das erste Transfer-Gatter (80) und das zweite Transfer-Gatter (82) ein- und auszuschalten, und das übertragene Signal in das zweite Transfer-Gatter (82) eingegeben wird.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei die erste Photoelektronen-Speichereinheit (FD 14) und die zweite Photoelektronen-Speichereinheit (FD 14) in unterschiedlichen Einheitspixeln angeordnet sind.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei die erste Photoelektronen-Speichereinheit (C10, C11) und die zweite Photoelektronen-Speichereinheit (C12, C13) in einem Einheitspixel angeordnet sind.
Festkörper-Bildsensoreinrichtung (30) nach Anspruch 1, wobei der AD-Wandler (36, 90) weiterhin einen zweiten Zähl-Schaltkreis (142) umfasst, um Pulse von einer Pulsfolge zu zählen, in Abhängigkeit von dem Signal, das von dem ersten Komparator (60) ausgegeben wird, und um das Signal in ein digitales Signal umzuwandeln.