DE69918899T2 - Spalteverstärkerarchitektur in einem aktiven Pixelsensor - Google Patents

Spalteverstärkerarchitektur in einem aktiven Pixelsensor Download PDF

Info

Publication number
DE69918899T2
DE69918899T2 DE69918899T DE69918899T DE69918899T2 DE 69918899 T2 DE69918899 T2 DE 69918899T2 DE 69918899 T DE69918899 T DE 69918899T DE 69918899 T DE69918899 T DE 69918899T DE 69918899 T2 DE69918899 T2 DE 69918899T2
Authority
DE
Germany
Prior art keywords
circuit
input
column
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69918899T
Other languages
English (en)
Other versions
DE69918899D1 (de
Inventor
Matthew M. Borg
Charles E. Moore
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aptina Imaging Corp
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Application granted granted Critical
Publication of DE69918899D1 publication Critical patent/DE69918899D1/de
Publication of DE69918899T2 publication Critical patent/DE69918899T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen Festkörperbildgebungsvorrichtungen und spezieller eine aktive Pixelspaltenverstärkerarchitektur, bei welcher stationäres Gehäuserauschen und andere Rauschquellen von einem Bildsignal entfernt werden können, welches von einem Satz Pixel auf der Festkörperbildgebungsvorrichtung erzeugt wird.
  • Bisherige elektronische Kameras verwendeten charge couple device (CCD) Bildgeber, um optische Bildinformationen in zugehörige elektronische Signale umzuwandeln. Ein typischer CCD-Bildgeber beinhaltet eine Matrix von Fotostellen (ein Feld), welche in der Lage sind, freie Elektronen zu sammeln, die ein elektrisches Ladungspaket bilden, welches direkt proportional zu der auf diese Fotostelle einfallenden Photonenstrahlung ist. Dementsprechend entspricht das Ladungspaket an jeder Fotostelle des Feldes, wenn ein Bild auf die Oberfläche des Feldes fokussiert wird, einem entsprechenden Bildelement oder Pixel des vollständigen Bildes. Die erzeugten Fotostellenladungspakete werden auf parallele Weise in ein CCD-Schieberegister hinein übertragen, wo sie seriell als ein Ausgangssignal des CCD-Abbildes übertragen werden. Das CCD-Bildgeber-Ausgangssignal ist eine Folge von elektronischen Signalen, deren Amplitude die Lichtintensität des Bildes an jedem Pixel für eine einzige Bildeinstellung darstellen. Der Vorgang wird kontinuierlich wiederholt, um Ausgangssignale zu erzeugen, die einigen Bildeinstellungen pro Sekunde entsprechen. Folglich enthält jede Bildeinstellung in dem erzeugten Ausgangssignal Daten betreffend die detektierte Lichtintensität an jeder Fotostelle. Ein Nachteil von typischen CCD-Bildgebern ist, dass sie einen nahezu perfekten Ladungsübertrag über eine Entfernung von ungefähr 1–2 Zentimetern durch Halbleitermaterialien erfordern. Daher benötigen derartige CCD-Bildgeber eine beträchtliche Menge an Energie, sind schwer herzustellen in großen Matrixgrößen und sind schwer mit ergänzenden Metalloxidhalbleitern (CMOS) auf Chip-Elektroniken zu integrieren. Die Schwierigkeit besteht darin, dass der Standard CCD-Prozess unvereinbar mit CMOS-Herstellung ist, wohingegen die bildgebende Signalverarbeitungselektronik, die für den Bildgeber benötigt wird, am besten in CMOS gefertigt wird.
  • Aus diesem Grunde sind aktive Pixelsensoren (APS) zunehmend beliebt geworden als eine Alternative zu CCD-Bildgebern in Kamerageräten. APS verwenden einen oder mehrere, auf dem Chip angebrachte Transistoren an jeder Pixelfotostelle der Matrix. Die Transistoren an den Fotostellen puffern ein Fotosignal, welches dem durch die Fotostelle erzeugten Ladungspaket entspricht, und erzeugen eine Ausgangssignallinie, welche die Nachteile der CCD-Bildgeber, welche die Daten seriell nach außen verschieben müssen, umgehen. Allerdings erzeugen typische APS-Matrizen immer noch ein Ausgangssignal mit jeder Bildeinstellung (entsprechend einer Zeile von Bilddaten in der Matrix), enthaltend Information über die detektierte Lichtintensität an jeder Fotostelle.
  • Die herkömmliche Methode zum Speichern und Puffern der Ausgangsignale (vergl. US Patent Nr. 5,471,515) einer Zeile von Pixeln in einer APS-Matrix besteht darin, das Bildsignal, welches über eine Belichtungszeit integriert wird, sowie einen Rückstellwert auf zwei Kondensatoren getrennt abzupeichern. Die zwei Kondensatoren sind zwischen einer Referenz (wie z.B. Erde (GND)) und den Gates eines Paares von Source-Folgerverstärkern verbunden. Die Ausgänge der beiden Source-Folgern liefern dann ein quasi-korreliertes abgetastetes Differenzbildsignal, welches proportional zu dem integrierten Licht ist und welches weiter gepuffert, verstärkt oder digitalisiert werden kann. Allerdings hat dieses herkömmliche Verfahren einige Probleme.
  • Ein Problem ist, dass ein nicht gleichmäßiges Hintergrundbild resultiert auf Grund von fixed-pattern Rauschen (FPN). Dieses FPN-Rauschen erscheint als zufällige Streifenbildung, welche auf einer leeren Anzeige erscheint. Dieser Effekt ist zurückzuführen auf durch das Verfahren eingebrachte Fehlübereinstimmung, da das Paar Source-Folgerverstärker, obwohl schematisch identisch, unterschiedliche offset-Spannungen haben wird, welche in einem zufälligen Offset (für jede Spalte) des Ausgangsdifferenzsignals resultieren. Dieses Rauschen ist schädlich, da es dem Design und der Herstellung der APS-Matrix inhärent ist, und auf diese Weise von Bauteil zu Bauteil variiert. Es kann nicht ohne zusätzliche komplizierte Schaltungen, die seltene integrierte Schaltkreisbesitztümer verwenden, und auf diese Weise die Kosten eines integrierten Bildsensors erhöhen.
  • Ein zweites Problem ist, dass die Auflösung des Bildes von der APS-Matrix nicht schart genug ist, wie von den steigenden Verbraucherwünschen für qualitativ hochwertige bewegte Bilder verlangt wird. Dieser Effekt geht auf die Tatsache zurück, dass die Source-Folgerverstärker eine Ausbeute von weniger als 1 haben, was die Empfindlichkeit vermindert und daher das verfügbare Signal zu Rauschen Verhältnis (S/N) des Signals. Auf diese Weise wird jegliches Rauschen, welches nach dem Spannungsfolger hinzugefügt wird, relativ zu dem eigentlichen Bild größer erscheinen. Dieser Effekt ist besonders bemerkbar bei Niedriglichtbedindungen. Die meisten Leute, die schon einmal eine Videokamera benutzt haben, kennen dieses Problem. Die Benutzer wollen auf Grund von deren Kosten, Energiebedarfe, Unbeliebtheit und allgemeinen Unbeholfenheit beim Aufbau keine Blitze oder Fotolampen benutzen. Die Verbraucheranforderungen erfordern daher- die Fähigkeit, Hochqualitätsfotos bei allen Beleuchtungsbedingungen, inklusive Niedriglichtsituationen zu erhalten. Daher bedarf es eines Bedarfes, das Rauschen zu reduzieren und/oder das Bildsignal auf der APS-Matrix zu erhöhen.
  • Ein drittes Problem, das manchmal bei bestimmten Bildern bemerkt wird, ist, dass das Bild verzerrt erscheint. Diese Verzerrung ist zurückzuführen auf die Nicht-Linearität der Source-Folgerverstärker, welche deren Design inhärent ist. Da es keine Rückkopplung in dem Source-Folgerverstärker gibt, kann die Nicht-Linearität nicht korrigiert werden. Der Benutzer fordert, dass eine Kamera immer ein klares, unverzerrtes Bild bietet, um diese geschätzten Erinnerungen, die sie gern behalten möchten, zu erhalten.
  • Ein weniger gravierendes viertes Problem ist, dass manche APS-Matrizen ein Bild aufweisen, welches einen schneeartigen Rauscheffekt selbst bei gut beleuchteten Bedingungen hat. Dieser Rauschzustand kann entstehen, weil die Source-Folgerverstärker sehr viel Energie verbrauchen und daher abgeschaltet werden, wenn auf diese spezielle Spalte der APS-Matrix augenblicklich nicht zugegriffen wird. Wenn die Source-Folgerverstärker eingeschaltet werden, um eine Spalte abzutasten, bringt zusätzliche Ladung von dem Umschaltkreis dieses Rauschen auf das Signal auf. Eine andere Art und Weise, auf die dieses Rauschen eingeschleppt werden kann, geht auf Common Mode Rauschen auf jedem an das Bildsignal angeschlossenem Source-Folgerverstärker (von der Spannungsversorgung, in dem Substrat oder von anderen Schaltkreisen) zurück. Da die Frequenz des Common Mode Rauschens normalerweise abhängig ist von der Rate, mit der das Bild von der APS-Matrix abgetastet wird, neigt das Rauschen dazu, zufällig und daher schneeartig für den Benutzer aufzutreten. Wiederum verlangen die Benutzer fehlerfreie Bilder und dulden im Allgemeinen dieses Rauschen nicht.
  • Einige Ausführungen haben versucht, diese Rauschprobleme zu lösen durch Verwendung einer abgedunkelten Spalte als Referenzquelle für Rauschen, welche von den anderen Fotozellenspalten in der Matrix, welche Licht integrieren, subtrahiert wird. Allerdings wird jeglicher Unterschied in dem Verlust von der Fotozelle zu dem Substrat, hervorgerufen durch Fehler bei der IC-Herstellung, zwischen den Referenzspaltenfotostellen und den Bildspaltenfotostellen eine zusätzliche Rauschquelle für Fixed Pattern Rauschen (FPN) bedeuten, welche die Ausführungen zu eliminieren versuchen.
  • Einige Ausführungen, die eine passive Pixelstelle verwenden (kein puffernder oder verstärkender Transistor wird an Fotostelle 10 verwendet), benutzen einen komplexen Gegenleitwertoperationsverstärker in dem Spaltenverstärker, um das Problem im Zusammenhang mit den herkömmlich verwendeten Spannungsfolgerverstärkern zu beheben. Allerdings sind zusätzlich zu der Komplexität und großen Anzahl von benötigter IC-Architektur die Gaines der Verstärker über den IC auf Grund von Variationen im Herstellvorgang inkonsistent, wodurch einmal mehr eine neue Quelle für FPN hinzugefügt wird.
  • Was benötigt wird, um den Markt für digitale Fotografie zu beschleunigen, ist ein innovatives Verfahren zur Entfernung von Rauschquellen aus dem Bildsignal, ohne wesentliche Kosten oder Herstellschwierigkeiten zu erzeugen, wodurch professionelle Ergebnisse für gewöhnliche Verbraucher erzielt werden.
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Eine Pixelspaltenverstärkerarchitektur erzeugt ein Differenzbildsignal mit reduziertem Rauschen aus einer Pixelsensormatrix. Die Pixelspaltenverstärkerarchitektur umfasst einen doppel-abtastenden (DS) Schaltkreis und einen zweiten DS-Schaltkreis, welcher den gleichen Aufbau wie der erste DS-Schaltkreis hat. Ein Bildsignal, welches eine Kombination von auf einem Substrat erzeugten Rauschkomponenten enthält, wird mit dem ersten DS-Schaltkreis elektrisch verbunden. Ein Referenzbildsignal, das in einem Reset-Zustand gehalten ist, gibt die Rauschkomponente des Bildsignals aus und ist mit dem zweiten DS-Schaltkreis elektrisch verbunden. Des Weiteren ist eine Referenzspannungsquelle mit einem Referenzeingang sowohl des ersten DS- und des zweiten DS-Schaltkreises elektrisch verbunden. Der erste DS-Schaltkreis gibt die erste Seite des Differenzbildsignals aus und der zweite DS-Schaltkreis gibt die zweite Seite des Differenzbildsignals aus.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht ein einfaches Blockschaltbild der bevorzugten Ausführung der Erfindung.
  • 1A veranschaulicht eine aktive Pixelsensorfotostelle, wie sie in der bevorzugten Ausführungsform der Erfindung verwendet wird.
  • 1B veranschaulicht den in der bevorzugten Ausführungsform der Erfindung verwendeten Arbeitsbereich des Bildsignals.
  • 2 zeigt einen Spaltenverstärker nach dem Stand der Technik, umfassend einen Doppel-Sampling Schaltkreis, der verwendet wird zur Verminderung von Rauschquellen mit Niedrig-Frequenzanteilen.
  • 3A veranschaulicht ein Blockdiagramm einer aktiven Pixelsensormatrix, welche eine Referenzspalte wie im Falle der bevorzugten Ausführungsform verwendet, und die zusätzlichen Schnittstellen- und Regelungsblöcke.
  • 3B veranschaulicht ein weiteres Blockschaltbild, welches mehrere Referenzspalten verwendet, um die Ausleserate zu beschleunigen.
  • 4 veranschaulicht schematisch die Auslegung der Spaltenverstärker und des Referenzspaltenverstärkers, welche in der bevorzugten Ausführungsform der Erfindung verwendet werden.
  • 5 veranschaulicht die zusätzlichen Rauschkomponenten und wo diese bei der bevorzugten Ausführungsform der Erfindung eingebracht werden.
  • 6 veranschaulicht die in der bevorzugten Ausführungsform der Erfindung verwendete zeitliche Abstimmung, um die aktiven Pixelsensorfotostellen und Spalten und Referenzverstärker zu steuern.
  • 7 veranschaulicht in Blockschaltbildform die Funktionsweise des Spaltenverstärkers und Referenzverstärkers des in 5 veranschaulichten Schaltkreises.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • In 1 erzeugt die bevorzugte Ausführungsform der Erfindung ein äquivalentes Differenzbildsignal 118 und ist in der Lage, viele der Quellen von Fremdrauschkomponenten zu eliminieren, welche auf das von den aktiven Pixelsensorstellen (APS) 10 erzeugte Bildsignal aufgebracht werden. Die bevorzugte Ausführungsform fügt mindestens eine zusätzliche Pixelspalte (nachfolgend Referenzspalte 102 genannt) zu einer aktiven Pixelsensormatrix 280 hinzu. Diese Referenzspalte 102 wird verwendet, um eine Hälfte eines Differenzbildsignals 118, bestehend aus einer ersten Seite 120 und einer zweiten Seite 122, zu erzeugen. Die Referenzspaltenpixel 12 sind identisch mit anderen in der Matrix, bis auf die Tatsache, dass sie ein anderes Rücksetzsignal von Zeilendecoder 210 verwenden. Optional können die Referenzspaltenpixel 12 optisch maskiert sein, um zu verhindern, dass Licht auf diese auftrifft, um noch weiter das Aufbringen von Rauschen zu verringern. Das Referenzpixel 12 für eine gegebene Zeile wird, wenn es nicht gerade ausgelesen wird, in einem Reset-Zustand gehalten, wodurch es kein Licht aufintegriert. Wenn das Referenzpixel 12 ausgewählt wird, wird das Pixel optional aus dem Reset-Zustand genommen und der Referenzspaltenverstärker 240 wird auf einen Reset-Pixelwert gefahren, während dessen alle Spaltenverstärker 230 auf einen Wert gefahren werden, der proportional zu dem einfallenden Licht, welches auf diesem Pixel in jeder Spalte der ausgewählten Zeile auftrifft, ist. Das einfallende Licht wird während eines Belichtungsintervalls aufintegriert, um auf Umgebungslichtbedingungen anzugleichen. Während des Auslesens der Spalten wird der Referenzspaltenverstärker 240 Ausgang stets so eingestellt, dass dieser eine Hälfte (die zweite Seite 122) des Differenzbildsignals 118 liefert, wohingegen die verbleibenden Spaltenverstärker 230 Ausgänge sequentiell angewählt werden, um die andere Hälfte (die erste Seite 120) des Differenzbildsignals 118 zu liefern. Alle Spaltenverstärker 230, inklusive des Referenzspaltenverstärkers 240, sind identische Abtast- und Halteverstärker, welche dieselben Steuersignale, Vorspannungen und Referenzspannungen, Vref, verwenden. Das verstärkende Element in jedem Spaltenverstärker kann ein einfacher Zwei-Transistorverstärker oder eine komplexere Anordnung zur Bereitstellung von höheren Verstärkungsfaktoren mit geringerer Leistungsaufnahme bei höheren Frequenzen sein, wodurch schnellere Ausleseraten ermöglicht werden.
  • Es gibt drei Betriebsphasen für die Spaltenverstärker: Phase 1) Wähle eine Zeile in der Matrix aus, taste das Bildsignal jedes Pixels ab und speichere dieses in der ausgewählten Zeile ab, welche mit der jeweiligen gemeinsamen Spaltenleitung 38 elektrisch verbunden ist, welche mit einem Spaltenverstärker elektrisch verbunden ist; Phase 2) Taste den Reset-Zustand jedes ausgewählten Pixels ab und speichere diesen und subtrahiere von jedem jeweiligen abgespeicherten, abgetasteten Bildsignal; Phase 3) Stelle den Ausgang jeder Spaltenverstärker 230 Ausgangsleitung dar, wenn diese sequentiell angewählt wird, um eine Zeile von Bilddaten zu bilden zur weiteren Verarbeitung durch andere Systemelektroniken auf einem integrierten Schaltkreis. Ein typischer Satz Zeitintervalle für die drei Phasen ist: 4 Mikrosekunden für Phase 1, 4 Mikrosekunden für Phase 2 und 1 Mikrosekunde bis einige 100 Mikrosekunden in Abhängigkeit von der gewünschten Belichtungszeit für das Bild und der Anzahl auszulesender Spalten in der Matrix, für Phase 3.
  • 1A veranschaulicht eine Art einer aktiven Pixelsensorstelle (APS) 10, welche einen Pixel in der Matrix darstellt. Diese Stelle führt die Licht-zu-elektrischem-Signal-Umwandlung durch. Eine aktive Pixelsensormatrix ist eine Matrix aus dieser APS Stelle 10, angeordnet in Zeilen und Spalten (siehe 3A). Diese APS-Stellen 10 werden auf einem Halbleitersubstrat 20 gefertigt, wobei ein beispielhafter Typ ein in 1A dargestelltes P+-Substrat ist. Eine Fotoquelle 24 ist in dem Substrat ausgebildet und ist zur Verhinderung von Leckage von nicht-fotogenerierter Ladung in das Substrat 20 hinein ausgelegt. In 1A ist eine dünne P-Epixialschicht (epi) über dem P+-Substrat 20 ausgebildet, um diese Leckage weiter zu vermindern. Die in 1A dargestellte Fotoquelle 24 ist aus einem N+-Material hergestellt, um einen Diffusionsknotenpunkt zu bilden. Der Fachmann wird erkennen, dass andere mögliche aktive Pixelzellen oder sogar passive Pixelzellausführungen möglich sind und den Umfang und Geist der Erfindung nicht beeinflussen.
  • Ein Kontakt 26 verbindet die Fotoquelle 24 elektrisch mit anderen zur Steuerung und Umwandlung der auf die Fotoquelle 24 auftreffenden Lichtquelle 22 verwendeten Schaltungen. Die Fotoquelle 24 (ein Diffusionsknotenpunkt) ist eine in Sperrspannung betriebene Diode (gemeinhin bekannt als Fotodiode), welche einen parasitären Kondensator umfasst, welcher Ladung 28 speichern kann und auf diese Weise ein Spannungspotential erzeugt. Diese gespeicherte Ladung 28 wird von Netzversorgung 46 (Vdd) mittels eines Rücksetzschalters 30 zugeführt, welcher Fotoquelle 24 mit Ladung 28 befüllt, wenn er aktiviert ist. Nach dem der Rücksetzschalter 30 geöffnet ist, bewirkt die auf die Fotoquelle 24 treffende Lichtquelle 22, dass photonische Energie von der Lichtquelle 22 etliche Elektronenlochpaare sowohl in der Fotoquelle 24 als auch in dem darunter liegenden Substrat 20 bildet. Die Anzahl der Elektronenlochpaare ist eine Funktion der Intensität der empfangenen Lichtenergie in Lichtquelle 22. Die in Fotoquelle 24 gebildeten Löcher ihrerseits diffundieren zu der Verbindungsstelle mit dem Substrat 20, wo sie in das Substrat 20 unter dem Einfluss eines elektrischen Feldes an der Rohrspannungsverbindung von Fotoquelle 24 und Substrat 20 hineinbefördert werden. Auf ähnliche Weise diffundieren die in Substrat 20 gebildeten Elektronen zu der Verbindungsstelle der Fotoquelle 24 und dem Substrat 20, wo sie zu Fotoquelle 24 hinbefördert und am Kontakt 26 aufgefangen werden. Auf diese Weise wird mit der Hinzufügung von jedem fotoerzeugten Elektron in Fotoquelle 24 die Spannung an Kontakt 26 entsprechend vermindert.
  • Im Allgemeinen werden der Rücksetzschalter 30, Puffer 32 und Zeilenauswahlschalter 34 vorzugsweise als NMOS FET Bauteile gefertigt, um den Füllfaktor (das Verhältnis aus der Fläche der Photonenquelle 24 zu von der APS-Stelle 10 Fläche, das heißt, Fotoquelle 24 Fläche/APS-Stelle 10 Fläche) so groß wie möglich zu halten. Diese Tatsache macht es erforderlich, dass die Gate-Elektrode jedes Transistors mindestens einen Schwellwert höher ist als die Source-Elektrode des Transistors, um den Transistor einzuschalten. Daher ist das maximale Spannungspotential, auf das die Fotoquelle 24 aufgeladen wird, eine Gate-Schwelle (deren Größe durch den verwendeten IC-Prozess festgelegt ist, typischerweise 0,8 Volt bis 1,2 Volt) geringer als die auf dem Gate des Rücksetzschalters 30 vorhandene Spannung, wobei ein beispielhafter Wert Netzversorgungsspannung 46, (Vdd), ist. Auf die gleiche Weise wird der Spannungsfolger-artige Puffer 32 seine Source dazu bringen, eine Gate-Schwelle unterhalb des Signals auf seinem Gate zu sein. Daher ist das maximale Signal, das die gemeinsame Spaltenleitung 38 sieht, die Netzteilspannung 46 (Vdd) weniger zwei Gate-Schwellspannungen, wie in 1B zu sehen. Außerdem stellt dieses Maximalsignal dar, wann keinerlei Lichtquelle 22 auf die Fotoquelle auftrifft. Während Lichtquelle 22 auf die Fotoquelle auftrifft, wird der Signalwert, der auf der gemeinsamen Spaltenleitung 38 angezeigt wird, mit einer zu der Lichtintensität von Lichtquelle 22 proportionalen Rate auf Spannungspotential Erde (GND) abnehmen bei einer Lichtquelle 22 mit maximaler Intensität.
  • Rauschen kann dem Bildsignal von etlichen Quellen, wie z.B. 1/f-Rauschen und Schwell FPN, zugeführt werden. Eine Quelle für 1/f (manchmal Flickerrauschen genannt) Rauschen wird zugeführt, wenn die Fotoquelle 24 zurückgesetzt wird.
  • Dieses Rauschen entsteht auf Grund von Variationen im Gate-Schwellwert auf Grund von zusätzlichen Elektronenzuständen an den Silikon-zu-Silikondioxid-Grenzflächen unterhalb des Gates des Rücksetztransistors 30. Eine weitere Quelle für Rauschen wird von dem Substrat 20 eingeführt. Rauschen kann auch durch Differenzen in den Schwellwerten von Puffer 32 und von dem Netzteil 46, Vdd, eingetragen werden.
  • Weitere Probleme, die behandelt werden müssen, sind: wie die Verstärkung des Signals zu erhöhen, um das Signal zu Rauschen (S/N) vermindern; wie das Bildsignal über einen IC an einen A/D-Decoder oder andere Verarbeitungsleitungen zu übermitteln, ohne dabei Streurauschen beim Durchkreuzen anderer Signale aufzunehmen; und wie den Signalpegel zu verschieben, um ihn innerhalb der nutzbaren Spannungsparameter der benutzten Schaltkreise zu halten.
  • Es ist bekannt, dass zur Reduzierung von Niedrig-Frequenz-Rauschkomponenten, wie z.B. 1/f-Rauschen und Schwellwert Fixed Pattern Rauschen (FPN) ein Doppel-Sampling Schaltkreis, wie z.B. der in 2 gezeigte, verwendet werden kann. In diesem Schaltkreis überträgt die gemeinsame Spaltenleitung 38 das Signal am Spaltenverstärker 70 des Standes der Technik in drei Farben. Die Spaltenleitung 38 stellt als erstes das Bildsignal dar und Pixelschalter 56 wird geschlossen auf Grund der Tatsache, dass das Pixelauswahlsignal 48 aktiviert wird. Am Ende der ersten Phase wird der Pixelschalter 56 geöffnet und die auf Pixelkondensator 52 gespeicherte Ladung trägt den Bildsignalwert. Während der zweiten Phase schließt das Rücksetzauswahlsignal 50 den Rücksetzschalter 58 und dann wird die Pixelfotoquelle zurückgesetzt. Am Ende der zweiten Phase ist ein Signal (Vr) auf Rücksetzspeicherkondensator 54 vorhanden, welches den Rücksetz- (kein Licht) Zustand der Pixelquelle darstellt, und Rücksetzschalter 58 wird geöffnet. Während der dritten Phase werden der Bildspannungsfolger 60 und der Rücksetzspannungsfolger 62 über Aktiviersteuerung 64 aktiviert, und das Bildsignal Vs wird von dem Rücksetzsignal Vr in herkömmlichem Differenzschaltkreis 66 subtrahiert, um ein Teilbrückenbildsignal 68 zur Verfügung zu stellen, welches die Intensität des auf die Fotoquelle auftreffenden Lichtes darstellt. Jede Spaltenleitung wird dann selektiv abgetastet, um eine vollständige Zeile auszulesen, dann wird die nächste Zeile angewählt und wieder mit der ersten Phase begonnen. Das 1/f und Schwellwert FPN Rauschen werden auf Grund dieses Doppel-Sampling Einsatzes vermindert. Allerdings wird anderes auf dem Bildsignal Vs vorhandenes Rauschen oder das Rücksetzsignal Vr durch den Spaltenverstärker nach dem Stand der Technik durchgelassen.
  • 3A veranschaulicht ein Blockschaubild einer aktiven Pixelsensormatrix 280, die in der bevorzugte Ausführungsform verwendet wird, sowie dessen zugehörige Schaltungen, die zur Steuerung und zum Auslesen des Bildes, welches auf der Matrix gebildet wird, verwendet werden. Die Matrix besteht aus Zeilen und Spalten aktiver Pixelsensorstellen 10. In diesen beispielhaften Figuren gibt es fünf Zeilen und fünf Spalten. Allerdings wird der Fachmann erkennen, dass die Anzahl der Zeilen und die Anzahlen von Spalten eine beliebige Größe sein könnten und dennoch den Geist und Umfang der Erfindung treffen. Ein Zeitgebungsregler 200 dient zum Auswählen, welche Zeile und welche Spalte aus der Matrix über Zeilensteuerungssignale 260, welche mit dem Zeilendecoder 210 elektrisch verbunden sind, ausgelesen werden sollen. Der Zeitgebungsregler 200 erzeugt außerdem die Zeitgebung für einen Satz Spaltenverstärker 230 und einen Referenzspaltenverstärker 240, welche jeweils neue Doppel-Sampling (DS)-Schaltkreise sind, bestehend aus geschalteten Kondensator Meßwert- und Halteverstärkern. Zusätzlich wählt der Zeitgebungsregler entweder sequentiell jede Spalte zur Ausgabe aus oder kann optional programmiert werden, um die Spalten in verschiedenen Zeitintervallen in Abhängigkeit von der gewünschten Auflösung auszugeben. Ein Beispiel für ein Bild mit halber Auflösung (von der über die Anzahl der Zeilen und Spalten ermittelten maximalen Auflösung) könnte sein, jede zweite Spalte und jede zweite Zeile auszuwählen. Jeder der Spaltenverstärker 230 und Referenzspaltenverstärker 240 ist mit einer Referenzspannungsquelle 88 elektrisch verbunden, welche zur Höhenverschiebung des die APS-Matrix 280 an jeder gemeinsamen Spaltenleitung 38 verlassenden Signals verwendet wird. Jeder Spaltenverstärker 230 hat einen Ausgang. Jeder Spaltenverstärker 230 liefert die erste Seite 120 eines Differenzbildsignals 118, welches das ideale Bild, die Referenzspannungsquelle 88 sowie eine Rauschquelle, welche eine Kombination von Rauschkomponenten darstellt, darstellt. Jeder Spaltenverstärker 230 stellt außerdem eine Scheinlast für die zweite Seite 122 des Differenzbildsignals 118 zur Verfügung. Der Referenzspaltenverstärker 240 stellt die Quelle für die zweite Seite 122 des Differenzbildsignals 118 zur Verfügung, welches nur die Referenzspannungsquelle 88 und die Rauschquellenkomponenten darstellt, welche in Phase und von der gleichen Größe sind wie die Rauschquellenkomponenten auf der ersten Seite 120 des Differenzbildsignals 118 jedes Spaltenverstärker 230 Ausgangs. Der Referenzspaltenverstärker 240 stellt außerdem einen Scheinlastausgang für die erste Seite 120 des Differenzbildsignals 118 zur Verfügung. Das Differenzbildsignal 118 wird mit einem A/D-Wandler 220 mit differenzieller Betriebsart elektrisch verbunden, welcher einen digitalen Ausgang 270 liefert.
  • 3B veranschaulicht ein weiteres Blockschaltbild für eine aktive Pixelsensormatrix, welche zwei Referenzspalten verwendet, um die Bildausgaberate zu erhöhen. Bei diesem Ansatz wird eine Spalte an jeder Seite des Matrixrandes verwendet, um die zweite Seite 122 des Differenzbildsignals 118 zu liefern, eine für die ungeraden Spalten, die andere für die geraden Spalten. Dieser Ansatz erfordert entweder einen zusätzlichen differenziellen A/D 220 oder einen Multiplexer und einen einzigen schnellen differenziellen A/D 220, aber für jede Option wird die Einzelbildausleserate verdoppelt.
  • 4 veranschaulicht schematisch die bevorzugte Ausführungsform der Schaltung für den Spaltenverstärker 230, unter Verwendung von Doppel-Sampling, und Referenzspaltenverstärker 240 (was die gleiche Auslegung und Layout wie Spaltenverstärker 230 ist) zusammen mit den Schnittstellen, welche zur Verbindung mit den Differenzbildsignal verwendet werden.
  • Die gemeinsame Spaltenleitung 38 wird mit einer Stromquelle beaufschlagt, welche aus einem Diodentransistor 36, der ein Vorspannsignal 44 mit dessen Gate-Elektrode verbunden hat, aufgebaut ist. Die gemeinsame Spaltenleitung 38 ist außerdem elektrisch verbunden mit dem Spaltenverstärker 230 Eingang. Spaltenverstärker 230 umfasst einen ersten Schalter 76, welcher über ein Sn-Signal 49 von dem Zeitgebungsregler 200 gesteuert wird. Erster Schalter 76 ist elektrisch verbunden mit einem ersten Speicherelement 78, welches in der bevorzugten Ausführungsform ein Kondensator ist. Erstes Speicherelement 78 ist weiterhin elektrisch verbunden mit Verstärker 80, zweitem Schalter 92 und zweiten Speicherelement 82, wiederum einem Kondensator in der bevorzugten Ausführungsform. Der Ausgang von Verstärker 80 ist elektrisch verbunden mit dem zweiten Schalter 92, welcher über ein Sp-Signal 48 gesteuert wird und einem dritten Schalter 94, welcher über ein Sr-Signal 50 gesteuert wird. Die andere Seite des dritten Schalters 94 ist elektrisch verbunden mit einem vierten Schalter 84, welcher ebenfalls über das Sp-Signal 48 gesteuert wird, und zweitem Speicherelement 82. Der vierte Schalter 84 ist weiterhin elektrisch verbunden mit der Referenzspannungsquelle 88, Vref. Der Ausgang des Verstärkers 80 bildet den Ausgang des Spaltenverstärkers 230.
  • Auf ähnliche Weise wird für einen Referenzspaltenverstärker 240 die Referenzspaltenleitung 102 mit einer Stromquelle beaufschlagt, welche aus einem Diodentransistor 36, der eine Gate-Elektrode hat, welche über Vorspannung 44 gesteuert wird, besteht. Die Referenzspaltenleitung 102 ist elektrisch verbunden mit dem Referenzspaltenverstärker 240 Eingang und ist elektrisch verbunden mit einem ersten Schalter 106, gesteuert über Sn-Signal 49. Der erste Schalter 106 wird dann verbunden mit einem kapazitiven ersten Speicherelement 108. Das erste Speicherelement 108 wird dann verbunden mit dem Eingang eines Verstärkers 110 und mit einem zweiten Schalter 96, gesteuert über das Sp-Signal 48, und einem kapazitiven zweiten Speicherelement 112. Der Ausgang des Verstärkers 110 ist verbunden mit dem zweiten Schalter 96 und mit einem dritten Schalter 98, gesteuert über ein Sr-Signal 50. Der dritte Schalter 98 ist verbunden mit einem vierten Schalter 90, gesteuert über das Sp-Signal 48, und mit dem anderen Ende des zweiten Speicherelements 112. Der vierte Schalter 90 ist weiterhin verbunden mit der Referenzspannungsquelle 88, Vref. Der Ausgang von Verstärker 110 bildet den Ausgang des Referenzspaltenverstärkers 240.
  • Um die gleiche Größe und Frequenzanteil an Rauschen, welches auf dem Referenzspaltenanteil (zweite Seite) 122 des Differenzbildsignals 118 und dem Rauschen, welches auf dem Spaltenverstärkerabschnitt (erste Seite) 120 des Differenzbildsignals 118 vorhanden ist, aufrecht zu erhalten, müssen die Ausgänge der Spaltenverstärker 230 und Referenzspaltenverstärker 240 die gleiche Last sehen. Diese ausgewogene Last wird erreicht, in dem man jeden Spaltenverstärker 230 und Referenzspaltenverstärker 240 eine Scheinlast haben lässt. Das Vorsehen dieser ausgewogenen Last ermöglicht es, dass die Rauschquellen im Wesentlichen die gleiche Größe haben, so dass sie in dem differenziellen A/D-Wandler 220 gegeneinander aufgehoben werden können. Der Ausgang vom Spaltenverstärker 230 ist verbunden mit einem ersten Transistor 300 und einem zweiten Transistor 310, welcher die Scheinlast für die zweite Seite 122 des Differenzbildsignals 118 bildet. Der ersten Transistor 300 wird gesteuert durch das Spaltenauswahlsignal So 47, welche eines der Spaltenauswahlsignale 250 (siehe 3A und 3B) ist. Der erste Transistor 300 ist weiterhin verbunden mit der ersten Seite 120 des Differenzbildsignals 118. Zweiter Transistor 310 ist weiterhin verbunden mit der zweiten Seite 122 des Differenzbildsignals 118. Zweiter Transistor 310 hat seine Gate-Elektrode mit GND verbunden.
  • Der Ausgang des Referenzspaltenverstärkers 240 ist verbunden mit einem dritten Transistor 320 und einem vierten Transistor 330. Der dritte Transistor 320 wird als Scheinlast verwendet, in dem man seine Gate-Elektrode mit GND verbindet. Der Zweck des dritten Transistors 320 ist es, eine zusätzliche ausgleichende Last auf der ersten Seite 120 des Differenzbildsignals 118 zur Verfügung zu stellen, so dass auf diese Weise der dritte Transistor 320 außerdem verbunden ist mit der ersten Seite die erste Seite 120. Der vierte Transistor 330 ist weiterhin verbunden mit der zweiten Seite 122 des Differenzbildsignals 118. Der vierte Transistor 330 wird aktiviert, wenn die Spaltenausgänge ausgelesen werden, indem dessen Gate-Elektrode mit einem Referenzspaltenrücksetzsignal 18 (siehe 6) verbunden wird.
  • 5 veranschaulicht die Betriebsweise und Prinzipien der bevorzugten Ausführungsform der Erfindung für eine einzige Spalte unter Verwendung des gemeinsamen Referenzspaltenverstärkers. Die gemeinsame Spaltenleitung 38 besteht aus einer idealen Spalte Ausgang 39 und einer ersten Rauschkomponente 74, welche eine Kombination aus Rauschquellen darstellt, welche auf den gemeinsamen Spaltenverstärker eingebracht werden. Die Referenzspannungsquelle 88, Vref, von allen Spaltenverstärkern gemeinsam genutzt, wird durch ein ideales Spannungsreferenzsignal 87 und eine zweite Rauschkomponente 86 dargestellt. Auf ähnliche Weise wird der Referenzspaltenausgang 102 durch ein ideales Referenzspaltensignal 101 und eine dritte Rauschkomponente 104 dargestellt.
  • Der Verstärkerschaltkreis in dem Spaltenverstärker ist dargestellt durch den Verstärker 80, welchem ein Spannungsoffset 116 auf das Eingangssignal aufaddiert wird, welches die einheitsverstärkte Eingangsspannung des Verstärkers 80 mit einer Eingangsoffsetspannung 116 darstellt. Auf ähnliche Weise wird für den Referenzspaltenverstärker 110 Spannungsoffset 114 auf das Eingangssignal aufaddiert.
  • 6 zeigt die Zeitsteuerung, welche zur Steuerung des Betriebs des Schaltkreises in 5 verwendet. Sn 49 ist sowohl während Phase 1 als auch während Phase 2 aktiviert und wird zum Abtasten des gemeinsamen Spaltenausgangs 38 verwendet. Spalte 48 ist nur während Phase 1 aktiviert und wird verwendet zum Abtasten des Pixelbildes. Sr 50 ist aktiviert während Phase 2 und Phase 3 und Sr 50 wird zum Abtasten der Pixelzelle verwendet, wenn diese in einem Rücksetzzustand ist und zum Halten des Ausgangs des Spaltenverstärkers während des Abtasten durch So 47. So 47 stellt die Zeit während der dritten Phase dar, in der das Differenzbildsignal 118 zum Auslesen des resultierenden Bildsignals abgetastet wird. Am Ende der ersten Phase ist ein beruhigtes Bildsignal von dem ausgewählten Pixel mit einem Rauschanteil auf dem gemeinsamen Spaltenausgang 38 verfügbar. Am Ende von Phase 2 ist ein beruhigter Rücksetzwert für den ausgewählten Pixel verfügbar ein anderer Rauschanteil auf dem gemeinsamen Spaltenausgang 38. Für den Referenzspaltenausgang 102 ist am Ende von Phase 1 ein beruhigter Rücksetzwert mit einem Rauschanteil vorhanden. Am Ende von Phase 2 hat der Referenzspalteausgang den gleichen Rücksetzwert, aber mit einer anderen Rauschkomponente. Spaltenrücksetzsignal 40 zeigt die zeitliche Abstimmung von wenn ein Pixel während Phase 2 zurückgesetzt wird. Referenzspaltenrücksetzsignal 18 veranschaulicht das unterschiedliche Rücksetzsignal, welches verwendet wird, um die Referenzspaltenpixel zurückzusetzen. Die Referenzspaltenpixel werden in Rücksetzung gehalten, bis der Pixel in der ausgewählten Zeile zum Auslesen angewählt wird. Während Phase 1 und Phase 2 wird der Referenzspaltenpixel, welcher zum Betreiben der zweiten Seite 122 des Differenzbildsignals 118 ausgewählt ist, vom Rücksetzzustand gelöst um zu verhindern, das Netzteilrauschen weiter in die Fotozelle angekoppelt wird.
  • Das Verhalten und der Betrieb der Schaltung aus 5 kann jetzt unter Verwendung von Ladungsübertragungsterminologie analysiert werden. Während der ersten Phase wird Schalter 76 geschlossen wie auch Schalter 92 und 84. Verstärker 80 wird von Eingang nach Ausgang mittels Schließen von Schalter 92 kurzgeschlossen, wodurch bewirkt wird, dass Spannungsoffsetspannung 116 vorhanden ist.
  • Auf die gleiche Weise bewirkt das Schließen von Schalter 84, dass die Referenzspannungsquelle 88 und zweite Rauschkomponente 86 auf Speicherelement 82 platziert werden. Die Ladung am Ende von Phase 1 Auf erstem Speicherelement 78 mit Kapazität C1 Beträgt: Q18 = C1(Vs39 + Vn74 – Vos116)worin Vs39 das ideale Bildsignal ist. Vn74 ist der Common Mode Ausdruck aus Rauschquelle n1 Rauschkomponente 74 und Vos116 ist offset-Spannung von Verstärker 80. Die Ladung auf zweitem Speicherelement 82 mit Kapazität C2 beträgt: Q82 = C2(Vref87 + Vn86 – Vos116)
  • Worin Vref87 die ideale Referenzquelle und Vn86 der Common Mode Rauschterm aus Rauschquelle n2 86 ist.
  • Auf ähnliche Weise sind für den Referenzspaltenverstärker während Phase 1 Schalter 106, Schalter 96 und Schalter 90 geschlossen und Schalter 98 ist geöffnet. Die Ladung auf drittem Speicherelement 108 mit einer Kapazität C3 beträgt: Q108 = C3(Vr101 + Vn104 – Vos114)
  • Worin Vr101 der rauschfreie Rücksetzwert des Referenzpixels am Ende von Phase 1, Vn104 das Common mode Rauschen von Rauschquelle n3 104 ist und Vos114 ist die offset-Spannung von Verstärker 110. Die Ladung auf viertem Speicherelement 112 mit einer Kapazität C4 beträgt: Q112 = C4(Vref87 + Vn86 – Vos114) worin Vref87 eine ideale Spannungsreferenzquelle ist und Vn86 der Common Mode Rauschterm von Rauschquelle n2 86 ist.
  • Während Phase 2, öffnen Schalter 92, Schalter 84, Schalter 90 und Schalter 96 und Schalter 98 und Schalter 94 schließen. Schalter 76 und Schalter 106 bleiben geschlossen. Die Ladung auf den Speicherelementen am Ende von Phase 2 sind: Q78 = C1(Vr39 + Vn74' – Vos116)
  • Worin Vn74' = neue Rauschkomponente, Vr39 = Rücksetzwert des ausgewählten Pixel. Q82 = C2(Vout80 – Vos116)worin Vout80 der Ausgang von Spaltenstärke 80 ist. Q108 = C3(Vr101' + Vn104' – Vos114)worin Vn104' = neue Rauschkomponente, Vr101' = Rücksetzwert von Referenzpixel. Q112 = C4(Vout110 – Vos114)worin Vout110 der Ausgang von Referenzspaltenverstärker 110 ist.
  • Da Spaltenverstärker 80 und Referenzspaltenverstärker 110 mit hohen Eingangsimpedanzen gefertigt sind wie z.B. jene auf MOSFET Gates, wird minimale Ladung in den Eingang des Verstärkers übertragen, daher muss jegliche Ladungsdifferenz auf erstem Speicherelement 78 zu zweitem Speicherelement 82 von Phase 1 und zu Phase 2 übertragen werden. Die gleiche Ladungsübertragungsbeschränkung trifft zu zwischen dem dritten Speicherelement 108 und dem vierten Speicherelement 112. Daher, falls ΔQ78 = Ladungsdifferenz zwischen Phase 1 und Phase 2 auf erstem Speicherelement 78 sei: ΔQ18 = C1 (Vs39 + Vn74 – Vos116 – Vr39 – Vn74' + Vos116) = C1(Vs39 – Vr39 + Vn74 – Vn74') auf die gleiche Weise: ΔQ82 = C2(Vref87 + Vn86 – Vos116 – Vout80 + Vos116) = C2(Vref87 – Vout80 + Vn86) ΔQ108 = C3(Vref101 + Vn104 – Vos114 – Vr101' – Vn104' + Vos114) = C3(Vr101 – Vr101' + Vn104 – Vn104') ΔQ112 = C4(Vref87 + Vn86 – Vos114 – Vout110 + Vos114) = C4(Vref87 – Vout110 + Vn86)
  • Für Ladungserhaltung ΔQ78 = ΔQ82 ΔQ108 = ΔQ112 daher C1(Vs39 – Vr39 + Vn74 – Vn74')C2(Vref87 – Vout80 + Vn86)
  • Auflösen nach Vout80: Vout80 = Vref87 + Vn86 – C1/C2 (Vs39 – Vr39 + Vn74 – Vn74')
  • Auf die gleiche Weise für den Referenzspaltenverstärker 240; C3(Vr101 – Vr101' + Vn104 – Vn104') = C4(Vref87 – Vout110 + Vn86)
  • Nach Vout110 auflösen: Vout110 = Vref87 + Vn86 – C3/C4(Vr101 – Vr101' + Vn104 – Vn104')
  • Indem man C3/C4 = C1/C2, Vn104 = Vn74, und Vn104' = Vn74' setzt, was möglich ist, da das Layout des Referenzspaltenverstärkers 240 identisch ist mit dem Layout von den Spaltenverstärkern 230 und da die Referenzspalte dasselbe Hauptsubstrat hat wie die Spalten in der APS-Matrix, und indem man Vr101 = Vr101' setzt, weil der Zustand des Referenzpixels unverändert ist, dann: Vout110 = Vref87 + Vn86 – C1/C2(Vn74 – Vn74')
  • Das Differenzbildsignal ist dann: Vout80 – Vout110 = C1/C2(Vr39 – Vs39)
  • Dieses Ergebnis ist das gleiche wie der Stand der Technik Verstärker in 2 (mit C1/C2 = 1) außer, dass die meisten Common Mode Rauschquellen, welche bei dem Stand der Technik Ausgang vorhanden wären, im wesentlichen von der bevorzugten Ausführungsform der Erfindung entfernt sind. Insbesondere kann Verstärkung zu dem Signal dadurch hinzugefügt werden, daß man die Kapazität C1 von Speicherelement 78 und die Kapazität C2 von Speicherelement 82 (und gleichermaßen auch Kapazitäten C3 und C4, unter Einhaltung von C1/C2 = C3/C4) einstellt. Die Verstärkung des Spaltenverstärkers wird durch das Verhältnis C1 zu C2 eingestellt. Da diese beiden Speicherelemente nahe beieinander sind und die identische Umgebung in einem vorgegebenen Spaltenverstärker haben, werden Ablaufdifferenziale über den IC die Verstärkungsunterschiede zwischen einzelnen Spaltenverstärkern nicht beeinflussen, wie dies der Fall ist bei Ausführungen, welche Gegenleitwertverstärker für das Verstärkungselement verwenden. Durch Erzeugen eines Differenzbildsignals 118 wird minimales zusätzliches Rauschen über kapazitive Kopplung eingeleitet, wenn das Differenzbildsignal 118 über den integrierten Schaltkreis zu dem Differenziellen A/D 220 oder anderer analoger Verarbeitung vor dem differenziellen A/D 220 geführt wird. Wegen der Auslegung des Spaltenverstärkerschaltkreises werden Anforderungen an den in dem Spaltenverstärker 230 verwendeten Verstärker vermindert, da Rückkopplung Nichtlinearität vermindert und der Schaltkreis die offset-Spannung an dem Verstärker inhärent entfernt.
  • 7 veranschaulicht in Blockform die Funktion, welche von den Schaltungen in 5 zur Verfügung gestellt werden, als ein allgemeinerer Ansatz zum Ausführen der Erfindung. Ein erster Doppel-Sampling Schaltkreis (DS), aufgebaut aus einem Spaltenverstärker 230, empfängt ein ideales Bildsignal 39, Vcol, und eine erste Rauschkomponente 74 n1, welche zusammen das gemeinsame Spaltenleitungsbildsignal 38 bilden. Dieses Bildsignal 38 wird mit einem ersten Musterhalteschaltkreis 140 und mit einer Minuseingabe eines ersten Subtraktionsschaltkreises 130 elektrisch verbunden. Der Ausgang des ersten Musterhalteschaltkreises 140 wird mit dem Plus-Eingang des ersten Subtraktionsschaltkreises 130 elektrisch verbunden. Der erste Musterhalteschaltkreis 140 wird von dem Musterpixel Sp-Signal 48 gesteuert. Der Ausgang des ersten Subtraktionsschaltkreises 130 wird mit einem ersten Verstärker 152 elektrisch verbunden, welcher einer durch die Kondensatorflächenverhältnisse (C1/C2) eingestellte Verstärkung sowie offset-Ausgleich hat. Der erste DS-Schaltkreis empfängt außerdem eine ideale Spannungsreferenzquelle 87, welche eine zweite Rauschkomponente 86, n2 hinzu addiert hat, um eine Referenzspannungsquelle 88 zu bilden. Diese Referenzspannungsquelle 88 wird elektrisch verbunden mit einem zweiten Musterhalteschaltkreis 142, welcher von dem Musterpixel Sp-Signal 48 gesteuert wird. Der Ausgang des zweiten Musterhalteschaltkreises 142 ist verbunden mit dem Plus-Eingang eines zweiten Subtraktionsschaltkreises 132. Der Minus-Eingang des zweiten Subtraktionsschaltkreises 132 empfängt den Ausgang des ersten Verstärkers 152. Der Ausgang des zweiten Subtraktionsschaltkreises 132 ist verbunden mit einem dritten Musterhalteschaltkreis 148, welcher von dem Musterrücksetz Sr-Signal 50 gesteuert wird. Der Ausgang des dritten Musterhalteschaltkreises 148 wird die erste Seite 120 des Differenzbildsignals 118.
  • Auf die gleiche Weise empfängt für die Referenzspalte ein zweiter Doppel-Sampling Schaltkreis (DS), bestehend aus Referenzspaltenverstärker 240, ein ideales Referenzsignal 101, Vr_col, und eine dritte Rauschkomponente 104, n3, welche gemeinsam das gemeinsame Referenzspaltenleitungssignal 102 bilden. Dieses Referenzspaltenleitungssignal 102 ist verbunden mit einem vierten Musterhalteschaltkreis 144 und mit einem Minus-Eingang eines dritten Subtraktionsschaltkreises 135. Der Ausgang des vierten Musterhalteschaltkreises 144 ist verbunden mit dem Plus-Eingang des dritten Subtraktionsschaltkreises 134. Der vierte Musterhalteschaltkreis 144 wird gesteuert von dem Musterpixel Sp-Signal 48. Der Ausgang des dritten Subtraktionsschaltkreises 134 ist verbunden mit einem zweiten Verstärker 154, der eine über die Kondensatorflächenverhältnisse (C3/C4, vorzugsweise C3/C4 = C1/C2) eingestellte Verstärkung und offset-Ausgleich hat. Der zweite DS-Schaltkreis empfängt außerdem die ideale Spannungsreferenzquelle 87, die eine zweite Rauschkomponente 86, n2 hinzuaddiert hat, um eine Referenzspannungsquelle 88 zu bilden. Diese Referenzspannungsquelle 88 ist verbunden mit einem fünften Musterhalteschaltkreis 146, welcher von dem Musterpixel Sp-Signal 48 gesteuert wird. Der Ausgang des fünften Musterhalteschaltkreises 146 ist verbunden mit dem Plus-Eingang eines vierten Subtraktionsschaltkreises 136. Der Minus-Eingang des vierten Subtraktionsschaltkreises 136 empfängt den Ausgang des zweiten Verstärkers 154. Der Ausgang des vierten Subtraktionsschaltkreises 136 ist verbunden mit einem sechsten Musterhalteschaltkreis 150, welcher von dem Musterrücksetz Sr-Signal 50 gesteuert wird. Der Ausgang des sechsten Musterhalteschaltkreises 150 wird die zweite Seite 122 des Differenzbildsignals 118. Der Fachmann wird erkennen, dass ausgehend von diesem grundlegenden Blockschaltbild mehrere verschiedene Ausführungen der Erfindung entworfen werden können und noch in den Umfang der Erfindung fallen.

Claims (10)

  1. Pixelspaltenverstärker-Architektur zur Erzeugung eines Differentialbildsignals (118) mit reduziertem Rauschen, umfassend: – einen ersten Doppelsampling(DS)-Schaltkreis (230) und einen zweiten DS-Schaltkreis (240), wobei der zweite DS-Schaltkreis (240) im Wesentlichen dieselbe Konfiguration wie der erste DS-Schaltkreis (230) aufweist, und wobei jeder DS-Schaltkreis einen Eingang, Ausgang und einen Referenz-Eingang hat, – der Eingang des ersten DS-Schaltkreises (230) ist mit einem Bildsignal (38) verbunden, wobei das Bildsignal (38) einem Satz von Rauschkomponenten (74) unterzogen ist, und wobei der Ausgang des ersten DS-Schaltkreises (230) eine erste Seite (120) des Differentialbildsignals (118) mit reduziertem Rauschen ausgibt, – der Eingang des zweiten DS-(240)-Schaltkreises ist mit einen Referenz-Bildsignal (102) verbunden, das in einem Reset-Zustand gehalten ist, wobei das Referenz-Bildsignal (102) dem Satz von Rauschkomponenten (104) wie das Bildsignal (39) unterzogen ist, wobei der Ausgang des zweiten DS-Schaltkreises (240) eine zweite Seite (122) des Differentialbildsignals (118) mit reduziertem Rauschen ausgibt; und – eine Referenz-Spannungsquelle (88), die mit dem Referenz-Eingang des ersten DS-Schaltkreises (230) und dem Referenz-Eingang des zweiten DS-Schaltkreises (240) verbunden ist.
  2. Pixelspaltenverstärker-Architektur nach Anspruch 1, wobei der erste DS-Schaltkreis (230) und der zweite DS-Schaltkreis (240) eine erste Abtast-Zeitperiode und eine zweite Abtast-Zeitperiode aufweisen und die Referenz- Spannung während der ersten Abtastzeit-Periode sowohl im ersten DS-Schaltkreis (230) als auch im zweiten DS-Schaltkreis (240) abgetastet wird.
  3. Pixelspaltenverstärker-Architektur nach Anspruch 1, wobei das Bildsignal (38) und das Referenz-Bildsignal (102) auf einem einzelnen Substrat erzeugt werden.
  4. Pixelspaltenverstärker-Architektur nach Anspruch 1, wobei entweder der erste DS-Schaltkreis (230) oder der zweite DS-Schaltkreis (240) weiterhin umfasst: – eine erste Abtasthalteschaltung (140) mit einem Eingang, einem Ausgang, einem Kontrolleingang, wobei der Eingang mit dem Eingang des ersten DS-Schaltkreises verbunden ist; – eine erste Subtraktionsschaltung (130) mit einem Plus-Eingang, einem Minus-Eingang und einem Ausgang, wobei der Minus-Eingang mit dem Eingang des einen DS-Schaltkreises und dem Eingang der ersten Abtasthalteschaltung (140) verbunden ist, wobei der Plus-Eingang mit dem Ausgang der ersten Abtasthalteschaltung (140) verbunden ist; – ein Verstärker (152) mit einer Offset-Aufhebung, einem Eingang, einem Ausgang und einer Verstärkungseinstellung, wobei die Verstärkungseinstellung durch Kondensator-Bereichverhältnisses gesteuert wird, wobei der Eingang mit dem Ausgang der ersten Subtraktionsschaltung (130) verbunden ist; – eine zweiten Abtasthalteschaltung (142) mit einem Eingang, einem Ausgang und einem Steuersignal, wobei der Eingang mit dem Referenz-Eingang des einen DS-Schaltkreises verbunden ist, wobei das Steuersignal mit dem Steuersignal der ersten Abtasthalteschaltung (140) verbunden ist; – eine zweite Subtraktionsschaltung (132) mit einem Plus-Eingang, einem Minus-Eingang und einem Ausgang, wobei der Plus-Eingang mit dem Ausgang der zweiten Abtasthalteschaltung verbunden ist, und wobei der Minus-Eingang mit dem Ausgang des Verstärkers (152) verbunden ist; – eine dritte Abtasthalteschaltung (148) mit einem Eingang, einem Ausgang und einem Steuersignal, wobei der Eingang mit dem Ausgang der zweiten Subtraktionsschaltung (132) verbunden ist, und wobei der Ausgang mit dem Ausgang des einen DS-Schaltkreises verbunden ist; – ein erstes Steuersignal, das mit dem Steuereingang der ersten Abtasthalteschaltung (140) und der zweiten Abtasthalteschaltung (142) von jedem DS-Schaltkreis verbunden ist; und – ein zweites Steuersignal, das mit dem Steuereingang der dritten Abtasthalteschaltung (148) von jedem DS-Schaltkreis verbunden ist.
  5. Pixelspaltenverstärker-Architektur nach Anspruch 1, wobei entweder der erste DS-Schaltkreis (230) oder der zweite DS-Schaltkreis (240) weiterhin umfasst: – einen ersten Schalter (76) mit einem Eingang, einem Steuereingang und einem Ausgang; – ein erstes Speicherelement (78) mit einem ersten Knoten und einem zweiten Knoten, wobei der erste Knoten mit dem Ausgang des ersten Schalters (76) verbunden ist; – einen Verstärker (80) mit einem Eingang, einem Ausgang und einer Verstärkungseinstellung, wobei der Eingang mit dem zweiten Knoten des ersten Speicherelements (78) verbunden ist, wobei der Ausgang mit dem Ausgang des einen DS-Schaltkreises verbunden ist; – ein zweites Speicherelement (82) mit einem ersten Knoten und einem zweiten Knoten, wobei der erste Knoten mit dem zweiten Knoten des ersten Speicherelements (78) und dem Eingang des Verstärkers (80) verbunden ist; – einen zweiten Schalter (92) mit einem Eingang, einem Steuereingang und einem Ausgang, wobei der Eingang mit dem Eingang des Verstärkers (80) verbunden ist, und wobei der Ausgang mit dem Ausgang des Verstärkers (80) verbunden ist; – einem dritten Schalter (94) mit einem Eingang, einem Steuereingang, und einem Ausgang, wobei der Eingang mit dem Ausgang des Verstärkers (80) verbunden ist, wobei der Eingang mit dem zweiten Knoten des zweiten Speicherelements (82) verbunden ist; und – einen vierten Schalter (84) mit einem Eingang, einem Steuereingang, und einem Ausgang, wobei der Eingang mit dem zweiten Knoten des zweiten Speicherelements (82) verbunden ist, und wobei der Eingang mit dem Referenzeingang des einen DS-Schaltkreises verbunden ist; und – ein erstes Steuersignal, das mit dem Steuereingang des ersten Schalters (76) des einen DS-Schaltkreises verbunden ist; und – ein zweites Steuersignal, das mit dem Steuereingang des zweiten Schalters (92) und dem vierten Schalter (84) des einen DS-Schaltkreises verbunden ist; und – ein drittes Steuersignal, das mit dem Steuereingang des dritten Schalters (94) des einen DS-Schaltkreises verbunden ist.
  6. Ein Bildverarbeitungssystem zum Erzeugen eines im Wesentlichen Störungsrausch freien differentialen Bildsignals (118), das auf einem auf das Bildverarbeitungssystem fokussierten Bild basiert, umfassend: – eine Vielzahl von aktiven Pixelsensoren (10) in einer Matrix von Reihen und Spalten, um eine Sensormatrix (280) zu bilden, wobei jeder aktive Pixelsensor (10) ein Spannungspotential an einem Diffusionsknoten erzeugen kann, das der durch den aktiven Pixelsensor (10) detektierten Lichtintensität oder einem Reset-Signal entspricht, und wobei jeder aktive Pixelsensor (10) das an dem Diffusionsknoten von anderen Signalen erzeugte Spannungssignal puffert, das außerhalb des aktiven Pixelsensors (10) erzeugt wurde; – eine Vielzahl von Referenz-Pixelsensoren, die in einer Matrix von Zeilen und zumindest einer Spalte angeordnet sind, wodurch zumindest ein Referenzspalten-Signal (102) gebildet wird, wobei die Referenz-Pixelsensoren im Wesentlichen die gleiche Konfiguration wie die aktiven Pixelsensoren (10) haben, jedoch ein Referenz-Restsignal aufweisen, um ein Spannungspotential an einem Diffusionsknoten zu erzeugen, wobei jeder Referenz-Pixelsensor das Reset-Potential puffert, das an den Diffusionsknoten von anderen zu dem Referenz-Pixelsensor externen Signalen erzeugt wurde, anwesend ist; – eine Referenz-Spannungsquelle (88); und – eine Vielzahl von aktiven Pixelspalten-Verstärker-Schaltkreisen, wobei jeder entsprechende Verstärker-Schaltkreis mit dem entsprechenden aktiven Pixelsensor (10) in einer Spalte verbunden ist, die ein entsprechendes Spaltensignal (38) bildet, wobei das entsprechende Spaltensignal (38) einer Kombination von Rauschquellen (74) unterzogen wird, wobei jeder aktive Pixelspalten-Verstärker-Schaltkreis weiterhin umfasst: – einen ersten Doppel-Abtast(DS)-Schaltkreis (230) mit einem Eingang und einem Ausgang und einem Referenz-Eingang, wobei der Eingang des ersten DS-Schaltkreises (230) mit dem entsprechenden Spaltensignal (38) verbunden ist und – die Referenz-Spannungsquelle (88), die mit dem Referenz-Eingang jedes des ersten DS-Schaltkreises (230) verbunden ist; – zumindest eine Referenzspalten-Verstärkerschaltung, die mit einem entsprechenden, im Reset-Zustand gehaltenen Referenzspaltensignal (102) verbunden ist, wobei das entsprechende Referenzspaltensignal (102) einer Kombination von Rauschquellen (104) wie die entsprechenden aktiven Pixelspalten unterzogen ist, wobei die entsprechenden Referenzspalten-Verstärker-Schaltungen weiterhin umfassen, – einen zweiten DS-Schaltkreis (240) mit im Wesentlichen derselben Konfiguration wie der erste DS-Schaltkreis (230), wobei der zweite DS-(240)-Schaltkreis einen Eingang, einen Ausgang und einen Referenz-Eingang hat, – der Eingang des zweiten DS-Schaltkreises (240) mit dem entsprechenden Referenzspalten-Signal (102), das im Reset-Zustand gehalten ist, verbunden ist, und – der Referenz-Eingang jedes zweiten DS-Schaltkreises (240) mit der Referenz-Spannungsquelle (88) verbunden ist; – einem Zeitcontroller (200), der mit jedem aktiven Pixelspaltenverstärker und jeder Referenzspalten-Verstärkerschaltung verbunden ist, wobei der Zeitcontroller (200) die Vielzahl von aktiven Pixelsensoren (10) aktiviert, um ein dem aktuellen Bild entsprechendes Spannungssignal an dem aktiven Pixelspaltenverstärker anzulegen, um ein Nicht-Reset-Signal an dem aktivierten Referenz-Pixelsensor anzulegen, um ein Spannungssignal an dem entsprechenden Referenz-Spaltenverstärker-Schaltkreis anzulegen, das dem Reset-Level entspricht, und dann ein dem Reset-Signal entsprechendes Spannungssignal an dem aktiven Pixelspalten-Verstärker-Schaltkreis und das Nicht-Reset-Signal an dem Referenzspalten-Verstärker-Schaltkreis anzulegen, und wobei der Zeitcontroller (200) es dem aktiven Pixelspalten-Verstärker-Schaltkreis ermöglicht, jedes Spaltenverstärker-Schaltkreis-Ausgangssignal sequenziell an einer ersten gemeinsamen Ausgangsleitung (120) anzulegen und wobei der Zeitcontroller (200) es dem Referenzspalten-Verstärker-Ausgangssignal ermöglicht, an einer zweiten gemeinsamen Ausgangsleitung (122) das Bildverarbeitungs-Störrausch freie Differentialsignal (118) zu erzeugen.
  7. Bildverarbeitungssystem nach Anspruch 6, wobei der erste DS-Schaltkreis (230) und der zweite DS-Schaltkreis (240) eine erste Abtastzeitperiode und eine zweite Abtastzeitperiode aufweisen und die Referenzspannung (88) während der ersten Abtastzeitperiode sowohl in dem ersten DS-Schaltkreis (230) als auch dem zweiten DS-Schaltkreis (240) abgetastet wird.
  8. Bildverarbeitungssystem nach Anspruch 6, wobei das Bildsignal (38) und das Referenzsignal (102) auf einem einzelnen Substrat erzeugt werden.
  9. Bildverarbeitungssystem nach Anspruch 6, das weiterhin einen Reihendecoder (210) mit einer Vielzahl von Steuerleitungen umfasst, die mit der Sensormatrix (280) verbunden sind, wobei jede Steuerleitung an dem aktiven Pixelsensor (10) in einem entsprechenden Spaltensignal angeschlossen ist, wobei der Reihendecoder (210) die aktiven Pixelsensoren (10) in einer Reihe aktivieren kann, und wobei der Zeitcontroller (200) mit dem Reihendecoder (210) verbunden ist, wobei der Zeitcontroller (200) jede sequenziell zu aktivierende Sensorreihe aktiviert.
  10. Verfahren zum Abtasten eines Satzes von Spaltenausgängen einer Pixelsensormatrix (280), um ein Differential-Bildsignal (180) mit reduziertem Rauschen zu erzeugen, das die folgenden Schritte umfasst: – Abtasten und Speichern eines ersten Spaltenausgangs (38) des Satzes von Spaltenausgängen, wodurch ein erster Abtastwert erzeugt wird; – Abtasten des ersten Spaltenausgangs (38) des Satzes von Spaltenausgängen, wodurch ein zweiter Abtastwert erzeugt wird; – Abziehen des ersten Abtastwerts von dem zweiten Abtastwert, wodurch ein erster Bildwert erzeugt wird; – Abtasten und Speichern einer Spannungs-Referenzquelle (88), wodurch ein erster Abtast-Referenzwert erzeugt wird; – Abziehen des ersten Bildwerts von dem ersten abgetasteten Referenzwert, wodurch eine erste Seite des Differentialbildsignals (120) mit reduziertem Rauschen erzeugt wird; – Halten einer zweiten Spalte (102) des Satzes von Spaltenausgängen in einem Reset-Status; – Abtasten und Speichern der zweiten Spalte (102) des Satzes von Spaltenausgängen, wodurch ein dritter Abtastwert erzeugt wird; – Abtasten der zweiten Spalte (102) des Satzes der Spaltenausgänge, wodurch ein vierter Abtastwert erzeugt wird; – Abziehen des dritten Abtastwerts von dem vierten Abtastwert, wodurch ein zweiter Bildwert erzeugt wird; – Abtasten und Speichern der Spannungs-Referenzquelle (88), wodurch ein zweiter Abtast-Referenzwert gebildet wird; – Abziehen des zweiten Bildwerts von dem zweiten Abtast-Referenzwert, wodurch eine zweite Seite des Differential-Bildsignals (122) mit reduziertem Rauschen erzeugt wird.
DE69918899T 1998-05-11 1999-05-07 Spalteverstärkerarchitektur in einem aktiven Pixelsensor Expired - Lifetime DE69918899T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76014 1998-05-11
US09/076,014 US6476864B1 (en) 1998-05-11 1998-05-11 Pixel sensor column amplifier architecture

Publications (2)

Publication Number Publication Date
DE69918899D1 DE69918899D1 (de) 2004-09-02
DE69918899T2 true DE69918899T2 (de) 2005-07-28

Family

ID=22129388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69918899T Expired - Lifetime DE69918899T2 (de) 1998-05-11 1999-05-07 Spalteverstärkerarchitektur in einem aktiven Pixelsensor

Country Status (7)

Country Link
US (1) US6476864B1 (de)
EP (1) EP0957630B1 (de)
JP (1) JP4277356B2 (de)
CN (1) CN1126114C (de)
DE (1) DE69918899T2 (de)
SG (1) SG74113A1 (de)
TW (1) TW407424B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009019034A1 (de) * 2009-04-27 2010-10-28 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207842B1 (en) * 1997-10-09 2001-03-27 Mars Incorporated Process for preparing procyanidin(4-6 or 4-8) oligomers and their derivatives
EP0928101A3 (de) * 1997-12-31 2001-05-02 Texas Instruments Incorporated CMOS-Matrixsensoren
JP4463428B2 (ja) * 1999-01-29 2010-05-19 浜松ホトニクス株式会社 受光装置
US6147366A (en) * 1999-02-08 2000-11-14 Intel Corporation On chip CMOS optical element
JP2000287130A (ja) * 1999-03-31 2000-10-13 Sharp Corp 増幅型固体撮像装置
JP3601053B2 (ja) * 1999-04-22 2004-12-15 日本電気株式会社 固体撮像装置
JP3410042B2 (ja) * 1999-04-26 2003-05-26 日本電気株式会社 固体撮像装置およびその駆動方法
US6777663B2 (en) * 1999-05-07 2004-08-17 Intel Corporation Enhanced Photocell with sample and hold amplifier
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US7068312B2 (en) * 2000-02-10 2006-06-27 Minolta Co., Ltd. Solid-state image-sensing device
US6717564B2 (en) * 2000-03-29 2004-04-06 Koninklijke Philips Electronics N.V. RLCD transconductance sample and hold column buffer
US6873364B1 (en) * 2000-06-08 2005-03-29 Micron Technology, Inc. Low-power signal chain for image sensors
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US7012644B1 (en) * 2000-09-06 2006-03-14 Hewlett-Packard Development Company, L.P. Multiple output node charge coupled device
US6747290B2 (en) * 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP3607866B2 (ja) * 2000-12-12 2005-01-05 オリンパス株式会社 撮像装置
DE10108430A1 (de) * 2001-02-22 2002-09-05 Philips Corp Intellectual Pty Strahlungssensor und Strahlungsdetektor für einen Computertomographen
JP3624845B2 (ja) * 2001-03-19 2005-03-02 ソニー株式会社 固体撮像素子
WO2002098112A2 (en) * 2001-05-29 2002-12-05 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
US7738013B2 (en) * 2001-05-29 2010-06-15 Samsung Electronics Co., Ltd. Systems and methods for power conservation in a CMOS imager
US6787752B2 (en) * 2001-07-19 2004-09-07 Micron Technology, Inc. Pseudorandom assignment between elements of the image processor and the A/D converter cells
US7084912B2 (en) * 2001-09-20 2006-08-01 Yuen-Shung Chieh Method for reducing coherent row-wise and column-wise fixed pattern noise in CMOS image sensors
US7233350B2 (en) 2002-01-05 2007-06-19 Candela Microsystems, Inc. Image sensor with interleaved image output
US8054357B2 (en) * 2001-11-06 2011-11-08 Candela Microsystems, Inc. Image sensor with time overlapping image output
US6795117B2 (en) * 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
JP2004015657A (ja) * 2002-06-10 2004-01-15 Fujitsu Ltd 画像データの補正処理装置
US7471324B2 (en) * 2002-08-28 2008-12-30 Aptina Imaging Corporation Amplifier shared between two columns in CMOS sensor
US7375748B2 (en) * 2002-08-29 2008-05-20 Micron Technology, Inc. Differential readout from pixels in CMOS sensor
US6919551B2 (en) * 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels
US20040169736A1 (en) * 2003-02-28 2004-09-02 Eastman Kodak Company Imaging method and system for associating images and metadata
DE60334777D1 (de) * 2003-05-08 2010-12-16 St Microelectronics Res & Dev Verfahren und Vorrichtung zur Entfernung von Spaltenfestmusterrauschen in Festkörperbildsensoren
US7456879B2 (en) * 2003-08-29 2008-11-25 Aptina Imaging Corporation Digital correlated double sampling using dual analog path
US20050062866A1 (en) * 2003-09-23 2005-03-24 Ang Lin Ping Multiplexed pixel column architecture for imagers
US20050200730A1 (en) * 2004-03-11 2005-09-15 Beck Jeffery S. Active pixel sensor array sampling system and method
US7388608B2 (en) * 2004-03-11 2008-06-17 Micron Technology, Inc. Sample and hold circuit and active pixel sensor array sampling system utilizing same
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
CN100403771C (zh) * 2004-05-11 2008-07-16 凌阳科技股份有限公司 影像传感器及其可偏移补偿的参考电压产生电路
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
US7342256B2 (en) * 2004-07-16 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Display device mounted with read function and electric appliance
TWI278232B (en) 2004-08-31 2007-04-01 Magnachip Semiconductor Ltd CMOS image sensor
JP2006101479A (ja) * 2004-09-02 2006-04-13 Canon Inc 固体撮像装置及びそれを用いたカメラ
JP4363308B2 (ja) * 2004-11-02 2009-11-11 ソニー株式会社 固体撮像素子の信号処理装置及び方法並びに撮像装置
JP4341528B2 (ja) * 2004-11-02 2009-10-07 ソニー株式会社 固体撮像素子の信号処理装置及び方法並びに撮像装置
JP4854972B2 (ja) * 2005-03-08 2012-01-18 富士フイルム株式会社 信号検出装置
US7282685B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
KR100746197B1 (ko) * 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
CN100579451C (zh) * 2006-04-21 2010-01-13 佳能株式会社 成像装置、放射线成像装置和放射线成像系统
US7649559B2 (en) * 2006-08-30 2010-01-19 Aptina Imaging Corporation Amplifier offset cancellation devices, systems, and methods
US20080117317A1 (en) * 2006-11-17 2008-05-22 Ray Alan Mentzer Dim row suppression system and method for active pixel sensor arrays
US7893977B2 (en) * 2007-10-23 2011-02-22 Xerox Corporation Multiplexing and offset correction system for an image sensor array
US7619197B2 (en) * 2008-02-04 2009-11-17 Carestream Health, Inc. Digital radiographic imaging apparatus
JP5142749B2 (ja) * 2008-02-14 2013-02-13 キヤノン株式会社 撮像装置、撮像装置の制御方法及び撮像システム
JP5161676B2 (ja) * 2008-07-07 2013-03-13 キヤノン株式会社 撮像装置及び撮像システム
US8203779B2 (en) * 2009-02-05 2012-06-19 Himax Imaging, Inc. Readout circuit for an image sensor
TWI386050B (zh) * 2009-02-17 2013-02-11 Himax Imaging Inc 影像感測器的讀出電路
JP5257134B2 (ja) * 2009-02-25 2013-08-07 コニカミノルタビジネステクノロジーズ株式会社 固体撮像素子およびそれを備えた撮像装置
EP2254330A1 (de) 2009-05-18 2010-11-24 Thomson Licensing Verfahren und System zum Betrieb einer Bilddatenerfassungsvorrichtung
TWI496042B (zh) * 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法
KR20110021426A (ko) * 2009-08-26 2011-03-04 삼성전자주식회사 아날로그-디지털 컨버터, 및 이를 포함하는 이미지 처리 장치
US8462240B2 (en) 2010-09-15 2013-06-11 Aptina Imaging Corporation Imaging systems with column randomizing circuits
US8836835B2 (en) * 2010-10-04 2014-09-16 International Business Machines Corporation Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure
US9052497B2 (en) 2011-03-10 2015-06-09 King Abdulaziz City For Science And Technology Computing imaging data using intensity correlation interferometry
US9099214B2 (en) 2011-04-19 2015-08-04 King Abdulaziz City For Science And Technology Controlling microparticles through a light field having controllable intensity and periodicity of maxima thereof
KR101976228B1 (ko) 2011-09-22 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 장치 및 광 검출 장치의 구동 방법
US8754799B2 (en) * 2012-01-27 2014-06-17 Analog Devices, Inc. Correlated double-sample differencing within an ADC
JP6183802B2 (ja) * 2013-06-04 2017-08-23 ユニバーリンク株式会社 可視光受信方法及びその装置
KR102074944B1 (ko) 2013-06-18 2020-02-07 삼성전자 주식회사 프로그래머블 이득 증폭기와 이를 포함하는 장치들
JP2015100042A (ja) * 2013-11-19 2015-05-28 株式会社東芝 ノイズ除去装置、および撮像装置
CN103873785B (zh) * 2014-03-26 2017-08-11 中国科学院光电技术研究所 一种低噪声电荷耦合器件前端模拟视频信号预处理装置
CN104796636B (zh) * 2015-04-20 2017-12-12 中国航天科技集团公司第九研究院第七七一研究所 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN104796640A (zh) * 2015-04-20 2015-07-22 中国航天科技集团公司第九研究院第七七一研究所 超大面阵cmos图像传感器的多功能列时序控制电路
CN109470283B (zh) 2018-11-07 2020-06-05 京东方科技集团股份有限公司 探测电路及其驱动方法、基板、探测器
US11729534B1 (en) * 2022-07-27 2023-08-15 Omnivision Technologies, Inc. Low power event driven pixels with passive difference detection circuitry, and reset control circuits for the same
US11991465B2 (en) 2022-07-27 2024-05-21 Omnivision Technologies, Inc. Low power event driven pixels with passive, differential difference detection circuitry, and reset control circuits for the same
CN117912194B (zh) * 2024-03-20 2024-06-07 吉林大学 基于无线通信网络的有限空间内高危气体监测系统和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822900B2 (ja) 1978-09-25 1983-05-12 株式会社日立製作所 固体撮像装置
FR2597648B1 (fr) 1986-04-22 1992-09-11 Thomson Csf Circuit d'echantillonnage et maintien de signal a faible residu d'echantillonnage et utilisation de ce circuit au double echantillonnage correle de signaux
EP0424111B1 (de) * 1989-10-18 1997-06-18 Sony Corporation Vorrichtung zur Verarbeitung eines Videosignals
JPH04147498A (ja) 1990-10-09 1992-05-20 Nec Corp サンプルホールド回路
US5248971A (en) 1992-05-19 1993-09-28 Mandl William J Method and apparatus for multiplexed oversampled analog to digital modulation
JP3287056B2 (ja) 1993-03-24 2002-05-27 ソニー株式会社 固体撮像装置
JP3364926B2 (ja) * 1993-09-02 2003-01-08 ソニー株式会社 固体撮像装置
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6166768A (en) * 1994-01-28 2000-12-26 California Institute Of Technology Active pixel sensor array with simple floating gate pixels
US5572155A (en) 1994-06-20 1996-11-05 Fuji Photo Film Co., Ltd. CCD signal read-out circuit free from ailiasing of high-frequency noises
US5631704A (en) 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US6018364A (en) * 1996-02-06 2000-01-25 Analog Devices Inc Correlated double sampling method and apparatus
US5721425A (en) 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US5969758A (en) * 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
US5965871A (en) * 1997-11-05 1999-10-12 Pixart Technology, Inc. Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009019034A1 (de) * 2009-04-27 2010-10-28 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
US8344307B2 (en) 2009-04-27 2013-01-01 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Image sensor

Also Published As

Publication number Publication date
SG74113A1 (en) 2000-12-19
JP4277356B2 (ja) 2009-06-10
US6476864B1 (en) 2002-11-05
EP0957630A2 (de) 1999-11-17
CN1239308A (zh) 1999-12-22
TW407424B (en) 2000-10-01
EP0957630B1 (de) 2004-07-28
CN1126114C (zh) 2003-10-29
DE69918899D1 (de) 2004-09-02
JPH11355670A (ja) 1999-12-24
EP0957630A3 (de) 2001-04-18

Similar Documents

Publication Publication Date Title
DE69918899T2 (de) Spalteverstärkerarchitektur in einem aktiven Pixelsensor
DE60105393T2 (de) X-Y-Adressen-Festkörperbildaufnehmer
DE69831071T2 (de) Cmos bildsensor mit verbessertem füllfaktor
DE69911932T2 (de) Aktiver linearer sensor
DE69831072T2 (de) Gleichspannungsoffset- und verstärkungskorrektur für cmos-bildsensoren
DE19857838B4 (de) Aktives CMOS-Pixel mit Speicher für Bilderzeugungssensoren
DE69920687T2 (de) Bildsensor mit erweitertem dynamikbereich
DE60110672T2 (de) Verstärker-Festkörperbildaufnehmer und schnelles Ausleseverfahren
DE69930206T2 (de) Photodiode mit aktivem pixelsensor und gemeinsamen reset-und reihenauswahlsignalmitteln
DE602005001415T2 (de) Hybrider, ladungsgekoppelter CMOS-Bildsensor
EP2040458B1 (de) Bildsensor
DE69926098T2 (de) Bidirektionales Schieberegister ohne zwischenstufige Signalabschwächung, geeignet als Steuerschaltung für eine Anzeigevorrichtung und zugehöriges Bildaufnahmegerät
DE10231082A1 (de) Verfahren zum Einstellen eines Signalpegels eines aktiven Bildelements und entsprechendes aktives Bildelement
DE3650666T2 (de) Photoelektrische Wandlervorrichtung
DE69922730T2 (de) Festkörperbildaufnahmevorrichtung
DE69827034T2 (de) Hochgeschwindigkeitsauslesearchitektur für analogspeicherarrays
DE102005007330A1 (de) CMOS-Bildsensor mit reduziertem 1/f-Rauschen
DE69728636T2 (de) Photoelektrisches Umwandlungsgerät
DE102019113278A1 (de) Bildsensoren mit ladungsüberlauffähigkeiten
DE60120099T2 (de) Aktiver pixelbildsensor mit verbesserter linearität
DE3501407A1 (de) Servoeinrichtung zur regelung des dunkelstroms in festkoerperbauelementen
DE60127154T2 (de) Verstärkter cmos-wandler für das einzelphotonenauslesen von fotodetektoren
DE68925946T2 (de) Festkörperbildmatrix, Vorrichtung und Bildherstellungsverfahren
DE69910838T2 (de) Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren
DE69121036T2 (de) Festkörperbildabtaster mit einem integrierten Störschutzfilter

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AVAGO TECHNOLOGIES GENERAL IP ( SINGAPORE) PTE. LT

8327 Change in the person/name/address of the patent owner

Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DE, US

8328 Change in the person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BARDEHLE, PAGENBERG, DO

8327 Change in the person/name/address of the patent owner

Owner name: APTINA IMAGING CORP., GRAND CAYMAN, CAYMAN ISL, KY