DE19857838B4 - Aktives CMOS-Pixel mit Speicher für Bilderzeugungssensoren - Google Patents
Aktives CMOS-Pixel mit Speicher für Bilderzeugungssensoren Download PDFInfo
- Publication number
- DE19857838B4 DE19857838B4 DE19857838A DE19857838A DE19857838B4 DE 19857838 B4 DE19857838 B4 DE 19857838B4 DE 19857838 A DE19857838 A DE 19857838A DE 19857838 A DE19857838 A DE 19857838A DE 19857838 B4 DE19857838 B4 DE 19857838B4
- Authority
- DE
- Germany
- Prior art keywords
- pixel
- digital
- memory
- pixels
- photosignal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 99
- 238000003384 imaging method Methods 0.000 title claims description 37
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 230000001131 transforming effect Effects 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 11
- 238000005070 sampling Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005405 multipole Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 208000010201 Exanthema Diseases 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 201000005884 exanthem Diseases 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 206010037844 rash Diseases 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
Photodetektoren (166), die innerhalb einer Pixelregion des monolithischen Chips positioniert sind, zum Erzeugen eines analogen Photosignals, das eine Intensität des einfallenden Lichts auf jedes Pixel darstellt;
einen Analog-zu-Digital-Wandler (48, 154, 174 und 176), der innerhalb der Pixelregion positioniert ist, und der wirksam mit den Photodetektoren verbunden ist, zum Transformieren des analogen Photosignals in ein digitales Photosignalwort, wobei das digitale Photosignalwort Informationen über die Intensität des einfallenden Lichts anzeigt; und
einen Speicher (10; 30; 70 und 72), der mit dem Analog-zu-Digital-Wandler verbunden ist, um das digitale Photosignalwort zu empfangen, wobei der Speicher mindestens eine Speicherzelle (10; 32 und 34) aufweist, die innerhalb der Pixelregion des monolithischen Chips positioniert...
Description
- Diese Erfindung bezieht sich allgemein auf Bilderzeugungssensoren und insbesondere auf einen Bilderzeugungssensor unter Verwendung von aktiven CMOS-Pixeln.
- Festkörperbilderzeugungssensoren werden in Teleskopen, digitalen Kameras, Faximilegeräten, Scannern und anderen Bilderzeugungsgeräten verwendet. Ein Bilderzeugungssensor erfaßt ein Bild durch Umwandeln von einfallendem Licht, das von dem Bild reflektiert wird, in elektrische Signale in einer analogen Form. Ein typischer Bilderzeugungssensor weist ein Array von "Pixeln" oder diskreten Regionen auf, wobei jedes Pixel ein lichtempfindliches Element enthält. Jedes lichtempfindliche Element erzeugt ein elektrisches Signal, das proportional zu der Intensität des einfallenden Lichts auf dieses Pixel ist. Die elektrischen Signale von allen Pixeln werden in eine digitale Form umgewandelt und in dem Speicher gespeichert. Die digitalisierten Bilddaten können dann auf einem Monitor angezeigt werden, auf ein Papierblatt gedruckt werden oder für Informationen, die die Eigenschaften des Bilds betreffen, analysiert werden.
- Herkömmliche Bilderzeugungsvorrichtungen verwenden in Bilderzeugungssensoren allgemein "ladungsgekoppelte Bauelemente" (CCD; CCD = Charge Coupled Device). Ein CCD nutzt die Eigenschaften eines Metalloxidhalbleiters (MOS), um einen Kondensator an jedem der Pixel desselben zu erzeugen. Der Kondensator in einem CCD kann elektrische Ladung ansammeln, die durch das einfallende Licht erzeugt wird. Die angesammelte elektrische Ladung wird dann als ein elektrisches Signal zu einer außerhalb des Chips befindlichen Schaltungsanordnung übertragen, wie z. B. einem Analog-zu-Digital-Wandler (ADC; ADC = Analog-to-Digital Converter) und einem Speicher.
- Obwohl CCDs viele Stärken besitzen, einschließlich der hohen Empfindlichkeit, weisen CCDs ebenfalls eine Anzahl von Nachteilen auf. Ein wesentlicher Nachteil besteht darin, daß CCDs eine wesentliche Leistungsmenge für äußere Steuersignale und große Taktausschläge erfordern. Ein weiterer wesentlicher Nachteil besteht darin, daß eine Integration von elektronischen Bauelementen auf dem Chip in CCDs sehr schwer herzustellen ist. Zusätzlich erfordern CCDs ein spezialisiertes Herstellungsverarbeiten, das teuerer als die herkömmliche MOS-Herstellung ist.
- Aufgrund der Schwächen von CCDs wurde ein weiterer Bilderzeugungssensortyp entwickelt. Diese Bilderzeugungssensoren sind als aktive Pixelsensoren (APS) bekannt. Im Gegensatz zu CCDs verwenden APS eine komplementäre Hauptstrom-Metall-Oxid-Halbleiter- (CMOS-) Technologie zur Herstellung. Zusätzlich bringen APS leichter eine auf dem Chip befindliche Schaltungsanordnung zusammen mit den lichtempfindlichen Elementen, wie z.B. auf dem Chip befindliche Pixelverstärker, Takt- und Steuer-Schaltungen, Multiplexer und ADC, unter. APS erfordern ferner wesentlich weniger Leistung, um betrieben zu werden.
- Das U.S.-Patent Nr. 5,461,425 an Fowler u.a. (im folgenden Fowler) mit dem Titel "CMOS Imaging Sensor with Pixel Level A/D Conversion" beschreibt einen Bilderzeugungssensor mit einer auf dem Pixel befindlichen ADC-Schaltungsanordnung auf einem einzigen Halbleiterchip. Der Bilderzeugungssensor von Fowler weist einen Array von Pixeln auf, wobei jedes Pixel einen Phototransistor und einen ADC (Analog-to-Digital-Converter) umfaßt. Das analoge Signal, das durch den Phototransistor erzeugt wird, wird in einen seriellen Strom von Bits von digitalen Daten durch den auf dem Pixel befindlichen ADC umgewandelt. Die digitalen Daten werden dann gefiltert und in einem äußeren Speicher gespeichert. Der sich auf dem Pixel befindliche ADC wird derart beschrieben, daß derselbe den Vorteil des Minimierens von parasitären Effekten und von Verzerrungen, die durch das niedrige Signal-zu-Rausch-Verhältnis bewirkt werden, aufweist.
- Ein weiterer interessierender Bilderzeugungssensor ist in dem U.S.-Patent Nr. 5,665,959 an Fossum u.a. (im folgenden Fossum) mit dem Titel "Solid-State Image Sensor with Focal-Plane Digital Photon-Counting Pixel Array" beschrieben. Der Bilderzeugungssensor von Fossum umfaßt einen oberen Halbleiterchip, der mit einem unteren Halbleiterchip "über Höcker verbunden" ist. Der obere Halbleiterchip umfaßt Photodetektordioden mit entsprechenden Einheitszellen, wobei jede Einheitszelle eine Pufferverstärkerschaltungsanordnung enthält. Der untere Halbleiterchip umfaßt digitale Zähler und kann ferner eine Sammelvorrichtung (Pufferspeicher) umfassen.
- Die WO 97/18633 zeigt einen kapazitiv gekoppelten Sukzessiv-Annäherungs-Ultraniedrigleistungs-Analog/Digitalwandler, der einen kapazitiv gekoppelten Digital-Zu-Analog-Wandler verwendet, um eine Folge von Spannungen zu generieren, welche mit einer Eingangsspannung, die zu digitalisieren ist, verglichen wird. Der kapazitiv gekoppelte Digital-Zu-Analog-Wandler erzeugt die benötigte Folge von analogen Spannungspegeln unter Verwendung sehr niedriger Leistung in Abhängigkeit von digitalen Signalen. Eine verdoppelte Version prozessiert differenzielle Eingaben mit verbesserter Gleichtaktzurückweisung.
- Die
US 5,565,915 zeigt einen Festkörperbildaufnahmeapparat, der eine Photodiode umfasst, die eintreffendes Licht in eine entsprechende Signalspannung konvertiert. Eine Messung wird zu einer Zeit ausgegeben, bis die Signalspannung eine vordefinierte Referenzspannung erreicht. Die Messung wird ausgeführt durch Aufzählen von Impulsen von einem Takt-Impulssignal während der Zeit, bis die Signalspannung die Referenzspannung erreicht. Die Zahl von gezählten Impulsen repräsentiert die Zeit bis die Signalspannung die Referenzspannung erreicht. Die Intensität von dem einfallenden Licht bestimmt die Zeit bis die Signalspannung die Referenzspannung erreicht. Entsprechend repräsentiert die Zahl von gezählten Impulsen die Intensität des einfallenden Lichts. - Die
US 5,471,515 offenbart eine Abbildungsvorrichtung, die als ein monolithischer integrierter Schaltkreis mit einer Komplementär-Metall-Oxid-Halbleiter-Technologie in einem Industrie-Standard-Komplementär-Metall-Oxid-Halbleiter-Prozess geformt ist, wobei der integrierte Schaltkreis ein Fokalebenenfeld von Pixelzellen umfasst, wobei jede der Zellen ein Photogate umfasst, welches das Substrat zum Akkumulieren von Foto-erzeugten Ladungen in einen tieferliegenden Abschnitt des Substrats umlagert, wobei die Vorrichtung ferner einen Ausleseschaltkreis umfasst, der mindestens einen Ausgabe-Feldeffekttransistor umfasst, der in dem Substrat geformt ist, und wobei eine Sektion der ladungsge koppelten Vorrichtung in dem Substrat neben dem Photogate, das einen Sensorknoten hat, der mit dem Ausgangstransistor gekoppelt ist, geformt ist, und wobei der Ausleseschaltkreis mindestens eine Stufe des ladungsgekoppelten Gerätes zum Übertragen von Ladung von dem tieferliegenden Abschnitt des Substrats zu dem Sensorknoten umfasst. - Die Aufgabe der vorliegenden Erfindung besteht darin, eine verbesserte, kompakte Bilderzeugungsvorrichtung und ein verbessertes Verfahren zum Erfassen, Digitalisieren und Speichern eines Bilds unter Verwendung eines Bildsensors zu schaffen.
- Diese Aufgabe wird durch eine Bilderzeugungsvorrichtung gemäß Anspruch 1 und ein Verfahren zum Erfassen, Digitalisieren und Speichern eines Bilds unter Verwendung eines Bildsensors gemäß Anspruch 6 gelöst.
- Ein Vorteil der vorliegenden Erfindung besteht darin, daß dieselbe einen Bilderzeugungssensor mit einer auf dem Chip befindlichen Schaltungsanordnung aufweist, die Kompakt ist und eine Signalmanipulation ermöglicht.
- Eine Bilderzeugungsvorrichtung und ein Verfahren zum Erfassen und Speichern eines Bilds in digitaler Form innerhalb eines photoempfindlichen Bereichs umfassen das Integrieren eines Arrays von Speicherzellen innerhalb jedes Pixels des photoempfindlichen Bereichs. Bei dem bevorzugten Ausführungsbeispiel sind die Arrays auf einer monolithischen Struktur gebildet, und jedes Array enthält eine ausreichende Anzahl an Speicherzellen, um ein digitales 8-Bit-Wort oder nehr zu speichern, das die Intensität des einfallenden Lichts darstellt, das von dem Bild reflektiert wird. Bei dem bevorzugteren Ausführungsbeispiel weist das Array die Kapazität auf, um ein zusätzliches digitales 8-Bit-Wort oder mehr zu speichern. Das zusätzliche Wort könnte ein Bezugssignal darstellen, das für eine Aufhebung eines Rauschens, das ein festes Muster aufweist, verwendet werden kann. Vorzugsweise sind die Speicherzellen innerhalb jedes Pixels Doppeltorspeicherzellen, die auf einem Halbleiterchip hergestellt sind. Die Doppeltorspeicherzellen ermöglichen unabhängige Schreib- und Lese-Operationen. Beispielsweise können bei einem einzigen Pixel die Schreiboperationen für alle Speicherzellen gleichzeitig (d. h. auf eine parallele Art und Weise) durchgeführt werden, während die Leseoperationen auf eine serielle Art und Weise durchgeführt werden können.
- Jede doppeltorige Speicherzelle kann eine Zelle eines dynamischen Direktzugriffsspeichers (DRAM; DRAM = Dynamic Random Access Memory) sein, die durch ein Schreibtor, ein Speicherelement und ein seriengeschaltetes Lesetor gebildet ist. Die doppeltorige Speicherzelle kann durch eine Serienschaltung von vier Elementen, wie z. B. vier Transistoren, gebildet sein. Alternativ kann die doppeltorige Speicherzelle durch eine Serienschaltung von drei Bauelementen und einem Kondensator, wie z. B. drei Transistoren und ein planarer, ein gestapelter oder ein Grabenkondensator, gebildet sein. Bei dem Ausführungsbeispiel mit vier Transistoren wirkt ein Transistor als ein Kondensator, um eine Ladung zu speichern, die den Wert eines Bits der Pixeldaten anzeigt. Auf einer Seite der Speichervorrichtung befindet sich ein Schreibzugriffselement, das während einer Schreiboperation manipuliert wird, um die Speichervorrichtung mit einer Schreibbitleitung zu verbinden, von der die digitalen Wortdaten empfangen werden. Mit der gleichen Speichervorrichtung sind zwei seriengeschaltete Lesevorrichtungen, die getrennt ge steuert sind, um Daten in eine lokale Lesebitleitung zu lesen, verbunden. Die seriengeschalteten Lesevorrichtungen wirken als ein lokaler Lesedecodierer. Das Bit des digitalen Worts innerhalb der Speichervorrichtung wird lediglich gelesen, wenn beide Lesevorrichtungen leitend sind. Die Konfiguration der Doppeltorspeicherzelle bringt unabhängige Lese- und Schreib-Operationen unter.
- Außerdem enthält jedes Pixel ein auf dem Chip befindliches photoempfindliches Element, wie z. B. eine Photodiode. Vorzugsweise bestehen die Photodioden aus Alpha-Silizium oder einem Kohlenstoffpolymertyp. Bei dem bevorzugten Ausführungsbeispiel werden die Photodioden dazu verwendet, um sowohl Photosignale als auch Bezugssignale zu erzeugen, die dunkle Rahmen darstellen, die für die Aufhebung von Rauschen, das ein festes Muster aufweist, verwendet werden.
- Ferner ist in jedem Pixel ein auf dem Chip befindlicher Komparator umfaßt, der teilweise für eine Analog-zu-Digital-(A/D-) Wandlungsoperation verwendet wird. Der Komparator wird mit einem A/D-Bezugssignal von einer auf dem Chip befindlichen Peripherieschaltungsanordnung gespeist. Bei dem bevorzugten Ausführungsbeispiel ist das A/D-Bezugssignal ein Sägezahnsignal von einem Sägezahngenerator, der ein Teil der auf dem Chip befindlichen Peripherieschaltungsanordnung für die Pixel ist. Der Komparator wird im Gleichklang mit dem Sägezahngenerator und einem Zähler betrieben, der ebenfalls ein Teil der Peripherieschaltungsanordnung ist, um ein digitales Zählwort, das durch den Zähler erzeugt wird, zu erfassen und in dem Speicherarray innerhalb jedes Pixels zu speichern. Die Peripherieschaltungsanordnung kann ebenfalls eine Steuer- und Takt-Schaltungsanordnung sowie einen Verstärker, ein Register und eine arithmetische Schaltung für die Rechnungen bezüglich des Rauschens, das ein festes Muster aufweist, umfassen.
- Beim Betrieb vergleicht der Komparator in jedem Pixel das Sägezahnsignal mit dem Photosignal, das bei diesem Pixel erzeugt wird. Gleichzeitig beginnt der Zähler das Zählen und Zuführen der Pixel mit dem digitalen Zählwort. Ein Sägezahnsignal und eine Serie von digitalen Zählworten werden durch alle Pixel in der Matrix der Bilderzeugungsvorrichtung verwendet. Als ein Beispiel könnte das digitale Zählwort für einen Zählwert von 256 acht Bit breit sein. Wenn das Sägezahnsignal mit dem Photosignal übereinstimmt, erfaßt der Komparator das letzte digitale Zählwort in einer ersten Reihe von Speicherzellen innerhalb jedes Pixels. Das erfaßte digitale Zählwort stellt ein digitales Photosignalwort oder das Photosignal in einer digitalen Form dar.
- Bei dem bevorzugten Ausführungsbeispiel wird die Erfassungs- und -Speicher-Operation ein zweites Mal für das "Doppelabtasten" durchgeführt. Das zweite Abtasten betrifft das Erzeugen und Umwandeln eines Bezugssignals und das Speichern des Bezugssignals in digitaler Form. Das digitale Bezugssignal wird in einer zweiten Reihe von Speicherzellen in jedem Pixel gespeichert.
- Ein Vorteil der Erfindung besteht darin, daß das Photosignal in jedem Pixel auf eine parallele Art und Weise erfaßt wird. Dies wird unter Verwendung eines Sägezahnsignals und einer Serie von Zählwerten von dem Zähler zusammen mit dem Speicherarray innerhalb jedes Pixels durchgeführt, das ein gesamtes digitales Wort speichern kann. Alle Photosignale in dem Pixel werden zum gleichen Zeitpunkt verglichen. Daher wird die A/D-Wandlungsrate für alle Photosignale wesentlich erhöht. Folglich wird die Geschwindigkeit des elektronischen Verschlusses erhöht, da die Verschlußgeschwindigkeit von der Rate der A/D-Wandlung abhängt.
- Ein weiterer Vorteil der Erfindung besteht darin, daß die Schwierigkeiten, die typischerweise dem Übertragen eines analogen Signals zu einem digitalen Rahmenpufferspeicher zugeordnet sind, durch ein auf dem Chip stattfindendes A/D-Wandeln und ein auf dem Chip stattfindendes Speichern der Bildinformationen innerhalb des Arrays von Pixeln eliminiert werden.
- Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
-
1 ein schematisches Diagramm einer dynamischen Doppeltordirektzugriffsspeicherzelle gemäß der Erfindung; -
2 ein schematisches Diagramm einer Speicherspalte, die durch zwei dynamische Doppeltordirektzugriffsspeicherzellen von1 gemäß der Erfindung gebildet ist; -
3 ein schematisches Diagramm eines aktiven CMOS-Pixels mit 16-Bit-Speicher gemäß der Erfindung; -
4 ein Blockdiagramm eines Bilderzeugungssensors mit einer Matrix von aktiven CMOS-Pixeln gemäß der Erfindung; und -
5 ein Flußdiagramm eines Verfahrens zum Erfassen und Speichern eines Bilds in digitaler Form gemäß der Erfindung. - Unter Bezugnahme auf
1 ist eine dynamische Doppeltordirektzugriffsspeicher-Zelle (Doppeltor-DRAM-Zelle)10 zur Verwendung in einem Bilderzeugungssensor mit einer Schreibbitleitung12 und einer Lesebitleitung14 verbunden gezeigt. Ein Schreibtransistor16 , ein Speichertransistor18 , ein Reihenlesetransistor20 und ein Spaltenlesetransistor22 sind seriell geschaltet, was einen Leitungsweg von der Schreibbitleitung12 zu der Lesebitleitung14 vorsieht. Die Transistoren16 ,18 ,20 und22 sind als Metalloxidhalbleiter- (MOS-) Transistoren gezeigt. - Ein Gate des Schreibtransistors
16 ist mit einer Schreib leitung24 verbunden, während ein Gate des Speichertransistors18 mit einer Versorgungsspannung (VDD) verbunden ist. Das Gate des Reihenlesetransistors20 und des Spaltenlesetransistors22 sind mit einer Reihenleseleitung26 bzw. einer Spaltenleseleitung28 verbunden. - Um ein Bit von Daten in die Doppeltor-DRAM-Zelle
10 zu schreiben, wird der Speichertransistor18 anfangs auf eine eingestellte Spannung durch Anlegen der VDD, z. B. 5 Volt, an das Gate des Speichertransistors18 aufgeladen. Der Speichertransistor18 wirkt im wesentlichen als ein Kondensator. Das tatsächliche Schreiben der Daten wird durch Adressieren der Schreibleitung24 , "Ein"-Schalten des Schreibtransistors16 und Empfangen der Bit von Pixeldaten von der Schreibleitung12 durchgeführt, während der Leitungsweg zu der Lesebitleitung14 durch entweder den Transistor20 oder den Transistor22 blockiert ist, wobei jeder derselben durch ein Steuersignal zu der Reihenleseleitung26 bzw. der Spaltenleseleitung28 "aus" geschaltet wird. Abhängig davon, ob die Daten eine "0" oder eine "1" sind, wird sich die Spannung, die in dem Speichertransistor18 gespeichert ist, auf einen von zwei Pegeln aufladen. - Das Lesen der Daten betrifft das Adressieren von sowohl der Reihenleseleitung
26 als auch der Spaltenleseleitung28 . Das gleichzeitige Adressieren der Leseleitungen26 und28 schaltet den Reihenlesetransistor20 und den Spaltenlesetransistor22 ein, was einen Leitungsweg von dem Speichertransistor18 zu der Lesebitleitung14 vorsieht, während der Leitungsweg zu der Schreibbitleitung12 durch den Transistor16 blockiert wird, der durch ein Steuersignal zu der Schreibleitung24 "aus"-geschaltet wird. - Die zwei getrennten Wege für die Schreib- und Lese-Operationen ermöglichen unabhängige Raten und/oder unabhängige Verfahren zum Schreiben und Lesen von Daten zu und von einem Array von Doppeltor-DRAM-Zellen
10 . Beispielsweise kann in dem Array von Doppeltor-DRAM-Zellen10 eine Zellenreihe auf eine parallele Art und Weise geschrieben werden, während die Zellen auf eine serielle Art und Weise zu einem Satz von lokalen Leseleitungen gelesen werden können. - Ein Bilderzeugungssensor gemäß der vorliegenden Erfindung enthält eine Matrix von Pixeln und jedes Pixel umfaßt ein Array von Doppeltor-DRAM-Zellen. Bei dem bevorzugten Ausführungsbeispiel enthält das Array genügend Doppeltor-DRAM-Zellen, um alle Bits eines digitalen Photosignals und die Bits eines digitalen Bezugssignals zu speichern. Beispielsweise wird, wenn die zwei Signale beide digitale 8-Bit-Worte sind, das Array von Speicherzellen in jedem Pixel sechzehn Doppeltor-DRAM-Zellen aufweisen. Das Bezugssignal könnte einen "dunklen Rahmen" darstellen. Dann kann das Bezugssignal für eine Aufhebung eines Rauschens mit fester Struktur verwendet werden.
-
2 zuwendend wird ein schematisches Diagramm einer Speicherspalte30 , die durch eine Serienschaltung von zwei Doppeltor-DRAM-Zellen von1 gebildet ist, dargestellt. Eine obere Doppeltor-DRAM-Zelle32 ist seriell zu einer unteren Doppeltor-DRAM-Zelle34 geschaltet. Die DRAM-Zellen32 und34 sehen eine Hauptverbindung von einer Zählerschreibbitleitung66 zu einer Signallesebitleitung36 und einer Bezugssignallesebitleitung38 vor. - Die DRAM-Zelle
32 umfaßt einen Schreibtransistor40 , einen Speichertransistor42 (der als ein Kondensator gezeigt ist), einen Reihenlesetransistor44 und einen Spaltenlesetransistor46 . Ähnlich umfaßt die DRAM-Zelle34 einen Schreibtransistor48 , einen Speichertransistor50 (der ferner als ein Kondensator gezeigt ist), einen Reihenlesetransistor52 und einen Spaltenlesetransistor54 . Ein Gate des Schreibtransistors40 ist mit einer Signalschreibleitung56 verbunden, während ein Gate des Schreibtransistors48 mit einer Bezugsschreibleitung58 verbunden ist. Die Speichertransistoren42 und50 weisen Gates auf, die mit einer VDD (nicht gezeigt) verbunden sind. Die Gates der Lesetransistoren44 und52 sind mit einer Signalreihenleseleitung60 bzw. einer Bezugsreihenleseleitung62 verbunden. Die Gates der Spaltenlesetransistoren46 und54 sind jedoch mit einer Spaltenleseleitung64 gekoppelt und verbunden. Zwischen die DRAM-Zellen32 und34 ist die Zählerschreibbitleitung66 geschaltet. - Kurz gesagt, betrifft die Schreiboperation für die DRAM-Zelle
32 das Aufladen des Speichertransistors42 durch Anlegen von VDD an das Gate desselben, das Empfangen von Daten von der Zählerschreibbitleitung66 und das "Ein"-Schalten des Schreibtransistors40 durch Anlegen einer Spannung an die Signalschreibleitung56 . Die Schreiboperation für die DRAM-Zelle34 wird auf eine ähnliche Art und Weise durch Aufladen des Speichertransistors50 , Empfangen der Daten von der gleichen Zählerschreibbitleitung66 und "Ein"-Schalten des Schreibtransistors48 durch Anlegen einer Spannung an die Bezugsschreibleitung58 durchgeführt. - Die geschriebenen oder gespeicherten Daten in jeder DRAM-Zelle
32 und34 werden durch "Einschalten" der zwei seriengeschalteten Transistoren44 und46 oder52 und54 gelesen. Um aus der DRAM-Zelle32 zu lesen, wird eine Spannung gleichzeitig an die Signalreihenleseleitung60 und die Spaltenleseleitung64 angelegt, was die Transistoren44 und46 "ein" schaltet. Für die DRAM-Zelle34 wird Spannung gleichzeitig an die Bezugsreihenleseleitung62 und die Spaltenleseleitung64 angelegt, was die Transistoren52 und54" ein" schaltet. Die gespeicherten Daten in der DRAM-Zelle32 werden durch die Signallesebitleitung36 gelesen, während die gespeicherten Daten in der DRAM-Zelle34 durch die Bezugslesebitleitung38 gelesen werden. Da die Spaltenleseleitung64 an den Gates der Transistoren46 und54 befestigt ist, wird Spannung an die Spaltenleseleitung64 angelegt, wenn entweder die obere DRAM-Zelle32 oder die untere DRAM-Zelle34 gelesen wird. - In
3 ist ein schematisches Diagramm eines aktiven CMOS-Pixels68 mit einem 16-Bit-Speicher gezeigt. Wenn an wendbar, werden die gleichen Bezugsziffern für die gleichen Komponenten, wie in2 gezeigt, verwendet. Das aktive Pixel68 umfaßt ein linkes Speicherarray70 und ein rechtes Speicherarray72 . Die Speicherzellen, die in den Speicherarrays70 und72 enthalten sind, sind Doppeltor-DRAM-Typen, die unter Bezugnahme auf1 beschrieben sind. Die Speicherarrays70 und72 enthalten jeweils acht Doppeltor-DRAM-Zellen. Die acht Doppeltor-DRAM-Zellen, die in dem linken Speicherarray70 enthalten sind, bilden Speicherspalten74 ,76 ,78 und80 , während die acht Doppeltor-DRAM-Zellen des rechten Speicherarrays72 Speicherspalten82 ,84 ,86 und88 bilden. Die oberen DRAM-Zellen der Speicherspalten74 –88 erzeugen eine Reihe von DRAM-Zellen. Die unteren DRAM-Zellen der Speicherspalten74 –88 erzeugen eine zweite Reihe von DRAM-Zellen. - Die Bauelemente, die jede Speicherspalte
74 –88 enthält, sind identisch zu denselben der Speicherspalte30 in2 konfiguriert. Die obere DRAM-Zelle und die untere DRAM-Zelle in jeder Speicherspalte74 –88 sind jedoch mit der gleichen Lesebitleitung verbunden. Sowohl die obere als auch die untere DRAM-Zelle des linken Speicherarrays70 sind mit einer linken Lesebitleitung90 an beiden Enden verbunden. Die obere und die untere DRAM-Zelle des rechten Speicherarrays72 sind mit einer rechten Lesebitleitung92 verbunden. - Zusätzlich gibt es gemeinsame elektrische Leitungen, die funktionell äquivalent Bauelemente in den Speicherspalten
74 –88 verbinden. Die Signalreihenleseleitung60 ist mit Gates von allen Reihenlesetransistoren44 verbunden, während die Bezugsreihenleseleitung62 mit Gates von allen Reihenlesetransistoren52 verbunden ist. Ferner sind alle Schreibtransistoren40 mit der Signalschreibleitung56 verbunden, und die Bezugsschreibleitung58 ist mit allen Schreibtransistoren48 verbunden. - Auf der anderen Seite sind die verbundenen Spaltenlesetransistoren
46 und54 für unterschiedliche Speicherspalten74 –88 mit unterschiedlichen elektrischen Leitungen verbunden. Die Spaltenleseleitungen94 ,96 ,98 ,100 ,102 ,104 ,106 und108 sind mit Gates der Spaltenlesetransistoren46 und54 der Speicherspalten74 –88 jeweils verbunden. Zusätzlich sind die Zählerschreibbitleitungen110 ,112 ,114 ,116 ,118 ,120 ,122 und124 mit den Speicherspalten74 –88 jeweils verbunden. - Die Konfiguration der Speicherspalten
74 –88 ermöglicht es, daß ein 8-Bit-Wort in den oberen DRAM-Zellen der Speicherspalten74 –88 gespeichert werden kann, und daß ein weiteres 8-Bit-Wort in den unteren DRAM-Zellen der Speicherspalten74 –88 gespeichert werden kann. Eine derartige Konfiguration erleichtert ein Doppelabtastverfahren, bei dem ein Bezugssignal und ein Photosignal einzeln abgetastet werden. Die zwei Signale können in einer äußeren Schaltungsanordnung für die Aufhebung eines Rauschens, das ein festes Muster aufweist, verwendet werden, bei der das Bezugssignal von dem Photosignal abgezogen wird. Die Aufhebung des Rauschens, das ein festes Muster aufweist, kann in der Peripherieschaltungsanordnung, die innerhalb einer Bilderzeugungsvorrichtung umfaßt ist, jedoch außerhalb der Pixel durchgeführt werden. Alternativ kann die Aufhebung des Rauschens, das ein festes Muster aufweist, in einem Hostcomputer unter Verwendung von Computersoftware durchgeführt werden. - Die Lese- und Schreib-Operationen für die einzelnen Speicherspalten
74 –88 können auf die gleiche Art und Weise durchgeführt werden, wie es unter Bezugnahme auf die Speicherspalte30 von2 beschrieben ist. Die Lese- und Schreib-Operationen für die Speicherspalten74 –88 als Ganzes werden vollständiger im folgenden angegangen. - Obwohl das aktive Pixel
68 sechzehn DRAM-Zellen enthält, ist die Erfindung nicht auf diese Anzahl von Doppeltor-DRAM-Zellen begrenzt, die in jedem Pixel enthalten sind. Andere Pixelentwürfe unter Verwendung von zwanzig oder mehr Doppeltor-DRAM-Zellen sind denkbar. Die Anzahl von Doppeltor-DRAM-Zellen, die in einem einzigen Pixel hergestellt werden könnten, ist lediglich durch die Chipherstellungstechnologie begrenzt. Daher können zusätzliche Doppeltor-DRAM-Zellen in einem einzigen Pixel plaziert werden, um eine Vielzahl von aktiven Pixeln zu ergeben. - Mit den Speicherarrays
70 und72 in dem aktiven Pixel68 ist ein Erfassungsverstärker26 verbunden. Die linke Lesebitleitung90 ist mit einem Ausgangsanschluß128 des Erfassungsverstärkers126 verbunden, und die rechte Lesebitleitung92 ist mit einem zweiten Ausgangsanschluß130 verbunden. Der Erfassungsverstärker126 ist ein kreuzgekoppelter Latch-gesteuerter Erfassungsverstärker mit zwei P-Kanal-MOS-Transistoren132 und134 und zwei N-Kanal-MOS-Transistoren136 und138 . Die Gates der Transistoren132 und136 sind mit dem Ausgangsanschluß gekoppelt und verbunden. Ähnlich sind die Gates der Transistoren134 und138 mit dem Ausgangsanschluß128 gekoppelt und verbunden. Der Ausgangsanschluß128 ist ferner mit den Source/Drain-Elektroden der Transistoren132 und136 verbunden, wobei die zwei Transistoren132 und136 verbunden sind. Der Ausgangsanschluß130 ist mit den Source/Drain-Elektroden von Transistoren134 und138 auf die gleiche Art und weise verbunden. Die Ausgangsanschlüsse128 und130 sind ferner mit einem Schalter140 (der als ein Transistor gezeigt ist) verbunden, der einen schaltbaren direkten Weg zwischen den zwei Ausgangsanschlüssen128 und130 vorsieht. - Der Erfassungsverstärker
126 liefert einen Weg von der VDD zu Masse. Ein Schalter142 (der als ein Transistor gezeigt ist) liefert eine Verbindung von der VDD zu dem Erfassungsverstärker126 , während ein Schalter144 (der als ein Transistor gezeigt ist) eine Verbindung von dem Erfassungsverstärker126 zu Masse vorsieht. - Der Erfassungsverstärker
126 ist eine dynamische Vorrichtung und erfordert eine präzise Taktsequenz. Während eines anfänglichen Vorladezustands wird der Schalter140 "ein" geschaltet, was die Ausgangsanschlüsse128 und130 miteinander verbindet. Das Verbinden gleicht die Ausgangsanschlüsse128 und130 des Erfassungsverstärkers126 auf etwa die Hälfte von VDD oder 2,5 Volt an. Dann wird der Schalter140 geöffnet, was die Ausgangsanschlüsse128 und130 des Erfassungsverstärkers126 trennt. Der Erfassungsverstärker126 ist nun bereit, um ein Bit von Pixeldaten zu empfangen. - An diesem Punkt wird eine der 16 Doppeltor-DRAM-Zellen des aktiven Pixels
68 ausgewählt, um zu dem Erfassungsverstärker126 gelesen zu werden. Die ausgewählte Doppeltor-DRAM-Zelle könnte in dem linken Speicherarray70 oder dem rechten Speicherarray72 positioniert sein. Abhängig von der Position und dem Bit der gespeicherten Pixeldaten wird die ausgewählte Doppeltor-DRAM-Zelle die linke Lesebitleitung90 oder die rechte Lesebitleitung92 entweder in einen niedrigen oder einen hohen Zustand ziehen. Dann ist der Schalter142 geschlossen, was die zwei P-Kanal-MOS-Transistoren132 und134 des Erfassungsverstärkers126 mit der VDD verbindet. Gleichzeitig ist der Schalter144 geschlossen, was einen Leitungsweg von den N-Kanal-MOS-Transistoren136 und138 des Erfassungsverstärkers126 zu Masse vorsieht. - Das Ungleichgewicht zwischen den zwei Ausgangsanschlüssen
128 und130 des Erfassungsverstärkers126 , das durch das Bit von Pixeldaten bewirkt wird, läßt den Erfassungsverstärker126 auf eine Seite "ausschlagen". Das Ausschlagen des Erfassungsverstärkers126 treibt einen der Ausgangsanschlüsse128 und130 des Erfassungsverstärkers126 auf eine hohe Spannung (VDD) und den anderen Ausgangsanschluß auf eine niedrige Spannung (Masse) in Richtung der Speicherzelle, die ausgewählt wurde. Die hohe oder die niedrige Spannung bewirkt, daß die Doppeltor-DRAM-Zelle, die ausgewählt wurde, neu aufgefrischt oder wiederhergestellt wird. - Das Bit von Pixeldaten, das ausgewählt wurde, kann aus den aktiven 16-Bit-Pixel
68 zu der äußeren Schaltungsanordnung durch eine Lesepixelleitung146 extrahiert werden. Die Lesepixelleitung146 führt zu einem Knoten148 , bei dem die Da ten, die gelesen wurden, zu einer Peripherieschaltungsanordnung des aktiven Pixels68 übertragen werden können. Die Lesepixelleitung146 sieht einen Leitungsweg von der linken Lesebitleitung90 zu dem Knoten148 durch einen Schalter150 (der als ein Transistor gezeigt ist) vor. Das Gate des Schalters150 ist mit einer Reihenleseleitung152 verbunden. - Nachdem das Bit von Pixeldaten erfaßt wurde, wird eine Spannung an die Reihenleseleitung
152 angelegt, was den Schalter150 schließt. Wenn die Doppeltor-DRAM-Zelle, die ausgewählt wurde, in dem linken Speicherarray70 positioniert ist, stellen die Spannung an dem Ausgangsanschluß128 und die linke Lesebitleitung90 das Bit von Pixeldaten dar, das gelesen wurde. Das Bit von Pixeldaten wird an dem Knoten148 erscheinen. Wenn die Doppeltor-DRAM-Zelle, die ausgewählt wurde, in dem rechten Speicherarray72 positioniert ist, stellt die Spannung an dem Ausganganschluß128 und die linke Lesebitleitung90 eine Umkehrung des Bits von Pixeldaten dar, das gelesen wurde, was ebenfalls an dem Knoten148 erscheinen wird, jedoch innerhalb der äußeren Schaltungsanordnung invertiert wird. Bei einem alternativen Entwurf ist eine zweite Lesepixelleitung an der rechten Lesebitleitung92 ähnlich zu der Lesepixelleitung146 befestigt. - Ferner ist mit den Speicherarrays
70 und72 ein Komparator154 verbunden. Der Komparator154 weist einen Signalausgangsanschluß156 und einen Bezugsausgangsanschluß158 auf. Zusätzlich weist der Komparator154 einen Eingangsanschluß160 , einen Sägezahnanschluß162 und einen Sig/Bez-Auswahlanschluß164 auf. Der Eingangsanschluß160 ist mit einer Photodiode166 und einem Neueinstellschalter168 (der als ein Transistor gezeigt ist) verbunden. Die Photodiode166 ist ferner mit Masse verbunden, während der Schalter168 mit der VDD verbunden ist. Der Schalter168 weist ein Gate auf, das mit einem Neueinstellanschluß170 verbunden ist. Der spezielle Typ der Photodiode166 ist für die Erfindung nicht entscheidend. Die Photodiode166 könnte eine Photodiode vom Alpha-Siliziumtyp oder eine Photodiode vom Kohlenstoffpoly mertyp sein, die auf einem Halbleiterchip hergestellt wird. - Der Betrieb des aktiven 16-Bit-Pixels
68 betrifft zunächst das Abtasten des Bezugssignals, das digitalisiert und gespeichert wird, und dann das Abtasten des Photosignals, das durch die Photodioden166 erzeugt wird, das ebenfalls digitalisiert und gespeichert wird. Anfangs wird ein Auswahlsignal zu dem Komparator154 durch den Sig/Bez-Auswahlanschluß164 gesendet, um das Abtasten des Bezugssignals vorzubereiten. Das Auswahlsignal steuert den Komparator154 , um ein hohes Spannungssignal lediglich durch den Bezugsausgangsanschluß158 zu senden. Um das Bezugssignal zu erzeugen, wird ein Puls einer Spannung an den Neueinstellanschluß170 angelegt, was den Schalter168 für eine kurze Zeitdauer schließt, wodurch die Photodiode166 mit VDD verbunden wird. Die Verbindung mit VDD bewirkt, daß die Photodiode166 eine Bezugsspannung quer zu der Photodiode166 erzeugt. Die Bezugsspannung erscheint an dem Eingangsanschluß160 als das Bezugssignal. - Gleichzeitig wird ein Sägezahnsignal an den Sägezahnanschluß
162 von einem äußeren Spannungsägezahngenerator (nicht gezeigt) angelegt. Zusätzlich wird eine Serie von digitalen 8-Bit-Zählworten an die Zählerschreibbitleitungen110 –124 von einer weiteren äußeren Vorrichtung, einem einzelnen 8-Bit-Zähler (nicht gezeigt), angelegt. Bei diesem Ausführungsbeispiel erzeugt der 8-Bit-Zähler Zählwerte von 1 bis 255. - Der Komparator
154 beginnt durch Senden eines hohen Spannungssignals durch den Bezugsausgangsanschluß158 und eines niedrigen Spannungssignals durch den Signalausgangsanschluß156 . Das hohe Signal erscheint an der Bezugsschreibleitung58 , die alle Schreibtransistoren48 "ein" schaltet, die an der Bezugsschreibleitung58 befestigt sind. Das niedrige Signal durch den Signalausgangsanschluß156 schaltet alle Schreibtransistoren40 "aus". Der Komparator154 vergleicht das Bezugssignal mit dem Sägezahnsignal, während der 8-Bit- Zähler betrieben wird. Wenn das Sägezahnsignal mit dem Bezugssignal übereinstimmt, sendet der Komparator154 ein niedriges Signal durch den Bezugsausgangsanschluß158 , der alle Schreibtransistoren48 "aus" schaltet. Der Endzählwert durch den 8-Bit-Zähler wird in den Speichertransistoren50 in einer digitalen 8-Bit-Form erfaßt, wobei jedes Bit des 8-Bit-Zählwortes in jedem Speichertransistor50 gespeichert wird. Folglich wurde das Bezugssignal digitalisiert und in den acht niedrigeren DRAM-Zellen der Speicherspalten74 –88 gespeichert. Da die Schreibtransistoren40 während des Bezugssignalabtastens "aus" geschaltet wurden, werden die oberen DRAM-Zellen der Speicherspalten74 –88 nicht beeinflußt. - Das Abtasten des Photosignals wird auf eine ähnliche Art und Weise durchgeführt. Ein Auswahlsignal wird an dem Sig/Bez-Auswahlanschluß
164 angelegt, was den Komparator154 steuert, um ein hohes Spannungssignal lediglich durch den Signalausgangsanschluß156 zu senden. Der Komparator154 sendet ein hohes Signal durch den Signalausgangsanschluß156 und ein niedriges Signal durch den Bezugsausgangsanschluß158 . Das hohe Signal schaltet die Schreibtransistoren40 "ein", was es ermöglicht, daß auf die Speichertransistoren42 zugegriffen werden kann, während das niedrige Signal die Speichertransistoren48 "aus" schaltet. - Während des vorhergehenden Bezugssignalabtastens war die Photodiode
166 mit der VDD verbunden. Um das Photosignal zu erzeugen, wird der Neueinstellschalter168 geöffnet, und die Photodiode166 wird mit dem einfallenden Licht von einem Bild für eine festgelegte Zeitdauer belichtet. Die physischen Eigenschaften der Photodiode166 ermöglichen es, daß die angesammelte elektrische Ladung sich in der Photodiode166 entlädt. Während der Belichtung mit dem einfallenden Licht verbessert die Photodiode166 die Entladung der angesammelten elektrischen Ladung derart, daß die Entladung proportional zu der Intensität des einfallenden Lichts ist. Die elektrische Entladung erscheint an dem Eingangsanschluß160 als das Photosignal. - Identisch zu dem Bezugssignalabtastverfahren wird das Photosignal mit einem Sägezahnsignal in dem Komparator
154 verglichen. Gleichzeitig beginnt der 8-Bit-Zähler das Zählen, wobei Bits von Zählworten zu den Zählerschreibbitleitungen110 –124 in den Speicherspalten74 –88 gesendet werden. Wenn das Sägezahnsignal mit dem Photosignal übereinstimmt, sendet der Komparator154 ein niedriges Spannungssignal durch die Signalschreibleitung56 , was alle Schreibtransistoren40 "aus" schaltet, die durch die Signalschreibleitung56 gesteuert werden. Folglich wird der letzte Zählwert von dem 8-Bit-Zähler digital in den Speichertransistoren42 gespeichert. - Sobald das Bezugssignal und das Photosignal digital erfaßt sind, können die Bits von Daten, die in jeder DRAM-Zelle in dem aktiven 16-Bit-Pixel gespeichert sind, aufgefrischt und/oder gelesen werden. Die Leseoperation betrifft den gleichen Prozeß wie die Auffrischoperation mit einem zusätzlichen Schritt des Extrahierens der Bits von Daten, die zu der äußeren Schaltungsanordnung gelesen wurden. Um zu lesen oder aufzufrischen, wird der Schalter
140 "ein" geschaltet, was die Ausgangsanschlüsse128 und130 miteinander verbindet. Die Verbindung gleicht zwei Seiten des Erfassungsverstärkers126 auf etwa die Hälfte von VDD an. Dann wird der Schalter140 "aus" geschaltet, was die Ausgangsanschlüsse128 und130 von dem Erfassungsverstärker126 trennt. - Als nächstes wird eine der 16 Doppeltor-DRAM-Zellen der aktiven 16-Bit-Pixel
68 ausgewählt, um gelesen/aufgefrischt zu werden. Die ausgewählte Doppeltor-DRAM-Zelle könnte in dem linken Speicherarray70 oder dem rechten Speicherarray72 positioniert sein. Abhängig von der Position und von dem Bit von gespeicherten Pixeldaten wird die ausgewählte Doppeltor-DRAM-Zelle die linke Lesebitleitung90 oder die rechte Lesebitleitung92 entweder in einen niedrigen oder einen hohen Zustand ziehen. Dann ist der Schalter142 geschlossen, was den Erfassungsverstärker126 mit VDD verbindet. Gleichzeitig ist der Schalter144 geschlossen, was einen Leitungsweg von dem Erfassungsverstärker126 zu Masse vorsieht. - Das Ungleichgewicht zwischen den zwei Ausgangsanschlüssen
128 und130 des Erfassungsverstärkers126 , das durch das Bit von Pixeldaten bewirkt wird, läßt den Erfassungsverstärker126 auf eine Seite ausschlagen. Das Ausschlagen des Erfassungsverstärkers126 treibt einen der Ausgangsanschlüsse128 und130 des Erfassungsverstärkers126 auf eine hohe Spannung (VDD) und den anderen Ausgangsanschluß auf eine niedrige Spannung (Masse) in der Richtung der Speicherzelle, die ausgewählt wurde. Die hohe oder niedrige Spannung bewirkt, daß die Doppeltor-DRAM-Zelle, die ausgewählt wurde, aufgefrischt oder wiederhergestellt wird. - Das Bit von Pixeldaten kann aus den aktiven 16-Bit-Pixel
68 durch die Lesepixelleitung146 ausgelesen werden. Um die Daten, nachdem dieselben erfaßt wurden, zu extrahieren, wird eine Spannung an die Reihenleseleitung152 angelegt, was den Schalter150 schließt. Der geschlossene Schalter150 ermöglicht es, daß das Bit von Daten zu der äußeren oder Peripherieschaltungsanordnung gelesen wird, die mit dem Knoten148 verbunden ist. - Das aktive Pixel
68 weist mehrere Vorteile gegenüber bekannten Bilderzeugungssensoren auf. Ein Bilderzeugungssensor der keinen auf dem Pixel befindlichen ADC an jedem Pixel aufweist, erfordert einen Hochgeschwindigkeits-ADC, der die Effekte der Bildverschlechterung während eines seriellen Auslesens der analogen Pixeldaten mindert. Außerdem werden durch die Verfügbarkeit des Speichers innerhalb der Pixel die zusätzlichen Komplexitäten, die einem äußeren Rahmenpufferspeicher zugeordnet sind, eliminiert. - Unter Bezugnahme auf
4 ist ein Blockdiagramm eines Bilderzeugungssensors mit einer Matrix172 von aktiven Pixeln68 mit einer umgebenden Peripherieschaltungsanordnung gezeigt. Die aktiven Pixel68 sind von dem gleichen Typ, der in3 beschrieben ist. Die Matrix172 enthält N × M aktive Pixel68 . Für einen VGA-Bilderzeugungssensor sind die 307,200 aktiven Pixel68 in der Matrix172 enthalten. Die Anzahl der aktiven Pixel68 in der Matrix172 ist jedoch für die Erfindung nicht entscheidend. - Ein Zähler
174 ist mit der Matrix172 verbunden. Der Zähler174 erzeugt die digitalen Zählwerte, die in der Matrix172 während der Bezugssignal- und der Photosignal-Abtastprozedur verwendet werden. Der Zähler174 steuert ferner einen Sägezahngenerator176 , der das Sägezahnsignal liefert, das durch den Komparator154 in jedem aktiven Pixel68 verwendet wird. - Eine Nachextraktionsschaltungsanordnung
178 , die ferner mit der Matrix172 verbunden ist, umfaßt einen zweiten DRAM-Erfassungsverstärker, eine Rauschsubtraktionsschaltung und ein Register. Der zweite DRAM-Erfassungsverstärker innerhalb der Nachextraktionsschaltungsanordnung178 verstärkt die Daten, die aus der Matrix172 gelesen werden. Die Rauschsubtraktionsschaltung führt die Aufhebung des Rauschens, das ein festes Muster aufweist, durch. Schließlich dient das Register als ein vorübergehender Speicher für Daten, die aus der Matrix172 gelesen werden. Beispielsweise können N-Reihen innerhalb der Matrix172 gleichzeitig gelesen werden. Für einen VGA-Bilderzeuger mit aktiven 16-Bit-Pixeln, muß. das Datenregister eine Kapazität aufweisen, um 640 × 16 Bits Daten zu speichern. - Ein DRAM-Taktgenerator
180 liefert die Signale, um die Erfassungsverstärker126 innerhalb jedes Pixels der Matrix172 zu initialisieren und zu betreiben. Ein Lesetaktgenerator182 initialisiert die Signale, die benötigt werden, um die zwei Lesezugriffstransistoren44 und46 oder52 und54 in jedem Pixel "ein" zu schalten. Der Lesetaktgenerator182 ist mit einer lokalen Leseleitungssteuerung184 und einer globa len Reihenleseleitungssteuerung186 verbunden. Die globale Reihenleseleitungssteuerung186 liefert das Signal, um die Reihenlesetransistoren44 oder52 für entweder die gespeicherten Photosignaldaten oder die gespeicherten Bezugssignaldaten in allen Pixeln einzuschalten. Die lokale Leseleitungssteuerung184 liefert das Signal, um die Spaltentransistoren46 oder54 in einer speziellen Speicherspalte in jedem Pixel der Matrix172 "ein" zu schalten. - Ein Neueinstell- und A/D-Takt-Generator
188 liefert ein Neueinstellsteuersignal für die aktiven Pixel68 . Zusätzlich steuert der Neueinstell- und A/D-Takt-Generator188 den Start des Zählers174 und des Sägezahngenerators176 während der Abtastprozeduren. - Der Betrieb des Bilderzeugungssensors in
4 und das Verfahren zum Erfassen, Digitalisieren und Speichern eines Bilds gemäß der Erfindung werden unter Bezugnahme auf die3 ,4 und5 beschrieben. Bei einem Schritt510 in5 wird ein Bezugssignal in jedem Pixel der Matrix172 erzeugt. Die Reihenfolge der Signale, die erzeugt werden und anschließend abgetastet werden, ist für die Erfindung nicht entscheidend. Das bevorzugte Verfahren besteht jedoch darin, das Bezugssignal gefolgt von dem Photosignal abzutasten. Das Erzeugen des Bezugssignals wird durchgeführt, wenn der Neueinstell- und A/D-Takt-Generator188 ein Neueinstellsignal zu dem Gate des Schalters168 sendet. Wie im Vorhergehenden unter Bezugnahme auf3 beschrieben, erzeugt die Verbindung von VDD mit der Photodiode166 eine Bezugsspannung quer zu der Photodiode166 . Die Bezugsspannung erscheint an dem Eingangsanschluß160 als das Bezugssignal in jedem Pixel. Daher werden N × M-Bezugssignale in der Matrix172 mit N × M-Pixeln erzeugt. - Als nächstes wird bei einem Schritt
520 das Sägezahnsignal durch den Sägezahngenerator176 erzeugt, und die Zählwerte werden durch den Zähler174 erzeugt. Sowohl der Zähler174 als auch der Sägezahngenerator176 werden durch Signale von dem Neueinstell- und A/D-Takt-Generator188 initialisiert. Der Bilderzeugungssensor von4 erfordert lediglich ein Sägezahnsignal und einen Zählwert, da die Signale auf eine parallele Art und Weise abgetastet werden. Das Sägezahnsignal wird durch den Komparator154 durch den Sägezahnanschluß162 in jedem Pixel empfangen. Für einen Bilderzeugungssensor mit aktiven 16-Bit-Pixeln, wird der Zählwert in einem 8-Bit-Format an die Zählerschreibbitleitungen110 –124 angelegt, die mit allen Pixeln in der Matrix172 verbunden sind. Für eine 8-Bit-Analog-zu-Digital-Wandlung kann die Zählerfrequenz, die verwendet werden soll, zwischen 10 MHz bis 1 KHz variieren. Zum Beispiel könnte das Zählertakten ein 10-MHz-Zählertakt (Zählerperiode = 100 ms) sein, was eine Zählerzeit von 25,6 μs ergibt. - Zu diesem Zeitpunkt wird ein Signal an den Sig/Bez-Auswahlanschluß
164 in jedem Pixel angelegt, was den Bezugsausgangsanschluß158 auswählt. Der Komparator154 sendet ein hohes Spannungssignal durch den Bezugsausgangsanschluß158 , was die Schreibtransistoren48 in allen Pixeln "ein" schaltet. - Der Vergleich des Sägezahnsignals mit dem Bezugssignal wird während des Schritts
530 durchgeführt. Der Komparator154 in jedem Pixel vergleicht das Sägezahnsignal mit dem Bezugssignal. Der Komparator154 wird solange weiter betrieben, bis das Sägezahnsignal dem Bezugssignal gleicht. Während des Vergleichsverfahrens fährt der Zähler174 das Zählen fort und sendet digitalisierte Zählwerte in einem 8-Bit-Format durch die Zählerschreibbitleitungen110 –124 . - Bei einem Schritt
540 wird das Bezugssignal erfaßt. Wenn das Sägezahnsignal mit dem Bezugssignal übereinstimmt, sendet der Komparator154 in jedem Pixel ein niedriges Spannungssignal durch den Bezugsausgangsanschluß158 , was die Schreibtransistoren48 "aus" schaltet. Der letzte Zählwert von dem Zähler wird erfaßt und in den Speichertransistoren50 gespeichert. Da die Bezugssignale von Pixel zu Pixel variieren können, wird der Zählwert zu verschiedenen Zeitpunkten erfaßt. Da alle Pixel eine einzige Serie von Zählwerten verwenden, werden jedoch alle Bezugssignale in digitale Form auf eine parallele Art und Weise umgewandelt. Beispielsweise verarbeitet der Bilderzeugungssensor von4 für eine VGA-Bilderzeugungsvorrichtung 300.000 A/D-Umwandlungen. Der erfaßte Zählwert stellt das Bezugssignal in digitaler Form dar. - Ein Schritt
550 betrifft das Erzeugen des Photosignals zum Abtasten. Ein niedriges Signal wird zu dem Neueinstellschalter168 in jedem Pixel zugeführt, was den Schalter168 schließt. Wie im vorhergehenden unter Bezugnahme auf3 erwähnt, erzeugen die Eigenschaften der Photodiode166 das Photosignal, wenn einfallendes Licht an die Photodiode166 für eine Zeitdauer (Integrationszeit) angelegt wird. Die Integrationszeit wird durch den Neueinstell- und A/D-Takt-Generator188 bestimmt, um ein bedeutungsvolles Photosignal zu entwickeln. - Bei einem Schritt
560 werden das Sägezahnsignal und die digitalen Zählwerte auf die gleiche Art und Weise erzeugt, wie es im vorhergehenden für den Schritt520 beschrieben ist. Es wird jedoch ein anderes Auswahlsignal an den Sig/Bez-Auswahlanschluß164 in jedem Pixel angelegt, was den Signalausgangsanschluß156 bezeichnet. Der Komparator154 sendet ein hohes Spannungssignal durch den Signalausgangsanschluß156 , was die Schreibtransistoren40 in allen Pixeln "ein" schaltet. - Ein Schritt
570 des Vergleichs des Sägezahnsignals mit dem Photosignal wird auf eine ähnliche Art und Weise, wie in Schritt530 beschrieben, durchgeführt. Der einzigste Unterschied besteht darin, daß das Sägezahnsignal mit dem Photosignal statt dem Bezugssignal verglichen wird. - Bei einem Schritt
580 wird, wenn das Sägezahnsignal mit dem Photosignal übereinstimmt, der Zählwert in den Speicher transistoren42 erfaßt. Zu diesem Zeitpunkt sendet der Komparator154 in jedem Pixel ein niedriges Spannungssignal durch den Signalausgangsanschluß156 , was die Schreibtransistoren40 "aus" schaltet. Daher wird der letzte zählwert von dem Zähler erfaßt und in digitaler Form in den Speichertransistoren42 gespeichert. Da die Photosignale wiederum von Pixel zu Pixel variieren können, wird der Zählwert zu verschiedenen Zeitpunkten während der Zählwertserie erfaßt. Der erfaßte Zählwert stellt in digitaler Form das Photosignal dar. - Da der Bilderzeugungssensor von
4 die A/D-Wandlungs- und Speicher-Operationen auf eine parallele Art und Weise durchführt, wird die Geschwindigkeit des elektronischen Verschlusses wesentlich erhöht. Die Geschwindigkeit des elektronischen Verschlusses gleicht der Integrationszeit der Photodiode166 plus der Zählerzeit. Die wesentliche Zunahme der Verschlußgeschwindigkeit ist das Resultat der parallelen A/D-Wandlungen, die durch den Bilderzeugungssensor durchgeführt werden. Für eine Integrationszeit von 256 μs weist der Bilderzeugungssensor von4 eine maximale elektronische Verschlußgeschwindigkeit von 256 μs oder 1/4000 s auf. - Ein optionaler Schritt
590 betrifft das Auffrischen der Daten, die in den Pixeln der Matrix172 gespeichert sind. Der Lesetaktgenerator182 nimmt die lokale Leseleitungssteuerung184 und die globale Reihenleseleitungssteuerung186 in Anspruch. Da das Zugreifen auf eine spezielle Doppeltor-DRAM-Zelle das "Ein"-Schalten" sowohl der Lesetransistoren44 und46 oder52 und54 betrifft, sind zwei Signale notwendig. Beispielsweise müssen, um auf die oberste linke Doppeltor-DRAM-Zelle in dem linken Speicherarray70 in3 zuzugreifen beide Lesetransistoren44 und46 "ein" geschaltet sein. Die globale Reihenleseleitungsteuerung186 sendet ein Signal zu der Signalreihenleseleitung60 , was die Reihenlesetransistoren44 "ein" schaltet. Die lokale Leseleitungssteuerung184 sendet ein weiteres Signal zu der Spaltenleseleitung94 , was die Spaltentransistoren46 und54 in der Speicherspalte74 einschaltet. - Sobald auf eine DRAM-Zelle zugegriffen wird, erscheinen die Daten entweder in der linken Lesebitleitung
90 oder der rechten Lesebitleitung92 . Die Anwesenheit von Daten in einer der Lesebitleitungen92 und90 bewirkt ein Ungleichgewicht in dem Erfassungsverstärker126 in jedem Pixel. Wie im Vorgehenden unter Bezugnahme auf3 beschrieben, schlägt der Erfassungsverstärker126 aus und bewirkt, daß Daten zurück in die DRAM-Zelle, auf die zugegriffen wurde, wieder hergestellt werden oder aufgefrischt werden. Die erforderlichen Signale für den Erfassungsverstärker126 werden durch den DRAM-Taktgenerator168 zugeführt. Auf eine ähnliche Art und Weise können alle DRAM-Zellen in jedem Pixel der Matrix172 aufgefrischt werden. - Das Extrahieren oder Lesen der digitalen Photosignale und der digitalen Bezugssignale aus der Matrix
172 wird bei einem Schritt600 durchgeführt. Der Schritt600 betrifft das Abgreifen der linken Lesebitleitung90 , während jede DRAM-Zelle aufgefrischt wird. Nachdem auf eine DRAM-Zelle zugegriffen wurde, und dieselbe durch den Erfassungsverstärker126 erfaßt wurde, wird ein Signal an den Schalter150 angelegt. Der Schalter150 ermöglicht eine Verbindung von der linken Lesebitleitung90 zu der Peripherieschaltungsanordnung durch den Knoten148 . Die Bits von Daten in einem einzigen Pixel werden auf eine serielle Art und Weise für eine gesamte Reihe von Pixeln in der Matrix172 gelesen. Nachdem eine Reihe von Pixeln gelesen wurde, wird eine weitere Reihe von Pixeln auf eine serielle Art und Weise gelesen. - Bei einem Schritt
610 werden eine Verstärkung und eine Aufhebung eines Rauschens, das ein festes Muster aufweist, sowie andere Nachextraktionsoperationen durchgeführt. Die Nachextraktionsoperationen werden innerhalb der Nachextraktionsschaltungsanordnung178 in dem Bilderzeugungssensor von4 durchgeführt.
Claims (19)
- Bilderzeugungsvorrichtung mit einem photoempfindlichen Bereich (
172 ), der durch eine Matrix von Pixeln (68 ) gebildet ist, in dem einfallendes Licht erfasst, digitalisiert und gespeichert wird, wobei die Pixel auf einem monolithischen Chip gebildet sind, und wobei jedes Pixel folgende Merkmale aufweist: Photodetektoren (166 ), die innerhalb einer Pixelregion des monolithischen Chips positioniert sind, zum Erzeugen eines analogen Photosignals, das eine Intensität des einfallenden Lichts auf jedes Pixel darstellt; einen Analog-zu-Digital-Wandler (48 ,154 ,174 und176 ), der innerhalb der Pixelregion positioniert ist, und der wirksam mit den Photodetektoren verbunden ist, zum Transformieren des analogen Photosignals in ein digitales Photosignalwort, wobei das digitale Photosignalwort Informationen über die Intensität des einfallenden Lichts anzeigt; und einen Speicher (10 ;30 ;70 und72 ), der mit dem Analog-zu-Digital-Wandler verbunden ist, um das digitale Photosignalwort zu empfangen, wobei der Speicher mindestens eine Speicherzelle (10 ;32 und34 ) aufweist, die innerhalb der Pixelregion des monolithischen Chips positioniert ist, wobei die mindestens eine Speicherzelle (10 ;32 und34 ) eine Doppeltorspeicherzelle ist, wobei die Doppeltorspeicherzelle eine Schreibbitleitung (12 ;66 ;110 ,112 ,114 ,116 ,118 ,120 ,122 und124 ), die verbunden ist, um das digitale Photosignal zu empfangen, und eine Lesebitleitung (14 ,36 und38 ;90 und92 ) aufweist, wobei die Schreib- und die Lese-Bitleitung derart getrennt sind, dass auf die Doppeltorspeicherzelle unabhängig bezüglich der Lese- und Schreib-Operationen zugegriffen werden kann. - Bilderzeugungsvorrichtung gemäss Anspruch 1, bei der mindestens eine Speicherzelle (
10 ;32 und34 ) eine dynamische Direktzugriffsspeicherzelle ist, die eine Bitspeichervorrichtung (18 ;42 und52 ) zwischen mindestens einem Schreibzugriffsschalter (16 ;40 und48 ) und mindestens einem Lesezugriffsschalter (20 und22 ;44 ,46 ,52 und54 ) aufweist. - Bilderzeugungsvorrichtung gemäss Anspruch 1 oder 2, bei der der Speicher (
10 ;30 ;70 und72 ) eine Mehrzahl von Speicherzellen (10 ;32 und34 ) aufweist, mit mindestens so vielen Speicherzellen, wie es Bits in dem digitalen Photosignalwort gibt. - Bilderzeugungsvorrichtung gemäss einem der vorhergehenden Ansprüche, die ferner eine Einrichtung zum Erzeugen eines digitalen Bezugssignalworts zum Vorsehen einer Rauschaufhebung aufweist, wobei die Anzahl der Speicherzellen (
10 ;32 ,34 ) der Summe der Bits des digitalen Photosignalworts und des digitalen Bezugssignalworts entspricht. - Bilderzeugungsvorrichtung gemäss Anspruch 4, bei der das digitale Photosignalwort und das digitale Bezugssignalwort mindestens 8-Bit-Worte sind.
- Bilderzeugungsvorrichtung gemäss einem der vorhergehenden Ansprüche, die ferner einen Zähler (
174 ) aufweist, der wirksam mit jedem Pixel (68 ) verbunden ist, um eine Mehrzahl von digitalen Zählworten zu jedem Pixel zu liefern, um parallele Analog-zu-Digital-Umwandlungen zu ermöglichen. - Bilderzeugsvorrichtung gemäss einem der vorhergehenden Ansprüche, die ferner einen Sägezahngenerator (
176 ) aufweist, der wirksam mit jedem Pixel verbunden ist, um ein Sägezahnsignal zu jedem Pixel zu liefern. - Bilderzeugungsvorrichtung gemäss einem der vorhergehenden Ansprüche, bei der die Photodetektoren (
166 ) jeweils eine Photodiode aufweisen und der monolitische Chip ein Halbleiterchip ist. - Bilderzeugungssensor mit folgenden Merkmalen: einem monolitischen Halbleitersubstrat; einer Matrix von Pixeln (
68 ), die auf dem monolitischen Halbleitersubstrat positioniert sind, wobei jedes Pixel einen Photodetektor (166 ) und ein Array von Speicherzellen (70 ,72 ) aufweist, wobei die Speicherzellen (70 ,72 ) Doppeltorspeicherzellen sind, die eine Speichervorrichtung aufweisen, die durch mindestens zwei Schalter getrennt ist; und einer Peripherieschaltungsanordnung, die mit den Pixeln (68 ) verbunden ist, zum Liefern von Steuer- und Takt-Signalen zu den Pixeln (68 ) und zum Verarbeiten von Signalen, die von den Pixeln (68 ) empfangen werden. - Bilderzeugungssensor gemäss Anspruch 9, bei dem jedes Pixel (
68 ) mindestens 16 der Doppeltorspeicherzellen aufweist. - Bilderzeugungssensor gemäss Anspruch 9 oder 10, bei dem die Peripherieschaltungsanordnung auf dem monolitischen Halbleitersubstrat positioniert ist, und einen Zähler (
174 ) zum Erzeugen eines digitalen Zählwertworts aufweist, wobei das digitale Zählwertwort gleichzeitig zu jedem Pixel (68 ) in der Matrix geliefert wird. - Bilderzeugungssensor gemäss einem der Ansprüche 9 bis 11, bei dem die Peripherieschaltungsanordnung einen Sägezahngenerator (
176 ) zum Liefern eines Sägezahnsignal zu jedem Pixel (68 ) in der Matrix aufweist. - Bilderzeugungssensor gemäss Anspruch 12, bei dem jedes Pixel (
68 ) einen Komperator (154 ) zum Vergleichen eines Photosignals, das durch den Photodetektor (166 ) erzeugt wird, mit dem Sägezahnsignal aufweist. - Verfahren zum Erfassen, Digitalisieren und Speichern eines Bilds unter Verwendung eines Bilderfassungssensors mit einer Mehrzahl von Pixeln (
68 ) in einer monolithischen Struktur, wobei das Verfahren folgende Schritte aufweist: Erzeugen (550 ) eines Photosignals in einem analogen Format bei jedem Pixel der Mehrzahl von Pixeln, wobei das Photosignal auf eine Intensität eines einfallenden Lichts anspricht, die bei jedem Pixel erfasst wird; Umwandeln des Photosignals in ein digitales Photosignalwort bei jedem der Mehrzahl von Pixeln; und Speichern (580 ) des digitalen Photosignalworts in einem Speicherarray, das innerhalb von jedem der Mehrzahl von Pixeln positioniert ist; Erzeugen (510 ) eines Bezugssignals in einem analogen Format bei jedem der Pixel (68 ), wobei das Bezugssignal einen dunklen Rahmen darstellt; Umwandeln des Bezugssignals in ein digitales Bezugssignalwort bei jedem der Pixel (68 ); und Speichern (540 ) des digitalen Bezugssignalworts in dem Speicherarray bei jedem der Pixel (68 ), einschließlich einem Verwenden von separaten Abschnitten des Speicherarrays, um das digitale Bezugssignalwort und das digitale Photosignalwort zu speichern. - Verfahren gemäss Anspruch 14, bei dem der Schritt des Umwandelns des Photosignals auf eine parallele Art und Weise bezüglich aller Pixel (
68 ) in dem Bildsensor durchgeführt wird. - Verfahren gemäss Anspruch 14 oder 15, bei dem der Schritt des Speicherns (
580 ) des digitalen Photosignalworts auf eine parallele Art und Weise bezüglich aller Pixel (68 ) in dem Bildsensor durchgeführt wird. - Verfahren gemäss Anspruch 14, 15 oder 16, das ferner einen Schritt des selektiven Auffrischens des digitalen Photosignalworts aufweist, das in jedem Speicherarray (
70 ,72 ) der Mehrzahl von Pixeln gespeichert ist. - Bilderzeugungsvorrichtung mit einem photoempfindlichen Bereich (
172 ), der durch eine Matrix von Pixeln (68 ) gebildet ist, in dem einfallendes Licht erfasst, digitalisiert und gespeichert wird, wobei die Pixel auf einem monolithischen Chip gebildet sind, und wobei jedes einzelne Pixel folgende Merkmale aufweist: Photodetektoren (166 ), die innerhalb einer Pixelregion eines einzelnen Pixels des monolithischen Chips positioniert sind, zum Erzeugen eines analogen Photosignals, das eine Intensität des einfallenden Lichts auf das einzelne Pixel darstellt; einen Analog-zu-Digital-Wandler (48 ,154 ,174 und176 ), der innerhalb der Pixelregion positioniert ist, und der wirksam mit den Photodetektoren verbunden ist, zum Transformieren des analogen Photosignals in ein digitales Photosignalwort, wobei das digitale Photosignalwort Informationen über die Intensität des einfallenden Lichts anzeigt; und einen Speicher (10 ;30 ;70 und72 ), der einen ersten Mehrfach-Bit-Speicher (32 ) aufweist, der mit dem Analog-zu-Digital-Wandler verbunden ist, um das digitale Photosignalwort zu empfangen, wobei der Speicher (10 ;30 ;70 und72 ) einen zweiten Mehrfach-Bit-Speicher (34 ) aufweist, der derart verbunden ist, um ein digitales Bezugssignalwort zu speichern, das ein Rauschen des einzelnen Pixels darstellt, wobei der Speicher (10 ;30 ;70 und72 ) aus Speicherzellen (10 ;32 und34 ) besteht, die innerhalb der Pixelregion des einzelnen Pixels angeordnet sind. - Bilderzeugungsvorrichtung gemäß Anspruch 18, bei der der erste und zweite Mehrfach-Bit-Speicher (
32 ,34 ) eine gleiche Anzahl (N) von Speicherzellen umfasst, wobei die Anzahl (N) mindestens acht beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/057,429 US6552745B1 (en) | 1998-04-08 | 1998-04-08 | CMOS active pixel with memory for imaging sensors |
US09/057,429 | 1998-04-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19857838A1 DE19857838A1 (de) | 1999-10-14 |
DE19857838B4 true DE19857838B4 (de) | 2006-01-12 |
Family
ID=22010521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19857838A Expired - Fee Related DE19857838B4 (de) | 1998-04-08 | 1998-12-15 | Aktives CMOS-Pixel mit Speicher für Bilderzeugungssensoren |
Country Status (4)
Country | Link |
---|---|
US (1) | US6552745B1 (de) |
JP (1) | JP2000032217A (de) |
DE (1) | DE19857838B4 (de) |
GB (1) | GB2336497B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11221253B2 (en) | 2020-01-21 | 2022-01-11 | Semiconductor Components Industries, Llc | System with a SPAD-based semiconductor device having dark pixels for monitoring sensor parameters |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870565B1 (en) * | 1998-11-24 | 2005-03-22 | Micron Technology, Inc. | Semiconductor imaging sensor array devices with dual-port digital readout |
AU2003900746A0 (en) * | 2003-02-17 | 2003-03-06 | Silverbrook Research Pty Ltd | Methods, systems and apparatus (NPS041) |
US7128270B2 (en) | 1999-09-17 | 2006-10-31 | Silverbrook Research Pty Ltd | Scanning device for coded data |
US8416468B2 (en) | 1999-09-17 | 2013-04-09 | Silverbrook Research Pty Ltd | Sensing device for subsampling imaged coded data |
US6985181B2 (en) * | 2000-05-09 | 2006-01-10 | Pixim, Inc. | CMOS sensor array with a memory interface |
US20040201697A1 (en) * | 2001-05-07 | 2004-10-14 | Vernon Lawrence Klein | "Black-box" video or still recorder for commercial and consumer vehicles |
US6741198B2 (en) * | 2001-06-20 | 2004-05-25 | R3 Logic, Inc. | High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage |
DE10140792A1 (de) * | 2001-08-20 | 2003-03-13 | Roland Beisert | Vorrichtung zum selbsttätigen Erfassen des Zählerstandes eines Verbrauchszählers |
US7474345B2 (en) * | 2001-10-24 | 2009-01-06 | Texas Instruments Incorporated | System and method to facilitate time domain sampling for solid state imager |
JP4012743B2 (ja) * | 2002-02-12 | 2007-11-21 | 浜松ホトニクス株式会社 | 光検出装置 |
US7009663B2 (en) | 2003-12-17 | 2006-03-07 | Planar Systems, Inc. | Integrated optical light sensitive active matrix liquid crystal display |
US7053967B2 (en) | 2002-05-23 | 2006-05-30 | Planar Systems, Inc. | Light sensitive display |
AU2002336341A1 (en) | 2002-02-20 | 2003-09-09 | Planar Systems, Inc. | Light sensitive display |
IL150058A0 (en) * | 2002-06-06 | 2004-06-01 | Semi Conductor Devices Scd Par | Focal plane processor for ir detection |
US6977380B2 (en) * | 2002-09-30 | 2005-12-20 | Siemens Medical Solutions Usa, Inc. | Low noise, long integration time acquisition for radiation detectors |
AU2004211307B2 (en) * | 2003-02-17 | 2007-03-22 | Silverbrook Research Pty Ltd | Image sensor with digital frame store |
US20080084374A1 (en) * | 2003-02-20 | 2008-04-10 | Planar Systems, Inc. | Light sensitive display |
US7079148B2 (en) | 2003-07-23 | 2006-07-18 | Hewlett-Packard Development Company, L.P. | Non-volatile memory parallel processor |
US7528872B2 (en) * | 2003-08-04 | 2009-05-05 | Olympus Corporation | Image apparatus, driving method, and camera |
CA2443206A1 (en) * | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
US6873282B1 (en) | 2004-03-04 | 2005-03-29 | Charles Douglas Murphy | Differential time-to-threshold A/D conversion in digital imaging arrays |
US7126512B2 (en) * | 2004-03-19 | 2006-10-24 | Charles Douglas Murphy | Comparing circuits for time-to-threshold A/D conversion in digital imaging arrays |
US7773139B2 (en) * | 2004-04-16 | 2010-08-10 | Apple Inc. | Image sensor with photosensitive thin film transistors |
JP4969771B2 (ja) | 2004-07-12 | 2012-07-04 | ソニー株式会社 | 固体撮像装置及びそのキャパシタ調整方法 |
US8648287B1 (en) | 2005-05-27 | 2014-02-11 | Rambus Inc. | Image sensor using single photon jots and processor to create pixels |
TW201101476A (en) | 2005-06-02 | 2011-01-01 | Sony Corp | Semiconductor image sensor module and method of manufacturing the same |
US20070024713A1 (en) * | 2005-07-28 | 2007-02-01 | Baer Richard L | Imaging parallel interface RAM |
US7659925B2 (en) * | 2005-10-04 | 2010-02-09 | Alexander Krymski | High speed CMOS image sensor circuits with memory readout |
US7488928B2 (en) | 2007-04-20 | 2009-02-10 | Alexander Krymski | Image sensor circuits and methods with multiple readout lines per column of pixel circuits |
US8174603B2 (en) * | 2008-05-01 | 2012-05-08 | Alexander Krymski | Image sensors and methods with antiblooming channels and two side driving of control signals |
US9019411B2 (en) | 2008-05-01 | 2015-04-28 | Alexander Krymski | Image sensors and methods with pipelined readout |
US7804438B2 (en) * | 2008-05-02 | 2010-09-28 | Alexander Krymski | Image sensors and dual ramp analog-to-digital converters and methods |
ITMI20082344A1 (it) * | 2008-12-30 | 2010-06-30 | St Microelectronics Srl | Metodo per indicizzare piastrine comprendenti circuiti integrati |
EP2348704A1 (de) * | 2010-01-26 | 2011-07-27 | Paul Scherrer Institut | Auslesechip zur Einzelphotonenzählung mit geringfügiger Stillstandzeit |
US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
US8723093B2 (en) | 2011-01-10 | 2014-05-13 | Alexander Krymski | Image sensors and methods with shared control lines |
EP2490441A1 (de) * | 2011-02-16 | 2012-08-22 | Paul Scherrer Institut | Einzelphoton-Zählerkennungssystem mit verbesserter Zählerarchitektur |
US8638320B2 (en) | 2011-06-22 | 2014-01-28 | Apple Inc. | Stylus orientation detection |
US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
US8928635B2 (en) | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
KR20130016732A (ko) * | 2011-08-04 | 2013-02-19 | 에스케이하이닉스 주식회사 | 이미지 센서 |
JP5893572B2 (ja) * | 2012-03-01 | 2016-03-23 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法 |
US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
US9176604B2 (en) | 2012-07-27 | 2015-11-03 | Apple Inc. | Stylus device |
US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
US9369648B2 (en) | 2013-06-18 | 2016-06-14 | Alexander Krymski | Image sensors, methods, and pixels with tri-level biased transfer gates |
US10067580B2 (en) | 2013-07-31 | 2018-09-04 | Apple Inc. | Active stylus for use with touch controller architecture |
US10061449B2 (en) | 2014-12-04 | 2018-08-28 | Apple Inc. | Coarse scan and targeted active mode scan for touch and stylus |
US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
KR102611170B1 (ko) * | 2018-12-28 | 2023-12-08 | 에스케이하이닉스 주식회사 | 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461425A (en) * | 1994-02-15 | 1995-10-24 | Stanford University | CMOS image sensor with pixel level A/D conversion |
US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
US5565915A (en) * | 1993-06-15 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Solid-state image taking apparatus including photodiode and circuit for converting output signal of the photodiode into signal which varies with time at variation rate depending on intensity of light applied to the photodiode |
WO1997018633A1 (en) * | 1995-11-07 | 1997-05-22 | California Institute Of Technology | Capacitively coupled successive approximation ultra low power analog-to-digital converter |
US5665959A (en) * | 1995-01-13 | 1997-09-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Adminstration | Solid-state image sensor with focal-plane digital photon-counting pixel array |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6021172A (en) * | 1994-01-28 | 2000-02-01 | California Institute Of Technology | Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter |
US5949483A (en) * | 1994-01-28 | 1999-09-07 | California Institute Of Technology | Active pixel sensor array with multiresolution readout |
US6115065A (en) * | 1995-11-07 | 2000-09-05 | California Institute Of Technology | Image sensor producing at least two integration times from each sensing pixel |
US5892540A (en) * | 1996-06-13 | 1999-04-06 | Rockwell International Corporation | Low noise amplifier for passive pixel CMOS imager |
US5886659A (en) * | 1996-08-21 | 1999-03-23 | California Institute Of Technology | On-focal-plane analog-to-digital conversion for current-mode imaging devices |
US6137535A (en) * | 1996-11-04 | 2000-10-24 | Eastman Kodak Company | Compact digital camera with segmented fields of view |
US6344877B1 (en) * | 1997-06-12 | 2002-02-05 | International Business Machines Corporation | Image sensor with dummy pixel or dummy pixel array |
US5962844A (en) * | 1997-09-03 | 1999-10-05 | Foveon, Inc. | Active pixel image cell with embedded memory and pixel level signal processing capability |
US5982318A (en) * | 1997-10-10 | 1999-11-09 | Lucent Technologies Inc. | Linearizing offset cancelling white balancing and gamma correcting analog to digital converter for active pixel sensor imagers with self calibrating and self adjusting properties |
US6377303B2 (en) * | 1997-11-26 | 2002-04-23 | Intel Corporation | Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion |
US6330030B1 (en) * | 1998-01-05 | 2001-12-11 | Intel Corporation | Digital image sensor with low device count per pixel analog-to-digital conversion |
US6069377A (en) * | 1999-05-13 | 2000-05-30 | Eastman Kodak Company | Image sensor incorporating saturation time measurement to increase dynamic range |
-
1998
- 1998-04-08 US US09/057,429 patent/US6552745B1/en not_active Expired - Lifetime
- 1998-12-15 DE DE19857838A patent/DE19857838B4/de not_active Expired - Fee Related
-
1999
- 1999-04-06 GB GB9907847A patent/GB2336497B/en not_active Expired - Fee Related
- 1999-04-07 JP JP11100357A patent/JP2000032217A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5565915A (en) * | 1993-06-15 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Solid-state image taking apparatus including photodiode and circuit for converting output signal of the photodiode into signal which varies with time at variation rate depending on intensity of light applied to the photodiode |
US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
US5461425A (en) * | 1994-02-15 | 1995-10-24 | Stanford University | CMOS image sensor with pixel level A/D conversion |
US5665959A (en) * | 1995-01-13 | 1997-09-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Adminstration | Solid-state image sensor with focal-plane digital photon-counting pixel array |
WO1997018633A1 (en) * | 1995-11-07 | 1997-05-22 | California Institute Of Technology | Capacitively coupled successive approximation ultra low power analog-to-digital converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11221253B2 (en) | 2020-01-21 | 2022-01-11 | Semiconductor Components Industries, Llc | System with a SPAD-based semiconductor device having dark pixels for monitoring sensor parameters |
Also Published As
Publication number | Publication date |
---|---|
GB2336497A (en) | 1999-10-20 |
GB2336497B (en) | 2002-11-13 |
GB9907847D0 (en) | 1999-06-02 |
JP2000032217A (ja) | 2000-01-28 |
DE19857838A1 (de) | 1999-10-14 |
US6552745B1 (en) | 2003-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19857838B4 (de) | Aktives CMOS-Pixel mit Speicher für Bilderzeugungssensoren | |
DE69918899T2 (de) | Spalteverstärkerarchitektur in einem aktiven Pixelsensor | |
DE3689707T2 (de) | Photoelektrische Wandlervorrichtung. | |
DE69930206T2 (de) | Photodiode mit aktivem pixelsensor und gemeinsamen reset-und reihenauswahlsignalmitteln | |
DE69816126T2 (de) | Optischer sensor mit breitem dynamischem bereich | |
DE69834918T2 (de) | Anordnung zur automatischen Erfassung und Verarbeitung von optischen Codes | |
DE69920687T2 (de) | Bildsensor mit erweitertem dynamikbereich | |
DE69014307T2 (de) | I.c. sensor. | |
DE69835989T2 (de) | Aktiver Pixelbildsensor mit gemeinsam genutztem Verstärker-Auslesesystem | |
DE60105393T2 (de) | X-Y-Adressen-Festkörperbildaufnehmer | |
DE60110672T2 (de) | Verstärker-Festkörperbildaufnehmer und schnelles Ausleseverfahren | |
DE69738529T2 (de) | Aktiver pixelsensor mit einzelner pixelrücksetzung | |
DE69631932T2 (de) | Halbleiter-Bildaufnahmevorrichtung | |
US7050094B2 (en) | Wide dynamic range operation for CMOS sensor with freeze-frame shutter | |
DE60223860T2 (de) | Aktiver Bildsensor mit grossem Dynamikbereich | |
DE69631356T2 (de) | Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung | |
DE69729648T2 (de) | Aktivpixelsensormatrix mit mehrfachauflösungsausgabe | |
DE3752385T2 (de) | Festkörperbildaufnahmevorrichtung | |
DE2936703C2 (de) | ||
EP2040458B1 (de) | Bildsensor | |
DE69932898T2 (de) | Aktiver Pixelsensor mit zwischen benachbarten Pixelreihen gemeinsam genutzten Steuerbussen | |
DE69723808T2 (de) | Differenz-Schaltungsarchitektur mit geringer Interferenz für integrierte Bildebene-Matrizen mit zwei Farbbereichen | |
DE10231082A1 (de) | Verfahren zum Einstellen eines Signalpegels eines aktiven Bildelements und entsprechendes aktives Bildelement | |
DE102005007330B4 (de) | CMOS-Bildsensor mit reduziertem 1/f-Rauschen | |
DE102019113278B4 (de) | Bildsensoren mit ladungsüberlauffähigkeiten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AVAGO TECHNOLOGIES SENSOR IP (SINGAPORE) PTE. LTD. |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: NOKIA CORPORATION, ESPOO, FI |
|
R081 | Change of applicant/patentee |
Owner name: NOKIA TECHNOLOGIES OY, FI Free format text: FORMER OWNER: NOKIA CORPORATION, ESPOO, FI |
|
R082 | Change of representative |
Representative=s name: COHAUSZ & FLORACK PATENT- UND RECHTSANWAELTE P, DE |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H04N0003150000 Ipc: H04N0005374500 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |