DE10136682B4 - Selektives Epitaxieverfahren für Halbleiterbauelemente - Google Patents

Selektives Epitaxieverfahren für Halbleiterbauelemente Download PDF

Info

Publication number
DE10136682B4
DE10136682B4 DE10136682A DE10136682A DE10136682B4 DE 10136682 B4 DE10136682 B4 DE 10136682B4 DE 10136682 A DE10136682 A DE 10136682A DE 10136682 A DE10136682 A DE 10136682A DE 10136682 B4 DE10136682 B4 DE 10136682B4
Authority
DE
Germany
Prior art keywords
gas
source gas
period
semiconductor substrate
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10136682A
Other languages
English (en)
Other versions
DE10136682A1 (de
Inventor
Jung-Woo Park
Jong-Ryul Yoo
Jung-Min Ha
Si-Young Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10136682A1 publication Critical patent/DE10136682A1/de
Application granted granted Critical
Publication of DE10136682B4 publication Critical patent/DE10136682B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

Selektives Epitaxieverfahren, umfassend:
Bilden eines Isolierschichtmusters auf einem Halbleitersubstrat, wobei das Isolierschichtmuster einen festgelegten Bereich des Halbleitersubstrats freiläßt;
Einbringen des Halbleitersubstrats mit dem Isolierschichtmuster in eine Reaktionskammer;
Einleiten eines Quellengases in die Reaktionskammer während einer erster Zeitdauer, um eine Halbleiterschicht auf dem exponierten Halbleitersubstrat und dem Isolierschichtmuster auszubilden; Einleiten eines Ätzgases in die Reaktionskammer während einer zweiten Zeitdauer, um die Halbleiterschicht auf dem Isolierschichtmuster selektiv zu entfernen; und
Einleiten eines Reduktionsgases in die Reaktionskammer während einer dritten Zeitdauer, um Atome des Ätzgases, die auf der Oberfläche der Halbleiterschicht adsorbiert wurden, zu entfernen;
wobei ein Durchgang, bestehend aus den nacheinander und in dieser Reihenfolge durchgeführten Schritten, Einleiten des Quellengases für eine erste Zeitdauer, Einleiten des Ätzgases für eine zweite Zeitdauer und Einleiten des Reduktionsgases für eine dritte Zeitdauer, mindestens einmal wiederholt wird.

Description

  • Die Erfindung betrifft ein selektives Epitaxieverfahren nach dem Anspruch 1.
  • Da Bauteile für integrierte Schaltungen immer stärker integriert und dichter gepackt werden, wurden die Breite der Verbindungen und die Abstände zwischen diesen ebenfalls reduziert. Um Justierungsprobleme im Zusammenhang mit Bauteilen für hochintegrierte Schaltungen zu vermeiden, wurde eine selbstjustierende Technik erforderlich.
  • Die selektive Epitaxietechnik wurde als eine der selbstjustierenden Techniken vorgeschlagen. Die selektive Epitaxietechnik wird hauptsächlich verwendet, um eine Halbleiterschicht, wie eine Siliciumschicht oder eine Germaniumschicht, auf einem festgelegten Bereich eines Halbleitersubstrats aufzuwachsen.
  • Aus der WO 91/03834 A1 ist ein Verfahren für das selektive Niederschlagen von Materialien auf Substraten bekannt, bei dem kontinuierlich ein Gas, welches Si als abzuscheidende Komponente und Cl als ätzende Komponente enthält, angeboten wird und durch gepulstes Einleiten von Wasserstoff ein Abscheidungs- bzw. Ätzzyklus bereitgestellt wird.
  • Aus der US 4,578,142 ist ein Verfahren bekannt, bei dem in Verbindung mit einem Halbleitersubstrat Wasserstoff kontinuierlich als Trägergas angeboten wird und jeweils abwechselnde Zyklen der Einleitung eines Quellengases und eines Ätzgases durchgeführt werden.
  • Die offengelegte japanische Patentanmeldung JP 4139819 offenbart ein Verfahren zum selektiven Züchten einer Siliciumschicht durch das abwechselnde und wiederholte Einspritzen von Disilan (Si2H6)-Gas und Chlor (Cl2)-Gas in eine Kammer, in die ein Siliciumsubstrat gegeben wurde. Hier wird das Disilangas als Siliciumquellengas verwendet, und das Chlorgas wird als Ätzgas zum Entfernen von Siliciumkeimen auf einer Isolierschicht verwendet.
  • Gemäß dem offengelegten japanischen Patent JP 4139819 werden während der Einspritzung des Chlorgases Chloratome auf einer Oberfläche der Siliciumschicht, die auf dem Siliciumsubstrat gezüchtet wurde, adsorbiert. Somit wird die Siliciumschicht mit Chloratomen passiviert. Als Folge davon wächst die Siliciumschicht sehr langsam, obwohl das Siliciumquellengas in einem nachfolgenden Schritt eingespritzt wird.
    •
  • Die der Erfindung zu Grunde liegende Aufgabe besteht darin, ein selektives Epitaxieverfahren bereitzustellen, das in der Lage ist, sowohl die Wachstumsselektivität als auch die Aufwachsrate zu verbessern.
  • Erfindungsgemäß wird diese Aufgabe durch die im Anspruch 1 aufgeführten Merkmale gelöst.
  • Bevorzugte Ausführungsformen und Ausgestaltungen der Erfindung ergeben sich aus den Ansprüchen 2 bis 18.
  • Es ist ein weiteres Merkmal einer Ausführungsform der Erfindung, ein selektives Epitaxieverfahren bereitzustellen, das in der Lage ist, durch das Ätzgas Fehler zu beseitigen.
  • Es ist ein noch weiteres Merkmal einer Ausführungsform der Erfindung, ein selektives Epitaxieverfahren bereitzustellen, das in der Lage ist, auf einfache Weise eine dotierende Fremdstoffkonzentration mittels eines in situ Dotierungsverfahrens zu justieren.
  • Diese Merkmale können durch ein selektives Epitaxieverfahren bei der Herstellung einer Halbleitervorrichtung bereitgestellt werden. Dieses Verfahren umfaßt das Einführen eines Halbleitersubstrats mit einem Isolierschichtmuster auf einem festgelegten Bereich dieses Halbleitersubstrats in eine Kammer und das (mindestens zweimal) wiederholte Durchführen des Aufwachsvorgangs, wobei jeder Aufwachsvorgang die drei aufeinanderfolgenden Schritte des Einspritzens eines Quellengases, eines Atzgases und eines Reduktionsgases einschließt. Das Isolierschichtmuster kann einer auf einem testgelegten Bereich des Halbleitersubstrats gebildeten Isolierschicht entsprechen. Außerdem kann die Isolierschicht auch eine Schutzschicht, die die Oberseite bedeckt, und ein Trennelement, das die Seitenwand einer Gate-Elektrode bedeckt, einschließen.
  • Nachdem das Halbleitersubstrat in die Kammer gegeben wurde, wird die Kammer mit einer Vakuumpumpe evakuiert, um einen Druck aufrechtzuerhalten, der niedriger ist als der Atmosphärendruck, und dann wird das Halbleitersubstrat erwärmt und bei einer festgelegten Temperatur gehalten. Dann wird das Quellengas in die Kammer gespritzt. Hier umfaßt das Quellengas ein Gas zum Aufwachsen einer Halbleiterschicht. Beispielsweise umfaßt das Quellengas ein Siliciumquellengas, ein Germaniumquellengas oder eine Kombination davon. Zu dieser Zeit wird das Quellengas in der Kammer durch Wärmeenergie zersetzt, wobei Siliciumkeime, Germaniumkeime oder Silicium/Germanium (Si/Ge)-Keime erzeugt werden. Somit werden die Siliciumkeime, die Gemaniumkeime oder die Silicium/Germanium-Keime an die freien Bindungsstellen auf der Oberfläche des Halbleitersubstrats gebunden. Als Ergebnis davon wird eine Halbleiterschicht auf der gesamten Oberfläche des Halbleitersubstrats gebildet.
  • Nach der Bildung der Halbleiterschicht wird das Einspritzen des Quellengases angehalten, und das Ätzgas, z.B. Chlorgas, wird in die Kammer gespritzt. Das Ätzgas reagiert mit den Atomen der Halbleiterschicht und eine Nebenprodukt-Gasverbindung wird aus der Kammer geführt. Somit wird die Halbleiterschicht, die auf dem Isolierschichtmuster gebildet wurde, selektiv entfernt. Dagegen ist die Halbleiterschicht, die auf dem exponierten Halbleitersubstrat gebildet wurde, immer noch vorhanden. Der Grund dafür ist, daß der Adsorptionskoeffizient auf der Oberfläche des Isolierschichtmusters sich von dem des exponierten Halbleitersubstrats unterscheidet. Außerdem kann die Oberfläche der Halbleiterschicht, die auf dem exponierten Halbleitersubstrat vorhanden ist, während des Einspritzens des Ätzgases mit Atomen des Ätzgases passiviert werden. Das heißt, die Atome des Ätzgases können an die Atome der Halbleiterschicht gebunden werden.
  • Nachdem das Einspritzen des Ätzgases beendet wurde, wird das Reduktionsgas, beispielsweise Wasserstoffgas, in die Kammer gespritzt. Das Reduktionsgas reagiert mit den Atomen der Passivierungsschicht, wodurch die Passivierungsschicht entfernt wird. Infolgedessen kann in einem anschließenden Schritt während des Einspritzens des Quellengases leicht eine neue Halbleiterschicht auf der vorherigen Halbleiterschicht aufgewachsen werden.
  • Darüber hinaus kann ein Dotiergas in die Kammer gespritzt werden, während mindestens eine der Quellengas-, Ätzgas- und Reduktionsgas-Einspritzungen durchgeführt wird. Somit ist es leicht, die Dotierungskonzentrationen der Halbleiterschichten separat zu steuern. Als Folge davon ist es möglich, ein gewünschtes Dotierungsprofil über die Tiefe der gesamten Halbleiterschichten zu erhalten. Das Dotierungsgas kann ein Phosphin (PH3)-Gas, ein Diboran (B2H6)-Gas oder ein Arsin (AsH3)-Gas sein.
  • Diese und andere Merkmale der Erfindung werden dem Fachmann beim Durchlesen der folgenden detaillierten Beschreibung leicht verständlich.
  • Andere Merkmale der Erfindung können anhand der folgenden detaillierten Beschreibung spezieller Ausführungsformen leichter verstanden werden, wenn man sie im Zusammenhang mit den begleitenden Zeichnungen liest, wobei:
  • 1 ein Zeitablaufdiagramm für ein Verfahren zur selektiven Epitaxie gemäß der Erfindung darstellt; und
  • 2 ein Flußdiagramm für ein Verfahren zur selektiven Epitaxie gemäß der Erfindung darstellt.
  • Die koreanische Patentanmeldung Nr. 2000-46680, eingereicht am 11. August 2000, mit dem Titel „Selective Epitaxial Growth Method in Semiconductor Device" wird durch Bezugnahme darauf in ihrer Gesamtheit aufgenommen.
  • Die Erfindung wird nun im Folgenden mit Bezug auf die begleitenden Zeichnungen, in denen bevorzugte Ausführungsformen gezeigt sind, genauer beschrieben. Die Erfindung kann jedoch auf unterschiedliche Weise ausgeführt werden und sollte nicht als auf die im Folgenden angegebenen Ausführungsformen beschränkt angesehen werden. Diese Ausführungsformen sind vielmehr dazu gedacht, diese Offenbarung zu verdeutlichen und zu vervollständigen, und machen den Rahmen der Erfindung für den Fachmann vollkommen verständlich.
  • 1 und 2: ein Isolierschichtmuster wird auf einem Halbleitersubstrat gebildet, wobei ein festgelegter Bereich des Halbleitersubstrats exponiert bleibt. Das Halbleitersubstrat mit dem Isolierschichtmuster wird in die Reaktionskammer eines Epitaxie-Apparats gegeben, 1. Ein Wert „N", der einem ersten Register einer Steuereinheit des Epitaxie-Apparats zugeordnet wurde, wird bei „0" initialisiert, und ein Wert „K", der einem zweiten Register zugeordnet wurde, wird auf die festgesetzte Zahl von Verfahrenszyklen eingestellt, 3. Hier zeigt der Wert „N" die Zahl der Zyklen des Verfahrens an, das gerade in der Reaktionskammer durchgeführt wird. Dagegen gibt der Wert „K" die gewünschte Zahl der Zyklen an, die ein Operator benötigt, um eine bestimmte Dicke der Epitaxieschicht zu erhalten. Dann wird die Luft in der Kammer mit der Vakuumpumpe evakuiert, wobei der Druck in der Kammer gesenkt wird. Zu dieser Zeit wird der Druck in der Kammer vorzugsweise auf 1,33·10–6 Pa oder weniger geregelt, 5. Dann wird das Halbleitersubstrat auf eine vorbestimmte Temperatur erwärmt, z.B. auf 450°C bis 800°C, 7.
  • Ein Quellengas wird für eine erste Zeitdauer T1, z.B. 8 bis 10 Sekunden lang, in die Kammer gespritzt, die das erwärmte Halbleitersubstrat enthält, 9. Demgemäß wird das Quellengas durch Wärmeenergie zersetzt. Atome, die vom Quellengas abgespalten wurden, werden an die freien Bindungsstellen des exponierten Halbleitersubstrats und des Isolierschichtmusters gebunden. Somit wird eine dünne Halbleiterschicht auf der gesamten Oberfläche des Substrats gebildet. Beispielsweise werden in dem Fall, daß Silan (SiH4)-Gas, Disilan (Si2H6)-Gas oder Dichlorsilan (SiH2Cl2)-Gas als Quellengas verwendet werden und ein Siliciumsubstrat als Halbleitersubstrat verwendet wird, Siliciumatome auf der gesamten Oberfläche des Siliciumsubstrats, das ein Isolierschichtmuster aufweist, adsorbiert. Eine dünne Siliciumschicht wird auf der gesamten Oberfläche des Substrats gebildet. Zu dieser Zeit weist die Siliciumschicht, die auf dem exponierten Siliciumsubstrat gezüchtet wurde, die gleiche Kristallausrichtung auf wie das Siliciumsubstrat.
  • Die Auswahl des Quellengases hängt davon ab, welche Halbleiterschicht gebildet werden soll. Beispielsweise wird ein Siliciumquellengas als Quellengas verwendet, um eine Siliciumschicht zu bilden, und ein Germaniumquellengas wird als Quellengas verwendet, um eine Germaniumschicht zu bilden. Das Quellengas kann auch Siliciumgas und Germaniumgas umfassen, um eine Ge-Si-Schicht zu bilden. Das Siliciumquellengas umfaßt Silan (SiH4)-Gas, Disilan (Si2H6)-Gas oder Dichlorsilan (SiH2Cl2)-Gas, und das Germaniumquellengas umfaßt GeH4-Gas. Darüber hinaus kann eine Halbleiterschicht aus Verbindungen gebildet werden, für die man andere Quellengase außer den vorstehend genannten Quellengasen verwendet.
  • Nach dem Beenden der Einspritzung des Quellengases wird ein Ätzgas für eine zweite Zeitspanne T2, z.B. 6 bis 15 Sekunden, in die Kammer eingespritzt, 11. Das Ätzgas umfaßt ein Gas, das hochreaktiv mit den Atomen der Halbleiterschicht auf dem Isolierschichtmuster ist. Das heißt, vorzugsweise handelt es sich bei dem Ätzgas um Chlorgas. Beispielsweise reagiert, wenn es sich bei der Halbleiterschicht um eine Siliciumschicht handelt, die Siliciumschicht auf dem Isolierschichtmuster mit dem Chlorgas, wodurch ein Nebenprodukt (eine Gasverbindung), wie SiCl4-Gas, gebildet wird. Alternativ dazu reagiert, wenn es sich bei der Halbleiterschicht um eine Germaniumschicht handelt, die Germaniumschicht auf dem Isolierschichtmuster mit dem Chlorgas, wodurch ein Nebenprodukt (eine Gasverbindung), wie GeCl4-Gas, gebildet wird. Die Gasverbindung wird dann aus der Kammer geführt. Als Ergebnis davon wird die Halbleiterschicht auf der Isolierschicht selektiv entfernt.
  • Anders als bei der Reaktion des Ätzgases mit den Atomen der Halbleiterschicht auf dem Isolierschichtmuster, erzeugt das Ätzgas keine flüchtige Gasverbindung, wie SiCl4-Ga oder GeCl4-Gas, mit der Halbleiterschicht auf dem exponierten Halbleitersubstrat. Statt dessen werden Atome des Ätzgases auf der Oberfläche der Halbleiterschicht auf dem exponierten Halbleitersubstrat adsorbiert, wodurch eine Passivierungs schicht auf der Halbleiterschicht gebildet wird. Dies findet statt, da die Bindungsenergie zwischen den Atomen der Halbleiterschicht viel stärker ist als die Reaktionsenergie zwischen dem Ätzgas und der Halbleiterschicht. Sobald die Passivierungsschicht gebildet wurde, wird die Aufwachsrate einer neuen Halbleiterschicht auf der vorigen Halbleiterschicht viel langsamer, oder die neue Halbleiterschicht kann überhaupt nicht mehr wachsen, obwohl das Quellengas in einem anschließenden Schritt zugeführt wird. Mit anderen Worten ist es schwierig, eine gleichmäßige Wachstumsrate auf dem Substrat zu erhalten. Infolgedessen wird, wenn eine Passivierungsschicht vorhanden ist, die Oberflächenrauheit der Halbleiterschicht, einschließlich von rechteckigen Vertiefungen, erheblich vergrößert. Die Vertiefungen werden aufgrund des lokalen Vorhandenseins der Passivierungsschicht gebildet.
  • Nach dem Anhalten der Einspritzung des Ätzgases wird ein Reduktionsgas in die Kammer für eine dritte Zeitspanne T3 eingespritzt, z.B. 6 bis 15 Sekunden, 13. Vorzugsweise handelt es sich bei dem Reduktionsgas um Wasserstoffgas. Der Wasserstoff reagiert ohne weiteres mit der Passivierungsschicht (Chlorschicht), wodurch HCl-Gas erzeugt wird, wodurch die Passivierungsschicht auf der Halbleiterschicht entfernt wird.
  • Nach dem Anhalten der Einspritzung des Reduktionsgases wird der Wert „N" um „1" erhöht, 15. Der erhöhte „N" wird mit „K" verglichen, 17. Die Schritte 9, 11, 13 der Einspritzung des Quellengases, des Ätzgases und des Reduktionsgases werden wiederholt durchgeführt, bis der Wert „N" gleich dem Wert „K" ist, wodurch eine Halbleiterschicht mit der gewünschten Dicke gebildet wird.
  • In der Zwischenzeit kann während mindestens eines der Schritte der ersten bis dritten Zeiträume T1, T2, T3 zusätzlich ein Dotierungsgas in die Kammer gespritzt werden. Beispielsweise kann die Halbleiterschicht mit Fremdsubstanzen dotiert werden, indem man das Dotierungsgas während der ersten Zeitspanne (T1) in die Kammer leitet, wie in 1 dargestellt. Das Dotierungsgas kann Phosphin (PH3)-Gas, Diboran (B2H6)-Gas oder Arsin (AsH3)-Gas umfassen. Somit ist es möglich, eine in situ dotierte Halbleiterschicht zu bilden. Darüber hinaus ist es leicht, die in situ dotierte Halbleiterschicht mit einem gewünschten Dotierungsprofil zu bilden, indem man die Fließrate des Dotierungsgases in jedem Verfahrenszyklus geeignet variiert.
    •
  • Eine Siliciumschicht wurde, wie vorstehend beschrieben, gemäß einer Ausführungsform der Erfindung selektiv auf einem festgelegten Bereich eines Halbleitersubstrats aufwachsen gelassen. Außerdem wurde eine herkömmliche Siliciumschicht auf einem festgelegten Bereich eines anderen Halbleitersubstrats selektiv aufwachsen gelassen, um sie mit der Erfindung zu vergleichen. Hier wurde das Halbleitersubstrat erhalten, indem man eine Isolierschicht auf einem festgelegten Bereich eines Einkristall-Siliciumsubstrats bildete, um einen aktiven Bereich zu definieren, sowie eine Vielzahl von Gate-Mustern, die sich auf dem aktiven Bereich kreuzten. Die Isolierschicht wurde aus einer Siliciumoxidschicht gebildet, wobei man ein Einschnitt-Isolierverfahren anwandte, und die Gate-Muster wurden gebildet, indem man nacheinander eine dotierte Siliciumschicht, eine Wolframsilicid-Schicht und eine Hochtemperatur-Oxidschich bildete, die nacheinander aufgeschichtet wurden. Außerdem wurde ein Abstandshalter, der aus Siliciumnitrid bestand, auf den Seitenwänden des Gate-Musters gebildet. Infolgedessen lassen die Isolierschicht, die Gate-Muster und der Abstandhalter einen Teil de; Halbleitersubstrats, wie einen Quellen/Abfluß (Source/Drain)-Bereich, frei.
  • Nachdem das Substrat in die Kammer eingebracht worden war, wurde der Druck in der Kammer auf 2,66·10–6 Pa verringert. Dann wurde das Substrat auf eine Temperatur von 700°C erwärmt. Dann wurde Disilan (Si2H6)-Gas als Siliciumquellengas mit einer Fließrate von 10 sccm (Standardkubikzentimeter pro Minute) 10 Sekunden lang in die Kammer geleitet. Als nächstes wurde Chlorgas als Ätzgas mit einer Fließrate von 1 sccm 12 Sekunden lang in die Kammer geleitet. Anschließend wurde Wasserstoff als Reduktionsgas mit einer Fließrate von 25 sccm 12 Sekunden lang in die Kammer geleitet. Dieses Reduktionsgas wurde jedoch nicht bei der Verwendung der herkömmlichen Technik während des Wachstums der Halbleiterschicht in die Kammer geleitet.
  • In dieser Erfindung wurden das Einspritzen des Quellengases, das Einspritzen des Ätzgases und das Einspritzen des Reduktionsgases 30-mal wiederholt und abwechselnd durchgeführt. Bei der herkömmlichen Technik wurden ebenfalls 30 Durchgänge des Einspritzens des Quellengases und des Einspritzens des Ätzgases wiederholt und abwechselnd durchgeführt.
  • Als Ergebnis des vorstehend beschriebenen Versuchs war die Aufwachsrate der Siliciumschicht gemäß der Erfindung höher als die der herkömmlichen Technik. Genauer betrug im Fall der Erfindung die Dicke der Siliciumschicht, die auf dem Quellen/Abfluß-Bereich in einem Zellmatrixbereich wachsen gelassen wurde, 206,0 nm, und die Dicke der Siliciumschicht, die auf dem Quellen/Abfluß-Bereich in einem Randbereich der Schaltung mit einer relativ niedrigen Musterdichte gezüchtet wurde, 260,0 nm. Im Gegensatz dazu betrug im Fall der herkömmlichen Technik die Dicke der Siliciumschicht, die auf dem Quellen/Abfluß-Bereich in einem Zellmatrixbereich gezüchtet wurde, 165,0 nm, und die Dicke der Siliciumschicht, die auf dem Quellen/Abfluß-Bereich in einem Randbereich der Schaltung gezüchtet wurde, betrug 200,0 nm.
  • Außerdem betrug der mittlere Quadratwurzelwert (RMS) der Oberflächenrauheit der Siliciumschicht gemäß der Erfindung 10 Angström, und der mittlere Quadratwurzelwert (RMS) der Oberflächenrauheit der herkömmlichen Siliciumschicht betrug 2,17 nm. Außerdem war die Dichte von Vertiefungen (pro Längeneinheit) der Siliciumschicht gemäß der Erfindung 1,4/μm bis 1,8/μm und die Dichte von Vertiefungen (pro Längeneinheit) der herkömmlichen Siliciumschicht war 2,4/μm bis 3,0 μm.
  • Wie vorstehend beschrieben ist es gemäß der Erfindung möglich, die Aufwachsrate, die Oberflächenrauheit und die Häufigkeit von Vertiefungen der Epitaxieschicht durch das aufeinanderfolgende Einleiten des Quellengases, des Ätzgases und des Reduktionsgases in die Kammer erheblich zu verbessern. Es ist auch möglich, eine hervorragende Aufwachsselektivität des Epitaxieverfahrens zu erhalten.
  • Obwohl die Erfindung insbesondere mit Bezug auf deren bevorzugte Ausführungsformen beschrieben wurde, ist es dem Fachmann klar, daß verschiedene Änderungen der Ausführungsformen und Einzelheiten vorgenommen werden können, ohne sich vom Wesen und Rahmen der Erfindung zu entfernen.

Claims (18)

  1. Selektives Epitaxieverfahren, umfassend: Bilden eines Isolierschichtmusters auf einem Halbleitersubstrat, wobei das Isolierschichtmuster einen festgelegten Bereich des Halbleitersubstrats freiläßt; Einbringen des Halbleitersubstrats mit dem Isolierschichtmuster in eine Reaktionskammer; Einleiten eines Quellengases in die Reaktionskammer während einer erster Zeitdauer, um eine Halbleiterschicht auf dem exponierten Halbleitersubstrat und dem Isolierschichtmuster auszubilden; Einleiten eines Ätzgases in die Reaktionskammer während einer zweiten Zeitdauer, um die Halbleiterschicht auf dem Isolierschichtmuster selektiv zu entfernen; und Einleiten eines Reduktionsgases in die Reaktionskammer während einer dritten Zeitdauer, um Atome des Ätzgases, die auf der Oberfläche der Halbleiterschicht adsorbiert wurden, zu entfernen; wobei ein Durchgang, bestehend aus den nacheinander und in dieser Reihenfolge durchgeführten Schritten, Einleiten des Quellengases für eine erste Zeitdauer, Einleiten des Ätzgases für eine zweite Zeitdauer und Einleiten des Reduktionsgases für eine dritte Zeitdauer, mindestens einmal wiederholt wird.
  2. Verfahren nach Anspruch 1, umfassend das Reduzieren des Drucks in der Reaktionskammer auf 1,33·10–6 Pa oder darunter, bevor das Quellengas eingeleitet wird.
  3. Verfahren nach Anspruch 1, außerdem umfassend das Erwärmen des Halbleitersubstrats auf eine Temperatur von 450°C bis 800°C, bevor das Quellengas eingeleitet wird.
  4. Verfahren nach Anspruch 1, wobei die Halbleiterschicht eine Siliciumschicht ist.
  5. Verfahren nach Anspruch 4, wobei das Quellengas ein Siliciumquellengas ist.
  6. Verfahren nach Anspruch 5, wobei das Quellengas ein Silan(SiH4)-Gas, ein Disilan (Si2H6)-Gas oder ein Dichlorsilan (SiH2Cl2)-Gas ist.
  7. Verfahren nach Anspruch 1, wobei die Halbleiterschicht eine Germaniumschicht ist.
  8. Verfahren nach Anspruch 7, wobei das Quellengas ein Germaniumquellengas ist.
  9. Verfahren nach Anspruch 8, wobei das Germaniumquellengas ein GeH4-Gas ist.
  10. Verfahren nach Anspruch 1, wobei die Halbleiterschicht eine Ge-Si-Schicht ist.
  11. Verfahren nach Anspruch 10, wobei das Quellengas ein Siliciumquellengas und ein Germaniumquellengas umfaßt.
  12. Verfahren nach Anspruch 1, wobei die erste Zeitdauer im Bereich von 8 bis 12 Sekunden liegt.
  13. Verfahren nach Anspruch 1, wobei das Ätzgas ein Chlor (Cl)-Gas ist.
  14. Verfahren nach Anspruch 1, wobei die zweite Zeitdauer im Bereich 6 bis 15 Sekunden liegt.
  15. Verfahren nach Anspruch 1, wobei das Reduktionsgas Wasserstoffgas ist.
  16. Verfahren nach Anspruch 1, wobei die dritte Zeitdauer im Bereich von 6 bis 15 Sekunden liegt.
  17. Verfahren nach Anspruch 1, außerdem umfassend das Einleiten eines Dotierungsgases in die Kammer während des Einleitens eines der Gase entweder das Quellengas, das Ätzgas und das Reduktionsgas in die Kammer.
  18. Verfahren nach Anspruch 17, wobei das Dotierungsgas Phosphin (PH3)-Gas, Diboran (B2H6)-Gas oder Arsin (AsH3)-Gas ist.
DE10136682A 2000-08-11 2001-07-27 Selektives Epitaxieverfahren für Halbleiterbauelemente Expired - Lifetime DE10136682B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR00-46680 2000-08-11
KR10-2000-0046680A KR100373853B1 (ko) 2000-08-11 2000-08-11 반도체소자의 선택적 에피택시얼 성장 방법

Publications (2)

Publication Number Publication Date
DE10136682A1 DE10136682A1 (de) 2002-02-28
DE10136682B4 true DE10136682B4 (de) 2007-02-08

Family

ID=19682888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10136682A Expired - Lifetime DE10136682B4 (de) 2000-08-11 2001-07-27 Selektives Epitaxieverfahren für Halbleiterbauelemente

Country Status (6)

Country Link
US (1) US6391749B1 (de)
JP (1) JP2002057115A (de)
KR (1) KR100373853B1 (de)
DE (1) DE10136682B4 (de)
GB (1) GB2368726B (de)
TW (1) TW487957B (de)

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723622B2 (en) * 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
US6987055B2 (en) 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100593736B1 (ko) 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
US7855126B2 (en) 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
JP4490760B2 (ja) * 2004-08-17 2010-06-30 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
KR100642646B1 (ko) * 2005-07-08 2006-11-10 삼성전자주식회사 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
US20070048956A1 (en) * 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
KR100630767B1 (ko) 2005-09-08 2006-10-04 삼성전자주식회사 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법
KR100707882B1 (ko) * 2005-12-14 2007-04-13 삼성전자주식회사 선택적 에피택시얼 성장 방법
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
CN101415865B (zh) * 2006-04-07 2015-10-07 应用材料公司 用于外延膜层形成的集束型设备
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7678631B2 (en) * 2006-06-06 2010-03-16 Intel Corporation Formation of strain-inducing films
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
JP5175285B2 (ja) * 2006-07-31 2013-04-03 アプライド マテリアルズ インコーポレイテッド エピタキシャル層形成中の形態制御方法
US9064960B2 (en) 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
WO2013161768A1 (ja) * 2012-04-23 2013-10-31 東京エレクトロン株式会社 成膜方法、成膜装置、及び、成膜システム
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
DE112016001675B4 (de) 2015-04-10 2024-03-28 Applied Materials, Inc. Verfahren zur Erhöhung der Wachstumsrate für ein selektives Expitaxialwachstum
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US20170018427A1 (en) * 2015-07-15 2017-01-19 Applied Materials, Inc. Method of selective epitaxy
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US9620356B1 (en) * 2015-10-29 2017-04-11 Applied Materials, Inc. Process of selective epitaxial growth for void free gap fill
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
JP7010179B2 (ja) * 2018-09-03 2022-01-26 株式会社Sumco 単結晶の製造方法及び装置及びシリコン単結晶インゴット
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
KR102098572B1 (ko) 2018-12-26 2020-04-08 한국세라믹기술원 에피택시 성장을 위한 기판 소재의 탐색 장치 및 방법 그리고 이를 구현하기 위한 프로그램을 기록한 기록매체
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
TW202248476A (zh) 2021-05-17 2022-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
WO1991003834A1 (en) * 1989-09-05 1991-03-21 Mcnc Method for selectively depositing material on substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683046A (en) * 1979-12-11 1981-07-07 Seiko Instr & Electronics Ltd Manufacture of integrated circuit
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
EP0809283A3 (de) * 1989-08-28 1998-02-25 Hitachi, Ltd. Verfahren zur Behandlung von Scheiben
JPH0715888B2 (ja) 1990-10-01 1995-02-22 日本電気株式会社 シリコンエピタキシャル膜の選択成長方法及びその装置
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US5221424A (en) * 1991-11-21 1993-06-22 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corosion-forming materials remaining from previous metal etch
US5425843A (en) * 1993-10-15 1995-06-20 Hewlett-Packard Corporation Process for semiconductor device etch damage reduction using hydrogen-containing plasma
US6204136B1 (en) * 1999-08-31 2001-03-20 Advanced Micro Devices, Inc. Post-spacer etch surface treatment for improved silicide formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
WO1991003834A1 (en) * 1989-09-05 1991-03-21 Mcnc Method for selectively depositing material on substrates

Also Published As

Publication number Publication date
KR100373853B1 (ko) 2003-02-26
DE10136682A1 (de) 2002-02-28
KR20020013197A (ko) 2002-02-20
US20020022347A1 (en) 2002-02-21
GB0116828D0 (en) 2001-08-29
GB2368726A (en) 2002-05-08
US6391749B1 (en) 2002-05-21
JP2002057115A (ja) 2002-02-22
TW487957B (en) 2002-05-21
GB2368726B (en) 2002-10-02

Similar Documents

Publication Publication Date Title
DE10136682B4 (de) Selektives Epitaxieverfahren für Halbleiterbauelemente
DE60223662T2 (de) Abscheidungsverfahren auf mischsubstraten mittels trisilan
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
DE3526825C2 (de)
DE10123858A1 (de) Verfahren zum Bilden von Silicium-haltigen Dünnschichten durch Atomschicht-Abscheidung mittels SI2CL6 und NH3
DE2437430A1 (de) Verfahren zur herstellung monokristalliner niedrigtemperatur-epitaxialbereiche durch umwandlung aus einer amorphen schicht
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
EP0825638B1 (de) Verfahren zur Herstellung feiner Strukturen
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2950827C2 (de) Verfahren zum epitaktischen Abscheiden von einkristallinem Material
DE3300716A1 (de) Verfahren zum bilden von monokristallinem silicium auf einer maskenschicht
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE1544287A1 (de) Verfahren zum Herstellen einer Schutzschicht aus einer Silizium-oder Germaniumstickstoff-Verbindung an der Oberflaeche eines Halbleiterkristalls
EP0520214B1 (de) Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors
EP0875931B1 (de) Verfahren zur Herstellung einer CMOS-Schaltungsanordnung
EP2130214B1 (de) Selektives wachstum von polykristallinem siliziumhaltigen halbleitermaterial auf siliziumhaltiger halbleiteroberfläche
DE69916699T2 (de) Verfahren zur epitaktischen Abscheidung von einer Siliziumschicht auf einem stark dotierten Siliziumsubstrat
EP1774056A1 (de) Verfahren zur abscheidung von silizium und germanium enthaltenden schichten
DE19845790B4 (de) Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right