TW202248476A - 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體 - Google Patents

沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體 Download PDF

Info

Publication number
TW202248476A
TW202248476A TW111117394A TW111117394A TW202248476A TW 202248476 A TW202248476 A TW 202248476A TW 111117394 A TW111117394 A TW 111117394A TW 111117394 A TW111117394 A TW 111117394A TW 202248476 A TW202248476 A TW 202248476A
Authority
TW
Taiwan
Prior art keywords
precursor
boron
silicon
substrate
germanium
Prior art date
Application number
TW111117394A
Other languages
English (en)
Inventor
瑞米 哈莎卡
琦 謝
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202248476A publication Critical patent/TW202248476A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

用於磊晶生長硼摻雜矽鍺層之方法和裝置。層可例如使用作為場效電晶體中的p型源極區及/或汲極區。

Description

沉積含硼之矽鍺層的方法
本揭露大致上關於合適用於形成電子裝置之方法和系統。更特定而言，本揭露關於可用於沉積材料的方法及系統，例如用於在基材之表面選擇性沉積諸如硼摻雜矽鍺的一材料。
半導體裝置（諸如，例如互補式金氧半導體(complementary metal-oxide-semiconductor, CMOS)裝置）之縮放(scaling)已引發積體電路之速度及密度的重大改善。然而，習知的裝置縮放技術對未來技術節點而言面對重大的挑戰。
一個特定挑戰係關於製造半導體裝置結構的無缺陷主動區。此類主動區的實例是場效電晶體（例如鰭式FET、環繞式閘極電晶體、及類似者）中的源極、汲極和通道區。此外，在許多應用中，選擇性沉積納入摻雜劑的半導體材料（例如Ⅳ族半導體材料）可係符合期望的。然而，此類技術可能未經充分發展。據此，用於沉積經摻雜半導體材料之改善方法及系統係所欲。
此外，因為許多先進電子裝置可承受的熱預算有限，對於以更低溫度磊晶沉積半導體材料存在特定需求。
本節提出之任何討論，包括問題及解決方案的討論，僅為了提供本揭露背景脈絡之目的而包括在本揭露中。此類討論不應視為承認任何或全部資訊在作成本發明時為已知或以其他方式構成先前技術。
本揭露之各種實施例係關於沉積方法（例如選擇性或非選擇性沉積方法），關於使用此類方法形成之結構及裝置，並關於用於進行方法及/或用於形成結構及/或裝置之設備。雖然在下文更詳細地討論本揭露之各種實施例應對先前方法及系統之缺點的方式，大致上，本揭露之各種實施例提供選擇性沉積經摻雜半導體層之改善方法。經摻雜半導體層可合適作為場效電晶體（諸如鰭式FET及環繞式閘極金氧半導體場效電晶體）中的源極、汲極、及/或通道區。
特定而言，本文中描述一種用於磊晶生長一硼摻雜矽鍺層(boron-doped silicon germanium layer)之方法。方法包含在一反應室中提供包含一單晶表面的一基材。方法包含使基材暴露至進入反應室中的一矽前驅物、一鍺前驅物、及一硼前驅物。矽前驅物包含鹵矽烷。在使基材暴露至矽前驅物、鍺前驅物、及硼前驅物時，將基材維持在至多450 °C的一溫度。因此，一硼摻雜矽鍺層被生長在單晶表面上。
在一些實施例中，基材維持在至少300 ⁰C到至多450 ⁰C之一溫度。
在一些實施例中，矽前驅物包含氯矽烷。
在一些實施例中，氯矽烷包含二氯矽烷。
在一些實施例中，反應室係維持在至少5托到至多160托的一壓力。
在一些實施例中，基材包含一第一表面及一第二表面。第一表面是一單晶表面，及第二表面是一介電表面。在此類實施例中，硼摻雜矽鍺層係選擇性及磊晶生長在第一表面上。
在一些實施例中，一寄生硼摻雜矽鍺生長在第二表面上，且方法進一步包含以下步驟：使基材暴露至一蝕刻氣體，藉此蝕刻生長在第二表面上的寄生硼摻雜矽鍺。
在一些實施例中，寄生硼摻雜矽鍺包含寄生硼摻雜矽鍺晶核及/或非晶矽鍺。
在一些實施例中，方法包含複數個沉積蝕刻循環。一沉積蝕刻循環包含以下步驟：將矽前驅物、鍺前驅物、及硼前驅物引入至反應室中；及，將一蝕刻氣體引入至反應室中。
在一些實施例中，蝕刻氣體包含一鹵素。
在一些實施例中，蝕刻氣體係選自由HCl、Cl 2、及HBr所組成之列表。
在一些實施例中，第二表面係選自由以下所組成的列表：氧化矽表面、氮化矽表面、氧碳化矽表面、氧氮化矽表面、氧化鉿表面、氧化鋯表面、及氧化鋁表面。
在一些實施例中，單晶表面包含一單晶矽表面。
在一些實施例中，單晶表面包含一單晶矽鍺表面。
在一些實施例中，鍺前驅物包含鍺烷。
在一些實施例中，硼前驅物包含硼烷。
在一些實施例中，矽前驅物包含鹵矽烷及矽烷。
在一些實施例中，硼摻雜矽鍺層具有至多0.2 mOhm.cm之一電阻率。
進一步描述一種系統，其包含一或多個反應室、一氣體注入系統、及一控制器，控制器經組態用於致使系統進行根據本揭露之一方法。
進一步描述一種場效電晶體，其包含一硼摻雜矽鍺層作為一源極區或一汲極區中之至少一者，其中硼摻雜矽鍺層係藉由根據本揭露之一方法所沉積。
所屬技術領域中具有通常知識者從下列參考附圖之某些實施例的詳細描述將明白此等及其他實施例。本發明並未受限於任何所揭示具體實施例。
下文所提供之方法、結構、裝置、及系統之例示性實施例的描述僅係例示性且僅係意欲用於闡釋之目的；下列描述並非意欲限制本揭露或申請專利範圍之範疇。此外，將具有所陳述特徵之多個實施例列舉不意欲排除具有額外特徵之其他實施例或納入所陳述特徵之不同組合的其他實施例。例如，各種實施例係提出作為例示性實施例，並可列舉於附屬項中。除非另有註明，例示性實施例或其等之組件（組分）可組合或可彼此分開應用。
如下文更詳細的提出，本揭露的各種實施例提供用於在基材表面上沉積硼摻雜矽鍺之方法。例示性方法可用於例如形成半導體裝置的源極區及/或汲極區，源極區及/或汲極區展現相對高遷移率、相對低電阻率、相對低接觸電阻，並維持所沉積層的結構和組成。例如，層可使用作為p通道MOSFET中的p型源極區及/或汲極區。可使用此等層的例示性MOSFET包括鰭式FET和環繞式閘極(Gate-All-Around, GAA) FET。此外，本文方法可用於在n通道MOSFET中形成低缺陷通道區。此外，本文層對於形成淺接面(shallow junction)尤其有用。在一些實施例中，本文方法涉及選擇性沉積硼摻雜矽鍺。
如本文中所使用，用語「環繞式閘極電晶體(gate all around transistor)」可指包括一包裹於半導體通道區周圍之傳導材料的裝置。如本文中所使用，用語「環繞式閘極電晶體(gate all around transistor)」亦可指多種裝置架構，諸如奈米片裝置、叉形片裝置(forksheet device)、垂直FET等。
在本揭露中，「氣體」可包括在常溫和常壓(normal temperature and pressure, NTP)為氣體、汽化固體、及/或汽化液體的材料，並可取決於上下文由單一氣體或氣體混合物構成。除了製程氣體之外的氣體（亦即，未通過氣體分配總成、多埠口注入系統、其他氣體分配裝置、或類似者所引入的氣體）可用於例如密封反應空間，並可包括一密封氣體，諸如一惰性氣體。在一些情況下，用語「前驅物(precursor)」可指參與產生另一化合物的化學反應之化合物，且特定而言係指構成一膜基質(film matrix)或膜的主要骨架之化合物；用語「反應物(reactant)」可與用語前驅物互換使用。
如本文中所使用，用語「基材(substrate)」可指用於形成或在其上形成裝置、電路、或膜的任何一或多個下伏材料。如下文更詳細的提出，一基材表面可包括二或更多個區域，其中二或更多個區域中之各者包含不同材料。
如本文中所使用，用語「磊晶層(epitaxial layer)」可指在下伏的實質上單晶基材或層上的一實質上單晶層，兩個實質上單晶層具有實質上一樣的晶體定向。
如本文中所使用，用語「化學氣相沉積(chemical vapor deposition)」可指任何製程，其中基材係暴露至一或多個揮發性前驅物，其等在基材表面上起反應及/或分解以產生所欲沉積。
如本文中所使用，用語「膜(film)」及/或「層(layer)」可指任何連續或非連續的結構和材料，諸如由本文中揭示的方法而沉積的材料。例如，膜及/或層可包括二維材料、三維材料、奈米粒子，或甚至是部分或完整的分子層、或部分或完整的原子層、或原子及/或分子團簇。一膜或層可包含具有針孔的材料或層，其可係至少部分連續。替代地，一膜或層可完全由隔離島狀物所組成。
進一步言，在本揭露中，變量的任兩個數字可構成變量的可工作範圍，且所指示的任何範圍可包括或排除端點。額外地，所指示的變數之任何數值（不管些數值是否冠以「約」來指示）可指精確值或近似值並包括等效值，且可指平均值、中間值、代表值、多數值或類似者。進一步言，在本揭露中，於一些實施例中，用語「包括(including)」、「由……構成(constituted by)」、及「具有(having)」係獨立地指「一般或廣泛地包含(typically or broadly comprising)」、「包含(comprising)」、「基本上由……所組成(consisting essentially of)」、或「由……所組成(consisting of)」。應理解，當組成、方法、裝置等被表述為包含某些特徵時，其意味著包括彼等特徵，且其不必然排除其他特徵的存在，只要彼等特徵不使申請專利範圍無法工作。雖然如此，措辭「包含」包括「由……所組成」的意義，亦即，所討論的組成、方法、裝置等僅包括所列出的特徵、組件（組分）、及/或步驟且不含有任何其他特徵、組件（組分）、步驟等的情況。
在本揭露中，於一些實施例中，任何已定義之意義不必然排除通常及慣用意義。
如本文中所使用，用語「載體氣體(carrier gas)」可指與一或多個前驅物一起提供至反應室的氣體。例如，一載體氣體可與本文中使用的前驅物中之一或多者一起提供至反應室。例示性載體氣體包括N 2和惰性氣體，諸如He、Ne、Kr、Ar、和Xe。
相對於載體氣體，沖洗氣體可分開地提供至反應室（亦即，並未與一或多個前驅物一起提供）。雖然如此，甚至在相同製程內，常見用作載體氣體的氣體亦可用作一沖洗氣體。例如，在循環沉積蝕刻製程中，在沉積脈衝期間可將用作載體氣體的N 2與一或多個前驅物一起提供，且用作沖洗氣體的N 2可用來將沉積和蝕刻脈衝分開。當然，N 2可被取代成另一合適惰性氣體，諸如一惰性氣體，諸如He、Ne、Kr、Ar、和Xe。因此，在具體前後文下，以氣體被提供至反應室的方式判定其係充當沖洗氣體或是載體氣體。因此，如本文中所使用，用語「沖洗(purge)」可指在彼此起反應之兩個氣體脈衝之間將一惰性或實質上惰性氣體提供至反應室的一程序。例如，可在一前驅物脈衝與一蝕刻劑脈衝之間提供沖洗（例如使用氮氣），因此避免或至少將前驅物與蝕刻劑之間的氣相交互作用最小化。應理解，沖洗可依時間性或空間性或在兩者上施行。例如，在時間性沖洗的情況下，一沖洗步驟可例如以提供第一前驅物至反應室、提供沖洗氣體至反應室、及提供蝕刻劑至反應室的時間序列來使用，其中沉積層於之上的基材不移動。例如，在空間性沖洗之情況下，一沖洗步驟可採取下列形式：通過一沖洗氣體幕，將基材從連續供應第一前驅物的第一位置移動到連續供應第二前驅物的第二位置。
注意，用語「蝕刻脈衝(etch pulse)」和「蝕刻循環(etch cycle)」可表示一蝕刻步驟，並可互換使用。類似地，用語「沉積脈衝(deposition pulse)」和「沉積循環(deposition cycle)」可表示一沉積步驟，並可互換使用。
如下文更詳細提出的，本文中所描述之例示性方法的各種步驟可在相同反應室中或在例如相同群集工具的不同反應室中進行。
因此，本文中描述的是一種用於磊晶生長硼摻雜矽鍺層之方法。方法包含：提供定位於反應室中之基材，使基材暴露至矽前驅物、鍺前驅物、及硼前驅物，及在提供前驅物至反應室時將基材維持在至多450 °C的溫度。矽前驅物包含鹵矽烷。在一些實施例中，矽前驅物由鹵矽烷所組成，或基本上由其所組成。替代地，在一些實施例中，矽前驅物可包含鹵矽烷與另一含矽化合物的混合物。在例示性實施例中，矽前驅物包含鹵矽烷及矽烷，例如二氯矽烷及矽烷。基材之溫度可例如藉由定位於基座中的熱電偶來量測，基材在反應室中定位於基座上。額外地或替代地，基材之溫度可例如藉由定位於反應室中之高溫計來量測。基材包含一單晶表面。換言之，基材包含一在基材表面處暴露的單晶材料。有利地，基材包含單晶矽表面。額外地或替代地，基材可包含單晶矽鍺表面。額外地或替代地，基材可包含硼摻雜矽鍺表面。因此，當基材暴露至前驅物時，硼摻雜矽鍺經磊晶生長於單晶表面上。
此類層可有利地用於磊晶生長具有極低電阻率之硼摻雜矽鍺層。因此，本文中亦描述一種用於磊晶生長硼摻雜矽鍺層之方法。方法包含：提供定位在反應室中的基材，使基材暴露至矽前驅物、鍺前驅物、及硼前驅物。當基材暴露至前驅物時，具有0.2 mOhm.cm以下的電阻率之硼摻雜矽鍺經磊晶生長於單晶表面上。
令人驚訝地發現，當連同鹵矽烷矽前驅物（諸如二氯矽烷）使用硼前驅物（諸如硼烷，例如B 2H 2）時，即使在低的溫度，仍可獲得快速生長速率和低電阻率。
在一些實施例中，不使用鎵前驅物，例如，在磊晶生長硼摻雜矽鍺層時，不提供鎵前驅物至反應室。避免使用鎵前驅物可係有利的，由於鎵前驅物可與鹵矽烷反應，藉此降低生長速率或甚至實質上抑制生長。
在一些實施例中，矽前驅物、鍺前驅物、及硼前驅物係同時引入至反應室中。
在一些實施例中，硼前驅物、矽前驅物、及鍺前驅物係連續提供至反應室。在一些實施例中，一或多個前驅物被連續提供至反應室，而其餘的前驅物以脈衝提供至反應室。
如前所述，矽前驅物包含鹵矽烷。合適的鹵矽烷包括氯矽烷，諸如四氯矽烷、三氯矽烷、二氯矽烷、及單氯矽烷。在一些實施例中，氯矽烷包含二氯矽烷。額外地或替代地，鹵矽烷可包含硼矽烷，諸如四硼矽烷、三硼矽烷、二硼矽烷、或單硼矽烷。額外地或替代地，鹵矽烷可包含碘矽烷，諸如四碘矽烷、三碘矽烷、二碘矽烷、或單碘矽烷。
在一些實施例中，矽前驅物包含鹵矽烷及矽烷。換言之，且在一些實施例中，矽前驅物包含鹵矽烷及矽氫化物。合適的矽烷包括單矽烷、二矽烷、及三矽烷。
在一些實施例中，鍺前驅物包含鍺烷。合適的鍺烷包括GeH 4及Ge 2H 6。
在一些實施例中，硼前驅物包含硼烷。合適的硼烷包括B1至B10硼烷，亦即每分子含有1至10個硼原子的硼烷，諸如B 2H 6。
在一些實施例中，在將基材暴露至前驅物時，基材維持在至少300 ⁰C到至多450 ⁰C之溫度。在一些實施例中，基材維持在至少200 °C到至多400 °C的溫度。例如，反應室可維持在至少200 °C到至多430 °C的溫度，或反應室可維持在至少200 °C到至多410 °C的溫度，或反應室可維持在至少220 °C到至多390 °C的溫度，或在至少240 °C到至多380 °C的溫度，或至少260 °C到至多360 °C的溫度，或至少280 °C到至多350 °C的溫度，或至少300 °C到至多340 °C的溫度，或至少320 °C到至多330 °C的溫度，或至少300 °C到至多380 °C的溫度，或至少320 °C到至多360 °C的溫度。此等溫度可合適地藉由定位在基座中的熱電偶量測，基材在反應室中定位於基座上。額外地或替代地，可藉由在反應室中懸掛且在基材上方之高溫計來量測基材溫度。
換言之，且在一些實施例中，在磊晶沉積硼摻雜矽鍺期間，基材維持在前述溫度。任何蝕刻步驟（若存在）期間亦可維持此等溫度。
應理解，由懸掛在反應室中並在基材上方的一高溫計所量測的基材溫度可不同於由其他構件所量測的基材溫度，諸如藉由支撐件（例如基座）中的熱電偶所量測的基材溫度，支撐件在如本文中所描述的方法期間在反應室中支撐基材。例如，藉由此一熱電偶所量測的基材溫度可係低於藉由懸掛在反應室中且在基材上方的高溫計所量測的基材溫度，例如從至少20 °C到至多100 °C、或從至少30 °C到至多90 °C、或從至少40 °C到至多70 °C。例如，由懸掛在反應室中且在基材上方的高溫計所量測的375 °C之溫度可對應到如由定位在支撐件（例如基座）中的熱電偶所量測的320 °C的溫度，支撐件在反應室中支撐基材。
在一些實施例中，反應室係維持在至少10托到至多160托的一壓力。在一些實施例中，反應室係維持在至少5托到至多740托的一壓力。在一些實施例中，反應室係維持在至少5托到至多160托的一壓力。在一些實施例中，反應室係維持在至少40托到至多160托的一壓力。在一些實施例中，反應室維持在至少10托到至多200托的壓力、或在至少10托到至多80托的壓力、或在至少20托到至多80托的壓力、或在至少80托到至多180托的壓力、或在至少60托到至多100托的壓力、或在至少40托到至多80托的壓力、或在至少80托到至多115托的壓力、或在至少115托到至多150托的壓力。換言之，在一些實施例中，在磊晶沉積硼摻雜矽鍺期間，反應室維持在前述壓力中之任一者。
任何蝕刻步驟（若存在）期間亦可維持前述壓力。因此，在包含沉積循環（亦即，硼摻雜矽鍺的沉積循環）和蝕刻循環的序列之選擇性製程期間，蝕刻循環期間的壓力可相同於在沉積循環期間使用的壓力。雖然如此，且在一些實施例中，蝕刻循環期間的壓力可不同於沉積循環期間使用的壓力。在一些實施例中，蝕刻循環期間的壓力與沉積循環期間的壓力相等在50%的誤差範圍內、或在40%的誤差範圍內、或在30%的誤差範圍內、或在20%的誤差範圍內、或在10%的誤差範圍內、或在5%的誤差範圍內。
本文方法可允許在預定選擇性窗口內固有選擇性生長硼摻雜矽鍺層。換言之，本文方法可用於在基材的一個部分（例如，單晶矽表面）上選擇性生長硼摻雜矽鍺，然而在彼基材的另一部分（例如，氧化矽表面）上沒有或沒有實質量的生長發生。如本文中所使用，用語「選擇性窗口(selectivity window)」可指一生長層的厚度範圍，層僅可或實質上僅可在基材的一部分上而不在基材的一或多個其他部分上於厚度範圍中生長。例示性的選擇性窗口係20 nm、10 nm、8 nm、6 nm、5 nm、4 nm、3 nm、2 nm和1 nm。因此，在一些實施例中，基材包含一第一表面和一第二表面。第一表面是一單晶表面，及第二表面是一介電表面。第一表面較佳地具有氫封端(hydrogen termination)。第一表面可包含經摻雜層（例如，硼摻雜矽層）之表面。替代地，第一表面可包含未摻雜層的表面。在此等方法中，硼摻雜矽鍺層係選擇性及磊晶生長在第一表面上。
換言之，且在一些實施例中，硼摻雜矽鍺可選擇性生長於基材中所包含之第一表面上，而不在或較少程度地在彼基材中包含的第二表面上生長。合適地，第一表面可包含單晶表面，且第二表面可包含介電表面，介電表面可例如係非晶或多晶。不必然需要施加額外的方法步驟，尤其當如本文中所描述的方法被用於生長相對薄的硼摻雜矽鍺層時。在此一情況下，可使用第二表面上的動力學機制（諸如成核延遲(nucleation delay)）來將硼摻雜矽鍺選擇性生長於第一表面上。
在一些實施例中，第一表面可包含半導體表面，諸如矽表面、鍺表面、或矽鍺表面。在一些實施例中，單晶表面包含一單晶矽表面。在一些實施例中，單晶表面包含一單晶矽鍺表面。
在一些實施例中，第二表面可選自由以下所組成的列表：氧化矽表面、氮化矽表面、氧碳化矽表面、氧氮化矽表面、金屬氧化物表面、金屬氮化物表面、氧化鉿表面、氧化鋯表面、及氧化鋁表面。在一些實施例中，在第二表面上暴露的材料可包括例如介電材料，諸如氧化物、氮化物、氧氮化物、氧碳化物、氧碳氮化物(oxycarbide nitride)、及/或類似者，諸如氮化矽、氧化矽(SiO 2)、碳化矽、及其等之混合物，諸如SiOC、SiOCN、SiON。在一些實施例中，第二區域具有一氧化矽表面。換言之，在一些實施例中，第二材料由氧化矽(SiO 2)所組成。
在一些實施例中，第二表面包含介電表面。在一些實施例中，第二表面可含有矽及選自碳、氮、和氧的一或多個物種。在一些實施例中，第二表面包含選自Hf、Zr、La、Al、及其等之混合物的元素之氧化物、氮化物、或碳化物的一表面。在一些實施例中，第二表面包含金屬氧化物。在一些實施例中，第二表面包含金屬氮化物。在一些實施例中，第二表面包含金屬碳化物。在一些實施例中，第二表面包含金屬氮化物、金屬氧化物、及/或金屬碳化物鍵。在一些實施例中，第二表面係選自由以下所組成的列表：氧化矽表面、氮化矽表面、氧碳化矽表面、氧氮化矽表面、氧化鉿表面、氧化鋯表面、及氧化鋁表面。
在實現選擇性生長的一些實施例中，在將矽、鍺、和硼前驅物提供至反應室時，提供蝕刻劑提供至反應室。此一方式可增強選擇性。合適的蝕刻氣體包括含鹵素化合物。例示性鹵素包括氟、氯、溴、和碘。在一些實施例中，蝕刻氣體包含氯。例示性含氯蝕刻氣體包括HCl和Cl 2。例示性含溴蝕刻氣體包括HBr。例示性含碘蝕刻氣體包括HI。
在一些實施例中，可藉由將基材依序暴露至前驅物及蝕刻劑，來將相對厚的硼摻雜矽鍺層選擇性生長於基材中包含的第一表面上，而不在彼基材中所包含的第二表面上。當使基材暴露至前驅物導致在第二表面上生長寄生硼摻雜矽鍺時，此可尤其有用。寄生硼摻雜矽鍺可例如包含寄生硼摻雜矽鍺晶核及/或非晶矽鍺。使基材暴露至蝕刻氣體可有利地被用以從第二表面移除寄生硼摻雜矽鍺。從第二表面移除寄生硼摻雜矽鍺之實現可藉由例如將蝕刻氣體引入至反應室中，或藉由將基材移動至另一反應室並使基材暴露至在彼反應室中之蝕刻氣體。將蝕刻氣體引入至反應室中會在第二區域中完整地或實質上完整地蝕刻寄生硼摻雜矽鍺（諸如非晶硼摻雜矽鍺及/或硼摻雜矽鍺晶核），且在第一區域中僅蝕刻部分的磊晶硼摻雜矽鍺層。
在一些實施例中，沉積硼摻雜矽鍺層的步驟和蝕刻步驟由一沖洗步驟分開。在一些實施例中，沖洗步驟包含使基材暴露至沖洗氣體。合適的沖洗氣體包括氮及惰性氣體。合適的惰性氣體可包括He、Ne、Ar、Kr和Xe。在一些實施例中，沖洗氣體由N 2所組成。在一些實施例中，沖洗持續從至少5.0 s到至多80.0 s、或從至少10.0 s到至多40.0 s、或從至少15.0到至多30.0 s、或達約20.0 s。在一些實施例中，在沖洗期間沖洗氣體提供至反應室的流動速率係至少2000到至多60000 sccm、或至少5000到至多20000 sccm、或至少8000到至多12000 sccm。
合適的蝕刻氣體包括含鹵素氣體，諸如HCl、Cl 2、和HBr。換言之，合適的蝕刻氣體包括含鹵素化合物。例示性鹵素包括氟、氯、溴、和碘。在一些實施例中，蝕刻氣體包含氯。例示性含氯蝕刻氣體包括HCl和Cl 2。例示性含溴蝕刻氣體包括HBr。
如本文中所描述之方法可包含一個且僅一個於第一表面上沉積硼摻雜矽鍺且從第二表面蝕刻寄生硼摻雜矽鍺之序列。替代地，如本文中所描述之方法可包含複數個此類沉積蝕刻循環。一沉積蝕刻循環包含將矽前驅物、鍺前驅物、及硼前驅物引入至反應室中之步驟，以及將蝕刻氣體引入至反應室中的步驟。可合適選擇沉積蝕刻循環之數目以到達在第一表面上具有預定厚度之硼摻雜磊晶矽鍺層。例如，如本文中所描述的方法可包含從至少1到至多1000個沉積蝕刻循環、從至少2到至多100個沉積蝕刻循環、從至少2到至多50個沉積蝕刻循環、從至少2到至多30個沉積蝕刻循環、從至少2到至多20個沉積蝕刻循環、或從至少5到至多15個沉積蝕刻循環、或從至少8到至多12個沉積蝕刻循環。
在蝕刻步驟期間維持的溫度及/或壓力可相同或類似於上文結合沉積步驟所描述的溫度及/或壓力。換言之，且在一些實施例中，沉積循環和蝕刻循環全程中（亦即，在硼摻雜矽鍺沉積步驟和蝕刻步驟全程中）溫度和壓力中之至少一者保持恆定。
在一些實施例中，蝕刻循環和沉積循環可在不同壓力執行。換言之，在一些實施例中，沉積硼摻雜矽鍺層的步驟和蝕刻步驟可在不同壓力。較佳地，相對於發生的最低壓力，前述壓力之差異不多於10%、或不多於20%、或不多於50%、或不多於100%、或不多於200%、或不多於500%、或不多於1000%。以此方式保持壓力差異受限制可藉由限制循環之間的泵排所需要的時間量而加快處理時間。
在有利的實施例中，例如當Cl 2用作蝕刻氣體時，在蝕刻循環期間的壓力係少於90托，例如從至少5托到至多90托、或從至少0.5托到至多1.0托、或從至少1.0托到至多2.0托、或從至少2.0托到至多5.0托、或從至少5.0托到至多10.0托、或從至少10.0托到至多20.0托、或從至少20.0托到至多40.0托、或從至少40.0托到至多60.0托、或從至少60.0托到至多90.0托。如此可增強本文方法的一些實施例的安全性。在一些實施例中，一沉積循環期間的壓力係相同於一蝕刻循環的壓力。替代地，沉積循環期間的壓力可不同於蝕刻循環期間使用的壓力。
在本發明不受限於任何特定理論或具體操作模式的情況下，應理解，選擇性可通過下列機制中的任一者或其組合來獲得：1)非晶硼摻雜矽鍺在第二表面上之生長速率慢於在第一表面上的磊晶硼摻雜矽鍺；2)在第二表面上的非晶硼摻雜矽鍺生長相對於第一表面中的磊晶硼摻雜矽鍺展現出延遲生長，亦即成核延遲；及3)在第二表面上的非晶硼摻雜矽鍺的蝕刻速率快於第一表面上的磊晶硼摻雜矽鍺。因此，磊晶硼摻雜矽鍺層可生長於第一表面上，而第二表面上無矽鍺層形成。換言之，第一表面上生長磊晶硼摻雜矽鍺膜，而在沉積之後，第二表面上沒有或無實質量的非晶硼摻雜矽鍺餘留。
在一些實施例中，蝕刻劑包含元素鹵素。在一些實施例中，蝕刻劑包含HCl。在一些實施例中，蝕刻劑包含氯。換言之，在一些實施例中，Cl 2用作蝕刻劑。在一些實施例中，在蝕刻循環期間將Cl 2提供至反應室的流動速率係從至少5.0 sccm到至多400.0 sccm、或從至少5.0 sccm到至多200.0 sccm、或從至少5.0 sccm到至多100.0 sccm、或從至少10.0 sccm到至多50.0 sccm、或從至少15.0 sccm到至多40.0 sccm、或從至少20.0 sccm到至多30.0 sccm。
在一些實施例中，蝕刻步驟可持續從至少1.0 s到至多400.0 s、或從至少2.0 s到至多200.0 s、或從至少4.0 s到至多100.0 s、或從至少8.0 s到至多50.0 s、或從至少10.0 s到至多40.0 s、或從至少20.0 s到至多30.0 s。
在有利實施例中，蝕刻步驟持續少於130s、或少於110s、或少於90s、或少於70s、或少於50s、或少於30s、或少於20s、或少於10s、或少於5s。此類短蝕刻時間可有利地改善表面粗糙度。
在一例示性蝕刻步驟中，氯(Cl 2)可用作蝕刻劑，並可用至少5 sccm到至多20 sccm、或至少7 sccm到至多15 sccm、或約10 sccm的流動速率提供至反應室。在蝕刻脈衝期間的壓力可從至少20托到至多80托、或至少30托到至多60托，例如約略40托。在40托的10 sccm的Cl 2流動可帶來約略8 nm/min的蝕刻速率。
在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.2 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.19 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.18 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.17 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.16 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.15 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.14 mOhm.cm之電阻率。在一些實施例中，如本文中所描述之硼摻雜矽鍺層具有至多0.13 mOhm.cm之電阻率。
在一些實施例中，方法進一步包含將載體氣體引入至反應室中。當例如使用難以揮發的前驅物時，此可係尤其有用，在此情況下，載體氣體可幫助將前驅物攜帶至反應室。例如，可由載體氣體輔助來將諸如二硼烷的硼前驅物提供至反應室。例如，可由載體氣體輔助來將諸如鹵矽烷的矽前驅物提供至反應室。例如，可由載體氣體輔助來將諸如鍺烷的鍺前驅物提供至反應室。例如，可由載體氣體輔助來將諸如HCl、Cl 2、或HBr的蝕刻氣體提供至反應室。在一些實施例中，載體氣體基本上由一或多個惰性氣體所組成。在一些實施例中，載體氣體係選自由惰性氣體和氮氣所組成的列表。在一些實施例中，載體氣體係選自由H 2、N 2、He、Ne、Kr、Ar、及Xe所組成的列表。在一些實施例中，載體氣體基本上由N 2所組成。在一些實施例中，載體氣體由N 2所組成。在一些實施例中，載體氣體包含H 2。在一些實施例中，惰性氣體包含氦。在一些實施例中，惰性氣體包含氪。在一些實施例中，惰性氣體包含氖。在一些實施例中，惰性氣體包含氬。在一些實施例中，惰性氣體包含氙。在一些實施例中，N 2被用作載體氣體。在一些實施例中，載體氣體提供至反應室的流動速率係從至少1.0 slm到至多100 slm、或從至少2.0 slm到至多30 slm、或從至少2.0 lm到至多50 slm、或從至少5.0 slm到至多20.0 slm、或從至少8.0 slm到至多12.0 slm。
在一些實施例中，載體氣體提供至反應室的流動速率係至少2.0 slm到至多30 slm、或至少5 slm到至多20 slm（每分鐘標準升）。
在一些實施例中，矽前驅物提供至反應室的流動速率係至少5到至多600 sccm。在一些實施例中，矽前驅物提供至反應室的流動速率係至少300到至多450 sccm（每分鐘標準立方公分）。
在一些實施例中，鍺前驅物提供至反應室的流動速率係至少50到至多2000 sccm。在一些實施例中，鍺前驅物提供至反應室係在至少100到至多1000sccm的流動速率、或在至少200到至多500 sccm的流動速率。在一些實施例中，鍺前驅物提供至反應室的流動速率係至少350到至多2000 sccm。
在一些實施例中，以至少1 sccm到至多50 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少0.5 sccm到至多120 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少0.5 sccm到至多60 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少1.0 sccm到至多60 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少1.0 sccm到至多40 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少5 sccm到至多20 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少5 sccm到至多30 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少5 sccm到至多45 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少10 sccm到至多50 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少1 sccm到至多100 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少5 sccm到至多25 sccm的流動速率將硼前驅物提供至反應室。在一些實施例中，以至少15 sccm到至多25 sccm的流動速率將硼前驅物提供至反應室。
應理解，本文方法可在任何合適的預清潔之後實行。一可行預清潔是導致H封端矽表面的氣相預清潔，例如電漿清潔。另一可行預清潔使用濕式化學法(wet chemistry)。例如，可使用下列序列：在由NH 4OH、H 2O 2、及H 2O所組成的混合物中表面氧化；跟隨一淋洗；跟隨HF浸漬；跟隨一淋洗。合適HF浸漬包含，例如，浸漬在由水（例如，蒸餾水或去離子水）中至少0.1 vol. %到至多1.5 vol. %的HF所組成的混合物中。額外地或替代地，可使用一氣相預清潔。
本文中進一步描述一種系統，其包含一或多個反應室、一氣體注入系統、及一控制器，控制器經組態用於致使系統進行如本文中所描述的一方法。
本文中進一步描述一種場效電晶體，其包含一硼摻雜矽鍺層作為源極區、汲極區、或兩者。硼摻雜矽鍺層係藉由如本文中所描述之方法沉積。例示性場效電晶體包括鰭式FET、環繞式閘極電晶體、及包含多個電晶體裝置之堆疊。
本文中進一步描述一種用於磊晶生長硼摻雜矽鍺雙層之方法。雙層包含低摻雜層及高摻雜層。方法包含在反應室中提供基材或提供基材至反應室。基材包含單晶表面，諸如單晶矽表面或單晶矽鍺表面。方法進一步包含在基材上磊晶形成低摻雜層。方法進一步包含在低摻雜層上磊晶形成高摻雜層。磊晶形成低摻雜層包含使基材暴露至第一矽前驅物、第一鍺前驅物、及第一硼前驅物。磊晶形成高摻雜層包含使基材暴露至第二矽前驅物、第二鍺前驅物、及第二硼前驅物。在形成低摻雜層時及在形成高摻雜層時，將基材維持在至多450 °C的溫度。第一矽前驅物及第二矽前驅物中之至少一者包含鹵矽烷。
在一些實施例中，第一矽前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，第一鍺前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，第一硼前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，第二矽前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，第二鍺前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，第二硼前驅物包含如本文中所描述之一或多個矽前驅物。
在一些實施例中，低摻雜層使用如本文中所描述之方法形成。
在一些實施例中，高摻雜層使用如本文中所描述之方法形成。
在一些實施例中，第一矽前驅物實質上由矽烷及鹵矽烷所組成。
在一些實施例中，第一矽前驅物實質上由SiH 4及SiH 2Cl 2所組成。
在一些實施例中，第二矽前驅物實質上由SiH 2Cl 2所組成。
在一些實施例中，第一鍺前驅物及第二鍺前驅物包含GeH 4。
在一些實施例中，第一硼前驅物及第二硼前驅物包含B 2H 6。
在一些實施例中，形成低摻雜層包含執行複數個沉積蝕刻循環。一沉積蝕刻循環包含將第一矽前驅物、第一鍺前驅物、及第一硼前驅物引入至反應室中之步驟。一沉積蝕刻循環進一步包含將第一蝕刻氣體引入至反應室中之步驟。換言之，沉積蝕刻循環可包含沉積步驟及蝕刻步驟。合適的沉積蝕刻循環在本文中其他地方更詳細地描述。
在一些實施例中，形成高摻雜層包含執行複數個沉積蝕刻循環。一沉積蝕刻循環包含將第一矽前驅物、第一鍺前驅物、及第一硼前驅物引入至反應室中之步驟。一沉積蝕刻循環進一步包含將第一蝕刻氣體引入至反應室中之步驟。換言之，沉積蝕刻循環可包含沉積步驟及蝕刻步驟。合適的沉積蝕刻循環在本文中其他地方更詳細地描述。
在一些實施例中，低摻雜層具有的厚度係至少5 nm到至多100 nm、或至少5 nm到至多10 nm、或至少10 nm到至多20 nm、或至少20 nm到至多50 nm、或至少50 nm到至多100 nm。
在一些實施例中，高摻雜層具有的厚度係至少5 nm到至多100 nm、或至少5nm到至多10 nm、或至少10 nm到至多20 nm、或至少20 nm到至多50 nm、或至少50 nm到至多100 nm。
在一些實施例中，低摻雜層具有之電阻率係至少0.15 mOhm.cm到至多0.30 mOhm.cm。
在一些實施例中，高摻雜層具有之電阻率係至多0.14 mOhm.cm之電阻率，諸如至少0.10 mOhm.cm到至多0.14 mOhm.cm之電阻率。
在第一實例中，參照圖1。圖1繪示依據本揭露的例示性實施例之（例如選擇性）沉積方法(100)。方法(100)包括以下步驟：在反應室內提供基材（步驟102）；選擇性或非選擇性沉積一硼摻雜矽鍺層（步驟104）；可選的蝕刻步驟（步驟108）；可選地重複沉積步驟(104)和蝕刻步驟(108)（迴圈110）；及結束（步驟112）。
參照圖1和圖2，在步驟(102)期間提供的基材(200)可包括包含第一材料（例如（單）晶體塊材材料(202)）的第一區域(206)、及包含第二材料（例如非單晶材料(204)）的第二區域(208)。第一材料可包括單晶表面(210)；第二區域(208)可包括非單晶表面(212)，諸如多晶表面或非晶表面。單晶表面(210)可為一單晶矽表面。額外地或替代地，單晶表面(210)可包含一單晶矽鍺表面。額外地或替代地，單晶表面(210)可包含一硼摻雜矽鍺表面。額外地或替代地，單晶表面(210)可包含一硼摻雜矽鍺表面。
非單晶表面(212)可包括例如介電材料，諸如氧化物、氧氮化物、氮化物、氧碳化物、或氧碳氮化物，包括例如氧化矽、氮化矽、氧氮化矽、碳化矽、及其等之混合物，諸如SiOC、SiOCN、及SiON。
作為非限制性實例，在提供基材的步驟(102)期間使用的反應室可包含具體配置用於化學氣相沉積的沉積系統之反應室。雖然如此，亦可利用其他反應室和替代性化學氣相沉積系統以進行本揭露的實施例。反應室可係一獨立反應室，或其可係一群集工具的部分。基材提供步驟(102)可包括在反應室內將基材加熱至所欲沉積溫度。在本揭露的一些實施例中，基材提供步驟(102)包括將基材加熱到少於大約450 °C的溫度，或甚至加熱到少於大約400 °C的溫度。可在沉積硼摻雜矽鍺層(104)的步驟及可選的蝕刻步驟(108)全程維持沉積溫度。
圖3繪示依據本揭露的尚有額外例示性實施例之系統(300)。系統(300)可用以進行如本文中所描述的方法及/或形成如本文中所描述的結構或裝置部份。
在所繪示實例中，系統(300)包括可選的基材搬運系統(302)、一或多個反應室(304)、氣體注入系統(306)、及可選地設置在（多個）反應室(304)與基材搬運系統(302)之間的壁(308)。系統(300)亦可包括第一氣體源(310)、第二氣體源(312)、第三氣體源(314)、第四氣體源(316)、排氣件(326)、及控制器(328)。第一到第四氣體源中之至少一者包括一矽前驅物源。矽前驅物可係二矽烷。第一到第四氣體源中之至少一者包括一載體氣體源，例如N 2源。第一到第四氣體源中之至少一者包括一鍺前驅物源。鍺前驅物可係鍺烷。第一到第四氣體源中之至少一者包括一硼前驅物源。硼前驅物可係二硼烷。
雖然繪示有四個氣體源(310-316)，系統(300)可包括任何合適數目的氣體源。氣體源(310-316)可各自包括例如前驅物氣體，例如本文中所述的矽、鍺、及硼前驅物，包括此類前驅物的混合物及/或一或多個前驅物與載體氣體的混合物。額外地，氣體源(310-316)中之一者或另一氣體源可包括一蝕刻劑，諸如元素鹵素，例如氯。氣體源(310)至(316)可經由管線(318、320、322、324)耦接至反應室(304)，管線可各自包括流動控制器、閥、加熱器、及類似者。
系統(300)可包括任何合適數目的反應室(304)和基材搬運系統(302)。進一步言，一或多個反應室(304)可係或可包括交叉流動冷壁磊晶反應室。
真空源(326)可包括一或多個真空泵。
控制器(328)可經組態以進行如本文中所描述的各種功能及/或步驟。特定而言，控制器(328)可經組態用於致使系統(300)進行如本文中所描述的用於磊晶生長硼摻雜矽鍺層之方法。
控制器(328)可包括一或多個微處理器、記憶體元件、及/或切換元件，以進行各種功能。雖然繪示為單一單元，控制器(328)可替代地包含多個裝置。舉實例而言，控制器(328)可用以控制氣體流動（例如藉由監測來自氣體源(310-316)及/或控制閥、馬達、加熱器、及類似者的前驅物及/或其他氣體的流動速率）。進一步言，當系統(300)包括兩個或更多個反應室時，兩個或更多個反應室可耦接到相同/共用的控制器。
在反應器系統(300)的操作期間，諸如半導體晶圓（未繪示）的基材被從例如基材搬運系統(302)轉移至反應室(304)。一旦（多個）基材轉移到反應室(304)，來自氣體源(310-316)的一或多個氣體（諸如前驅物、摻雜劑、載體氣體、及/或沖洗氣體）經由氣體注入系統(306)引入至反應室(304)中。氣體注入系統(306)可在基材處理期間用於計量和控制一或多個氣體（例如來自一或多個氣體源(310-316)）的氣體流動，並提供此類（多個）氣體到反應室(304)內多個位點的所欲流動。
在例示性實施例中，硼摻雜矽鍺層是在至少300 °C到至多450 °C的溫度沉積，例如在360 °C的溫度，如由定位在充當基材支撐件的基座中的熱電偶所量測。使用二氯矽烷作為矽前驅物，使用鍺烷作為鍺前驅物，且二硼烷用作為硼前驅物。在400 °C或更少的溫度，當將單晶矽上的生長（較快）與在諸如氮化矽或氧化矽的介電質上的生長（較慢）相比較，製程可具有例如5至10 nm的成核延遲。可使用此類成核延遲來選擇性地在單晶矽上相對於介電質生長薄的硼摻雜矽鍺層。替代地，其可被用以使用沉積蝕刻製程生長較厚層，製程可係或可不是循環的，取決於沉積層的所欲厚度。
在一些實施例中，當使用沉積蝕刻製程時，可有利地使用含鹵素蝕刻劑，諸如含氯蝕刻劑，諸如Cl 2。注意，如本文中所使用的用語蝕刻劑和蝕刻氣體可互換使用。一循環沉積製程可合適地描述交替的生長脈衝和蝕刻脈衝。在生長脈衝期間，提供包含二氯矽烷、鍺烷、和二硼烷的一氣體混合物至反應室。在蝕刻脈衝期間，提供包含蝕刻劑的氣體混合物至反應室。在一些實施例中，生長脈衝和蝕刻脈衝由沖洗來分開。在沖洗期間，可提供實質上惰性氣體或惰性氣體的混合物至反應室，藉此從反應室移除反應性物種，諸如前驅物和蝕刻劑。
圖4區塊a)顯示藉由如本文中所描述之方法在溝槽中所沉積層的穿透式電子顯微鏡影像。溝槽具有一底部(100)Si表面及(110)Si側壁。硼摻雜矽鍺層形成於底部(100)Si表面及(110)Si側壁上。在底部上相對平滑，而在側壁上觀測到一些粗糙度。在兩個表面定向上皆觀測到磊晶生長：硼摻雜矽鍺層在底部(100)Si表面及(110)Si側壁兩者上均係結晶的。層之沉積使用二氯矽烷作為矽前驅物、鍺烷作為鍺前驅物、及二硼烷作為硼前驅物，基材溫度係360 °C（如在充當反應室中之基材支撐件的基座中的熱電偶所量測），且壓力係60托。以375 sccm的流動速率提供二氯矽烷至反應室，以350 sccm的流動速率提供鍺烷至反應室，且以10 sccm的流動速率提供二硼烷至反應室。上述製程導致一層，層在Si(110)側壁上具有23 nm的厚度，且在Si(001)底部上具有20 nm的厚度，指示在此等兩個晶體定向上有實質上類似的生長速率。
圖4區塊b)顯示硼摻雜矽鍺層進行的X射線繞射(XRD)量測，層藉由如本文中所描述的方法沉積，且特定而言藉由亦用於沉積圖4區塊a)中所示樣品之方法。XRD量測指示具有清楚界定之厚度邊緣(thickness fringe)的清晰SiGeB峰；指示在Si(110)及Si(100)表面兩者上之高品質結晶層。Si(110)結晶度判定係使用XRD光譜中之Si(044)峰來完成。在Si(100)表面上生長，此層具有41原子百分比之顯而易見Ge含量及0.13±0.005 mOhm.cm之電阻率，如藉由薄片電阻量測及用於厚度量測的X射線反射率所量測。因此，如本文中所描述的方法令人驚訝地允許生長具有極低電阻率的硼摻雜矽鍺層。
應理解，每當提供前驅物、反應物、載體氣體、沖洗氣體、及類似者之流動速率時，其等係提供給配置用於處理300 mm晶圓之反應器。熟習此項技術者理解此類流動速率可輕易地針對其他基材修改。
如上所討論，發明人認識到，隨著CMOS和其他技術的推展，其對提供可利用較低磊晶(EPI)溫度的製程而言可變得越來越有用。此較低溫度可在上文所提供的範圍中之任一者中，且最大溫度少於450 °C、少於420 °C、及甚至更佳地少於400 °C。例如，使用至多400 °C的最大EPI溫度可係符合期望的，以實現各種新式整合方案，例如，堆疊裝置、埋入式電源軌、高k/金屬閘極、源極/汲極(S/D)接觸層、及類似者。
發明人進一步觀測到在Si(110)晶面上磊晶生長單晶材料極具挑戰性，甚至在可導致Si(100)晶面上磊晶生長之條件下仍如此，且製程條件的謹慎最佳化可用以達成平滑及結晶SiGe層。在此說明書的前文中，描述用於在單晶表面上磊晶生長硼摻雜矽鍺層的用較低溫度的沉積方法，其利用諸如鹵矽烷之前驅物，更具體而言是氯矽烷，且甚至更具體而言是二氯矽烷（或「DCS」）作為矽源或前驅物，且此方法對於在(110)Si晶面及(100)Si晶面兩者上磊晶生長矽鍺係有用的。
進一步言，如上文註明，發明人相信在Si前驅物包括額外材料對於改善在Si(110)側壁上的生長係有用的。想出此解決方案後，如下文所討論，發明人測試以中等流動速率將矽烷（例如，SiH4）添加至矽前驅物（例如，DCS）或作為第二Si前驅物之可欲性。測試顯示在生長速率及維持單晶表面（例如，Si(110)側壁）上硼摻雜矽鍺(SiGe:B)層之結晶度的能力有增加。
基於此測試的結果，將描述方法100的特定實施方案，實施方案對於使用DCS、矽烷（例如SiH 4）及鍺前驅物（例如，GeH 4或上文列出的Ge前驅物中之另一者）作為前驅物經由磊晶生長獲得選擇性SiGe:B層有用，其用於溫度450 °C以下的製程，且在一些有用的實施方案中，400 °C以下。方法(100)之此實施方案包括循環沉積及蝕刻步驟(104)及(108)，以達到所欲厚度同時維持選擇性。方法(100)亦可包括典型地在本文中所描述之範圍內之製程參數的精細調諧（如下文討論），以在蝕刻之後無任何降解的情況下實現SiGe:B磊晶生長。此等參數包括前驅物氣體流動（例如硼烷前驅物（例如二硼烷）流動）、載體流動、壓力、蝕刻氣體（例如，Cl 2）流動、及蝕刻持續時間。方法(100)之此實施方案可能適用於磊晶SiGe:B S/D及其他應用之設想未來技術節點。進一步言，其對氧化物、內間隔物氮化物、及SiN具選擇性，此對熟習此項技術者可係所欲。
為促進較低溫度（例如，在本文中所列出範圍內之400 °C或更低）磊晶生長製程，可較佳地選擇前驅物同時亦調諧製程參數，以達成在Si(110)、Si(001)、及類似者上之SiGe:B生長。特定而言，矽源或前驅物可係諸如DCS之鹵矽烷與諸如SiH 4的矽烷之組合。鍺源或前驅物可係鍺烷，諸如GeH 4，且硼源或前驅物可係硼烷，諸如B 2H 6。載體氣體可係惰性氣體、N 2、H 2、或類似者，而蝕刻氣體可係N 2中的Cl 2、或類似者。
製程參數可係在上文所提供之範圍中在較低溫度（例如，400 °C或更低），且一些有用甚至最佳化的參數被選定為：(1)硼前驅物流動速率可在1至100 sccm的範圍中，諸如15至25 sccm；(2)壓力可維持在10至80托的範圍中，諸如在10至20托的範圍中；(3)短沉積持續時間（例如，圖1之方法(100)中的步驟(104)可具有約30至60秒之持續時間），其可實現每循環1.5至3 nm的生長；(4)短蝕刻循環（例如，圖1之方法(100)中的步驟(108)），其可使用N 2中的Cl 2達3至5秒的持續時間以蝕刻每循環0.5至1 nm；(5)Ge含量可變化至介於25至80原子百分比之間；及(6)循環（沉積(104)及/或蝕刻(108)）數目可重複所欲數目（或n）次，以達到所欲厚度。藉由調諧製程條件，SiGe:B磊晶生長可成功達成，導致具有低表面粗糙度之Si(110)及Si(001)兩者上的結晶層。
圖5A及圖5B分別顯示在如本文中所描述的非選擇性及選擇性製程中沉積之硼摻雜矽鍺層之穿透式電子顯微鏡(TEM)顯微照片(510)及(520)。特定而言，環繞式閘極(GAA)架構係以基材(512)及(522)顯示，SiGe:B之層(514)及(524)利用上文討論的前驅物和調諧參數（包括使用DCS及SiH 4的矽前驅物）在約400 °C或以下的溫度磊晶生長於基材上。
TEM影像(510)及(520)顯示與非選擇性製程相較，對於選擇性製程而言形態與晶體品質均未降解。咸信此等結果之達成主要由於蝕刻條件及其他生長參數及前驅物之精細調諧。測試結果在例如跨10個沉積蝕刻循環使用固定至5秒的蝕刻持續時間係可達成。測試進一步顯示，對於此製程，仍存在厚度邊緣且層電阻率在選擇性製程的蝕刻之後留在約略0.2 mOhm.cm，且低至0.18 mOhm.cm。用其他短沉積及蝕刻持續時間獲得了有用結果，其中製程似乎相當穩定，包括30秒沉積時段跟隨著3秒蝕刻（跨一些數目之循環，例如20個），且亦包括40秒沉積時段跟隨著3秒蝕刻（跨一些數目之循環，例如20個）。顯示此類短蝕刻持續時間對於維持良好結晶度係有用的（如在包括電晶體的經製備結構之X射線繞射(XRD)量測中顯示的厚度邊緣所證實）。亦證明製程提供極平滑的表面形態，例如，藉由顯微鏡檢查（諸如原子力顯微鏡(AFM)）方均根值(RMS) = 0.15 nm，且Z max= 1.4 nm。
圖6顯示可使用如本文中所描述之方法而形成之結構(600)的實施例。結構(600)包含單晶基材(610)。基材(610)可包含例如單晶矽及單晶矽鍺中之至少一者。結構(600)進一步包含圖案化介電層(620)。介電層(620)可包含例如氧化矽及氮化矽中之至少一者。結構進一步包含低摻雜層(630)及高摻雜層(640)。低摻雜層(630)及高摻雜層(640)二者實質上由硼摻雜矽鍺所組成，且可使用如本文中所描述之方法生長。低摻雜層可具有例如約略50 nm之厚度，及約略0.2 mOhm.cm之電阻率。高摻雜層(640)可具有一厚度，例如，或約略5 nm，及0.13 mOhm.cm。結構(600)顯示僅在單晶基材(610)上生長低及高摻雜矽鍺層(630、640)，而不在介電層(620)上生長。此類區域選擇性生長可使用各種手段（諸如蝕刻劑共流、沉積蝕刻循環製程）獲得，且仰賴介電表面(620)相對於單晶基材(610)的成核延遲。
生長同時具有實質上高的厚度（例如，高於10 nm）及極少缺陷之高摻雜層可係困難的。生長同時具有實質上高的厚度（例如，高於10 nm）及極少缺陷之較低摻雜層對比下可係容易的。如圖6所示之結構可有利地供給良好的結晶品質及高表面濃度，並因此供給低接觸電阻，諸如1e-9 Ohm.cm 2以下的接觸電阻率。
在一例示性實施例中，低摻雜層可使用下列製程參數形成：至多400 °C的基材溫度；B 2H 6用作第一硼前驅物且以至少1 sccm到至多100 sccm之流動速率提供至反應室，諸如至少15 sccm到至多25 sccm；第一矽前驅物包含二氯矽烷及單矽烷；第一鍺前驅物包含單鍺烷；矽前驅物、鍺前驅物、及第一硼前驅物中之一或多者使用載體氣體提供至反應室，諸如包含N 2及H 2中之至少一者的載體氣體；反應室係維持在至少10托到至多80托的壓力，諸如在至少10托到至多20托之壓力；沉積製程包含交替的沉積步驟及蝕刻步驟，其中採用N 2中的Cl 2作為蝕刻氣體。
在一例示性實施例中，高摻雜層可使用下列製程參數形成：至多400 °C的基材溫度；B 2H 6用作第二硼前驅物且以至少1 sccm到至多100 sccm之流動速率提供至反應室，諸如至少15 sccm到至多25 sccm；第二矽前驅物實質上由二氯矽烷所組成；第二鍺前驅物包含單鍺烷；第二矽前驅物、第二鍺前驅物、及第二硼前驅物中之一或多者使用載體氣體提供至反應室，諸如包含N 2及H 2中之至少一者的載體氣體；反應室係維持在至少10托到至多80托的壓力，諸如在至少10托到至多20托之壓力；合適地形成高摻雜層可僅由沉積步驟所組成而無蝕刻步驟。
在一些實施例中，在形成低摻雜層期間，溫度及壓力中之至少一者等於在形成高摻雜層期間的溫度及壓力。
上文所描述的本揭露的實例實施例並未限制本發明的範疇，由於此等實施例僅是本發明之實施例的實例，本發明範疇係由文後之申請專利範圍及其法律上均等物所界定。任何等效實施例皆意欲在本發明之範疇內。實際上，除本文中所示及所描述者以外，所屬技術領域中具有通常知識者可由本說明書明白本揭露之各種修改，諸如所描述元件之替代有用組合。此類修改及實施例亦意欲落在文後申請專利範圍的範疇內。
100:方法 102,104,108,112:步驟 110:迴圈 200:基材 202:晶體塊材材料 204:第二材料/非單晶材料 206:第一區域 208:第二區域 210:單晶表面 212:非單晶表面 300:系統 302:基材搬運系統 304:反應室 306:氣體注入系統 308:壁 310:第一氣體源 312:第二氣體源 314:第三氣體源 316:第四氣體源 318,320,322,324:管線 326:排氣件 328:控制器 510,520:TEM影像 512,522:基材 514,524:SiGe:B層 600:結構 610:單晶基材 620:介電層 630:低摻雜層 640:高摻雜層
當結合下列闡釋性圖式考慮時，可藉由參照實施方式及申請專利範圍而衍生對本揭露之實施例的更完整理解。 圖1繪示依據本揭露之例示性實施例之方法。 圖2繪示基材(200)，在其上可依據本揭露的例示性實施例沉積硼摻雜矽鍺層。 圖3繪示依據本揭露的額外例示性實施例的系統(300)。 圖4顯示藉由如本文中所描述之方法沉積之硼摻雜矽鍺層的穿透式電子顯微照片。此外，圖4顯示在藉由如本文中所描述之方法沉積之硼摻雜矽鍺層進行的X射線繞射(XRD)量測。 圖5A及圖5B分別顯示在如本文中所描述的非選擇性及選擇性製程中沉積之硼摻雜矽鍺層之穿透式電子顯微照片。 圖6繪示可使用如本文中所描述之方法而形成之結構。 應瞭解，圖式中的元件是為了簡單與清楚而繪示，且不必然按比例繪製。例如，圖式中之一些元件的尺寸可能相對於其他元素而特別放大，以幫助改善對所繪示本揭露實施例的理解。
100:方法
102,104,108,112:步驟
110:迴圈

Claims (20)

  1. 一種用於磊晶生長一硼摻雜矽鍺層之方法，其包含： 在一反應室中提供包含一單晶表面的一基材； 使該基材暴露至進入該反應室的一矽前驅物、一鍺前驅物、及一硼前驅物，藉此在該單晶表面上磊晶生長該硼摻雜矽鍺層；及 在使該基材暴露至該矽前驅物、該鍺前驅物、及該硼前驅物時，將該基材維持在至多450 °C之一溫度， 其中該矽前驅物包含鹵矽烷。
  2. 如請求項1之方法，其中該基材維持在至少300 ⁰C到至多450 ⁰C之一溫度。
  3. 如請求項1或2之方法，其中該矽前驅物包含氯矽烷。
  4. 如請求項3之方法，其中該氯矽烷包含二氯矽烷。
  5. 如請求項1至4中任一項之方法，其中該反應室維持在至少5托到至多160托的一壓力。
  6. 如請求項1至5中任一項之方法，其中該基材包含一第一表面及一第二表面，其中該第一表面係一單晶表面，其中該第二表面係一介電表面，且其中該硼摻雜矽鍺層係選擇性且磊晶生長在該第一表面上。
  7. 如請求項6之方法，其中一寄生硼摻雜矽鍺生長在該第二表面上，且其中該方法進一步包含以下步驟： 使該基材暴露至一蝕刻氣體，藉此蝕刻生長在該第二表面上的該寄生硼摻雜矽鍺。
  8. 如請求項7之方法，其包含複數個沉積蝕刻循環，一沉積蝕刻循環包含以下步驟： 將該矽前驅物、該鍺前驅物、及該硼前驅物引入至該反應室中；及， 將一蝕刻氣體引入至該反應室中。
  9. 如請求項8之方法，其中該蝕刻氣體包含一鹵素。
  10. 如請求項6至9中任一項之方法，其中該第二表面係選自由以下所組成的列表：一氧化矽表面、一氮化矽表面、一氧碳化矽表面、一氧氮化矽表面、一氧化鉿表面、一氧化鋯表面、及一氧化鋁表面。
  11. 如請求項1至10中任一項之方法，其中該鍺前驅物包含鍺烷。
  12. 如請求項1至11中任一項之方法，其中該硼前驅物包含硼烷。
  13. 如請求項1至12中任一項之方法，其中該矽前驅物包含該鹵矽烷及矽烷。
  14. 如請求項1至13中任一項之方法，其中該硼摻雜矽鍺層具有至多0.2 mOhm.cm之一電阻率。
  15. 如請求項1至14中任一項之方法，其中該單晶表面包含Si(110)或Si(001)。
  16. 一種用於磊晶生長一硼摻雜矽鍺雙層之方法，該雙層包含一低摻雜層及一高摻雜層，該方法包含： 在一反應室中提供包含一單晶表面的一基材； 在該基材上磊晶形成該低摻雜層， 在該低摻雜層上磊晶形成該高摻雜層， 其中磊晶形成該低摻雜層包含使該基材暴露至一第一矽前驅物、一第一鍺前驅物、及一第一硼前驅物； 其中磊晶形成該高摻雜層包含使該基材暴露至一第二矽前驅物、一第二鍺前驅物、及一第二硼前驅物； 其中在形成該低摻雜層及在形成該高摻雜層時，將該基材維持在至多450 °C的一溫度；及， 其中該第一矽前驅物及該第二前驅物中之至少一者包含鹵矽烷。
  17. 如請求項16之方法，其中該低摻雜層係使用如請求項1至15中任一項之一方法形成。
  18. 如請求項16或17之方法，其中該高摻雜層係使用如請求項1至15中任一項之一方法形成。
  19. 一種系統，其包含一或多個反應室、一氣體注入系統、及一控制器，該控制器經組態用於致使該系統進行如請求項1至18中任一項之一方法。
  20. 一種場效電晶體，其包含一硼摻雜矽鍺層作為一源極區或一汲極區中之至少一者，其中該硼摻雜矽鍺層係藉由如請求項1至19中任一項之一方法所沉積。
TW111117394A 2021-05-17 2022-05-10 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體 TW202248476A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163189348P 2021-05-17 2021-05-17
US63/189,348 2021-05-17
US202163243809P 2021-09-14 2021-09-14
US63/243,809 2021-09-14
US202163256759P 2021-10-18 2021-10-18
US63/256,759 2021-10-18

Publications (1)

Publication Number Publication Date
TW202248476A true TW202248476A (zh) 2022-12-16

Family

ID=83998504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117394A TW202248476A (zh) 2021-05-17 2022-05-10 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體

Country Status (4)

Country Link
US (1) US11946157B2 (zh)
KR (1) KR20220155909A (zh)
CN (1) CN115369377A (zh)
TW (1) TW202248476A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7776698B2 (en) * 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
WO2011017339A2 (en) * 2009-08-06 2011-02-10 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
FR3057102A1 (fr) * 2016-10-05 2018-04-06 Stmicroelectronics Sa Procede de depot par epitaxie en phase gazeuse
US10049936B2 (en) * 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
WO2020028028A1 (en) * 2018-07-30 2020-02-06 Applied Materials, Inc. Method of selective silicon germanium epitaxy at low temperatures
US11195951B2 (en) * 2018-11-27 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with self-aligned wavy contact profile and method of forming the same
US11482533B2 (en) * 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
US11637014B2 (en) * 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material

Also Published As

Publication number Publication date
CN115369377A (zh) 2022-11-22
KR20220155909A (ko) 2022-11-24
US20220364262A1 (en) 2022-11-17
US11946157B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
TWI839298B (zh) 半導體元件結構
US20210134959A1 (en) Structures with doped semiconductor layers and methods and systems for forming same
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
TWI385714B (zh) 含矽薄膜的選擇性沉積
US9218962B2 (en) Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor
KR20210029090A (ko) 희생 캡핑 층을 이용한 선택적 증착 방법
TWI520227B (zh) 高產率循環磊晶沈積與蝕刻方法
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
US8642454B2 (en) Low temperature selective epitaxy of silicon germanium alloys employing cyclic deposit and etch
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
JP2013537705A (ja) シクロヘキサシランを利用した薄膜およびこの製造方法
US20210391172A1 (en) Method for depositing boron containing silicon germanium layers
US20210375622A1 (en) Method for depositing boron and gallium containing silicon germanium layers
TW202248476A (zh) 沉積含硼之矽鍺層的方法和系統以及包含含硼之矽鍺層的場效電晶體
US20230245888A1 (en) Methods of forming silicon germanium structures
TWI859306B (zh) 用於使用犧牲蓋層選擇性沉積之方法及執行其方法的系統
US20240006176A1 (en) Method of forming p-type doped silicon-germanium layers and system for forming same
US20230352301A1 (en) Method of selectively forming crystalline boron-doped silicon germanium on a surface
TW202146715A (zh) 用於生長磷摻雜矽層之方法及其系統
US20170194138A1 (en) Low temperature selective deposition employing a germanium-containing gas assisted etch