CN115369377A - 沉积含硼硅锗层的方法 - Google Patents

沉积含硼硅锗层的方法 Download PDF

Info

Publication number
CN115369377A
CN115369377A CN202210522460.5A CN202210522460A CN115369377A CN 115369377 A CN115369377 A CN 115369377A CN 202210522460 A CN202210522460 A CN 202210522460A CN 115369377 A CN115369377 A CN 115369377A
Authority
CN
China
Prior art keywords
precursor
boron
silicon
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210522460.5A
Other languages
English (en)
Inventor
R.卡扎卡
谢琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN115369377A publication Critical patent/CN115369377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

外延生长掺硼硅锗层的方法和器件。这些层可以用作例如场效应晶体管中的p型源极和/或漏极区。

Description

沉积含硼硅锗层的方法
技术领域
本公开总体涉及适于形成电子器件的方法和系统。更具体地，本公开涉及可用于沉积材料的方法和系统，例如用于在衬底的表面上选择性地沉积材料，例如掺硼硅锗。
背景技术
半导体器件(例如互补金属氧化物半导体(CMOS)器件)的尺寸缩小已经导致集成电路的速度和密度显著提高。然而，传统的器件缩放技术面临着未来技术节点的重大挑战。
一个特别的挑战涉及半导体器件结构的无缺陷有源区的制造。这种有源区的示例是场效应晶体管中的源极、漏极和沟道区，例如FinFET、栅极环绕晶体管等。此外，在许多应用中，可能希望选择性地沉积掺有掺杂剂的半导体材料(例如IV族半导体材料)。然而，这种技术可能没有得到很好的发展。因此，需要用于沉积掺杂半导体材料的改进方法和系统。
此外，特别需要在更低的温度下外延沉积半导体材料，因为许多先进电子器件能够承受的热预算是有限的。
本部分中阐述的任何讨论(包括对问题和解决方案的讨论)已经包括在本公开中，仅仅是为了提供本公开的背景。这种讨论不应被视为承认任何或所有信息在本发明被做出时是已知的，或者以其他方式构成现有技术。
发明内容
本公开的各种实施例涉及沉积方法，例如选择性或非选择性沉积方法，涉及使用这种方法形成的结构和器件，以及用于执行该方法和/或用于形成该结构和/或器件的装置。虽然下面更详细地讨论了本公开的各种实施例解决现有方法和系统的缺点的方式，但总体上，本公开的各种实施例提供了选择性沉积掺杂半导体层的改进方法。掺杂半导体层可以适合作为场效应晶体管比如FinFET和栅极环绕金属氧化物半导体场效应晶体管中的源极、漏极和/或沟道区。
特别地，本文描述了一种外延生长掺硼硅锗层的方法。该方法包括在反应室中提供包含单晶表面的衬底。该方法包括将衬底暴露于反应室中的硅前体、锗前体和硼前体。硅前体包括卤代硅烷。当将衬底暴露于硅前体、锗前体和硼前体时，衬底保持在至多450℃的温度。因此，掺硼硅锗层生长在单晶表面上。
在一些实施例中，衬底保持在至少300℃到至多450℃的温度。
在一些实施例中，硅前体包括氯硅烷。
在一些实施例中，氯硅烷包括二氯硅烷。
在一些实施例中，反应室保持在至少5托到至多160托的压力下。
在一些实施例中，衬底包括第一表面和第二表面。第一表面是单晶表面，第二表面是电介质表面。在这样的实施例中，掺硼硅锗层选择性地外延生长在第一表面上。
在一些实施例中，寄生掺硼硅锗生长在第二表面上，并且该方法还包括步骤：将衬底暴露于蚀刻气体，从而蚀刻生长在第二表面上的寄生掺硼硅锗。
在一些实施例中，寄生掺硼硅锗包括寄生掺硼硅锗核和/或非晶硅锗。
在一些实施例中，该方法包括多个沉积-蚀刻循环。沉积-蚀刻循环包括以下步骤：将硅前体、锗前体和硼前体引入反应室；以及将蚀刻气体引入反应室。
在一些实施例中，蚀刻气体包括卤素。
在一些实施例中，蚀刻气体选自HCl、Cl2和HBr。
在一些实施例中，第二表面选自氧化硅表面、氮化硅表面、碳氧化硅表面、氮氧化硅表面、氧化铪表面、氧化锆表面和氧化铝表面。
在一些实施例中，单晶表面包括单晶硅表面。
在一些实施例中，单晶表面包括单晶硅锗表面。
在一些实施例中，锗前体包括锗烷。
在一些实施例中，硼前体包括硼烷。
在一些实施例中，硅前体包括卤代硅烷和硅烷。
在一些实施例中，掺硼硅锗层具有至多0.2毫欧姆·厘米的电阻率。
还描述了一种系统，该系统包括一个或多个反应室、气体注入系统和控制器，该控制器配置为使该系统执行根据本公开的方法。
还描述了一种场效应晶体管，包括作为源极或漏极区中的至少一个的掺硼硅锗层，其中掺硼硅锗层通过根据本公开的方法沉积。
通过参考附图对某些实施例的以下详细描述，这些和其他实施例对于本领域技术人员来说将变得显而易见。本发明不限于所公开的任何特定实施例。
附图说明
当结合以下说明性附图考虑时，通过参考详细描述和权利要求，可以获得对本公开的实施例的更完整理解。
图1示出了根据本公开的示例性实施例的方法。
图2示出了根据本公开的示例性实施例的衬底200，其上可以沉积掺硼硅锗层。
图3示出了根据本公开的附加示例性实施例的系统300。
图4示出了通过这里描述的方法沉积的掺硼硅锗层的透射电子显微照片。此外，图4示出了对通过本文所述方法沉积的掺硼硅锗层进行的X射线衍射(XRD)测量。
图5A和5B示出了分别在本文所述的非选择性和选择性过程中沉积的掺硼硅锗层的透射电子显微照片。
图6示出了可以使用这里描述的方法形成的结构。
应当理解，附图中的元件是为了简单和清楚而示出的，并不一定是按比例绘制的。例如，图中的一些元件的尺寸可能相对于其他元件被夸大，以有助于提高对本公开的所示实施例的理解。
具体实施方式
下面提供的方法、结构、器件和系统的示例性实施例的描述仅仅是示例性的，并且仅仅是为了说明的目的；以下描述不旨在限制本公开或权利要求的范围。此外，对具有所述特征的多个实施例的叙述并不旨在排除具有附加特征的其他实施例或者结合了所述特征的不同组合的其他实施例。例如，各种实施例被阐述为示例性实施例，并且可以在从属权利要求中叙述。除非另有说明，示例性实施例或其部件可以组合或可以彼此分开应用。
如下面更详细阐述，本公开的各种实施例提供了用于在衬底表面上沉积掺硼硅锗的方法。示例性方法可用于例如形成半导体器件的源极和/或漏极区，其表现出相对高的迁移率、相对低的电阻率、相对低的接触电阻，并保持沉积层的结构和构成。例如，这些层可以用作p沟道MOSFETS中的p型源极和/或漏极区。可以使用这些层的示例性MOSFETS包括FinFET和GAA(全栅)FETS。此外，本方法可用于在n沟道MOSFETS中形成低缺陷沟道区。此外，本发明的层对于浅结的形成特别有用。在一些实施例中，本方法包括选择性沉积掺硼硅锗。
如本文所用，术语“栅极环绕晶体管”可以指包括围绕半导体沟道区的导电材料的器件。如本文所用，术语“栅极环绕晶体管”也可以指各种器件架构，例如纳米片器件、叉片器件、竖直FET等。
在本公开中，“气体”可以包括在常温常压(NTP)下为气体的材料、蒸发的固体和/或蒸发的液体，并且可以根据上下文由单一气体或气体混合物构成。除了处理气体之外的气体即不经过气体分配组件、多端口注入系统、其他气体分配装置等引入的气体可以用于例如密封反应空间，并且可以包括密封气体，例如稀有气体。在一些情况下，术语“前体”可以指参与产生另一种化合物的化学反应的化合物，特别是指构成膜基质或膜主骨架的化合物；术语“反应物”可以与术语前体互换使用。
如本文所用，术语“衬底”可指可用于形成或可在其上形成器件、电路或膜的任何一种或多种底层材料。如下面更详细阐述，衬底的表面可以包括两个或更多个区域，其中两个或更多个区域中的每个包括不同的材料。
如本文所用，术语“外延层”可以指下面的基本单晶衬底或层上的基本单晶层，两个基本单晶层具有基本相同的晶体取向。
如本文所用，术语“化学气相沉积”可以指其中衬底暴露于一种或多种挥发性前体的任何过程，所述挥发性前体在衬底表面上反应和/或分解以产生期望的沉积。
如本文所用，术语“膜”和/或“层”可指任何连续或非连续的结构和材料，例如通过本文公开的方法沉积的材料。例如，膜和/或层可以包括二维材料、三维材料、纳米颗粒或者甚至部分或全部分子层或者部分或全部原子层或者原子和/或分子簇。膜或层可以包括具有针孔的材料或层，其可以是至少部分连续的。可替代地，膜或层可以完全由孤立的岛构成。
此外，在本公开中，变量的任何两个数字可以构成该变量的可行范围，并且所指示的任何范围可以包括或不包括端点。此外，所指示的变量任何值(不管它们是否用“约”表示)可以指精确值或近似值，并且包括等同物，并且可以指平均值、中间值、代表性值、多数值等。此外，在本公开中，在一些实施例中，术语“包括”、“由...构成”和“具有”独立地指“通常或广义地包括”、“包含”、“基本由...构成”或“由...构成”。应当理解，当组分、方法、器件等被称为包括某些特征，意味着它包括那些特征，并且它不一定排除其他特征的存在，只要它们不会使权利要求不可行。尽管如此，措辞“包括”包括“由…构成”的意思，即当所述的组分、方法、器件等仅包括列出的特征、部件和/或步骤而不包含任何其他特征、组件、步骤等的情况。
在本公开中，在一些实施例中，任何定义的含义不一定排除普通和常规的含义。
这里使用的术语“载气”可以指与一种或多种前体一起提供给反应室的气体。例如，可以将载气与本文使用的一种或多种前体一起提供给反应室。示例性载气包括N2和稀有气体，例如He、Ne、Kr、Ar和Xe。
与载气相反，吹扫气体可以单独提供给反应室，即不与一种或多种前体一起提供。尽管如此，通常用作载气的气体也可以用作吹扫气体，即使在同一过程中。例如，在循环沉积-蚀刻过程中，在沉积脉冲期间，用作载气的N2可与一种或多种前体一起提供，用作吹扫气体的N2可用于分离沉积和蚀刻脉冲。当然，N2可以由另一种合适的惰性气体代替，例如稀有气体，如He、Ne、Kr、Ar和Xe。因此，向反应室提供气体的方式决定了气体在特定情况下是用作吹扫气体还是载气。因此，如本文所用，术语“吹扫”可以指在两个彼此反应的气体脉冲之间向反应室提供惰性或基本惰性气体的过程。例如，可以在前体脉冲和蚀刻剂脉冲之间提供吹扫，例如使用氮气，从而避免或至少最小化前体和蚀刻剂之间的气相反应。应当理解，吹扫可以在时间或空间上进行，或者两者都进行。例如，在时间吹扫的情况下，可以使用吹扫步骤，例如以向反应室提供第一前体、向反应室提供吹扫气体和向反应室提供蚀刻剂的时间顺序，其中其上沉积层的衬底不移动。例如，在空间吹扫的情况下，吹扫步骤可以采取以下形式：将衬底从连续供应第一前体的第一位置通过吹扫气幕移动到连续供应第二前体的第二位置。
注意，术语“蚀刻脉冲”和“蚀刻循环”可以表示蚀刻步骤，并且可以互换使用。类似地，术语“沉积脉冲”和“沉积循环”可以表示沉积步骤，并且可以互换使用。
如下面更详细阐述，这里描述的示例性方法的各个步骤可以在例如相同组合工具的相同反应室或不同反应室中执行。
因此，本文描述了一种外延生长掺硼硅锗层的方法。该方法包括：提供位于反应室中的衬底；将衬底暴露于硅前体、锗前体和硼前体；以及在将前体提供给反应室的同时，将衬底保持在至多450℃的温度。硅前体包括卤代硅烷。在一些实施例中，硅前体由或基本由卤代硅烷构成。可替代地，在一些实施例中，硅前体可包含卤代硅烷与另一种含硅化合物的混合物。在示例性实施例中，硅前体包括卤代硅烷和硅烷，例如二氯硅烷和硅烷。例如，可以通过位于基座中的热电偶来测量衬底的温度，在反应室中衬底位于基座上。另外或可替代地，可以例如通过位于反应室中的高温计来测量衬底的温度。衬底包括单晶表面。换句话说，衬底包括暴露在衬底表面的单晶材料。有利地，衬底包括单晶硅表面。另外或可替代地，衬底可以包括单晶硅锗表面。另外或可替代地，衬底可以包括掺硼硅锗表面。因此，当衬底暴露于前体时，掺硼硅锗在单晶表面上外延生长。
这种层可以有利地用于外延生长具有非常低电阻率的掺硼硅锗层。因此，本文还描述了一种外延生长掺硼硅锗层的方法。该方法包括提供位于反应室中的衬底，将衬底暴露于硅前体、锗前体和硼前体。当衬底暴露于前体时，电阻率低于0.2毫欧姆·厘米的掺硼硅锗在单晶表面上外延生长。
令人惊讶地发现，当硼前体如硼烷(例如B2H2)与卤代硅烷硅前体如二氯硅烷结合使用时，即使在低温下也可以获得快速的生长速率和低电阻率。
在一些实施例中，不使用镓前体，例如在外延生长掺硼硅锗层时，不向反应室提供镓前体。避免使用镓前体可能是有利的，因为镓前体可以与卤代硅烷反应，从而降低生长速率或者甚至基本抑制生长。
在一些实施例中，硅前体、锗前体和硼前体被同时引入反应室。
在一些实施例中，硼前体、硅前体和锗前体被连续地提供给反应室。在一些实施例中，一种或多种前体被连续地提供给反应室，而剩余前体以脉冲的形式提供给反应室。
如前所述，硅前体包括卤代硅烷。合适的卤代硅烷包括氯硅烷，例如四氯硅烷、三氯硅烷、二氯硅烷和一氯硅烷。在一些实施例中，氯硅烷包括二氯硅烷。另外或可替代地，卤代硅烷可以包括硼硅烷，例如四硼硅烷、三硼硅烷、二硼硅烷或单硼硅烷。另外或可替代地，卤代硅烷可以包括碘代硅烷，例如四碘代硅烷、三碘代硅烷、二碘代硅烷或一碘代硅烷。
在一些实施例中，硅前体包括卤代硅烷和硅烷。换句话说，在一些实施例中，硅前体包括卤代硅烷和氢化硅。合适的硅烷包括甲硅烷、乙硅烷和丙硅烷。
在一些实施例中，锗前体包括锗烷。合适的锗烷包括GeH4和Ge2H6。
在一些实施例中，硼前体包括硼烷。合适的硼烷包括B1至B10硼烷，即每分子包含1至10个硼原子的硼烷，例如B2H6。
在一些实施例中，当衬底暴露于前体时，衬底保持在至少300℃到至多450℃的温度。在一些实施例中，衬底保持在至少200℃到至多400℃的温度。例如，反应室可以保持在至少200℃到至多430℃的温度，或者反应室可以保持在至少200℃到至多410℃的温度，或者反应室可以保持在至少220℃到至多390℃的温度，或者在至少240℃到至多380℃的温度，或者在至少260℃到至多360℃的温度，或者在至少280℃到至多350℃的温度，或者在至少300℃到至多340℃的温度，或者在至少320℃到至多330℃的温度，或者在至少300℃到至多380℃的温度，或者在至少320℃到至多360℃的温度。这些温度可以适当地通过位于基座中的热电偶来测量，衬底位于反应室中的基座上。另外或可替代地，可以通过悬挂在反应室中和衬底上方的高温计来测量衬底温度。
换句话说，在一些实施例中，在掺硼硅锗的外延沉积期间，衬底保持在上述温度。如果存在的话，这些温度也可以在任何蚀刻步骤中保持。
应当理解，由悬挂在反应室中且在衬底上方的高温计测量的衬底温度可能不同于由其他手段测量的衬底温度，例如通过在如本文所述的方法期间在反应室中支撑衬底的支撑件(例如基座)中的热电偶测量的衬底温度。例如，通过这种热电偶测量的衬底温度可以比通过悬挂在反应室中和衬底上方的高温计测量的衬底温度低例如至少20℃到至多100℃，或至少30℃到至多90℃，或至少40℃到至多70℃。例如，由悬挂在反应室中且在衬底上方的高温计测量的375℃的温度可以对应于由位于在反应室中支撑衬底的支架(例如基座)中的热电偶测量的320℃的温度。
在一些实施例中，反应室保持在至少10托到至多160托的压力。在一些实施例中，反应室保持在至少5托到至多740托的压力。在一些实施例中，反应室保持在至少5托到至多160托的压力。在一些实施例中，反应室保持在至少40托到至多160托的压力。在一些实施例中，反应室保持在至少10托到至多200托的压力，或至少10托到至多80托的压力，或至少20托到至多80托的压力，或至少80托到至多180托的压力，或至少60托到至多100托的压力，或至少40托到至多80托的压力，或至少80托到至多115托的压力，或至少115托到至多150托的压力。换句话说，在一些实施例中，在掺硼硅锗的外延沉积期间，反应室保持在上述压力中的任何一个。
如果存在的话，也可以在任何蚀刻步骤期间保持上述压力。因此，在包括一系列沉积循环(即掺硼硅锗的沉积循环)和蚀刻循环的选择性过程期间，蚀刻循环期间的压力可以与沉积循环期间使用的压力相同。尽管如此，在一些实施例中，蚀刻循环期间的压力可以不同于沉积循环期间使用的压力。在一些实施例中，在50％的误差范围内，或在40％的误差范围内，或在30％的误差范围内，或在20％的误差范围内，或在10％的误差范围内，或在5％的误差范围内，蚀刻循环期间的压力等于沉积循环期间的压力。
本方法可以允许在预定的选择性窗口内掺硼硅锗层的固有选择性生长。换句话说，本方法可用于在衬底的一部分(例如单晶硅表面)上选择性地生长掺硼硅锗，而在该衬底的另一部分(例如氧化硅表面)上没有或基本没有大量的生长发生。如本文所用，术语“选择性窗口”可以指生长层的厚度范围，其中该层可以单独或基本单独在衬底的一部分上生长，而不在衬底的一个或多个其他部分上生长。示例性选择性窗口是20nm、10nm、8nm、6nm、5nm、4nm、3nm、2nm和1nm。因此，在一些实施例中，衬底包括第一表面和第二表面。第一表面是单晶表面，第二表面是电介质表面。第一表面优选具有氢终端。第一表面可以包括掺杂层的表面，例如掺硼硅层。可替代地，第一表面可以包括未掺杂层的表面。在这些方法中，掺硼硅锗层选择性地外延生长在第一表面上。
换句话说，在一些实施例中，掺硼硅锗可以选择性地生长在衬底中包含的第一表面上，而不生长或者在较小程度上生长在该衬底中包含的第二表面上。合适地，第一表面可以包括单晶表面，第二表面可以包括电介质表面，该电介质表面例如可以是非晶或多晶的。不需要应用额外的方法步骤，特别是当这里描述的方法用于生长相对薄的掺硼硅锗层时。在这种情况下，诸如第二表面上的成核延迟的动力学机制可以用于在第一表面上选择性地生长掺硼硅锗。
在一些实施例中，第一表面可以包括半导体表面，例如硅表面、锗表面或硅锗表面。在一些实施例中，单晶表面包括单晶硅表面。在一些实施例中，单晶表面包括单晶硅锗表面。
在一些实施例中，第二表面可以选自氧化硅表面、氮化硅表面、碳氧化硅表面、氮氧化硅表面、金属氧化物表面、金属氮化物表面、氧化铪表面、氧化锆表面和氧化铝表面。在一些实施例中，暴露在第二表面上的材料可以包括例如电介质材料，诸如氧化物、氮化物、氧氮化物、碳氧化物、碳氧化物氮化物等，诸如氮化硅、氧化硅(SiO2)、碳化硅及其混合物，诸如SiOC、SiOCN、SiON。在一些实施例中，第二区域具有氧化硅表面。换句话说，在一些实施例中，第二材料由氧化硅(SiO2)构成。
在一些实施例中，第二表面包括电介质表面。在一些实施例中，第二表面可以包含硅和选自碳、氮和氧的一种或多种物质。在一些实施例中，第二表面包括选自Hf、Zr、La、Al及其混合物的元素的氧化物、氮化物或碳化物的表面。在一些实施例中，第二表面包括金属氧化物。在一些实施例中，第二表面包括金属氮化物。在一些实施例中，第二表面包括金属碳化物。在一些实施例中，第二表面包括金属氮化物、金属氧化物和/或金属碳化物键。在一些实施例中，第二表面选自氧化硅表面、氮化硅表面、碳氧化硅表面、氮氧化硅表面、氧化铪表面、氧化锆表面和氧化铝表面。
在一些实现选择性生长的实施例中，向反应室提供蚀刻剂，同时向反应室提供硅、锗和硼前体。这种方法可以提高选择性。合适的蚀刻气体包括含卤素的化合物。示例性卤素包括氟、氯、溴和碘。在一些实施例中，蚀刻气体包括氯。示例性含氯蚀刻气体包括HCl和Cl2。示例性含溴蚀刻气体包括HBr。示例性含碘蚀刻气体包括HI。
在一些实施例中，通过将衬底顺序暴露于前体和蚀刻剂，相对较厚的掺硼硅锗层可以选择性地生长在衬底中包含的第一表面上，而不是该衬底中包含的第二表面上。当将衬底暴露于前体导致寄生掺硼硅锗在第二表面上生长时，这可能特别有用。寄生掺硼硅锗可以例如包括寄生掺硼硅锗核和/或无定形硅锗。将衬底暴露于蚀刻气体可以有利地用于从第二表面去除寄生掺硼硅锗。从第二表面去除寄生掺硼硅锗可以通过例如将蚀刻气体引入反应室，或者通过将衬底移动到另一个反应室，并将衬底暴露于该另一个反应室中的蚀刻气体来实现。将蚀刻气体引入反应室，完全或基本完全蚀刻第二区域中的寄生掺硼硅锗，例如无定形掺硼硅锗和/或掺硼硅锗核，同时仅蚀刻第一区域中的部分外延掺硼硅锗层。
在一些实施例中，沉积掺硼硅锗层的步骤和蚀刻步骤由吹扫步骤分开。在一些实施例中，吹扫步骤包括将衬底暴露于吹扫气体。合适的吹扫气体包括氮气和稀有气体。合适的稀有气体可以包括He,Ne,Ar,Kr和Xe。在一些实施例中，吹扫气体由N2构成。在一些实施例中，吹扫持续至少5.0秒到至多80.0秒，或至少10.0秒到至多40.0秒，或至少15.0秒到至多30.0秒，或约20.0秒。在一些实施例中，吹扫气体在吹扫期间以至少2000sccm到至多60000sccm，或至少5000sccm到至多20000sccm，或至少8000sccm到至多12000sccm。
合适的蚀刻气体包括含卤素气体，例如HCl、Cl2和HBr。换句话说，合适的蚀刻气体包括含卤素的化合物。示例性卤素包括氟、氯、溴和碘。在一些实施例中，蚀刻气体包括氯。示例性含氯蚀刻气体包括HCl和Cl2。示例性含溴蚀刻气体包括HBr。
这里描述的方法可以包括在第一表面上沉积掺硼硅锗和从第二表面蚀刻寄生掺硼硅锗的一个且仅一个序列。可替代地，这里描述的方法可以包括多个这样的沉积-蚀刻循环。沉积-蚀刻循环包括将硅前体、锗前体和硼前体引入反应室的步骤和将蚀刻气体引入反应室的步骤。可以适当选择沉积-蚀刻循环的数量，以在第一表面上获得具有预定厚度的掺硼外延硅锗层。例如，本文所述的方法可包括至少1到至多1000个沉积-蚀刻循环，至少2到至多100个沉积-蚀刻循环，至少2到至多50个沉积-蚀刻循环，至少2到至多30个沉积-蚀刻循环，至少2到至多20个沉积-蚀刻循环，或至少5到至多15个沉积-蚀刻循环，或至少8到至多12个沉积-蚀刻循环。
在蚀刻步骤中保持的温度和/或压力可以与上面结合沉积步骤描述的温度和/或压力相同或相似。换句话说，在一些实施例中，在整个沉积循环和蚀刻循环中，即在整个掺硼硅锗沉积步骤和蚀刻步骤中，温度和压力中的至少一个保持恒定。
在一些实施例中，蚀刻循环和沉积循环可以在不同的压力下执行。换句话说，在一些实施例中，沉积掺硼硅锗层的步骤和蚀刻步骤可以在不同的压力下进行。优选地，相对于出现的最低压力，上述压力相差不超过10％，或不超过20％，或不超过50％，或不超过100％，或不超过200％，或不超过500％，或不超过1000％。保持以这种方式限制的压差可以通过限制循环之间抽吸所需的时间量来加快处理时间。
在有利实施例中，例如当Cl2用作蚀刻气体时，蚀刻循环期间的压力小于90托，例如从至少5托到至多90托，或从至少0.5托到至多1.0托，或从至少1.0托到至多2.0托，或从至少2.0托到至多5.0托，或从至少5.0托到至多10.0托，或从至少10.0托到至多20.0托，或从至少20.0托到至多40.0托，或从至少40.0托到至多60.0托，或从至少60.0托到至多90.0托。这样做可以增强本方法的一些实施例的安全性。在一些实施例中，沉积循环期间的压力与蚀刻循环的压力相同。可替代地，沉积循环期间的压力可以不同于蚀刻循环期间使用的压力。
本发明不受任何理论或具体操作模式的限制，应当理解，选择性可以通过以下机制中的任何一种或组合来获得：1)非晶掺硼硅锗在第二表面上的生长速率比外延掺硼硅锗在第一表面上的生长速率慢；2)相对于第一表面中的外延掺硼硅锗，第二表面上的非晶掺硼硅锗生长表现出延迟生长，即成核延迟；以及3)第二表面上的非晶掺硼硅锗以比第一表面上的外延掺硼硅锗更快的速率被蚀刻。因此，外延掺硼硅锗层可以生长在第一表面上，而没有硅锗层形成在第二表面上。换句话说，外延掺硼硅锗膜生长在第一表面上，而在沉积之后，没有或基本没有大量的非晶掺硼硅锗保留在第二表面上。
在一些实施例中，蚀刻剂包括元素卤素。在一些实施例中，蚀刻剂包括HCl。在一些实施例中，蚀刻剂包括氯。换句话说，在一些实施例中，Cl2被用作蚀刻剂。在一些实施例中，在蚀刻循环期间，以以下流量向反应室提供Cl2：从至少5.0sccm到至多400.0sccm，或从至少5.0sccm到至多200.0sccm，或从至少5.0sccm到至多100.0sccm，或从至少10.0sccm到至多50.0sccm，或从至少15.0sccm到至多40.0sccm，或从至少20.0sccm到至多30.0sccm。
在一些实施例中，蚀刻步骤可持续至少1.0秒到至多400.0秒，或至少2.0秒到至多200.0秒，或至少4.0秒到至多100.0秒，或至少8.0秒到至多50.0秒，或至少10.0秒到至多40.0秒，或至少20.0秒到至多30.0秒。
在有利实施例中，蚀刻步骤持续少于130秒、或少于110秒、或少于90秒、或少于70秒、或少于50秒、或少于30秒、或少于20秒、或少于10秒、或少于5秒。如此短的蚀刻时间可以有利地改善表面粗糙度。
在示例性蚀刻步骤中，氯(Cl2)可以用作蚀刻剂，并且可以至少5sccm到至多20sccm、或至少7sccm到至多15sccm、或约10sccm的流量提供给反应室。蚀刻脉冲期间的压力可以从至少20托到至多80托，或者至少30托到至多60托，例如约40托。在40托下10sccm的Cl2流量可以产生约8nm/分钟的蚀刻速率。
在一些实施例中，如本文所述的掺硼硅锗层具有至多0.2毫欧姆·厘米的电阻率。在一些实施例中，如本文所述的掺硼硅锗层具有至多0.19毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.18毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.17毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.16毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.15毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.14毫欧姆·厘米的电阻率。在一些实施例中，本文所述的掺硼硅锗层具有至多0.13毫欧姆·厘米的电阻率。
在一些实施例中，该方法还包括将载气引入反应室。例如，当使用难以挥发的前体时，这可能特别有用，在这种情况下，载气可以帮助将前体带到反应室。例如，可以在载气的帮助下将硼前体如乙硼烷提供给反应室。例如，在载气的帮助下，可以将诸如卤代硅烷的硅前体提供给反应室。例如，锗前体如锗烷可以在载气的帮助下提供给反应室。例如，诸如HCl、Cl2或HBr的蚀刻气体可以在载气的辅助下提供给反应室。在一些实施例中，载气基本由一种或多种惰性气体构成。在一些实施例中，载气选自惰性气体和氮气。在一些实施例中，载气选自H2,N2,He,Ne,Kr,Ar和Xe。在一些实施例中，载气基本由N2构成。在一些实施例中，载气由N2构成。在一些实施例中，载气包括H2。在一些实施例中，惰性气体包括氦。在一些实施例中，惰性气体包括氪。在一些实施例中，惰性气体包括氖。在一些实施例中，惰性气体包括氩。在一些实施例中，惰性气体包括氙。在一些实施例中，N2用作载气。在一些实施例中，载气以以下流量提供给反应室：从至少1.0slm到至多100slm，或从至少2.0slm到至多30slm，或从至少2.0slm到至多50slm，或从至少5.0slm到至多20.0slm，或从至少8.0slm到至多12.0slm。
在一些实施例中，载气以至少2.0slm到至多30slm，或至少5slm到至多20slm(每分钟标准升)的流量提供给反应室。
在一些实施例中，以至少5到至多600sccm的流量向反应室提供硅前体。在一些实施例中，以至少300到至多450sccm(标准立方厘米每分钟)的流量向反应室提供硅前体。
在一些实施例中，锗前体以至少50到至多2000sccm的流量提供至反应室。在一些实施例中，锗前体以至少100到至多1000sccm的流量，或至少200到至多500sccm的流量提供至反应室。在一些实施例中，锗前体以至少350到至多2000sccm的流量提供至反应室。
在一些实施例中，硼前体以至少1sccm到至多50sccm的流量提供至反应室。在一些实施例中，硼前体以至少0.5sccm到至多120sccm的流量提供至反应室。在一些实施例中，硼前体以至少0.5sccm到至多60sccm的流量提供至反应室。在一些实施例中，硼前体以至少1.0sccm到至多60sccm的流量提供至反应室。在一些实施例中，硼前体以至少1.0sccm到至多40sccm的流量提供至反应室。在一些实施例中，硼前体以至少5sccm到至多20sccm的流量提供至反应室。在一些实施例中，硼前体以至少5sccm到至多30sccm的流量提供至反应室。在一些实施例中，硼前体以至少5sccm到至多45sccm的流量提供至反应室。在一些实施例中，硼前体以至少10sccm到至多50sccm的流量提供至反应室。在一些实施例中，硼前体以至少1sccm到至多100sccm的流量提供至反应室。在一些实施例中，硼前体以至少5sccm到至多25sccm的流量提供至反应室。在一些实施例中，硼前体以至少15sccm到至多25sccm的流量提供至反应室。
应当理解，本方法可以在任何合适的预清洗之后进行。一种可能的预清洗是气相预清洗，例如产生H-封端硅表面的等离子体清洗。另一种可能的预清洗使用湿化学。例如，可以使用以下顺序：在由NH4OH,H2O2和H2O构成的混合物中进行表面氧化；随后进行冲洗；随后是HF浸渍；随后进行冲洗。合适的HF浸泡包括例如浸泡在由至少0.1体积％到至多1.5体积％的HF水溶液构成的混合物中，例如蒸馏水或去离子水。另外或可替代地，可以使用气相预清洁。
本文还描述了一种系统，该系统包括一个或多个反应室、气体注入系统和控制器，该控制器配置成使该系统执行本文所述的方法。
本文进一步描述了一种场效应晶体管，其包括作为源区、漏区或两者的掺硼硅锗层。通过这里描述的方法沉积掺硼硅锗层。示例性场效应晶体管包括FinFET、栅极环绕晶体管和包括多个晶体管器件的叠层。
本文还描述了一种外延生长掺硼硅锗双层的方法。双层包括低掺杂层和高掺杂层。该方法包括在反应室中或向反应室提供衬底。衬底包括单晶表面，例如单晶硅表面或单晶硅锗表面。该方法还包括在衬底上外延形成低掺杂层。该方法还包括在低掺杂层上外延形成高掺杂层。外延形成低掺杂层包括将衬底暴露于第一硅前体、第一锗前体和第一硼前体。外延形成高掺杂层包括将衬底暴露于第二硅前体、第二锗前体和第二硼前体。当形成低掺杂层和高掺杂层时，衬底保持在至多450℃的温度。第一硅前体和第二硅前体中的至少一种包括卤代硅烷。
在一些实施例中，第一硅前体包括一种或多种如本文所述的硅前体。
在一些实施例中，第一锗前体包括一种或多种如本文所述的硅前体。
在一些实施例中，第一硼前体包含一种或多种如本文所述的硅前体。
在一些实施例中，第二硅前体包括一种或多种如本文所述的硅前体。
在一些实施例中，第二锗前体包括一种或多种如本文所述的硅前体。
在一些实施例中，第二硼前体包含一种或多种如本文所述的硅前体。
在一些实施例中，使用本文所述的方法形成低掺杂层。
在一些实施例中，使用如本文所述的方法形成高掺杂层。
在一些实施例中，第一硅前体基本由硅烷和卤代硅烷构成。
在一些实施例中，第一硅前体基本由SiH4和SiH2Cl2构成。
在一些实施例中，第二硅前体基本由SiH2Cl2构成。
在一些实施例中，第一锗前体和第二锗前体包括GeH4。
在一些实施例中，第一硼前体和第二硼前体包括B2H6。
在一些实施例中，形成低掺杂层包括执行多个沉积-蚀刻循环。沉积-蚀刻循环包括将第一硅前体、第一锗前体和第一硼前体引入反应室的步骤。沉积-蚀刻循环还包括将第一蚀刻气体引入反应室的步骤。换句话说，沉积-蚀刻循环可以包括沉积步骤和蚀刻步骤。合适的沉积-蚀刻循环在本文别处有更详细的描述。
在一些实施例中，形成高掺杂层包括执行多个沉积-蚀刻循环。沉积-蚀刻循环包括将第一硅前体、第一锗前体和第一硼前体引入反应室的步骤。沉积-蚀刻循环还包括将第一蚀刻气体引入反应室的步骤。换句话说，沉积-蚀刻循环可以包括沉积步骤和蚀刻步骤。合适的沉积-蚀刻循环在本文别处有更详细的描述。
在一些实施例中，低掺杂层的厚度为至少5nm到至多100nm，或至少5nm到至多10nm，或至少10nm到至多20nm，或至少20nm到至多50nm，或至少50nm到至多100nm。
在一些实施例中，高掺杂层的厚度为至少5nm到至多100nm，或至少5nm到至多10nm，或至少10nm到至多20nm，或至少20nm到至多50nm，或至少50nm到至多100nm。
在一些实施例中，低掺杂层具有至少0.15毫欧姆·厘米到至多0.30毫欧姆·厘米的电阻率。
在一些实施例中，高掺杂层具有至多0.14毫欧姆·厘米的电阻率，例如至少0.10毫欧姆·厘米到至多0.14毫欧姆·厘米的电阻率。
在第一示例中，参考图1。图1示出了根据本公开的示例性实施例的(例如选择性的)沉积方法100。该方法100包括以下步骤：在反应室内提供衬底(步骤102)，选择性地或非选择性地沉积掺硼硅锗层(步骤104)，可选的蚀刻步骤(步骤108)，可选地重复沉积步骤104和蚀刻步骤108(循环110)，以及结束(步骤112)。
参考图1和图2，在步骤102期间提供的衬底200可以包括包含第一材料(例如(单晶)块体材料202)的第一区域206和包含第二材料(例如非单晶材料204)的第二区域208。第一材料可以包括单晶表面210；第二区域208可以包括非单晶表面212，例如多晶表面或非晶表面。单晶表面210可以是单晶硅表面。另外或可替代地，单晶表面210可以包括单晶硅锗表面。另外或可替代地，单晶表面210可以包括掺硼硅锗表面。另外或可替代地，单晶表面210可以包括掺硼硅锗表面。
非单晶表面212可以包括例如电介质材料，例如氧化物、氮氧化物、氮化物、碳氧化物或碳氧化物氮化物，包括例如氧化硅、氮化硅、氮氧化硅、碳化硅及其混合物，例如SiOC、SiOCN和SiON。
作为非限制性示例，在提供衬底的步骤102期间使用的反应室可以包括沉积系统的反应室，该沉积系统被专门布置用于化学气相沉积。尽管如此，也可以利用其他反应室和替代的化学气相沉积系统来执行本公开的实施例。反应室可以是独立的反应室，或者可以是组合工具的一部分。衬底提供步骤102可以包括在反应室内将衬底加热到期望的沉积温度。在本公开的一些实施例中，衬底提供步骤102包括将衬底加热到小于约450℃的温度，或者甚至加热到小于约400℃的温度。在沉积掺硼硅锗层的步骤104和可选的蚀刻步骤108中，可以保持沉积温度。
图3示出了根据本公开的另外示例性实施例的系统300。系统300可用于执行本文所述的方法和/或形成本文所述的结构或器件部分。
在图示的示例中，系统300包括可选的衬底处理系统302、一个或多个反应室304、气体注入系统306以及可选的设置在反应室304和衬底处理系统302之间的壁308。系统300还可以包括第一气体源310、第二气体源312、第三气体源314、第四气体源316、排气装置326和控制器328。第一至第四气体源中的至少一个包括硅前体源。硅前体可以是乙硅烷。第一至第四气体源中的至少一个包括载气源，例如N2源。第一至第四气体源中的至少一个包括锗前体源。锗前体可以是锗烷。第一至第四气体源中的至少一个包括硼前体源。硼前体可以是乙硼烷。
尽管示出了四个气体源310-316，但系统300可以包括任何合适数量的气体源。气体源310-316可以各自包括例如前体气体，例如这里提到的硅、锗和硼前体，包括这些前体的混合物和/或一种或多种前体与载气的混合物。此外，一个气体源310-316或另一个气体源可以包括蚀刻剂，例如元素卤素，例如氯。气体源310-316可以通过管线318-324耦合到反应室304，每个管线可以包括流量控制器、阀、加热器等。
系统300可以包括任何合适数量的反应室304和衬底处理系统302。此外，一个或多个反应室304可以是或者可以包括错流冷壁外延反应室。
真空源326可以包括一个或多个真空泵。
控制器328可以配置成执行本文所述的各种功能和/或步骤。特别地，控制器328可以配置用于使系统300执行如本文所述的外延生长掺硼硅锗层的方法。
控制器328可以包括一个或多个微处理器、存储元件和/或开关元件，以执行各种功能。虽然图示为单个单元，但控制器328可以替代地包括多个设备。举例来说，控制器328可用于控制气流(例如通过监测来自气体源310-316的前体和/或其他气体的流量和/或控制阀、马达、加热器等)。此外，当系统300包括两个或更多个反应室时，两个或更多个反应室可以耦合到同一/共享控制器。
在反应器系统300的操作期间，诸如半导体晶片(未示出)的衬底从例如衬底处理系统302转移到反应室304。一旦衬底被转移到反应室304，来自气体源310-316的一种或多种气体比如前体、掺杂剂、载气和/或吹扫气体通过气体注入系统306被引入反应室304。气体注入系统306可用于在衬底处理期间计量和控制一种或多种气体(例如来自一种或多种气体源310-316)的气流，并向反应室304内的多个位置提供这种气体的期望流量。
在示例性实施例中，在至少300℃到至多450℃的温度下，例如在360℃的温度下，沉积掺硼硅锗层，该温度由位于用作衬底支撑件的基座中的热电偶测量。二氯硅烷用作硅前体，锗烷用作锗前体，乙硼烷用作硼前体。当单晶硅上的生长(较快)与诸如氮化硅或氧化硅的电介质上的生长(较慢)相比时，在400℃或更低的温度下，该过程可以具有成核延迟，例如5至10nm。相对于电介质，这种成核延迟可以用于在单晶硅上选择性地生长薄的掺硼硅锗层。可替代地，可以使用沉积-蚀刻过程来生长更厚的层，该过程可以是循环的，也可以不是循环的，这取决于沉积层的所需厚度。
在一些实施例中，当使用沉积-蚀刻过程时，可以有利地使用含卤素蚀刻剂，例如含氯蚀刻剂，例如Cl2。注意，这里使用的术语蚀刻剂和蚀刻气体可以互换使用。循环沉积过程可以适当地描述交替的生长脉冲和蚀刻脉冲。在生长脉冲期间，向反应室提供包含二氯硅烷、锗烷和乙硼烷的气体混合物。在蚀刻脉冲期间，包含蚀刻剂的气体混合物提供给反应室。在一些实施例中，生长脉冲和蚀刻脉冲被吹扫分开。在吹扫过程中，可以向反应室提供基本惰性气体或惰性气体的混合物，从而从反应室中去除诸如前体和蚀刻剂的反应物质。
图4中的图a)示出了通过本文所述方法在沟槽中沉积层的透射电子显微镜图像。该沟槽具有底部(100)硅表面和(110)硅侧壁。在底部(100)Si表面和(110)Si侧壁上形成掺硼硅锗层。它的底部相对光滑，在侧壁上观察到一些粗糙。在两个表面取向上都观察到外延生长：掺硼硅锗层在底部(100)Si表面和(110)Si侧壁上都是晶体。使用二氯硅烷作为硅前体，锗烷作为锗前体，乙硼烷作为硼前体，在360℃的衬底温度和60托的压力下沉积该层，该温度通过在反应室中用作衬底支撑件的基座中的热电偶测量。二氯硅烷以375sccm的流量提供给反应室，锗烷以350sccm的流量提供给反应室，乙硼烷以10sccm的流量提供给反应室。上述过程导致在Si(110)侧壁上具有23nm厚度的层，以及在Si(001)底部上具有20nm厚度的层，表明在这两种晶体取向上具有基本相似的生长速率。
图4中的图b)示出了对掺硼硅锗层进行的X射线衍射(XRD)测量，该硅锗层通过本文所述的方法沉积，特别是通过也用于沉积图4中的图a)中所示样品的方法沉积。XRD测量表明具有清晰厚度条纹的清晰SiGeB峰；表明在Si(110)和Si(100)表面上都有高质量结晶层。使用XRD光谱中的Si(044)峰进行Si(110)结晶度测定。生长在Si(100)表面上的该层具有41原子％的表观Ge含量和0.13±0.005毫欧姆·厘米的电阻率，通过薄层电阻测量和用于厚度测量的X射线反射率来测量。因此，这里描述的方法令人惊讶地允许生长具有非常低电阻率的掺硼硅锗层。
应当理解，无论何时提供前体、反应物、载气、吹扫气体等的流量，它们都是为处理300mm晶片的反应器提供的。熟练的技术人员理解，对于其他衬底，可以容易地修改这种流量。
如上所述，发明人认识到，随着CMOS和其他技术的进步，提供可以利用较低外延(EPI)温度的过程变得越来越有用。该较低温度可以在上面提供的任何范围内，最高温度低于450℃,低于420℃,甚至更优选地低于400℃。例如，使用至多400℃的最大EPI温度可能是期望的，以实现各种新颖的集成方案，例如堆叠器件、掩埋电源轨、高k/金属栅极、源极/漏极(S/D)接触层等。
发明人进一步观察到，即使在可以导致在Si(100)晶面上外延生长的条件下，在Si(110)晶面上外延生长单晶材料也是非常具有挑战性的，并且可以使用过程条件的仔细优化来获得平滑且结晶的SiGe层。在本说明书的前面，描述了用于在单晶表面上外延生长掺硼硅锗层的具有较低温度的沉积方法，该方法利用前体例如卤代硅烷，更具体地氯代硅烷，甚至更具体地二氯代硅烷(或“DCS”)作为硅源或前体，并且该方法对于在(110)Si晶面和(100)Si晶面上外延生长硅锗是有用的。
此外，如上所述，发明人认为，在Si前体中包含额外的材料以改善Si(110)侧壁上的生长是有用的。考虑到这种解决方案，如下所述，发明人测试了以中等流量将硅烷(例如SiH4)添加到硅前体(例如DCS)或作为第二Si前体的愿望。测试显示单晶表面(例如Si(110)侧壁)上的掺硼硅锗(SiGe:B)层的生长速率和保持结晶度的能力增加。
基于该测试的结果，将描述方法100的特定实施方式，其可用于通过外延生长获得选择性SiGe:B层，该外延生长使用DCS、硅烷(例如SiH4)和锗前体(例如GeH4或上面列出的另一种Ge前体)作为温度低于450℃的过程的前体，在一些有用实施方式中低于400℃。方法100的该实施方式包括循环沉积和蚀刻步骤104和108以达到期望的厚度，同时保持选择性。方法100还可以包括通常在这里描述的范围内微调(如下所述)过程参数，以使得SiGe:B外延生长在蚀刻后没有任何退化。这些参数包括前体气体流量(例如硼烷前体(例如乙硼烷)流量)、载气流量、压力、蚀刻气体(例如Cl2)流量和蚀刻持续时间。方法100的该实施方式很可能适用于外延SiGe:B S/D和其他应用的预想的未来技术节点。此外，它对氧化物、内部间隔氮化物和SiN具有选择性，这是本领域技术人员所期望的。
为了促进低温(例如400℃或更低，在这里列出的范围内)外延生长过程，可以优选地选择前体，同时也调整过程参数以实现在Si(110)、Si(001)等上SiGe:B生长。特别地，硅源或前体可以是卤代硅烷如DCS与硅烷如SiH4的组合。锗源或前体可以是锗烷，例如GeH4，硼源或前体可以是硼烷，例如B2H6。载气可以是惰性气体、N2、H2等，而蚀刻气体可以是N2中的Cl2等。
在较低温度下(例如400℃或更低)，过程参数可以在以上提供的范围内，一些有用的甚至优化的参数被选择为：(1)硼前体流量可以在1到100sccm的范围内，例如15到25sccm；(2)压力可以保持在10至80托的范围内，例如10至20托的范围内；(3)短沉积持续时间(例如图1的方法100中的步骤104可以具有约30至60秒的持续时间)，这可以使得每个循环生长1.5至3nm；(4)短蚀刻循环(例如图1的方法100中的步骤108)，其可以使用N2中的Cl2持续3至5秒，以在每个循环蚀刻0.5至1nm；(5)Ge含量可以在25到80原子百分比之间变化；以及(6)循环次数(沉积104和/或蚀刻108)可以重复期望次数(或n次)以达到期望厚度。通过调整过程条件，可以成功地实现SiGe:B外延生长，从而在Si(110)和Si(001)上形成具有低表面粗糙度的晶体层。
图5A和5B示出了分别在本文所述的非选择性和选择性过程中沉积的掺硼硅锗层的透射电子显微镜(TEM)显微照片510和520。特别地，示出了具有衬底512和522的环绕栅极(GAA)结构，在衬底上，SiGe:B的层514和524在约或低于约400℃的温度下利用上述前体和调整的参数外延生长，包括使用DCS和SiH4的硅前体。
TEM图像510和520显示，与非选择性过程相比，选择性过程的形态和晶体质量都没有退化。据信，这些结果的获得很大程度上是由于蚀刻条件和其他生长参数和前体的微调。例如，在10次沉积-蚀刻循环中，使用固定为5秒的蚀刻持续时间，可以获得测试结果。测试进一步表明，对于该过程，厚度条纹仍存在，并且在选择性过程蚀刻之后，层电阻率保持在约0.2毫欧姆·厘米，并且低至0.18毫欧姆·厘米。用其他短的沉积和蚀刻持续时间获得了有用的结果，其中该过程看起来相当稳定，包括30秒沉积周期，随后是3秒蚀刻(超过一定数量，例如20个循环)，还包括40秒沉积周期，随后是3秒蚀刻(超过一定数量，例如20个循环)。这种短蚀刻持续时间显示出对于保持良好的结晶度是有用的(如在包括晶体管的制造结构的X射线衍射(XRD)测量中显示的厚度条纹所证明的)。该过程还证明提供了非常光滑的表面形态，例如通过显微镜(如原子力显微镜(AFM))观察，均方根(RMS)＝0.15nm，Zmax＝1.4nm。
图6示出了可以使用这里描述的方法形成的结构600的实施例。结构600包括单晶衬底610。衬底610可以包括例如单晶硅和单晶硅锗中的至少一种。结构600还包括图案化的电介质层620。电介质层620可以包括例如氧化硅和氮化硅中的至少一种。该结构还包括低掺杂层630和高掺杂层640。低掺杂层630和高掺杂层640都基本由掺硼硅锗构成，并且可以使用这里描述的方法生长。低掺杂层可以具有例如约50nm的厚度和约0.2毫欧姆·厘米的电阻率。高掺杂层640可以具有例如约5nm的厚度和0.13毫欧姆·厘米。结构600显示低掺杂和高掺杂硅锗层630、640仅在单晶衬底610上生长，而不在电介质层620上生长。这种区域选择性生长可以使用各种手段来获得，例如蚀刻剂同向流动、沉积-蚀刻循环过程，以及依赖于电介质表面620相对于单晶衬底610的成核延迟。
可能难以生长具有相当高厚度(例如高于10nm)和很少缺陷的高掺杂层。可以相对容易地生长具有相当高厚度(例如高于10nm)和很少缺陷的较低掺杂层。如图6所示的结构可以有利地提供良好的结晶质量和高表面浓度，从而提供低接触电阻，例如低于1e-9欧姆·厘米2的接触电阻率。
在示例性实施例中，可以使用以下过程参数形成低掺杂层：至多400℃的衬底温度；B2H6用作第一硼前体，并以至少1sccm到至多100sccm，例如至少15sccm到至多25sccm的流量提供给反应室；第一硅前体包括二氯硅烷和甲硅烷；第一锗前体包括单锗烷；使用载气，例如包括N2和H2中的至少一种的载气，将硅前体、锗前体和第一硼前体中的一种或多种提供给反应室；反应室保持在至少10托到至多80托的压力，例如至少10托到至多20托的压力；沉积过程包括交替的沉积步骤和蚀刻步骤，其中N2中的Cl2用作蚀刻气体。
在示例性实施例中，可以使用以下过程参数形成高掺杂层：至多400℃的衬底温度；B2H6用作第二硼前体，并以至少1sccm到至多100sccm，例如至少15sccm到至多25sccm的流量提供给反应室；第二硅前体基本由二氯硅烷构成；第二锗前体包括单锗烷；使用载气，例如包括N2和H2中的至少一种的载气，将第二硅前体、第二锗前体和第二硼前体中的一种或多种提供给反应室；反应室保持在至少10托到至多80托的压力，例如至少10托到至多20托的压力；适当地形成高掺杂层可以仅由沉积步骤构成，而没有蚀刻步骤。
在一些实施例中，低掺杂层形成期间的温度和压力中的至少一个等于高掺杂层形成期间的温度和压力。
上述公开的示例实施例不限制本发明的范围，因为这些实施例仅仅是本发明实施例的示例，本发明的范围由所附权利要求及其法律等同物来限定。任何等同的实施例都在本发明的范围内。实际上，除了在此示出和描述的那些之外，本公开的各种修改例如所描述的元件的可替换的有用组合对于本领域技术人员来说从描述中会变得显而易见。这种修改和实施例也旨在落入所附权利要求的范围内。

Claims (20)

1.一种外延生长掺硼硅锗层的方法，包括：
在反应室中提供包括单晶表面的衬底；
将衬底暴露于反应室中的硅前体、锗前体和硼前体，从而在单晶表面上外延生长掺硼硅锗层；以及
当将衬底暴露于硅前体、锗前体和硼前体时，将衬底保持在至多450℃的温度，
其中硅前体包含卤代硅烷。
2.根据权利要求1所述的方法，其中，所述衬底保持在至少300℃到至多450℃的温度下。
3.根据权利要求1或2所述的方法，其中，所述硅前体包括氯硅烷。
4.根据权利要求3所述的方法，其中，所述氯硅烷包括二氯硅烷。
5.根据权利要求1至4中任一项所述的方法，其中，所述反应室保持在至少5托到至多160托的压力下。
6.根据权利要求1至5中任一项所述的方法，其中，所述衬底包括第一表面和第二表面，其中，所述第一表面是单晶表面，其中，所述第二表面是电介质表面，并且其中，所述掺硼硅锗层选择性地外延生长在所述第一表面上。
7.根据权利要求6所述的方法，其中，寄生掺硼硅锗生长在所述第二表面上，并且其中，该方法还包括以下步骤：
将衬底暴露于蚀刻气体，从而蚀刻生长在第二表面上的寄生掺硼硅锗。
8.根据权利要求7所述的方法，包括多个沉积-蚀刻循环，沉积-蚀刻循环包括以下步骤：
将硅前体、锗前体和硼前体引入反应室；以及
将蚀刻气体引入反应室。
9.根据权利要求8所述的方法，其中，所述蚀刻气体包括卤素。
10.根据权利要求6至9中任一项所述的方法，其中，所述第二表面选自由以下构成的列表：氧化硅表面、氮化硅表面、碳氧化硅表面、氮氧化硅表面、氧化铪表面、氧化锆表面和氧化铝表面。
11.根据权利要求1至10中任一项所述的方法，其中，所述锗前体包括锗烷。
12.根据权利要求1至11中任一项所述的方法，其中，所述硼前体包括硼烷。
13.根据权利要求1至12中任一项所述的方法，其中，所述硅前体包括卤代硅烷和硅烷。
14.根据权利要求1至13中任一项所述的方法，其中，所述掺硼硅锗层具有至多0.2毫欧姆·厘米的电阻率。
15.根据权利要求1至14中任一项所述的方法，其中，所述单晶表面包括Si(110)或Si(001)。
16.一种外延生长掺硼硅锗双层的方法，该双层包括低掺杂层和高掺杂层，该方法包括：
-在反应室中提供包括单晶表面的衬底；
-在衬底上外延形成低掺杂层，
-在低掺杂层上外延形成高掺杂层，
-其中，外延形成低掺杂层包括将衬底暴露于第一硅前体、第一锗前体和第一硼前体；
-其中，外延形成高掺杂层包括将衬底暴露于第二硅前体、第二锗前体和第二硼前体；
-其中，在形成低掺杂层和形成高掺杂层时，衬底保持在至多450℃的温度下；并且
-其中，第一硅前体和第二硅前体中的至少一种包括卤代硅烷。
17.根据权利要求16所述的方法，其中，使用根据权利要求1至15中任一项所述的方法形成所述低掺杂层。
18.根据权利要求16或17所述的方法，其中，使用根据权利要求1至15中任一项所述的方法形成所述高掺杂层。
19.一种系统，包括一个或多个反应室、气体注入系统和控制器，所述控制器配置用于使所述系统执行根据权利要求1至18中任一项所述的方法。
20.一种场效应晶体管，包括作为源区或漏区中的至少一个的掺硼硅锗层，其中掺硼硅锗层通过根据权利要求1至19中任一项所述的方法沉积。
CN202210522460.5A 2021-05-17 2022-05-13 沉积含硼硅锗层的方法 Pending CN115369377A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163189348P 2021-05-17 2021-05-17
US63/189,348 2021-05-17
US202163243809P 2021-09-14 2021-09-14
US63/243,809 2021-09-14
US202163256759P 2021-10-18 2021-10-18
US63/256,759 2021-10-18

Publications (1)

Publication Number Publication Date
CN115369377A true CN115369377A (zh) 2022-11-22

Family

ID=83998504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210522460.5A Pending CN115369377A (zh) 2021-05-17 2022-05-13 沉积含硼硅锗层的方法

Country Status (4)

Country Link
US (1) US11946157B2 (zh)
KR (1) KR20220155909A (zh)
CN (1) CN115369377A (zh)
TW (1) TW202248476A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069264A (zh) * 2004-12-01 2007-11-07 应用材料股份有限公司 具有选择性气体供应的选择性外延制程
CN101404250A (zh) * 2007-10-05 2009-04-08 应用材料股份有限公司 硅碳外延层的选择性形成
TW201324589A (zh) * 2009-08-06 2013-06-16 Applied Materials Inc 選擇性沉積磊晶層的方法
CN110783171A (zh) * 2018-07-30 2020-02-11 应用材料公司 在低温下的选择性硅锗外延的方法
US20210118679A1 (en) * 2019-10-17 2021-04-22 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
FR3057102A1 (fr) * 2016-10-05 2018-04-06 Stmicroelectronics Sa Procede de depot par epitaxie en phase gazeuse
US10049936B2 (en) * 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
US11195951B2 (en) * 2018-11-27 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with self-aligned wavy contact profile and method of forming the same
US11482533B2 (en) * 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069264A (zh) * 2004-12-01 2007-11-07 应用材料股份有限公司 具有选择性气体供应的选择性外延制程
CN101404250A (zh) * 2007-10-05 2009-04-08 应用材料股份有限公司 硅碳外延层的选择性形成
TW201324589A (zh) * 2009-08-06 2013-06-16 Applied Materials Inc 選擇性沉積磊晶層的方法
CN110783171A (zh) * 2018-07-30 2020-02-11 应用材料公司 在低温下的选择性硅锗外延的方法
US20210118679A1 (en) * 2019-10-17 2021-04-22 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material

Also Published As

Publication number Publication date
US11946157B2 (en) 2024-04-02
TW202248476A (zh) 2022-12-16
KR20220155909A (ko) 2022-11-24
US20220364262A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11495459B2 (en) Methods for selective deposition using a sacrificial capping layer
JP5295344B2 (ja) シリコン含有膜の選択的堆積
TWI520227B (zh) 高產率循環磊晶沈積與蝕刻方法
US7863163B2 (en) Epitaxial deposition of doped semiconductor materials
TWI404123B (zh) 半導體膜之選擇性磊晶成長
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
US20210391172A1 (en) Method for depositing boron containing silicon germanium layers
US20210375622A1 (en) Method for depositing boron and gallium containing silicon germanium layers
US11946157B2 (en) Method for depositing boron containing silicon germanium layers
TW202240012A (zh) 膜沉積系統及方法
US20230245888A1 (en) Methods of forming silicon germanium structures
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
US20240006176A1 (en) Method of forming p-type doped silicon-germanium layers and system for forming same
CN116978775A (zh) 在表面上选择性地形成晶体掺硼硅锗的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination