TW201324589A - 選擇性沉積磊晶層的方法 - Google Patents

選擇性沉積磊晶層的方法 Download PDF

Info

Publication number
TW201324589A
TW201324589A TW102106039A TW102106039A TW201324589A TW 201324589 A TW201324589 A TW 201324589A TW 102106039 A TW102106039 A TW 102106039A TW 102106039 A TW102106039 A TW 102106039A TW 201324589 A TW201324589 A TW 201324589A
Authority
TW
Taiwan
Prior art keywords
source
gas
substrate
layer
process chamber
Prior art date
Application number
TW102106039A
Other languages
English (en)
Inventor
Zhi-Yuan Ye
Saurabh Chopra
Yi-Hwan Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201324589A publication Critical patent/TW201324589A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/929—Eutectic semiconductor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在此提供一種用於選擇性沉積磊晶層的方法。在一些實施例中，提供具有一單晶第一表面以及一非單晶第二表面的一基材；將該基材暴露至一沉積氣體，以沉積一層於該第一及第二表面上，該層包含沉積於該第一表面上的一第一部份以及沉積於該第二表面上的一第二部份；以及，將該基材暴露至一蝕刻氣體，該蝕刻氣體包含一第一氣體及一第二氣體，該第一氣體包含氫及一鹵素，該第二氣體包含三族、四族或五族元素中的至少一者，以一較蝕刻該層之該第二部份慢的速率選擇性蝕刻該層之該第一部份。在一些實施例中，蝕刻氣體包含氯化氫（HCl）及鎵烷（GeH4）。

Description

選擇性沉積磊晶層的方法
本發明之實施例大體上關於處理基材之方法。
典型的選擇性磊晶製程涉及沉積反應以及蝕刻反應。沉積反應使磊晶層形成於基材的單晶表面上，而多晶層及/或非晶層形成於非單晶表面上，例如沉積在基材頂上的圖案化介電層。蝕刻反應以不同速率移除磊晶層與單晶層及/或非晶層，提供能導致磊晶材料沉積以及多晶材料的限制沉積或無沉積的淨選擇性製程。
當元件的臨界尺寸持續縮小，諸如此述的示範性方法的選擇性磊晶沉積方法需要較低的處理溫度(例如約攝氏600度以下)。不幸的是，發明人已經觀察到一般的蝕刻氣體無法於此溫度下在磊晶層與單晶層及/或非晶層之間提供適合的選擇性裕度(window)。當已發現一些蝕刻氣體混合物能提供適合的選擇性裕度時，此類氣體混合物在實質上大於用在沉積反應的壓力的處理壓力下操作。因此，製程處理量由於處理壓力間的差距而受到負面影響。
在此提供用於選擇性沉積磊晶層的方法。在一些實 施例中，提供具有一單晶第一表面以及一非單晶第二表面的一基材；將該基材暴露至一沉積氣體，以沉積一層於該第一及第二表面上，該層包含沉積於該第一表面上的一第一部份以及沉積於該第二表面上的一第二部份；以及，將該基材暴露至一蝕刻氣體以用一較蝕刻該層之該第二部份慢的速率選擇性蝕刻該層之該第一部份，該蝕刻氣體包含一第一氣體及一第二氣體，該第一氣體包含氫及鹵素，該第二氣體包含三族、四族或五族元素中的至少一者。在一些實施例中，蝕刻氣體包含氯化氫(HCl)及鎵烷(GeH4)。
該發明的方法能用在製造半導體元件中。在一些實施例中，製造半導體元件的方法包括：形成具有一非單晶表面的一閘極堆疊於一基材上；於該閘極堆疊的相對側上蝕刻該基材以界定一通道區域，其中形成於該基材中之該被蝕刻之區域具有單晶表面；將該基材與閘極堆疊暴露至一沉積氣體以沉積一層於該非單晶及單晶表面上，該層具有沉積於該單晶表面上的一第一部份以及沉積於該非單晶表面上的一第二部份；以及，將該基材及閘極堆疊暴露至一蝕刻氣體，以用一較蝕刻該層之該第二部份慢的速率選擇性蝕刻該層之該第一部份，而在該基材之該被蝕刻之區域內形成源極/汲極區域，該蝕刻氣體包含一第一氣體及一第二氣體，該第一氣體包含氫及鹵素，該第二氣體包含三族、四族或五族元素中的至少一者。
在一些實施例中，用於處理一基材的一設備可包括：一製程腔室，其具有一基材支撐件配置於其中；一沉積 氣體源，其耦接至該製程腔室；一蝕刻氣體源，其耦接至該製程腔室，該蝕刻氣體源包括氫氣與鹵素氣體源，以及三族、四族或五族元素氣體源；一能量控制源，以維持該基材於高達攝氏600度的溫度；以及一排氣系統，耦接該製程腔室以控制該製程腔室中的壓力。
其他及進一步之本發明實施例於下文中描述。
100‧‧‧方法
102-108‧‧‧步驟
202‧‧‧基材
204‧‧‧單晶第一表面
206‧‧‧第二表面
208‧‧‧半導體層
210‧‧‧圖案化介電層
212‧‧‧層
214‧‧‧第一部份
216‧‧‧第二部份
218‧‧‧蝕刻氣體
300‧‧‧方法
302-310‧‧‧步驟
400‧‧‧示範性元件
402‧‧‧基材
403‧‧‧場隔離區域
404‧‧‧p型區域
405‧‧‧第一表面
406‧‧‧閘極介電層
408‧‧‧閘極電極
409‧‧‧第一表面
410‧‧‧側壁間隔物
411‧‧‧第一表面
412‧‧‧被蝕刻之區域
414‧‧‧單晶表面
416‧‧‧通道
420‧‧‧第一部份
422‧‧‧第二部份
424‧‧‧第三部份
426‧‧‧源極/汲極區域
450‧‧‧閘極堆疊
452‧‧‧非單晶表面
500‧‧‧半導體基材製程腔室
502‧‧‧上部部份
504‧‧‧下部部份
506‧‧‧蓋
508‧‧‧夾箝環
510‧‧‧腔室主體
512‧‧‧基底板
514‧‧‧製程氣體進氣通口
516‧‧‧襯墊
518‧‧‧排氣通口
520‧‧‧包殼
521‧‧‧基底板組件
522‧‧‧預熱環
524‧‧‧基材支撐件
525‧‧‧基材
526‧‧‧基材舉升桿
527‧‧‧墊
528‧‧‧舉升銷
529‧‧‧基座
530‧‧‧支撐系統
532‧‧‧下部圓頂
534‧‧‧支撐托架
536、552‧‧‧上部燈
538、554‧‧‧下部燈
540‧‧‧控制器
542‧‧‧中央處理單元
544‧‧‧記憶體
546‧‧‧支援電路
556、558‧‧‧高溫計
560‧‧‧基材舉升組件
561‧‧‧舉升銷模組
562‧‧‧第一開口
564‧‧‧基材支撐件組件
566‧‧‧支撐銷
680‧‧‧群集工具
681‧‧‧微處理器控制器
682‧‧‧箭頭
683‧‧‧前端環境
684‧‧‧負載鎖定腔室
685‧‧‧晶圓盒裝載機
687‧‧‧晶圓盒
參考某些在附圖中繪示的說明性實施例，可得到前文簡要總結及詳細論述的本發明之實施例。然而應注意，附圖只繪示本發明的典型實施例，因本發明允許其他同等有效的實施例，故不將該等圖式視為其範圍之限制。
第1圖描繪根據本發明之一些實施例用於在基材上選擇性沉積磊晶層的方法之流程圖。
第2A圖至第2D圖繪示根據第1圖中所呈現的方法之一些實施例製造半導體結構的階段。
第3圖描繪根據本發明之一些實施例製造半導體元件之方法的流程圖。
第4A圖至第4C圖繪示根據第3圖中所呈現的方法之一些實施例製造半導體結構的階段。
第5圖繪示根據本發明之實施例之磊晶沉積腔室。
第6圖繪示根據本發明之實施例之群集工具。
為清楚起見，如可能則使用同一元件符號指定各圖中共通的同一元件。為清楚闡明起見，該等圖式不按比例尺繪製且可能經過簡化。應認知到在一實施例中的特徵可有利 地結合其他實施例中而無須進一步記敘。
在此提供選擇性沉積磊晶層的方法。本發明之方法有利地提供在低溫下(例如約攝氏600度以下)形成於基材表面上的磊晶層與非晶層及/或多晶層之，間的適合的選擇性裕度。
第1圖描繪根據本發明之一些實施例用於在基材上選擇性沉積磊晶層的方法100之流程圖。於下文中針對第2圖及第3圖描述方法100，其描繪根據本發明之一些實施例之製造半導體結構的階段。方法100可在任何裝設以供選擇性磊晶沉積的適合之製程腔室中執行，諸如下文中描繪於第4圖的示範性磊晶沉積腔室。本發明之方法100可為例如半導體元件之多步驟製造製程的一部份。據此，示範性沉積腔室可耦接群集工具，諸如下文中描繪於第5圖的群集工具。舉例而言，該群集工具可包括額外的製程腔室以供製造半導體元件，諸如裝設以供電漿蝕刻、電漿沉積、物理氣相沉積(PVD)、化學氣相沉積(CVD)、氧化之腔室，或任何製造半導體元件所需之適合的腔室。
方法100始於102，其為提供具有單晶第一表面204以及第二表面206的基材202(如第2A圖所繪)。第二表面206可有別於第一表面204。在一些實施例中，第二表面206包含非晶型或多晶型表面之至少一種。
基材202可進一步包含半導體層208，該層具有形成於其上的一圖案化介電層210。半導體層208可包含單晶第一 表面204。在一些實施例中，單晶第一表面204橫跨整個半導體層208(如第2A圖所繪)。在一些實施例中，單晶第一表面204僅橫跨半導體層208的一部份(圖中未示)。舉例而言，一部份可包括單晶第一表面204的至少一些暴露部份(例如，不被介電層210所覆蓋的部份)。
圖案化介電層210可包含第二表面206。圖案化介電層使至少一部份單晶第一表面204暴露(例如，不被介電層210覆蓋)。介電層的圖案化可為期望形成半導體元件或積體電路等之任何適合的圖案。
半導體層可包含任何適合的半導體材料及/或用以形成半導體結構之半導體材料之組合。舉例而言，半導體層可包含一種以上的材料，該等材料諸如結晶矽(例如，Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、摻雜或無摻雜之多晶矽、摻雜或無摻雜之矽晶圓、圖案化或無圖案化晶圓、摻雜矽、鍺、砷化鎵或其他適合的半導體材料。在一些實施例中，半導體層為矽(Si)、n型摻雜矽(n-Si)或p型摻雜矽(p-Si)中之至少一者。
圖案化介電層210可包含任何適合的介電材料及/或用以形成半導體結構之介電材料之組合。舉例而言，介電層210可包含一種以上的介電材料，諸如二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、二氧化鉿(HfO2)、三氧化二鋁(Al2O3)、未摻雜的矽酸鹽玻璃(USG)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、碳摻雜之氮化矽(SiN：C)、矽酸鉿(HfSiOx)或任何具有至少一表面包含至 少非晶或多晶表面之適合的介電材料。介電層210可形成例如至少一部份的閘極介電層、間隔物或一般使用介電材料形成之半導體元件的其他適合的部件。
在104，基材202暴露至沉積氣體以沉積一層212於半導體層208之單晶第一表面204之暴露部份以及圖案化介電層210的第二表面206上(如第2B圖所示)。層212包括第一部份214(其沉積於單晶第一表面204之頂上)以及第二部份216(其沉積於第二表面206之頂上)。在一些實施例中，第一部份214包含磊晶層(例如，結晶層)。如此處所用，磊晶層是指單一晶體層(例如，結晶層或單晶層)，其晶體結構匹配磊晶層所沉積於其上的表面(例如單晶第一表面204)之晶體結構。磊晶層可與非晶層(例如，具有無長範圍規則之一層)或多晶層(例如，具有在尺寸及結晶方向上變化之多重晶域的一層)有所區別。在一些實施例中，第二部份216包含非晶層或多晶層中至少一者。
層212可包含任何適合的元素及/或能夠形成結晶層(例如第一部份214)及非晶層或多晶層(例如第二部份216)中至少一者的元素之組合。適合的元素可包括矽(Si)以及視情況任選的鍺(Ge)、碳(C)、磷(P)、硼(B)、砷(As)、氮(N)、銻(Sb)、鎵(Ga)或鋁(Al)等之一者以上。在一些實施例中，沉積層212可包含n型摻雜含矽材料或者p型摻雜含矽材料。在一些實施例中，沉積層212包含n型摻雜含矽材料，其具有摻質之高摻雜程度，為約5x1019原子/cm3以上，或介於2x1020原子/cm3至約3x1020原子/cm3之間，或 介於約1x1020原子/cm3至約6x1020原子/cm3之間。在一些實施例中，層212為n型摻雜碳化矽(SiC)，其中n型摻質為磷(P)，其被摻雜至3x1020原子/cm3之程度。
沉積氣體可包括任何需要上文所述之沉積層212的適合的製程氣體之組合。舉例而言，沉積氣體可包含矽源、視情況任選的第二元素源(諸如碳源或鍺源等)、以及亦視情況任選的載氣。沉積氣體可進一步包括摻質源以提供諸如硼(B)、砷(As)、磷(P)、鎵(Ga)及/或鋁(Al)的摻質。在一些實施例中，例如當沉積n型摻雜含矽層(諸如具有磷(P)摻質的碳化矽(SiC)層)時，沉積氣體可包括矽源、碳源、磷源以及視情況任選的載氣。
可以約5 sccm至約500 sccm，或約10 sccm至約300 sccm，或約50 sccm至約200 sccm(例如約100 sccm)之速率將矽源提供進入製程腔室。在一些實施例中，矽烷可以約60 sccm的流速流入。示範性矽源包括矽烷、鹵化矽烷以及有機矽烷。矽烷包括單矽烷(SiH4)以及具有經驗式SixH(2x+2)的高級矽烷，諸如二矽烷(Si2H6)、三矽烷(Si3H8)、四矽烷(Si4H10)以及五矽烷(Si5H12)，以及其他矽烷。鹵化矽烷包括具有經驗式X'ySixH(2x+2-y)之化合物，其中X'=F、Cl、Br或I，諸如六氯二矽烷(Si2Cl6)、四氯矽烷(SiCl4)、二氯矽烷(Cl2SiH2)以及三氯矽烷(Cl3SiH)。有機矽烷包括具有經驗式RySixH(2x+2-y)的化合物，其中R=甲基、乙基、丙基或丁基，諸如甲基矽烷((CH3)SiH3)、二甲基矽烷((CH3)2SiH2)、乙基矽烷((CH3CH2)SiH3)、甲基二矽烷((CH3)Si2H5)、二甲基二矽烷 ((CH3)2Si2H4)以及六甲基二矽烷((CH3)6Si2)。已發現有機矽烷化合物在將碳結合至沉積層(例如碳化矽層)的實施例中為有利的矽源以及碳源。
矽源可與載氣一併提供。載氣之流率可為約1 slm(每分鐘標準公升)至約100 slm(例如約5 slm至約75 slm)，更特定為約10 slm至約50 slm，例如約10 slm。載氣可包括氮(N2)、氫(H2)、氬、氦以及其組合。可基於沉積期間所使用的前驅物及/或製程溫度選擇載氣。在104之沉積步驟及蝕刻步驟(如後文所論述)之每一步驟中，載氣可徹底相同。然而，在一些實施例中，在不同步驟中可使用不同載氣。在一實施例中，含氬(Ar)載氣中的甲基矽烷((CH3)SiH3)用做為含矽源以及載氣之組合。
氮(N2)可在特徵為低溫(例如<800℃)製程被利用做為載氣。氮在低溫沉積製程期間維持惰性。因此，氮不會於低溫製程期間結合至沉積層212。亦然，氮載氣不會像氫載氣般形成氫末端的表面。藉由吸附氫載氣於基材表面上所形成氫末端的表面會抑制沉積層212的生長速率。進一步言之，低溫製程可取得使用氮作為載氣之在經濟上的優勢，因為氮比氫、氬或氦便宜。儘管經濟上具優勢，然而在一些實施例中，使用氬做為載氣。
除了矽源及載氣外，沉積氣體可進一步包括第二元素源。第二元素源可包括碳源及/或鍺源。舉例而言，可在與矽源及載氣之沉積期間添加碳源以形成含矽層，諸如碳化矽(SiC)層。可以約0.1 sccm至約40 sccm、或約3 sccm至約25 sccm、或約5 sccm至約25 sccm(例如約10 sccm)之流率提供碳源。碳源可在氬或氮氣中稀釋(例如，在載氣中約5%的碳源氣體)並且以總流率約750 sccm流，入。示範性碳源可包括乙基、丙基、丁基之有機矽烷、烷類、烯類及炔類。此類碳源包括甲基矽烷(CH3SiH3)、二甲基矽烷((CH3)2SiH2)、乙基矽烷(CH3CH2SiH3)、甲烷(CH4)、乙烯(C2H4)、乙炔(C2H2)、丙烷(C3H8)、丙烯(C3H6)、丁炔(C4H6)以及其他者。沉積層212的碳濃度可為約200 ppm至約5原子百分比，或約1原子百分比至約3原子百分比，例如約1.5原子百分比。在一些實施例中，在沉積層212內碳濃度可遞變，例如，接近單晶第一表面204及第二表面206具有較低的碳濃度，而在接近沉積層212之末端表面有較大的碳濃度。或者，在沉積期間可添加鍺源及碳源二者與矽源及載氣一起進入沉積腔室，以形成含矽層，諸如矽鍺碳層。
或者，第二元素源可為鍺源，其與矽源及載氣一起添加以形成含矽層，諸如矽鍺(SiGe)層。可以約0.1 sccm至約20 sccm，或約0.5 sccm至約10 sccm，或約1 sccm至約5 sccm(例如約2 sccm)之流率提供鍺源。鍺源可包括鍺烷(GeH4)，更高級的鍺烷或有機鍺烷。更高的鍺烷包括具有經驗式GexH(2x+2)的化合物，諸如二鍺烷(Ge2H6)、三鍺烷(Ge3H8)及四鍺烷(Ge4H10)及其他者。有機鍺烷包括諸如甲基鍺烷((CH3)GeH3)、二甲基鍺烷((CH3)2GeH2)、乙基鍺烷((CH3CH2)GeH3)、甲基二鍺烷((CH3)Ge2H5)、二甲基二鍺烷((CH3)2Ge2H4)及六甲基二鍺烷((CH3)6Ge2)之化合物。已發現鍺 烷與有機鍺烷化合物在結合鍺及碳至沉積的含矽化合物(即矽鍺與矽鍺碳化合物)之實施例中為有利的鍺源及碳源。沉積層212中的鍺濃度可為約1原子百分比至約30原子百分比，例如約20原子百分比。鍺濃度在沉積層212中可為遞變，例如，在接近單晶第一表面204及第二表面206處具有較高的鍺濃度，而在接近沉積層212之末端表面處具有較低的鍺濃度。
沉積氣體可進一步包括摻質源以提供元素摻質，諸如硼(B)、砷(As)、磷(P)、鎵(Ga)或鋁(Al)。可利用摻質以提供具有各種導電特性的沉積層212，諸如電子元件所需之控制及期望路徑中的直接電子流。沉積層可以特定摻質摻雜而達成期望的導電特性。舉例而言，包含碳化矽材料的沉積層212可以n型的諸如磷、銻及/或砷摻雜達到約1020原子/cm3至約1021原子/cm3之濃度。在一些實施例中，摻質之摻雜程度超過約2x1020原子/cm3。
在沉積期間可以約0.1 sccm至約20 sccm，或約0.5 sccm至約10 sccm，或約1 sccm至約5 sccm(例如約3 sccm)之流率提供摻質源。摻質源可包括胂(AsH3)、磷烷(PH3)及烷基磷烷，諸如具有經驗式RxPH(3-x)者，其中R=甲基、乙基、丙基或丁基，且x=1、2或3。烷基磷烷包括三甲基磷烷((CH3)3P)、二甲基磷烷((CH3)2PH)、三乙基磷烷((CH3CH2)3P)以及二乙基磷烷((CH3CH2)2PH)。鋁及鎵摻質源可包括烷基化及鹵化衍生物，諸如具有經驗式RxMX(3-x)者，其中M=鋁或鎵，R=甲基、乙基、丙基或丁基，X=氯或氟，且x=0、1、2 或3。鋁及鎵摻質源的範例包括三甲基鋁((CH3)3Al)、三乙基鋁((CH3CH2)3Al)、三乙基氯化鋁((CH3)2AlCl)、三氯化鋁(AlCl3)、三甲基鎵((CH3)3Ga)、三乙基鎵((CH3CH2)3Ga)、三乙基氯化鎵((CH3)2GaCl)及氯化鎵(AlGa3)。
可提供沉積氣體至基材202以在沉積期間於適合維持層品質與期望臨界尺寸的沉積溫度與壓力下形成沉積層212。大體而言，在沉積期間，沉積溫度可維持於約600℃以下，或介於約500至約600℃之間，或例如575℃。沉積壓力可維持在約0.1 Torr至50 Torr之間，或約30至約80 Torr之間。在一些實施例中，沉積壓力維持於約10 Torr。
沉積期間，基材202可暴露至沉積氣體達約0.5秒至約30秒、或約1秒至約20秒、或約5秒至約10秒之間的沉積歷程。在一些實施例中，沉積歷程為約10至約11秒。沉積歷程可相關於用於蝕刻步驟(如下文於106所述)的蝕刻歷程而決定，並且相關於沉積製程中所用的特定沉積源氣體及溫度而決定。
在一些實施例中，沉積製程終結後，製程腔室以沖洗氣體或載氣沖淨，及/或可以真空泵抽空製程腔室。沖洗及/或抽空製程移除過剩的沉積氣體、反應副產物以及其他污染物。在示範性實施例中，製程腔室可藉由流入約5 slm之載氣沖洗約10秒。沉積與沖洗之循環可重複數個循環。在一些實施例中，沉積和沖洗循環重複至高達約90次。
在106，基材202可暴露至蝕刻氣體218，以用比蝕刻沉積在第二表面206上的第二部份216慢的速率選擇性蝕刻 沉積在單晶第一表面204上的沉積層212的第一部份214(如第2C圖所繪示)。在106的蝕刻製程可與104的沉積製程同時或交替執行，以選擇性形成磊晶層(例如第一部份214)於單晶表面204上。
蝕刻氣體218包括第一氣體及第二氣體。第一氣體包含氫氣及含鹵素氣體。在一些實施例中，第一氣體包含氯化氫(HCl)、氟化氫(HF)、溴化氫(HBr)或碘化氫(HI)中之至少一者。在一些實施例中，第一氣體為氯化氫。發明人已發現包括含氫及鹵素的第一氣體(例如HCl)之蝕刻氣體可實質上改善相對沉積層212之第一部份214(例如結晶層)的第二部份216(例如，非晶層或多晶層)蝕刻選擇性。一些實施例中，蝕刻氣體218可具有在約2：1至約10：1之間或高達約10：1的沉積層之第二部份的蝕刻選擇性。
第一氣體提供改善的選擇性裕度，而發明人已發現僅使用第一氣體的蝕刻製程需要處理壓力為至少約100 Torr，或至少約為104中沉積製程的處理壓力的10倍。據此，因需要改變104之沉積步驟及106之蝕刻步驟之間的處理壓力，而使製程處理量減緩。進一步言之，為了達成更高的處理壓力，需要大量的第一氣體，例如約每基材700公升。發明者已發現進一步包含第二氣體的蝕刻氣體會出乎意料且大幅降低蝕刻所需的處理壓力，同時維持沉積層212之第二部份216的期望蝕刻選擇性。
第二氣體可包含元素週期表中三族、四族或五族金屬之至少一者。在一些實施例中，第二氣體包含鍺烷(GeH4)、 氯化鍺(GeCl4)、硼烷(BH3)、三氯化硼(BCl3)、磷烷(PH3)、三氯化磷(PCl3)或五氯化磷(PCl5)之至少一者。在一些實施例中，第二氣體包含鍺烷(GeH4)。在一些實施例中，第二氣體進一步包括載氣，諸如氬(Ar)、氦(He)、氪(Kr)或氖(Ne)等。在一些實施例中，第二氣體包含GeH4以及載氣，其中GeH4為第二氣體之1原子百分比。
一些實施例中，可以介於約50至約5000 sccm之間，或約750 sccm的總流率提供蝕刻氣體218。可以介於約10至約2500 sccm，或約250 sccm的流率提供第一氣體。在一些實施例中，第一氣體包含HCl，以約250 sccm之流率提供。可以介於約10至約2500 sccm，或約500 sccm之流率提供第二氣體。在一些實施例中，以約500 sccm之流率提供第二氣體。蝕刻氣體218可進一步包括惰氣，例如氮氣(N2)等。可以介於約0.5至約10 slm或約3 slm之流率提供惰氣。在一些實施例中，蝕刻氣體包含以約250 sccm提供的HCl、以約500 sccm提供的1%的GeH4以及以約3 slm提供的N2。
可提供蝕刻氣體218至基材202以在實質上相等於在104之沉積期間所用的溫度及壓力下蝕刻沉積層212。大體而言，蝕刻溫度可維持在600℃以下，或介於約500℃至約600℃之間，或例如約575℃。蝕刻壓力可維持在約0.1 Torr至150 Torr之間，或約30至約120 Torr之間。在一些實施例中，蝕刻壓力維持在約80 Torr。
在蝕刻製程期間，基材202可暴露至蝕刻氣體達約0.5秒至約30秒，或約1秒至約20秒，或約5秒至約10秒的 蝕刻歷程。在一些實施例中，蝕刻歷程約10至約11秒。蝕刻歷程可相關於用於沉積步驟(如上文中於104所論述)的沉積歷程，及/或相關於蝕刻製程中所用的特定蝕刻氣體及溫度而決定。
在一些實施例中，蝕刻製程終結後，製程腔室可以沖洗氣體或載氣沖淨及/或可以真空泵抽空製程腔室。沖洗及/或抽空製程移除過剩的蝕刻氣體、反應副產物以及其他污染物。在示範性實施例中，製程腔室可藉由流入約5 slm之載氣沖洗約10秒。沉積與沖洗之循環可重複數個循環。在一些實施例中，沉積和沖洗循環重複至高達約90次。
在前文所論述的蝕刻壓力與溫度條件下，蝕刻氣體218提供介於約2：1至約10：1的用於第二部份(例如，非晶層或多晶層)之蝕刻選擇性。在一些實施例中，使用蝕刻氣體218而獲得約200埃/分(Angstroms/minute)的非晶層(例如第二部份216)之蝕刻速率。在一些實施例中，使用蝕刻氣體218而獲得約25埃/分的結晶層(例如第一部份214)之蝕刻速率。
當沉積層212的第二部份216已經從第二表面206選擇性移除而磊晶層(例如沉積層212的第一部份214)以期望之厚度留在基材202之單晶第一表面204上時(如第2D圖所繪)，方法100大體上終止。如前文所論述，可同時執行或交替執行沉積步驟與蝕刻步驟，以達成選擇性沉積至期望厚度的磊晶層。在一些實施例中，磊晶層的期望厚度可介於約25至約150 nm之間。
舉例而言，視情況於108，方法100可進一步包括重複將基材202暴露至沉積氣體及蝕刻氣體之反覆程序，以選擇性沉積磊晶層達期望厚度。根據在此提供之教示而修改的示範性交替沉積與蝕刻步驟揭露於共同讓渡的美國專利7,312,128號文件，其在2007年12月25日頒發給Yihwan Kim等人，其標題為”Selective Epitaxy Process With Alternating Gas Supply”，其全文在此併入做為參考。或者，可同時提供沉積氣體與蝕刻氣體，直到獲得期望的厚度。
第3圖描繪製造半導體元件之方法300的流程圖。方法300在104之沉積、106之蝕刻及108之視情況任選的反覆程序上可實質上類似於方法100。例如，可利用方法300以選擇性沉積半導體元件(諸如半導體元件400)中的源極/汲極區域。就第4A圖至第4C圖而言，其描述方法300，描繪選擇性沉積元件400中的源極/汲極區域之階段。
舉例而言，元件400可為互補式金氧半導體(CMOS)元件，諸如含矽金氧場效電晶體(MOSFET)元件。此類MOSFET電晶體可包括p型通道MOS電晶體，以及n型通道MOS電晶體。PMOS電晶體具有p型源極/汲極區域，其由n型通道隔開(例如，電洞負責導通介於源極/汲極區域之間的通道)。NMOS電晶體具有n型源極/汲極區域，其由p型通道隔開(例如，電子負責導通介於源極/汲極區域之間的通道)。於下文中根據NMOS電晶體描述示範性元件400，然而，發明方法300可類似地應用至PMOS電晶體，以及任何適合的半導體元件。元件400包括具有基材402，於該基材上配置有閘極堆疊 450。
方法300起始於302，即，形成具有非單晶形表面452之閘極堆疊450於基材402上。該詞彙「非單晶」實質上相等於前文所述的「非晶」及/或「多晶」。基材402在組成上可實質上類似於前文所述的半導體層202。基材402可包括至少部份形成於其上的其他結構或層。舉例而言，如第4A圖所示，基材402可包括於其中界定的p型區域404，該區域具有閘極堆疊450，而該閘極堆疊部份是製造於p型區域404之頂上。在一些實施例中，諸如一個以上的電晶體形成於基材402上之處，複數個場隔離區域403可形成在基材402中以隔離具有不同導電性類型(例如n型或p型)的井及/或隔離相鄰的電晶體。場隔離區域403可為淺溝槽隔離(STI)結構，形成該淺溝槽隔離結構是藉由例如將溝槽蝕刻進基材403且隨後以適合的絕緣體(諸如氧化矽(氧化物)或氮化矽(氮化物)等)填充溝槽。場隔離區域403包括第一表面405。第一表面405可包括非晶表面或多晶表面之至少一者。
可使用適合的摻質(諸如硼或銦)透過一種以上的佈植製程形成p型區域404至基材402中。亦可透過其他手法形成P型區域404，包括提供初始摻雜基材，或沉積具期望導電性的原位摻雜之半導體材料。P型區域404之摻雜密度可為例如介於約5x1016原子/cm3至約5x1019原子/cm3之間。
閘極堆疊450可包括形成於基材400上、p型區域404頂上的閘極介電層406。閘極介電層406可包含例如一個以上的二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、 二氧化鉿(HfO2)或三氧化二鋁(Al2O3)層，其例如可沉積達到介於約0.5 nm至約20 nm之間的厚度。閘極電極408可形成於閘極介電層406上。閘極電極408可由適合的導電材料形成，諸如金屬或多晶矽等。在一些實施例中，閘極電極可為約100 nm至約350 nm厚。視情況，硬罩幕層(圖中未示)可沉積在閘極電極408之頂上。視情況任選的硬罩幕層包括非晶表面或多晶表面之至少一者(圖中未示)。閘極電極408進一步包含第一表面409，其中第一表面409包含閘極電極450之非單晶表面452之一部份。第一表面409包括非晶表面或多晶表面之至少一者。
閘極堆疊450可進一步包含側壁間隔物410，其可沿閘極電極408之外側壁以及閘極介電層406形成。側壁間隔物410可形成達例如介於約5 nm至約30 nm之間的厚度，或者任何適合電隔離閘極電極408與後續沉積材料的其他厚度。側壁間隔物410可包含適合的絕緣材料，例如氮化矽、氧化矽、氮氧化矽或碳化矽等。側壁間隔物410可藉由任何適合的製程(諸如化學氣相沉積)沉積，且可經形成以致側壁間隔物410的外邊緣在靠近閘極電極408之最上方之表面處漸縮，如第4A圖所示。側壁間隔物410進一步包含第一表面411，其中第一表面411包含閘極電極450之非單晶表面452之一部份。第一表面411包括非晶表面或多晶表面之至少一者。
在304，基材402於閘極堆疊450之相對側上受蝕刻，以形成具有單晶表面414的被蝕刻之區域412。可藉由任 何適合的蝕刻製程蝕刻基材402的p型區域404而形成配置在閘極堆疊450之相對側上的被蝕刻之區域412，因而在其間界定電晶體之通道416。在基材402受蝕刻的實施例中，視情況任選的硬罩幕層可用於保護閘極電極408免於受到蝕刻。
可垂直蝕刻基材402以形成進入p型區域404的被蝕刻之區域412。視情況，亦可側向蝕刻基材402以形成凹部(圖中未示)，該凹部在側壁間隔物410以及閘極介電層406下方水平延伸。被蝕刻的區域412(以及視情況任選的凹部)可具有適合的尺寸，例如介於約5 nm至約150 nm之間的深度，以及可如隔離結構403至閘極介電層406之間的距離一樣大的寬度，或者視需要少於該距離之寬度(例如在約25至約2500 nm之間)。
在306，基材402以及閘極堆疊450暴露至沉積氣體以沉積一層418於基材402與閘極堆疊450頂上(第4B圖中所繪)。該層418包括第一部份420以及第二部份422，該第一部份沉積在被蝕刻的區域412之單晶表面414之頂上，而該第二部份沉積在閘極堆疊450的非單晶表面452之頂上。第二部份422可整個覆蓋非單晶表面452，或者當表面452變得更加垂直時而逐漸變薄(如圖所示)。層418可進一步包括第三部份424，其沉積於場隔離區域403之第一表面409的頂上。沉積氣體、壓力、溫度、歷程以及其他處理條件及沉積相關的步驟為實質上相等於104中前文所論述的步驟與條件。
層418進一步包括單晶及非單晶部份，類似前文所論述的層212。舉例而言，沉積於被蝕刻之區域412的單晶表 面414上的第一部份420可為單晶層(例如磊晶層)。沉積於非單晶表面452頂上的第二部份422以及沉積於場隔離區域403之第一表面409之頂上的第三部份424可為非單晶(例如，非晶層及/或多晶層)。
在308，基材和閘極堆疊450暴露至蝕刻氣體(例如蝕刻氣體218)以較蝕刻第二部份422(例如非晶層或多晶層)慢的速率選擇性蝕刻第一部份420(例如磊晶層)，其中第一部份沉積於單晶表面414上而第二部份沉積於非單晶表面452上，如第2B圖所繪。進一步言之，蝕刻氣體218可進一步以較蝕刻第三部份424(例如非晶層或多晶層)慢的速率選擇性蝕刻第一部份420，該第三部份是沉積在場隔離區域403的第一表面409(例如，非單晶表面)上。蝕刻氣體218、蝕刻壓力與溫度、歷程、蝕刻速率、蝕刻選擇性以及其他蝕刻相關的處理條件及步驟實質上相等於上文於106所論述之步驟及條件。類似方法100的步驟104及106，在306的沉積步驟與在308的蝕刻步驟可同時執行或交替執行，以選擇性沉積元件400之被蝕刻的區域412中的磊晶層(例如第一部份420)。
當沉積層418之第二部份422及第三部份424已經選擇性地從閘極堆疊452及場隔離區域403之非單晶表面移除，而磊晶層(例如，沉積層418的第一部份422)留在被蝕刻區域412之單晶表面414上以形成元件400之源極/汲極區域426時，方法300大體上終止，如第4C圖所繪。如前文所論及，可同時或交替執行沉積步驟及蝕刻步驟，以達成磊晶層選擇性地被沉積至期望厚度，諸如期望的源極/汲極區域之 厚度。例如，在視情況任選的310，方法300可進一步包括重複將基材402與閘極堆疊450暴露至沉積氣體與蝕刻氣體之反覆程序，以選擇性沉積磊晶層(例如形成源極/汲極區域)達到期望厚度。在一些實施例中，源極/汲極區域426可為n型摻雜碳化矽(SiC)。在一些實施例中，n型摻質可進一步包括磷(P)。在一些實施例中，源極/汲極區域的摻植之摻雜程度為約0.5%。
此述的發明製程可在任何適合的半導體製程腔室中執行，該等腔室適於執行磊晶矽沉積製程，諸如RP EP1®反應器，可購自美國加州Santa Clara的應用材料公司。就第5圖而言，於下文中描述示範性製程腔室，該圖描繪適合執行本發明之數部份的半導體基材製程腔室500之概略剖面視圖。製程腔室500可適於執行前文所論述之磊晶矽沉積製程，並且例如包含腔室主體510、支撐系統530與控制器540。
腔室主體510大體上包括上部部份502、下部部份504以及包殼520。上部部份502配置在下部部份504上，並且包括蓋506、夾箝環508、襯墊516、基底板512、一個以上的上部燈536與一個以上的下部燈538，以及上部高溫計556。在一實施例中，蓋506具有圓頂狀外型，然而，亦可考慮具有其他外型之蓋(例如平坦或反曲蓋)。下部部份504耦接製程氣體進氣通口514以及排氣通口518，並且包含基底板組件521、下部圓頂532、基材支撐件524、預熱環522、基材舉升組件560、基材支撐組件564、一個以上的上部燈552與一個以上的下部燈554，以及下部高溫計558。儘管使用詞彙「環」 描述製程腔室之某些部件(諸如預熱環522)，然而應考量到該等部件的形狀不需為圓形且可包括任何形狀，該等形狀包括(但不限於)矩形、多邊形及卵形等。
處理期間，基材525(例如基材202、402)配置於基材支撐件524上。燈536、538、552及554為遠紅外線(IR)輻射(例如熱)源，且在操作上該等燈會產生橫跨該基材525的預定溫度分佈。蓋506、夾箝環516以及下部圓頂532由石英形成；然而，其他IR可通透及製程相容的材料亦可用於形成該等部件。
基材支撐件組件564大體上包括支撐托架534，其具有耦接基材支撐件524的複數個支撐銷566。基材舉升組件560包含選擇性安置在基材舉升銷526之個別墊527上的複數個舉升銷模組561及基材舉升桿526。在一些實施例中，舉升銷模組561的下部部份可安置在基座529中，該基座接合該等個別墊527。在一些實施例中，每一舉升銷模組561包含視情況任選的舉升銷528之上部部份，其以可移動式穿過基材支撐件524中之第一開口562配置。在操作中，基材舉升桿526移動以接合舉升銷528。當接合時，舉升銷528可抬高基材525至基材支撐件524上方，或者將基材525下降至基材支撐件524上。
控制器540大體上包含中央處理單元(CPU)542、記憶體544以及支援電路546，並且透過與製程腔室及/或支撐系統部件相關聯的電腦(或控制器)直接或替代式耦接與控制製程腔室500以及支撐系統530。控制器540可為任何型 式的能用在工業用途的通用電腦處理器之一，以供控制各種腔室及次處理器。控制器540的記憶體(或電腦可讀媒體)544可為一種以上的易於使用的記憶體，諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟機、硬碟機、快閃記憶體或任何型式、本地端或遠端的記憶儲存裝置。支援電路546耦接CPU 542以用習知方式支援處理器。該等電路包括高速緩衝存儲器、電源供應器、時脈電路、輸入/輸出電路以及次系統等。此述之發明方法可儲存在記憶體544中作為軟體排程，其可被執行或引動以此述的方法控制製程腔室的操作。軟體排程亦可由第二CPU(圖中未示)儲存或執行，該第二CPU位於由CPU 542控制的硬體之遠端。
處理腔室500可結合至群集工具中。一種可適於本發明之已知群集工具為Centura®，其可由美國加州Santa Clara應用材料公司購得。一此類階段性真空基材處理系統之細節揭露於美國專利號5,186,718之文件中，其標題為”Staged-Vacuum Wafer Processing System and Method”，為Tepman等人所有，在1993年2月16日頒發，其全文在此併入做為參考。然而，可為了執行製造製程(包括本發明之磊晶生長製程)之特定步驟而改變正確的腔室之排列及結合。
第6圖描繪適合用於執行部份本發明的群集工具。大體而言，群集工具為包含多重腔室(例如製程腔室690A-D或維護腔室691A-B等)的模組系統，其執行各種功能，包括基材中心找尋及定向、去氣、退火、沉積及/或蝕刻。根據本發明之實施例，群集工具可包括至少半導體基材製程腔室， 其設置以執行發明的選擇性磊晶沉積方法100與300，並且可進一步包括諸如離子佈植腔室及蝕刻腔室等腔室。群集工具的多重腔室是被架設至中央轉移腔室，該腔室容置適於在腔室間傳送基材的機器人。轉移腔室一般是維持在真空狀況中，並且提供用於將基材從一腔室傳送至另一腔室及/或至負載鎖定腔室(其定位於群集工具之前端)的中間階段。
藉由說明，特殊的群集工具680顯示於第6圖之平面圖。群集工具680大體上包含複數個腔室及機器人，並且較佳地配備有微處理器控制器681，該控制器經程式化以執行各種在群集工具680中執行的處理方法。前端環境683顯示為定位成選擇性與一對負載鎖定腔室684連通。配置在前端環境683中的晶圓盒裝載機(pod loader)685能夠線性及旋轉移動(箭頭682)，以在負載鎖定腔室684與架設在前端環境683上的複數個晶圓盒687之間傳送基材卡匣。負載鎖定腔室684提供在前端環境683和轉移腔室688之間的第一真空介面。提供兩個負載鎖定腔室684以藉由交替連通轉移腔室688及前端環境683而增加處理量。因此，當一個負載鎖定腔室684與轉移腔室688連通時，第二負載鎖定腔室684與前端環境683連通。機器人689置中配置在轉移腔室688中，以將基材從負載鎖定腔室684轉移至各處理腔室690A-D及維護腔室691A-B之一者。處理腔室690A-D可執行諸如物理氣相沉積、化學氣相沉積及蝕刻等之類的各種製程，同時維護腔室691可適於去氣、定向及冷卻等。
為了操作本發明之實施例，至少一個處理腔室(例 如690A)可設置成類似於示範性半導體基材製程腔室500，如第5圖所繪。另一個至少一個處理腔室(例如690B)可為電漿蝕刻腔室，其適於蝕刻基材402以形成根據本發明之實施例之p型區域404中的被蝕刻之區域412。據此，在蝕刻基材402之後，基材可從電漿蝕刻腔室移出並且由機器人689傳輸到製程腔室690A以形成第一及一個以上的第二矽層。
由此，在此提供選擇性沉積磊晶層的方法。本發明之方法有利地提供低溫下(例如約攝氏600度以下)磊晶層與形成在基材表面上之非晶層及/或多晶層之適合的選擇性裕度，同時增強製程處理量並且減少製程氣體之使用。
前述者係導向本發明之實施例，其他及進一步的本發明之實施例可在不背離本發明之基本範疇下設計。
100‧‧‧方法
102-108‧‧‧步驟

Claims (17)

  1. 一種用於處理一基材的設備，其包含：一製程腔室，其具有配置於該製程腔室中的一基材支撐件；一沉積氣體源，其耦接至該製程腔室；一蝕刻氣體源，其耦接至該製程腔室，該蝕刻氣體源包含：一氫與鹵素氣體源；以及一鍺氣體源；一能量控制源，以將該基材維持於高達攝氏600度的溫度；以及一排氣系統，其耦接該製程腔室以控制該製程腔室中的壓力。
  2. 如請求項1所述之設備，其中該氫與鹵素氣體源提供氯化氫(HCl)、氟化氫(HF)、溴化氫(HBr)、或碘化氫(HI)之至少一者。
  3. 如請求項1所述之設備，其中該鍺氣體源提供鍺烷(GeH4)或氯化鍺(GeCl4)之至少一者。
  4. 如請求項1所述之設備，其中該蝕刻氣體源進一步包含一磷氣體源。
  5. 如請求項4所述之設備，其中該磷氣體源提供磷烷(PH3)、三氯化磷(PCl3)或五氯化磷(PCl5)之至少一者。
  6. 如請求項1所述之設備，其中該蝕刻氣體源進一步包含一硼氣體源。
  7. 如請求項6所述之設備，其中該硼氣體源提供硼烷(BH3)或三氯化硼(BCl3)之至少一者。
  8. 如請求項1所述之設備，其中該蝕刻氣體源提供氯化氫(HCl)與鍺烷(GeH4)。
  9. 如請求項1所述之設備，其中該沉積氣體源包含一矽源、一碳源、以及一n型摻質源。
  10. 如請求項9所述之設備，其中該矽源提供一矽烷、一鹵化矽烷、或一有機矽烷之至少一者。
  11. 如請求項10所述之設備，其中該矽源提供一矽烷，該矽烷包含單矽烷(SiH4)、二矽烷(SiH4)、三矽烷(Si3H8)、四矽烷(Si4H10)或五矽烷(Si5H12)之至少一者。
  12. 如請求項10所述之設備，其中該矽源提供一鹵化矽烷，該鹵化矽烷包含六氯二矽烷(Si2Cl6)、四氯矽烷(SiCl4)、 二氯矽烷(Cl2SiH2)、或三氯矽烷(Cl3SiH)之至少一者。
  13. 如請求項10所述之設備，其中該矽源提供一有機矽烷，該有機矽烷包含甲基矽烷((CH3)SiH3)、二甲基矽烷((CH3)2SiH2)、乙基矽烷((CH3CH2)SiH3)、甲基二矽烷((CH3)Si2H5)、二甲基二矽烷((CH3)2Si2H4)或六甲基二矽烷((CH3)6Si2)之至少一者。
  14. 如請求項9所述之設備，其中該碳源提供甲基矽烷(CH3SiH3)、二甲基矽烷((CH3)2SiH2)、乙基矽烷(CH3CH2SiH3)、甲烷(CH4)、乙烯(C2H4)、乙炔(C2H2)、丙烷(C3H8)、丙烯(C3H6)、或丁炔(C4H6)之至少一者。
  15. 如請求項9所述之設備，其中該n型摻質源提供胂(AsH3)、磷烷(PH3)、三甲基磷烷((CH3)3P)、二甲基磷烷((CH3)2PH)、三乙基磷烷((CH3CH2)3P)或二乙基磷烷((CH3CH2)2PH)之至少一者。
  16. 如請求項1所述之設備，其中該排氣系統適於將該製程腔室中的壓力控制於低於約150 Torr的真空壓力。
  17. 一種用於處理一基材的設備，其包含：一製程腔室，其具有配置於該製程腔室中的一基材支撐件； 一沉積氣體源，其耦接至該製程腔室；一蝕刻氣體源，其耦接至該製程腔室，該蝕刻氣體源包含：一第一氣體源，提供包含氫與鹵素的一第一氣體；以及一第二氣體源，提供包含鍺的一第二氣體；一能量控制源，以將該基材維持於高達攝氏600度的溫度；以及一排氣系統，其耦接該製程腔室以控制該製程腔室中的壓力。
TW102106039A 2009-08-06 2010-08-06 選擇性沉積磊晶層的方法 TW201324589A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23189409P 2009-08-06 2009-08-06
US12/849,387 US8207023B2 (en) 2009-08-06 2010-08-03 Methods of selectively depositing an epitaxial layer

Publications (1)

Publication Number Publication Date
TW201324589A true TW201324589A (zh) 2013-06-16

Family

ID=43544903

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099126348A TWI430335B (zh) 2009-08-06 2010-08-06 選擇性沉積磊晶層的方法
TW102106039A TW201324589A (zh) 2009-08-06 2010-08-06 選擇性沉積磊晶層的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099126348A TWI430335B (zh) 2009-08-06 2010-08-06 選擇性沉積磊晶層的方法

Country Status (3)

Country Link
US (2) US8207023B2 (zh)
TW (2) TWI430335B (zh)
WO (1) WO2011017339A2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG162717A1 (en) * 2008-12-29 2010-07-29 Chartered Semiconductor Mfg Methods for reducing loading effects during film formation
US8778767B2 (en) * 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US8809170B2 (en) * 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9537004B2 (en) 2011-05-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain formation and structure
US8664126B2 (en) 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
KR20130000212A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
EP2740149B1 (en) 2011-08-05 2020-05-20 IMEC vzw Method for forming patterns of differently doped regions
US9012310B2 (en) 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US9252008B2 (en) 2013-01-11 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US8853039B2 (en) 2013-01-17 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction for formation of epitaxial layer in source and drain regions
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
US9093468B2 (en) 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8877592B2 (en) 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US9293534B2 (en) 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
US9099423B2 (en) 2013-07-12 2015-08-04 Asm Ip Holding B.V. Doped semiconductor films and processing
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US10658469B2 (en) * 2014-05-01 2020-05-19 Renesas Electronics Corporation Semiconductor device including a plurality of nitride semiconductor layers
US9704708B2 (en) 2014-07-11 2017-07-11 Applied Materials, Inc. Halogenated dopant precursors for epitaxy
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
KR102534730B1 (ko) * 2015-04-10 2023-05-26 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
WO2017091345A1 (en) * 2015-11-25 2017-06-01 Applied Materials, Inc. New materials for tensile stress and low contact resistance and method of forming
WO2017210518A1 (en) * 2016-06-03 2017-12-07 Entegris, Inc. Vapor phase etching of hafnia and zirconia
EP3513428A4 (en) * 2016-09-15 2020-06-10 Applied Materials, Inc. INTEGRATED SYSTEM FOR SEMICONDUCTOR PROCESSES
TWI774754B (zh) * 2017-04-20 2022-08-21 美商微材料有限責任公司 自對準觸點與閘極處理流程
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
KR102069345B1 (ko) * 2018-03-06 2020-01-22 에스케이씨 주식회사 반도체 공정용 조성물 및 반도체 공정
US10541137B2 (en) * 2018-06-01 2020-01-21 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for non line-of-sight doping
CN110707006B (zh) * 2018-07-09 2023-10-17 日升存储公司 锑掺杂的硅和硅锗膜的原位制备的方法
WO2020028028A1 (en) * 2018-07-30 2020-02-06 Applied Materials, Inc. Method of selective silicon germanium epitaxy at low temperatures
EP3832696A1 (en) 2019-12-06 2021-06-09 Imec VZW Formation of a sige(:b):ga layer
CN111180313A (zh) * 2020-01-03 2020-05-19 中国科学院半导体研究所 一种低位错原位刻蚀mocvd二次外延生长方法
WO2022205480A1 (zh) * 2021-04-02 2022-10-06 眉山博雅新材料有限公司 一种组合晶体制备方法和系统
WO2022136278A2 (en) 2020-12-21 2022-06-30 Hitachi Energy Switzerland Ag Power semiconductor device and method for manufacturing a power semiconductor device
EP4016646A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and production method
EP4016644A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device and method for manufacturing a power semiconductor device
US20220223696A1 (en) * 2021-01-13 2022-07-14 Electronics And Telecommunications Research Institute Method for manufacturing power semiconductor device
US20240141495A1 (en) * 2022-10-27 2024-05-02 Applied Materials, Inc. Cassette structures and related methods for batch processing in epitaxial deposition operations

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7772074B2 (en) * 2007-10-18 2010-08-10 Applied Materials, Inc. Method of forming conformal silicon layer for recessed source-drain

Also Published As

Publication number Publication date
TWI430335B (zh) 2014-03-11
WO2011017339A3 (en) 2011-06-30
US20110124169A1 (en) 2011-05-26
US20110277934A1 (en) 2011-11-17
WO2011017339A2 (en) 2011-02-10
US8207023B2 (en) 2012-06-26
TW201130016A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI430335B (zh) 選擇性沉積磊晶層的方法
TWI647744B (zh) 在低溫下生長薄磊晶膜的方法
KR102509036B1 (ko) 수평 게이트 올 어라운드 및 finfet 디바이스 격리
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
KR101728377B1 (ko) 도핑된 반도체 막들 및 프로세싱
KR20210029090A (ko) 희생 캡핑 층을 이용한 선택적 증착 방법
JP4918043B2 (ja) シリコンエピタキシャル膜形成方法
US8330225B2 (en) NMOS transistor devices and methods for fabricating same
KR100941545B1 (ko) 선택적 에피택시 공정의 제어
KR101170210B1 (ko) 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법
TWI677906B (zh) 選擇性磊晶的方法
TWI768245B (zh) 用於矽-鍺預清潔之方法與設備
TWI460793B (zh) 沉積含鍺層之方法
US11177128B2 (en) Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
TWI738207B (zh) 用於金屬矽化物沉積的方法及設備
US20240145550A1 (en) Carbon-containing cap layer for doped semiconductor epitaxial layer
KR20210030498A (ko) 도핑 기법들
TW202418585A (zh) 用於經摻雜半導體磊晶層的含碳帽層
KR20240007614A (ko) Cmos 디바이스들을 위한 콘택 층의 선택적 캡핑