TWI677906B - 選擇性磊晶的方法 - Google Patents

選擇性磊晶的方法 Download PDF

Info

Publication number
TWI677906B
TWI677906B TW105119861A TW105119861A TWI677906B TW I677906 B TWI677906 B TW I677906B TW 105119861 A TW105119861 A TW 105119861A TW 105119861 A TW105119861 A TW 105119861A TW I677906 B TWI677906 B TW I677906B
Authority
TW
Taiwan
Prior art keywords
silicon
trench
germanium
gas
oxide
Prior art date
Application number
TW105119861A
Other languages
English (en)
Other versions
TW201703119A (zh
Inventor
黃奕樵
Yi-Chiau Huang
華 仲
Hua Chung
阿布希雪克 督比
Abhishek Dube
Original Assignee
美商應用材料股份有限公司
Applied Materials, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司, Applied Materials, Inc. filed Critical 美商應用材料股份有限公司
Publication of TW201703119A publication Critical patent/TW201703119A/zh
Application granted granted Critical
Publication of TWI677906B publication Critical patent/TWI677906B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本揭示的實施例大體而言係關於用於溝槽填充高品質磊晶含矽材料而不會失去對於諸如氧化矽和氮化矽的介電質的生長選擇性的方法。該方法包括藉由使溝槽暴露於氣體混合物而在該溝槽內磊晶生長含矽材料，該溝槽被形成在介電層中，該氣體混合物包含鹵化矽化合物和鹵化鍺化合物。在一個實施例中，該鹵化矽化合物包括氯化矽烷，而鹵化鍺化合物包括氯化鍺烷。

Description

選擇性磊晶的方法
本揭示的實施例大體而言係關於半導體製造製程和元件的領域，更具體言之係關於沉積含矽薄膜用於形成半導體元件的方法。
半導體工業正處於從往往是平面的二維電晶體過渡到使用三維閘極結構的三維電晶體的時代。在三維閘極結構中，通道、源極及汲極被從基板升出，然後使閘極包圍在通道的三個側面上。目標是將電流只限制於升起的通道，並徹底破壞任何電子可能洩漏通過的路徑。一個這種類型的三維電晶體被稱為FinFET（鰭式場效電晶體），其中連接源極和汲極的通道是突出基板的薄「鰭片」。這導致電流被限制於通道，從而防止電子洩漏。
典型的FinFET結構可以具有被形成在矽基板塊上的介電層堆疊。介電層堆疊可以包括氧化矽和氮化矽。介電層堆疊可被蝕刻以形成用於源極/汲極區所需的淺溝槽隔離結構的溝槽。然後溝槽被使用選擇性磊晶製程填充矽、鍺、或矽鍺。在溝槽填充的過程中，已觀察到在溝槽的側壁上磊晶材料（例如，矽鍺）對氧化矽區域比對氮化矽區域更具選擇性。這種現象使得在具有氧化矽側壁的狹窄溝槽中進行磊晶生長、同時對於側壁上的氮化矽區域具有相同的生長選擇性非常有挑戰性。假使磊晶材料在Si（100）表面上開始，則這種生長選擇性也會導致磊晶材料在方向沿著＜110＞方向的溝槽內形成晶面。由於晶面的形成，磊晶材料的表面形態受損，導致更高的缺陷濃度和不良的電性能。
因此，需要一種可以在溝槽中生長矽鍺而不會失去對諸如氧化矽和氮化矽的介電質的生長選擇性的改良選擇性磊晶製程。
本揭示的實施例大體而言係關於用於在基板或層（包括氧化矽、氮化矽、或氧化矽與氮化矽之組合）上的溝槽隔離結構中選擇性磊晶生長含矽材料（例如，矽鍺）的方法。在一個實施例中，該方法包括藉由使溝槽暴露於氣體混合物而在該溝槽內磊晶生長含矽材料，該溝槽被形成在介電層中，該氣體混合物包含鹵化矽化合物和鹵化鍺化合物。在一個實例中，該鹵化矽化合物包括氯化矽烷，而該鹵化鍺化合物包括氯化鍺烷。
在另一個實施例中，該方法包括在矽基板上形成介電層、在該介電層中形成溝槽以通過該溝槽暴露出該矽基板的一部分、以及藉由使該溝槽暴露於氣體混合物而在該溝槽中磊晶生長含矽材料，該氣體混合物包含鹵化矽化合物和鹵化鍺化合物。
在又另一個實施例中，該方法包括藉由使介電層的區域暴露於氣體混合物而在該介電層上磊晶生長矽鍺，該介電層被形成在基板上，該氣體混合物包含氯化鍺烷氣體和含矽氣體，該含矽氣體包含矽烷（SiH4 ）、二矽烷（Si2 H6 ）、三矽烷（Si3 H8 ）、或四矽烷（Si4 H10 ），其中該區域包含氧化矽和氮化矽。
本揭示的實施例提供用於製造半導體元件的方法，該半導體元件例如，用於放大或切換電子訊號的電晶體。例如，揭示的方法可被用在CMOS（互補金屬氧化物半導體）電晶體的製造中。雖然本揭示描述的實施例使用通用術語「積體電路」作為實例，但應當理解的是，這些實施例同樣適用於任何積體電路技術，例如，雙極、N型或P型金屬氧化物半導體（NMOS或PMOS）、或CMOS等。尤其，本揭示的實施例可以有益於製造NMOS/PMOS反相器或閘極、CMOS反相器或閘極、任何併入閘極結構的積體電路元件、或任何具有電晶體（2D或3D）或多個閘極結構的積體電路元件的製程。
第1圖描繪圖示依據本揭示的實施例用於製造積體電路的例示性方法100之流程圖。參照第2A-2E圖說明性地描述第1圖，第2A-2E圖圖示依據第1圖的流程圖在製造的某些階段期間的簡化、概念性積體電路之透視圖。所屬技術領域中具有通常知識者將認可的是，第2A-2E圖的結構雖然被一般性繪製來說明概略的相對大小或尺寸用於方便理解，但並未被依比例繪製。所屬技術領域中具有通常知識者將進一步認可的是，用於形成電晶體電路和相關結構的整個製程並未被圖示於圖式中或描述於本文中。相反地，為了簡單和清楚起見，只有描繪和描述對於本揭示內容來說獨特的或為了理解本揭示內容必要的、用於形成電晶體電路和相關結構的製程而已。此外，雖然各種步驟被圖示在圖式中並被描述於本文中，但並非隱含關於這些步驟的順序或中間步驟的存在或不存在的限制。除非有明確的說明，否則依序描繪或描述步驟的作法只是為了解釋的目的而非排除各個步驟（若非全部至少部分）實際上以同時或重疊的方式進行的可能性。
方法100藉由將基板200載入處理腔室而開始於方塊102。處理腔室可以是任何適當的熱處理腔室或電漿增強熱處理腔室。本文中使用的術語「基板」意在廣泛地涵蓋任何可在處理腔室中進行處理的物體。例如，基板200可以是任何上面能夠被沉積材料的基板，例如，矽基板，例如，矽（摻雜或未摻雜的）、結晶矽（例如，Si ＜100＞或Si ＜111＞）、氧化矽、應變矽、摻雜或未摻雜的多晶矽、或類似物、鍺、III-V族化合物基板、矽鍺（SiGe）基板、矽鍺碳化物（SiGeC）基板、矽鍺氧化物（SiGeO）基板、矽鍺氮氧化物（SiGeON）基板、碳化矽（SiC）基板、矽碳氮化物（SiCN）基板、矽碳氧化物（SiCO）、磊晶基板、絕緣體上矽（SOI）基板、摻碳的氧化物、氮化矽、顯示器基板例如，液晶顯示器（LCD）、電漿顯示器、電致發光（EL）燈顯示器、太陽能電池陣列、太陽能面板、發光二極體（LED）基板、圖案化或未圖案化半導體晶圓、玻璃、藍寶石、或任何其他材料例如，金屬、金屬合金、及其他導電材料。基板可以是平面基板或圖案化基板。圖案化基板是包括被形成於基板的處理表面中或上的電子特徵的基板。在任一種情況下，基板可含有單晶表面及/或一個非單晶次要表面，例如，多晶或非晶形表面。基板可以包括多個層、或包括例如，部分製造的元件，例如，電晶體、快閃記憶體元件、及類似物。在一個實施例中，基板是單晶矽。
在方塊104，介電層202被形成在基板200上，如第2A圖所示。介電層202可以是包括氧化物、氮化物、或其他適當介電層的單層，或者可以是包括氧化物、氮化物、及其他適當介電層的疊層。氧化物的實例可以包括、但不限於二氧化矽（SiO2 ）、氧化鋁（Al2 O3 ）、摻碳的氧化矽、或矽鍺氧化物。氮化物的實例可以包括氮化矽或氮氧化矽。其他適當的介電質材料可以包括、但不限於鈦鋁合金、鉭鋁合金、氮化鈦、鈦矽氮化物、鈦鋁氮化物、氮化鉭、鉭矽氮化物、氮化鉿、鉿矽氮化物、二氧化鉿-氧化鋁合金、氮化鋁、或上述材料之組合。在如圖所示的一個實施例中，介電層202是包括氧化矽202a和氮化矽202b的疊層。氮化矽202b可以如圖所示被沉積在氧化矽202a上，或反之亦然。
在方塊106，溝槽204被形成在介電層202中下達基板200，如第2B圖所示。每個溝槽204都具有側壁和底部部分，而且寬度可以是約20 nm至30 nm。溝槽204可以是深寬比高的，例如，1：1（深度對寬度）或更大、例如，約2：1至約10：1或更大、例如，20：1。溝槽204可以藉由使用任何適當的濕蝕刻劑或乾蝕刻劑的選擇性蝕刻製程形成，取決於應用和將被移除的介電質材料。在如圖所示的實施例中，溝槽204是藉由非等向性移除部分的氧化矽202a和氮化矽202b以暴露出下面的基板200而形成。一旦溝槽204形成了，則基板200的一部分頂表面206被暴露出，而且溝槽側壁208將露出氧化矽區（例如，氧化矽202a）和氮化矽區（例如，氮化矽202b）。
在方塊108，溝槽204被填充含矽磊晶材料210，如第2C圖所示。含矽磊晶材料被磊晶生長在溝槽204中。磊晶生長可以在基板200的Si（100）表面上開始並填充溝槽204。含矽材料的磊晶生長可以藉由使基板200暴露於被引入處理腔室的一種或更多種處理試劑來起始。處理試劑可被以氣體混合物或分離的氣體混合物的形式同時或依序引入處理腔室中。處理試劑可以包括一種或更多種沉積氣體。在其中需要含矽磊晶材料的情況下，沉積氣體可含有包含鹵化矽化合物的矽源。假使需要矽鍺磊晶材料，則沉積氣體可含有包含鹵化矽化合物的矽源和包含鹵化鍺化合物的鍺源。在大多數的情況下，不使用諸如Cl2 和HCl的蝕刻劑氣體進行磊晶生長。然而，在某些情況下，磊晶生長是使用諸如Cl2 和HCl的蝕刻劑氣體進行，以幫助材料層成形。在一些實施例中，處理試劑可以包括至少一種摻雜劑氣體。構思的是，其他元素（例如，金屬、鹵素或氫）可被包含在含矽或含鍺磊晶層內，通常是在百萬分之幾（ppm）的濃度。
摻雜劑氣體提供沉積磊晶層所需的導電特性和各種電特性，例如，在電子元件要求的受控和期望途徑中的定向電子流。視應用而定，p型摻雜劑氣體（例如，含硼摻雜劑）或n型摻雜劑氣體（例如，含磷摻雜劑）可被與沉積氣體的氣體混合物一起引入處理腔室中。含磷摻雜劑可以包括膦（PH3 ）。含硼摻雜劑可以包括硼烷和有機硼烷。硼烷包括甲硼烷、乙硼烷（B2 H6 ）、丙硼烷、丁硼烷及戊硼烷，而烷基硼烷包括具有實驗式Rx BH(3-x) 的化合物，其中R = 甲基、乙基、丙基或丁基，並且x = 1、2或3。烷基硼烷包括三甲基硼烷（(CH3 )3 B）、二甲基硼烷（(CH3 )2 BH）、三乙基硼烷（(CH3 CH2 )3 B）及二乙基硼烷（(CH3 CH2 )2 BH）。摻雜劑也可以包括胂（AsH3 ）和例如，具有實驗式Rx PH(3-x) 的烷基膦，其中R = 甲基、乙基、丙基或丁基，並且x = 1、2或3。烷基膦包括三甲基膦（(CH3 )3 P）、二甲基膦（(CH3 )2 PH）、三乙基膦（(CH3 CH2 )3 P）及二乙基膦（(CH3 CH2 )2 PH）。鋁和鎵摻雜劑源可以包括烷化及/或鹵化衍生物，例如，以實驗式Rx MX(3-x) 描述的，其中M = Al或Ga，R = 甲基、乙基、丙基或丁基，X = Cl或F，並且x = 0、1、2或3。鋁和鎵摻雜劑源的實例包括三甲基鋁（Me3 Al）、三乙基鋁（Et3 Al）、二甲基鋁氯化物（Me2 AlCl）、氯化鋁（AlCl3 ）、三甲基鎵（Me3 Ga）、三乙基鎵(Et3Ga)、二甲基鎵氯化物(Me2GaCl)及氯化鎵(GaCl3)。
在一個例示性實施例中，含矽磊晶材料210是矽鍺(SiGe)。在這種情況下，沉積氣體可以包括矽源和鍺源。本發明人意外地觀察到，可以使用氯化矽烷氣體作為矽源和氯化鍺烷氣體作為鍺源在溝槽中實現SiGe的磊晶生長而不失去對介電質(例如，出現在溝槽側壁208上的氧化矽區和氮化矽區)的生長選擇性。例示性的氯化矽烷氣體可以包括、但不限於四氯化矽(SiCl4)、一氯矽烷(SiH3Cl)、二氯矽烷(SiH2Cl2)、三氯矽烷(SiHCl3)、六氯二矽烷(Si2Cl6)、八氯三矽烷(Si3Cl8)、或上述中之兩者或更多者的組合。例示性的氯化鍺烷氣體可以包括、但不限於四氯化鍺(GeCl4)、氯鍺烷(GeH3Cl)、二氯鍺烷(GeH2Cl2)、三氯鍺烷(GeHCl3)、六氯二鍺烷(Ge2Cl6)、八氯三鍺烷(Ge3Cl8)、或上述中之兩者或更多者的組合。
在一些實施例中，矽鍺的磊晶生長可以使用包含溴化矽化合物的矽源和包含溴化鍺化合物的鍺源來實現。例示性的溴化矽化合物可以是溴化矽烷，例如，SiBr4、HSiBr3、H2SiBr2、H3SiBr、或上述中之兩者或更多者的組合。
在一些實施例中，矽鍺的磊晶生長可以使用本文所述的氯化矽烷氣體和溴化矽烷氣體作為矽源、並使用本文所述的氯化鍺烷氣體和溴化鍺烷氣體作為鍺源來實現。
在一個可與本文描述的其他實施例組合的實施例中，一種或更多種沉積氣體可以在磊晶製程期間與任何適當的含矽氣體及/或任何適當的含鍺氣體同時或並行流動（即，共流模式）。適當的含矽氣體可以包括矽烷、鹵化矽烷或有機矽烷中之一者或更多者。矽烷可以包括矽烷（SiH4 ）和具有實驗式Six H(2x+2) 的更高級矽烷，例如，二矽烷（Si2 H6 ）、三矽烷（Si3 H8 ）、及四矽烷（Si4 H10 ）、或其他更高階的矽烷，例如，多氯矽烷。鹵化矽烷可以包括具有實驗式X’y Six H(2x+2-y) 的化合物，其中X' = F、Cl、Br或I，例如，六氯二矽烷（Si2 Cl6 ）、四氯矽烷（SiCl4 ）、二氯矽烷（Cl2 SiH2 ）及三氯矽烷（Cl3 SiH）。有機矽烷可以包括具有實驗式Ry Six H(2x+2-y) 的化合物，其中R = 甲基、乙基、丙基或丁基，例如，甲基矽烷（(CH3 )SiH3 ）、二甲基矽烷（(CH3 )2 SiH2 ）、乙基矽烷（(CH3 CH2 )SiH3 ）、甲基二矽烷（(CH3 )Si2 H5 ）、二甲基二矽烷（(CH3 )2 Si2 H4 ）及六甲基二矽烷（(CH3 )6 Si2 ）。適當的含鍺氣體可以包括、但不限於鍺烷（GeH4 ）、二鍺烷（Ge2 H6 ）、三鍺烷（Ge3 H8 ）、或上述中之兩者或更多者的組合。
在一些實施例中，矽鍺的磊晶生長可以使用本文所述的氯化鍺烷氣體、含鍺氣體及含矽氣體來實現。在一個實例中，氯化鍺烷氣體是四氯化鍺（GeCl4 ）及/或二氯鍺烷（GeH2 Cl2 ），含鍺氣體是鍺烷（GeH4 ），而且含矽氣體是矽烷、三氯矽烷（TCS）、二氯矽烷（DCS）、或上述中之兩者或更多者的組合。
在一些實施例中，矽鍺的磊晶生長可以使用本文所述的氯化鍺烷氣體和含矽氣體來實現。在一個實例中，氯化鍺烷氣體是四氯化鍺（GeCl4 ）及/或二氯鍺烷（GeH2 Cl2 ），並且含矽氣體是矽烷、三氯矽烷（TCS）、二氯矽烷（DCS）、或上述中之兩者或更多者的組合。
在一些實施例中，矽鍺的磊晶生長可以使用本文所述的溴化鍺烷氣體、含鍺氣體、及含矽氣體來實現。
在一些實施例中，矽鍺的磊晶生長可以使用本文所述的溴化鍺烷氣體和含矽氣體來實現。
在本文描述的任何實施例中，可以使載氣與該一種或更多種沉積氣體一起流動。可以基於在磊晶製程期間使用的沉積氣體及/或處理溫度來選擇載氣。適當的載氣包括氮氣、氫氣、氬氣、氦氣、或其他對磊晶製程惰性的氣體。在以低溫（例如，＜850℃）製程為特色的實施例中，可以使用氮氣作為載氣。
在一個可與本文描述的其他實施例組合的實施例中，該一種或更多種沉積氣體可與諸如Cl2 、H2 、HCl、HBr、或H、或上述氣體中之兩者或更多者的組合等製程控制氣體組合流動，以幫助調整磊晶材料的形狀（即，晶面形成）或表面形態。在這樣的情況下，可以使該一種或更多種沉積氣體與在預定時間間隔提供的製程控制氣體一起連續流入處理腔室中。在一些實施例中，可以在磊晶製程期間使該一種或更多種沉積氣體和該製程控制氣體個別流入處理腔室中。
在一個其中需要SiGe磊晶材料的例示性實施例中，處理試劑可以包含含有二氯矽烷（DCS）的矽源及含有四氯化鍺（GeCl4 ）的鍺源。對於200 mm或300 mm的基板來說，DCS可被以範圍從約30 sccm至約80 sccm、例如，約45 sccm至約65 sccm、例如，約50 sccm的流動速率提供到處理腔室中。GeCl4 可被以範圍從約30 sccm至約80 sccm、例如，約45 sccm至約65 sccm、例如，約50 sccm的流動速率提供到處理腔室中。載氣可以具有從約0.8 SLM（每分鐘標準升）至約27 SLM、例如，從約1.8 SLM至約18 SLM的流動速率。摻雜劑氣體（若使用的話）可被以範圍從約0.1 sccm至約600 sccm、例如，從約0.3 sccm至約15 sccm、例如，約1 sccm至約10 sccm的流動速率提供到處理腔室中。對於200 mm或300 mm的基板來說，總流量可以是約2 SLM（每分鐘標準升）至約30 SLM，例如，約5 SLM至約20 SLM。磊晶製程可以是低溫製程（例如，低於650℃）。在一個例示性實例中，磊晶製程是在800℃或更低、例如，約750℃或更低、例如，約500℃至約750℃、例如，約550℃至約650℃、例如，約600℃及約5托至約760托、例如，約20托至約100托、例如，約40托的腔室壓力下進行。構思的是，這些參數可以視應用、處理的基板、及/或處理腔室的尺寸而改變。
在其中需要SiGe磊晶材料的另一個例示性實施例中，處理試劑可以包含含有二氯矽烷（DCS）的矽源及含有四氯化鍺（GeCl4 ）的鍺源。對於200 mm或300 mm的基板來說，DCS可被以範圍從約300 sccm至約800 sccm、例如，約450 sccm至約650 sccm、例如，約500 sccm的流動速率提供到處理腔室中。GeCl4 可被以範圍從約300 sccm至約800 sccm、例如，約450 sccm至約650 sccm、例如，約500 sccm的流動速率提供到處理腔室中。載氣可以具有從約0.8 SLM（每分鐘標準升）至約27 SLM、例如，從約1.8 SLM至約18 SLM的流動速率。摻雜劑氣體（若使用的話）可被以範圍從約0.1 sccm至約600 sccm、例如，從約0.5 sccm至約150 sccm、例如，約3 sccm至約100 sccm的流動速率提供到處理腔室中。對於200 mm或300 mm的基板來說，總流量可以是約2 SLM（每分鐘標準升）至約30 SLM，例如，約5 SLM至約20 SLM。磊晶製程可以是低溫製程（例如，低於650℃）。在一個例示性實例中，磊晶製程是在800℃或更低、例如，約750℃或更低、例如，約500℃至約750℃、約550℃至約650℃、例如，約600℃及約5托至約760托、例如，約20托至約100托、例如，約40托的腔室壓力下進行。
在方塊110，一旦溝槽204被填滿了磊晶材料210，則可以進行平坦化製程以平坦化溝槽204中的磊晶材料210部分，使得磊晶材料210的頂表面212與介電層202的頂表面大致同高度，如第2D圖所示。在圖示的實施例中，磊晶材料210的頂表面212與氮化矽202b的頂表面214同高度。平坦化製程可以包括化學機械研磨（CMP）。
在方塊112，介電層202的一部分（即，氮化矽202b）被選擇地相對於氧化矽202a和磊晶材料210移除以形成鰭片214，如第2E圖所示。鰭片214可在稍後階段中被用於形成FinFET電晶體的通道。
本揭示的實施例中描述的概念也適用於其他用於溝槽填充的磊晶材料。一些實例可以包括可被用於邏輯和記憶體應用的未摻雜矽、Si:CP、純Ge、GeSn、GeP、GeB、或GeSnB等。在這種情況下，可能的矽前驅物可以包含如上所述的那些鹵化矽化合物和可選的含矽化合物，而且可能的鍺前驅物可以包含如上所述的那些鹵化鍺化合物和可選的含鍺化合物。
本揭示的效益包括藉由使用包含氯化矽烷的矽源和包含氯化鍺烷的鍺源來有效地溝槽填充高品質的磊晶SiGe材料而不會失去對介電質的生長選擇性。已經觀察到的是，磊晶SiGe填充可以在20 nm至30 nm寬的溝槽中進行，且對於出現在溝槽側壁上的氧化矽和氮化矽皆有優異的生長選擇性。尤其，可以可選地在不使用諸如Cl2 和HCl的典型共流蝕刻劑氣體之下進行磊晶材料的溝槽填充。使用鹵化矽烷和鹵化鍺烷用於溝槽填充的磊晶生長允許在介電質側壁上有更良好的潤濕，從而在溝槽中產生表面形態優異的磊晶材料。
雖然前文是針對本揭示的實施例，但可以在不偏離本揭示的基本範圍之下設計出本揭示的其他和進一步的實施例，而且本揭示的範圍是由隨後的申請專利範圍決定。
100‧‧‧方法
102-112‧‧‧方塊
200‧‧‧基板
202‧‧‧介電層
202a‧‧‧氧化矽
202b‧‧‧氮化矽
204‧‧‧溝槽
206‧‧‧頂表面
208‧‧‧溝槽側壁
210‧‧‧含矽磊晶材料
212‧‧‧頂表面
214‧‧‧頂表面/鰭片
為詳細瞭解上述本揭示之特徵，可參照實施例（其中一些圖示於附圖中）而對以上簡要概述的本揭示作更特定的描述。然而，應注意的是，附圖僅圖示本揭示之典型實施例，因此不應將該等附圖視為限制本揭示之範圍，因本揭示可認可其他等同有效的實施例。
第1圖為圖示依據本揭示的實施例用於製造積體電路的例示性方法之流程圖。
第2A圖至第2E圖圖示依據第1圖的流程圖在製造的某些階段期間的簡化、概念性積體電路之透視圖。
為了便於理解，已在可能處使用相同的元件符號來指稱對圖式而言相同的元件。構思的是，可以將在一個實施例中揭示的元件有益地用於其他實施例中而無需具體詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無

Claims (20)

  1. 一種處理一基板的方法，包含以下步驟：藉由使一溝槽暴露於一氣體混合物而在該溝槽內磊晶生長一含矽材料，該溝槽被形成在一介電層中，該氣體混合物包含鹵化矽化合物和鹵化鍺化合物，其中該溝槽具有一側壁，而且該側壁包含氧化物和沉積在該氧化物上的氮化物；進行一平坦化製程以平坦化該溝槽中的部分該含矽材料，使得該含矽材料的一頂表面與該氮化物的一頂表面大致同高度；以及相對於該氧化物與該含矽材料選擇地移除該氮化物，以形成鰭片。
  2. 如請求項1所述之方法，其中該鹵化矽化合物包含氯化矽烷。
  3. 如請求項2所述之方法，其中該氯化矽烷包含四氯化矽(SiCl4)、一氯矽烷(SiH3Cl)、二氯矽烷(SiH2Cl2)、三氯矽烷(SiHCl3)、六氯二矽烷(Si2Cl6)、八氯三矽烷(Si3Cl8)、或上述中之兩者或更多者的組合。
  4. 如請求項1所述之方法，其中該鹵化鍺化合物包含氯化鍺烷。
  5. 如請求項4所述之方法，其中該氯化鍺烷包含四氯化鍺(GeCl4)、氯鍺烷(GeH3Cl)、二氯鍺烷(GeH2Cl2)、三氯鍺烷(GeHCl3)、六氯二鍺烷(Ge2Cl6)、八氯三鍺烷(Ge3Cl8)、或上述中之兩者或更多者的組合。
  6. 一種處理一基板的方法，包含以下步驟：在一矽基板上形成一介電層，其中該介電層包含氧化物和沉積在該氧化物上的氮化物；在該介電層中形成一溝槽，以通過該溝槽暴露出該矽基板的一部分；藉由使該溝槽暴露於一氣體混合物而在該溝槽中磊晶生長一含矽材料，該氣體混合物包含鹵化矽化合物和鹵化鍺化合物，該鹵化矽化合物包含氯化矽烷，該鹵化鍺化合物包含氯化鍺烷；進行一平坦化製程以平坦化該溝槽中的部分該含矽材料，使得該含矽材料的一頂表面與該氮化物的一頂表面大致同高度；以及相對於該氧化物與該含矽材料選擇地移除該氮化物，以形成鰭片。
  7. 如請求項6所述之方法，其中該氯化矽烷包含四氯化矽(SiCl4)、一氯矽烷(SiH3Cl)、二氯矽烷(SiH2Cl2)、三氯矽烷(SiHCl3)、六氯二矽烷(Si2Cl6)、八氯三矽烷(Si3Cl8)、或上述中之兩者或更多者的組合。
  8. 如請求項6所述之方法，其中該氯化鍺烷包含四氯化鍺(GeCl4)、氯鍺烷(GeH3Cl)、二氯鍺烷(GeH2Cl2)、三氯鍺烷(GeHCl3)、六氯二鍺烷(Ge2Cl6)、八氯三鍺烷(Ge3Cl8)、或上述中之兩者或更多者的組合。
  9. 如請求項6所述之方法，其中該氧化物包含二氧化矽(SiO2)、氧化鋁(Al2O3)、摻碳的氧化矽、或矽鍺氧化物，並且該氮化物包含氮化矽或氮氧化矽。
  10. 如請求項6所述之方法，其中該氣體混合物進一步包含溴化矽化合物。
  11. 如請求項6所述之方法，其中該氣體混合物進一步包含溴化鍺化合物。
  12. 如請求項6所述之方法，其中該氣體混合物進一步包含矽烷(SiH4)、二矽烷(Si2H6)、三矽烷(Si3H8)、四矽烷(Si4H10)、或上述中之兩者或更多者的組合。
  13. 如請求項6所述之方法，其中該氣體混合物進一步包含鍺烷(GeH4)、二鍺烷(Ge2H6)、三鍺烷(Ge3H8)、或上述中之兩者或更多者的組合。
  14. 如請求項6所述之方法，其中磊晶生長一含矽材料係在約500℃至約750℃的溫度及約5托至約40托的腔室壓力下進行。
  15. 如請求項6所述之方法，其中該氣體混合物進一步包含一蝕刻劑氣體，該蝕刻劑氣體包含Cl2或HCl。
  16. 如請求項6所述之方法，其中該氣體混合物進一步包含p型摻雜劑氣體或n型摻雜劑氣體。
  17. 一種處理一基板的方法，包含以下步驟：藉由使形成在一介電層中的一溝槽暴露於一氣體混合物而在該溝槽中磊晶生長矽鍺，該介電層被形成在一基板上，該氣體混合物包含氯化鍺烷氣體和一含矽氣體，該含矽氣體包含矽烷(SiH4)、二矽烷(Si2H6)、三矽烷(Si3H8)、或四矽烷(Si4H10)，其中該溝槽的一側壁包含氧化矽和沉積在該氧化矽上的氮化矽；進行一平坦化製程以平坦化該溝槽中的部分該矽鍺，使得該矽鍺的一頂表面與該氮化矽的一頂表面大致同高度；以及相對於該氧化矽與該含矽材料選擇地移除該氮化矽，以形成鰭片。
  18. 如請求項17所述之方法，其中該氣體混合物進一步包含溴化鍺化合物。
  19. 如請求項17所述之方法，其中該氯化鍺烷氣體包含四氯化鍺(GeCl4)、二氯鍺烷(GeH2Cl2)、三氯鍺烷(GeHCl3)、六氯二鍺烷(Ge2Cl6)、八氯三鍺烷(Ge3Cl8)、或上述中之兩者或更多者的組合。
  20. 如請求項17所述之方法，其中該氣體混合物進一步包含鍺烷(GeH4)、二鍺烷(Ge2H6)、三鍺烷(Ge3H8)、或上述中之兩者或更多者的組合。
TW105119861A 2015-07-15 2016-06-24 選擇性磊晶的方法 TWI677906B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562192801P 2015-07-15 2015-07-15
US62/192,801 2015-07-15
US15/156,870 2016-05-17
US15/156,870 US20170018427A1 (en) 2015-07-15 2016-05-17 Method of selective epitaxy

Publications (2)

Publication Number Publication Date
TW201703119A TW201703119A (zh) 2017-01-16
TWI677906B true TWI677906B (zh) 2019-11-21

Family

ID=57757285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119861A TWI677906B (zh) 2015-07-15 2016-06-24 選擇性磊晶的方法

Country Status (5)

Country Link
US (2) US20170018427A1 (zh)
EP (1) EP3323147A4 (zh)
KR (1) KR20180019782A (zh)
TW (1) TWI677906B (zh)
WO (1) WO2017011097A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163627B2 (en) * 2017-05-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) * 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11097953B2 (en) 2018-10-11 2021-08-24 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing liquid polysilanes and isomer enriched higher silanes
US11230474B2 (en) 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
US11401166B2 (en) 2018-10-11 2022-08-02 L'Air Liaquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
US10752507B2 (en) 2018-10-11 2020-08-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing liquid polysilanes and isomer enriched higher silanes
CN113950736A (zh) * 2019-06-12 2022-01-18 应用材料公司 用于制造器件及结构的选择性方法
US11282890B2 (en) * 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US11145380B1 (en) * 2020-04-29 2021-10-12 International Business Machines Corporation Analog nonvolatile memory cells using dopant activation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294285A (en) * 1986-02-07 1994-03-15 Canon Kabushiki Kaisha Process for the production of functional crystalline film
US20060228900A1 (en) * 2005-03-31 2006-10-12 Tokyo Electron Limited Method and system for removing an oxide from a substrate
US20070218654A1 (en) * 2006-03-14 2007-09-20 Spencer Gregory S Silicon deposition over dual surface orientation substrates to promote uniform polishing
TW201407786A (zh) * 2012-08-09 2014-02-16 Taiwan Semiconductor Mfg 半導體裝置之接觸結構、ｐ型金氧半導體場效電晶體及半導體裝置之製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
KR101716113B1 (ko) * 2010-11-03 2017-03-15 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US8629426B2 (en) * 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
US8642454B2 (en) 2011-05-19 2014-02-04 International Business Machines Corporation Low temperature selective epitaxy of silicon germanium alloys employing cyclic deposit and etch
US20140264607A1 (en) * 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
US9252014B2 (en) * 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294285A (en) * 1986-02-07 1994-03-15 Canon Kabushiki Kaisha Process for the production of functional crystalline film
US20060228900A1 (en) * 2005-03-31 2006-10-12 Tokyo Electron Limited Method and system for removing an oxide from a substrate
US20070218654A1 (en) * 2006-03-14 2007-09-20 Spencer Gregory S Silicon deposition over dual surface orientation substrates to promote uniform polishing
TW201407786A (zh) * 2012-08-09 2014-02-16 Taiwan Semiconductor Mfg 半導體裝置之接觸結構、ｐ型金氧半導體場效電晶體及半導體裝置之製造方法

Also Published As

Publication number Publication date
EP3323147A4 (en) 2019-08-28
WO2017011097A1 (en) 2017-01-19
EP3323147A1 (en) 2018-05-23
KR20180019782A (ko) 2018-02-26
US20170018427A1 (en) 2017-01-19
US20180047569A1 (en) 2018-02-15
TW201703119A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
TWI677906B (zh) 選擇性磊晶的方法
KR101850666B1 (ko) 저온에서 얇은 에피택셜 필름들을 성장시키는 방법
KR102501287B1 (ko) 낮은 온도들에서의 선택적 규소 게르마늄 에피택시 방법
TWI729023B (zh) 拉伸應力與低接觸電阻的新材料以及形成方法
US8207023B2 (en) Methods of selectively depositing an epitaxial layer
US10205002B2 (en) Method of epitaxial growth shape control for CMOS applications
US9064960B2 (en) Selective epitaxy process control
JP2007537601A (ja) 選択的堆積プロセスを使用したｍｏｓｆｅｔデバイスの作製方法
TWI768245B (zh) 用於矽-鍺預清潔之方法與設備
TW202314792A (zh) 形成應變通道層的方法
US10002759B2 (en) Method of forming structures with V shaped bottom on silicon substrate
WO2018017216A1 (en) A method and material for cmos contact and barrier layer
CN114072544A (zh) 各向异性的外延生长