DE10025213A1

DE10025213A1 - Halbleitereinrichtung

Info

Publication number: DE10025213A1
Application number: DE10025213A
Authority: DE
Inventors: Shigenobu Maeda; Takashi Ipposhi; Hirotada Kuriyama; Hiroki Honda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-06-24
Filing date: 2000-05-22
Publication date: 2001-01-18
Also published as: KR100336595B1; KR20010014951A; US6703953B2; TW465026B; US20030160715A1; JP2001007290A

Abstract

Ein Kanalbereich (2), ein Sourcebereich (3) und ein Drainbereich (4) sind in einer polykristallinen Halbleiterschicht (1) gebildet. Die Eigenschaft eines polykristallinen TFT (101) ist durch die Menge der Kristallkorngrenzen (6), die in dem Kanalbereich (2) enthalten sind, gestreut. Ein Drainstrom wird verringert, wenn die Menge der Kristallkorngrenzen (6), die in dem Kanalbereich (2) enthalten sind, ansteigt. Um einen Code, der durch Codieren der elektrischen Eigenschaft des TFT (101) erhalten wird, zur Identifizierung eines Halbleiterchips, eines Systems oder ähnlichem zu verwenden, wird der TFT (101) auf dem Halbleiterchip, dem System oder ähnlichem zusammen mit einer Codierschaltung montiert. Somit wird eine Barriere gegen eine illegale Verwendung eines Benutzergeräts bei geringen Kosten verbessert.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterein richtung, die geeignet für ein Benutzergerät, wie zum Beispiel ein tragbares Telefon, anwendbar ist, und auf ein Herstellungs verfahren derselben, sowie auf ein Kommunikationsverfahren, das zur Verwendung der Halbleitereinrichtung geeignet ist.

Es ist bekannt geworden, daß eine illegale Verwendung eines Be nutzergeräts, wie zum Beispiel eines tragbaren Telefons, d. h. eine kriminelle Aktion des Vortäuschens, daß ein Benutzergerät eines Benutzers einer anderen Person gehört in einem Kommunika tionsnetzwerk durch Ändern der Identifizierungsnummer oder ähn lichem, um sich der Bezahlung der Kommunikationsgebühren zu ent ziehen, in letzter Zeit ansteigt. Obwohl eine solche illegale Verwendung sozial kontrolliert werden muß durch Gesetzesaktionen ähnlich zu anderen Verbrechen, wurde erkannt, daß eine von sehr wichtigen Gegenmaßnahmen zum Verhindern eines solchen Verbre chens darin liegt, die illegale Verwendung technisch schwierig zu machen, d. h. die technische Barriere (Sicherheit) gegen die illegale Verwendung zu verbessern.

Fig. 93 ist eine erläuternde Darstellung, die aus einem Bericht in "Nikkei Electronics", Nr. 736 vom 8. Februar 1999, S. 155-162 (im folgenden als Literaturstelle 1 bezeichnet) entnommen ist und die eine beispielhafte Gegenmaßnahme gegen eine illegale Verwendung zeigt, die momentan bei einem tragbaren Telefon ver wendet wird. Wie in der Literaturstelle 1 beschrieben ist, wird angenommen, daß das in Fig. 93 gezeigte Verfahren die beste Si cherheit unter den momentanen Gegenmaßnahmen gegen eine illegale Verwendung bietet. Das Verfahren verwendet die Prozedur der "Authentifizierung".

Bei diesem Verfahren wird jedes tragbare Telefon 903 mit einer Seriennummer (ESN: Elektronische Seriennummer) für das tragbare Telefon 903, mit einem gemeinsamen Geheimdatenwert (SSD), den das tragbare Telefon 903 und ein Authentifizierungszentrum 901 einer Fernmeldegesellschaft gemeinsam haben, und mit einer mobi len Identifizierungsnummer (MIN) versehen. Die Identifizierungs nummer ist auf der Grundlage eines CAVE-Algorithmus 904 (Mobilauthentifizierungs- und Sprachverschlüsselungsalgorithmus) als Zahl, die als AUTHREQ bezeichnet wird, codiert. Bei dieser Verschlüsselung wird eine Zufallszahl, die als RAND bezeichnet wird und von einem mobilen Vermittlungszentrum 902 der Fernmel degesellschaft ausgegeben ist, eingesetzt.

Die Fernmeldegesellschaft decodiert die Zahl AUTHREQ, die von dem tragbaren Telefon 903 übertragen ist, auf der Grundlage des CAVE-Algorithmus 905. Die decodierte Identifizierungszahl wird mit einer Identifizierungszahl, die in dem gemeinsamen geheimen Datenwert SSD enthalten ist, der nur durch das Authentifizie rungszentrum 901 gehalten wird, derart verglichen, daß eine Au torisierung oder eine fehlende Autorisierung der Kommunikation als Antwort auf das Vergleichsergebnis bestimmt wird. Somit wird geprüft, ob oder ob nicht der Benutzer des tragbaren Telefons 903 berechtigt ist, d. h. er wird auf der Grundlage des gemeinsa men geheimen Datenwertes SSD, den sich das tragbare Telefon 903 und die Fernmeldegesellschaft teilen, authentifiziert.

Auch für das in Fig. 93 gezeigte Authentifizierungssystem, das zur Zeit als beste Gegenmaßnahme gegen illegale Verendung be trachtet wird, muß gesagt werden, daß eine illegale Verwendung sich nun ausbreitet, während die Authentifizierung vermieden wird. Es wird gesagt, daß der technische Hauptfaktor darin liegt, daß die von dem tragbaren Telefon 903 gelieferte Identi fizierungszahl in einen wiederladbaren Flashspeicher (Flash-ROM) eingeschrieben ist, wie in der Literaturstelle 1 beschrieben ist.

Fig. 94 ist ein Blockschaltbild, das schematisch den internen Aufbau eines der Anmelderin bekannten tragbaren Telefons 903 zeigt. Das der Anmelderin bekannte tragbare Telefon 903 enthält eine Kommunikationsschaltung 907 und einen Flashspeicher 908. Die Kommunikationsschaltung 907 arbeitet gemäß einem Programm, das in den Flashspeicher 908 eingeschrieben ist. Der Flashspei cher 908 hält auch eine Identifizierungs-ID, und die Kommunika tionsschaltung 907 führt eine Codierung auf der Grundlage der Identifizierungszahl ID, die von dem Flashspeicher 908 ausgele sen ist, zur Übertragung der Zahl AUTHREQ durch, die durch ein Coclieren der Fernmeldegesellschaft erzeugt ist.

Der wiederladbare Flashspeicher 908 wird als Speichermedium ver wendet, da es zum Beispiel notwendig ist, mit einer Programmän derung durch die Fernmeldegesellschaft, wie zum Beispiel eines Programms entsprechend eines neuen Kommunikationssystems, fertig zu werden. Wenn ein nicht wiederladbarer Masken-ROM verwendet wird, ist es unmöglich, mit einer Programmänderung zurechtzukom men, und die Identifizierungszahl muß mit einem Maskenmuster aufgezeichnet werden, das bezüglich einer Identifizierungszahl empfindlich ist, die mit jeder einzelnen Einrichtung in dem Her stellungsprozeß des Masken-ROM variiert, was in einer Verringe rung der Herstellungseffizienz und einem Anstieg der Herstel lungskosten führt.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterein richtung vorzusehen, die eine Sicherheit gegen illegale Verwen dung eines Benutzergeräts oder ähnlichem ohne Erhöhung der An zahl der Herstellungsschritte und der Herstellungskosten ermög licht.

Die Aufgabe wird durch die Halbleitereinrichtung des Anspruches 1, 18, 19 oder 20 gelöst.

Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem ersten Aspekt der vorliegenden Erfindung enthält ei ne Halbleitereinrichtung ein Halbleiterelement mit einem Poly kristall und eine Codierschaltung, die eine elektrische Eigen schaft des Halbleiterelements in ein digitales Signal derart um wandelt, daß der Wert in Ableitung von einer Streuung der Kri stallstruktur des Polykristalls gestreut ist, wodurch ein Code erzeugt und ausgegeben wird bzw. werden kann.

Gemäß dem ersten Aspekt ist der Wert des Codes unter einzelnen Einrichtungen gestreut, wodurch der Code als Identifizierungs code für ein System oder ähnliches, das mit der Einrichtung der vorliegenden Erfindung zusammengebaut ist, verwendet werden kann. Ferner wird der Code erzeugt durch Verwenden der Streuung von Kristallstrukturen von Polykristallen, die durch die glei chen Schritte bei den einzelnen Einrichtungen hergestellt sind, wodurch die Herstellung vereinfacht ist. Zusätzlich kann die Ei genschaft des Halbleiterelements, das die Basis des Codes bil det, nicht extern geändert werden, und somit verwirklicht die Halbleitereinrichtung eine hohe Barriere gegen eine illegale Än derung des Codes.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung enthält die Halbleitereinrichtung ferner eine Vergleichsschaltung, die einen Code, der von der Codierschaltung ausgegeben ist, als ei nen ersten Code betrachtet, die einen extern eingegebenen zwei ten Code mit dem ersten Code vergleicht, die eine Übereinstim mung oder Annäherung zwischen den Codes bestimmt und die ein vorbestimmtes Signal ausgibt, das das Bestimmungsergebnis an zeigt.

Gemäß dem zweiten Aspekt bestimmt die Vergleichsschaltung die Übereinstimmung oder Annäherung zwischen den Codes, wodurch die Codes zur Authentifizierung verwendet werden können.

Gemäß einem dritten Aspekt der vorliegenden Erfindung enthält die Halbleitereinrichtung ferner eine vorbestimmte Schaltung, die einen Schaltungsteil enthält, der selektiv als Reaktion auf das vorbestimmte Signal in einen Betriebszustand oder einen Nicht-Betriebszustand gelangt.

Gemäß dem dritten Aspekt enthält die Halbleitereinrichtung die vorbestimmte Schaltung, die den Schaltungsteil enthält, der se lektiv auf der Grundlage der Bestimmung der Vergleichsschaltung in einen Betriebs- oder Nicht-Betriebszustand gelangt, wodurch ein vorbestimmter Betrieb eines Systems als Reaktion auf das Er gebnis der Bestimmung eines Paßworts oder einer Authentifizie rung des Codes autorisiert oder nicht autorisiert werden kann durch Bilden eines Teils der Schaltung, die Funktionen des Sy stems verwirklicht, als die vorbestimmte Schaltung und Verwenden des Codes als das Paßwort oder als Code zur Authentifizierung.

Gemäß einem vierten Aspekt der vorliegenden Erfindung sind das Halbleiterelement und die Codierschaltung auf einem einzelnen Halbleitersubstrat gebildet.

Gemäß dem vierten Aspekt sind das Halbleiterelement und die Co dierschaltung auf dem einzelnen Halbleitersubstrat gebildet, wo durch nicht nur der Eigenschaftsdatenwert des Halbleiterelements unveränderbar ist, sondern wodurch auch verhindert werden kann, daß die Ausgabe der Codierschaltung durch eine externe Eingabe eines Signals in den Codierer geändert werden kann, und somit ist die Barriere gegen eine illegale Verwendung des Systems, das mit der erfindungsgemäßen Einrichtung zusammengebaut ist, weiter verbessert.

Gemäß einem fünften Aspekt der vorliegenden Erfindung enthält die Codierschaltung eine Umwandlungsschaltung, die eine elektri sche Eigenschaft des Halbleiterelements in ein digitales Signal derart umwandelt, daß der Wert in Ableitung von einer Verteilung der Kristallstruktur des Polykristalls gestreut ist, wodurch ein Code erzeugt wird, und einen Codespeicher, der auf dem einzelnen Halbleitersubstrat gebildet ist, zum Speichern des Codes, der durch die Umwandlungsschaltung erzeugt ist, in einer nichtflüch tigen Weise und zum Lesen des Codes, wodurch derselbe als Code ausgabe von der Codierschaltung ausgegeben wird.

Gemäß dem fünften Aspekt enthält die Halbleitereinrichtung den Codespeicher, wodurch der Code nicht schwankt, sogar wenn die Temperatur oder die Stromversorgungsspannung schwankt, so daß ein konstanter Code unbegrenzt stabil erhalten wird. Der Code speicher ist auf dem Halbleitersubstrat zusammen mit dem Halb leiterelement und der Codierschaltung gebildet, und somit kann der in dem Codespeicher gespeicherte Code nicht illegal von au ßen neu eingeschrieben werden.

Gemäß einem sechsten Aspekt der vorliegenden Erfindung enthält die Halbleitereinrichtung ferner eine Vergleichsschaltung, die auf einem einzelnen Halbleitersubstrat gebildet ist, die den von der Codierschaltung ausgegebenen Code als ersten Code betrach tet, die einen extern eingegebenen zweiten Code mit dem ersten Code vergleicht, die eine Übereinstimmung oder Annäherung zwi schen den Codes bestimmt und die ein vorbestimmtes Signal, das das Störungsergebnis anzeigt, ausgibt.

Gemäß dem sechsten Aspekt ist die Vergleichsschaltung auch auf dem einzelnen Halbleitersubstrat gebildet, wodurch ein in die Vergleichsschaltung einzugebender Code nicht illegal von außen geändert werden kann. Somit ist die Barriere gegen eine illegale Verwendung weiter verbessert.

Gemäß einem siebten Aspekt der vorliegenden Erfindung enthält die Halbleitereinrichtung ferner eine vorbestimmte Schaltung, die auf dem einzelnen Halbleitersubstrat gebildet ist und einen Schaltungsteil enthält, der selektiv als Reaktion auf das vorbe stimmte Signal in einen Betriebs- bzw. Nicht-Betriebszustand ge langt.

Gemäß dem siebten Aspekt ist die vorbestimmte Schaltung auch auf dem einzelnen Halbleitersubstrat gebildet, wodurch das vorbe stimmte Signal nicht extern eingegeben werden kann. Somit ist die Barriere gegen eine illegale Verwendung weiter verbessert.

Gemäß einem achten Aspekt der vorliegenden Erfindung enthält das Halbleiterelement einen MOS-Transistor, wobei zumindest ein Ka nalbereich des MOS-Transistors aus einem polykristallinen Halb leiter, der als Polykristall dient, gebildet ist, und wobei die Kanalbreite und die Kanallänge des MOS-Transistors in dem Be reich von 0,5 bis 10 mal die mittlere Kristallkorngröße des po lykristallinen Halbleiters eingestellt sind.

Gemäß dem achten Aspekt sind die Kanalbreite und die Kanallänge des MOS-Transistors bezüglich der Kristallkorngröße optimiert, wodurch die Streuung des Codes zwischen einzelnen Einrichtungen erhöht werden kann.

Gemäß einem neunten Aspekt der vorliegenden Erfindung enthält das Halbleiterelement einen MOS-Transistor, wobei zumindest ein Kanalbereich des MOS-Transistors aus einem polykristallinen Halbleiter, der als Polykristall dient, gebildet ist, und die Vergleichsschaltung enthält eine Wobbelschaltung, die eine Gate spannung des MOS-Transistors wobbelt, eine Näherungspegelberech nungsschaltung, die einen Näherungspegel zwischen dem ersten Code, der von der Codierschaltung ausgegeben ist, und dem zwei ten Code in dem Vorgang des Wobbelns der Gatespannung berechnet, und eine Auswertungsschaltung, die bestimmt, ob oder ob nicht der durch die Näherungspegelberechnungsschaltung berechnete Nä herungspegel einen Referenzwert übersteigt, und ein Signal, das das Bestimmungsergebnis anzeigt, als das vorbestimmte Signal ausgibt.

Gemäß dem neunten Aspekt wird, ob oder ob nicht der Näherungspe gel den Referenzwert übersteigt, in dem Vorgang des Wobbelns der Gatespannung bestimmt, wodurch die Näherung und Übereinstimmung der Codes korrekt bestimmt werden können, während der Einfluß durch eine Schwankung der Temperatur und der Stromversorgungs spannung beseitigt ist.

Gemäß einem zehnten Aspekt der vorliegenden Erfindung kann der Referenzwert von außerhalb der Halbleitereinrichtung eingestellt werden.

Gemäß dem zehnten Aspekt kann der Referenzwert zur Bestimmung extern eingestellt werden und somit kann die Bestimmung auf ei nen geeigneten Pegel als Reaktion auf einen Unterschied der Wichtigkeit der Authentifizierung oder ähnlichem durchgeführt werden.

Gemäß einem elften Aspekt der vorliegenden Erfindung enthält die Vergleichsschaltung eine Meßschaltung, die die elektrische Ei genschaft des Halbleiterelements mißt und den gemessenen Wert als ein digitales Signal ausgibt, einen Datenspeicher, der das digitale Signal speichert, eine Codeüberwachungsschaltung, die auf der Basis des digitalen Signales, das von der Meßschaltung ausgegeben ist, und des digitalen Signales, das in dem Daten speicher gespeichert ist, bestimmt, ob oder ob nicht der erste Code unter einer Schwankung leidet, und das digitale Signal, das in dem Datenspeicher gespeichert ist, mit dem digitalen Signal, das durch eine neue Messung erhalten ist, aktualisiert, eine Codekorrekturschaltung, die den ersten Code ausgibt, während der Wert des ersten Codes korrigiert ist, wenn die Codeüberwachungs schaltung erfaßt, daß eine Fluktuation vorhanden ist, oder die den ersten Code ohne Korrektur des Werts ausgibt, wenn keine Fluktuation erfaßt wird, und eine Bestimmungsschaltung, die den Code, der von der Codekorrekturschaltung ausgegeben ist, mit dem zweiten Code vergleicht, die Übereinstimmung oder Annäherung zwischen den Codes bestimmt und ein Signal, das das Bestimmungs ergebnis anzeigt, als das vorbestimmte Signal ausgibt.

Gemäß dem elften Aspekt wird eine Schwankung des Codes automa tisch korrigiert, wodurch eine stabile Bestimmung durch Beseiti gen des Einflusses von einer Schwankung der elektrischen Eigen schaft des Halbleiterelements, die von einer -BT-Beanspruchung abgeleitet ist, beibehalten werden kann.

Gemäß einem zwölften Aspekt der vorliegenden Erfindung bestimmt die Codeüberwachungsschaltung das Vorhandensein/Fehlen der Schwankung und aktualisiert das digitale Signal, das in den Da tenspeicher gespeichert ist, mit dem digitalen Signal, das durch eine neue Messung erhalten ist, nur wenn jedes digitale Signal, das durch die Meßschaltung während einer vorbestimmten Anzahl von Messungen erhalten wird, verschieden von dem digitalen Si gnal ist, das in dem Datenspeicher gespeichert ist.

Gemäß dem zwölften Aspekt wird die Schwankung des Codes nur be stimmt, wenn die Änderung der Eigenschaft über eine Mehrzahl von Messungen der elektrischen Eigenschaft des Halbleiterelements erkannt wird, wodurch eine Fehlbestimmung unterdrückt werden kann.

Gemäß einem dreizehnten Aspekt der vorliegenden Erfindung ent hält das Halbleiterelement einen ersten polykristallinen Dünn filmtransistor und die Halbleitereinrichtung enthält ferner ei nen statischen RAM, der auf dem einzelnen Halbleitersubstrat ge bildet ist und einen zweiten polykristallinen Dünnfilmtransistor in einer Speicherzelle enthält.

Gemäß dem dreizehnten Aspekt sind das Halbleiterelement und die Codierschaltung in dem SRAM, der für ein großes System verwendet wird, integriert, wodurch eine Funktion der Identifizierung zu dem großen System hinzugefügt werden kann. Ferner enthält der SRAM den polykristallinen Dünnfilmtransistor, wodurch die Anzahl der Herstellungsschritte, die zum Hinzufügen eines neuen poly kristallinen Dünnfilmtransistors zur Identifizierung benötigt werden, und die Kosten dafür eingespart werden können.

Gemäß einem vierzehnten Aspekt der vorliegenden Erfindung ent hält die Halbleitereinrichtung ferner eine CDMA- Codeerzeugungsschaltung (Codeteilungsmultizugriff- Codeerzeugungsschaltung), die einen CDMA-Code auf der Grundlage des Codes, der von der Codierschaltung ausgegeben ist, erzeugt, eine Modulationsschaltung, die ein übertragenes Signal auf der Grundlage des CDMA-Codes moduliert, und eine Demodulationsschal tung, die ein empfangenes Signal auf der Grundlage des CDMA- Codes demoduliert.

Gemäß dem vierzehnten Aspekt werden Codes mit einer geringen Korrelation zur Erzeugung des CDMA-Codes eingesetzt, wodurch ein Kommunikationssystem mit einem niedrigen Übersprechpegel ähnlich zu dem der Anmelderin bekannten Kommunikationssystem, das das CDMA-System verwendet, mit geringen Kosten verwirklicht werden kann.

Gemäß einem fünfzehnten Aspekt der vorliegenden Erfindung ist die vorbestimmte Schaltung eine Kommunikationsschaltung, die ein Signal zu einer externen Einrichtung überträgt und ein Signal von ihr empfängt und die den zweiten Code empfängt und ihn zu der Vergleichsschaltung überträgt.

Gemäß dem fünfzehnten Aspekt ist die vorbestimmte Schaltung die Kommunikationsschaltung, die den zweiten Code empfängt und zu der Vergleichsschaltung überträgt, wodurch die Halbleiterein richtung zur Anwendung auf ein Kommunikationsgerät, das den Code zur Authentifizierung einsetzt, geeignet ist.

Gemäß einem sechzehnten Aspekt der vorliegenden Erfindung ent hält die Halbleitereinrichtung ferner einen Temperatursensor, der die Temperatur des Halbleiterelements mißt, und einen Span nungssensor, der die Stromversorgungsspannung mißt, die an dem Halbleiterelement angelegt ist, während die Kommunikationsschal tung den Temperaturdatenwert, der durch den Temperatursensor durch eine Messung erhalten ist, und den Spannungsdatenwert, der durch den Spannungssensor durch eine Messung erhalten ist, über trägt.

Gemäß dem sechzehnten Aspekt überträgt die Kommunikationsschal tung den Temperaturdatenwert und den Spannungsdatenwert, wodurch die Halbleitereinrichtung für eine Anwendung auf einem Kommuni kationsgerät geeignet ist, das eine stabile Authentifizierung verwirklicht, während der Einfluß der Temperatur und der Span nung oder der Einfluß einer -BT-Beanspruchung beseitigt ist.

Gemäß einem siebzehnten Aspekt der vorliegenden Erfindung ent hält die Halbleitereinrichtung ferner eine Fehlerbetriebsschal tung, die die elektrische Eigenschaft des Halbleiterelements mit einem Eigenschaftsdatenwert vergleicht und davon einen Fehler berechnet, und einen Fehlerspeicher, der den Fehler speichert, und die Kommunikationsschaltung empfängt den Eigenschaftsdaten wert und überträgt ihn zu der Fehlerbetriebsschaltung, während der in den Fehlerspeicher gespeicherte Fehler gelesen und über tragen wird.

Gemäß dem siebzehnten Aspekt wird der Fehler berechnet und ge speichert, während der Fehler geliefert und übertragen wird, wo durch die Halbleitereinrichtung für eine Anwendung auf ein Kom munikationsgerät geeignet ist, das eine stabile Authentifizie rung verwirklicht und einen Einfluß einer -BT-Beanspruchung be seitigt.

Gemäß einem achtzehnten Aspekt der vorliegenden Erfindung ent hält die Halbleitereinrichtung M(≧ 2) × N(≧ 1) MOS-Transistoren, die in der Form einer Matrix von M Zeilen und N Spalten angeordnet sind und zumindest der Kanalbereich der M × N MOS-Transistoren ist aus einem polykristallinen Halbleiter gebildet, eine Stromver sorgungsleitung, die entweder mit den Sourceelektroden oder den Drainelektroden von den M × N MOS-Transistoren verbunden ist, M Bitleitungen, die entsprechend den M Zeilen vorgesehen sind, wo bei jede der M Bitleitungen gemeinsam mit den anderen von den Sourceelektroden und den Drainelektroden der N MOS-Transistoren, die zu einer entsprechenden der M Zeilen gehören, verbunden ist, und N Wortleitungen, die entsprechend den N Spalten vorgesehen sind, wobei jede der N Wortleitungen gemeinsam mit den Gateelek troden der M Transistoren verbunden ist, die zu der entsprechen den der N Spalten gehören.

Gemäß dem achtzehnten Aspekt enthält die Halbleitereinrichtung die Mehrzahl von MOS-Transistoren, die individuell und spezifi zierbar mit den Wortleitungen und Bitleitungen verbunden sind und zumindest die Kanalbereiche der MOS-Transistoren sind aus einem polykristallinen Halbleiter gebildet, wodurch die Codes einer Mehrzahl von Bits, die unter den Einrichtungen gestreut sind, leicht erzeugt werden können.

Gemäß einem neunzehnten Aspekt der vorliegenden Erfindung ent hält eine Halbleitereinrichtung M(≧ 2) × N(≧ 1) Widerstandselemente, die in der Form einer Matrix aus M Zeilen und N Spalten angeord net sind und die Widerstände aufweisen, die aus einem polykri stallinen Halbleiter gebildet sind, M Bitleitungen, die entspre chend den M Zeilen vorgesehen sind, wobei jede der M Bitleitun gen gemeinsam mit den ersten Enden der N Widerstandselemente verbunden sind, die zu einer entsprechenden der M Zeilen gehö ren, und N Wortleitungen, die den N Spalten entsprechen, wobei jede der N Wortleitungen gemeinsam mit den zweiten Enden der M Widerstandselemente verbunden sind, die zu einer entsprechenden der N Spalten gehören.

Gemäß dem neunzehnten Aspekt enthält die Halbleitereinrichtung eine Mehrzahl von Widerstandselemente die individuell und spezi fizierbar mit den Wortleitungen und Bitleitungen verbunden sind und die die Widerstände aufweisen, die aus einem polykristalli nen Halbleiter gebildet sind, wodurch die Größe einer Mehrzahl von Bits, die unter den Einrichtungen gestreut sind, leicht er zeugt werden können.

Die vorliegende Erfindung ist auch auf ein Herstellungsverfahren einer Halbleitereinrichtung gerichtet. Gemäß einem zwanzigsten Aspekt der vorliegenden Erfindung enthält ein Herstellungsver fahren einer Halbleitereinrichtung die Schritte: (a) Abscheiden einer amorphen Halbleiterschicht auf einer Isolierschicht durch Ausführen eines Abscheidens auf der Gasphase mit einem reaktiven Gas bei einer ersten Temperatur und (b) Umwandeln der amorphen Halbleiterschicht in eine polykristalline Halbleiterschicht durch Durchführen einer Wärmebehandlung bzw. Annealen bei einer zweiten Temperatur für eine vorbestimmte Zeitdauer, wobei der Typ des reaktiven Gases, die erste Temperatur, die zweite Tempe ratur und die vorbestimmte Zeitdauer derart eingestellt sind, daß die mittlere Kristallkorngröße der polykristallinen Halblei terschicht zumindest 0,1 µm beträgt.

Gemäß dem zwanzigsten Aspekt wird die polykristalline Halblei terschicht derart gebildet, daß die mittlere Kristallkorngröße zumindest 0,1 µm beträgt, wodurch ein Element mit einer großen Streuung der elektrischen Eigenschaft leicht mit der polykri stallinen Halbleiterschicht gebildet werden kann.

Gemäß einem einundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Herstellungsverfahren einer Halbleitereinrichtung die Schritte: (a) Bilden einer Dotierungsschicht in einer Hauptoberfläche eines Halbleitersubstrates durch selektives Ein bringen einer Dotierung, (b) Bilden einer Isolierschicht auf der Hauptoberfläche des Halbleitersubstrates, (c) Abscheiden einer polykristallinen Halbleiterschicht auf der Isolierschicht, (d) Aufteilen der polykristallinen Halbleiterschicht in eine erste Halbleiterschicht und eine zweite Halbleiterschicht durch Durch führen einer Bemusterung derart, daß die zweite Halbleiter schicht die Dotierungsschicht bedeckt, (e) selektives Bilden ei nes Kanalbereiches, eines Sourcebereiches und eines Drainberei ches eines MOS-Transistors mit der ersten Halbleiterschicht als eine Gateelektrode in der Hauptoberfläche des Halbleiter substrats und (f) selektives Bilden eines Kanalbereiches, der der Dotierungsschicht gegenüberliegt, sowie eines Sourceberei ches und eines Drainbereiches, zwischen denen der Kanalbereich liegt, durch selektives Einbringen einer Dotierung in die zweite Halbleiterschicht.

Gemäß dem einundzwanzigsten Aspekt werden die Gateelektrode ei nes Voll-MOS-Transistors und die Halbleiterschicht des Dünnfilm- MOS-Transistors durch Bemustern einer gemeinsamen polykristalli nen Halbleiterschicht gebildet, wodurch eine Halbleitereinrich tung mit zwei Typen von MOS-Transistoren, die auf einem gemein samen Halbleitersubstrat gebildet sind, mit einer kleinen Anzahl von Schritten bei niedrigen Kosten hergestellt werden kann.

Gemäß einem zweiundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Herstellungsverfahren einer Halbleitereinrichtung die Schritte: (a) Bilden einer Isolierschicht auf einer Haupto berfläche eines Halbleitersubstrates, (b) Abscheiden einer poly kristallinen Halbleiterschicht auf der Isolierschicht, (c) Auf teilen der polykristallinen Halbleiterschicht in eine erste Halbleiterschicht und eine zweite Halbleiterschicht durch Bemu stern (d) selektives Bilden eines Kanalbereichs, eines Sourcebe reichs und eines Drainbereichs eines MOS-Transistors mit der er sten Halbleiterschicht als eine Gateelektrode in der Hauptober fläche des Halbleitersubstrats und (e) Bilden eines Widerstands und einer Elektrode, das denselben begrenzt, durch selektives Einbringen einer Dotierung in die zweite Halbleiterschicht.

Gemäß dem zweiundzwanzigsten Aspekt werden die Gateelektrode des Voll-MOS-Transistors und das Dünnfilmwiderstandselement durch Bemustern der gemeinsamen polykristallinen Halbleiterschicht ge bildet, wodurch eine Halbleitereinrichtung mit zwei Typen von Elementen, die auf einem gemeinsamen Halbleitersubstrat gebildet sind, durch eine kleine Anzahl von Schritten bei geringen Kosten gebildet werden kann.

Gemäß einem dreiundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Herstellungsverfahren einer Halbleitereinrichtung die Schritte: (a) selektives Implantieren eines Hauptkomponen tenelements eines Halbleitersubstrats in eine Hauptoberfläche des Halbleitersubstrats, wodurch die Hauptoberfläche selektiv in einen amorphen Zustand umgewandelt wird, (b) Umwandeln des in den amorphen Zustand umgewandelten Abschnittes in einen polykri stallinen Zustand durch Erwärmen (Annealen bzw. Tempern) und (c) Bilden eines einkristallinen Halbleiterelementes und eines poly kristallinen Halbleiterelementes in dem Halbleitersubstrat durch selektives Bilden von Dotierungsbereichen sowohl in einem Ab schnitt des Halbleitersubstrats, der in den polykristallinen Zu stand umgewandelt ist, als auch in einem verbleibenden Ab schnitt.

Gemäß dem dreiundzwanzigsten Aspekt wird der Abschnitt, der in einen polykristallinen Zustand umgewandelt ist, selektiv auf der Hauptoberfläche des Halbleitersubstrates durch Implantieren des Elementes und derartiges Erwärmen (Annealen), daß die Elemente entsprechend gebildet werden, gebildet, wodurch eine Halblei tereinrichtung mit einem einkristallinen Halbleiterelement und einem polykristallinen Halbleiterelement eines Voll- bzw. Volu mentyps auf einem gemeinsamen Halbleitersubstrat erhalten wird.

Gemäß einem vierundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Herstellungsverfahren einer Halbleitereinrichtung die Schritte: (a) Bilden einer Isolierschicht auf einer Haupto berfläche eines Halbleitersubstrats, (b) Abscheiden einer ersten polykristallinen Halbleiterschicht auf der Isolierschicht, (c) Aufteilen der ersten polykristallinen Halbleiterschicht in eine erste Elektrode und eine zweite Elektrode durch Bemustern, (d) Bilden eines ersten Isolierfilmes und eines zweiten Isolierfil mes derart, daß die erste Elektrode und die zweite Elektrode entsprechend bedeckt werden, (e) Abscheiden einer zweiten poly kristallinen Halbleiterschicht derart, daß die Isolierschicht und die Isolierfilme bedeckt werden, (f) Aufteilen der zweiten polykristallinen Halbleiterschicht in eine dritte Elektrode auf der Isolierschicht, eine vierte Elektrode, die den ersten Iso lierfilm bedeckt, und eine dritte polykristalline Halbleiter schicht, die die zweite Isolierschicht bedeckt, durch Bemustern, (g) selektives Bilden eines Kanalbereiches, eines Sourceberei ches und eines Drainbereiches eines MOS-Transistors mit der dritten Elektrode als Gateelektrode in der Hauptoberfläche des Halbleitersubstrates und (h) selektives Bilden eines Kanalberei ches, eines Sourcebereiches und eines Drainbereiches eines MOS- Transistors mit der zweiten Elektrode als Gateelektrode in der dritten polykristallinen Halbleiterschicht durch selektives Ein bringen einer Dotierung in die dritte polykristalline Halblei terschicht.

Gemäß dem vierundzwanzigsten Aspekt werden eine Elektrode eines kapazitiven Elementes und die Gateelektrode des Dünnfilm-MOS- Transistors gebildet, während die Gateelektrode des Voll-MOS- Transistors, eine andere Elektrode des kapazitiven Elementes und die Halbleiterschicht des Dünnfilm-MOS-Transistors durch Bemu stern der gemeinsamen ersten und zweiten polykristallinen Halb leiterschichten gebildet werden, wodurch eine Halbleitereinrich tung mit drei Typen von Elementen, die auf einem gemeinsamen Halbleitersubstrat gebildet sind, mit einer kleinen Anzahl von Schritten bei geringen Kosten hergestellt werden kann.

Die vorliegende Erfindung ist auch auf ein Kommunikationsverfah ren gerichtet. Gemäß einem fünfundzwanzigsten Aspekt der vorlie genden Erfindung enthält ein Kommunikationsverfahren die Schrit te: (a) eine Fernmeldegesellschaftsausrüstung speichert einen Code, der identisch ist zu dem ersten Code der Halbleiterein richtung gemäß einem von dem fünfzehnten bis siebzehnten Aspekt, und (b) die Fernmeldegesellschaftsausrüstung und ein Kommunika tionsgerät, das die Halbleitereinrichtung aufweist, führen eine Kommunikation nach dem Schritt (a) miteinander durch, während der Schritt (b) die Schritte enthält: (b-1) die Fernmeldegesell schaftsausrüstung überträgt den gespeicherten Code zu dem Kommu nikationsgerät als den zweiten Code, (b-2) das Kommunikationsge rät empfängt den übertragenen zweiten Code in der Kommunikati onsschaltung, (b-3) die Vergleichsschaltung bestimmt die Über einstimmung oder Annäherung auf Grundlage des empfangenen zwei ten Codes und (b-4) die Kommunikationsschaltung stoppt die Kom munikation, wenn weder eine Übereinstimmung noch eine Annäherung durch die Bestimmung bestätigt wird.

Gemäß dem fünfundzwanzigsten Aspekt wird das Kommunikationsgerät mit einem Code authentifiziert, der durch eine Streuung der Kri stallstruktur des Polykristalls zufällig ist, wodurch eine Bar riere gegen eine illegale Verwendung mit geringen kosten verbes sert werden kann.

Gemäß einem sechsundzwanzigsten Aspekt der vorliegenden Erfin dung enthält ein Kommunikationsverfahren folgende Schritte: (a) eine Fernmeldegesellschaftsausrüstung speichert den ersten Code oder die elektrische Eigenschaft der Halbleitereinrichtung gemäß dem sechzehnten Aspekt als Funktion der Temperatur des Halblei terelements und der Stromversorgungsspannung für das Halbleite relement und (b) die Fernmeldegesellschaftsausrüstung und ein Kommunikationsgerät, das die Halbleitereinrichtung aufweist, führen miteinander eine Kommunikation nach dem Schritt (a) durch, wobei der Schritt (b) folgende Schritte enthält: (b-1) das Kommunikationsgerät überträgt den Temperaturdatenwert und den Spannungsdatenwert, (b-2) die Fernmeldegesellschaftsausrü stung empfängt den Temperaturdatenwert und den Spannungsdaten wert, (b-3) die Fernmeldegesellschaftsausrüstung berechnet einen Code unter Bedingungen, die durch den Temperaturdatenwert und den Spannungsdatenwert ausgedrückt sind, auf der Grundlage des ersten Codes oder der elektrischen Eigenschaft gemäß der gespei cherten Funktion, (b-4) die Fernmeldegesellschaftsausrüstung überträgt den berechneten Code zu dem Kommunikationsgerät als den zweiten Code, (b-5) das Kommunikationsgerät empfängt den übertragenen zweiten Code in der Kommunikationsschaltung, (b-6) die Vergleichsschaltung bestimmt die Übereinstimmung oder Annä herung auf der Grundlage des empfangenen zweiten Codes und (b-7) die Kommunikationsschaltung stoppt die Kommunikation, wenn weder eine Übereinstimmung noch eine Annäherung durch die Bestimmung bestätigt wird.

Gemäß dem sechsundzwanzigsten Aspekt werden die Codes auf der Grundlage der Temperaturdaten und Spannungsdaten erzeugt, so daß eine Authentifizierung auf der Grundlage davon durchgeführt wird, wodurch eine stabile Authentifizierung durchgeführt werden kann, während der Einfluß durch eine Schwankung der Temperaturen der Stromversorgungsspannung unterdrückt werden kann.

Gemäß einem siebenundzwanzigsten Aspekt der vorliegenden Erfin dung enthält ein Kommunikationsverfahren die Schritte: (a) eine Fernmeldegesellschaftsausrüstung speichert die elektrische Ei genschaft der Halbleitereinrichtung gemäß dem sechzehnten Aspekt als eine Funktion der Temperatur des Halbleiterelements und der Stromversorgungsspannung für das Halbleiterelement und (b) die Fernmeldegesellschaftsausrüstung und das Kommunikationsgerät, das die Halbleitereinrichtung aufweist, führen eine Kommunikati on miteinander nach dem Schritt (a) durch, wobei der Schritt (b) folgende Schritte enthält: (b-1) das Kommunikationsgerät über trägt den Temperaturdatenwert und den Spannungsdatenwert, (b-2) die Fernmeldegesellschaftsausrüstung empfängt und speichert den Temperaturdatenwert und den Spannungsdatenwert, (b-3) die Fern meldegesellschaftsausrüstung sagt einen Verschiebungswert der elektrischen Eigenschaft, der von einer -BT-Beanspruchung abge leitet ist, auf der Grundlage der elektrischen Eigenschaft, wie die gespeicherte Funktion, und dem vorher empfangenen Tempera turdatenwert und Spannungsdatenwert voraus, (b-4) berechnet ei nen Code unter den Bedingungen, die durch den Temperaturdaten wert und den Spannungsdatenwert, die in dem Schritt (b-2) emp fangen sind, ausgedrückt sind, und unter Berücksichtigung der Verschiebungsgröße auf der Grundlage der vorhergesagten Ver schiebungsgröße und des Temperaturdatenwertes und des Spannungs datenwertes, die in dem Schritt (b-2) empfangen sind, (b-5) die Fernmeldegesellschaftsausrüstung überträgt den berechneten Code zu dem Kommunikationsgerät als den zweiten Code, (b-6) das Kom munikationsgerät empfängt den übertragenen zweiten Code in der Kommunikationsschaltung, (b-7) die Vergleichsschaltung bestimmt die Übereinstimmung und Annäherung auf der Grundlage des zweiten Codes und (b-8) die Kommunikationsschaltung stoppt die Kommuni kation, wenn weder eine Übereinstimmung noch eine Annäherung bei der Bestimmung bestätigt wird.

Gemäß dem siebenundzwanzigsten Aspekt wird der Code auf der Grundlage der vorhergehenden Kommunikationsgeschichte sowie den vorliegenden Temperaturdatenwert und Spannungsdatenwert berech net und eine Authentifizierung wird auf dieser Grundlage durch geführt, wodurch eine stabile Authentifizierung durchgeführt werden kann, während ein Einfluß durch eine -BT-Beanspruchung zusätzlich zu dem Einfluß durch eine Temperatur und die Strom versorgungsspannung unterdrückt werden kann.

Gemäß einem achtundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Kommunikationsverfahren die Schritte: (a) eine Fern meldegesellschaftsausrüstung speichert die elektrische Eigen schaft der Halbleitereinrichtung gemäß dem siebzehnten Aspekt als Funktion der Temperatur des Halbleiterelementes und der Stromversorgungsspannung für das Halbleiterelement und (b) die Fernmeldegesellschaftsausrüstung und ein Kommunikationsgerät, das die Halbleitereinrichtung aufweist, führen eine Kommunikati on miteinander nach dem Schritt (a) durch, wobei der Schritt (b) folgende Schritte enthält: (b-1) das Kommunikationsgerät über trägt den Temperaturdatenwert, den Spannungsdatenwert und den Fehler in der vorhergehenden Kommunikation, (b-2) die Fernmelde gesellschaftsausrüstung empfängt den übertragenen Temperaturda tenwert, Spannungsdatenwert und Fehler, (b-3) die Fernmeldege sellschaftsausrüstung berechnet die elektrische Eigenschaft un ter Bedingungen, die durch den Temperaturdatenwert und den Span nungsdatenwert ausgedrückt sind, die in dem Schritt (b-2) emp fangen sind, und unter Berücksichtigung einer Verschiebungsgrö ße, die von einer -BT-Beanspruchung auf der Grundlage der elek trischen Eigenschaft als gespeicherte Funktion abgeleitet ist, und des Temperaturdatenwertes, des Spannungsdatenwertes und des Fehlers, die in dem Schritt (b-2) empfangen sind, (b-4) die Fernmeldegesellschaftsausrüstung wandelt die berechnete elektri sche Eigenschaft in einen Code um, (b-5) die Fernmeldegesell schaftsausrüstung überträgt den berechneten Code zu dem Kommuni kationsgerät als den zweiten Code, während die berechnete elek trische Eigenschaft zu dem Kommunikationsgerät als Eigenschafts datenwert übertragen wird, (b-6) das Kommunikationsgerät emp fängt den übertragenen zweiten Code und den Eigenschaftsdaten wert in der Kommunikationsschaltung, (b-7) die Fehlerbetriebs schaltung berechnet den Fehler auf der Grundlage des empfangenen Eigenschaftsdatenwerts, (b-8) der Fehlerspeicher speichert den berechneten Fehler, (b-9) die Vergleichsschaltung bestimmt eine Übereinstimmung oder Annäherung auf der Grundlage des empfange nen zweiten Codes und (b-10) eine Kommunikationsschaltung stoppt eine Kommunikation, wenn weder eine Übereinstimmung noch eine Annäherung bei der Bestimmung bestätigt wird.

Gemäß dem achtundzwanzigsten Aspekt wird der Code auf der Grund lage des Fehlers, des Temperaturdatenwertes und des Spannungsda tenwertes berechnet und wird eine Authentifizierung auf der Grundlage davon berechnet, wodurch eine stabile Authentifizie rung durchgeführt werden kann, während ein Einfluß einer -BT- Beanspruchung zusätzlich zu dem Einfluß der Temperatur- und der Stromversorgungsspannung unterdrückt werden kann.

Gemäß einem neunundzwanzigsten Aspekt der vorliegenden Erfindung enthält ein Kommunikationsverfahren die Schritte: (a) eine Fern meldegesellschaftsausrüstung speichert einen Code, der identisch ist zu dem Code, der von der Codierschaltung der Halbleiterein richtung gemäß dem vierzehnten Aspekt ausgegeben wird, und (b) die Fernmeldegesellschaftsausrüstung und ein Kommunikationsge rät, das die Halbleitereinrichtung aufweist, führen nach dem Schritt (a) eine Kommunikation miteinander durch, wobei der Kom munikationsschritt (b) folgende Schritte aufweist: (b-1) das Kommunikationsgerät erzeugt den CDMA-Code auf der Grundlage des durch die Codierschaltung erzeugten Codes und moduliert ein übertragenes Signal, während ein empfangenes Signal demoduliert wird auf der Grundlage des erzeugten CDMA-Codes, und (b-2) die Fernmeldegesellschaftsausrüstung erzeugt einen CDMA-Code, der identisch zu dem CDMA-Code des Schritts (b-1) ist auf der Grund lage des gespeicherten Codes und moduliert ein übertragenes Si gnal, während ein empfangenes Signal demoduliert wird auf der Grundlage des erzeugten CDMA-Codes.

Gemäß dem neunundzwanzigsten Aspekt werden Codes mit geringer Korrelation zur Erzeugung des CDMA-Codes eingesetzt, wodurch ei ne Kommunikation mit einem geringen Übersprechpegel ähnlich zu dem der Anmelderin bekannten Kommunikationssystem, das das CDMA- System verwendet, mit niedrigen Kosten verwirklicht wird.

Gemäß einem dreißigsten Aspekt der vorliegenden Erfindung ent hält ein Kommunikationsverfahren die Schritte: (a) Vorbereiten eines Benutzergeräts, das ein Halbleiterelement mit einem Poly kristall, eine Codierschaltung, die eine elektrische Eigenschaft des Halbleiterelements in ein digitales Signal derart codiert, daß der Wert in Ableitung von der Streuung der Kristallstruktur des Polykristalls gestreut ist, wodurch ein Code erzeugt und ausgegeben wird, und einen Körperteil zum Übertragen und Empfan gen eines Signals von und zu einer Geschäftsverbindung aufweist und Übertragen des Codes zu der Geschäftsverbindung, (b) das Be nutzergerät überträgt den Code zu der Geschäftsverbindung, (c) die Geschäftsverbindung zeichnet den Code auf, (d) das Benutzer gerät und die Geschäftsverbindung führen eine Kommunikation mit einander durch für eine elektronische Geschäftstransaktion.

Bevorzugt enthält das Kommunikationsverfahren weiter die Schrit te: (e) nach dem Schritt (b) und vor dem Schritt (d) bestimmt die Geschäftsverbindung unter Verwendung des im Schritt (b) übertragenen Codes, ob oder ob nicht ein Zugriff von dem Be nutzergerät eine illegale Benutzung eines unberechtigten Benut zers ist, und (f) die Geschäftsverbindung stoppt die Kommunika tion mit dem Benutzergerät, wenn der Zugriff im Schritt (e) als illegal bestätigt wird.

Gemäß dem dreißigsten Aspekt wird der von dem Polykristall er zeugte Code als ein Echtheitssiegel bei einer elektronischen Ge schäftstransaktion angewendet, wodurch eine hohe Barriere gegen eine illegale elektronische Geschäftstransaktion durch ein unbe rechtigtes Benutzergerät verwirklicht wird.

Ein einunddreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitereinrichtung gerichtet. Gemäß dem einunddreißig sten Aspekt enthält die Halbleitereinrichtung ein Halbleiter substrat mit einer Hauptoberfläche und einem polykristallinen Bereich, der selektiv in der Hauptoberfläche gebildet ist, wobei ein verbleibender Teil des Substrats ein Einkristall ist, ein erstes Halbleiterschaltungselement mit einem einkristallinen Halbleiterabschnitt, der selektiv in der Hauptoberfläche in ei nem anderen Bereich als dem polykristallinen Bereich gebildet ist, und ein zweites Halbleiterschaltungselement mit einem poly kristallinen Halbleiterabschnitt, der selektiv in dem polykri stallinen Bereich der Hauptoberfläche gebildet ist.

Gemäß dem einunddreißigsten Aspekt sind sowohl ein Halbleiter schaltungselement mit einem einkristallinen Halbleiterabschnitt als auch ein Halbleiterschaltungselement mit einem polykri stallinen Halbleiterabschnitt als Volumentypelemente in einem gemeinsamen Halbleitersubstrat integriert.

Ein zweiunddreißigster Aspekt der vorliegenden Erfindung ist auch auf eine Halbleitereinrichtung gerichtet. Gemäß dem zwei- unddreißigsten Aspekt enthält die Halbleitereinrichtung ein Halbleitersubstrat mit einer Hauptoberfläche, eine Isolier schicht, die selektiv auf der Hauptoberfläche des Halbleiter substrats gebildet ist, einen Kondensator, der eine erste Elek trode, die aus einem polykristallinen Halbleiter gebildet ist und die selektiv auf der Isolierschicht gebildet ist, einen Iso lierfilm, der die erste Elektrode bedeckt, und eine zweite Elek trode, die aus einem polykristallinen Halbleiter gebildet ist und zu der ersten Elektrode über den Isolierfilm hin weist, auf weist, einen ersten MOS-Transistor, der eine Gateelektrode, die aus einem polykristallinen Halbleiter gebildet ist und selektiv auf der Isolierschicht gebildet ist, einen Gateisolierfilm, der die Gateelektrode bedeckt, und eine polykristalline Halbleiter schicht, die selektiv über der Isolierschicht gebildet ist, auf weist, wobei die polykristalline Halbleiterschicht einen Kanal bereich, der zu der Gateelektrode über den Gateisolierfilm weist, und Source-/Drainbereiche, zwischen denen der Kanalbe reich liegt, aufweist, und einen zweiten MOS-Transistor, der ei nen anderen Gateisolierfilm, der selektiv auf der Hauptoberflä che des Halbleitersubstrats gebildet ist, eine andere Gateelek trode, die aus einem polykristallinen Halbleiter gebildet ist und auf dem anderen Gateisolierfilm gebildet ist, einen anderen Kanalbereich, der selektiv in der Hauptoberfläche des Halblei tersubstrates gebildet ist und zu der Gateelektrode über den an deren Gateisolierfilm hin weist und andere Source-/Drainbereiche aufweist, die selektiv in der Hauptoberfläche des Halbleiter substrates derart gebildet sind, daß der andere Kanalbereich da zwischen liegt.

Gemäß dem zweiunddreißigsten Aspekt weisen die drei Typen von Halbleiterschaltungselementen, die in einem gemeinsamen Halblei tersubstrat integriert sind, Abschnitte auf, die in dem gleichen Herstellungsschritt gebildet werden können. Daher kann die Halb leitereinrichtung mit einer geringen Anzahl von Schritten bei niedrigen Kosten hergestellt werden.

Die vorhergehenden und anderen Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden von der folgenden detaillier ten Beschreibung von Ausführungsformen der Erfindung in Zusam menhang mit den begleitenden Figuren deutlicher werden. Von den Figuren zeigen:

Fig. 1 eine Draufsicht eines TFT, der in einem Halb leiterelement gemäß einer ersten Ausführungs form der vorliegenden Erfindung enthalten ist,

Fig. 2 ist eine Längsschnittansicht, des in Fig. 1 gezeigten TFT,

Fig. 3 eine Draufsicht eines anderen einzelnen TFT, der in Fig. 1 gezeigt ist,

Fig. 4 ein Diagramm, das Eigenschaften der in Fig. 1 und 3 gezeigten TFT zeigt,

Fig. 5 ein Blockschaltbild, das eine Halbleiterein richtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 6 ein Blockschaltbild, das eine andere Halblei tereinrichtung gemäß der ersten Ausführungs form der vorliegenden Erfindung zeigt,

Fig. 7 ein Blockschaltbild, das eine noch andere Halbleitereinrichtung gemäß der ersten Ausfüh rungsform der vorliegenden Erfindung zeigt,

Fig. 8 ein Schaltbild eines Halbleiterelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,

Fig. 9 eine erläuternde Darstellung, die Abläufe des in Fig. 8 gezeigten Halbleiterelements zeigt,

Fig. 10 ein Blockschaltbild, das eine Halbleiterein richtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 11 ein Schaltbild, das eine Codierschaltung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 12 ein Blockschaltbild, das eine andere Halblei tereinrichtung gemäß der zweiten Ausführungs form der vorliegenden Erfindung zeigt,

Fig. 13 ein Blockschaltbild, das eine noch andere Halbleitereinrichtung gemäß der zweiten Aus führungsform der vorliegenden Erfindung zeigt,

Fig. 14 ein Schaltbild, das eine Auswahlschaltung ge mäß der zweiten Ausführungsform der vorliegen den Erfindung zeigt,

Fig. 15 eine Darstellung, die die Grundlage der opti malen Bedingungen in einer dritten Ausfüh rungsform der vorliegenden Erfindung zeigt,

Fig. 16 ein Schaltbild, das ein Halbleiterelement ge mäß einer vierten Ausführungsform der vorlie genden Erfindung zeigt,

Fig. 17 ein Schaltbild eines anderen Halbleiterele ments gemäß der vierten Ausführungsform der vorliegenden Erfindung,

Fig. 18 ein Schaltbild einer Codierschaltung gemäß ei ner fünften Ausführungsform der vorliegenden Erfindung,

Fig. 19 eine Darstellung, die Abläufe einer Codier schaltung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 20 ein Blockschaltbild der Codierschaltung gemäß der sechsten Ausführungsform der vorliegenden Erfindung,

Fig. 21 ein Blockschaltbild einer Halbleitereinrich tung gemäß einer siebten Ausführungsform der vorliegenden Erfindung,

Fig. 22 ein Schaltbild einer Wobbelschaltung gemäß der siebten Ausführungsform der vorliegenden Erfindung,

Fig. 23 ein Schaltbild einer Fehlerberechnungsschal tung gemäß der siebten Ausführungsform der vorliegenden Erfindung,

Fig. 24 und 25 erläuternde Betriebsdarstellungen der Fehler berechnungsschaltung gemäß der siebten bevor zugten Ausführungsform der vorliegenden Erfin dung,

Fig. 26 ein Schaltbild einer Auswertungsschaltung ge mäß der siebten Ausführungsform der vorliegen den Erfindung,

Fig. 27 ein Schaltbild einer Gesamtbestimmungsschal tung gemäß der siebten Ausführungsform der vorliegenden Erfindung,

Fig. 28 eine erläuternde Betriebsdarstellung der Ge samtbestimmungsschaltung gemäß der siebten Ausführungsform der vorliegenden Erfindung,

Fig. 29 und 30 erläuternde Betriebsdarstellung einer Ver gleichsschaltung gemäß der siebten Ausfüh rungsform der vorliegenden Erfindung,

Fig. 31 ein Schaltbild einer anderen Fehlerberech nungsschaltung gemäß der siebten Ausführungs form der vorliegenden Erfindung,

Fig. 32 eine erläuternde Betriebsdarstellung einer Wobbelschaltung gemäß einer achten Ausfüh rungsform der vorliegenden Erfindung,

Fig. 33 ein Schaltbild der Wobbelschaltung gemäß einer achten Ausführungsform der vorliegenden Erfin dung,

Fig. 34 ein Blockschaltbild einer Halbleitereinrich tung gemäß einer neunten Ausführungsform der vorliegenden Erfindung,

Fig. 35 ein Schaltbild einer Meßschaltung gemäß der neunten Ausführungsform der vorliegenden Er findung,

Fig. 36 ein Schaltbild einer Wortleitungsbestimmungs schaltung gemäß der neunten Ausführungsform der vorliegenden Erfindung,

Fig. 37 ein Schaltbild einer Korrekturschaltung gemäß der neunten Ausführungsform der vorliegenden Erfindung,

Fig. 38 ein Prozeßablaufplan einer Codeüberwachungs schaltung gemäß der neunten Ausführungsform der vorliegenden Erfindung,

Fig. 39 ein Blockschaltbild einer Halbleitereinrich tung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung,

Fig. 40 ein Schaltbild einer Speicherzelle gemäß der zehnten Ausführungsform der vorliegenden Er findung,

Fig. 41 ein Blockschaltbild einer Halbleitereinrich tung gemäß einer elften Ausführungsform der vorliegenden Erfindung,

Fig. 42 ein Blockschaltbild eines Kommunikationssy stems gemäß einer zwölften Ausführungsform der vorliegenden Erfindung,

Fig. 43 ein Blockschaltbild einer anderen Halblei tereinrichtung gemäß der zwölften Ausführungs form der vorliegenden Erfindung,

Fig. 44 und 45 Prozeßablaufpläne des Kommunikationssystems gemäß der zwölften Ausführungsform der vorlie genden Erfindung,

Fig. 46 ein Blockschaltbild einer Kommunikationsschal tung gemäß der zwölften Ausführungsform der vorliegenden Erfindung,

Fig. 47 eine erläuternde Darstellung, die das Kommuni kationssystem gemäß der zwölften Ausführungs form der vorliegenden Erfindung zeigt,

Fig. 48 ein Blockschaltbild eines Kommunikationssy stems gemäß einer dreizehnten Ausführungsform der Erfindung,

Fig. 49 und 50 Prozeßablaufpläne des Kommunikationssystems gemäß der dreizehnten Ausführungsform der vor liegenden Erfindung,

Fig. 51 ein Blockschaltbild eines Kommunikationssy stems gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 52 und 53 Prozeßablaufpläne des Kommunikationssystems gemäß der vierzehnten Ausführungsform der vor liegenden Erfindung,

Fig. 54 eine erläuternde Betriebsdarstellung des Kom munikationssystems gemäß der vierzehnten Aus führungsform der vorliegenden Erfindung,

Fig. 55 ein Blockschaltbild eines Kommunikationssy stems gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 56 und 57 Prozeßablaufpläne des Kommunikationssystems gemäß der fünfzehnten Ausführungsform der vor liegenden Erfindung,

Fig. 58 ein Blockschaltbild eines Kommunikationssy stems gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 59 und 60 Prozeßablaufpläne des Kommunikationssystems gemäß der sechzehnten Ausführungsform der vor liegenden Erfindung,

Fig. 61 ein Blockschaltbild eines anderen Kommunikati onssystems gemäß der sechzehnten Ausführungs form der vorliegenden Erfindung,

Fig. 62 ein Blockschaltbild eines Kommunikationssy stems gemäß einer siebzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 63 einen Prozeßablaufplan des Kommunikationssy stems gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 64 ein Blockschaltbild eines Kommunikationssy stems gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 65 und 66 Prozeßablaufpläne des Kommunikationssystems gemäß der achtzehnten Ausführungsform der vor liegenden Erfindung,

Fig. 67 ein Blockschaltbild eines anderen Kommunikati onssystems gemäß der achten Ausführungsform der vorliegenden Erfindung,

Fig. 68 bis 71 Schrittdarstellungen eines Herstellungsverfah rens gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung,

Fig. 72 bis 75 Schrittdarstellungen eines Herstellungsverfah rens gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung,

Fig. 76 bis 79 Schrittdarstellungen eines Herstellungsverfah rens gemäß einer einundzwanzigsten Ausfüh rungsform der vorliegenden Erfindung,

Fig. 80 eine Schrittdarstellung eines Herstellungsver fahrens gemäß einer zweiundzwanzigsten Ausfüh rungsform der Erfindung,

Fig. 81 bis 84 Schrittdarstellungen eines Herstellungsverfah rens gemäß einer dreiundzwanzigsten Ausfüh rungsform der vorliegenden Erfindung,

Fig. 85 bis 92 Schrittdarstellungen eines Herstellungsverfah rens gemäß einer fünfundzwanzigsten Ausfüh rungsform der vorliegenden Erfindung,

Fig. 93 eine Darstellung, die eine Verarbeitung eines der Anmelderin bekannten Kommunikationssystems zeigt, und

Fig. 94 ein Blockschaltbild eines der Anmelderin be kannten Kommunikationsgeräts.

Erste Ausführungsform

Zuerst wird das Grundkonzept von jeder Ausführungsform der vor liegenden Erfindung als erste Ausführungsform beschrieben. Fig. 1 ist eine Draufsicht, die ein Beispiel eines Halbleiterelemen tes zeigt, das in jeder Ausführungsform eingesetzt wird. Fig. 2 ist eine Schnittansicht entlang der Linie A-A in Fig. 1. Dieses Halbleiterelement weist einen Dünnfilmtransistor 101 (im folgen den als TFT abgekürzt) auf, und eine Halbleiterschicht 1, die in seinem Kanalbereich enthalten ist, ist als Polykristall ausge bildet.

In dem TFT 101 ist eine Gateelektrode 11 selektiv auf einem Iso lierfilm 12 gebildet, während ein Isolierfilm 10, die gesamten Oberflächen des Isolierfilmes 12 und der Gateelektrode 11 be deckt. Die Halbleiterschicht 1 ist auf dem Isolierfilm 10 gebil det. Beispielsweise ist der Isolierfilm 12 aus Siliziumoxid ge bildet, ist die Gateelektrode 11 aus einem mit einer Dotierung dotierten Polysilizium gebildet, ist der Isolierfilm 10 aus Si liziumoxid, wie zum Beispiel TEOS, gebildet und ist die Halblei terschicht 1 hauptsächlich aus Silizium gebildet.

Der Kanalbereich 2, der auf der Gateelektrode 11 angeordnet ist, sowie ein Sourcebereich 3 und ein Drainbereich 4, die den Kanal bereich 2 dazwischen begrenzen, sind in der Halbleiterschicht 1 gebildet. Ein Teil des Isolierfilmes 10, der in Kontakt steht mit dem Kanalbereich 2, dient als Gateisolierfilm. In dem in Fig. 1 und 2 gezeigten Beispiel ist der Kanalbereich 2 aus einem n-Typ und sind die Source- und Drainbereiche 3 und 4 aus einem p-Typ. In anderen Worten, der TFT 101 ist als Beispiel als p- Kanal-MOS-TFT gebildet. Es muß nicht gesagt werden, daß der TFT 101 alternativ als n-Kanal-MOS-TFT gebildet sein kann.

Die Halbleiterschicht 1 ist als polykristalline Halbleiter schicht gebildet, die unzählige Kristallkörner 5 und Korngrenzen 6, die auf den Grenzflächen dazwischen gebildet sind und eine Störung der Kristalle bedingen, enthält. Die Kristallorientie rung in jedem Kristallkorn 5 ist gleich, während die Kristallo rientierungen von verschiedenen Kristallkörnern 5 im allgemeinen unterschiedlich sind. Die Größen und Anordnungen der Kristall körner 5 sind zufällig und sind durch das Bildungsverfahren der Halbleiterschicht 1 unterschiedlich verteilt. In anderen Worten, die Kristallstruktur der Halbleiterschicht 1 variiert mit jedem TFT 101, selbst wenn eine Anzahl solcher TFT 101 durch dieselben gleichen Herstellungsschritte gebildet werden.

Es wird angenommen, daß der TFT 101 einen einzelnen Transistor darstellt und daß ein anderer TFT 102, der in Fig. 3 gezeigt ist und durch die gleichen Herstellungsschritte erzeugt ist, von dem TFT 101 verschieden ist, wobei die Anzahl der Korngrenzen 6, die die Kanalbereiche 2 belegen, bei den TFT 101 und 102 unter schiedlich sind. Bezugnehmend auf Fig. 3 enthält der TFT 102 ei ne kleinere Anzahl bzw. Menge von Korngrenzen 6 in dem Kanalbe reich 2 als der TFT 101.

Es ist bekannt, daß die Eigenschaften eines polykristallinen TFT mit der Menge von Korngrenzen, die in seinem Kanalbereich ent halten sind, variieren. Diese Tatsache wird beispielsweise in IEEE Transactions on Electron Devices, Vol 45, Nr. 1, Januar 1998, S. 165-172 (im folgenden als Literaturstelle 2 bezeichnet) beschrieben. Wie von Fig. 4 ersichtlich ist, die die Beziehung zwischen der Gatespannung Vg und dem Drainstrom Id in Bezug zu den TFT 101 und 102 zeigt, ist der Drainstrom Id bei der glei chen Gatespannung Vg0 kleiner in dem TFT 101, der eine größere Menge von Korngrenzen 6 in dem Kanalbereich 2 enthält, als bei dem TFT 102, der eine kleinere Menge von Korngrenzen 6 enthält (d. h. Ida < Idb).

Daher kann die Streuung der Eigenschaften des TFT 101 zur Iden tifizierung eines Halbleiterchips oder ähnlichem verwendet wer den. Gemäß der vorliegenden Erfindung wird bei einem Halbleite relement mit einem Polykristall, das als TFT 101 dargestellt ist, eine Streuung von elektrischen Eigenschaften des Halbleite relements, die von der Verteilung der Kristallstruktur der Poly kristalls abgeleitet ist, zur Identifizierung des Halbleiter chips oder eines Systems verwendet. Somit kann die vorliegende Erfindung dazu beitragen, die illegale Verwendung einer Benut zerstation (Kommunikationsgerät) oder ähnlichem zu verhindern.

Die elektrischen Eigenschaften, die mit dem einzelnen Element variieren und von der Verteilung der Kristallstruktur des Poly kristalls abgeleitet sind, können im Gegensatz zu der Identifi zierungszahl, die in dem Flashspeicher 908 (Fig. 94) aufgezeich net ist, nicht extern wieder eingeschrieben werden. Daher kann die Sicherheit gegen eine illegale Verwendung der Benutzerstati on oder ähnlichem verbessert werden. Im Gegensatz zu der Technik der Programmierung der Identifizierungszahl in den Flashspeicher 908 wird ferner kein Labor zur Programmierung benötigt. Zusätz lich können die Eigenschaften, die mit dem einzelnen Element va riieren, im Gegensatz zur Technik des Aufzeichnens der Identifi zierungsnummer in einem Masken-ROM durch die gleichen Herstel lungsschritte erhalten werden, wodurch die Herstellungsschritte vereinfacht werden und die Anzahl der Herstellungsschritte sowie die Herstellungskosten verringert werden.

Es kann nur der Kanalbereich 2 des TFT 101 aus einem polykri stallinen Halbleiter gebildet sein, während der Source- und Drainbereich 3 und 4 aus einkristallinen Halbleitern gebildet sein können, obwohl die Herstellungsschritte in diesem Fall kom plizierter sind. Auch in diesem Fall sind die Eigenschaften in ähnlicher Weise zufällig gestreut.

Fig. 5 bis 7 sind Blockschaltbilder, die die Strukturen von Halbleitereinrichtungen zeigen, die zur Verwendung des Halblei terelemente 401 mit einem Polykristall zur Authentifizierung ge eignet sind. Eine in Fig. 5 gezeigte Halbleitereinrichtung 400 enthält eine Codierschaltung 402 zusätzlich zu einem Halbleiter element 401. Die Codierschaltung 402 liest eine Eigenschaft des Halbleiterelements 401 als ein analoges Signal An und wandelt das Signal in ein digitales Signal um. Das durch die Umwandlung erhaltene digitale Signal wird von der Halbleitereinrichtung 400 als Code Cd zur Identifizierung ausgegeben.

Ein System oder ähnliches kann durch Bereitstellen der Halblei tereinrichtung 400 in dem System und Verwenden des Codes Cd als Identifizierungscode identifiziert werden. Das analoge Signal An oder der Code Cd kann vorher entweder in der Stufe der Herstel lung der Halbleitereinrichtung 400 oder einer nachfolgenden Stu fe, bevor das System in den Besitz des Benutzers gelangt, gele sen werden und so in einem beschränkten Umfang, wie zum Beispiel in dem in Fig. 93 gezeigten Authentifizierungszentrum 901, be kannt sein.

Bevorzugt sind das Halbleiterelement 401 und die Codierschaltung 402 auf einem einzelnen Halbleiterchip (Halbleitersubstrat) ge bildet. In anderen Worten, die Halbleitereinrichtung 400 ist be vorzugt als Halbleitereinrichtung eines einzelnen Chips gebil det. Somit kann nicht nur die Eigenschaft des Halbleiterelements 401 nicht geändert werden, sondern es kann auch verhindert wer den, daß der Code Cd durch externes Eingeben des analogen Signa les An in die Codierschaltung 402 geändert wird, womit die Si cherheit weiter verbessert wird.

Fig. 6 zeigt eine Halbleitereinrichtung 404, die ein Halbleiter element 401 und eine Codierschaltung 402 sowie eine Vergleichs schaltung 403 enthält. Die Vergleichsschaltung 403 vergleicht einen von der Codierschaltung 402 ausgegebenen Code Cd mit einem extern in die Halbleitereinrichtung 404 eingegebenen Code Co und bestimmt eine Übereinstimmung oder Annäherung dazwischen. Wenn die Codes Cd und Co als übereinstimmend oder einander angenähert bestimmt werden, wird ein vorbestimmtes Freigabesignal En von der Halbleitereinrichtung 404 ausgegeben.

Ein im allgemeinen bekannter Vergleicher, der bestimmt, ob oder ob nicht die Differenz zwischen zwei Codes Null beträgt, kann die Bestimmung der Übereinstimmung durchführen. Die Annäherung kann durch Vergleichen der Differenz zwischen den Codes mit ei nem konstanten Referenzwert bestimmt werden. Die Differenz kann beispielsweise durch die Anzahl der nicht übereinstimmenden Bits abgeschätzt werden. Die Halbleitereinrichtung 404 kann derart gebildet sein, daß der Referenzwert extern eingegeben werden kann und der Benutzer der Halbleitereinrichtung 404 kann den Re ferenzwert auf einen gewünschten Pegel einstellen.

Ein System, das Vorgänge aufgrund der Authentifizierung der Codes autorisiert oder nicht autorisiert, kann durch Vorsehen der Halbleitereinrichtung 404 in dem System konstruiert werden. Beispielsweise kann die Halbleitereinrichtung 404 in ein tragba res Telefon 903 eingebaut werden, das in einem Kommunikations netzwerk verwendet wird, das das Authentifizierungssystem ver wendet.

Die Halbleitereinrichtung 404 ist bevorzugt als eine Halblei tereinrichtung eines einzelnen Chips gebildet. Somit kann ver hindert werden, daß in die Vergleichsschaltung 403 durch eine externe Eingabe ein von dem Code Cd, der von der Codierschaltung 402 ausgegeben wird, unterschiedlicher Code eingegeben wird, und die Sicherheit kann weiter verbessert werden.

Fig. 7 zeigt eine Halbleitereinrichtung 406, die zusätzlich zu einem Halbleiterelement 401, einer Codierschaltung 402 und einer Vergleichsschaltung 403 eine vorbestimmte Schaltung 405 auf weist. Die vorbestimmte Schaltung 405, die durch eine Mehrzahl von Schaltungselementen zur Erfüllung einer vorbestimmten Funk tion gebildet ist, enthält einen Schaltungsteil, der selektiv auf der Basis eines Freigabesignals En, das von der Vergleichs schaltung 403 ausgegeben ist, in einen Betriebszustand oder nicht in den Betriebszustand gelangt. Die in Fig. 94 gezeigte Kommunikationsschaltung 907 ist ein Beispiel der vorbestimmten Schaltung 405. Ein extern eingegebener Code Co wird in die Ver gleichsschaltung 403 über die vorbestimmte Schaltung 405 oder direkt eingegeben. Wenn sie durch die Kommunikationsschaltung 907 gebildet ist, empfängt die vorbestimmte Schaltung 405 den Code Co und gibt ihn weiter.

Die Halbleitereinrichtung 406 ist bevorzugt als Halbleiterein richtung eines einzelnen Chips gebildet. Somit kann verhindert werden, daß die vorbestimmte Schaltung 405 ein extern eingegebe nes Signal empfängt, das verschieden ist zu dem von der Ver gleichsschaltung 403 ausgegebenen Freigabesignal En, und die Si cherheit kann weiter verbessert werden.

In der folgenden Beschreibung werden bevorzugte Modi in Bezug zu den Strukturen der in Fig. 5 bis 7 gezeigten Halbleitereinrich tungen oder Elementen davon in der zweiten bis elften Ausfüh rungsform der vorliegenden Erfindung beschrieben. Bevorzugte Mo di des Verwendens der in Fig. 5 bis 7 gezeigten Halbleiterein richtungen werden unter Bezugnahme auf die zwölfte bis achtzehn te Ausführungsform der vorliegenden Erfindung beschrieben. Be vorzugte Herstellungsverfahren der in Fig. 5 bis 7 gezeigten Halbleiterelemente 401 werden in der neunzehnten bis vierund zwanzigsten Ausführungsform der vorliegenden Erfindung beschrie ben.

Zweite Ausführungsform

Die zweite Ausführungsform wird nun unter Bezugnahme auf einen bevorzugteren Modus der Halbleitereinrichtung 404 (Fig. 6) be schrieben. Fig. 8 ist ein Schaltbild, das ein bevorzugtes Bei spiel des Halbleiterelements 401 zeigt. Dieses Halbleiterelement 401a enthält eine Mehrzahl von (in Fig. 8: 4 × 4 = 16) TFT 101, die auf einem Substrat in der Form einer Matrix angeordnet sind. Auf dem Substrat sind eine Mehrzahl von Wortleitungen WL1 bis WL4 und eine Mehrzahl von Bitleitungen BL1 bis BL4 in der Querrich tung bzw. senkrechten Richtung angeordnet.

Die Gateelektroden von vier TFT 101, die in Fig. 8 quer angeord net sind, sind jeweils gemeinsam mit einer der Wortleitungen WL1 bis WL4 verbunden. Die Drainelektroden der vier TFT 101, die in Fig. 8 senkrecht angeordnet sind, sind gemeinsam jeweils mit ei ner der Bitleitungen BL1 bis BL4 verbunden. Die Sourceelektroden der 16 TFT 101 sind gemeinsam mit einer positiven Stromversor gungsleitung verbunden. Ein Ende von jeder Bitleitung BL1 bis BL4 ist mit einer Massestromversorgungsleitung über eine Bitlei tungslast 17 verbunden.

Ein Draht 18 zum Lesen von analogen Signalen An ist mit einem zu der Masseleitung entgegengesetzten Ende der Bitleitungslast 17 verbunden. Ferner ist ein Anschluß bzw. eine Anschlußfläche 15 mit dem anderen Ende von jeder Bitleitung BL1 bis BL4 verbunden, während ein Anschluß bzw. eine Anschlußfläche 16 mit einem Ende von jeder Wortleitung WL1 bis WL4 verbunden ist.

Wenn eine Gatespannung eines vorbestimmten Pegels an eine der Wortleitungen WL1 bis WL4 in dem Halbleiterelement 401a mit der oben erwähnten Struktur angelegt wird, fließen Drainströme Id1 bis Id4 in den vier TFT 101, die mit dieser Wortleitung verbun den sind. Die Drainströme Id1 bis Id4 fließen über die Bitlei tungslasten 17, und folglich werden Potentiale proportional zu den Drainströmen Id1 bis Id4 auf den Drähten 18 erzeugt, die mit den Bitleitungen BL1 bis BL4 verbunden sind. Die vier Potentiale werden als die analogen Signale An ausgegeben. 16 Potentiale können insgesamt als die analogen Signale An durch aufeinander folgendes Anlegen der Gatespannung an die Wortleitungen WL1 bis WL4 gelesen werden.

Die Codierschaltung 402 codiert die 16 analogen Signale An, wo durch die Signale beispielsweise in ein 16-Bit-Digitalsignal um gewandelt werden, wie in Fig. 9 dargestellt ist. Fig. 9 zeigt die Codes von 16 Bits in der Form einer Matrix, um die Beziehung zwischen den TFT 101, die der Ursprung der Codes sind, und den Bitleitungen BL1 bis BL4 sowie den Wortleitungen WL1 bis WL4, die mit ihnen verbunden sind, klarzustellen.

Fig. 10 ist ein Blockschaltbild, das eine bevorzugte Konfigura tion der in Fig. 5 gezeigten Halbleitereinrichtung 404 zeigt. Die Halbleitereinrichtung 404a enthält ferner das in Fig. 8 ge zeigte Halbleiterelement 401a und ist als eine Halbleiterein richtung eines einzelnen Chips ausgebildet. Die Halbleiterein richtung 404a enthält einen Dekoder/Treiber 410, der eine belie bige der Mehrzahl von Wortleitungen WL1 bis WL4, die auf dem Halbleiterelement 401a vorgesehen sind, auf der Basis von Adres sensignalen Adr treibt. Die Adressensignale Adr können extern über Anschlüsse eingegeben werden.

Die Codes Cd, die von der Codierschaltung 402 ausgegeben werden, werden nicht nur in eine Vergleicherschaltung 403 eingegeben, sondern werden auch über eine Pufferschaltung 411 ausgegeben. Somit können nur Personen in einem begrenzten Umfang vorher die Codes Cd kennen. Aufgrund des Vorsehens der Pufferschaltung 411 ist es möglich, eine illegale Aktion des externen Eingebens von Codes, die verschieden von den Codes Cd sind, die von der Co dierschaltung 402 ausgegeben werden, in eine Vergleicherschal tung 403 über die Ausgabeanschlüsse für die Codes Cd zu verhin dern.

Das Halbleiterelement 401a weist Anschlüsse 15 und 16 auf, und somit können die analogen Signale An direkt durch Anlegen bzw. Kontaktieren von Prüfspitzen mit den Anschlüssen 15 und 16 in dem Herstellungsprozeß der Halbleitereinrichtung 404a ausgelesen werden. Die ausgelesenen analogen Signale An können in Codes Cd durch eine Einheit, die die gleichen Eigenschaften wie die Co dierschaltung 402 aufweist, umgewandelt werden, wodurch die Codes Cd erhalten werden. Wenn die Codes Cd nicht außerhalb der Fabrik zur Herstellung der Halbleitereinrichtung 404a ausgelesen werden müssen, können daher die Eingabeanschlüsse für die Adres sensignale Adr, die Ausgabeanschlüsse für die Codes Cd und die Pufferschaltung 411 entfernt werden.

Wenn Codes Co, die über die Eingabeanschlüsse eingegeben sind, mit den Codes Cd verglichen werden, gibt die Vergleicherschal tung 403 die Adressensignale Adr in den Dekoder/Treiber 410. So mit wird das Halbleiterelement 401a derart getrieben, daß die analogen Signale An ausgelesen werden, und daher können die Codes Cd mit den Codes Co ohne externes Eingeben der Adressensi gnale Adr verglichen werden.

Fig. 11 ist ein Schaltbild, das eine bevorzugte Konfiguration der Codierschaltung 402 zeigt, wobei repräsentativ ein mit einer Bitleitung BL1 verbundener Teil dargestellt ist. Schaltungstei le, die ähnlich zu denen in Fig. 11 gezeigten sind, sind auch mit den verbleibenden Bitleitungen BL2 bis BL4 verbunden. Diese Codierschaltung 402a enthält einen Leseverstärker 190. Der Lese verstärker 190 vergleicht das Potential eines Drahts 18 mit ei nem Referenzpotential Vref, das durch Transistoren 192 und 193 erzeugt ist, zur Erzeugung eines Signales mit hohem Pegel oder niedrigem Pegel und zum Ausgeben des Signales als ein Bit (z. B. ein Code Cd (1), der der Bitleitung BL1 entspricht) eines Codes Cd.

In dem Leseverstärker 190 sind eine Reihenschaltung eines NMOS- Transistors 194 und eines PMOS-Transistors 195 und eine Reihen schaltung eines NMOS-Transistors 196 und eines PMOS-Transistors 197 zwischen einer Massestromversorgungsleitung und einer posi tiven Stromversorgungsleitung eingefügt. Die Gateelektrode und die Drainelektrode des PMOS-Transistors 195 und eine Gateelek trode des PMOS-Transistors 197 sind derart miteinander verbun den, daß eine Stromspiegelschaltung gebildet ist.

Ein Drainstrom, der in einem TFT 101 fließt, weist einen niedri gen Wert innerhalb des Bereichs von ungefähr 1 pA (10^-12 A) bis ungefähr 1 µA auf. Daher ist der Drainstrom bevorzugt auf unge fähr 1 nA (10^-9 A) durch Einsetzen eines NMOS-Transistors als die Bitleitungslast und durch Anlegen eines konstanten Potentials an seine Gateelektrode eingestellt. Somit wird die Empfindlichkeit des Leseverstärkers 190 erhöht. Das Gatepotential ist bevorzugt auf das Massepotential zum Einstellen des Drainstroms auf unge fähr 1 nA gesetzt.

Eine Reihenschaltung aus dem NMOS-Transistor 192 und dem PMOS- Transistor 193 ist zwischen der Massestromversorgungsleitung und der positiven Stromversorgungsleitung eingefügt, und das Refe renzpotential Vref wird von einem zwischen den Transistoren 192 und 193 verbundenen Abschnitt gelesen. Konstante Potentiale, wie zum Beispiel die Potentiale der Massestromversorgungsleitung und der positiven Stromversorgungsleitung, werden an die Gateelek troden des NMOS-Transistors 192 und des PMOS-Transistors 193 an gelegt. Ein Vergleich des Potentials des Drahts 18 mit dem Refe renzpotential Vref ist äquivalent zu einem Vergleich des Drain stroms für den TFT 101 mit einem Referenzstrom Ir (oder eine Konstante mal dem Strom Ir), der durch die Reihenschaltung des NMOS-Transistors 192 mit des PMOS-Transistors 193 fließt.

Um einen stabilen Vergleich durchzuführen, sind andere in Fig. 11 gezeigte Transistoren als der TFT 101 bevorzugt nicht als TFT sondern als Voll- bzw. Volumentransistoren ausgebildet. Wenn die Transistoren, die nicht der TFT 101 sind, als polykristalline TFT ähnlich zu dem TFT 101 ausgebildet sind, sind die Gatelängen und Gatebreiten dieser Transistoren bevorzugt größer eingestellt als die von dem TFT 101, um dadurch die Drainströme zu stabili sie ren. Die Beziehung zwischen der Gatelänge und der Gatebreite eines TFT und einer Stabilität des Gatestroms wird im Detail später unter Bezugnahme auf die dritte Ausführungsform beschrie ben.

Fig. 12 ist ein Blockschaltbild, das eine bevorzugte Konfigura tion bezüglich der Halbleitereinrichtung 404 zeigt, die in Fig. 5 gezeigt ist. Diese Halbleitereinrichtung 404b unterscheidet sich kennzeichnend von der Halbleitereinrichtung 404a darin, daß sie anstatt der Pufferschaltung 411 eine Parallel-Seriell- Umwandlungsschaltung 412 aufweist. Die Parallel-Seriell- Umwandlungsschaltung 412 wandelt die Codes Cd, die von einer Co dieschaltung 402 als parallele Daten ausgegeben werden, in ei nen seriellen Code Sd. Der Code Sd wird über einen Ausgabean schluß ausgegeben. Daher kann der Ausgabeanschluß, der den Code Sd empfängt und weiterleitet, ausreichend für ein Bit sein, und daher kann die Anzahl der Anschlüsse, die auf der Halbleiterein richtung 404b vorgesehen sind, reduziert werden. Aufgrund des Vorsehens der Parallel-Seriell-Umwandlungsschaltung 412 ist es ferner möglich, eine illegale Aktion des Eingebens von Codes, die verschieden sind von den Codes Cd, die von der Codierschal tung 402 ausgegeben werden, in eine Vergleicherschaltung 403 über den Ausgabeanschluß zu verhindern.

Fig. 13 ist ein Blockschaltbild, das eine noch andere bevorzugte Anordnung bezüglich der in Fig. 5 gezeigten Halbleitereinrich tung 404 zeigt. Diese Halbleitereinrichtung 404c unterscheidet sich kennzeichnend von der Halbleitereinrichtung 404a darin, daß sie anstatt der Pufferschaltung 411 eine Auswahlschaltung 413 aufweist. Die Auswahlschaltung 413 überträgt selektiv Codes Cd, die von einer Codierschaltung 402 ausgegeben werden, entweder zu einer Vergleichsschaltung 403 oder zu Ausgabeanschlüssen auf der Basis eines Auswahlsignals Se, das über einen Eingabeanschluß eingegeben ist. Aufgrund des Vorsehens der Auswahlschaltung 413 ist es möglich, eine illegale Aktion des Eingebens von Codes, die verschieden von den Codes Cd sind, die von der Codier schaltung 402 ausgegeben werden, in die Vergleicherschaltung 403 über die Ausgabeanschlüsse zu verhindern.

Fig. 14 ist ein Schaltbild, das beispielhaft eine interne Struk tur der Auswahlschaltung 413 zeigt. In diesem Beispiel enthält die Auswahlschaltung 413 ein Übertragungsgatter, das durch eine Parallelverbindung eines NMOS-Transistors 420 mit einem PMOS- Transistor 421 gebildet ist, und ein Übertragungsgatter, das durch eine Parallelverbindung eines NMOS-Transistors 422 mit ei nem PMOS-Transistors 423 gebildet ist. Nur eins der zwei Über tragungsgatter leitet gemäß einem Auswahlsignal Se und einem da von invertierten Signal, das durch einen Inverter 424 erhalten wird. Eine Ausgabe der Codierschaltung 402 ist mit Eingangstei len der zwei Übertragungsgattern verbunden, während ein Ein gangsteil der Vergleicherschaltung 403 und ein Ausgabeanschluß mit Ausgabeteilen der beiden Transistoren entsprechend verbunden sind. Daher werden die Codes Cd zu der Vergleichsschaltung 403 übertragen, wenn das Auswahlsignal Se hoch ist, oder werden zu den Ausgabeanschlüssen übertragen, wenn das Auswahlsignal Se niedrig ist.

Obwohl das Halbleiterelement 401a (Fig. 8) eine Mehrzahl von Wortleitungen WL1 bis WL4 und eine Mehrzahl von Bitleitungen BL1 bis BL4 in der obigen Beschreibung enthält, kann das Halbleite relement 401a alternativ eine einzelne Wortleitung aufweisen. In diesem Fall sind die TFT 101 in der Form einer eindimensionalen Matrix angeordnet, d. h. sie sind in einer Linie angeordnet. Alle analogen Signale An können simultan gelesen werden ohne ein se quentielles Auswählen einer Mehrzahl von Wortleitungen einer nach der anderen. Dies bedeutet auch, daß alle Bits der Codes Cd auch gleichzeitig gelesen werden können. Ferner kann der Deko der/Treiber 410 entfernt sein. In anderen Worten, der Aufbau der Halbleitereinrichtung 404 kann vereinfacht sein.

Die TFT 101, die auf dem Halbleiterelement 401a (Fig. 8) vorge sehen sind, können anstatt von p-Kanal-Transistoren n-Kanal- Transistoren sein. In diesem Fall sind die positive Stromversor gungsleitungen und die Massestromversorgungsleitungen in Fig. 8 und 11 vertauscht.

Dritte Ausführungsform

Wieder bezugnehmend auf Fig. 1 wird eine Streuung (Abweichung) der Eigenschaften, wie zum Beispiel der Drainstrom, die mit dem TFT 101 verbunden sind, von der Verteilung der Menge der Korn grenzen 6, die in dem Kanalbereich 2 enthalten sind, abgeleitet, wie unter Bezugnahme auf die erste Ausführungsform beschrieben wurde. Daher kann die Verteilung bzw. Streuung der Eigenschaften des TFT 101 durch derartiges Einstellen der Kristallkorngröße d (mittlere Korngröße), der Gatelänge L und der Gatebreite W, daß die Streuung der Zahl der Korngrenzen 6, die in dem Kanalbereich 2 enthalten sind, erhöht wird, erhöht werden, wodurch die Streu ung der analogen Signale An und der Codes Cd in Abhängigkeit der einzelnen Einrichtungen erhöht wird. Optimale Bedingungen der Kristallkorngröße d, der Gatelänge L und der Gatebreite W zur Erhöhung einer solchen Streuung der Eigenschaften werden nun be schrieben.

Es wird angenommen, daß die folgende Beziehung von dem Ab tasttheorem für den Mittelwert den Drainstroms, d. h. der mittle re Strom Iµ, die Standardabweichung Iσ davon, die Gatelänge L und die Kristallkorngröße d zutrifft:

Wenn L < d zwischen der Gatelänge L und der Kristallkorngröße d zutrifft, ist die Wahrscheinlichkeit, daß der Kanalbereich 2 die Kristallkörner 5 enthält, L/d, und die Wahrscheinlichkeit, daß der Kanalbereich 2 keine Kristallkörner 5 enthält, beträgt (d - L)/d, wenn eine Vereinfachung bezüglich der Beziehung zwi schen den Kristallkörnern 5 und des Kanalbereichs 2 hin zu einer eindimensionalen Betrachtung durchgeführt wird. Durch Einsetzen eines Stromes I1, wenn der Kanalbereich 2 die Kristallkörner 5 enthält, und eines Stromes I2, wenn der Kanalbereich 2 keine Kristallkörner 5 enthält, ist der mittlere Strom Iµ wie folgt gegeben:

Iµ = I1 . (L/d) + I2 . (d - L)/d.

Ferner ist die Standardabweichung Iσ wie folgt gegeben:

Folglich kann die folgende numerische Formel abgeleitet werden:

Unter der Annahme, daß I1 = 0 und I2 = 1, kann die obige numerische Formel wie folgt vereinfacht werden:

Fig. 15 zeigt die in dieser Formel ausgedrückte Beziehung als Diagramm. Bezugnehmend auf Fig. 15 zeigt die dickste Kurve die Beziehung, wenn d = 1,0 µm. Wie in Fig. 15 gezeigt ist, ist die Streuung des Drainstroms des TFT 101 maximiert, wenn die Kri stallkorngröße d mit der Gatelänge L übereinstimmt. Es kann ge schlossen werden, daß die Gatelänge L in dem Bereich von DL von 0,5 µm ≦ L ≦ 10 µm eingestellt werden kann, wenn d = 1 µm, so daß die Streuung des Drainstroms in dem Bereich von dem Maximalwert bis zu 1/3 des Maximalwerts liegt, d. h. ein praktisch nützlicher Be reich.

Die Verteilung des Drainstroms, die zu dem Maximalwert normali siert ist, hängt von dem Verhältnis L/d ab, und somit wird ver ständlich, daß das Verhältnis L/d in einem allgemeinen Fall, bei dem die Kristallkorngröße d nicht auf 1 µm beschränkt ist, in dem Bereich von 0,5 ≦ L/d ≦ 10 eingestellt werden kann. Auch bezüg lich der Gatebreite W kann eine ähnliche Schlußfolgerung durch eine eindimensionale Näherung entlang der Gatebreite W abgelei tet werden. Auch in Beziehung zu der Gatebreite wird daher eine solche Schlußfolgerung erhalten, daß das Verhältnis W/d bevor zugt in dem Bereich von 0,5 ≦ W/d ≦ 10 gesetzt ist.

Vierte Ausführungsform

Das Halbleiterelement 401 (Fig. 5 bis 7) kann polykristalline Widerstandselemente oder polykristalline Kondensatoren (kapazitive Elemente) beispielsweise anstatt der polykristalli nen TFT 101 enthalten. Solche Beispiele werden nun beschrieben.

Fig. 16 ist ein Schaltbild, das ein Beispiel des Halbleiterele ments 401 zeigt, das polykristalline Widerstandselemente auf weist. Dieses Halbleiterelement 401b enthält eine Mehrzahl von (in Fig. 16: 4 × 4 = 16) polykristallin 99999 00070 552 001000280000000200012000285919988800040 0002010025213 00004 99880en Widerstandselementen 43, die auf einem Substrat in der Form einer Matrix angeordnet sind. Die Widerstände der Widerstandselemente 43 sind aus einem poly kristallinen Halbleiter, wie zum Beispiel polykristallines Sili zium gebildet. Daher sind die Widerstandswerte der Widerstandse lemente 43 zufällig gestreut.

Auf dem Substrat sind eine Mehrzahl von Wortleitungen WL1 bis WL4 und eine Mehrzahl von Bitleitungen BL1 bis BL4 in der Quer richtung und der senkrechten Richtung entsprechend angeordnet.

Erste Enden der vier Widerstandselemente 43, die in Fig. 16 quer ausgerichtet sind, sind gemeinsam mit der entsprechenden der Wortleitungen WL1 bis WL4 verbunden. Zweite Enden der vier Wi derstandselemente 43, die in Fig. 16 senkrecht ausgerichtet sind, sind gemeinsam mit einer entsprechenden der Bitleitungen BL1 bis BL4 verbunden. Ein Ende von jeder Bitleitung BL1 bis BL4 ist über einen NMOS-Transistor 48, der als Bitleitungslast dient, mit einer Massestromversorgungsleitung verbunden. Eine Gateelektrode des NMOS-Transistors 48 ist zum Beispiel mit der Massestromversorgungsleitung verbunden.

Ein Draht 49 zum Empfangen von analogen Signalen An ist mit ei ner Drainelektrode von jedem der NMOS-Transistoren 48 verbunden. Eine Anschlußfläche 15 ist mit dem anderen Ende von einer von den Bitleitungen B11 bis BL4 verbunden, während eine Anschluß fläche 16 mit einem Ende von jeder der Wortleitungen WL1 bis WL4 verbunden ist.

Wenn eine Gatespannung eines vorbestimmten Pegels an eine der Wortleitungen WL1 bis WL4 in dem Halbleiterelement 401b mit der oben erwähnten Struktur angelegt wird, fließen Ströme in den vier Widerstandselementen 43, die mit dieser Wortleitung verbun den sind. Diese Ströme fließen über die NMOS-Transistoren 48, und somit wird ein Potential proportional zu den Strömen, die durch die Widerstandselemente 43 fließen, auf dem entsprechenden der Drähte 49, die mit den Bitleitungen BL1 bis BL4 verbunden sind, erzeugt. Die vier Potentiale werden als die analogen Si gnale An ausgegeben. Insgesamt 16 Potentiale können als die ana logen Signale An durch sequentielles Anlegen des vorbestimmten Potentials an die Wortleitungen WL1 bis WL4 gelesen werden. Die analogen Signale An werden als zufällige Werte entsprechend der Streuung der Widerstandswerte der Widerstandselemente 43 erhal ten.

Aufgrund dem Vorsehen der Anschlußflächen 15 und 16 können die analogen Signale An über Prüfspitzen während den Herstellungs schritten der Halbleitereinrichtung 401b gelesen werden. Die Wi derstandselemente 43 können alternativ in der Form einer eindi mensionalen Matrix derart angeordnet sein, daß die ersten Enden von allen Widerstandselementen 43 mit einer einzelnen Wortlei tung verbanden sind. Um die Streuung der analogen Signale An zu erhöhen, können die Länge und Breiten der Polykristalle, die die Widerstandselemente 43 bilden, in Bereichen liegen, die ähnlich zu denen der optimalen Bedingungen für die Gatelänge L und die Gatebreite W, die unter Bezugnahme auf die dritte Ausführungs form beschrieben wurden, sind.

Fig. 17 ist ein Schaltbild, das ein Beispiel des Halbleiterele ments 401 zeigt, das polykristalline Kapazitätselemente enthält. Dieses Halbleiterelement 401c enthält eine Mehrzahl von (in Fig. 17: 4 × 4 = 16) Reihenschaltungen von Kapazitätselementen 91 und MOS-Transistoren 90, die auf einem Substrat in der Form einer Matrix angeordnet sind. Die Kapazitätselemente 91 weisen bei spielsweise polykristalline Perovskite-Dielektrika auf, wie zum Beispiel BST (Ba_xSr_1-xTiO₃). Daher ist der Kapazitätswert der Ka pazitätselemente 91 zufällig gestreut.

Auf dem Substrat sind eine Mehrzahl von Wortleitungen WL1 bis WL2 und eine Mehrzahl von Bitleitungen BL1 bis BL4 in der Quer richtung bzw. der senkrechten Richtung angeordnet. Die Gateelek troden der MOS-Transistoren 90, die zu vier Reihenschaltungen gehören, die in Fig. 17 quer ausgerichtet sind, sind gemeinsam mit einer der Wortleitungen WL1 bis WL4 verbunden. Entweder die Sourceelektroden oder die Drainelektroden der MOS-Transistoren 90, die zu vier Reihenschaltungen gehören, die in Fig. 16 senk recht ausgerichtet sind, sind gemeinsam mit einer der Bitleitun gen BL1 bis BL4 verbunden. Erste Enden der Kapazitätselemente 91, die zu den 16 Reihenschaltungen gehören, sind mit einer Mas sestromversorgungsleitung verbunden. Eine Anschlußfläche 15 ist mit dem anderen Ende von einer der Bitleitungen BL1 bis BL4 ver bunden, während eine Anschlußfläche 16 mit einem Ende von einer der Wortleitungen WL1 bis WL4 verbunden ist.

Wenn eine Gatespannung eines vorbestimmten Pegels an eine der Wortleitungen WL1 bis WL4 in dem Halbleiterelement 401c mit dem oben erwähnten Aufbau angelegt wird, werden die vier MOS- Transistoren 90, die mit dieser Wortleitung verbunden sind, ein geschaltet. Die zweiten Enden der vier Kapazitätselemente 91 werden elektrisch mit den Bitleitungen BL1 bis BL4 über die MOS- Transistoren 90 im Ein-Zustand verbunden. Zu dieser Zeit kann die Kapazität der vier Kapazitätselemente 91 über die Bitleitun gen BL1 bis BL4 gemessen werden. Beispielsweise können die Po tentiale, wenn Ströme über eine gewisse Zeitdauer geliefert wer den, gemessen werden und diese Potentiale können als analoge Si gnale An gelesen werden. Die Kapazitäten der Kapazitätselemente 91 spiegeln sich in den Potentialen wieder.

Insgesamt können 16 Potentiale als die analogen Signale An gele sen werden durch sequentielles Anlegen der vorbestimmten Gate spannung an die Wortleitungen WL1 bis WL4. Die analogen Signale An werden als Zufallswerte, die der Streuung der Kapazitäten der Kapazitätselemente 91 entsprechen, erhalten. Aufgrund des Vorse hens der Anschlußflächen 15 und 16 können die analogen Signale An auch über Prüfspitzen während der Herstellungsschritte des Halbleiterelements 401c ausgelesen werden. Die Reihenschaltungen der Kapazitätselemente 91 und der MOS-Transistoren 90 können al ternativ in der Form einer eindimensionalen Matrix angeordnet sein, so daß die Gateelektroden von allen MOS-Transistoren 90 mit einer einzelnen Wortleitungen verbunden sind.

Um die Streuung der analogen Signale An zu erhöhen, kann die Länge und die Breite der polykristallinen Dielektrika, die die Kapazitätselemente 91 bilden, in Bereichen eingestellt sein, die ähnlich zu denen sind bei den optimalen Bedingungen für die Ga telänge L und die Gatebreite W, wie unter Bezugnahme auf die dritte Ausführungsform beschrieben wurde. Wenn die Dicke eines BST-Elements 100 nm beträgt, beträgt die Dicke von einem Silizi umoxidfilm ungefähr 0,5 nm. Unter der Annahme, daß ein BST- Element, das einer Elektrode gegenüberliegt, eine Form eines Quadrats mit Seiten von 0,3 µm aufweist, beträgt seine Kapazität ungefähr 6,2 fF. Wenn die Kristallkorngröße (Mittelwert) optimal auf 100 nm entsprechend der Dicke eingestellt ist, ist die Kapa zität in dem Bereich von -30% bis +30%, d. h. 4,3 fF bis 8,1 fF, gestreut. Es kann gesagt werden, daß dieser Streuungswert aus reichend ist, um zur Identifizierung verwendet zu werden.

Fünfte Ausführungsform

Die Halbleitereinrichtung kann auch derart gebildet sein, daß das Halbleiterelement 401 nur einen einzelnen TFT 101 enthält und die Codierschaltung 402 einen Multibitcode Cd von dem ein zelnen TFT 101 erhält. Die fünfte Ausführungsform wird unter Be zugnahme auf einen solchen Aufbau beschrieben.

Fig. 18 zeigt ein Halbleiterelement 401d mit nur einem einzelnen TFT 101. Dieser TFT 101 weist eine Gateelektrode auf, die mit einer Wortleitung WL verbunden ist, weist eine Drainelektrode auf, die mit einer Bitleitung BL verbunden ist, und weist eine Sourceelektrode auf, die mit einer positiven Stromversorgungs leitung verbunden ist. Ein Ende der Bitleitung BL ist mit einer Massestromversorgungsleitung über eine Bitleitungslast 17 ver bunden. Ein Draht 18 ist mit einem Ende der Bitleitungslast 17, das entgegengesetzt zur Masseseite ist, verbunden. In anderen Worten, das Halbleiterelement 401d entspricht einem speziellen Beispiel des Halbleiterelements 401a (Fig. 8) mit einer Matrix von 1 × 1. Daher wird ein einzelnes analoges Signal An von dem Halbleiterelement 401 über den Draht 18 gelesen.

Fig. 18 zeigt auch eine Codierschaltung 402b mit einem Operati onsverstärker 261 und einem A-D-Wandler 262. Der Operationsver stärker 261 verstärkt das Analogsignal An, das über den Draht 18 gelesen wird. Der A-D-Wandler 262 wandelt das Analogsignal An, das in dem Operationsverstärker 261 verstärkt ist, beispielswei se in 8-Bit-Digitalsignale D0 bis D7, die 256 Abstufungen dar stellen, um und gibt diese als Code Cd aus. Somit ermöglicht die Codierschaltung 402b eine Umwandlung des Analogsignals An, das von dem einzelnen TFT 101 erhalten wird, in einen Multibitcode Cd.

Es ist auch möglich, einen Code Cd mit einer höheren Bitanzahl durch entsprechendes Codieren einer Mehrzahl von Analogsignalen An, die von dem Halbleiterelement 401a (Fig. 8) mit einer Mehr zahl von TFT 101 ausgegeben werden, mit der Codierschaltung 402b zu erhalten. Wenn die Codierschaltung 402b mit jeder der in Fig. 8 gezeigten Bitleitungen verbunden ist, ist es möglich, einen Code von 8 × 4 = 32 Bits für jede Wortleitung zu erhalten.

Sechste Ausführungsform

Die Codierschaltung 402 (Fig. 5) kann auch derart ausgebildet sein, daß eine Gateschwellenspannung anstatt dem Drainstrom des TFT 101 codiert wird. Wie in Fig. 19 gezeigt ist, sind im allge meinen die Gateschwellenspannungen Vth1 und Vth2, die den glei chen Drainstrom Id0 verursachen, zwischen verschiedenen TFT 101 und 102, die durch die gleichen Herstellungsschritte hergestellt sind, verschieden. Fig. 20 ist ein Blockschaltbild, das eine Co dierschaltung 402 zeigt, die einen Code Cd über eine solche Streuung der Gateschwellenspannungen Vth erzeugt. Diese Codier schaltung 402c ist charakteristisch von der Codierschaltung 402b (Fig. 18) darin unterschiedlich, daß sie ferner einen Mikropro zessor (im folgenden als MPU abgekürzt) 430 aufweist.

Der MPU 430 überträgt ein Adreßsignal, das sequentiell eine Mehrzahl von Wortleitungen WL1 bis WL4 eine nach der anderen spezifiziert, zu einem Dekoder/Treiber 700. Die MPU 430 liest über einen A-D-Wandler 262 einen Drainstrom eines TFT 101, der mit jeder spezifizierten Wortleitung verbunden ist, die durch den Dekoder/Treiber 700 getrieben ist. Der Dekoder/Treiber 700 ändert bzw. wobbelt das Potential der spezifizierten Wortlei tung. Folglich ändert sich die Gatespannung des TFT 101, der mit der spezifizierten Wortleitung verbunden ist, und der Drainstrom des TFT 101 ändert sich.

Der MPU 430 mißt die Änderung des Drainstroms. Somit erfaßt der MPU 430 die Gatespannung (d. h. das Potential der Wortleitung), das einem Drainstrom Id0 entspricht, der als Referenzwert einge stellt ist. Diese Gatespannung ist die Gateschwellenspannung des TFT 101. Der MPU 430 gibt einen Wert aus, der durch Digitalisie ren der Gateschwellenspannung oder durch Umwandeln des Wertes mit einer vorbestimmten Regel erhalten ist, als den Code Cd aus. In anderen Worten, die Gateschwellenspannung des TFT 101 oder eine Funktion der Gateschwellenspannung wird als Code Cd ausge geben.

Siebte Ausführungsform

Unter Bezugnahme auf die siebte Ausführungsform der vorliegenden Erfindung wird eine bevorzugtere Konfiguration der Vergleichs schaltung 403 beschrieben. Fig. 21 ist ein Blockdiagramm, das den Aufbau einer Halbleitereinrichtung 404d gemäß der siebten Ausführungsform zeigt. Die Halbleitereinrichtung 404d enthält eine Vergleichsschaltung 403a. Die Vergleichsschaltung 403a ist derart gebildet, daß sie nicht nur die Übereinstimmung sondern auch eine Annäherung zwischen den Codes Cd und Co bestimmen kann. Ein Referenzwert SL für die Bestimmung kann extern in die Halbleitereinrichtung 404d über einen Eingabeanschluß eingegeben werden.

Um dies zu ermöglichen, weist die Vergleichsschaltung 403a eine Wobbelschaltung 200 auf, die das Potential einer Wortleitung WL wobbelt. Eine Näherungspegelberechnungsschaltung 199 vergleicht den Code Cd, der sich durch das Wobbeln des Potentials der Wort leitung WL ändert, mit einem entsprechenden Teil des Codes Co, der in einem Eingabecodespeicher 198 gehalten wird. Die Nähe rungspegelberechnungsschaltung 199 überträgt einen Näherungspe gel VA, d. h. einen Grad zwischen den Codes Cd und Co, der durch einen Vergleich berechnet ist, zu einer Auswertungsschaltung 210. Die Auswertungsschaltung 210 vergleicht den Näherungspegel VA mit dem Referenzwert SL und bestimmt dadurch, ob oder ob nicht der Näherungspegel VA übermäßig ein gewisser Wert ist, und gibt das Ergebnis der Bestimmung als Bestimmungssignal VB aus.

Das Bestimmungssignal VB wird individuell für jede Wortleitung WL erhalten, die durch den Dekoder/Treiber 410 getrieben ist. Eine Adressenerzeugungsschaltung 441 überträgt ein Adressensi gnal, das sequentiell alle Wortleitungen WL eine nach der ande ren spezifiziert, zu dem Dekoder/Treiber 410. Somit werden eine Mehrzahl von Bestimmungssignalen VB, die allen Wortleitungen WL entsprechen, sequentiell einer nach dem anderen erhalten.

Eine Gesamtbestimmungsschaltung 220 bestimmt eine Näherung zwi schen Vollbitcodes Cd, die allen Wortleitungen WL entsprechen, und Vollbitcodes Co auf der Basis der Mehrzahl von Bestimmungs signalen VB, die allen Wortleitungen WL entsprechen, und gibt ein Freigabesignal En aus, daß das Bestimmungsergebnis dar stellt. Die Bestimmung der Übereinstimmung, was am strengsten ist, kann als die Bestimmung der Näherung durch geeignetes Ein stellen des Referenzwertes SL ausgewählt werden. Wenn nur eine Wortleitung WL vorgesehen ist, ist die Gesamtbestimmungsschal tung 220 nicht notwendig und das Bestimmungssignal VB wird so als Freigabesignal En ausgegeben.

Eine Steuerschaltung 442 startet den Betrieb der entsprechenden Elemente der Vergleichsschaltung 403a als Reaktion auf ein An weisungssignal St, das über einen Eingabeanschluß eingegeben ist, und steuert den Betrieb der entsprechenden Elemente während der vorbestimmten Prozedur. Speziell, die Steuerschaltung 442 überträgt ein Wobbelumschaltsignal SS, das als Steuersignal dient, das anweist, ob oder ob nicht ein Wobbeln durchgeführt wird, zu der Wobbelschaltung 200. Die Näherungspegelberechnungs schaltung 199, die Auswertungsschaltung 210 und die Gesamtbe stimmungsschaltung 220 bilden eine Bestimmungsschaltung 440.

Die internen Strukturen und Vorgänge der Elemente, die zu der Vergleichsschaltung 403a gehören, werden nun beschrieben. Zur Vereinfachung der Darstellung wird angenommen, daß ein Halblei terelement 401 das in Fig. 8 dargestellte Halbleiterelement 401a ist.

Fig. 22 ist ein Schaltbild, das den internen Aufbau der Wobbel schaltung 200 zeigt. Die Wobbelschaltung 200 enthält einen In verter 202, der zwischen einem Ausgang des Dekoders/Treibers 410 und der Wortleitung WL angeordnet ist, und eine Reihenschaltung aus einem MOS-Transistor 204 und einem Kapazitätselement 203, die zwischen einem Ausgang des Inverters 202 und der Massestrom versorgungsleitung angeordnet ist. Der MOS-Transistor 204 wird als Reaktion auf das Wobbelumschaltsignal SS, das zu seiner Ga teelektrode eingegeben wird, ein-/ausgeschaltet. Es ist möglich, das Wobbeln/Nichtwobbeln frei durch Auswählen des Wertes des Wobbelumschaltsignals SS durchzuführen.

Fig. 23 ist ein Schaltbild, das den internen Aufbau der Nähe rungspegelberechnungsschaltung 199 zeigt. Die Codes Cd (1) bis Cd (4) von vier Bits, die gleichzeitig von der Codierschaltung 402 ausgegeben werden, werden in exklusive Inversions-NOR- Schaltungen (im folgenden als XNOR abgekürzt) 1 bis 4 entspre chend eingegeben. Vier Bits ("1,1,0,0" in Fig. 23) des im Einga becodespeicher 198 gespeicherten Codes Co, die mit den Codes Cd (1) bis Cd (4) zu vergleichen sind, werden in zweite Eingänge der XNOR 1 bis 4 eingegeben. Jede der XNOR gibt ein Signal mit hohem Pegel aus, wenn die beiden Eingangssignale übereinstimmen, während sie ein Signal mit niedrigen Pegel ausgibt, wenn die zwei Eingangssignale nicht übereinstimmen. Die Ausgabesignale der XNOR 1 bis 4 werden durch die Kapazitätselemente C1 bis C4 aufaddiert und als Näherungspegel VA ausgegeben.

Fig. 24 ist ein Zeitablaufdiagramm der Signale der entsprechen den Teile der Näherungsberechnungsschaltung 199. Fig. 25 ist ein Diagramm, das die Eigenschaften von vier TFT 101 (die im folgen den als Transistoren T1 bis T4 bezeichnet werden), die mit einer einzelnen Wortleitung WL verbunden sind, darstellt. Es wird an genommen, daß die Transistoren T1 bis T4 entsprechend mit den Bitleitungen BL1 bis BL4 verbunden sind, es wird auch angenom men, daß die Beziehung Id1 < Id2 < Id3 < Id4 bezüglich der Drainströme Id1 bis Id4 der Transistoren T1 bis T4 erfüllt ist und daß die korrekten Werte der Codes Cd (1) bis Cd (4) "1,1,0,0" betragen. Daher sind die Werte der entsprechenden Teile von Co, die zu vergleichen sind, "1,1,0,0", wie in Fig. 23 dargestellt ist.

Wenn die Codierschaltung 402 (Fig. 21) die Drainströme Id1 bis Id4 mit einem Referenzstrom Ir vergleicht und die Codes Cd (1) bis Cd (4) als Reaktion auf die Vergleichsergebnisse ähnlich zu der in Fig. 11 gezeigten Codierschaltung 402a erzeugt, werden beispielsweise die korrekten Werte "1,1,0,0" als die Codes Cd (1) bis Cd (4) erhalten, wenn die Gatespannung, die über die Wortlei tung WL angelegt wird, eine Gatespannung Vg1 ist, die in Fig. 25 gezeigt ist. Folgend auf die Verringerung der Gatespannung von Null in eine negative Richtung aufgrund des Wobbelns des Poten tials der Wortleitung WL, wie in Fig. 24 gezeigt ist, steigen die Drainströme Id1 bis Id4 an. Darauf folgend übersteigen die Drainströme Id1 bis Id4 nacheinander den Referenzstrom Ir in dieser Reihenfolge.

Folglich ändern sich die Codes Cd (1) bis Cd (4), die den Transi storen T1 bis T4 entsprechen, von 0 zu 1 in dieser Reihenfolge. Deshalb wird der Näherungspegel VA schrittweise erhöht und maxi miert, wenn die Codes Cd (1) bis Cd (4) mit den entsprechenden Teilen des Codes Co (wie "1,1,0,0") übereinstimmen, und danach verringert er sich schrittweise.

Fig. 26 ist ein Schaltbild, das den internen Aufbau der Auswer tungsschaltung 210 zeigt. Ähnlich zu dem in Fig. 11 gezeigten Leseverstärker 190 vergleicht die Auswertungsschaltung 210 mit vier MOS-Transistoren 211 bis 214 zwei Spannungssignale VA und SL, die zu einer Gateelektrode eingegeben werden, und gibt das Vergleichsergebnis als Bestimmungssignal VB aus. Das Bestim mungssignal VB wird hoch, wenn der Näherungspegel VA höher ist als der Referenzwert SL, andernfalls wird es niedrig.

Fig. 27 ist ein Schaltbild, das den internen Aufbau der Gesamt bestimmungsschaltung 220 zeigt. Das Bestimmungssignal VB wird in einen Setzeingang eines SR-Haltekreises 221 als ein Eingabesi gnal S₀ über ein Übertragungsgatter 222, das als Reaktion auf ein Taktsignal CLK ein-/ausgeschaltet wird, eingegeben. Ein in vertiertes Taktsignal CLK*, das ein invertiertes Signal des Taktsignals CLK ist, wird in einen Rücksetzeingang des SR- Haltekreises 221 eingegeben. Der Setzeingang des SR-Haltekreises 221 ist mit der Massestromversorgungsleitung über ein Übertra gungsgatter 223 verbunden, das ein-/ausgeschaltet wird als Reak tion auf das invertierte Taktsignal CLK*.

Ein nicht invertiertes Ausgabesignal Q₀ von dem SR-Haltekreis 221 wird in Setzeingänge von SR-Haltekreisen 231 bis 234 als Eingabesignal S₁ über Übertragungsgatter 224 bis 227 eingegeben, die Gateelektroden aufweisen, die entsprechend mit den Wortlei tungen WL1 bis WL4 verbunden sind. Ein invertiertes Taktsignal CLK0*, das ein invertiertes Signal eines anderen Taktsignals CLK0 ist, das von der Steuerschaltung 442 ausgegeben wird, wird in die Rücksetzeingänge der SR-Haltekreise 231 bis 234 eingege ben. Die Setzeingänge der SR-Haltekreise 231 bis 234 sind auch mit der Massestromversorgungsleitung über Übertragungsgatter 235 bis 238 verbunden, die als Reaktion auf ein invertiertes Taktsi gnal CLK0* ein-/ausgeschaltet werden.

Nicht invertierte Ausgabesignale Q₁ bis Q₄ von den SR- Haltekreisen 231 bis 234 werden in eine Inversionskonjunktions schaltung (im folgenden als NAND abgekürzt) 238 eingegeben. Ein Ausgabesignal der NAND 238 wird durch einen Inverter 229 inver tiert und als das Freigabesignal En ausgegeben.

Fig. 28 ist ein Zeitablaufdiagramm, das repräsentativ die Vor gänge der Gesamtbestimmungsschaltung 220 in einer Periode zeigt, wenn eine einzelne Wortleitung WL1 gewobbelt wird. Vor dem Be ginn des Wobbelns der Wortleitungen WL1 bis WL4, werden die Taktsignale CLK0 und CLK vorübergehend (eine Periode vom Zeit punkt t10 bis zum Zeitpunkt t11) als Pulse mit niedrigem Pegel ausgegeben und danach bleiben sie hoch. Während das Taktsignal CLK0 hoch bleibt, bis alle Wortleitungen WL1 bis WL4 vollständig gewobbelt sind, wird das Taktsignal CLK als Puls mit niedrigem Pegel unmittelbar vor einem neuen Beginn eines Wobbelns von je der der Wortleitungen WL1 bis WL4 ausgegeben (für eine Periode von dem Zeitpunkt t15 bis zum Zeitpunkt t16 als Beispiel).

Während der Periode vom Zeitpunkt t11 bis zum Zeitpunkt t15 wird die Wortleitung WL1 einem Potentialwobbeln ausgesetzt. Daher steigt der Näherungspegel VA zwischen den Zeitpunkten t11 und t12 schrittweise an, wird zwischen den Zeitpunkten t12 und t13 maximiert und verringert sich dann zwischen den Zeitpunkten t13 und t15 schrittweise. Der in Fig. 28 dargestellte Referenzwert SL ist zwischen dem höchsten Wert, d. h. den Maximalwert des An näherungspegels VA, und dem zweithöchsten Wert eingestellt. Da her wird das Bestimmungssignal VB nur in der Periode zwischen den Zeitpunkten t12 und t13 hoch, wenn der Näherungspegel VA gleich zum Maximalwert ist. Dies entspricht dem, daß die Auswer tungsschaltung 210 die strengste Bestimmung des Näherungspegels VA durchführt, d. h. sie bestimmt die Übereinstimmung zwischen den Codes.

Das Bestimmungssignal VB wird als Eingabesignal S₀ übertragen und als das Ausgabesignal Q₀ des SR-Haltekreises 221 gehalten. Das Ausgabesignal Q₀ wird als das Eingabesignal S₁ des SR- Haltekreises 231 übertragen und als das Ausgabesignal Q₁ des SR- Haltekreises 231 zum Zeitpunkt t14 gehalten, wenn das Potential der Wortleitung WL1 sich unter die Gateschwellenspannung des Übertragungsgatters 224 verringert.

Die oben erwähnten Vorgänge werden auch in Perioden wiederholt, wenn die Potentiale der verbleibenden Wortleitungen WL2 bis WL4 gewobbelt werden. Folglich werden vier Bestimmungssignal VB, die entsprechend den entsprechenden Wortleitungen WL1 bis WL4 ent sprechen, in den Ausgabesignalen Q₁ bis Q₄ gehalten und in die NAND 228 eingegeben, wenn die Potentiale von allen Wortleitungen WL1 bis WL4 vollständig gewobbelt sind. Daher wird ein Signal hohen Pegels als Freigabesignal En nur ausgegeben, wenn alle Be stimmungssignale VB hoch sind, d. h. die Näherungspegel VA der Codes, die allen Wortleitungen WL1 bis WL4 entsprechen, über steigen den Referenzwert SL.

In der Vergleichsschaltung 403a dieser Ausführungsform kann der Genauigkeitsgrad der Bestimmung bezüglich des Näherungspegels frei durch externes Einstellen des Referenzwertes SL gewählt werden. Wenn der Code Cd zur Authentifizierung in einem System, das zusammen mit der Halbleitereinrichtung 404d gebaut ist, ein gesetzt wird, kann daher die Bestimmungsgenauigkeit als Reaktion auf die Wichtigkeit der Authentifizierung geändert werden.

Die Vergleicherschaltung 403a, die die Potentialen der Wortlei tungen WL1 bis WL4 wobbelt, erzielt die folgenden Vorteile: wenn die Stromversorgungsspannung (die Spannung, zwischen der positi ven Stromversorgungsleitung und der Massestromversorgungslei tung) oder die Temperatur sich in dem Halbleiterelement 401a än dern, ändern sich aus diesem Grund auch die Eigenschaften der TFT 101. Wenn beispielsweise die Temperatur ansteigt, steigen die Drainströme der TFT 101 bei gleicher Gatespannung an. Unter der Annahme, daß Fig. 25 die Eigenschaften der Transistoren T1 bis T4 bei einer Standardtemperatur darstellt, steigen daher die Drainströme Id1 bis Id4 von allen Transistoren T1 bis T4 bei ei ner höheren Temperatur an, wie beispielsweise in Fig. 29 darge stellt ist.

Wenn die Codierschaltung 402a die Drainströme Id1 bis Id4 für die Gatespannung Vg1, die auf einen konstanten Wert fixiert ist, mit dem Referenzstrom Ir zu dieser Zeit vergleicht, sind die Codes Cd (1) bis Cd (4) "1,1,1,1", wie in Fig. 29 gezeigt ist, und die korrekten Werte "1,1,0,0" können nicht erhalten werden. Von den Eigenschaften der TFT 101 bleibt der Reihenfolge der Pegel der Drainströme Id1 bis Id4 der Transistoren T1 bis T4 unabhän gig von der Änderung der Temperatur oder der Stromversorgungs spannung unverändert. Daher werden die korrekten Werte "1,1,0,0" erhalten, wenn zum Beispiel die Drainströme Id1 bis Id4 für eine Gatespannung Vg2 mit dem Referenzstrom Ir in Fig. 29 verglichen werden.

Die Vergleichsschaltung 403a wobbelt die Potentiale der Wortlei tungen WL1 bis WL4, d. h. die Gatespannungen der TFT 101, und so mit ergeben sich notwendigerweise die korrekten Werte "1,1,0,0" in einer gewissen Periode während des Wobbelvorganges. In dem Wobbelvorgang wird daher notwendigerweise der korrekte Code Cd mit dem externen Code Co derart verglichen, daß der Näherungspe gel zwischen diesen Codes Cd und Co berechnet wird. Die Periode, wenn der Näherungspegel VA maximiert ist, entspricht der Peri ode, wenn der korrekte Code Cd mit dem externen Code Co vergli chen wird. Daher stellt der Maximalwert des Näherungspegels VA, der sich auf das Wobbeln folgend ändert, den wahren Näherungs grad dar. Somit kann die Vergleichsschaltung 403a in dieser Aus führungsform korrekt die Näherung und Übereinstimmung zwischen den Codes bestimmen, während der Einfluß durch Schwankungen der Temperatur und der Stromversorgungsspannung beseitigt ist.

Fig. 30 ist ein Diagramm, das bevorzugte Setzbedingungen für die Gatespannung zur Beurteilung des Codes Cd darstellt. Wenn die Drainströme Id1 bis Id4 der Transistoren T1 bis T4 solche ent halten, die nahe einander liegen (Id2 bis Id4 in Fig. 30), wird die Gatespannung bevorzugt so eingestellt, daß beispielsweise der Referenzstrom Ir zwischen den Drainströmen Id1 und Id2 ange ordnet ist und so von den nahe aneinander liegenden Drainströmen Id2 bis Id4 getrennt ist. In anderen Worten, die Gatespannung Vg2 wird bevorzugt wie in dem in Fig. 30 gezeigten Beispiel aus gewählt.

Es wird angenommen, daß die Gatespannung Vg1 in Fig. 30 ausge wählt ist und daß die Drainströme Id2 und Id3 nicht korrekt von einander unterschieden werden können. Dies kann auftreten, wenn eine Fluktuation (Verschiebung) der Gateschwellenspannung Vth bewirkt wird, die von einer "negativen Vorspannungstemperaturbe anspruchung" (als "-BT-Beanspruchung" bezeichnet) in Verbindung mit TFT 101 resultiert. Ein Verschieben der Gateschwellenspan nung, die durch die -BT-Beanspruchung bewirkt wird und die als Phänomen bezüglich TFT bekannt ist, ist in Journal of Applied Physics, Vol. 76, Nr. 12, 15. Dezember 1994, S. 8160-8166 (im folgenden als Literaturstelle 3 bezeichnet), der Japanischen Pa tentanmeldung Nr. 5-111790 (1993) (Japanische Patentoffenlegung Nr. 6-326315 (1994), im folgenden als Literaturstelle 4 bezeich net) und in der Japanischen Patentanmeldung Nr. 7-101179 (1995) (Japanische Patentoffenlegung Nr. 8-293611 (1996), im folgenden als Literaturstelle 5 bezeichnet) zusätzlich zu der vorher er wähnten Literaturstelle 2 beschrieben.

Wenn ein TFT auf eine hohe Temperatur gebracht wird (d. h. eine -BT-Beanspruchung wird an den TFT angelegt), während eine nega tive Spannung angelegt wird, verschiebt sich die Gateschwellen spannung in eine negative Richtung, wie in den obigen Literatur stellen gezeigt ist. Die Gateschwellenspannung verschiebt sich in der negativen Richtung, wenn der TFT ein p-Kanal-Typ oder ein n-Kanal-Typ ist. Die Verschiebungsgröße der Gateschwellenspan nung wird durch die angelegte Gatespannung, die Temperatur und die Periode, wenn der TFT sich in diesen Bedingungen befindet, bestimmt. Eine Formel zum Vorhersagen der Verschiebungsgröße auf Basis der Gatespannung, der Temperatur und der Periode ist z. B. auch aus der Literaturstelle 5 bekannt.

Bei dem Halbleiterelement 401a gibt es eine gewisse Beziehung zwischen der an die TFT 101 angelegten Gatespannung und der Stromversorgungsspannung. Daher kann die Verschiebungsgröße der Gateschwellenspannung der TFT 101 von der Stromversorgungsspan nung, der Temperatur des Halbleiterelements 401a und der Peri ode, wenn die TFT 101 aktiv sind, auf der Basis von beispiels weise der Literaturstelle 5 vorhergesagt werden, und die Ver schiebungsgröße der Drainströme kann auch von der Verschiebungs größe der Gateschwellenspannung vorhergesagt werden.

Eine solche Verschiebung der Gateschwellenspannung, die von der -BT-Beanspruchung abgeleitet ist, tritt unabhängig von der Streuung der Anfangseigenschaften auf, und somit kann eine Um kehrung der Reihenfolge zwischen den angenäherten Drainströmen Id2 und Id3 stattfinden. Ein solcher Nachteil kann verhindert oder abgemildert werden durch Auswählen der Gateschwellenspan nung Vg2, wie in Fig. 30 gezeigt ist. Bezugnehmend auf Fig. 30 ist die Wahrscheinlichkeit, daß die Reihenfolge zwischen den Strömen Id1 und Id2, die sich beträchtlich unterscheiden, umge kehrt wird durch die Verschiebung der Gateschwellenspannung, die von der -BT-Beanspruchung abgeleitet ist, im wesentlichen ver nachlässigbar.

Es ist möglich, mit dem selten Phänomen der Umkehrung der Drain ströme dadurch zurechtzukommen, daß der Referenzwert SL etwas niedriger als der Maximalwert eingestellt wird, wodurch ein Freigabesignal En eines hohen Pegels beispielsweise bei einer Annäherung von 95% erhalten wird, ohne eine 100%ige Übereinstim mung des Vergleichs der Codes zu erfordern. Somit kann die Ver gleichsschaltung 403a gemäß dieser Ausführungsform vorteilhaft eine fehlerhafte Bestimmung aufgrund der Verschiebung der Gate schwellenspannung, die von der -BT-Beanspruchung resultiert, verhindern.

Anstatt ein Codieren zu dem Wert "1" durchzuführen, wenn der Drainstrom höher ist als der Referenzstrom Ir, und eine Codie rung auf den Wert "0" durchzuführen, wenn der Drainstrom niedri ger ist als der Referenzstrom, kann ein Codieren auf den Wert "0" durchgeführt werden, wenn der Drainstrom über den Referenz strom Ir liegt, und ein Codieren auf den Wert "1" durchgeführt werden, wenn der Drainstrom geringer ist als der Referenzstrom. Diese Umkehrung kann nur auf einen Teilcode angewendet werden.

Fig. 31 ist ein Schaltbild, das den internen Aufbau der Nähe rungspegelberechnungsschaltung 199 zeigt, wenn die Werte nur be züglich den Codes invertiert sind, die den Bitleitungen BL2 und BL4 von den Bitleitungen BL1 bis BL4 entsprechen. In diesem Fall sind die Werte des extern eingegebenen Codes Co, wenn sie kor rekte Werte sind, in den Bits, die den Bitleitungen BL2 und BL4 entsprechen, invertiert und somit auf "1,0,0,1" eingestellt. Da her ist ein Inverter 241 zwischen der XNOR 2 und dem Codespei cher 198 eingefügt, und ist in ähnlicher Weise ein Inverter 242 zwischen der XNOR 4 und dem Codespeicher 198 eingefügt.

Achte Ausführungsform

Während die Wobbelschaltung 200 gemäß der siebten Ausführungs form derart aufgebaut ist, daß sie das Potential auf der Wort leitung WL kontinuierlich wobbelt bzw. variiert, kann die Wob belschaltung alternativ derart gebildet sein, daß sie das wob beln diskret (schrittweise) durchführt, wie in Fig. 32 gezeigt ist. Fig. 33 zeigt ein Beispiel einer solchen Wobbelschaltung 200a. In der Wobbelschaltung 200a sind ein Inverter 252 und eine Kapazitätselementgruppe 251 zwischen einem Ausgang des Deko der/Treibers 410 und einer Wortleitung WL angeordnet, während ein Kapazitätselement 253 zwischen der Wortleitung WL und einer Massepotentialleitung angeordnet ist. Die Kapazitäten C₁₁ bis C_1n von n (≧ 2) Kapazitätselementen, die in der Kapazitätselement gruppe 251 enthalten sind, erfüllen die Beziehung C₁₁ < C₁₂ < . . . C_1n. Die Kapazitätselementgruppe 251 weist einen Auswähler aus, der nacheinander die von den n Kapazitätselementen auswählt, die zwischen dem Inverter 252 und die Wortleitung WL anzuordnen sind. Somit wird das schrittweise Wobbeln des Potentials der Wortleitung WL, wie es in Fig. 32 gezeigt ist, verwirklicht. Es ist auch möglich, das Potential einer gewünschten Wortleitung WL in einer gewünschten Reihenfolge durch Ändern der Reihenfolge zum Auswählen der Kapazitäten C₁₁ bis C_1n zu erhalten.

Neunte Ausführungsform

In Bezug zu der neunten Ausführungsform der vorliegenden Erfin dung wird ein anderer bevorzugter Modus der Vergleichsschaltung 403 (Fig. 6) beschrieben. Fig. 34 ist ein Blockschaltbild, das den Aufbau einer Halbleitereinrichtung 404e gemäß dieser Ausfüh rungsform zeigt. Die Halbleitereinrichtung 404e enthält eine Vergleichsschaltung 403b. Unter der Annahme, daß ein TFT 101 für ein Halbleiterelement 401 verwendet wird, ist die Vergleichs schaltung 403b derart ausgebildet, daß sie die Codes korrekt vergleichen kann, selbst wenn ein Code Cd, der von der Codier schaltung 402 ausgegeben wird, sich aufgrund einer Verschiebung der Schwellenspannung des TFT 101, die von der -BT-Beanspruchung stammt, ändert.

Ein von dem Halbleiterelement 401 ausgegebenes analoges Signal An wird in eine Meßschaltung 340 sowie gleichzeitig in die Co dierschaltung 402 eingegeben. Die Meßschaltung 340 mißt das ana loge Signal An. Ein Datenspeicher 551 speichert den gemessenen Wert des analogen Signals An. Eine Codeüberwachungsschaltung 552 vergleicht den gemessenen Wert des analogen Signals An, der durch die Meßschaltung 340 durch eine neue Messung erhalten wird, mit dem gemessenen Wert eines vorhergehenden analogen Si gnals An, das in dem Datenspeicher 551 gespeichert ist, wodurch überwacht wird, ob oder ob nicht das analoge Signal An aufgrund einer -BT-Beanspruchung oder ähnlichem schwankt. Wenn eine Schwankung erkannt wird, bestimmt die Codeüberwachungsschaltung 552 auf der Basis des aktuellen und vorhergehenden analogen Si gnals An, ob oder ob nicht sich der Code Cd, der von der Codier schaltung 402 ausgegeben wird, aufgrund dieser Schwankung än dert.

Wenn die Codeüberwachungsschaltung 552 bestimmt, daß sich der Code Cd ändert, korrigiert eine Codekorrekturschaltung 553 den Code Cd, der von der Codierschaltung 402 ausgegeben wird, auf einen korrekten Wert und gibt einen korrigierten Code Cm aus. Eine Wortleitungsbestimmungsschaltung 555 vergleicht den korri gierten Code Cm mit einem entsprechenden Teil eines Codes Co, der in einem Eingabecodespeicher 198 gespeichert ist, bestimmt eine Übereinstimmung dazwischen und gibt ein Bestimmungssignal VB aus, das das Bestimmungsergebnis ausdrückt.

Das Bestimmungssignal VB wird für jede Wortleitung WL, die durch die Adressenerzeugungsschaltung 441 spezifiziert ist, erhalten. Eine Gesamtbestimmungsschaltung 220 bestimmt eine Übereinstim mung zwischen Vollbitcodes Cd, die allen Wortleitungen WL ent sprechen, und Vollbitcodes Co auf der Basis einer Mehrzahl von Bestimmungssignalen VB, die allen Wortleitungen WL entsprechen, und gibt ein Freigabesignal En aus, das das Bestimmungsergebnis darstellt. Eine Steuerschaltung 556 beginnt den Betrieb der ent sprechenden Elemente der Vergleichsschaltung 403b als Reaktion auf ein Anweisungssignal St, das über einen Eingabeanschluß ein gegeben wird, und steuert den Betrieb der entsprechenden Elemen te während einer vorbestimmten Prozedur. Die Wortleitungsbestim mungsschaltung 555 und die Gesamtbestimmungsschaltung 220 bilden eine Bestimmungsschaltung 554.

Die internen Strukturen und die Abläufe der entsprechenden Ele mente, die zu der Vergleichsschaltung 403b gehören, werden nun beschrieben. Zur Vereinfachung der Darstellung wird angenommen, daß ein Halbleiterelement 401 das Halbleiterelement 401a ist, das in Fig. 8 dargestellt ist.

Fig. 35 ist ein Schaltbild, das den internen Aufbau der Meß schaltung 340 zeigt. In der Meßschaltung 340 teilen eine Mehr zahl von Widerstandselementen r1 bis r4, die zwischen der positi ven Stromversorgungsleitung und der Massestromversorgungsleitung eingefügt sind, eine Stromversorgungsspannung, wodurch eine Mehrzahl von Referenzpotentialen m1 bis m3 erzeugt werden. Eine Mehrzahl von Leseverstärkern S₁ bis S₃, die jeweils äquivalent zu dem in Fig. 11 gezeigten Leseverstärker 190 aufgebaut sind, vergleichen die Potentiale M1 bis M3 der Bitleitungen, die dem analogen Signal An entsprechen, mit den entsprechenden Referenz potentialen m1 bis m3 und geben das Vergleichsergebnis als Meß werte α, β und γ aus. Wenn beispielsweise das Bitleitungspoten tial M1 höher ist als das Referenzpotential m1, wird der gemes sene Wert α niedrig.

Fig. 36 ist ein Schaltbild, das den internen Aufbau der Wortlei tungsbestimmungsschaltung 555 in Bezug zu peripheren Schaltungen davon zeigt. Die Codes Cd (1) bis Cd (4) von vier Bits, die von der Codierschaltung 402 ausgegeben werden, werden in vier Bit korrekturschaltungen 560 eingegeben, die in der Codekorrektur schaltung 553 enthalten sind. Die vier Bitkorrekturschaltungen 560 übertragen die Codes Cd (1) bis Cd (4) in invertierten oder nicht invertierten Zuständen zu den ersten Eingängen der XNOR 1 bis 4, die in der Wortleitungsbestimmungsschaltung 555 vorgese hen sind, als korrigierte Codes Cm (1) bis Cm (4) auf der Basis der Auswahlsignale SS1 bis SS4, die von der Codeüberwachungs schaltung 552 ausgegeben werden.

In dem Code Co, der in dem Eingabecodespeicher 198 gespeichert ist, werden vier Bits (Werte "1,1,0,0" in Fig. 36), die mit den Codes Cd (1) bis Cd (4) zu vergleichen sind, in die zweiten Ein gänge der XNOR 1 bis 4 eingegeben. Jede der XNOR 1 bis 4 gibt ein Signal hohen Pegels aus, wenn die zwei Eingabesignale über einstimmen, während sie ein Signal mit niedrigen Pegel ausgeben, wenn die Signale nicht übereinstimmen. Die Ausgabesignale von den XNOR 1 bis 4 werden in eine Konjunktionsschaltung (im fol genden als AND abgekürzt) 750 eingegeben. Nur wenn die korri gierten Codes Cm (1) bis Cm (4) mit den entsprechenden vier Bits des Codes Co übereinstimmen, gibt dann daher die AND 750 ein Si gnal hohen Pegels als das Bestimmungssignal VB aus.

Fig. 37 ist ein Schaltbild, das den internen Aufbau der Bitkor rekturschaltung 560, die den Code Cd (1) empfängt und die vier Bitkorrekturschaltungen 560 repräsentiert, zeigt. Die Bitkorrek turschaltung 560 weist ein Übertragungsgate auf, das durch einen NMOS-Transistor 563 und einen PMOS-Transistor 564, die parallel miteinander verbunden sind, gebildet ist, und weist ein Übertra gungsgatter auf, das durch einen NMOS-Transistor 561 und einen PMOS-Transistor 562, die parallel miteinander verbunden sind, auf, ähnlich zu der in Fig. 15 gezeigten Auswahlschaltung 413. Nur eins der beiden Übertragungsgatter leitet selektiv aufgrund des Auswahlsignals SS1 und des invertierten Signals davon, das durch einen Inverter 565 erhalten wird.

Der Code Cd (1) wird in einen Eingabeteil von einem der Übertra gungsgatter eingegeben, während ein invertiertes Signal des Codes Cd (1), das durch einen Inverter invertiert ist, in einen Eingabeteil des anderen Übertragungsgatters eingegeben wird. Die Ausgabeteile von beiden Übertragungsgatter sind mit der XNOR 1 (Fig. 36) verbunden. Daher wird der Code Cd (1) invertiert und zu der XNOR 1 als der korrigierte Code Cm (1) übertragen, wenn das Auswahlsignal SS1 hoch ist, während der Code Cd (1) nicht inver tiert sondern so wie er ist zu der XNOR 1 als der korrigierte Werte Cm (1) übertragen wird, wenn das Auswahlsignal SS1 niedrig ist.

Fig. 38 ist ein Ablaufplan, der die Abläufe der Codeüberwa chungsschaltung 552 zeigt. Diese Verarbeitung wird für jede Bit leitung des Halbleiterelements 401 durchgeführt. Um die in Fig. 38 gezeigten Abläufe zu verwirklichen, kann die Codeüberwa chungsschaltung 552 beispielsweise eine CPU und einen Speicher, der ein Programm speichert, das die Abläufe der CPU definiert, aufweisen. Wenn die Abläufe gestartet werden, wird ein Anfangs wert "0" für eine Variable A im Schritt S71 gesetzt. Dann wird im Schritt S72 der gemessene Wert α, β oder γ des Potentials der Bitleitung erhalten. Es wird angenommen, daß hier die Bitleitung BL1 ausgewählt ist. Es wird auch angenommen, daß D1 den neu er haltenen gemessenen Wert darstellt.

Dann wird die Variable A im Schritt S73 um einen Wert "1" er höht. Dann wird der Wert der Variable A einer Variablen i im Schritt S74 zugeführt. Der Fluß der Verarbeitung verzweigt sich als Reaktion auf den Wert der Variablen i. Wenn die Variable i "1" beträgt, wird im Schritt S75 der Unterschied zwischen dem gemessenen Wert D1 und einem vorher erhaltenen gemessenen Wert D0, der in dem Datenspeicher 551 gespeichert ist, einer Varia blen j zugeführt. Wenn die Variable j "0" beträgt, schreitet die Verarbeitung zum Schritt S81 voran, um eine Steuervariable SS1 niedrig einzustellen, um den Code Cd (1) zu der XNOR 1 ohne In vertierung auszugeben. Wenn die Verarbeitung im Schritt S81 ab geschlossen ist, wird die Bearbeitung der Bitleitung BL1 abge schlossen und eine ähnliche Verarbeitung wird für eine neue Bit leitung durchgeführt, wenn die verbleibenden Bitleitungen noch nicht bearbeitet sind. Wenn die Variable j im Schritt S75 nicht "0" beträgt, kehrt die Verarbeitung zum Schritt S72 zurück.

Wenn die Variable i "2" beim Schritt S74 beträgt, schreitet die Verarbeitung zum Schritt S76 voran, um die Differenz zwischen den gemessenen Werten D1 und D0 zu einer Variablen k zu liefern. Wenn die Variable k nicht "0" beträgt, wird der in dem Daten speicher 551 gespeicherte gemessene Wert D0 durch den neuen ge messenen Wert D1 im Schritt S78 aktualisiert. Danach wird der Unterschied zwischen dem neuen Wert des Codes Cd (1) und des vor hergehenden Wertes des Codes Cd (1) berechnet und einer Variablen q im Schritt S79 zugeführt. Wenn die Variable q "0" beträgt, wird die Steuervariable SS1 in dem Schritt S81 niedrig einge stellt, um den Code Cd (1) zu der XNOR 1 ohne Invertierung auszu geben. Wenn die Variable q nicht "0" im Schritt S79 beträgt, wird bestimmt, daß der Code Cd (1) im Schritt S80 invertiert wird, und die Steuervariable SS1 wird in dem nachfolgenden Schritt S81 hoch eingestellt, um den Code Cd (1) zu invertieren und den invertierten Code zur XNOR 1 auszugeben.

Wenn die Variable i "3" beim Schritt S74 beträgt, schreitet die Verarbeitung zu einem Schritt S77 voran, um die Differenz zwi schen den gemessenen Werten D1 und D0 zu einer Variablen l zu liefern. Wenn die Variable l "0" beträgt, wird die Steuervaria ble SS1 niedrig eingestellt, um den Code Cd (1) zu der XNOR 1 oh ne Invertierung im Schritt S81 zu liefern. Wenn die Variable l nicht "0" beträgt, schreitet die Verarbeitung zum Schritt S78 voran.

Somit bestimmt die Codeüberwachungsschaltung 552, ob oder ob nicht der Code Cd (1) geändert wird, nur wenn die Differenz zwi schen dem neu gemessenen Wert D1 und dem vorher gemessenen Wert D0 zweimal durch die Messung bestätigt ist (maximal bis zu drei mal) und weist die Codekorrekturschaltung 553 an, den neu gemes senen Wert zu dem Anfangswert zurückzubringen, wenn die Bestim mung Ja heißt. Die Vergleichsschaltung 403b gemäß dieser Ausfüh rungsform arbeitet, wie oben beschrieben wurde, und daher wird eine Fehlfunktion kaum in dem Vergleichsergebnis zwischen den Codes Cd und Co verursacht, selbst wenn die Eigenschaften der TFT 101 aufgrund einer -BT-Beanspruchung oder ähnlichem geändert werden.

Zehnte Ausführungsform

Unter Bezugnahme auf die zehnte Ausführungsform der vorliegenden Erfindung wird ein anderer bevorzugter Modus als die Halblei tereinrichtung 400 (Fig. 5) beschrieben. Fig. 39 ist ein Block schaltbild einer Halbleitereinrichtung 407, die einen statischen RAM (im folgenden als SRAM abgekürzt) 81, ein Halbleiterelement 401 und eine Codierschaltung 402 auf einem einzelnen Halbleiter chip enthält. Der SRAM 81 enthält ein Speicherzellenfeld 82, ei nen Zeilendekoder 80a, einen Spaltendekoder 80b, einen Eingabe puffer 80c, einen Ausgabepuffer 80d und einen Schreibschal tung/Leseverstärker 80e. Eine Mehrzahl von Speicherzellen (nicht gezeigt) sind in dem Speicherzellenfeld 82 in Form einer Matrix angeordnet.

Fig. 40 ist ein Schaltbild, das den internen Aufbau einer ein zelnen Speicherzelle zeigt. Die Speicherzelle enthält MOS- Transistoren 83b, 83c, 83e und 83f und ist mit Bitleitungen BL und BL* über Übertragungsgatter 83a und 83d verbunden. Ein Da tensignal und ein invertiertes Signal davon werden in die Spei cherzelle über die Bitleitungen BL und BL* geschrieben oder wer den von der Speicherzelle über die Bitleitungen BL und BL* gele sen.

In der in Fig. 40 gezeigten Speicherzelle sind zumindest ein Teil der MOS-Transistoren, z. B. die MOS-Transistoren 83e und 83f, als TFT ausgebildet. Ein solcher SRAM, der mit einer Spei cherzelle versehen ist, bei der ein Teil der MOS-Transistoren durch TFT gebildet ist, ist in der Technik bekannt. Das Merkmal der Halbleitereinrichtung 407 gemäß dieser Ausführungsform liegt darin, daß der SRAM 81, der TFT in den Speicherzellen enthält, und das Halbleiterelement 401 (z. B. das Halbleiterelement 401a), das in ähnlicher Weise TFT 101 aufweist, auf einem einzelnen Halbleiterchip mit dem weiteren Vorsehen der Codierschaltung 402 derart gebildet sind, daß die TFT 101 im Gegensatz zu den TFT der Speicherzellen zur Codierung verwendet werden.

Die Eigenschaften der TFT, die in den Speicherzellen enthalten sind, sind bevorzugt nicht gestreut. Daher ist es bevorzugt, daß die Gatelänge und die Gatebreite der TFT, die in den Speicher zellen vorgesehen sind, größer eingestellt sind als die der TFT 101.

Ein System, das den SRAM 81 verwendet, gibt es häufig. Daher kann eine Funktion der Identifizierung zu dem häufigen System durch Zusammenbauen des Halbleiterelements 401 und der Codier schaltung 402 zusammen mit dem SRAM 81 hinzugefügt werden. Fer ner enthält der SRAM 81 TFT und somit können die Anzahl der Her stellungsschritte und die Kosten, die zum Hinzufügen der neuen TFT 101 benötigt werden, reduziert werden.

Elfte Ausführungsform

Unter Bezugnahme auf die elfte Ausführungsform der vorliegenden Erfindung wird eine noch andere Konfiguration bezüglich der Halbleitereinrichtung 400 (Fig. 5) beschrieben. Fig. 41 ist ein Blockschaltbild einer Halbleitereinrichtung 408, die als eine Halbleitereinrichtung eines einzelnen Chips gebildet ist, der ein Halbleiterelement 401 und eine Codierschaltung 780 enthält. Die Codierschaltung 780 enthält eine Umwandlungsschaltung 781 und einen Codespeicher 470. Die Umwandlungsschaltung 781, die einen Code Cd auf der Basis eines analogen Signals An erzeugt, ist beispielsweise äquivalent zu der Codierschaltung 402a (Fig. 11) ausgebildet. Der Codespeicher 470 speichert den durch die Umwandlungsschaltung 781 erzeugten Code Cd. Der Codespeicher 470 ist beispielsweise eine nicht flüchtiger Speicher, wie zum Bei spiel ein Flashspeicher.

Die Umwandlungsschaltung 781 gibt als Reaktion auf ein extern eingegebenes Schreibanweisungssignal Wr den Code Cd zu dem Code speicher 470 aus. Der Codespeicher 470 speichert den von der Um wandlungsschaltung 781 ausgegebenen Code Cd. Wenn das Halblei terelement 401 eine Mehrzahl von Wortleitungen WL enthält, ent hält die Halbleitereinrichtung 408 ferner bevorzugt einen Deko der/Treiber 471. Die Umwandlungsschaltung 781 gibt bevorzugt ein Adressensignal Adr, das sequentiell die Mehrzahl von Wortleitun gen WL eine nach der anderen spezifiziert, als Reaktion auf das Schreibanweisungssignal Wr aus.

Ferner überträgt der Dekoder/Treiber 471 oder die Umwandlungs schaltung 781 bevorzugt ein Signal, das einen unterschiedlichen Speicherraum in dem Codespeicher 470 spezifiziert, zu dem Code speicher 470 jedesmal, wenn eine unterschiedliche Wortleitung WL spezifiziert wird. Die Halbleitereinrichtung 408 kann auch der art: gebildet sein, daß das Adressensignal Adr extern in den De koder/Treiber 471 eingegeben wird (Fig. 41 zeigt das Adressensi gnal Adr derart, daß es in beiden Arten eingebbar ist).

Der Ausgabecode Cd wird von dem Codespeicher 470 ausgelesen. Wenn der Code Cd in dem Codespeicher 470 bei einer Standardtem peratur und einer Standardstromversorgungsspannung entweder in einer Stufe der Herstellung der Halbleitereinrichtung 408 oder einer Stufe unmittelbar bevor der Benutzer das System zusammen gebaut mit der Halbleitereinrichtung 408 erhält, aufgezeichnet wird, kann daher nachher ein unveränderter Code Cd regulär er halten werden. In anderen Worten, ein stabiler Code Cd, der nicht aufgrund eines Faktors, wie zum Beispiel die Temperatur, die Stromversorgungsspannung oder die -BT-Beanspruchung, fluktu iert, kann unbegrenzt erhalten werden. Die Halbleitereinrichtung 408 ist als eine Halbleitereinrichtung eines einzelnen Chips ge bildet, und somit kann eine illegale Aktion des externen Neuein schreibens des aufgezeichneten Codes Cd im Gegensatz zu dem der Anmelderin bekannten Flash-Speicher 908 verhindert werden.

Zwölfte Ausführungsform

Unter Bezugnahme auf die zwölfte Ausführungsform der vorliegen den Erfindung wird eine Anwendung der Halbleitereinrichtung ge mäß einer von der ersten bis elften Ausführungsform auf eine Be nutzerstation (Kommunikationsgerät) beschrieben. Fig. 42 ist ein Blockschaltbild, das eine Halbleitereinrichtung 406a, die ähn lich zu der in Fig. 7 gezeigten Halbleitereinrichtung 406 ist, in einem tragbaren Telefon 450, das eines von einem Benutzerge rät ist, eingebaut zeigt. Die Halbleitereinrichtung 406a, die in dem tragbaren Telefon 450 eingebaut ist, enthält eine Kommunika tionsschaltung 405a als die vorbestimmte Schaltung 405.

Das Gerät 451 einer Fernmeldegesellschaft (das als "Station" be zeichnet wird, wenn nötig), das eine Kommunikation über das tragbare Telefon 450 vermittelt, enthält einen Anwenderdaten speicher 463 zusätzlich zu einer Kommunikationsschaltung 452. Der Anwendungsdatenspeicher 453 speichert einen mit einem Code Cd zu vergleichenden Code Co. Die Kommunikationsschaltungen 405a und 452 übertragen/empfangen Daten Dd, wie zum Beispiel Sprache von/zueinander, während die Kommunikationsschaltung 452 den Code Co zu der Kommunikationsschaltung 405a direkt nach Beginn der Kommunikation überträgt. Details dieser Abläufe werden später beschrieben.

Das tragbare Telefon kann eine Halbleitereinrichtung 406aa, die in Fig. 43 gezeigt ist, anstatt der Halbleitereinrichtung 406a enthalten. Die Halbleitereinrichtung 406aa weist die in Fig. 41 gezeigte Halbleitereinrichtung 408 auf. Wenn der Benutzer das tragbare Telefon 450 erhält, speichert ein Codespeicher 470 den Code Cd und vergleicht ihn mit dem Code Co.

Fig. 44 ist ein Ablaufdiagramm, das den Ablauf der Vorgänge bis zur Verwendung des tragbaren Telefons 450 zur Kommunikation zeigt. Zuerst wird die Halbleitereinrichtung 400, 404, 406 oder 408, die für ein tragbares Telefon 450 vorgesehen werden soll, als ein Teil im Schritt S101 hergestellt. Die Halbleitereinrich tung wird als ein einzelner Chip hergestellt. In einem nachfol genden Schritt wird die herstellte Halbleitereinrichtung einem Telefonhersteller geliefert. In einem Schritt S103 stellt der Telefonhersteller mit der gelieferten Halbleitereinrichtung das tragbare Telefon 450 fertig. In einem nachfolgenden Schritt S104 wird das fertiggestellte tragbare Telefon 450 der Fernmeldege sellschaft geliefert.

In irgendeiner Stufe in den oben erwähnten Schritten S101 bis S104 wird der Code Cd von der Halbleitereinrichtung ausgelesen. Wenn das tragbare Telefon 450 beispielsweise eine Halbleiterein richtung, wie zum Beispiel die Halbleitereinrichtung 404a (Fig. 10), 404b (Fig. 12) oder 404c (Fig. 13), verwendet, die das ex terne Auslesen des Codes Cd ermöglicht, können der Hersteller des tragbaren Telefons 450 und die Fernmeldegesellschaft, die das tragbare Telefon 450 empfängt, den Code Cd zusätzlich zu der Fabrik, die die Halbleitereinrichtung herstellt, auslesen. Der ausgelesene Code Cd wird schließlich zu der Fernmeldegesell schaft zusammen mit dem tragbaren Telefon 450 geschickt. Im Schritt S105 speichert die Fernmeldegesellschaft den gelesenen Code Cd in dem Anwenderdatenspeicher 453 als den Code Co zur Au thentifizierung.

Danach wird das tragbare Telefon 450 dem Benutzer (Anwender) im Sch ritt S106 geliefert. Zu dieser Zeit kann die Fernmeldegesell schaft den Benutzer über den Code Cd informieren oder nicht. Es ist für den Benutzer nicht notwendig, den Code des tragbaren Te lefons 450 zur Verwirklichung einer Kommunikation durch eine Au thentifizierung zu wissen. Danach benutzt der Benutzer das trag bare Telefon 450 für eine Kommunikation im Schritt S107.

Wenn das tragbare Telefon 450 die in Fig. 43 gezeigte Halblei tereinrichtung 406aa aufweist, kann der Code Cd in den Codespei cher 470 vor dem Lesen des Codes Cd in irgendeiner Stufe während den Schritten S101 bis S104 eingeschrieben werden, ähnlich zu dem Lesen des Codes Cd.

Fig. 45 ist ein Ablaufplan, der die Prozedur der Kommunikation über das tragbare Telefon 450, d. h. den internen Fluß des Schritts S107 (Fig. 44), zeigt. Wenn die Kommunikation begonnen wird, überträgt das Gerät 451 der Fernmeldegesellschaft (Fig. 42) den Code Co zu dem Telefon 450, das die Benutzerstation ist, im Schritt S1. Zu dieser Zeit liest die Kommunikationsschaltung 452 den in dem Anwenderdatenspeicher 453 gespeicherten Code Co und überträgt ihn.

Dann empfängt das tragbare Telefon 450 den Code Co im Schritt S2. Zu dieser Zeit überträgt die Kommunikationsschaltung 405a den empfangenen Code Co zur Vergleichsschaltung 403. Dann ver gleicht die Vergleichsschaltung 403 im Schritt S3 den Code Co mit dem Code Cd und gibt ein Freigabesignal En eines vorbestimm ten Pegels (z. B. ein hoher Pegel) aus, wenn bestimmt wird, daß die Codes Co und Cd übereinstimmen oder mehr als ein Referenz wert angenähert sind.

Wenn das Freigabesignal En ausgegeben wird, setzt die Kommunika tionsschaltung 405a die Kommunikation im Schritt S4 fort. Somit übertragen/empfangen das tragbare Telefon 450 und das Gerät 451 der Fernmeldegesellschaft Daten Dt, wie zum Beispiel eine Stim me, zu und voneinander. Wenn die Kommunikation abgeschlossen ist, wird die Verarbeitung beendet.

Wenn das Freigabesignal En nicht im Schritt S3 ausgegeben wird, stoppt die Kommunikationsschaltung 405a die Kommunikation (Schritt S5). In anderen Worten, die Übertragung/das Empfangen der Daten Dt, wie zum Beispiel eine Stimme, wird unterbrochen. Daher ist die Kommunikation beendet. Somit wird der Code Cd zur Authentifizierung eingesetzt, wodurch verhindert wird, daß das tragbare Telefon 450 illegal verwendet wird.

Fig. 46 ist ein Blockschaltbild, das den inneren Aufbau der Kom munikationsschaltung 405a zeigt. In der Kommunikationsschaltung 405a, die in dem tragbaren Telefon 450 vorgesehen ist und Radio wellen vermittelt, sind eine bekannte Radiofrequenzschaltung 462 und eine bekannte Zwischenfrequenzschaltung 463 zwischen einer Antenne und einer Signalverarbeitungsschaltung 800 eingefügt.

Die Signalverarbeitungsschaltung 800 enthält eine Übertragungs schaltung 460 und eine Empfangsschaltung 461, und die Empfangs schaltung 461 empfängt den Code Co und überträgt ihn zur Ver gleichsschaltung 403. Nur die Übertragungsschaltung 460 kann durch das Freigabesignal En ein-/ausgeschaltet werden.

Obwohl die obige Beschreibung unter Bezugnahme auf ein tragbares Telefon 450 angegeben wurde, das Radiowellen verwendet und das als Benutzerstation eingesetzt wird, ist diese Ausführungsform in ähnlicher Weise auf ein Kabeltelefon anwendbar, das eine Kom munikation über ein Kommunikationskabel durchführt. Die Ausfüh rungsform ist nicht auf ein Telefon beschränkt, sondern ist auch auf jedes andere Gerät anwendbar.

Fig. 47 zeigt verschiedene Benutzergeräte (Kommunikationsgeräte), auf die die Ausführungsform anwendbar ist, und Geräte einer Fernmeldegesellschaft (Server), die eine Verbindung mit Benutzerstationen herstellen. Die Benutzerstation kann ein Fahrzeuggerät sein, das eine Kommunikation mit einem Autobahnverwaltungssystem herstellt, das automatisch die Zahlung von Autobahngebühren verwaltet, oder kann eine IC-Karte oder ein Personalcomputer sein, der eine Kommunikation mit einem Bank geldautomatensystem zum Abheben von Bargeld oder zum Einzahlen herstellt. In jedem Fall überträgt das Gerät der Fernmeldege sellschaft den Code Co und die Benutzerstation vergleicht den Code Cd mit einem anderen Code zur Ausführung einer Authentifi zierung.

Dreizehnte Ausführungsform

Unter Bezugnahme auf die dreizehnte Ausführungsform der vorlie genden Erfindung wird eine Konfiguration in Bezug einer Anwen dung einer Halbleitereinrichtung auf ein Benutzergerät angege ben, die den Einfluß einer Schwankung der Eigenschaften des Halbleiterelements 401 beseitigt, die durch die Stromversor gungsspannung und die Temperatur bedingt ist. Fig. 48 ist ein Blockdiagramm, das eine Halbleitereinrichtung 406b, die ähnlich zu der in Fig. 7 gezeigten Halbleitereinrichtung 406 ist, im eingebauten Zustand in einem tragbaren Telefon 450a zeigt, das eines von Benutzergeräten ist. Die Halbleitereinrichtung 406b, die in dem tragbaren Telefon 450a enthalten ist, enthält als die vorbestimmte Schaltung 405 eine Kommunikationsschaltung 405b.

Das tragbare Telefon 450a enthält ferner einen Temperatursensor 271 und einen Spannungssensor 272. Der Temperatursensor 271 er faßt die Temperatur des Halbleiterelements 401 und überträgt den erfaßten Temperaturdatenwert T zur Kommunikationsschaltung 405b. Der Temperatursensor 271 kann die Temperatur der Halbleiterein richtung 406b direkt messen oder kann die Temperatur der Luft innerhalb oder außerhalb des tragbaren Telefons 450a messen, wo durch indirekt (ungefähr) die Temperatur des Halbleiterelements 401 gemessen wird. Der Spannungssensor 272 erfaßt die Stromver sorgungsspannung der Halbleitereinrichtung 406b, speziell die für das Halbleiterelement 401, und überträgt den erfaßten Span nungsdatenwert V zur Kommunikationsschaltung 405b.

Das Gerät 460 der Fernmeldegesellschaft, das die Kommunikation über das tragbare Telefon 450a vermittelt, enthält eine arithme tische Schaltung 282 und einen Anwenderdatenspeicher 461 zusätz lich zu einer Kommunikationsschaltung 281. Der Anwenderdaten speicher 461 speichert einen mit einem Code Cd oder einem analo gen Signal An zu vergleichenden Code Co. Die Kommunikations schaltungen 405b und 281 übertragen/empfangen Daten Dt, wie zum Beispiel eine Stimme, zu/voneinander, während die Kommunikati onsschaltung 405b den Temperaturdatenwert T und den Spannungsda tenwert V zu der Kommunikationsschaltung 405b sofort nach Beginn der Kommunikation überträgt. Danach überträgt die Kommunikati onsschaltung 281 den Code Co zu der Kommunikationsschaltung 405b. Die arithmetische Schaltung 282 berechnet den Code Co un ter Berücksichtigung der Temperatur und der Spannung auf der Ba sis des Temperaturdatenwertes T und des Spannungsdatenwertes V. Details der Abläufe werden später beschrieben.

Fig. 49 ist ein Ablaufplan, der den Ablauf der Verarbeitung bis zur Verwendung des tragbaren Telefons 450a für eine Kommunikation zeigt. Der Code Cd der Halbleitereinrichtung oder das analoge Signal An können in irgendeiner Stufe der Schritte S101 bis S104 ausgelesen werden. Das analoge Signal An wird im allgemeinen in einer Fabrik ausgelesen, die die Halbleitereinrichtung her stellt, wie in Bezug zur zweiten Ausführungsform beschrieben wurde. Der Code Cd oder das analoge Signal An wird gelesen, wäh rend die Temperatur und die Stromversorgungsspannung variiert werden. In anderen Worten, der Code Cd oder das analoge Signal An wird unter verschiedenen Temperaturen und Stromversorgungs spannungen ausgelesen. Der gelesene Code Cd oder das gelesene analoge Signal An wird schließlich zu der Fernmeldegesellschaft zusammen mit dem tragbaren Telefon 450a übermittelt. Die Fern meldegesellschaft zeichnet den Code Cd oder das analoge Signal An als Funktion der Temperatur und der Stromversorgungsspannung in dem Anwenderdatenspeicher 462 im Schritt S105 auf.

Fig. 50 ist ein Ablaufplan, der die Prozedur der Kommunikation über das tragbare Telefon 450a, d. h. der interne Fluß des Schritts S107 (Fig. 49), zeigt. Wenn die Kommunikation im Schritt S41 begonnen wird, überträgt das tragbare Telefon 450a, das als Benutzergerät dient, den Temperaturdatenwert T und den Spannungsdatenwert V zu dem Gerät 460 der Fernmeldegesellschaft. Zu dieser Zeit überträgt die Kommunikationsschaltung 405b den von dem Temperatursensor 271 übertragenen Temperaturdatenwert T und den von dem Spannungssensor 272 übertragenen Spannungsdaten wert V.

Dann berechnet das Gerät 460 der Fernmeldegesellschaft den Code Co in Schritt S42. Zu dieser Zeit empfängt die arithmetische Schaltung 282 den Temperaturdatenwert T und den Spannungsdaten wert V, die in der Kommunikationsschaltung 281 empfangen sind, liest den Code Cd oder das analoge Signal An von dem Anwenderda tenspeicher 461 und berechnet den Code Co entsprechend dem Tem peraturdatenwert T und dem Spannungsdatenwert V auf Basis dieser Daten.

Die arithmetische Schaltung 282 gibt beispielsweise den Code Cd für die Temperatur und die Stromversorgungsspannung als den Code Co aus, die mit dem Temperaturdatenwert T und dem Spannungsda tenwert V übereinstimmen oder am besten angenähert sind und von den Werten für verschiedene Temperaturen und Stromversorgungs spannungen ausgewählt sind. Alternativ berechnet die arithmeti sche Schaltung 282 den Code Cd, der dem Temperaturdatenwert T und dem Spannungsdatenwert V entspricht, durch eine bekannte In terpolation oder eine Funktionsannäherung auf der Basis der Wer te des Codes Cd unter verschiedenen Temperaturen und Stromver sorgungsspannungen, und gibt denselben als Code Co aus.

Ferner berechnet die arithmetische Schaltung 282 alternativ den Code Cd, der dem Temperaturdatenwert T und dem Spannungsdaten wert V entspricht, auf der Basis des analogen Signals An für verschiedene Temperaturen und Stromversorgungsspannungen und gibt ihn als den Code Co aus. In diesem Fall ist es auch mög lich, vorher das analoge Signal An, das die Eigenschaften der TFT 101 oder ähnlichem ausdrückt, in dem Anwenderdatenspeicher 461 als SPICE-Parameter aufzuzeichnen und den Code Cd, der dem Temperaturdatenwert T und dem Spannungsdatenwert V entspricht, durch den SPICE-Parameter zu berechnen. Somit kann die in dem Anwenderdatenspeicher 461 gespeicherte Datenmenge verringert werden. Der SPICE-Parameter ist ein bekannter Parameter, der bei einer Schaltungssimulation eingesetzt wird. Die elektrischen Ei genschaften der TFT oder ähnlichem bei verschiedenen Temperatu ren und Spannungen können durch einige 10 oder einige 100 SPICE- Parameter reproduziert werden.

In einem Schritt S1 überträgt das Gerät 460 der Fernmeldegesell schaft den Code Co zu dem tragbaren Telefon 450a. Zu dieser Zeit überträgt die Übertragungsschaltung 281 den durch die arithmeti sche Schaltung 282 berechneten Code Co. Die Verarbeitung, die einem Schritt S2 folgt, ist äquivalent zu der, die in Fig. 45 gezeigt ist, und daher wird eine redundante Beschreibung nicht wiederholt. Somit kann eine stabile Authentifizierung ausgeführt werden, während der Einfluß durch die Temperatur und die Strom versorgungsspannung unter Verwendung des Benutzergeräts gemäß dieser Ausführungsform beseitigt wird.

Vierzehnte Ausführungsform

Bezugnehmend auf die vierzehnte Ausführungsform der vorliegenden Erfindung wird eine Konfiguration zur Beseitigung eines Einflus ses einer Schwankung der Eigenschaften der auf dem Halbleitere lement 401 vorgesehenen TFT 101, die durch eine -BT- Beanspruchung verursacht wird, in Bezug auf eine Anwendung der Halbleitereinrichtung auf ein Benutzergerät beschrieben. Fig. 51 ist ein Blockschaltbild, das die Halbleitereinrichtung 406 von Fig. 7 in einem tragbaren Telefon 450a, ähnlich zu dem in Fig. 48 gezeigten, zeigt, das als beispielhaftes Benutzergerät ver wirklicht ist.

Die Ausrüstung 470 der Fernmeldegesellschaft, die die Kommunika tion über das tragbare Telefon 450 vermittelt, enthält eine arithmetische Einheit 292 und einen Anwenderdatenspeicher 293 zusätzlich zu einer Kommunikationsschaltung 281. Eine Kommunika tionsschaltung 405b und die Kommunikationsschaltung 281 übertra gen/empfangen Daten Dt, wie zum Beispiel Stimmen, zu/voneinander, während die Kommunikationsschaltung 405b einen Temperaturdatenwert T und einen Spannungsdatenwert V zu der Kom munikationsschaltung 281 unmittelbar nach Beginn der Kommunika tion überträgt. Danach überträgt die Kommunikationsschaltung 281 einen Code Co zur Kommunikationsschaltung 405b.

Der Anwenderdatenspeicher 293 speichert einen Temperaturdaten wert T und einen Spannungsdatenwert V, die vorher empfangen wur den, als Kommunikationsablauf zusätzlich zu einem analogen Si gnal An. Die arithmetische Schaltung 292 berechnet den Code Co unter Berücksichtigung der Temperatur und der Spannung sowie den Einfluß der -BT-Beanspruchung auf Basis des vorhandenen Tempera turdatenwerts T und des vorhandenen Spannungsdatenwerts V sowie auf Basis des Kommunikationsablaufs bzw. -geschichte. Details der Vorgänge werden später beschrieben.

Fig. 52 ist ein Ablaufplan, der den Ablauf der Verarbeitung bis zur Verwendung des tragbaren Telefons 450a zur Kommunikation zeigt. Das analoge Signal An wird in irgendeiner Stufe während den Schritten S101 bis S104 ausgelesen, während die Temperatur und die Stromversorgungsspannung variiert werden. In anderen Worten, das analoge Signal An wird bei verschiedenen Temperatu ren und Stromversorgungsspannungen ausgelesen. Das ausgelesene analoge Signal An wird schließlich zur Fernmeldegesellschaft zu sammen mit dem tragbaren Telefon 450a übermittelt. Die Fernmel degesellschaft speichert das analoge Signal An in dem Anwen dungsdatenspeicher 293 als Funktion der Temperatur und der Stromversorgungsspannung im Schritt S105.

Fig. 53 ist ein Ablaufplan, der die Prozedur der Kommunikation über das tragbare Telefon 450a, d. h. den internen Ablauf in Schritt S107 (Fig. 52), zeigt. Wenn die Kommunikation beginnt, überträgt das tragbare Telefon 450a, das als Benutzergerät dient, den Temperaturdatenwert T und den Spannungsdatenwert V zu der Ausrüstung 470 der Fernmeldegesellschaft in Schritt S41. Dann berechnet die Ausrüstung 470 der Fernmeldegesellschaft den Code Co im Schritt S51. Zu dieser Zeit empfängt die arithmeti sche Schaltung 292 den Temperaturdatenwert T und den Spannungs- Datenwert V, die in der Kommunikationsschaltung 281 empfangen werden, liest das analoge Signal An und die Kommunikationsge schichte von dem Anwenderdatenspeicher 293 und berechnet den Code Co, der dem vorhandenen Temperaturdatenwert T und dem vor handenen Spannungsdatenwert V entspricht, unter Berücksichtigung der Verschiebung der Eigenschaften, die hier durch die -BT- Beanspruchung verursacht sind. Fig. 54 ist eine erläuternde Dar stellung, die Daten bezüglich der Kommunikationsgeschichte, die in dem Anwenderdatenspeicher 293 gespeichert sind, in Tabellen form zeigt. Der Temperaturdatenwert T und der Spannungsdatenwert V von einem ersten Zugriff bis zu einem n-ten Zugriff (folgenden Zugriff) sind als Kommunikationsgeschichte gespeichert. Wie in Bezug zur siebten Ausführungsform beschrieben wurde, kann die Verschiebungsgröße der Gateschwellenspannung, die von der -BT- Beanspruchung abgeleitet ist, und die Verschiebungsgröße des analogen Signals An, wie zum Beispiel der Drainstrom, die davon abgeleitet ist, aus der Temperatur, der Stromversorgungsspannung und der aktiven Zeit des Halbleiterelements 401 auf Grundlage eines bekannten Verfahrens, das in der Literaturstelle 5, usw., beschrieben ist, berechnet werden. Die aktive Zeit des Halblei terelements 401 zur Authentifizierung für einen einzelnen Zu griff ist bekannt und somit sind nur der Temperaturdatenwert T und der Spannungsdatenwert V für jeden Zugriff, wie in Fig. 54 gezeigt ist, ausreichend als Daten, die zur Berechnung der Ver schiebungsgröße benötigt werden.

Die arithmetische Schaltung 292 berechnet die Verschiebungsgröße des analogen Signals An für jede vorhergehende Kommunikation (Zugriff). Fig. 54 zeigt beispielhaft die numerischen Werte auf der rechten Seite. Die arithmetische Schaltung 292 erhält die Gesamtverschiebungsgröße durch Aussummieren der Summierungsgrö ßen in vorhergehenden Kommunikationen.

Die arithmetische Schaltung 292 erhält ferner das analoge Signal An bei dem vorhandenen Temperaturdatenwert T und dem vorhandenen Spannungsdatenwert V auf der Grundlage des analogen Signals An bei verschiedenen Temperaturen und Stromversorgungsspannungen, und addiert die oben erwähnte Gesamtverschiebungsgröße dazu zur Berechnung des analogen Signals An unter Berücksichtigung der vorhandenen Temperatur und der vorhandenen Stromversorgungsspan nung sowie der Verschiebungsgröße, die durch die vorhandenen - BT-Beanspruchung bedingt ist. Die arithmetische Schaltung 292 wandelt das analoge Signal An in den Code Cd um. Somit wird der Code Cd unter Berücksichtigung der Schwankung durch die Tempera tur, die Stromversorgungsspannung und die -BT-Beanspruchung er halten. Diese Code Cd wird zu der Kommunikationsschaltung 281 als Code Co zum Vergleichen übertragen.

In einem nachfolgenden Schritt S1 (Fig. 53) überträgt die Ausrü stung 470 der Fernmeldegesellschaft den Code Co zu dem tragbaren Telefon 450a. Zu dieser Zeit überträgt die Kommunikationsschal tung 281 den durch die arithmetische Schaltung 292 berechneten Code Co. Die Verarbeitung, die auf den Schritt S2 folgt, ist äquivalent zu der, die in Fig. 45 gezeigt ist, und daher wird eine redundante Beschreibung davon ausgelassen. Zu jedem Zeit punkt zwischen dem Empfangen des Temperaturdatenwerts T und des Spannungsdatenwerts V und der Beendigung der Kommunikation, wer den die empfangenen Temperaturdaten T und empfangenen Spannungs daten V in dem Anwenderdatenspeicher 293 von der Kommunikations schaltung 282 als Kommunikationsgeschichte aufgezeichnet.

Die Verschiebungsgröße der Eigenschaften, die durch die -BT- Beanspruchung verursacht ist, die auf die momentane Kommunikati on folgt, wird bevorzugt durch die arithmetische Schaltung 292 berechnet und in dem Anwenderdatenspeicher 293 zu diesem Zeit punkt gespeichert. Somit ist es möglich, die Zeit für ein wie derholtes Berechnen der vorhergehenden Verschiebungsgröße jedes mal, wenn eine Kommunikation durchgeführt wird, zu beseitigen.

Wie oben beschrieben wurde, kann eine stabile Authentifizierung durchgeführt werden, während nicht nur der Einfluß der Tempera tur und der Stromversorgungsspannung sondern auch der Einfluß der -BT-Beanspruchung durch Einsetzen des Benutzergeräts gemäß dieser Ausführungsform beseitigt wird.

Fünfzehnte Ausführungsform

Unter Bezugnahme auf die fünfzehnte Ausführungsform der vorlie genden Erfindung wird ein anderer Modus des Beseitigens des Ein flusses der Schwankung der Eigenschaften der auf dem Halbleiter element 401 vorgesehenen TFT 101, die durch die -BT- Beanspruchung bedingt ist, in Bezug zu einer Anwendung der Halb leitereinrichtung auf ein Benutzergerät beschrieben. Fig. 55 ist ein Blockschaltbild, das ein tragbares Telefon 450b zeigt, das mit einer Halbleitereinrichtung 406c zusammengebaut ist, die ähnlich zu der in Fig. 7 gezeigten Halbleitereinrichtung 406 ist. Die Halbleitereinrichtung 406c, die in dem tragbaren Tele fon 450 vorgesehen ist, enthält eine Fehlerbetriebsschaltung 481 und einen Fehlerspeicher 482 sowie eine Kommunikationsschaltung 405c als die vorbestimmte Schaltung 405.

Die Fehlerbetriebsschaltung 481 vergleicht ein analoges Signal I, das von der Ausrüstung 480 der Fernmeldegesellschaft, die die Kommunikation über das tragbare Telefon 450b vermittelt, über tragen ist mit einem analogen Signal An, das von einem Halblei terelement 401 ausgegeben ist, und berechnet einen Fehler ΔI. Der Fehlerspeicher 482 speichert den berechneten Fehler ΔI.

Die Ausrüstung 480 der Fernmeldegesellschaft enthält eine arith metische Schaltung 311 und einen Anwenderdatenspeicher 312 zu sätzlich zu der Kommunikationsschaltung 281. Die Kommunikations schaltungen 405c und 481 übertragen/empfangen einen Datenwert Dt, wie zum Beispiel eine Stimme, während die Kommunikations schaltung 405c den Temperaturdatenwert T und den Spannungsdaten wert V zu der Kommunikationsschaltung 281 überträgt. Danach überträgt die Kommunikationsschaltung 281 einen Code Co und das analoge Signal I zur Kommunikationsschaltung 405c. Danach über trägt die Kommunikationsschaltung 405c den Fehler ΔI zu der Kom munikationsschaltung 281.

Der Anwenderdatenspeicher 312 speichert das analoge Signal An als Funktion der Temperatur und der Stromversorgungsspannung. Die arithmetische Schaltung 311 berechnet den Code Co unter Be rücksichtigung der Temperatur und der Spannung auf der Basis des vorhandenen Temperaturdatenwertes T und des vorhandenen Span nungsdatenwertes V sowie unter Berücksichtigung des Einflusses durch die -BT-Beanspruchung auf der Grundlage eines Fehlers ΔI, der in der vorhergehenden Kommunikation berechnet ist. Ferner überträgt die arithmetische Schaltung 311 das analoge Signal An, das die Basis des Codes Co bildet, als das analoge Signal I zur Kommunikationsschaltung 281 zusammen mit dem Code Co derart, daß das tragbare Telefon 450b den vorhandenen Fehler ΔI berechnen kann.

Der Ablauf der Verarbeitung bis zur Verwendung des tragbaren Te lefons 450b als Kommunikation ist ähnlich zu Fig. 52 dargestellt und daher wird eine redundante Beschreibung ausgelassen.

Fig. 56 ist ein Ablaufdiagramm, das die Prozedur der Kommunika tion über das tragbare Telefon 450b zeigt. Wenn die Kommunikati on begonnen hat, überträgt das tragbare Telefon 450b zuerst den Fehler ΔI, der in einer vorhergehenden Kommunikation berechnet ist und in dem Fehlerspeicher 482 gespeichert ist, zu der Ausrü stung 470 der Fernmeldegesellschaft zusammen mit dem Temperatur datenwert T und dem Spannungsdatenwert V im Schritt S41. Zu die ser Zeit überträgt die Kommunikationsschaltung 405c den Tempera turdatenwert T, der von dem Temperatursensor 271 übertragen ist, den Spannungsdatenwert V, der von einem Spannungssensor 272 übertragen ist, und den Fehler ΔI, der von dem Fehlerspeicher 482 übertragen ist.

Dann berechnet die Ausrüstung 470 der Fernmeldegesellschaft den Code Co im Schritt S61. Zu dieser Zeit empfängt die arithmeti sche Schaltung 311 den Temperaturdatenwert T, den Spannungsda tenwert V und den Fehler ΔI, die in der Kommunikationsschaltung 281 empfangen wurden, liest das analoge Signal An als Funktion der Temperatur und der Spannung von dem Anwenderdatenspeicher 312 und berechnet den Code Co, der dem vorliegenden Temperatur datenwert T und Spannungsdatenwert V entspricht, und unter Be rücksichtigung des Fehlers ΔI, der die Verschiebung durch die -BT-Beanspruchung widerspiegelt, auf Basis dieser Daten.

Fig. 57 ist ein Ablaufdiagramm, das die interne Verarbeitung des Schritts S61 zeigt. Wenn die Verarbeitung des Schritts S61 be ginnt, empfängt die arithmetische Schaltung 311 zuerst im Schritt S65 einen vorhergehenden Fehler ΔI, der einer vorherge henden Zugriffsaufzeichnung entspricht, von der Kommunikations schaltung 281. Dann wird im Schritt S66 der Wert des vorliegen den analogen Signals An von dem Fehler ΔI vorhergesagt. Der Tem peraturdatenwert T und der Spannungsdatenwert V spiegeln sich ferner in diesem Wert wieder. In anderen Worten, das analoge Si gnal An bei dem empfangenen Temperaturdatenwert T und Spannungs datenwert V wird auch unter Berücksichtigung des Fehlers ΔI be rechnet.

Danach wird das analoge Signal An in einer Prozedur im Schritt S67 codiert, die ähnlich zu der bei der Codierschaltung 402 ist, wodurch der Code Cd erzeugt wird. Die arithmetische Schaltung 311 überträgt den erzeugten Code Cd als den Code Co für den Ver gleich und das analoge Signal An als das analoge Signal I für die Berechnung des Fehlers.

Wieder bezugnehmend auf Fig. 56 überträgt die Ausrüstung 480 der Fernmeldegesellschaft den Code Co und das analoge Signal I zu dem tragbaren Telefon 450b in einem nachfolgenden Schritt S1. Zu dieser Zeit überträgt die Kommunikationsschaltung 281 den Code Co und das analoge Signal I, die durch die arithmetische Schal tung 311 berechnet sind. Im Schritt S2 empfängt das tragbare Te lefon 450b den Code Co und das analoge Signal I. Zu dieser Zeit überträgt die Kommunikationsschaltung 405c den empfangenen Code Co zur Vergleichsschaltung 403, während das empfangene analoge Signal I zu der Fehlerbetriebsschaltung 481 übertragen wird. Die Fehlerbetriebsschaltung 481 berechnet den Fehler ΔI auf der Ba sis des analogen Signals I und des analogen Signals An, das von dem Halbleiterelement 401 ausgegeben ist, und speichert den Feh ler in dem Fehlerspeicher 482 für eine nachfolgende Kommunikati on. Der Fehler ΔI spiegelt die Verschiebungsgröße des analogen Signals An wieder, die durch die -BT-Beanspruchung in einer vor hergehenden Kommunikation verursacht wurde.

Dann vergleicht die Vergleichsschaltung 403 den Code Co mit dem Code Cd im Schritt S62 und gibt ein Freigabesignal En eines vor bestimmten Pegels (z. B. ein hoher Pegel) aus, wenn sie bestimmt, daß die Codes Co und Cd übereinstimmen oder um mehr als einen Referenzwert aneinander angenähert sind. Wenn das Freigabesignal En ausgegeben wird, setzt die Kommunikationsschaltung 405c die Kommunikation in Schritt S4 fort. Wenn die Kommunikation abge schlossen ist, wird die Verarbeitung beendet. Wenn kein Freiga besignal En im Schritt S62 ausgegeben wird, stoppt die Kommuni kationsschaltung 405c die Kommunikation im Schritt S5.

Wie hier beschrieben wurde, kann eine stabile Authentifizierung durchgeführt werden, da nicht nur der Einfluß der Temperatur und der Stromversorgungsspannung sondern auch der Einfluß durch die -BT-Beanspruchung durch Einsetzen des Benutzergeräts gemäß die ser Ausführungsform beseitigt wird.

Sechzehnte Ausführungsform

Unter Bezugnahme auf die sechzehnte Ausführungsform der vorlie genden Erfindung wird eine Konfiguration, die einen Code Cd zur Bestimmung eines Paßworts einsetzt, bezüglich einer Anwendung der Halbleitereinrichtung auf ein System oder ähnliches be schrieben. Fig. 58 ist ein Blockschaltbild, das ein tragbares Telefon 450c zeigt, das mit einer Halbleitereinrichtung 406d zu sammengebaut ist, die ähnlich zu der in Fig. 7 gezeigten Halb leitereinrichtung 406 ist. Die in dem tragbaren Telefon 450c vorgesehene Halbleitereinrichtung 406d enthält eine Kommunikati onsschaltung 405d als die vorbestimmte Schaltung 405.

Ein Code Co, der mit dem Code Cd verglichen wird, wird nicht von der Ausrüstung (nicht gezeigt) der Fernmeldegesellschaft, die die Kommunikation über das tragbare Telefon 450c vermittelt, übertragen, sondern durch den Benutzer des tragbaren Telefons 450c eingegeben. Daher wird der Code Co in eine Vergleichsschal tung 403 eingegeben, wobei diese nicht über die Kommunikations schaltung 405d erfolgt. Um den Code Co einzugeben, betätigt der Benutzer beispielsweise einen Wahlknopf (nicht gezeigt), der an dem tragbaren Telefon 450c vorgesehen ist. Der Code Co dient als Paßwort.

Fig. 59 ist ein Flußdiagramm, das den Fluß der Verarbeitung bis zur Verwendung des tragbaren Telefons 450c für die Kommunikation zeigt. Der Code Cd wird in irgendeiner Stufe zwischen den Schritten S101 bis S103 ausgelesen. Wenn der Schritt S103 been det ist, wird das tragbare Telefon 450c dem Benutzer im Schritt S106 geliefert. Zu dieser Zeit wird der Benutzer über den gele senen Code Cd informiert. Danach verwendet der Benutzer das tragbare Telefon 450c für eine Kommunikation im Schritt S107. Somit ist es im Gegensatz zu der in Fig. 49 und 52 gezeigten Verarbeitung nicht notwendig, die Fernmeldegesellschaft über den Code Cd zu informieren.

Fig. 60 ist ein Ablaufdiagramm, das die Prozedur der Kommunika tion über das tragbare Telefon 450c zeigt, d. h. den internen Fluß des Schritts S107 (Fig. 59). Wenn die Kommunikation begon nen wird, gibt der Benutzer zuerst den Code Co im Schritt S11 ein. Wenn der Benutzer berechtigt ist, kann er den vorher mitge teilten Code Cd als Code Co eingeben.

Im Schritt S12 vergleicht die Vergleichsschaltung 403 den Code Cc mit dem Code Cd und gibt ein Freigabesignal En eines vorbe stimmten Pegels (z. B. ein hoher Pegel) aus, wenn sie bestimmt, daß die Codes Co und Cd übereinstimmen oder einander um mehr als einen Referenzwert angenähert sind. Wenn das Freigabesignal En ausgegeben wird, setzt die Kommunikationsschaltung 405c die Kom munikation im Schritt S13 fort. Somit übertragen/empfangen das tragbare Telefon 450c und die Ausrüstung der Fernmeldegesell schaft Daten Dt, wie zum Beispiel Stimmen, von/zueinander. Wenn die Kommunikation abgeschlossen ist, wird die Verarbeitung been det.

Wenn im Schritt S12 kein Freigabesignal En ausgegeben wird, stoppt die Kommunikationsschaltung 405d die Kommunikation im Schritt S5. In anderen Worten, die Übertragung/das Empfangen von Daten Dt, wie zum Beispiel einer Stimme, wird verhindert. Daher wird die Kommunikation beendet. Somit kann eine illegale Benut zung des tragbaren Telefons 450c durch Einsetzen des Codes Cd zur Bestimmung des Paßworts verhindert werden.

Der Code Cd kann zur Bestimmung eines Paßworts in verschiedenen Systemen aufgrund des Bereitstellens der Halbleitereinrichtung der vorliegenden Erfindung verwendet werden. Fig. 61 ist ein Blockschaltbild, das einen Personalcomputer 500 zeigt, bei dem die vorliegenden Erfindung angewendet ist. Der Personalcomputer 500 enthält eine Halbleitereinrichtung 404, die in Fig. 6 ge zeigt ist, zusätzlich zu einem Körperteil 501, der eine CPU, ei ne periphere Schaltung und ähnliches enthält.

Eine Vergleichsschaltung 403 vergleicht einen Code Co, der durch einen Benutzer über eine Eingabeeinheit (nicht gezeigt), wie zum Beispiel eine Tastatur, die an dem Personalcomputer 500 vorgese hen ist, eingegeben ist, als Paßwort mit einem Code Cd, der von der Codierschaltung 402 ausgegeben ist, und bestimmt eine Über einstimmung oder Annäherung zwischen ihnen. Wenn die Überein stimmung oder Annäherung bestimmt wird, überträgt die Ver gleichsschaltung 403 das Freigabesignal En zu dem Körperteil 501. Der Körperteil 501 setzt seinen Betrieb fort, wenn er das Freigabesignal En empfängt, oder er stoppt seinen Betrieb, wenn das Freigabesignal En nicht empfangen wird. Somit kann der Code Cd auch zur Bestimmung des Paßworts für den Personalcomputer 500 angewendet werden.

Siebzehnte Ausführungsform

Unter Bezugnahme auf die siebzehnte Ausführungsform der vorlie genden Erfindung wird eine Konfiguration, die einen Code Cd für ein Beweis- bzw. Nachweissiegel anwendet, das ein Siegel, einen Fingerabdruck oder ähnliches bei einer Transaktion ersetzt, in Bezug zu einer Anwendung der Halbleitereinrichtung bei einem Be nutzergerät beschrieben. Fig. 62 ist ein Blockschaltbild, das ein Benutzergerät 510 zeigt, das mit einer Halbleitereinrichtung 400, die in Fig. 5 gezeigt ist, zusammengebaut ist. Das Be nutzergerät 510 ist zum Beispiel ein Personalcomputer oder eine IC-Karte, die einen Körperteil 501 mit einer CPU, einer periphe ren Schaltung und ähnlichem und der mit der Halbleitereinrich tung 400 verbunden ist, aufweist.

Der Körperteil 501 überträgt/empfängt Daten Dt, die eine Ge schäftstransaktion betreffen, zu/von einer Geschäftsverbindung 511, während ein Code Cd, der von der Codierschaltung 402 gelie fert wird, zu der Geschäftsverbindung 511 als ein Nachweissiegel übertragen wird. Die Geschäftsverbindung 501 ist beispielsweise eine Bank, ein Kreditunternehmen, eine Gesellschaft zur Authen tifizierung von elektronischen Geschäftstransaktionen oder ähn liches.

Weder die Geschäftsverbindung 511 noch das Benutzergerät 510 können den Code Cd kennen, und weder der Code Cd noch das analoge Signal An sind bzw. können vorher in einer Fabrik, die die Halb leitereinrichtung 400 oder ähnliches herstellt, ausgelesen wer den. Daher können die Herstellungskosten für die Halbleiterein richtung 400 oder für das Benutzergerät 510 verringert sein.

Fig. 63 ist ein Ablaufplan, der die Prozedur der Geschäftstrans aktion durch das Benutzergerät 510 zeigt. Wenn die Ge schäftstransaktion begonnen wird, wird eine Authentifizierung im Schritt S21 durchgeführt. Diese Authentifizierung wird gemäß ei ner herkömmlichen Weise mittels eines Paßworts ohne den Code Cd durchgeführt, und eine detaillierte Beschreibung davon wird aus gelassen. Das Paßwort, das beispielsweise in einem magnetischen Aufzeichnungsmedium gespeichert ist, ist technisch wiederbe schreibbar.

Dann überträgt das Benutzergerät 510 den Code Cd zu der Ge schäftsverbindung 511 als einen Nachweissiegel im Schritt S22. Zu dieser Zeit überträgt der Körperteil 501 den von der Codier schaltung 402 gelieferten Code Cd. Wie unter Bezugnahme auf die erste Ausführungsform beschrieben wurde, können im Gegensatz zu dem in Schritt S21 eingesetzten Paßwort die Eigenschaften des Halbleiterelementes 401, das die Basis für den Code Cd bildet, extern nicht geändert werden. Die Sicherheit kann durch Bilden der Halbleitereinrichtung 400 als einzelner Chip, wie unter Be zugnahme auf die erste Ausführungsform beschrieben wurde, weiter verbessert werden.

Dann zeichnet die Geschäftsverbindung 511 den Code Cd im Schritt S23 auf. Danach schreitet die Verarbeitung zu einem Schritt S26 zur Herstellung einer Kommunikation für die elektronische Ge schäftstransaktion im allgemeinen voran. In anderen Worten, die Geschäftsverbindung 511 und das Benutzergerät 510 führen eine Kommunikation der Daten Dt durch, die die Geschäftstransaktion betreffen. Wenn die Kommunikation für die Geschäftstransaktion abgeschlossen ist, wird die gesamte Verarbeitung beendet. Somit wird der Code Cd für jede Kommunikation aufgezeichnet, um einen psychischen Effekt des Verhinderns eines Verbrechens zu erzie len.

Im Schritt S25 zwischen den Schritten S23 und S26 kann die Ge schäftsverbindung 511 bestimmen, ob oder ob nicht der Zugriff von dem Benutzergerät 510 eine illegale Benutzer durch einen un berechtigten Benutzer ist. Für diese Bestimmung zeichnet die Ge schäftsverbindung 511 bevorzugt vorher den Code Cd auf ähnlich zu der Fernmeldegesellschaft in der zwölften Ausführungsform. In diesem Fall wird der Code Cd ausgelesen und der Geschäftsverbin dung 511 in irgendeiner Stufe mitgeteilt, bevor das Benutzerge rät 510 zu dem Benutzer geliefert wird, ähnlich wie in der zwölften Ausführungsform.

Im Schritt S25 vergleicht die Geschäftsverbindung 511 den aufge zeichneten Code Cd mit dem von dem Benutzergerät 510 übertrage nen Code Cd und bestimmt eine Übereinstimmung oder eine Annähe rung. Wenn die Übereinstimmung oder Annäherung bestätigt wird, ist die Verarbeitung im Schritt S26 autorisiert. Wenn weder eine Übereinstimmung noch eine Annäherung bestätigt wird, wird der Benutzer als unberechtigt bestimmt und die Kommunikation wird im Schritt S27 unterbrochen (gestoppt). Selbst wenn der Code Cd vorher nicht aufgezeichnet ist, kann ein Code, der verschieden von dem vorhergehenden Code des legalen Benutzers ist, als ille gal in dem Schritt S27 bestimmt werden, wenn zum Beispiel der legale Benutzer, der Zweifel über die seinem Bankkonto belastete Zahlung hat, eine illegale Benutzung behauptet.

Achtzehnte Ausführungsform

Bezüglich der achtzehnten Ausführungsform der vorliegenden Er findung wird eine Konfiguration, die einen Code Cd zur Erzeugung eines CDMA-Codes (Diffusionscode) in einem CDMA- Kommunikationssystem einsetzt, in Bezug zu einer Anwendung der Halbleitereinrichtung bei einem Benutzergerät beschrieben. Das CDMA-Kommunikationssystem (Codeteilungsmehrfachzugriff- Kommunikationssystem), welches ein Standardkommunikationssystem für tragbare Telefone in den USA ist, verwirklicht eine Multiplexkom munikation mit einem niedrigen Neben- bzw. Übersprechpegel durch Teilen eines Pseudozufallcodes, der ein Diffusionscode genannt wird, von einem Sendegerät und einem Empfangsgerät und durch Durchführen einer Modulation und Demodulation auf der Basis des Codedatenwerts. Das CDMA-System ist weit bekannt beispielsweise durch "Spectrum Kakusan Tsushin Gijutsu: Saishin Oyo Report-Shu" überwacht von Yasuo Kadokawa und herausgegeben durch Nihon Gi jutsu Keizai Center am 30. Januar 1987 (im folgenden als Litera turstelle 6 bezeichnet), und eine detaillierte Beschreibung wird davon daher ausgelassen.

Fig. 64 und 65 sind Blockschaltbilder, die die Halbleiterein richtung 400 von Fig. 5 eingebaut in ein tragbares Telefon 181, das als B 46571 00070 552 001000280000000200012000285914646000040 0002010025213 00004 46452enutzergerät dient, zeigt. Während Fig. 64 und 65 ein zeln Elemente zeigt, die mit den zwei Funktionen des Übertragens von und des Empfangens in dem tragbaren Telefon 181 verbunden sind, muß das tragbare Telefon 181 die in beiden Figuren gezeig ten Elemente enthalten, um eine bidirektionale Kommunikation zu ermöglichen.

In dem tragbaren Telefon 181 enthält eine Kommunikationsschal tung 520 eine CDMA-Codeerzeugungsschaltung 186, eine Modulati onsschaltung 188 und eine Demodulationsschaltung 185. Eine Co dierschaltung 402, die auf der Halbleitereinrichtung 400 vorge sehen ist, liefert einen Code Cd zur CDMA- Codeerzeugungsschaltung 186. Die CDMA-Codeerzeugungsschaltung 186 erzeugt einen CDMA-Code auf der Basis des Codes Cd. Am ein fachsten erzeugt die CDMA-Codeerzeugungsschaltung 186 den CDMA- Code durch periodisches Wiederholen des Codes Cd einer Mehrzahl von Bits als solches. Im allgemeinen wird der CDMA-Code als Codezeichenfolge mit einer gewissen Beziehung zum Code Cd er zeugt. Der Code Cd variiert mit der Halbleitereinrichtung 400, d. h. mit dem tragbaren Telefon 181, und ein CDMA-Code, der mit dem tragbaren Telefon 181 variiert, kann erzeugt werden. Die Mo dulationsschaltung 188 und die Demodulationsschaltung 185 führen entsprechend eine Modulation und Demodulation mit dem CDMA-Code durch, der durch die CDMA-Codeerzeugungsschaltung 186 erzeugt ist.

In einer Ausrüstung 180 der Fernmeldegesellschaft, die eine Kom munikation über das tragbare Telefon 181 vermittelt, enthält ei ne Kommunikationsschaltung 521 eine CDMA-Codeerzeugungsschaltung 183, eine Modulationsschaltung 184 und eine Demodulationsschal tung 187. Die Fernmeldegesellschaftausrüstung 180 enthält ferner einen Anwender- bzw. Kundendatenspeicher 182. Der Fernmeldege sellschaft wird vorher der Code Cd der Halbleitereinrichtung 400 in einer Prozedur geliefert, die ähnlich zu der in Fig. 44 ge zeigten ist. Der Kundendatenspeicher 182 speichert den geliefer ten Code Cd als Code Co.

Die CDMA-Codeerzeugungsschaltung 183 erzeugt einen CDMA-Code auf der Basis des Codes Co in einer Prozedur, die ähnlich zu der der CDMA-Codeerzeugungsschaltung 186 ist. Daher teilen sich die Fernmeldegesellschaftsausrüstung 180 und das tragbare Telefon 181 den gleichen CDMA-Code. Die Modulationsschaltung 184 und die Demodulationsschaltung 187 führen entsprechend eine Modulation und Demodulation mit dem CDMA-Code durch, der durch die CDMA- Codeerzeugungsschaltung 183 erzeugt ist.

Der Code Cd, der von der Halbleitereinrichtung 400 erhalten wird, ist bei jeder einzelnen Einrichtung zufällig gestreut und weist eine geringe Korrelation auf. Daher wird ein Kommunikati onssystem mit einem niedrigen Übersprechpegel ähnlich zu dem allgemein bekannten Kommunikationssystem, das das CDMA-System verwendet, verwirklicht. Ferner dient der CDMA-Code auch als ein Identifizierungscode für das tragbare Telefon 181, und somit kann auch ein Effekt des Verhinderns einer illegalen Verwendung erreicht werden. Es muß nicht gesagt werden, daß nicht nur die TFT 101 sondern auch die in Fig. 16 gezeigten Widerstandselemen te 43 oder die in Fig. 17 gezeigten Kapazitätselemente 91 für das Halbleiterelement 401 verwendet werden können.

Die Fernmeldegesellschaftsausrüstung 180 und das tragbare Tele fon 181 können sich stabil einen gemeinsamen CDMA-Code teilen, während der Einfluß durch eine Schwankung der Eigenschaften des Halbleiterelements 401, die durch die Stromversorgungsspannung und die Temperatur bedingt ist, beseitigt ist. Fig. 66 ist ein Ablaufdiagramm, das die Vorgänge eines Kommunikationssystems mit einem solchen Aufbau zeigt. Wenn die Kommunikation bei diesem System begonnen wird, überträgt ein tragbares Telefon zuerst ei nen Temperaturdatenwert und einen Spannungsdatenwert zu der Fernmeldegesellschaftsausrüstung im Schritt S31. Dann erzeugt die Fernmeldegesellschaftsausrüstung einen CDMA-Code unter Be rücksichtigung der Temperatur und der Spannung im Schritt S32, um eine Kommunikation herzustellen.

Fig. 67 zeigt einen beispielhaften Aufbau eines tragbaren Tele fon 530, das dieses Kommunikationssystem verwirklicht. Das in Fig. 67 gezeigte tragbare Telefon 530 enthält eine Halblei tereinrichtung 406e, die identisch zu der in Fig. 7 gezeigten Halbleitereinrichtung 406 ist. Die Halbleitereinrichtung 406e weist eine Kommunikationsschaltung 531 als vorbestimmte Schal tung 405 (Fig. 7) auf. Die Kommunikationsschaltung 531 enthält eine CDMA-Codeerzeugungsschaltung 186, eine Modulationsschaltung 188 (Fig. 64, nicht in Fig. 67 gezeigt) und eine Demodulations schaltung 185 (Fig. 64, nicht in Fig. 67 gezeigt). Die CDMA- Codeerzeugungsschaltung 186 erzeugt einen CDMA-Code auf der Grundlage eines Codes Cd, der von einer Codierschaltung 402 aus gegeben wird. Ein Freigabesignal En, das von einer Vergleichs schaltung 403 ausgegeben wird, steuert die Kommunikationsschal tung 531 bezüglich einer Autorisierung und sperrt eine Kommuni kation ähnlich zu der Kommunikationsschaltung 405 in der drei zehnten Ausführungsform.

Das tragbare Telefon 530 enthält ferner einen Temperatursensor 271 und einen Spannungssensor 272. Der Temperatursensor 271 er faßt die Temperatur und überträgt den erfaßten Temperaturdaten wert T zur Kommunikationsschaltung 531. Der Spannungssensor 272 erfaßt die Stromversorgungsspannung für die Halbleitereinrich tung 406e, speziell die Stromversorgungsspannung für ein Halb leiterelement 401, und überträgt den erfaßten Spannungsdatenwert V zur Kommunikationsschaltung 531.

Die Fernmeldegesellschaftausrüstung 760, die die Kommunikation über das tragbare Telefon 530 vermittelt, enthält eine arithme tische Schaltung 282 und einen Kundendatenspeicher 461, die ähn lich zu denen der dreizehnten Ausführungsform sind, zusätzlich zu einer Kommunikationsschaltung 532. Die Kommunikationsschal tung 532 enthält eine CDMA-Codeerzeugungsschaltung 183, die ei nen CDMA-Code auf der Grundlage eines Codes Co, der von der arithmetischen Schaltung 282 ausgegeben wird, erzeugt. Der Kun dendatenspeicher 461 speichert einen Code Co, der mit einem Code Cd oder einem analogen Signal An verglichen werden soll, als Funktion der Temperatur und der Spannung ähnlich wie in der dreizehnten Ausführungsform.

Das tragbare Telefon 530 und die Fernmeldegesellschaftsausrü stung 460 führen eine Kommunikation gemäß einer Prozedur durch, die identisch zu der in Fig. 50 in Zusammenhang mit der drei zehnten Ausführungsform gezeigten ist. Im Schritt S4 wird jedoch die Kommunikation über Modulation und Demodulation unter Verwen dung des CDMA-Codes durchgeführt. Zu dieser Zeit verwendet die Fernmeldegesellschaftsausrüstung 760 den CDMA-Code, der auf der Basis des Codes Co erzeugt ist, der von der arithmetischen Schaltung 282 ausgegeben ist, d. h. der Code Co, der unter Be rücksichtigung des Temperaturdatenwerts T und des Spannungsda tenwerts V erzeugt ist. Daher kann die Kommunikation basierend auf dem gemeinsamen CDMA-Code stabil gehalten werden, während der Einfluß durch eine Schwankung der Eigenschaften des Halblei terelements 401, die durch die Stromversorgungsspannung und die Temperatur bedingt ist, beseitigt ist. Ferner werden die Codes Cd und Co sowohl zur Authentifizierung als auch zur Erzeugung des CDMA-Codes verwendet, wodurch ein Benutzergerät mit diesen beiden Funktion effizient mit niedrigen Kosten hergestellt wer den kann.

Neunzehnte Ausführungsform

Unter Bezugnahme auf die neunzehnte Ausführungsform der vorlie genden Erfindung wird ein bevorzugtes Herstellungsverfahrens ei nes Bodengate-TFT 101 beschrieben, der identisch zu dem in Fig. 1 und 2 gezeigten Transistor ist. Fig. 68-71 sind Herstellungs schrittdarstellungen, die das Herstellungsverfahren zeigen. Wie in Fig. 68 gezeigt ist, wird zuerst eine Gateelektrode 11 auf einem Isolierfilm 12 gebildet. Die Gateelektrode 11 wird bei spielsweise mit einer Dicke von 150 nm gebildet. Folgend auf den in Fig. 68 gezeigten Schritt wird ein Isolierfilm 10 derart ge bildet, daß der Isolierfilm 12 und die gesamte freigelegte Ober fläche der Gateelektrode 11 bedeckt werden, wie in Fig. 69 ge zeigt ist. Der Isolierfilm ist beispielsweise mit einer Dicke von 20 nm gebildet.

Dann wird eine Halbleiterschicht 1 auf dem Isolierfilm 10 gebil det, wie in Fig. 70 gezeigt ist. Die Halbleiterschicht 1 wird beispielsweise durch Ausführen von CVD (Chemisches Abscheiden aus der Gasphase) mit einem Si₂H₆-Gas als reaktiven Gas bei ei ner Temperatur von 460°C zum Abscheiden eines amorphen Siliziums mit einer Dicke von 200 nm und durch danach folgendes Durchführen eines Erwärmens bzw. Annealens für ungefähr 12 Stunden bei einer Temperatur von ungefähr 600°C gebildet. Somit wird die Halblei terschicht 1 als Polysiliziumschicht mit einer Kristallkorngröße von zumindest 0,1 µm (z. B. ungefähr 1 µm gebildet). Danach wird beispielsweise Arsen (As) in die gesamte Oberfläche der Halblei terschicht 1 mit einer Energie 20 keV und einer Dichte von 3 × 10¹²cm^-2 implantiert. Somit wird ein Kanalbereich gebildet. Dann wird die Halbleiterschicht 1 derart bemustert, daß sie se lektiv in einem Bereich verbleibt, der den Bereichen 2, 3 und 4 von Fig. 1 entspricht. Da die Halbleiterschicht 1 aus einer Po lysiliziumschicht mit einer Kristallkorngröße von zumindest 0,1 µm (z. B. ungefähr 1 µm) gebildet ist, können die Kanallänge und die Kanalbreite schnell innerhalb der optimalen Bereiche eingestellt werden, die im Bezug zu der dritten Ausführungsform beschrieben sind.

In einem nachfolgenden Schritt, der in Fig. 71 gezeigt ist, wird ein bemusterter Resistfilm 9 auf einem Abschnitt der Halbleiter schicht 1 zum Bilden eines Kanalbereichs 2 gebildet. Dann wird BF₂ selektiv in die Halbleiterschicht 1 mit dem Resistfilm 9, der als Abschirmung dient, und mit einer Energie von 20 keV und einer Dichte von 5 × 10¹⁴ cm^-2 implantiert. Somit werden ein Source bereich 3 und ein Drainbereich 4 gebildet. Danach wird der Re sistfilm 9 entfernt, wodurch ein TFT 101 fertiggestellt wird, der identisch zu dem in Fig. 1 und 2 gezeigten ist.

Zwanzigste Ausführungsform

Anstatt des in Fig. 1 und 2 gezeigten Bodengate-TFT 101 kann ein Oberseitengate-TFT als das Halbleiterelement 401 oder ähnliches eingesetzt werden. Unter Bezugnahme auf die zwanzigste Ausfüh rungsform der vorliegenden Erfindung werden der Aufbau des Ober seitengate-TFT 104 und ein Herstellungsverfahren von ihm be schrieben.

Fig. 72 ist eine Längsschnittansicht des Oberseitengate-TFT 104. In diesem TFT 104 ist eine Halbleiterschicht 1 auf einem Iso lierfilm 12 gebildet und ist ein Isolierfilm 20 darauf gebildet. Eine Gateelektrode 11 ist selektiv auf dem Isolierfilm 20 gebil det, und Seitenwände 21 sind auf beiden Seitenoberflächen der Gateelektrode 11 gebildet. Als beispielhafte Materialien für die entsprechenden Elemente ist der Isolierfilm 12 aus einem Silizi umoxid gebildet, ist die Gateelektrode 11 aus einem Polysilizium gebildet, das mit einer Dotierung dotiert ist, sind der Isolier film 20 und die Seitenwände 21 aus Siliziumoxid gebildet, und ist die Halbleiterschicht 1 hauptsächlich aus Silizium gebildet.

Die Halbleiterschicht 1 weist einen Kanalbereich 2 auf, der un mittelbar unterhalb der Gateelektrode 11 angeordnet ist, und weist auch einen Sourcebereich 3 und einen Drainbereich 4 auf, die den Kanalbereich 2 zwischen sich begrenzen. Ein Abschnitt des Isolierfilms 20, der in Kontakt mit dem Kanalbereich 2 steht, dient als Gateisolierfilm. Bei den Übergängen zwischen dem Source- und Drainbereich 3 und 4 mit dem Kanalbereich 2 sind LDD-Bereiche 22, die eine Dotierung in niedriger Konzentration enthalten, als Teile des Source- und Drainbereichs 3 und 4 ge bildet. In dem in Fig. 72 gezeigten Beispiel ist der Kanalbe reich 2 aus einem n-Typ und die Source- und Drainbereiche 3 und 4 aus dem p-Typ. In anderen Worten, der TFT 104 ist als Beispiel als p-Kanal-MOS-TFT gebildet.

Die Halbleiterschicht 1, die als polykristalline Halbleiter schicht gebildet ist, enthält Kristallkörner (nicht gezeigt) und Korngrenzen (nicht gezeigt). Sogar wenn eine Anzahl von solchen TFT 104 durch die gleichen Herstellungsschritte hergestellt wer den, variiert daher die Kristallstruktur der Halbleiterschicht 1 mit jedem einzelnen TFT 104, und die Eigenschaften davon sind ähnlich zu dem TFT 101 zufällig gestreut. Der Oberseitengate-TFT 104 kann vorteilhaft einen größeren Drainstrom, verglichen mit denn Bodengate-TFT 101, erzielen.

Fig. 73-75 sind Herstellungsschrittdarstellungen, die ein bevor zugtes Herstellungsverfahren des TFT 104 zeigen. Zuerst wird die Halbleiterschicht 1 auf dem Isolierfilm 12 gebildet, wie in Fig. 73 gezeigt ist. Die Halbleiterschicht 1 wird durch Ausführen des gleichen Schritts wie der der neunzehnten Ausführungsform, der in Fig. 70 gezeigt ist, gebildet. Dann wird die Halbleiter schicht 1 derart bemustert, daß sie selektiv in einem Bereich zurückbleibt, der den Bereichen 2, 3 und 4 von Fig. 1 ent spricht. Dann wird der Isolierfilm 20 auf der Halbleiterschicht 1 gebildet, wie in Fig. 74 gezeigt ist.

In einem nachfolgenden Schritt, der in Fig. 75 gezeigt ist, wird die Gateelektrode 11 auf dem Isolierfilm 20 ähnlich zu dem in Fig. 68 gezeigten Schritt gebildet. Dann wird eine p-Dotierung selektiv in die Halbleiterschicht 1 mit einer geringen Konzen tration und mit einer als Abschirmung dienenden Gateelektrode 11 implantiert, wodurch die LDD-Bereiche 22 gebildet werden. Dann werden die Seitenwände 21 so gebildet, wie sie in Fig. 72 ge zeigt sind, und danach wird eine p-Dotierung selektiv in die Halbleiterschicht 1 mit einer hohen Konzentration implantiert, wobei die Gateelektrode 11 und die Seitenwände 21 als Abschir mung dienen, wodurch die Source- und Drainbereiche 3 und 4 ge bildet werden. Der TFT 104 wird durch die oben erwähnten Schrit te fertiggestellt.

Einundzwanzigste Ausführungsform

Für jede der Einrichtungen, die in Fig. 5 bis 7 und 39 gezeigt sind und auch für andere Einrichtungen ist es möglich, eine sol che Konfiguration einzusetzen, daß das Halbleiterelement 401 mehrere TFT, die Codierschaltung 402 und andere Schaltungen, die Voll-MOS-Transistoren enthalten, enthält, wobei diese Schaltun gen auf einem einzelnen Halbleiterchip gebildet sind. Unter Be zugnahme auf die einundzwanzigste Ausführungsform der vorliegen den Erfindung werden eine Halbleitereinrichtung 105 mit TFT und Voll-MOS-Transistoren, die auf dem gleichen Halbleiterchip ge bildet sind, und ein bevorzugtes Herstellungsverfahren dieser Einrichtung beschrieben.

Bei der in Fig. 76 gezeigten Halbleitereinrichtung 105 enthält ein einzelnes Halbleitersubstrat 30 einen Voll-MOS- Transistorbereich 28 und einen TFT-Bereich 29. Grabentrenniso lierschichten 31a, 31b und 31c zur Elementtrennung sind selektiv in der Hauptoberfläche des einkristallinen Halbleitersubstrats 30, das mit einer p-Wanne gebildet ist, gebildet. Das Halblei tersubstrat 30 ist beispielsweise ein Siliziumsubstrat und die Grabentrennisolierschichten 31a, 31b und 31c sind beispielsweise als Siliziumoxidschichten gebildet.

Teile der Hauptoberfläche des Halbleitersubstrats 30, die nicht mit den Grabentrennisolierschichten 31a, 31b und 31c gebildet sind, sind mit Isolierfilmen 32a und 32b bedeckt. Die Isolier filme 32a und 32b sind beispielsweise als Siliziumoxidfilme aus gebildet. Eine Gateelektrode 34 ist auf einem Abschnitt des Halbleitersubstrats 30, der dem MOS-Transistorbereich 28 ent spricht, derart gebildet, daß die Grabentrennisolierschicht 31a und der Isolierfilm 32 bedeckt sind, während eine Halbleiter schicht 1 auf einem Abschnitt des Halbleitersubstrats 30, der dem TFT-Bereich 29 entspricht, derart gebildet ist, daß die Gra bentrennisolierschichten 31b und 31c und der Isolierfilm 32b be deckt sind.

Sowohl die Gateelektrode 34 als auch die Halbleiterschicht 1 sind beispielsweise als polykristalline Halbleiterschichten, wie zum Beispiel Polysiliziumschichten, gebildet. Die Gateelektrode 34 ist mit einer n-Dotierung dotiert, und die Halbleiterschicht 1 enthält einen Kanalbereich 2, der mit einer n-Dotierung do tiert ist, einen Sourcebereich 3, der mit einer p-Dotierung do tiert ist, und einen Drainbereich 4, der mit einer p-Dotierung dotiert ist. Der Kanalbereich 2 ist auf dem Isolierfilm 32b ge bildet, und eine Gateelektrode 33, die mit einer n-Dotierung do tiert ist, ist auf einem Abschnitt der Hauptoberfläche des Halb leitersubstrats 30 gebildet, der dem Kanalbereich 2 gegenüber liegt.

Eine Isolierschicht 35 trennt die Gateelektrode elektrisch von der Halbleiterschicht 1. Es sind Kontaktlöcher selektiv in der Isolierschicht 35 gebildet, und Wolframstöpsel 36a, 36b und 36c, die in diesen Kontaktlöchern eingefüllt sind, sind entsprechend mit der Gateelektrode 34, dem Sourcebereich 3 bzw. dem Drainbe reich 4 verbunden. Bemusterte Verdrahtungen 37a, 37b und 37c sind auf der Isolierschicht 35 gebildet und sind entsprechend mit den Wolframstöpseln 36a, 36b bzw. 36c verbunden.

Die Gateelektrode 34 und die Halbleiterschicht 1, die beide als polykristalline Halbleiterschichten gebildet sind, wie oben be schrieben wurde, können durch die gleichen Schritte hergestellt werden. Fig. 77 bis 79 sind Herstellungsschrittansichten, die ein solches bevorzugtes Herstellungsverfahren zeigen. Bei diesem Herstellungsverfahren werden beispielsweise die Grabentrenniso lierschichten 31a, 31b und 31c zuerst mit einer Dicke von 300 nm in bzw. auf dem Halbleitersubstrat 30, das mit der p-Wanne ge bildet ist, gebildet, wie in Fig. 77 gezeigt ist.

In einem nachfolgenden Schritt, der in Fig. 78 gezeigt ist, wird ein bemusterter Resistfilm 39 derart gebildet, daß er selektiv einen oberen Abschnitt des Halbleitersubstrats 30 bedeckt, der dem. MOS-Transistorbereich 28 entspricht. Danach wird Phosphor oder Arsen selektiv in die Hauptoberfläche des Halbleiter substrats 30 mit einer Dichte von 5 × 10¹⁵ cm^-2 implantiert, wobei der Resistfilm 39 als Abschirmung dient, wodurch selektiv die Gateelektrode 33 auf einem Abschnitt des Halbleitersubstrats 30 gebildet wird, der dem TFT-Bereich 29 entspricht.

In einem nachfolgenden Schritt, der in Fig. 79 gezeigt ist, wird die Resistschicht 39 entfernt, und danach werden die Isolierfil mes 32a und 32b auf der freigelegten Hauptoberfläche des Halb leitersubstrats 30 gebildet. Danach wird beispielsweise Polysi lizium derart abgeschieden, daß die gesamte Oberfläche des Pro dukts in diesem Zustand bedeckt wird, wodurch eine polykri stalline Halbleiterschicht 38 gebildet wird. Dann wird die poly kristalline Halbleiterschicht 38 in die Formen der Gateelektrode 34 und der Halbleiterschicht 1 bemustert, wie sie in Fig. 76 ge zeigt sind. Es werden Dotierungen selektiv durch einen bekannten Schritt eingebracht, wodurch die Gateelektrode 34, der Kanalbe reich 2, der Sourcebereich 3 und der Drainbereich 4 gebildet werden.

Danach werden der Kanalbereich, der Sourcebereich und der Drain bereich (nicht gezeigt) der Voll-MOS-Transistoren (nicht ge zeigt) selektiv in der Hauptoberfläche des Halbleitersubstrats 30 durch bekannte Schritte gebildet. Dann werden die Isolier schicht 35, die Wolframstöpsel 36a, 36b und 36c und die Verdrah tungen 37a, 37b und 37c durch bekannte Schritte gebildet.

Die Gateelektrode 34 und die Halbleiterschicht 1 werden als Teil einer gemeinsamen Halbleiterschicht 38 gebildet, wie oben be schrieben wurde, wodurch die Anzahl der Herstellungsschritte und der Herstellungskosten vorteilhaft verringert werden können.

Zweiundzwanzigste Ausführungsform

Für jede der Halbleitereinrichtungen, die in Fig. 5 bis 7 ge zeigt sind, und für andere Halbleitereinrichtungen ist es mög lich, eine solche Konfiguration einzusetzen, daß das Halbleite relement 401 die polykristallinen Widerstandselemente 43, die Codierschaltung 402 und anderes, das die Voll-MOS-Transistoren enthält, enthält, und daß diese Schaltungen auf einem einzelnen Halbleiterchip gebildet sind. Fig. 80 ist eine Längsschnittan sicht, die eine beispielhafte Halbleitereinrichtung 106 mit ei ner solchen Anordnung aufweist. Bei dieser Halbleitereinrichtung 106 enthält ein einzelnes Halbleitersubstrat 40 einen Voll-MOS- Transistorbereich 48 und einen Widerstandselementbereich 49. Grabentrennisolierschichten 41a und 41b zur Elementtrennung sind selektiv in der Hauptoberfläche des einkristallinen Halbleiter substrats 40 mit einer p-Wanne gebildet.

Ein Isolierfilm 42 bedeckt einen Abschnitt der Hauptoberfläche des Halbleitersubstrats 40, der keine Grabentrennisolierschicht 41a und 41b enthält. Eine Gateelektrode 46 ist auf einem Ab schnitt des Halbleitersubstrates 40, der dem MOS- Transistorbereich 48 entspricht, derart gebildet, daß die Gra bentrennisolierschicht 41a und der Isolierfilm 42 bedeckt sind, während eine Halbleiterschicht 43 oberhalb eines Abschnitts des Halbleitersubstrat, der dem Widerstandselementbereich 49 ent spricht, auf der Grabentrennisolierschicht 41b gebildet ist.

Sowohl die Gateelektrode 46 als auch die Halbleiterschicht 43 sind zum Beispiel als polykristalline Halbleiterschichten, wie zum Beispiel Polysiliziumschichten, gebildet. Die Gateelektrode 46 ist mit einer n-Dotierung dotiert, und die Halbleiterschicht 43 ist mit einem Widerstandsbereich 44, der mit einer p- Dotierung in geringer Konzentration dotiert ist, und Elektroden bereichen 45a und 45b, die mit einer p-Dotierung in hoher Kon zentration dotiert sind, gebildet.

Die Gateelektrode 46 und die Halbleiterschicht 43, die beide als polykristalline Halbleiterschicht gebildet sind, wie oben be schrieben wurde, können durch die gleichen Schritte hergestellt werden. Das Herstellungsverfahren ist äquivalent bzw. entspre chend zu dem, das unter Bezugnahme auf die einundzwanzigste Aus führungsform beschrieben wurde, mit Ausnahme der Musterform der Grabentrennisolierschichten 41a und 41b, mit Ausnahme des Merk mals, daß keine Gateelektrode 33 gebildet ist, und mit dem Un terschied des Leitungstyps des Widerstandsbereichs 44. Daher wird eine redundante Beschreibung vermieden.

Dreiundzwanzigste Ausführungsform

Für jede der Halbleitereinrichtungen, die in Fig. 5 bis 7 und 39 gezeigt sind, und für andere Halbleitereinrichtungen ist es mög lich, eine solche Konfiguration zu verwirklichen, daß das Halb leiterelement 401 polykristalline Voll-MOS-Transistoren, die an statt von TFT auf einem Halbleitersubstrat gebildet sind, die Codierschaltung 402 und andere Schaltungen, die einkristalline Voll-MOS-Transistoren enthalten, enthält, und diese Schaltungen sind auf einem einzelnen Halbleiterchip gebildet. Fig. 81 ist eine Längsschnittansicht, die eine beispielhafte Halbleiterein richtung 108 mit einer solchen Konfiguration zeigt. Bei dieser Halbleitereinrichtung 108 enthält ein einzelnes Halbleiter substrat 50 einen einkristallinen MOS-Transistorbereich 58 und einen polykristallinen MOS-Transistorbereich 59. Grabentrenniso lierschichten 51a, 51b und 51c zur Elementtrennung sind selektiv in der Hauptoberfläche des Halbleitersubstrats 50 mit einer p- Wanne gebildet.

Das Halbleitersubstrat 50 ist beispielsweise ein Silizium substrat. Ein polykristalliner n-Bereich 53 ist selektiv in ei nem Abschnitt der Hauptoberfläche des polykristallinen MOS- Transistorbereiches 59 gebildet, der zwischen den Grabentrenni solierschichten 51b und 51c liegt. Ein Sourcebereich 54 und ein Drainbereich 55, in die eine p-Dotierung eingebracht ist, werden selektiv in der Hauptoberfläche des polykristallinen Bereiches 53 derart gebildet, daß der Kanalbereich dazwischen liegt. Eine Gateelektrode 57 ist auf dem Kanalbereich über einen Gateiso lierfilm 52b gebildet. Die Gateelektrode 57 ist zum Beispiel als mit einer Dotierung dotierten polykristallinen Halbleiter schicht, wie zum Beispiel eine Polysiliziumschicht, die mit ei ner n-Dotierung dotiert ist, gebildet.

Ein Isolierfilm 52a bedeckt einen Abschnitt des einkristallinen MOS-Transistorbereiches 58, der keine Grabentrennisolierschich ten 51a und 51b aufweist. Eine Gateelektrode 56 ist auf einem Abschnitt des Halbleitersubstrats 50, der dem einkristallinen MOS-Transistorbereich 58 entspricht, derart gebildet, daß sie sich über die Grabentrennisolierschichten 51a und 51b und den Isolierfilm 52a erstreckt. Die Gateelektrode 56 ist zum Beispiel als eine mit einer Dotierung dotierten polykristallinen Halblei terschicht, wie zum Beispiel eine Polysiliziumschicht, die mit einer n-Dotierung dotiert ist, ausgebildet. Daher können die Ga teelektroden 56 und 57 durch Bemustern einer gemeinsamen poly kristallinen Halbleiterschicht gebildet werden.

Auch bei den polykristallinen Voll-MOS-Transistoren, die in dem Halbleitersubstrat 50 gebildet sind, sind Eigenschaften wie zum Beispiel die Drainströme, aufgrund der Streuung der Anzahl der Korngrenzen in dem Kanalbereich gestreut, ähnlich zu dem in Fig. 1 und 2 gezeigten TFT 101. Daher können zum Beispiel auch die polykristallinen Voll-MOS-Transistoren als Komponenten des Halb leiterelements 401 eingesetzt werden, ähnlich zu dem TFT 101.

Fig. 82 ist eine Herstellungsschrittdarstellung, die einen Her stellungsschritt des polykristallinen Bereiches 53 in einem Her stellungsverfahren der in Fig. 81 gezeigten Halbleitereinrich tung 108 zeigt. In diesem Schritt wird ein Resistfilm 60 selek tiv derart gebildet, daß der obere Abschnitt des einkristallinen MOS-Transistorbereichs 58 bedeckt wird. Es muß nicht gesagt wer den, daß das Halbleitersubstrat 50 als einkristallines Halblei tersubstrat vorbereitet ist. Dann wird zum Beispiel die Haupt komponente des Halbleitersubstrats, wie zum Beispiel Silizium, selektiv in die Hauptoberfläche des Halbleitersubstrats 50 mit dem Resistfilm 60 als Abschirmung implantiert.

Wenn das Halbleitersubstrat 50 ein Siliziumsubstrat ist, kann das Silizium zum Beispiel mit einer Energie von 10 keV und einer Dichte von 1 × 10¹⁵ cm^-2 implantiert werden. Somit wird der Ab schnitt der Hauptoberfläche des Halbleitersubstrates 50, der der Implantation des Siliziums ausgesetzt ist, in einen amorphen Zu stand umgewandelt. Danach wird ein Erwärmen (Annealen) (z. B. bei einer Temperatur von 1000°C für 30 Sekunden) zur Rekristallisie rung des amorphen Bereichs durchgeführt, wodurch der polykri stalline Bereich 53 gebildet wird.

Sowohl die polykristallinen als auch die einkristallinen MOS- Transistoren sind auf dem einkristallinen Halbleitersubstrat 50 als Voll-Transistoren gebildet, wodurch gemeinsame Schritte für beide Transistoren zur Bildung des Sourcebereichs 54, des Drain bereichs 55 und der Gateelektrode 57 und ähnlichem durchgeführt werden können, und die Anzahl der Herstellungsschritte und die Herstellungskosten können reduziert werden. Die Herstellungs schritte, die andere sind als die, die in Fig. 81 gezeigt sind, können in einer bekannten Weise durchgeführt werden, und daher wird eine redundante Beschreibung nicht angegeben. Es muß nicht gesagt werden, daß die Source- und Drainbereiche (nicht gezeigt) der einkristallinen MOS-Transistoren auch selektiv in der Hauptoberfläche des Halbleitersubstrats 50 gebildet sind.

Bei der in Fig. 81 gezeigten Halbleitereinrichtung 108 kann der polykristalline Halbleiterbereich leicht durch Verwenden eines SOI-Substrats (Halbleiter-Auf-Isolator-Substrat, ein SOI- Substrat wird in der gesamten Beschreibung auch als Halbleiter substrat bezeichnet) als das Halbleitersubstrat 50 gebildet wer den. Fig. 83 zeigt eine Halbleitereinrichtung 109 mit einer SOI- Schicht, die auf einer Isolierschicht 61 gebildet ist. Die SOI- Schicht enthält einen einkristallinen MOS-Transistorbereich 70 und einen polykristallinen MOS-Transistorbereich 71, die vonein ander durch Grabentrennisolierschichten 66a, 66b und 66c ge trennt sind.

Die SOI-Schicht ist zum Beispiel eine Siliziumschicht. Der poly kristalline MOS-Transistorbereich 71, der zwischen den Graben trennisolierschichten 66b und 66c liegt, definiert einen poly kristallinen Halbleiterbereich, in dem ein n-Kanal-Bereich 63 und auch p-Source- und Drainbereiche 64 und 65, zwischen denen der n-Kanal-Bereich 63 liegt, selektiv gebildet sind. Eine Ga teelektrode 69 ist auf dem Kanalbereich 63 über einen Gateiso lierfilm 67b gebildet. Die Gateelektrode 69 ist zum Beispiel als polykristalline Halbleiterschicht, die mit einer Dotierung do tiert ist, wie zum Beispiel eine Polysiliziumschicht, die mit einer n-Dotierung dotiert ist, gebildet.

Ein Isolierfilm 67a bedeckt die Hauptoberfläche des einkri stallinen MOS-Transistorbereichs 62. Eine Gateelektrode 68 ist auf dem einkristallinen MOS-Transistorbereich 62 derart gebil det, daß sie sich über die Grabentrennisolierschichten 66a und 66b und den Isolierfilm 67a erstreckt. Die Gateelektrode 68 ist zum Beispiel als polykristalline Halbleiterschicht, die mit ei ner Dotierung dotiert ist, wie zum Beispiel eine Polysilizium schicht, die mit einer n-Dotierung dotiert ist, gebildet. Daher können die Gateelektroden 68 und 69 durch Bemustern einer ge meinsamen polykristallinen Halbleiterschicht gebildet werden.

Auch in den polykristallinen MOS-Transistoren, die in der SOI- Schicht gebildet sind, sind Eigenschaften, wie zum Beispiel die Drainströme, aufgrund der Streuung der Anzahl der Korngrenzen in dem Kanalbereich ähnlich wie bei den polykristallinen Voll-MOS- Transistoren, die in Fig. 81 gezeigt sind, verteilt bzw. ge streut. Daher können zum Beispiel die polykristallinen MOS- Transistoren, die in der SOI-Schicht gebildet sind, auch als die Komponenten des Halbleiterelements 401 eingesetzt werden, ähn lich wie bei dem TFT 101. Da die einkristallinen MOS- Transistoren auf der SOI-Schicht gebildet sind, wird ein Effekt des Erhöhens der Betriebsgeschwindigkeit und der Verringerung des Leistungsverbrauchs erzielt.

Fig. 84 ist eine Herstellungsschrittdarstellung, die einen Schritt des Bildens des polykristallinen Bereiches 63 bei einem Herstellungsverfahren der in Fig. 83 gezeigten Halbleiterein richtung 109 zeigt. In diesem Schritt wird ein Resistfilm 72 zu erst selektiv derart gebildet, daß ein oberer Abschnitt des ein kristallinen MOS-Transistorbereiches 70 der SOI-Schicht bedeckt wird. Es muß nicht gesagt werden, daß die SOI-Schicht als ein kristalline Halbleiterschicht ausgebildet ist. Dann wird zum Beispiel die Hauptkomponente der SOI-Schicht, wie zum Beispiel Silizium, selektiv in die SOI-Schicht implantiert, wobei der Re sist 72 als Abschirmung dient.

Wenn die SOI-Schicht eine Siliziumschicht ist, kann Silizium zum Beispiel mit einer Energie von 10 keV und einer Dichte von 1 × 10¹⁵ cm² implantiert werden. Somit wird der Abschnitt der SOI- Schicht, der einer Implantation des Silizium ausgesetzt wird, in einen amorphen Zustand umgewandelt. Danach wird zum Beispiel ein Erwärmen (Annealen) bei einer Temperatur von 600°C für 12 Stun den zur Rekristallisierung der amorphen Bereiche durchgeführt, wodurch der polykristalline Bereich 63 gebildet wird.

Sowohl der polykristalline als auch der einkristalline MOS- Transistor sind auf der einzelnen SOI-Schicht gebildet, wodurch gemeinsame Schritte für beide Transistoren zur Bildung des Sour cebereichs 64, des Drainbereichs 65 und der Gateelektrode 69 und ähnlichem durchgeführt werden können, und die Anzahl der Her stellungsschritte und die Herstellungskosten können verringert werden. Die Herstellungsschritte für die Halbleitereinrichtung 109, die andere sind als die, die in Fig. 84 gezeigt sind, kön nen in einer bekannten Weise durchgeführt werden, und eine red- undante Beschreibung davon wird ausgelassen.

Vierundzwanzigste Ausführungsform

Unter Bezugnahme auf die vierundzwanzigste Ausführungsform der vorliegenden Erfindung wird eine andere Konfiguration einer Halbleitereinrichtung mit Voll-MOS-Transistoren (einkristallinen Voll-MOS-Transistoren) und TFT, die in einem einzelnen Halblei tersubstrat gebildet sind, beschrieben. Fig. 85 zeigt eine Halb leitereinrichtung 350 mit einem einzelnen bzw. einkristallinen Halbleitersubstrat 351, das einen MOS-Transistorbereich 351 und einen TFT 353 enthält. Eine Trennisolierschicht 354 zur Ele menttrennung und Bildung von Kapazitätselementen und TFT ist se lektiv auf der Hauptoberfläche des Halbleitersubstrats 351 ge bildet. Das Halbleitersubstrat 351 ist zum Beispiel ein Silizi umsubstrat.

Ein Source- und ein Drainbereich 355 und 356 und ein Kanalbe reich, der dazwischen liegt, sind auf einem Abschnitt der Hauptoberfläche des MOS-Transistorbereichs 352, der keine Gra bentrennisolierschicht 354 aufweist, gebildet. Eine Gateelektro de 358 ist oberhalb des Kanalbereichs auf einem Gateisolierfilm 357 gebildet, und Seitenwände 359 sind an Seitenwandoberflächen der Gateelektrode 358 gebildet.

Ein Kapazitätselement bzw. kapazitives Element mit Elektroden 360 und 362 und einem Isolierfilm 361, der dazwischen liegt, und ein TFT werden auf der Grabentrennisolierschicht 354 derart ge bildet, daß sie zueinander ausgerichtet sind. Zum Beispiel ist der MOS-Transistorbereich 352 ein DRAM und das kapazitive Ele ment ist das, das in der Speicherzelle enthalten ist. Der TFT enthält eine Gateelektrode 363, die aus dem gleichen Material wie die Elektrode 360 gebildet ist, einen Gateisolierfilm 364, der die Gateelektrode 363 bedeckt und aus dem gleichen Material wie der Isolierfilm 361 gebildet ist, und eine polykristalline Halbleiterschicht 365, die den Gateisolierfilm 364 oberhalb der Grabentrennisolierschicht 354 bedeckt. Die polykristalline Halb leiterschicht 365 enthält einen Kanalbereich 366, der gegenüber der Gateelektrode 363 liegt, und einen Source- und Drainbereich 367 und 368, zwischen denen der Kanalbereich 366 liegt.

Die polykristalline Halbleiterschicht 365 ist zum Beispiel als Polysiliziumschicht ausgebildet. Die Gateelektrode 358 und die Elektrode 362 sind durch eine polykristalline Halbleiterschicht, die eine gemeinsame polykristalline Halbleiterschicht 365 ist, gebildet. Somit teilen sich der MOS-Transistor, das kapazitive Element und der TFT das Material für die Komponenten, wodurch diese Komponenten durch gemeinsame Schritte gebildet werden kön nen und die Anzahl der Herstellungsschritte sowie die Herstel lungskosten verringert werden können.

Fig. 86 bis 92 sind Herstellungsschrittansichten, die ein sol ches bevorzugtes Herstellungsverfahren zeigen. Bei diesem Her stellungsverfahren wird der Schritt von Fig. 86 zuerst ausge führt. Bei dem in Fig. 86 gezeigten Schritt wird zuerst die Trennisolierschicht 354 selektiv in der Hauptoberfläche des Halbleitersubstrats 351 derart gebildet, daß sie sich über einen Teil des MOS-Transistorbereichs 253 und über den TFT-Bereich 353 erstreckt. Ein untenliegender Oxidfilm 375 wird auf einem Ab schnitt der Hauptoberfläche des Halbleitersubstrats 351, der keine Trennisolierschicht 354 aufweist, gebildet. Danach wird zum Beispiel eine polykristalline Halbleiterschicht, wie zum Beispiel eine Polysiliziumschicht, die mit einer Dotierung do tiert ist, auf der Trennisolierschicht 354 gebildet und danach bemustert, wodurch die Elektrode 360 und die Gateelektrode 363 gebildet werden.

In einem nachfolgenden Schritt, der in Fig. 87 gezeigt ist, wer den die Isolierfilme 361 und 364 derart gebildet, daß die Elek trode 360 und die Gateelektrode 363 bedeckt werden. Die Isolier filme 361 und 364 sind zum Beispiel als SiN-Filme oder als Zwei schichtfilme mit einer SiO₂-Schicht und einer SiN-Schicht mit einer Dicke von zum Beispiel 20 nm gebildet. Dann wird der unter liegende Oxidfilm 375 entfernt, wie in Fig. 88 gezeigt ist.

In dem nachfolgenden Schritt, der in Fig. 89 gezeigt ist, wird ein Isolierfilm 372 auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrates 351, der keine Trennisolierschicht 354 auf weist, gebildet. Der Isolierfilm 372 wird zum Beispiel als Oxid film mit einer Dicke von 3,0 nm gebildet. Danach wird zum Bei spiel Polysilizium mit einer Dicke von ungefähr 200 nm derart ab geschieden, daß die gesamte obere Oberfläche des Produktes in diesem Zustand bedeckt wird, wodurch die polykristalline Halb leiterschicht 373 gebildet wird. Danach wird eine Dotierung in die polykristalline Halbleiterschicht 373 derart eingebracht, daß eine Gateschwellenspannung des TFT erreicht wird. Wenn der TFT ein p-Kanal-Typ ist, wird zum Beispiel Arsen mit einer Dich te von 1 × 10¹² cm^-2 implantiert.

In dem nachfolgenden Schritt, der in Fig. 90 gezeigt ist, wird ein Resistfilm 374 selektiv derart gebildet, daß ein Abschnitt der polykristallinen Halbleiterschicht 373, der dem oberen Ab schnitt des TFT-Bereichs 353 entspricht, bedeckt wird. Danach wird zum Beispiel Phosphor selektiv in die Halbleiterschicht 373 implantiert, wobei der Resistfilm 374 als Abschirmung dient.

In einem nachfolgenden Schritt, der in Fig. 91 gezeigt ist, wird zuerst die polykristalline Halbleiterschicht 373 bemustert, wo durch die Gateelektrode 358, die Elektrode 362 und die polykri stalline Halbleiterschicht 365 gebildet werden. Die Halbleiter schicht 365 wird derart bemustert, daß sie selektiv in einem Be reich verbleibt, der den Bereichen 2, 3 und 4 von Fig. 1 ent spricht. Dann wird eine Dotierung in die Hauptoberfläche des MOS-Transistorbereiches 352 mit einer niedrigen Konzentration implantiert, wobei die Gateelektrode 358 als Abschirmung dient, wodurch selektiv LDD-Bereiche gebildet werden. Danach werden Seitenwände 359 gebildet, und dann wird eine Dotierung in die Hauptoberfläche des MOS-Transistorbereiches 352 mit einer hohen Konzentration implantiert, wobei die Gateelektrode 358 und die Seitenwände 359 als Masken dienen, wodurch selektiv der Source bereich 355 und der Drainbereich 356 gebildet werden.

In einem nachfolgenden Schritt, der in Fig. 92 gezeigt ist, wer den Resistfilme 370 selektiv derart gebildet, daß die oberen Oberflächenabschnitte des Produktes in diesem Zustand, die dem oberen Abschnitt des MOS-Transistorbereiches 352 und dem oberen Abschnitt der Gateelektrode 363 des TFT-Bereichs 353 entspre chen, bedeckt werden. Danach wird zum Beispiel Bor mit einer Konzentration von 5 × 10¹⁴ cm^-2 implantiert, wobei die Resistfilme 370 als Abschirmungen dienen, wodurch der Sourcebereich 367 und der Drainbereich 368 in der polykristallinen Halbleiterschicht 375 gebildet werden. Wenn der TFT ein n-Kanal-Typ ist, kann Phosphor oder Arsen mit einer Konzentration von 5 × 10¹⁴ cm^-2 an statt von Bor implantiert werden. Danach werden die Resistfilme 370 entfernt, wodurch die in Fig. 85 gezeigte Halbleitereinrich tung 350 fertiggestellt wird.

Modifikation

Die Japanische Patentanmeldung Nr. 6-120224 (1994) (Japanische Patentoffenlegung Nr. 7-99207 (1996), im folgenden als Litera turstelle 7 bezeichnet) und die Japanische Patentschrift Nr. 61- 1900 (1986) (im folgenden als Literaturstelle 8 bezeichnet) be schreiben Details der Bedingungen zur Bildung der polykristalli nen Halbleiterschichten, der Gateelektroden, der Gateisolierfil me der TFT in Bezug auf Herstellungsverfahren von IFT. Diese Be dingungen sind auf die Herstellungsverfahren der TFT gemäß der neunzehnten bis vierundzwanzigsten Ausführungsform anwendbar.

Claims

1. Halbleitereinrichtung mit:
einem Halbleiterelement (401) mit einem Polykristall und
einer Codierschaltung (402), die eine elektrische Eigenschaft des Halbleiterelements (401) in ein digitales Signal derart um wandelt, daß der Wert in Ableitung von einer Streuung der Kri stallstruktur des Polykristalls gestreut ist, wodurch ein Code (Cd) erzeugt und ausgegeben wird.

2. Halbleitereinrichtung nach Anspruch 1, weiter mit einer Vergleichsschaltung (403), die den Code (Cd), der von der Codierschaltung (402) ausgegeben ist, als ersten Code betrach tet, einen extern eingegebenen zweiten Code (Co) mit dem ersten Code vergleicht, die Übereinstimmung oder Annäherung zwischen den Codes (Cd, Co) bestimmt und ein vorbestimmtes Signal (En) ausgibt, das das Bestimmungsergebnis anzeigt.

3. Halbleitereinrichtung nach Anspruch 2, weiter mit einer vorbestimmten Schaltung (405), die einen Schaltungsteil enthält, der selektiv als Reaktion auf das vorbestimmte Signal (En) in einen Betriebszustand oder Nicht-Betriebszustand ge langt.

4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, bei der das Halbleiterelement (401) und die Codierschaltung (402) auf einem einzelnen Halbleitersubstrat gebildet sind.

5. Halbleitereinrichtung nach Anspruch 4, bei der die Codier schaltung (402):
eine Umwandlungsschaltung, die eine elektrische Eigenschaft des Halbleiterelements (401) derart in ein digitales Signal umwan delt, daß der Wert in Ableitung von einer Streuung der Kristall struktur des Polykristalls gestreut ist, wodurch ein Code (Cd) erzeugt wird, und
einen Codespeicher, der auf dem einzelnen Halbleitersubstrat ge bildet ist, zum Speichern des durch die Umwandlungsschaltung er zeugten Codes (Cd) in einer nichtflüchtigen Weise und zum Lesen des Codes (Cd) enthält, wodurch derselbe als der Code (Cd) von der Codierschaltung (402) ausgegeben wird.

6. Halbleitereinrichtung nach Anspruch 4 oder 5, weiter mit einer Vergleichsschaltung (403), die auf dem einzelnen Halblei tersubstrat gebildet ist, zum Betrachten des Codes (Cd), der von der Codierschaltung (402) ausgegeben ist, als einen ersten Code, Vergleichen eines extern eingegebenen zweiten Codes (Co) mit dem ersten Code, Bestimmens einer Übereinstimmung oder Annäherung zwischen den Codes (Cd, Co) und Ausgeben eines vorbestimmten Si gnals (En), das das Bestimmungsergebnis anzeigt.

7. Halbleitereinrichtung nach Anspruch 6, weiter mit einer vorbestimmten Schaltung (405), die auf dem einzelnen Halb leitersubstrat gebildet ist und einen Schaltungsteil enthält, der selektiv als Reaktion auf das vorbestimmte Signal (En) in den Betriebszustand oder in den Nicht-Betriebszustand gelangt.

8. Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, bei der
das Halbleiterelement (401) einen MOS-Transistor enthält, wobei zumindest ein Kanalbereich des MOS-Transistors aus einem polykristallinen Halbleiter, der als der Polykristall dient, ge bildet ist, und
wobei die Kanalbreite und Kanallänge des MOS-Transistors derart eingestellt sind, daß sie in dem Bereich von 0,5 bis 10 mal der mittleren Kristallkorngröße des polykristallinen Halbleiters liegen.

9. Halbleitereinrichtung nach einem der Ansprüche 2, 3, 6 oder 7, bei der
das Halbleiterelement (401) einen MOS-Transistor enthält, wobei zumindest ein Kanalbereich des MOS-Transistors aus einem poly kristallinen Halbleiter, der als der Polykristall dient, gebil det ist, und
wobei die Vergleichsschaltung (402)
eine Wobbelschaltung (200), die eine Gatespannung des MOS- Transistors wobbelt,
eine Näherungspegelberechnungsschaltung (199), die einen Nähe rungspegel zwischen dem ersten Code (Cd), der von der Codier schaltung (402) ausgegeben ist, und dem zweiten Code (Co) in dem Vorgang des Wobbelns der Gatespannung berechnet, und
eine Auswertungsschaltung (210) enthält, die bestimmt, ob oder ob nicht ein Näherungspegel, der durch die Näherungspegelberech nungsschaltung (199) berechnet ist, einen Referenzwert über steigt, und ein Signal (VB), das das Bestimmungsergebnis an zeigt, als das vorbestimmte Signal ausgibt.

10. Halbleitereinrichtung nach Anspruch 9, bei der der Referenzwert von außerhalb der Halbleitereinrichtung einge stellt werden kann.

11. Halbleitereinrichtung nach einem der Ansprüche 2, 3, 6 oder 7, bei der
die Vergleichsschaltung (403)
eine Meßschaltung (340), die die elektrische Eigenschaft des Halbleiterelements (401) mißt und den gemessenen Wert als digi tales Signal ausgibt,
ein Datenspeicher (551), der das digitale Signal speichert, eine Codeüberwachungsschaltung (552), die bestimmt, ob oder ob nicht der erste Code eine Schwankung aufweist auf der Basis des digitalen Signals, das von der Meßschaltung ausgegeben ist, und das in dem Datenspeicher (551) gespeicherte digitale Signal mit dem digitalen Signal aktualisiert, das durch eine neue Messung erhalten ist,
eine Codekorrekturschaltung (553), die den ersten Code ausgibt, während der erste Code korrigiert wird, wenn die Codeüberwa chungsschaltung (552) die Schwankung erfaßt, oder ohne Korrektur des Wertes, wenn keine Schwankung erfaßt ist, und
eine Bestimmungsschaltung (554) aufweist, die die Codeausgabe von der Codekorrekturschaltung (553) mit dem zweiten Code ver gleicht, eine Übereinstimmung oder Annäherung zwischen den Codes bestimmt und ein Signal (En), das das Bestimmungsergebnis an zeigt, als das vorbestimmte Signal ausgibt.

12. Halbleitereinrichtung nach Anspruch 11, bei der die Codeüberwachungsschaltung (552) das Vorhanden sein/Nichtvorhandensein der Schwankung bestimmt und das in dem Datenspeicher (551) gespeicherte digitale Signal mit dem digita len Signal, das durch eine neue Messung erhalten ist, nur dann aktualisiert, wenn das digitale Signal, das durch die Meßschal tung (340) erhalten ist, über eine vorbestimmte Anzahl von Mes sungen verschieden ist zu dem digitalen Signal, das in dem Da tenspeicher (551) gespeichert ist.

13. Halbleitereinrichtung nach Anspruch 4 oder 5, bei der das Halbleiterelement (401) einen ersten polykristallinen Dünn filmtransistor (101) enthält und wobei die Halbleitereinrichtung ferner einen statischen RAM ent hält, der auf dem einzelnen Halbleitersubstrat gebildet ist und einen zweiten polykristallinen Dünnfilmtransistor in einer Spei cherzelle enthält.

14. Halbleitereinrichtung nach einem der Ansprüche 1 bis 13, weiter mit
einer CDMA-Codeerzeugungsschaltung (186), die einen CDMA-Code auf der Grundlage des Codes (Cd), der von der Codierschaltung (402) ausgegeben ist, erzeugt,
einer Modulationsschaltung, die ein übertragenes Signal auf der Grundlage des CDMA-Codes moduliert, und
einer Demodulationsschaltung, die ein empfangenes Signal auf der Grundlage des CDMA-Codes demoduliert.

15. Halbleitereinrichtung nach Anspruch 3 oder 7, bei der die vorbestimmte Schaltung (405) eine Kommunikationsschaltung ist, die ein Signal zu einer externen Einrichtung überträgt und von dieser empfängt und die den zweiten Code (Co) empfängt und ihn zu der Vergleichsschaltung (403) überträgt.

16. Halbleitereinrichtung nach Anspruch 15, weiter mit
einem Temperatursensor (271), der die Temperatur des Halbleite relements (401) mißt, und
einem Spannungssensor (272), der eine Stromversorgungsspannung mißt, die an das Halbleiterelement (401) angelegt ist,
wobei die Kommunikationsschaltung einen Temperaturdatenwert, der durch den Temperatursensor (271) mittels einer Messung erhalten ist, und einen Spannungsdatenwert, der durch den Spannungssensor (272) mittels einer Messung erhalten ist, überträgt.

17. Halbleitereinrichtung nach Anspruch 15 oder 16, weiter mit
einer Fehlerbetriebsschaltung (481), die die elektrische Eigen schaft des Halbleiterelements (401) mit einem Eigenschaftsdaten wert vergleicht und einen Fehler davon berechnet, und
einem Fehlerspeicher (482), der den Fehler speichert,
wobei die Kommunikationsschaltung den Eigenschaftsdatenwert emp fängt und ihn zu der Fehlerbetriebsschaltung (481) überträgt, während der in dem Fehlerspeicher (482) gespeicherte Fehler ge lesen und übertragen wird.

18. Halbleitereinrichtung mit
M × N MOS-Transistoren (101), die in der Form einer Matrix von M Zeilen und N Spalten angeordnet sind, wobei M ≧ 2 und N ≧ 1 und zu mindest die Kanalbereiche der M × N MOS-Transistoren (101) aus ei nem polykristallinen Halbleiter gebildet sind,
einer Stromversorgungsleitung, die entweder mit den Sourceelek troden oder den Drainelektroden der M × N MOS-Transistoren (101) verbunden ist,
M Bitleitungen (BL), die den M Zeilen entsprechen, wobei jede der M Bitleitungen (BL) gemeinsam mit den anderen der Sour ceelektroden oder Drainelektroden der N MOS-Transistoren 101, die zu einer entsprechenden der M Zeilen gehören, verbunden ist, und
N Wortleitungen (WL), die den N Spalten entsprechen, wobei jede der N Wortleitungen (WL) gemeinsam mit den Gateelektroden der M Transistoren (101), die zu einer entsprechenden der N Spalten gehören, verbunden ist.

19. Halbleitereinrichtung mit
M × N Widerstandselementen (43), die in der Form einer Matrix von M Zeilen und N Spalten angeordnet sind und Widerstände aufwei sen, die aus einem polykristallinen Halbleiter gebildet sind, wobei M ≧ 2 und N ≧ 1,
M Bitleitungen (BL), die den M Zeilen entsprechen, wobei jede der M Bitleitungen (BL) gemeinsam mit einem ersten Ende der N Widerstandselemente (43), die zu einer entsprechenden der M Zei len gehören, verbunden ist, und
N Wortleitungen (WL), die den N Spalten entsprechen, wobei jede der N Wortleitungen (WL) gemeinsam mit den zweiten Enden der M Widerstandselemente (43), die zu einer entsprechenden der M Zei len gehören, verbunden ist.

20. Halbleitereinrichtung mit
einem Halbleitersubstrat mit einer Hauptoberfläche,
einer Isolierschicht, die selektiv auf der Hauptoberfläche des Halbleitersubstrats gebildet ist,
einem Kondensator, der
eine erste Elektrode, die aus einem polykristallinen Halbleiter gebildet ist und selektiv auf der Isolierschicht gebildet ist,
einen Isolierfilm, der die erste Elektrode bedeckt, und
eine zweite Elektrode, die aus einem polykristallinen Halbleiter gebildet ist und zu der ersten Elektrode über den Isolierfilm hin gewandt ist, aufweist,
einem ersten MOS-Transistor, der
eine Gateelektrode, die aus einem polykristallinen Halbleiter gebildet ist und selektiv auf der Isolierschicht gebildet ist, einen Gateisolierfilm, der die Gateelektrode bedeckt, und
eine polykristalline Halbleiterschicht, die selektiv über der Isolierschicht gebildet ist, aufweist, wobei die polykristalline Halbleiterschicht einen Kanalbereich, der zu der Gateelektrode über den Gateisolierfilm hin weist, und Source-/Drainbereiche, zwischen denen der Kanalbereich liegt, enthält, und
einem zweiten MOS-Transistor, der
einen anderen Gateisolierfilm, der selektiv auf der Hauptober fläche des Halbleitersubstrats gebildet ist,
eine andere Gateelektrode, die aus einem polykristallinen Halb leiter gebildet ist und die auf dem anderen Gateisolierfilm ge bildet ist,
einen anderen Kanalbereich, der selektiv in der Hauptoberfläche des Halbleitersubstrates gebildet ist und zu der anderen Ga teelektrode über den anderen Gateisolierfilm hin weist, und andere Source-/Drainbereiche aufweist, die selektiv in der Hauptoberfläche des Halbleitersubstrates derart gebildet sind, daß der andere Kanalbereich dazwischen liegt.