DE10324611A1

DE10324611A1 - Integrierter Halbleiterspeicher und Verfahren zur Reduzierung von Leckströmen in einem Halbleiterspeicher

Info

Publication number: DE10324611A1
Application number: DE10324611A
Authority: DE
Inventors: Jens Egerer; Helmut Dr. Fischer
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-30
Also published as: US6903423B2; US20040238899A1

Abstract

Es wird vorgeschlagen, in einem integrierten Halbleiterspeicher (HS) mehrere, auf nicht überlappenden Flächenabschnitten angeordnete Teilschaltungsblöcke (SB1, SB2) vorzusehen. Diese weisen jeweils eine Blockversorgungs- (LV) und eine Blockmasseleitung (MV) auf, die einzelne Schaltelemente (SE) der Teilschaltungsblöcke (SB1, SB2) mit einer Spannung versorgen. Jede Blockversorgungs- (LV) und Blockmasseleitung (MV) ist mit einer Chipversorgungs- (GV) und einer Chipmasseleitung (MP) verbunden, die außerhalb der Flächenabschnitte der Teilschaltungsblöcke verlaufen. Zumindest eine Verbindung zwischen der Chipversorgungsleitung (GV) und der Blockversorgungsleitung (LV) zumindest eines Teilschaltungsblocks (SB1, SB2) oder zwischen der Chipmasseleitung (MP) und der Blockmasseleitung (MV) zumindest eines Teilschaltungsblocks (SB1, SB2) ist durch eine Schalteinrichtung (S) trennbar. Es wird ferner ein Verfahren zur Reduktion von Leckströmen in einem Halbleiterspeicher (HS) vorgeschlagen, das abhängig von dem Betriebszustand des Halbleiterspeichers (HS) einzelne Teilschaltungsblöcke des Halbleiterspeichers (HS) von einer Spannungsversorgung trennt oder mit dieser verbindet.

Description

Integrierter Halbleiterspeicher und Verfahren zur Reduzierung von Leckströmen in einem Halbleiterspeicher Die Erfindung betrifft einen integrierten Halbleiterspeicher auf einem Halbleiterchip, umfassend zumindest zwei Teilschaltungsblöcke, die Schaltelemente aufweisen, wobei ein jeder der Teilschaltungsblöcke in einem Betrieb des Halbleiterspeichers durch eine funktionelle Wirkung charakterisiert und die Teilschaltungsblöcke auf einander nicht überlappenden Flächenabschnitten des Halbleiterchips angeordnet sind, umfassend je eine Blockversorgungsleitung und je eine Blockmasseleitung, die innerhalb des Flächenabschnitts eines jeden der zumindest zwei Teilschaltungsblöcken angeordnet und mit Schaltelementen zur Versorgung mit einer Versorgungsspannung verbunden sind, desweiteren umfassend eine Chipversorgungsleitung, die in einem Flächenabschnitt des Halbleiterchips außerhalb der Flächenabschnitte der zumindest zwei Teilschaltungsblöcke angeordnet ist, und die mit zumindest einer ersten Kontaktstelle des Halbleiterchips verbunden ist, wobei die Kontaktstelle zur Anbindung an eine externe Versorgungsleitung ausgebildet ist, umfassend je ein Verbindungselement, daß zwischen die Chipversorgungsleitung und jede der Blockversorgungsleitungen geschaltet ist und ferner umfassend eine Chipmasseleitung, die in einem Flächenabschnitt des Halbleiterchips außerhalb der Flächenabschnitte der zumindest zwei Teilschaltungsblöcke angeordnet ist, und die mit zumindest einer zweiten Kontaktstelle verbunden ist, wobei die Kontaktstelle zur Anbindung an eine externe Masseleitung ausgebildet ist und weiterhin umfassend je ein Verbindungselement, das zwischen die Chipmasseleitung und jede der Blockmasseleitungen geschaltet ist.

Die Erfindung betrifft weiterhin ein Verfahren zur Reduktion von Leckströmen in einem integrierten Halbleiterspeicher, der zumindest zwei Teilschaltungsblöcke sowie eine Spannungsver sorgung umfaßt, wobei die Teilschaltungsblöcke (SB1, SB2) durch eine funktionelle Wirkung charakterisiert sind und der integrierte Halbleiterspeicher sich in einem von mehreren Betriebszuständen befindet.

Während des laufenden Betriebs in einem Speicherbaustein gibt es mehrere Teilschaltungsblöcke, die gerade nicht genutzt werden. Diese Teilschaltungsblöcke sind zumeist in einem bestimmten Bereich des Speicherbausteins angeordnet und durch eine funktionelle Wirkung charakterisiert.

So ist es im allgemeinen von externen Befehlen abhängig, welche funktionelle Teilschaltungsblöcke zu einem gegebenen Zeitpunkt in einem Speicherbaustein aktiv sind. Beispielsweise sind die Schaltungen für Tests des Speicherzellenfeldes nur in einem Testmodus aktiv und nicht während des laufenden Betriebes.

In einem Speicherbaustein moderner Generation warten die einzelnen Teilschaltungsblöcke zudem meist auf einen neuen Befehl. So werden in der sogenannten "Precharge Power Down"-Phase eines Halbleiterspeicherbausteins, bei dem der Halbleiterspeicher auf einen Lese- oder Schreibbefehl wartet, die funktionellen Teilschaltungsblöcke für die Zeilen- bzw. Spaltendekodierung sowie der funktionelle Block für den Datenpfad deaktiviert.

Trotz ihrer logischen Deaktivierung verbrauchen die nicht aktiven Teilschaltungsblöcke eines Halbleiterspeichers einen geringen Strom, der Leckstrom genannt wird und meist in der Größenordnung von wenigen μA liegt. Im sogenannten Standby-Betrieb, in dem nur wenig Schaltungsteile aktiv betrieben werden, steigt der Leckstromanteil im Vergleich zu dem Schaltstromanteil rapide an.

Die Ursache für solche Leckströme hat sowohl technologische Gründe, beispielsweise Verunreinigungen im Halbleitermateri al, wie auch physikalische Gründe. Da ist vor allem die thermische Generierung von Ladungsträgern zu nennen. Bei Strukturgrößen < 100 nm wird erwartet, daß aufgrund dieser Effekte der Leckstrom rapide ansteigt. Zusätzlich kommen bei diesen kleinen Strukturgrößen quantenmechanische Effekte wie beispielsweise Tunnelströme hinzu, die den Leckstrom weiter erhöhen.

Es ist Aufgabe der vorliegenden Erfindung, in einem Halbleiterspeicher eine Anordnung vorzusehen, mit der der Leckstrom reduziert werden kann. Es ist ferner Aufgabe der Erfindung ein Verfahren vorzuschlagen, mit der der Leckstrom reduziert wird.

Diese Aufgaben werden mit den kennzeichnenden Merkmalen der nebengeordneten Patentansprüche 1 und 12 gelöst.

So ist in einem Halbleiter auf einem Chip zumindest ein Verbindungselement zwischen der Chipversorgungsleitung und einer Blockversorgungsleitung zumindest eines Teilschaltungsblocks oder zwischen der Chipmasseleitung und einer Blockmasseleitung zumindest eines Teilschaltungsblocks vorgesehen, das als eine Schalteinrichtung schaltbar ausgebildet ist oder eine Schalteinrichtung aufweist.

Dadurch kann jeder funktionelle Teilschaltungsblock innerhalb eines Halbleiterspeichers von der Chipversorgungsspannung getrennt werden. Ein so getrennter Teilschaltungsblock verursacht keinen weiteren Beitrag zum gesamten Leckstrom der Schaltung. Wird der Teilschaltungsblock benötigt, so läßt er sich über die Schalteinrichtung wieder mit der Chipversorgungsleitung verbinden.

Ein Verfahren zur Reduktion von Leckströmen in einem Halbleiterspeicher zeichnet sich dadurch aus, daß

– zumindest einer der Teilschaltungsblöcke von der Spannungsversorgung des integrierten Halbleiterspeichers getrennt wird, wenn die funktionelle Wikrung des zumindest einen Teilschaltungsblocks für den Betriebszustand, in dem sich der integrierte Halbleiterspeicher befindet, nicht notwendig ist und
– ein von der Spannungsversorgung des integrierten Halbleiterspeicher getrennter Teilschaltungsblock mit der Spannungsversorgung verbunden wird, wenn die funktionelle Wirkung des getrennten Teilschaltungsblocks für den Betriebszustand, in dem sich der integrierte Halbleiterspeicher befindet, notwendig ist.

Dadurch reduziert sich der gesamte Leckstrom des Halbleiterspeichers um den Beitrag des abgeschalteten Teilschaltungsblocks.

Ausgestaltungsformen der Erfindung ergeben sich aus den Unteransprüchen.

In einer Ausgestaltung der Erfindung sind die Kontaktstellen als Bondpads auf der Oberfläche des Halbleiterspeicher ausgebildet. Diese können mit einer außerhalb des Chip befindlichen Leitung verbunden sein, die mit einem Potential beaufschlagt ist. Dadurch wird der Halbleiterspeicher mit einer Betriebsspannung versorgt.

In einer weiteren vorteilhaften Weiterbildung der Erfindung ist die Schalteinrichtung mit einer Transformationsvorrichtung verbunden, mit der eine Chipversorgungsspannung des Halbleiterspeichers auf eine Blockversorgungsspannung zumindest eines Teilschaltungsblocks umgesetzt wird. Dies ist dann von Vorteil, wenn verschiedene Versorgungsspannungen für Teilschaltungsblöcke des integrierten Halbleiterspeichers benötigt werden. So wird der Halbleiterspeicher mit einer Chipversorgungsspannung versorgt und die einzelnen Teilschaltungsblöcke mit einer Blockversorgungsspannung, die durch die Transformationsvorrichtung bereitgestellt wird. Diese wird wiederum von der Chipversorgungsspannung versorgt.

Mit dieser Transformationsvorrichtung wird somit die Chipversorgungsspannung je nach Bedarf des funktionellen Teilschaltungsblocks in eine Blockversorgungsspannung umgewandelt.

Durch die Schalteinrichtung ist die Transformationsvorrichtung von der Chipversorgungsspannung trennbar.

Es ist besonders vorteilhaft, wenn der Halbleiterspeicher eine Anordnung aufweist, die mit Signalausgängen eines abschaltbaren, funktionellen Teilschaltungsblocks verbunden ist. Mit dieser Anordnung werden die Signalausgänge des funktionellen Teilschaltungsblocks während eines Zustandes der Trennung der Blockversorgungs- oder Blockmasseleitung des Teilschaltungsblocks von der Chipversorgungs- oder Chipmasseleitung, in einem definierten Zustand gehalten. Somit lassen sich Fehlerfunktionen vermeiden, die durch einen undefinierten Zustand der Ausgänge des abgeschalteten Teilschaltungsblock auftreten können.

In diesem Zusammenhang ist es zweckmäßig, wenn diese Anordnung mit der Chipversorgungsleitung und der Chipmasseleitung verbunden ist.

In einer weiteren Ausgestaltung der Erfindung weist ein Teilschaltungsblock mehrere Betriebszustände auf und ist mit einer Speichereinrichtung verbunden, in die der Betriebszustand des Teilschaltungsblocks vor einer Trennung von der Versorgungsspannung abgelegt ist, so daß dieser Betriebszustand des Teilschaltungsblock nach einer erneuten Verbindung an die Spannungsversorgung wiederherstellbar ist. Somit lassen sich vor einer Trennung interne Parameter und Einstellungen des Teilschaltungsblocks in einer Speichereinrichtung ablegen und nach einer erneuten Verbindung wiederherstellen. Damit bleibt der jeweils letzte Zustand des Teilschaltungsblocks erhalten, und eine Fehlfunktion nach einer Aktivierung des Teilschaltungsblocks wird vermieden.

In einer speziellen Ausführungsform ist die Speichereinrichtung als Speicherregister ausgebildet.

Es ist vorteilhaft, zumindest einen funktionellen Teilschaltungsblock als Test-Teilschaltungsblock zum Testen von Teilschaltungsblöcken des Halbleiterspeichers auf korrekte Funktion auszubilden. Dieser wird nur während des Testzyklus des Halbleiterspeichers aktiviert und bleibt ansonsten in einem deaktivierten und von der Chipversorgungsleitung oder der Chipmasseleitung getrennten Zustand.

Besonders zweckmäßig ist es, eine Einrichtung vorzusehen, die abhängig von einem Betriebszustand des integrierten Halbleiterspeicher eine Aktivierung bzw. Deaktivierung von der Versorgungsspannung trennbarer Teilschaltungsblöcke durchführt, wobei die Einrichtung mit der Schalteinrichtung verbunden ist. Die Aktivierung bzw. Deaktivierung erfolgt durch Steuerung des Schalteinrichtung mittels der Einrichtung.

Es ist dann besonders vorteilhaft, wenn der Betriebszustand des Halbleiterspeichers durch ein an die Einrichtung gesendetes Kommando vorgegeben ist und die Einrichtung als Kommandodekoder zur Dekodierung des gesendeten Kommandos ausgebildet ist. Dies ist allein deshalb besonders zweckmäßig, da der Betriebszustand des integrierten Halbleiterspeichers meist von externen Befehlen abhängt. Somit kann ein Kommandodekoder, der externe Befehle verarbeitet, in einfacher Weise eine Entscheidung hinsichtlich nicht benötigter Teilschaltungen des integrierten Halbleiterspeichers in einem bestimmten Betriebsmodus treffen.

Eine Weiterbildung der Erfindung ist durch eine Kontrolleinrichtung gegeben, die mit der Schalteinrichtung verbunden ist. Mittels der Kontrolleinrichtung ist eine zeitliche und logische Steuerung des Schaltvorgangs möglich, so daß für einen Betriebszustand des integrierten Halbleiterspeicher alle notwendigen Teilschaltungsblöcke in einem definierten und ak tiven bzw. funktionsfähigen Betriebszustand sind. Somit können über die Kontrolleinrichtung je nach Bedarf funktionelle Teilschaltungsblöcke des Halbleiterspeichers aktiviert bzw. deaktiviert werden, um somit den Leckstrom zu reduzieren. Insgesamt kann so der Strombedarf deutlich gesenkt werden.

Eine Weiterbildung des erfindungsgemäßen Verfahrens ergibt sich, wenn bei einem Wechsel des Betriebszustandes des integrierten Halbleiterspeichers in einen neuen Betriebszustand, abhängig von dem Wechsel Teilschaltungsblöcke, die für den geänderten Betriebszustand notwendig oder nicht notwendig sind, vor der Änderung des Betriebszustandes des integrierten Halbleiterspeichers (HS) mit der Spannungsversorgung des integrierten Halbleiterspeichers (HS) verbunden oder von dieser getrennt werden.

Dies erlaubt bei Bedarf für einen Betriebszustand nicht benötigte Teilschaltungsblöcke des integrierten Halbleiterspeichers abzuschalten und so den Leckstrom zu reduzieren. Gleichzeitig bleibt ein funktionsfähiger Zustand des Halbleiterspeichers erhalten.

Es ist zweckmäßig, wenn die Änderung des Betriebszustandes des integrierten Halbleiterspeichers durch ein Kommando erfolgt, daß an den Halbleiterspeicher gesendet wurde.

In einer vorteilhaften Ausgestaltung des Verfahrens ist ein Betriebsmodus des integrierten Halbleiterspeichers ein Testmodus, in dem zumindest ein Teilschaltungsblock zum Testen des Halbleiterspeichers (HS) auf korrekte Funktion mit der Spannungsversorgung des integrierten Halbleiterspeichers verbunden wird.

Eine Weiterbildung ist durch eine Speicherung des letzen Betriebszustandes eines Teilschaltungsblocks, welche mehrere Betriebszustände aufweist, vor einer Trennung von der Versorgungsspannung sowie einer Wiederherstellung dieses Betriebs zustandes nach einer erneuten Verbindung gegeben. Fehlfunktionen werden somit vermieden.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren detailliert erläutert. Es zeigen:
1: Ein Ausführungsbeispiel der Anordnung
2: Eine Weiterbildung der Anordnung
3: Ein Ausführungsbeispiel des Verfahrens
1 zeigt einen Halbleiterspeicher HS auf einem Chip aus einem Halbleitermaterial mit zwei hier dargestellten Teilschaltungsblöcken SB1 und SB2. Die beiden Teilschaltungsblöcke besitzen eine funktionelle Wirkung innerhalb des Halbleiterspeichers und sind räumlich getrennt auf dem Chip in zwei Teilbereichen untergebracht. Ferner stehen sie mit weiteren nicht gezeigten funktionellen Teilschaltungsblöcken sowie untereinander in Verbindung.
Die funktionellen Teilschaltungsblöcke SB1 und SB2 weisen einzelne, den Teilschaltungsblöcken zugeordnete Schaltelemente SE auf, von denen hier je drei gezeigt sind. Diese sind ebenfalls untereinander verbunden und in dem Flächenabschnitt des Teilschaltungsblocks untergebracht, dem sie angehören. Das Zusammenspiel all dieser Schaltelemente SE erzeugt die funktionelle Wirkungsweise des Teilschaltungsblocks. Anders ausgedrückt bildet die Fläche der Schaltelemente, die miteinander verbunden sind, um eine funktionelle Wirkung zu erreichen die Fläche des Teilschaltungsblocks.
Die hier gezeigten Schaltelemente sind mit einer Blockversorgungsleitung LV und mit einer Blockmasseleitung MV verbunden. Beide Leitungen verlaufen ebenfalls innerhalb des Teilschaltungsblocks SB1 bzw. SB2, und sind Teil des Blockes. Die Blockleitungen verschiedener funktioneller Teilschaltungsblöcke sind räumlich getrennt.
Natürlich sind auch die Teilschaltungsblöcke SB1, SB2 untereinander über der Übersichtlichkeit halber nicht gezeigte Signalleitungen verbunden, wobei die hier verwendete funktionelle Wirkung dahingehend definiert ist, daß die Elemente SE des Teilschaltungsblocks gemeinsam aktiviert sein müssen oder betrieben werden, um die Funktion des Teilschaltungsblocks zu erfüllen. Können einzelne Elemente deaktiviert, also abgeschaltet oder von einer Stromversorgung getrennt werden, so gehören sie nicht zu einem Teilschaltungsblock, wenn dieser auch ohne die abgeschalteten Elemente seine Funktion erfüllt. So gehören Schaltelemente, die zum Testen von Bit- oder Wortleitungen verwendet werden, nicht zu dem Teilschaltungsblock Bit- oder Wortleitung, wenn sie nur während eines Testmodus des Halbleiterspeichers verwendet werden.
Ferner bilden die Schaltelemente der Bit- bzw. Wortleitung die ebenfalls eigenen funktionellen Teilschaltungsblöcke eines Bitleitungsblocks bzw. Wortleitungsblocks, da sie in einigen Betriebsmodi, beispielsweise beim Testen eines Kommandodekoders des Halbleiterspeichers oder der „Pre-Charge Power Down" Phase nicht benötigt werden. Somit lassen sich Schaltelemente SE in vorteilhafterweise zusammenfassen und zu Teilschaltungsblöcken SB1, SB2 ausbilden, die durch ihre funktionelle Wirkung charakterisiert sind.
Ein funktioneller Teilschaltungsblock ist daher beispielsweise ein Testschaltungsblock zum Testen anderer Teilschaltungsblöcke des integrierten Halbleiterspeichers auf korrekte Funktion. Je ein weiterer funktioneller Teilschaltungsblock ist die Ansteuerung der Bit- oder der Wortleitung, also die Bit- oder Wortdekodierung für die einzelnen Speicherzellen. Wieder einen anderen funktionellen Teilschaltungsblock stellt der sogenannte Datenpfad dar.
Ein Betriebszustand des Halbleiterspeichers HS ist ebenfalls durch eine funktionelle Wirkung charakterisiert, die sich als Summe aller für diesen Betriebszustand notwendigen funktionellen Wirkungen der Teilschaltungsblöcke ergibt. Anders ausgedrückt werden in einem Testbetriebszustand des Halbleiterspeichers, in dem der Befehlsdekoder getestet wird, die funktionellen Wirkungen der Teilschaltungsblöcke Bitleitung bzw. Wortleitung nicht benötigt.
Der Halbleiterspeicher HS weist auf seinem Chip ferner eine Chipmasseleitung MP, sowie eine Chipversorgungsleitung GV auf, die nicht Teil eines einzelnen funktionellen Teilschaltungsblocks sind. Beide Leitungen GV und MP sind mit Kontaktstellen BP1 bzw. BP2 verbunden. Die Kontaktstellen BP1 und BP2 sind als Bondpads auf der Oberfläche des Chips ausgebildet. An die Pads sind Leitungen gebondet, die den Chip mit einem Versorgungspotential auf der Chipversorgungsleitung GV und mit einem Massepotential auf der Chipmasseleitung MP beaufschlagen. Diese Verbindungen führen daher während des Betriebs die Spannungsversorgung für den gesamten Chip.
Die Chipmasseleitung MP weist ein Verbindungselement V zu der Blockmasseleitung MV eines jeden Teilschaltungsblock SB1 bzw. SB2 auf. Damit ist jede Blockmasseleitung in diesem Beispiel mit der Chipmasseleitung verbunden.
Die Blockversorgungsleitung LV des funktionellen Teilschaltungsblocks SB2 ist direkt über das Verbindungselement V mit der Chipversorgungsleitung GV verbunden. Die Blockversorgungsleitung LV des Teilschaltungsblock SB1 ist über das Verbindungselement V, das einen Schalter S enthält, mit der Chipversorgungsleitung GV verbunden.
Das Verbindungselement V, das mit der Blockversorgungsleitung LV des Teilschaltungsblock SB1 gekoppelt ist, ist weiterhin mit einer Dekodiereinrichtung DEK verbunden, das seinerseits eine Verbindung zu einer Kontaktstelle BP3 aufweist. Die Kontaktstelle BP3 ist ebenfalls als Bondpad ausgebildet.
Die Chipversorgungsleitung GV und Chipmasseleitung MP versorgen bei geschlossenem Schalter S die beiden Teilschaltungsblöcke SB1 und SB2 mit einer Spannung über die jeweiligen Blockversorgungs- bzw. Blockmasseleitungen. Somit versorgen die Chipversorgungs- GV bzw. Chipmasseleitung MP alle funktionellen Teilschaltungsblöcke SB1, SB2, während die Blockversorgungs- LV bzw. Blockmasseleitungen MV nur die Schaltelemente SE des jeweiligen funktionellen Teilschaltungsblock SB1 bzw. SB2 versorgen.
Um den Schalter S zu öffnen, wird ein Kommandosignal zum Trennen des Teilschaltungsblocks SB1 von der Versorgungsspannung über das Bondpad BP3 an die Dekodiereinrichtung DEK gesendet. Diese empfängt das Signal, wertet es aus und öffnet daraufhin den Schalter S des Verbindungselements V.
Ist der Schalter S geöffnet, wird der funktionelle Block SB1 von der Chipversorgungsleitung und damit von seiner Spannungsversorgung getrennt. Die darin enthaltenen Schaltelemente SE sind von der Spannungsversorgung getrennt. Somit erzeugt dieser keinen Leckstrom mehr. Der Schalter S wird immer dann geöffnet, wenn der Schaltungsblock SB1 zum Betrieb des Halbleiterspeichers nicht benötigt wird.
2 zeigt einen Ausschnitt eines funktionellen Teilschaltungsblocks des Halbleiterspeichers HS. Gleiche Elemente tragen gleiche Bezugszeichen, wobei auf eine erneute Erläuterung verzichtet wird.
Eine Chipversorgungsleitung GV ist mit einer Chipversorgungsspannung beaufschlagt. Die Chipversorgungsleitung GV ist mit dem Schalter Sverbunden, der als MOS-Transistor ausgebildet ist. Der Drain-Kontakt des MOS-Transistors S führt zu einer Transformationsvorrichtung ST. Die Transformationsvorrichtung ST ist Teil des funktionellen Teilschaltungsblocks und setzt die Chipversorgungsspannung auf der Leitung GV in die von den Elementen des Teilschaltungsblocks geforderte Blockversorgungsspannung auf der Blockversorgungsleitung LV um.
Die Blockversorgungsleitung LV ist mit der Schaltungslogik TC verbunden. Die Schaltungslogik TC ist eine Testschaltung zum Testen verschiedener weiterer funktioneller Teilschaltungsblöcke des Halbleiterspeichers und besteht ihrerseits aus nicht gezeigten einzelnen Schaltelementen. Die Schaltungslogik TC ist ferner mit der Blockmasseleitung MV verbunden, die wiederum mit der Chipmasseleitung MP verbunden ist.
Die Schaltungslogik TC weist mehrere Signalausgänge auf, die mit einer Schaltmatrix AM verbunden sind. Die Schaltmatrix AM ist nicht Teil des funktionellen Teilschaltungsblocks, da die Matrix zur Versorgung direkt mit der Chipversorgungsleitung GV und der Chipmasseleitung MP verbunden ist. Die Ausgänge A der Schaltmatrix AM führen zu weiteren hier nicht gezeigten funktionellen Teilschaltungsblöcken des Halbleiterspeichers.
Der Halbleiterspeicher weist desweiteren einen Controller C auf. Zur Versorgung ist der Controller C direkt mit der Chipversorgungs und Chipmasseleitung verbunden. Ferner ist er mit dem Gate-Kontakt des Schalttransistors S zur Steuerung des Schaltvorgangs, der Schaltmatrix AM verbunden. Der Controller ist außerdem mit einem Befehlsdekoder DEK und mit einer Speichereinrichtung SP verbunden. Die Speichereinrichtung SP ist ihrerseits mit dem Teilschaltungsblock TC derart verbunden, daß sie interne Parameter des Teilschaltungsblocks TC, die für einen Betriebszustand notwendig sind, in einem Speicher ablegen und diese bei Bedarf wieder in den Teilschaltungsblock übertragen kann Dazu weist sie eine hier nicht gezeigte Mittel auf, mittels der sie die internen Betriebsparameter lesen und wieder übertragen kann.
Der Speicher der Einrichtung SP ist als einfaches Register ausgebildet. Die Speichereinrichtung SP kann ihrerseits nicht abgeschaltet werden, sondern ist in allen Betriebszuständen des Halbleiterspeichers HS mit der Chipversorgungsspannung verbunden. Denkbar ist aber auch ein nichtflüchtiger Speicher als Teil der Speichereinrichtung SP.
In einem Testbetriebsmodus ergibt sich die Versorgungsspannung als Differenz zwischen dem Chipversorgungspotential auf der Chipversorgungsleitung GV und der Chipmasseleitung MP. Diese Versorgungsspannung wird in dieser Betriebsart bei geschlossenem Schalter S durch die Transformationsvorrichtung ST in eine Blockversorgungsspannung umgewandelt und dem Teilschaltungsblock TC zugeführt. In einem Testbetriebsmodus wird der Teilschaltungsblock TC benötigt und generiert Testsignale, die an seinen Signalausgängen anliegen. Die Testsignale werden über die Schaltmatrix AM von den mit den Ausgängen der Matrix AM verbundenen Teilschaltungsblöcken des Halbleiterspeichers HS empfangen und ausgewertet. Dadurch werden die einzelnen Blöcke auf korrekte Funktion getestet.
Erhält der Befehlsdekoder DEK ein Kommando zu einem Wechsel in einen anderen Betriebszustand, in der der Teilschaltungsblock TC nicht notwendig ist, führt dies zu einer Abschaltung des Teilschaltungsblocks TC. Dazu sendet der Befehlsdekoder DEK nach einer Auswertung des Kommando an die Kontrolleinrichtung C ein Kommando. Diese aktiviert die Speichereinrichtung SP, welche die internen Parameter des Block TC liest und in ihrem Register ablegt. Anschließend schaltet die Kontrolleinrichtung C mittels der Schaltmatrix AM die Signalausgänge der Schaltungslogik TC auf definierte Zustände. Damit kommt es nicht zu einer Fehlfunktion in dem mit den Signalausgängen verbundenen Teilschaltungsblöcken. Als letztes öffnet sie den Schalter S, indem sie das Gate des Transistors auf ein Potential legt, durch das der Transistor in einen nichtleitenden Zustand übergeht.
Die Schaltungslogik TC ist nun nicht nur logisch von den restlichen Teilschaltungsblöcken des Halbleiterspeichers, sondern auch physikalisch von der Stromversorgung des Halbleiterspeichers getrennt und erzeugt somit keinen Leckstrom mehr.
Wird der Teilschaltungsblock bzw. die Schaltungslogik TC durch einen weiteren Wechsel des Betriebszustandes des Halbleiterspeichers erneut benötigt, so wird ein Signal zur Aktivierung von dem Befehlsdekoder DEK an die Kontrolleinrichtung C gesandt. Diese schließt den Schalter S, indem sie das Gate des MOS-Transistors auf ein Potential zieht, mit dem der Transistor leitend wird. Dadurch liegt an der Schaltungslogik TC erneut ein lokaler Versorgungsstrom in der Blockversorgungsleitung LV an. Anschließend werden die Parameter in dem Register der Speichereinrichtung SP wieder in den Teilschaltungsblock TC geladen. In einem letzten Schritt schaltet die Kontrolleinrichtung C die Ausgänge A der Schaltmatrix AM wieder auf die Ausgänge des Schaltblocks TC.
In diesem Zusammenhang ist es sicherlich denkbar, den MOS-Transistor S nicht zwischen Chipversorgungsleitung GV und Transformationsvorrichtung ST anzubringen, sondern zwischen Transformationsvorrichtung ST und Teilschaltungsblock TC. Dann ist die Transformationsvorrichtung nicht Bestandteil des funktionellen Teilschaltungsblocks. Alternativ kann der Schalter S auch zwischen der Blockmasseleitung MV und der Chipmasseleitung MP angebracht sein. Insgesamt wird dadurch mittels des Schalters S ein funktioneller Teilschaltungsblock von der Chipversorgungsspannung getrennt.
Da in einem modernen Halbleiterspeicher der Betriebszustand meist von externen Befehlen abhängig ist, kann durch den in 2 gezeigten Befehlsdekoder DEK, der externe Befehle decodiert und entsprechend weiterleitet, einzelne funktionellen Teilschaltungsblöcke je nach Bedarf aktiviert bzw. deaktiviert werden. Dazu ist dieser mit den schaltbaren Verbin dungselementen V gekoppelt, die die jeweiligen Blockversorgungs oder Blockmasseleitungen mit der Chipversorgungs- oder Chipmasseleitung verbindet.
Der Befehlsdekoder erhält den Befehl zu einem Wechsel oder einer Änderung des Betriebszustandes und analysiert diesen. Nach der Analyse entscheidet er inwieweit nicht mehr benötigte Teilschaltungen abgeschaltet werden können, um den Stromverbrauch zu reduzieren An diese wird dann das Signal zur Abschaltung gesendet.
Der dieses Signal empfangender Kontroller C ist insofern sinnvoll, um ausreichend Zeit für das fehlerfreie Aktivieren bereitzustellen, beziehungsweise in geeigneter Weise den Teilschaltungsblock zu deaktivieren. So kann er auch einen Speicher, im einfachsten Fall ein Register aufweisen, in dem der abzuschaltende Teilschaltungsblock seine Betriebsparameter für den letzten Zustand vor der Abschaltung abspeichert. Der Kontroller liest den Betriebszustand des Teilschaltungsblock aus, speichert die Werte und trennt diesen dann von der Spannungsversorgung.
Wird der Teilschaltungsblock erneut benötigt, verbindet der Kontroller C ihn mit der Spannungsversorgung, und setzt den Block in den Betriebszustand zurück, in dem sich der Teilschaltungsblock vor der Trennung befunden hat. Erst dann gibt der Kontroller den Teilschaltungsblock frei, so daß er seine Funktion aufnehmen kann.
Die Schaltmatrix AM ist im allgemeinen als Gatter ausgebildet und in einem einfachen Fall durch NAND- bzw. NOR-Gatter ausgebildet. Natürlich ist es denkbar, die Schaltmatrix AM nicht mit der Chipversorgungsleitung, sondern mit der Blockversorgungsleitung zu verbinden. Es muß jedoch sichergestellt sein, daß die Schaltmatrix nicht ausgeschaltet wird, damit kein undefinierter Zustand der Ausgänge des Schaltblocks TC vorliegt.
Als Versorgungs- bzw. Masseleitungen wird ein Metall verwendet. Es ist möglich für Blockleitungen und Chipleitungen die gleichen bzw. verschiedene Materialien, wie Kupfer, Aluminium Gold oder andere Verbindungen zu verwenden. Der erfindungsgemäße Übergang zwischen einer Chipversorgungs, bzw. Chipmasseleitung und einer Blockversorgungs bzw. Blockmasseleitung ist an der Stelle auf dem Chip gegeben, an die ein Schalter eingesetzt werden könnte, um einzelne Elemente, die untereinander in einem funktionellen Zusammenhang stehen, von einer Versorgungsspannung zu trennen. Die einzelnen Elemente bilden wiederum den funktionellen Teilschaltungsblock.
Der Schalter S ist hier als einfacher MOS-Transistor ausgebildet. Ebenso denkbar sind Bipolartransistoren oder andere Arten von FETs. Der restliche Leckstrom ist nur durch den Schalter S gegeben, der entsprechend ausgebildet ist, um nur einen sehr kleinen Leckstrom zu erzeugen.
3 zeigt ein Beispiel für ein erfindungsgemäßes Verfahren, wie es in einem Halbleiterspeicher der oben beschriebenen Art stattfinden kann. Ein Kommandodekoder erhält einen externen Befehl 1 zur Änderung des Betriebszustands des Halbleiterspeichers. Nach der Dekodierung analysiert er in einem Schritt 2, ob aktive und mit Strom versorgte Teilschaltungsblöcke vorliegen, die für den neuen Betriebszustand nicht mehr benötigt werden.
Ist dies der Fall, so wird als nächstes in Schritt 3 geprüft, ob eine Notwendigkeit besteht, den letzten Zustand vor einer Trennung zu sichern. Trifft dies zu, so werden die Parameter, die für diesen Betriebszustand notwendig sind aus dem Teilschaltungsblock gelesen 4 und in einem Register abgelegt 5. Anschließend wird der Teilschaltungsblock in Schritt 6 deaktiviert. Dazu werden eventuell die Ausgänge des Teilschaltungsblock in einen ungefährlichen, definierten Zustand ge bracht und der Teilschaltungsblock von der Spannungsversorgung getrennt.
So dann wird geprüft, ob eine für den neuen Betriebszustand des Halbleiterspeichers eine Aktivierung eines bislang deaktivierten Teilschaltungsblock notwendig ist. Ist das zutreffend, wird in Schritt 8 analysiert, ob den zu aktivierenden Teilschaltungsblock eine Wiederherstellung des letzten Zustands vor seiner Trennung notwendig ist.
Ist ein solches Ergebnis negativ, so wird der deaktivierte Teilschaltungsblock in Schritt 10 aktiviert, indem er mit der Spannungsversorgung verbunden und seine Ausgänge vom definierten Zustand getrennt werden. Andernfalls muß nach einer Verbindung an die Spannungsversorgung der letzte Zustand aus dem Register gelesen 9 und in den Teilschaltungsblock übertragen werden 11. Erst wenn der Zustand des Teilschaltungsblock stabil ist, wird der definierte Zustand der Ausgänge aufgehoben, in dem die Schaltmatrix wieder auf die Ausgänge des Teilschaltungsblocks geschaltet wird.
Das Verfahren kann für alle Teilschaltungsblöcke wiederholt werden. Es kann somit sequentiell, aber auch parallel erfolgen, in dem alle Teilschaltungsblöcke gleichzeitig bearbeitet werden. Dieses Vorgehen spart zudem viel Zeit. Außerdem ist es möglich, die Reihenfolge einzelner Schritte, insbesondere der Analyseschritte 2 und 7 vertauscht werden.

(HS): Halbleiterspeicher
(SB1, SB2): funktionelle Teilschaltungsblöcke
(SE): Schaltelemente
(LV): Blockversorgungsleitung
(MV): Blockmasseleitung
(GV): Chipversorgungsleitung
(MP): Chipmasseleitung
(V): Verbindung
(BP): Kontaktstelle
(S): Schalteinrichtung
(ST): Transformationsvorrichtung
(AM): Schaltmatrix
(C): Kontroller
(TC): Schaltungslogik
(DEC): Kommandodekoder
(SP): Speichereinrichtung
(1...11): Verfahrensschritte

Claims

Integrierter Halbleiterspeicher (HS) auf einem Halbleiterchip, umfassend: – zumindest zwei Teilschaltungsblöcke (SB1, SB2) mit Schaltelementen (SE), wobei ein jeder der Teilschaltungsblöcke (SB1, SB2) in einem Betrieb des integrierten Halbleiterspeichers (HS) durch eine funktionelle Wirkung charakterisiert ist und die Teilschaltungsblöcke auf einander nicht überlappenden Flächenabschnitten des Halbleiterchips angeordnet sind; – je eine Blockversorgungsleitung (LV) und je eine Blockmasseleitung (MV), die innerhalb des Flächenabschnitts eines jeden der zumindest zwei Teilschaltungsblöcken (SB1, SB2) angeordnet und mit Schaltelementen (SE) zur Versorgung mit einer Versorgungsspannung gekoppelt sind; – eine Chipversorgungsleitung (GV), die in einem Flächenabschnitt des Halbleiterchips außerhalb der Flächenabschnitte der zumindest zwei Teilschaltungsblöcke angeordnet und mit zumindest einer ersten Kontaktstelle (BP1) des Halbleiterchips verbunden ist, wobei die Kontaktstelle (BP1) zur Anbindung an eine externe Versorgungsleitung ausgebildet ist; – je ein Verbindungselement (V), das zwischen der Chipversorgungsleitung (GV) und jeder der Blockversorgungsleitungen (LV) der Teilschaltungsblöcke (SB1, SB2) geschaltet ist; – mit einer Chipmasseleitung (MP), die in einem Flächenabschnitt des Halbleiterchips außerhalb der Flächenabschnitte der zumindest zwei Teilschaltungsblöcke angeordnet ist und die mit zumindest einer zweiten Kontaktstelle (BP2) des Halbleiterchips verbunden ist, wobei die Kontaktstelle (BP2) zur Anbindung an eine externe Masseleitung ausgebildet ist; – je ein Verbindungselement (V), das zwischen der Chipmasseleitung und jeder der Blockmasseleitungen der Teilschaltungen (SB1, SB2) geschaltet ist; dadurch gekennzeichnet, dass zumindest eines der Verbindungselemente (V) zwischen der Chipversorgungsleitung (GV) und der Blockversorgungsleitung (LV) zumindest eines Teilschaltungsblocks (SB1, SB2) oder zwischen der Chipmasseleitung (MP) und der Blockmasseleitung (MV) zumindest eines Teilschaltungsblocks (SB1, SB2) als eine Schalteinrichtung (S) schaltbar ausgebildet ist.
Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Schalteinrichtung (S) mit einer Transformationsvorrichtung (ST) verbunden ist, durch die eine Chipversorgungsspannung des Halbleiterspeichers (HS), auf eine Blockversorgungsspannung zumindest eines Teilschaltungsblocks (SB1, SB2) umgesetzt wird.
Halbleiterspeicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Schalteinrichtung (S) als MOS-Transistor ausgebildet ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kontaktstellen (BP) als Bondpads auf einer Oberfläche des Halbleiterspeichers (HS) ausgebildet sind.
Halbleiterspeicher nach einem der Ansprüche 1 bis 4, gekennzeichnet, durch eine Anordnung (AM), die mit Ausgängen zumindest eines Teilschaltungsblocks (SB1, SB2) verbunden ist und die die Signalausgänge des Teilschaltungsblocks (SB1, SB2) während des Zustandes der Trennung der Blockversorgungs- oder Blockmasseleitung des Teilschaltungsblocks (SB1, SB2) von der Chipversorgungs- oder Chipmasseleitung, in einem definierten Zustand hält.
Halbleiterspeicher nach Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Teilschaltungsblock (SB1, SB2) mehrere Betriebszustände aufweist und mit einer Speichereinrichtung verbunden ist, die in einem Flächenabschnitt des Halbleiterchips angeordnet ist und in die der Betriebszustand des Teilschaltungsblocks (SB1, SB2) vor einer Trennung von der Versorgungsspannung abgelegt ist, so daß dieser Betriebszustand des Teilschaltungsblock (SB1, SB2) nach einer erneuten Verbindung an die Spannungsversorgung wiederherstellbar ist.
Halbleiterspeicher nach einem der Anspruch 6, dadurch gekennzeichnet, dass die Speichereinrichtung als Register ausgebildet ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zumindest ein Teilschaltungsblock (SB1) als Test-Teilschaltungsblock (TC) zum Testen der Teilschaltungsblöcke des Halbleiterspeichers (HS) auf korrekte Funktion ausgebildet ist.
Halbleiterspeicher nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Einrichtung zur von einem Betriebszustand des integrierten Halbleiterspeicher (HS) abhängigen Aktivierung bzw. Deaktivierung von der Versorgungsspannung trennbarer Teilschaltungsblöcke (SB1, SB2), wobei die Einrichtung mit der Schalteinrichtung (S) verbunden ist.
Halbleiterspeicher nach Anspruch 9, dadurch gekennzeichnet, dass der Betriebszustand des Halbleiterspeichers durch ein an die Einrichtung gesendetes Kommando vorgegeben ist und die Einrichtung als Kommandodekoder zur Dekodierung der gesendeten Kommandos ausgebildet ist.
Halbleiterspeicher nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass eine Kontrolleinrichtung vorgesehen ist, die mit der Schalteinrichtung (S) verbunden ist und die den Schaltvorgang zeitlich und logisch steuert, so daß alle, für einen Betriebszustand des integrierten Halbleiterspeicher (HS) notwendigen Teilschaltungsblöcke in einem definierten und aktiven Betriebszustand sind.
Verfahren zur Reduktion von Leckströmen in einem integrierten Halbleiterspeicher (HS), der zumindest zwei Teilschaltungsblöcke (SB1, SB2) sowie eine Spannungsversorgung zur Versorgung der Teilschaltungsblöcke (SB1, SB2) umfasst, wobei die Teilschaltungsblöcke (SB1, SB2) durch eine funktionelle Wirkung charakterisiert sind und der Halbleiterspeicher (HS) sich in einem von mehreren Betriebszuständen befindet, dadurch gekennzeichnet, dass – zumindest einer der Teilschaltungsblöcke (SB1, SB2) von der Spannungsversorgung des integrierten Halbleiterspeichers (HS) getrennt wird, wenn die funktionelle Wirkung des zumindest einen Teilschaltungsblock für den Betriebszustand, in dem sich der integrierte Halbleiterspeicher (HS) befindet, nicht notwendig ist; – ein von der Spannungsversorgung des integrierten Halbleiterspeicher (HS) getrennter Teilschaltungsblock (SB1, SB2) mit der Spannungsversorgung verbunden wird, wenn die funktionelle Wirkung des getrennten Teilschaltungsblock für den Betriebszustand, in dem sich der integrierte Halbleiterspeicher befindet, notwendig ist.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass bei einem Wechsel des Betriebszustandes des integrierten Halbleiterspeichers in einen neuen Betriebszustand, abhängig von der Art des Wechsels Teilschaltungsblöcke (SB1, SB2), die für den neuen Betriebszustand notwendig oder nicht notwendig sind, vor der Änderung des Betriebszustandes des integrierten Halbleiterspeichers (HS) mit der Spannungsversorgung des integrierten Halbleiterspeichers (HS) verbunden oder von dieser getrennt werden.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Änderung des Betriebszustandes durch ein Kommando erfolgt, daß von dem integrierten Halbleiterspeicher (HS) empfangen wurde.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass ein Betriebsmodus des integrierten Halbleiterspeichers (HS) ein Testmodus ist, in dem zumindest ein Teilschaltungsblock zum Testen des Halbleiterspeichers (HS) auf korrekte Funktion mit der Spannungsversorgung des integrierten Halbleiterspeichers verbunden wird.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der letzte Betriebszustand eines Teilschaltungsblocks, der mehrere Betriebszustände aufweist, vor einer Trennung von der Versorgungsspannung in einer Speichereinrichtung abgelegt und nach einer erneuten Verbindung durch Auslesen des abgelegten Betriebszustandes wiederhergestellt wird.
Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass es zum Betreiben einer Anordnung nach einem der Ansprüche 1 bis 11 verwendet wird.