TW465026B - Semiconductor device, method of manufacturing semiconductor device and communication method - Google Patents

Semiconductor device, method of manufacturing semiconductor device and communication method Download PDF

Info

Publication number
TW465026B
TW465026B TW089109537A TW89109537A TW465026B TW 465026 B TW465026 B TW 465026B TW 089109537 A TW089109537 A TW 089109537A TW 89109537 A TW89109537 A TW 89109537A TW 465026 B TW465026 B TW 465026B
Authority
TW
Taiwan
Prior art keywords
communication
circuit
code
mentioned
semiconductor
Prior art date
Application number
TW089109537A
Other languages
English (en)
Inventor
Shigenobu Maeda
Takashi Ipposhi
Hirotada Kuriyama
Hiroki Honda
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW465026B publication Critical patent/TW465026B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/66Substation equipment, e.g. for use by subscribers with means for preventing unauthorised or fraudulent calling
    • H04M1/667Preventing unauthorised calls from a telephone set
    • H04M1/67Preventing unauthorised calls from a telephone set by electronic means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W12/00Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/12Detection or prevention of fraud
    • H04W12/126Anti-theft arrangements, e.g. protection against subscriber identity module [SIM] cloning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Telephone Function (AREA)

Description

-6 5 Ο 2 6 — …一 . ' — — — - 五、發明說明(1) [發明之詳細說明] [發明所屬之技術領域] 本發明係關於一種適合用於行動電話等用戶終端的半導 體裝置及其製造方法和適合利用半導體裝置的通信方法。 [先前技術] 據稱,行動電話等用戶終端的不正當利用近年不斷增 多。這些不正當利用在通信網中把自己的用戶終端假裝好 宛如別人的用戶終端’以逃避付費義務等,屬於犯葬。和 其他犯罪一樣,此類犯罪當然應通過法律處罰,加以社會 性管制’同時也認為使進行不正當利用在技術上困難’即 k尚技術壁疊(保安)的水平,在防止犯罪方面,是,種特 別重要的對策。 圖93為摘自《曰經電子設備》(1 9 9 9年2月8曰號, Ν〇· 736, pp_ 155〜162)(以下稱為文獻1)所刊登報導的說明 圖,示出一例對行動電話當前實施的防不當利用策略°如 文獻1所記載,據說圖93的方法是現行防不正當利用對策 中安全性最高的方法,其中採用11鑒權”作業。 該方法中,每一行動電話分別授予行動電話9 〇 3的系列 號(ESN :電子系列號)、行動電話9 0 3與通信公司鑒權中心 901共用的共用保密資料(SSD: shared secret data)和移 動通信識別號(ΜIN : mobile identification number)。這些識別號根據CAVE( cel 1uar outhen t i f i cat i on and voice encryption: ^ $ 網鑒權和話音加密)算法904,編碼成稱為AuTHREQ的密
89109537.pid 第5頁 五、發明說明(2) 碼。在加密時,採用通信公司移動通信交換中心9〇2輸出 的稱為R A N D的隨機數。 通h公司根據CAVE算法,對行動電話9 03發來的密碼 AUTHREQ進行譯碣。譯碼所自識別號與只有鑒權中心9〇ι掌 握的内含共用保密資料SSD的識別號比較,並根據比較結 果判定是否允許通信。這樣,根據僅行動電話9 〇 3與通信 公司之間共用的共用保密資料SSD,校驗行動電話903的使 用者是否正當使用者,即進行鑒權。 [發明所欲解決之問題] 然而’即使對於被認為是當前最有力防不正當利用策略 的圖9 3鑒權方式,據稱,躲避此鑒權的不正當利用的犯罪 也在不斷擴展。據說其主要技術原因在於為文獻1所記 載,將授給行動電話903的識別碼寫入可改寫的快速擦寫 記憶體(快速擦寫ROM)。 圖9 4的行動電話内部結構簡單示意方塊圖。歷來的行動 電話903既有通信電路90 7,又有快速擦寫記憶體90 8。通 信電路9 0 7按照寫入快速擦寫記憶體9 0 8的程序運作。識別 號也保持在快速擦寫記憶體9 〇 8中,通信電路9 0 7根據以快 速擦寫記憶體9 0 8讀出的識別號ID進行編號,並將編碼生 成的密碼AUTHREQ發送給通信公司。 將可改寫快速擦寫記憶體9 08用作記憶媒體是因為需要 適應通信公司進行的程序變更’例如適應新通信方式的程 序變更等。採用不能改寫的掩模Μ,則不僅不能適應程 序變更,而且在掩模製造作業中需要採用每件不同識
S9109537.ptd 第 6 頁 五、發明說明(3) _ 別號所對應的不同掩模圖案,以記錄識 造效率低且製造成本高。 观’因而造成製 本發明是為解決以往技術中的上述問題 的在於取得能提高對用戶終端等不正當利提出的,其目 增加製造工數和生產成本的半導體裝置及=的安全性而不 而提供適和利用半導體裝置的通信方法〇製造方法,進 [解決問題之手段;] 第1發明的裝置將一種半導體裝置,該 結晶體的半導體元件;將所述半導體元、包含:具有多 數位形式的信號,使值的差異跟隨所述々j電特性變換成 構差異,⑹而生成編碼並加以輸出的蝙二:晶體的晶體結 第2發明的裝置是’在第!發明的半導】:路。 較電路,該電路將所述編碼電路輸出的^置中還包含比 編號,並將外部輪入的第2編碼與所述第〗f編碼作為第1 雙方的一致性或近似性後,冑出表示判定ΐ:比較’判定 號。 疋,果的規定信 一第3發明的裝置是,在第2發明的半導 疋的電路,該電路包含響應所述規定信諕,具有規 或不工作的電路部分。 & 有選擇地工作 導Γ發:的裝Λ是,在第1發明的半導體裝置*,所述丰 導H牛和所述編,電路製入單塊半導體基板。 + $明的裝置疋,在第4發明的半導體裝置中,所 具有:變換電路’將所述半導體元件的電特性變換 為數位形式的信號’使值的差異跟隨所述多結晶體的結換晶
5 0 2 6
結構差異,從而生 所述變換電路生成 編瑪電路輪出的編 基板。 成編碼;編碼記憶體 的所述編碼,並讀出 碼加以輪出,而且製 ,非易失性地記憶 該编碼,作為所述 入所述單塊半導體 第6發明的裝置是’在第4或第5發明的半導體裝置中、裳 ::比較電路,該電路將所述編號電路輸出的所述編:作 為弟.編碼,並將外部輸入的第2編號與所述第1蝙碼比 ^,判定雙方的一致性或近似性,輸出表示判定結果的規 定信號,而且製入所述單塊半導體基板。 、 …第7發明的裝置是,在第6發明的半導體裝置中還具有規 定的電路,該電路包含響應所述規定信號,有選擇i也工作 或不工作的電路部分,而且製入所述單塊半導體基板。 第8發明的裝置是’在第1至第7的任一發明的半導體裝 置中’所述半導體元件具有M〇s電晶體,該M0S電晶體1至&少 其通道區域用作為所述多結晶體的多結晶半導體形成,而 且該M0S電晶體的通道寬度和長度設定在所述多結晶半導 體平均晶粒直徑的〇. 5倍至1 0倍的範圍内。 第9發明的裝置是,在第2、第3、第6或第7發明的半導 體裝置中,所述半導體元件具有至少通道區域用作為所述 多結晶體的多結晶半導體形成的M0S電晶體,所述比''較電 路具有對所述M0S電晶體的閘電壓進行掃描的掃描電^、 在掃描所述閘電壓作業中運算所述編號電路輸出的所述第 1編碼與所述第2編碼間的近似度的近似度計算電路,以及 判定掃描所述閘電壓作業中所述近似度計算電路算出的近
89109537.ptd 第8頁 5 0 2 6 五、發明說明(5) 似度是否為基準值以上,並將表示判定結果的信號作為所 述规定信號輸出的評價電路。 第10發明的裝置是,在第9發明的半導體裝置中,可以 所述半導體裝置外部設定所述基準值。 、 第"發明的裝置是’在第2、第3、第6或第?發明的半導 體裝置中,所述比杈電路具有:測定電路,測定所述半導 體元件的所述電特性’並將測定值作為數位信號輸出;記 憶所述數位信號的資料記憶體;編碼監視電路’根據所述 測定電路輸出的所述數位信號和所述資料記憶體中記憶的 所述數位h號’判疋所述弟1編碼中是否有變動,並將所 述資料記憶體記憶的所述數位信號用新測定所述 位信號加以更新;編碼修正電路,在所述編 定為存在所述變動時,改變所述第1編碼的值,沒有於測 出所述變動時,不加改變地進行輸出;判定電路,將所述 編碼修正電路輸出的編碼與所述第2編碼進行比較,判定 雙方的一致性或近似性,並將表示判定結果的信號作為所 述規定信號輪出。 第12發明的裝置是’在第u發明的半導體裝置中,僅限 於所述測疋電路按規定測試多次所得的所述數位信號都與 所述 > 料5己憶體記憶的數位信號不同時’所述編碼監視電 路在進行判定有無所述變動的同時’用新測定所得的所述 數位信號更新所述資料記憶體記憶的所述數位信號。 第13發明的裝置是,在第4或第5發明的半導體裝置中, 所述半導體元件具有第1多結晶薄膜電晶體,所述半導體
89109537.ptd :、)5 Ο 2 6 五、發明說明(6) --- 裝置還具有靜態隨機存取記憶體,該記憶體在記憶單元具 有第2多結曰曰曰薄膜f曰曰 B n,並製入所述單塊半導體基板。 第14發明的裝置是’在第j至第^ 3的任一發明的半導體 裝置中’還具有根據所述編碼電路輸出的所述編碼,生成 CDMA碼的CDMA碼生成電路、根據所述CDMA碼調變發送信號 的凋變電路,以及根據所述⑶“碼解調接收信號的解調電 路。 第15發明的裝置是,在第3或第7發明的半導體裝置中, 所述規定電路為在與外部之間收發信號的通信電路,接收 所述第2編碼’並傳給所述比較電路。 第1 6發明的裝置是,在第丨5發明的半導體裝置中,還具 有測量所述半導體元件的溫度的溫度感測器,以及測量加 壓所述半導體元件上的電源電壓的電壓感測器,所述通信 電路發送所述溫度感測器測量所得溫度資料和所述電壓感 測器測量所得電壓資料。 第17發明的裝置疋,在第15或第16發明的半導體裝置 中,還具有:誤差運算電路,該電路將所述半導體元件的 所述電特性與特性資料比較並算出其誤差;記憶^述誤差 的誤差記憶體;所述通信電路接收所述特性資料,傳給所 述誤差運算電路’同時將記憶在所述誤差記憶體中的所述 誤差讀出加以發送° 第1 8發明的裝置為一種半導體裝置,該裝置具有:排列 成Μ ( ^ 2 )行N ( 2 1)列矩陣狀,且至少通道區域用多結晶半
89109537.ptd 第10頁 五、發明說明(7) 體的源極和汲極的一個電極的電源線;每行分別共同連接 到所述Μ X N個MOS電晶體的所述源極和所述汲極的另一電 極的Μ條位元線;每列分別共同連接到所述对χ Ν個财⑽電晶 體的閘極的IV條字元線。 、第發明的裝置為一種半導體裝置,該裝置具有:排列 成Μ( 2 2 )行N ( g 1)列矩陣狀且電阻體用多結晶半導體形成 的Μ X N個電阻元件;每行分別共同連接所述μ χ n個電阻元 件的一端的Μ條位元線;每列分別共同連接所述Μ X Ν個電 阻兀件的另一端的Ν條字元線。 、第20發明的製造方法為一種半導體裝置製造方法,該方 、匕ί .(3)採用反應氣體,以第1溫度施行化學氣相生長 而在絕緣層上堆積非結晶半導體詹的作業;(b)以 躯度,經歷規定時間,對所述非結晶半導體層 其轉換為多結晶半導體層的作業:㉝定所述反 =S’所述第1溫度、所述第2溫度和所述規U ^使所述多結晶半導體層的平均晶粒直徑為 =,明的製造方法為一種半導體裝置 法,括:(a)在半導體基板的主面有選擇地導入,:;方 絕緣層的作業以戶=半導體基板的主面上形成 的作業,(d)分離作業,利 ::導體層 導體層分離為第1本導髀β;、严乍將所述多結晶半 q乐i牛等體層和第2半導艚屉, 厂 導體層覆蓋所述#冑且该第2半 ^層的上方,(e)在所述半導體基板主 126 五、發明說明(8) 面内’有選擇地形成將所述第 晶體的通道區域、源極區+導體層作為閘極的_電 ^ ^ ^ ^ ^ # 6'f f : ('} ^ ^ 層對置的通道區域以及將$ ^ 、仗而形成與所述雜質 和汲極區域的作業。°从、區域夾在中間的源極區域 第22發明的製造方法為— 法包括:⑷在半導體美“ f牛導體裝置製造方法’該方 (b)在所述絕緣層±形土成p士曰面上形成絕緣層的作業; 作業,利用圖案製作,將所二上體層的作業;(c)分離 半導體層㊉第2半導體層晶半導體層分離為第i =擇地形成將第i半導體層作為閑極的_電晶’ =源極區域和汲極區域的作業;⑷在^道 地導入雜質,⑼而形成電阻體和將該電阻2體 中間的電極的作業。 电说體爽在 言亥 體基板的主成分元素’⑯而使所;::::::該半導 =業,(C)在所述半導體基板的多結晶化部分及=晶化 別有選擇地形成雜質區,從而將單 、外的 體元件製入所述半導體基板的作業元件 明的製造方法為—種半導體^的製 方法包括:(a)在半導體基板的主面上形成絕緣,,讀 ⑴在所述絕緣層上堆積第}多結晶半導體層的作=作業; 法Γ括3.::;:^=:一種半導體裳置製造方法’ 導體基板的主表面,有選擇地注入 89109537.pid 第12頁 五、發明說明(9) 利用圖案製作,將所述苐1多結晶半導 和第2電極的作業;⑷分別形成第G刀^為第1電極 使其覆蓋第極和第2電極的作業;緣膜, 導體層,以覆蓋所述第1絕緣膜和所述第2^ :結晶半 (ί)利用圖案製作,將所述第2多結晶半^声义二作業; 絕緣層上的⑹電極、覆蓋所述们 離為所述 蓋所述第2絕緣㈣㉟第3多結晶半•體層的、j 述半導體基板主面内,有選擇地形成將所述第3’(1 :極=電晶體的通道區域、源極區域和汲作 業’ 00在所述第3多結晶半導體層有選擇地導入雜質,從 而f:述第3多結晶半導體層内有選擇地形成將所述第2電 極作為間極的M0S電晶體的通道區域、源極 域的作業。 第25發明的方法為一種通信方法’該方法包括:(&)準備 作業,通信公司設備記憶與第丨5至第丨7發明中任一發明的 所述半導體裝置的所述第1編碼相同的編碼;(b)在所述作 業(a)後,所述通信公司設備與具有所述半導體裝置的通 信終端相互進行通信的通信作業;該通信作業(b)包括: (b-1)所述通信公司設備將記憶著的所述編碼作為第2編碼 向所述通信終端發送的作業;(b〜2 )所述通信終端在所述 通信電路接收所發送的所述第2編碼的作業;(卜3 )根據接 收到的第2編碼,所述比較電路進行所述一致性判定或近 似性判定的作業·,(b-4)所述判定中未確認—致性或近似 性時,所述通信電路中止通信的作業。
89109537.ptd 第13頁 f^XL^_s ——— 五、發Β;Γ(1〇) " ' ' ·一~~"" 第26發明的方法是一種通信方法,該方法包括:(a)準備 作業,通信公司設備將第1 6發明的所述半導體裝置的所述 第1、編碼或所述電特性作為所述半導體元件的溫度和所述 半導體裝置的電源電壓的函數進行記憶;(b)在所述準備 作業(a)後,所述通信公司設備與具有所述半導體裝置的 通信終端相互進行通信的通信作業;該通信作業(b )包括· (b-1)所述通信終端發送所述溫度資料和所述電麗資^的’ 作業,(b - 2)所述通化公司設備接收所述溫度資料和所述 電壓資料的作業;(b-3)所述通信公司設備根據作為所述 函數記憶的所述第1編碼和所述電特性,計算所述溫度資 料和所述電壓資料表現的條件下編碼的作業;(卜4)二二 通信公司設備將算出的所述編碼作為第2編碼發送认 通過終端的作業;(b-5)所述通信終端在所述通俨電路接 收發送來的所述第2編碼的作業;(b — 6)根據接收^該第2 編碼,所述比較電路進行所述一致性判定或近似性判定的 作業;(b-7)所述判定中未確認—致性或近似 通信電路終止通信的作業。 τ ^ 第27發明的方法為一種通信方法,該方法包括,⑷準備 作業’通信公司設備將第1 6發明的所述半 電述半導體元件的溫度和所述“體元件的電 源= Ϊ以記憶;⑻在所述作業⑷後,所述通信 公司具有所述半導體裝置的通信終端相互進行通信 的t 作業⑻包括:㈤1)所述通信终端發 送所i皿度-貝料和所述電壓資料的作t ;(b_2)所述通信
46 50 26 五、發明說明(11) 公司設備接收所述溫度資料和所述電壓資料加以記憶的作 業,(b - 3 )所述通信公司設備根據作為所述函數記憶的所 述電特性,過去接收的所述溫度資料和所述電壓資料,預 測來源於一BT應力的所述電特性的偏移量的作業;(b_4) 根據預測的所述偏移量以及所述作業(b-2)中接收到的所 述溫度資料和所述電壓資料,計算所述溫度資料和所述電 壓資料表現條件下的而且考慮所述偏移量的編碼的作業; (b-5)所述通信公司設備將算出的所述编碼作為第2編碼發 送給所述通信終端的作業;(b-6)所述通信終端在所述通 信電路接收發送來的所述第2編碼的作業;(b_7)根據接收 的該第2編碼’所述比較電路進行所述一致性判定或近似 性判定的作業;(卜8)所述判定中未確認一致性.进 I 時,所述通信電路中止通信的作業。 第28發明的方法為一種通信方法,該方法包括:(〇準備 作業’通信公司設備第1 7發明的所述半導體裝置的所述電 特性作為所述半導體元件的溫度和所述半導體元件的電源 電壓的函數加以記憶;Cb)在所述作業(a)後,所述通信2 司設備與具有所述半導體裝置的通信終端相互進行通信 通信作業;該通信作業(b)包括κι〗)*述通信終端發\ 所述溫度資料、所述電塵資料和上次通信時的所述誤差 作業;(b-2)所述通信公司設備接收發送來的所述溫度/ 料、所述電壓資料和所述誤差的作業;(b_3)所述=$二 司設備根據作為函數記憶的所述電特性、所述作業 接收到的所述溫度資料、所述電壓資料和所述誤^,叶曾
89109537.ptd 五、發明說明(12) 所述溫度資料和所述電麗資料表現 於-BT應力的偏移量的所述雷牲,地从 卜的而且考慮來源 公司設備將算出的所述電特性變拖系’(b — 4)所述通信 所述通信公司設備將算出的所述編碼:f的作業,(b —5 ) 送給所述通信終端,同時將暂出的二為所述第2編號發 性次料發逆认奸、f 1 f故 #出的所述電特性作為所述特 性貝枓發这給所述通彳s終端的作辈· r Ύ 在所述通信電路接收發送來的第2编 所4通信終端 从普· A 7、扭祕垃W认 編碼和所述特性資料的 作業,(b 7)根據接收的所述特性眘粗 玖呌踅斛汁$兰认冼I . ,u 科’所述誤差運算電 路汁算所述3吳差的作業,(b ~ 8 )所淡^^ ^ ^ ΛΛ ^ ^ ^ ΛΛ ^ 、叫所述娛差記憶體記憶算出 的所述狹差的作業;(b - 9)根據接收的兮货ο & 仰墀條叹的该苐2編碼,所述比 較電路進行所述一致性判定或近似性判定的作業;(b_i〇) 所述判定中來確認一致性或近似性時,所述通作電路中止 通信的作業。 第2 9發明的方法為一種通信方法,該方法包括·( a)準備 作業,通信公司設備將與第1 4發明所述半導體裝置中所述 編碼電路輸出的所述編碼相同的編碼加以記愧;(b )在所 述作業(a)後,所述通信公司設備與具有所述半導體裝置 的通信終端相互進行通信的通信作業;該通信作業(b)包 括:(b ~ 1)所述通信終端根據所述編碼電路生成的所述編 碼’生成所述CDMA碼,並根據生成的所述CDMA碼對發送信 號進行調變,同時對接收信號進行解調的作業;(b-2)所 述通信公司設備根據記憶的所述編碼生成與所述CDMA碼相 同的CDMA碼,並根據生成的所述CDMA碼對發送信號進行調 變’同時對接收信號進行解調的作業。
^9109537.ptd 第16頁 s Ο 2 6
五、發明說明(14) 板的所述主面上有選擇地形成的絕緣層、用多結晶半導體 形成且有選擇地形成在所述絕緣層上的第1電極、覆蓋該 第1電極的絕緣膜’以及用多結晶半導體形成’並與所述 第1電極對置’使所述絕緣膜介於中間的第2電極;(c)第 1MOS電晶體’具有用多結晶半導體形成具有選擇地形成在 所述絕緣層上的閘極、覆蓋該閘極的閘極絕緣膜,以及多 結晶半導體層,該半導體層包含在所述絕緣層上方有選擇 地形成且與所述閘極對置從而使所述閘極絕緣膜介於中間 的通道區域’以及將該通道區域夾在中間的源、没極區 域;(d)第2M0S電晶體’具有在所述半導體基板的所述主 面上有選擇地形成的另一閘極絕緣膜、用多結晶半導體形 成且形成在所述另一閘極絕緣膜上的另一閘極,有選擇土也 形成在所述半導體基板的所述主面内且與所述另一閘極對 置從而使所述另一閘極絕緣膜介於中間的另一通道區域, 以及在所述半導體基板的所述主面内有選擇地形成以將該 另一通道區域夾在中間的另一源、汲極區域。 κ [發明之實施形態] 實施形態1 首先,將以下敘述的本發明各實施形態的基本概念作為 實施形態1進行說明。圖丨為示出—例各實施形態所用半導 體元件的平面圖。圖2為沿圖1A - Α切線剖面圖。此半導體 元件具有薄膜電晶體(以下簡稱為TFT) 101,而且作為多結 晶體形成包含其通道區域的半導體層。 α
50 2 6
用絕緣膜1 0覆蓋絕緣腹】?逢^ μ π A * it M s 膜和閘極11的全部表面。絕緣膜10 上形成半導體層1 D續述么_龙_ I m u ^ 寿之各要素所用材料的一個例子:絕緣 膜12為石夕氧化物,閘極η為松M έ士 a a 桠11马摟雜的多結晶矽,絕緣膜1 〇為 TE0S 4梦氧化物,半導體層1的主成分為石夕。 半導體層1上形成位於閘極丨丨上部的通道區域2和把此通 道區域2夾在中間的源極區域3及汲極區域4。連接通道區 域2的絕緣膜1 〇部分起閘極絕緣膜的作用。圖丄和圖2的例 中’通道區域2的導電型為η型,源極區域3和汲極區域4的 導電型為ρ型。即,作為一個例子,TFT1〇1形成為ρ通道 MOS型TFT。當然’TFT101也可形成為η通道MOS型TFT。 半導體層1形成為多結晶半導體層,如圖1所示,該層包 含無數晶粒5和位於晶粒邊界作為產生晶體混亂的部分的 晶界6。單一晶粒5中’結晶方位相同,但不同晶粒5之間 結晶方位一般不同。晶粒5的大小和配置是隨機的,在半 導體層1形成作業有多種差異(dispersion)。即,雖然通 過同一製造作業製造許多TFT101,但各TFT101個體半導體 層1的晶體結構不同。 結果,如圖3的例子所示,假設T F T1 0 1表示一個個體, TFT102為與TFT101在同一製造作業生產的另一個體,假設 與TFT101有區別,則占據通道區域2的晶界6的量,TFT101 與TFT102之間不同。圖3的例子示出TFT102比TFT101在通 道區域2包含晶界6少。 已知多結晶TFT中,其特性因通道區域2所含晶界6的量 而差異。此乃實已記載於例如1EEE Transactions on
89109537,ptd 第19頁 :;G 5 Ο 2 6 五、發明說明(16) "" '^1
Electron Devices (電子裝置會刊),ν〇1. 45,N〇, u
January ( 1 998)’ pp,l65 〜172(下文稱為文獻 2)。如圖 4 對TFT1 0 1和TFT1 0 2示出閘極電壓Vg與漏電流I d的關係那 樣’通道區域2包含晶界6多的τ F T1 01比包含晶界6少的 TFT102,在同一閘壓Vg〇下的漏電流Id小(即Ida <Idb)。 因此’ TFΤΙ 01的特性差異可用於識別半導體晶片等。未 發明用具有以TFT1 01為例的多結晶體的半導體元件,將來 源於多結晶體的晶體結構差異的半導體元件電特性差異, 用於識別半導體晶片或系統等。由此,能有助於防止用戶 終端(通信終端)等的不正當利用。 個體間不同的電特性來源於多結晶體的晶體結構差異, 因而記錄到快速擦寫記憶體9 0 8 (圖9 4)的識別號不同,不 能以外部改寫。因此,能提高對用戶終端等的不正當利用 的安全性。而且,與對快速擦寫記憶體9 0 8進行識別號塢 程的技術不同,不需要進行編程的勞力。與將識別號記錄 到掩模ROM的技術也不同,通過統—製造作業能得到每一 個體不同的特性,因而製造作業單一,可減少製造工數和 製造成本。 雖然製造作業變複雜,佴也可以僅T F T1 0 1的通道區域2 用多結晶半導體形成,源極區域3和波極區域4則用單晶半 導體形成。這時,特性的暴異也同樣是隨機的。 圖5〜圖7為適合於將具有多結晶體的半導體元件401用 到識別上的半導體裝置的結構示意方塊圖。圖5所示半導 體裝置400除半導體元件4〇1外,還具有編碼電路402。編
89109537.ptd 第20 I 465026 五、發明說明(17) =電=4G2將半導體元件4(H的特性作為模擬信號An讀出 : 變換成數位信號。變換取得的數位信號作為識別用的 為碼Cd ’輪出到半導體裝置4〇〇的外部。 l在系統等中配備此半導體裝置4 〇 〇,將編碼c d用作識別 =,t從而能進行系統等的識別。可在半導體裝置4 〇 〇的製 j階段或其後系統交給用戶前的任一階段,預先讀出模擬 s號An或編號Cd,使得僅限於例如圖3的鑒權中心9 〇 !知 道。 最好半導體元件4〇1和編碼電路4〇2製 (半導體基板)。即,最好半導體裝置彻二V;;;體導曰曰體片 ,置。延樣,半導體元件40 J的特性不僅不能改變,而且 能防止從外部對編碼電路40 2輸入模擬信號An以改變編 Cd,從而可進一步提高安全性。 攸=ϋ示半導體裝置404除具有半導體元件401和編碼電 ,還具有比較電路403。比較電路403將編碼電路 402輸出的編碼Cd與半導體裝置404外部輸入的編碼c〇比 幸乂,進仃有關它們之間的一致性或近似性的製定。 編碼Cd和Co雙方一致或近似時,將規定 ::
En輸出到半導體裝置4〇4的外部。 川4 由向來知道判定雙方編碼差是否為0的比較器可完成一 ί 3: :/ f過將雙方編碼差的大小與固定基準值比較, 二:進ί ί ί判定1差的大小可用例如相互差別的二進制 4Η的結構做成能將基準值設定為該袭置4〇4用;置
第21頁 η 89109537.ptd
在系統等中配備此半導體裝置4 〇 4,從而能構築通過編 _’、的驗證來批准或不批准工作的系統。例如可對採用鑒權 方式的通信網中使用的行動電話9〇3裝入半導 〇4加 以利用。 最好半導體裝置404做成單塊半導體裝置。這樣,能防 止從外部對比較電路403輸入與編碼電路4〇2所輸出編碼Cd 不同的編碼,從而可進一步提高安全性。 圖7所示的半導體裝置406除具有半導體元件4〇ι,編碼 電路402和比較電路403外,還具有規定電路4〇5。規定電 路405是由完成規定功能用的多個電路元件形成的電路, 包含根據比較電路403輸出的啟動信號仏,有選擇地工作 或不工作的電路部分。圖94示出的通信電路9〇7為規定電 路405的一個例子。外部輸入的編碼Co通過規定電路4〇5或 直接輸入到比較電路。規疋電路4〇5為電信電路g〇7 時,由規定電路405中繼編碼Co。 最好半導體裝置406做成單塊半導體裝置。這樣,能防 止從外部對规定電路輸入與比較電路4〇3所輪 ^ 號En不同的信號,從而可進一步提高安全性。 口 以下的實施形態中,實施形態2〜11對圖5〜圖7 導體裝置或這些裝置的要素的結構,進一步說明 ^ 態。實施形態〗2〜18說明圖5〜圖7所示半導體裝 二 使用形態。實施形態1 9〜2 4說明圖5〜圖7所示半導髀 4〇1的較隹製造方法。
89)09537.ptd
465026 五、發明說明(19) f施形態2 實施形態2說明半導體裝置404 (圖6)更進一步的較佳形 態。圖8為示出一例較佳半導體元件4 0 1的電路圖。此半導 體元件4 0 1 a具有在基板上排列成矩陣狀的多個(圖8的例中 為4 X 4個=1 6個)的T F T1 0 1。基板上還在橫方向和縱方向 分別排列多條字元線WL1〜WL4和多條位元線BL1〜BU。 字元線W L1〜W L 4分別共同連接圖中橫向排成一列的$個 TFT1 0 1的閘極。位元線BL1〜BL4分別共同連接圖中縱向排 成一列的4個TFT1 01的汲極。16個TFT1 01的源極共同連接 到正電源線。位元線B L1〜B L 4各自的一端通過位元線負載 1 7連接到接地電源線。 、 位元線負載1 7接地線的相反側一端連接取出模擬信號a n 用的布線18。位元線BL1〜BL4各自的另一端連接焊盤^, 字元線WL1〜WL4各自的一端連接焊盤1 6。 半導體元件4 0 1 a做成上述結構,因而利用授給字元線 WL1〜WL4中的一條規定高的閘壓,可使該字元線所接4個 TFT 1 0 1中有漏電流I d 1〜I d4分別流通。漏電流i d 1〜j d4分 別流過位元線負載17,因而位元線BL1〜BL4所接布線18中 產生與漏電流I d 1〜I d 4成正比的電位。這4個電位作為模 擬信號An輸出到外部。利用依次授給字元線孔1〜WL4閘 壓’可將共計1 6個電位作為模擬信號An取出。 1 6個模擬信號An由編碼電路4 0 2加以編碼,從而變換成 例如圖9的例中所示那樣的1 6位數位信號。圖9按公知那 樣,將1 6位編碼排成矩陣狀示出成為編碼基礎的τ F τ 1 〇丨與
S9109537.ptd 第23頁 DO 26 五、發明說明(20) 其所接位元線BU〜BL4和字元線WL1〜WL4的關係。 圖1 〇為圖5所示半導體裝置404的較佳形態的示意方塊 圖。此半導體裝置404a具有圖8所示半導體元件401a,而 且做成單塊半導體裝置。半導體裝置4〇4a中具有譯碼器驅 動器41 0 >该驅動器根據地址信號a d r,驅動半導體元件 401a中具有的多條字元線WL1〜wu的任一條。地址信號 Adr可通過輸入端子從外部輸入。 編碼電路4 〇 2輸出的編碼c d不僅輸入到比較電路4 〇 3,而 且通過緩衝電路411輪出到外部。由此,限定範圍的人員 可預先知道編碼Cd。因為具有緩衝電路4 π,能防止從外 部通過編碼Cd的輸出端子對比較電路4〇3輸入與編碼電路 4 0 2所輪出編碼c d不同的編碼這種不正當行為。 半導體元件401a中具有焊盤15、16,因而製造半導體裴 置40 4a的作業中利用探針接觸這些焊盤15、16,可直接讀 出模擬信號An。所讀出的模擬信號An可用具有與編碼電路 4 02相同特性的裝置變換成編碼Cd,借助這種方法,可取 回編碼cd。因此,如果不需要在半導體裝置4〇4a製造工廠 以外進行編碼cd的讀出,也可去除地址信號Adr的輪入端 子、編碼C d的輸出端子和緩衝電路411。 比較電路403將通過輸入端子輸入的編碼c〇與編碼以進 行比較時,對編碼器驅動器41 〇輸入地址信號Adr。由此, 驅動半導體元件401a,並讀出模擬信號虹,因而不從外部 輸入地址信號Adr,也可進行編碼Cd和編碼c〇之間的比。 較0 0 26 五、發明說明(21) 圖1 1為表示編碼電路4 〇 2較佳形態的電路圖,作為其代 表’晝出連接位元線BL1的部分。其他位元線BL2〜BL4上 也連接與圖11相同的電路部分所編碼電路4〇2a t具有讀 出放大器1 9 0 °讀出放大器1 9 〇將布線丨8的電位與電晶體 192、193生成的基準電位Vref進行比較,生成高電平或低 電平的信號’作為編碼Cd的一個二進制位(例如與位元線 BL1對應的編碼Cd(l))輸出。 '、 讀出放大器1 9 0中’在接地電源線與正電源線之間插入 NM0S電晶體194與PM0S電晶體195的_連電路以及關電晶 體1 96與PM0S電晶體1 9了的串連電路。pjjos電晶體1 g5的閘 極和汲極、PM0S電晶體1 97的閘極相互連接,從而形成電 流鏡電路。 流過TFT101的漏電流為約ipA(i〇-i2A)〜約1 " a範圍的低 值。因此,作為位元線負載1 7,最好用關〇 s電晶體,並在 其閘極加一定的電位’從而將其漏電流設定為約 1ηΑ(10_9Α)的程度。由此,可提高讀出放大器19〇的靈敏 度。在將漏電流設定為約1 η A的程度方面,最好閘極電位 為接地電位。 NM0S電晶體192與PM0S電晶體193的串連電路插在接地電 源線與正電源線之間,從這2個電晶體的連接處可取出基 準電位Vref。對NM0S電晶體192和PM0S電晶體193的閘極, 分別提供接地電源線電位和正電源線電位等固定的電位。 比較布線1 8的電位與基準電位V r e f,等效於比較τ F T1 01的 漏電流與流過NM0S電晶體192和PM0S電晶體193的串連電路
89109537.ptd 第25頁 :-50 2 6 五、發明說明(22) 的基準電流I r (或其常數倍)。 在進行穩定比較方面,圖丨〗所晝了!^〗〇1以外的電晶體最 好做成體型電晶體’而不變TFT型。如果TFT101以外的電 晶體做成多結晶體TFT ’與TFT1 01相同,則為了使這些漏 電流的大小穩定,這些電晶體的閘極長度和閘極寬度最好 π定得比TFT1 0 1的閘極長度和閘極寬度大。在後面的實施 形態3中詳述TFT閘極長度,閘極寬度與閘極電流穩定性的 關係。 圖12為表不圖5所示半導體裝置4〇4另一較佳形態的方塊 圖。此半導體裝置404b具有並/串變換電路412以代替緩衝 電路411,這一點與半導體裝置4〇4a在特徵上不同。並/串 電路4 1 2將編碼電路402輸出的作為並行資料的編碼Cd變換 成作為串行資料的編碼Sd。編碼Sd通過輸出端子向外部輸 出。因此,中繼編碼Sd的輸出端子用}位就足夠,從而可 減少半導體裝置404b所具有的端子數。由於具有並/串變 換電路412,能防止通過輸出端子對比較電路4〇3輪入與編 碼電路402所輸出編碼cd不同的編碼這類不正當行為。 圖1 3為圖5所示半導體裝置綱又—較佳形態的方塊圖。 ^半導體裝置404c配備選擇電路41 3以代替緩衝電路4U, 故一點與半導體裝置404a在特徵上不同。選擇電路413根 據通過輸入端子從外部輸入的選擇信號Se,有選擇地將編 碼電路402輸出的Cd傳到比較電路4 〇3和外部端子中的一、 個。由於具有選擇電路413,能防止通過輪出端子對比較 電路4G3@入與編碼電路4Q2所輸出編碼^不同的編碼這類 w〇26 五、“-—-— 不正當行為。 圖1 4為表示例選擇電路4 1 3的内部結構的電路圖。此 例中,選擇電路41 3具有NMOS電晶體4〇2與PMOS電晶體421 並聯連接而成的傳輸門’以及NMOS電晶體422與PMOS電晶 體423並聯連接而成的傳輪門。這2個傳輸門,&選擇信號 Se和經反向器424中繼而得的其反向信號僅選通其中的— 個。2個傳輸門的輸入部分連接編碼電路4 〇 2的輸出,2個 傳輸門的輸出部分分別連接比較電路4〇3的輸入部分和輪 出端子。因此,選擇信號Se為高電平,則編碼⑼傳到比較 電路403,若為低電平,則傳到輸出端子。 〜以上的說明中,示出了半導體元件4〇la(圖8)具有多條 字^線WL1〜WL4和多條位元線BU〜BL4的例子,但字元線 為單條也可以。這時,TFT 1 01為1維矩陣狀,即排成一 列。不是以多條字元線中逐條依次選擇,而是可同時取出 全部模擬信號An。這意味著能同時取出編碼cd的全部二進 制位。此外也可去除編碼器驅動器41 〇。即,可簡化半導 體裝置404的結構。 半導體元件401a(圖8)中具有的TFT 101可以不是p通道 型’而代之於η通道型。這時’圖8和圖11中,可將正電源 線和接地電源線調換後加以實施。 回到圖1 ,如實施形態1所述,有關TFT1 0 1的漏電流等特 性的差異(偏差)等源於通道區域2中所含晶界6的數量的差 異。因此,通過設定晶粒直徑(平均晶粒直徑)d、閘極長
89l〇9537.ptd
465026 五、發明說明(24) 度L和閘極寬度W使通道區域2所含晶界6數量的差異變大, 可使TFT1 01的特性差異變大。其結果,可使模擬信號An和 編碼Cd個體間的差異變大。這是說明使這種特性差異變大 的晶粒直徑d、閘極長度L和閘極寬度W的最佳條件。 可以理解:根據取樣定理,漏電流平均值即平均電流j 仁、其標準偏差I σ、閘極長度[和晶粒直徑6之 下的關係。 式1 閘極長度L與晶粒直徑d之間成立L < d時,進行捕獲晶粒 厂1道區域2之間-次方關係的簡化,則通道區域2包含 ,的概率為L/d ’通道區域2不包含晶粒5的概率為 /(i。因此,可用通道區域2包含晶粒5時的漏電流n σ不包含晶粒5時的漏電流! 2,以下列公 出平均剗 β 。 d-L)/d 式2 = 11* (L/d)+ [ 2 . 進而,用下式給出標準偏差j
39]〇9537.ptc! 第28頁 4 6 5 0 2 6 五、發明說明(26) 半導體元件4 0 1 (圖5〜圖7 )也可不配備多結晶型 T F T1 0 1 ’而代之以配備例如多結晶電阻元件或多結晶電容 器(電容元件)°這裡說明這種例子。 圖1 6為表示半導體元件4 〇 1具有多結晶電阻元件的例子 的電路圖。此半導體元件4 0 1 b中,具有基板上排列成矩陣 狀的多個(圖1 6的例中為4 X 4個=1 6個)電阻元件4 3。電阻 元件4 3中,用例如多結晶矽的多結晶半導體形成其電阻 體。因此,電阻元件4 3的電阻值產生隨機差異。 還在基板上分別沿橫向和縱向排列多條字元線社1〜孔4 和多條位元線BL1〜BL4。 字元線WL1〜WL4分別共同連接圖中橫向排成一列的4個 電阻元件43的一端。另一方面,位元線乩1〜BL4分別共同 連接圖中縱向排成一列的4個電阻元件4 3的另一端。位元 線BL1〜BL4各自的一端通過作為位元線負載的麗⑽電晶體 48連接到接地電源線。NM0S電晶體48的閘極例如連接到接 地電源線。 NM0S電晶體48的汲極連接取出模擬信號An用的布線49。 位元線BL1〜BL4各自的另一端分別連接焊盤丨5,字元線 WL1〜WL4各自的另一端分別連接焊盤a。 半導體元件40 lb為上文所述那樣構成,因而借助授給字 tl線WL1〜WL4中的一條規定高的閘極電壓,使該字元線所 接4個電阻π件43中流通電流。這些電流通過關⑽電晶體 48,因而位元線bli〜BL4所接布線49分別產生與流過電阻 兀件43的電流成正比的電位。這4個電位作為模擬信號An
46 5 0 2 6 五、發明說明(27) 輸出到外部。對字元線WL1〜WL4分別供給規定的電位,從 而能將共計1 6個電位作為模擬信號An取出。模擬信號An可 作為與電阻元件43的電阻差異對應的隨機值取得。 由於具有焊盤15、16,可在半導體元件4〇ib的製造作業 中’用捸針讀出模擬信號。電阻元件43也可排成一維陣 列狀,將全部電阻元件43的一端接到一條字元線上。為了 使模擬信號An的差異變大’可將電阻元件43具有的多結晶 體的長度和寬度設定在與實施形態3中所述閘極長度L和寬 度W最佳條件相同的範圍。 圖1 7為表示半導體元件4 〇 1具有多結晶電容元件的例子 的電路圖。此半導體元件4〇 1 c中,具有基板上排列成矩陣 狀的多個(圖17的例中為4χ 4個=16個)電容元件91與M0S 電晶體9 0的串聯電路。電容元件9丨中具有多結晶介質,例 如別了(6\31'】1?丨03)等鈣鈦型多結晶介質。因此,電容元 件91的電容值產生隨機差異。 還在基板上分別沿橫向和縱向排列多條字元線乳1〜WL4 和多條位元線BL1〜BL4。字元線WL1〜WL4分別共同連接圖 中橫向排成一列的4個串聯電路所屬m〇S電晶體9 0的閘極。 另一方面,位元線BL1〜BL4分別共同連接圖中縱向排成一 列的4個串聯電路所屬M0S電晶體90的源極和汲極的一個電 極。1 6個串聯電路所屬電容元件9丨的—端連接到接地電源 線。位元線BL1〜BL4各自的另一端連接焊盤1 5,字元線 WL1〜WL4各自的一端連接焊盤16。 半導體元件4 0 1 c做成以上的結構,因而對字元線几1〜
89109537.ptd 第31頁
五、發明說明(28) WL4中的一條供給規定高旳閘極電壓,能使該车 t凡蝶所連 接4個MOS電晶體導通。通過導通的MOS電晶體,4個電六_ 件91的另一端與位元線BL1〜BL4電氣相連。铲蛀 谷凡 迈吁,可通過 位元線BL1〜BL4測量4個電容元件9 1的電容量。例如,。 測量經過一定時間提供電流時的電位,並可將此電位作為 模擬信號An取出。此電位反映電容元件9 1的電容量。 對字元線WL1〜WL4依次授給規定的閘極電壓,從可將共 計1 6個電位作為模擬信號An取出。模擬信號An可作為與^ 容元件9 1的電容差異對應的隨機值取得。由於具有焊^ μ 15、16 ’可在半導體元件401c製造作業中用探&讀出模擬 信號An。也可將電容元件91與MOS電晶體90的串聯電路排 成一維陣列,在一條字元線上連接全部MOS電晶體9〇的問 極。 為了使模擬信號An的差異大’可將具有電容元件9丨的多 結晶介質的長度和寬度設定在與實施形態3中所述開極長 度L和閘極寬度W最佳條件相同的範圍。BST中,其膜厚為 10Onm時’換算成矽氧化膜的膜厚為約〇. 5nm。因此,設面 對電極的BST的形狀為邊長〇.3 //m的正方形,則其電容為 6. 2 f F左右。在將晶粒直徑(平均值)設定為相當於膜厚的 lOOnm的最佳情況下,該電容在-30%〜+ 30%的範圍,即 4. 3fF〜8· IfF的範圍,產生差異。此值用作識別,可以說 是足夠大的差異。 :t施形態5 也可半導體元件401(圖5)僅具有一個TFT101,而且組織
891〇9537.ptd 第32頁 465026 五、發明說明(29) 編碼電路4〇2,使得可從該單一TFT 101獲得多位編碼Cd。 此處說明這樣構成的半導體元件1 〇 1和編碼電路4 〇 2。 圖18所示的半導體元件401d僅具有一個TFT101。此 TFT 1 0 1的閘極連接字元線叽,汲極連接位元線虬,源極連 接正電源線。位元線的一端通過位元線負載丨7連接到接 地電源線。在位元線負載接地端的相反側,連接布線1 8。 即’半導體元件401d相當於宛如半導體元件4〇la(圖8) 中’將矩陣的維數取為1 X 1的特例。因此,通過布線丨8, 可從半導體元件401d取出一個模擬信號An。 圖18所示的編碼電路4〇2b具有運算放大器261和AD變換 器262。運算放大器261放大通過布線18取出的模擬信號 An。AD變換器262將運算放大器261中放大的模擬信號An變 換為例如用2 5 6級表現的8位數位信號D0〜D7,並作為編碼 Cd輸出。這樣,編碼電路4〇2b可將從單一TFT1〇1獲得的模 擬信號An變換為多位編碼cd。 由編碼電路40 2b將具有多個TFT1 0 1的半導體元件 4 0 1 a C圖8 )輸出的多個模擬信號a n分別加以編碼,也可進 步獲得位數尚的編碼C d。例如,借助圖8的每一位元線 分別連接圖18的編碼電路4〇2b,每一字元線可獲得8 x 4 = 32位長的編瑪。 實施形^ 編碼電路402(圖5)也可做成不對TFT1 01的漏電流進行編 碼^而代之以對閘極閾值電壓進行編碼。如圖丨9所示,作 為同—製造作業中製造的不同個體的TFT101和TFT 102 ,在
89109537.ptd 第33頁 6 50 2 6
它7之間產生同一漏電流IdO的閘極閾值電壓vthl和Vth2 一般相互不同。圖2〇為表示利用閘極閾值電壓nh中這種 差異^成編碼Cd的編碼電路4〇2的方塊圖。此編碼電路 402c還具有微處理器(以下稱為Mpu)43〇,這點與編碼電 402b(圖18)特徵上不同。 MPU430將依次指定多條字元線wu〜fu中的一條的地址 信號傳給譯碼器驅動器7 〇 〇。然後,通過μ變換器2 6 2 ,讀 出譯碼器驅動器7 0 0驅動的指定字元線上所接”丁丨〇丨的漏 電流。澤碼器驅動器7 〇 〇對所指定字元線的電位進行掃 描。結果’所指定字元線上連接的了1^1 〇丨的閘極電壓變 化’隨著該變化’此TFT1 01的漏電流也變化。 MPU430測置此變化的漏電流。由該電流,檢測出與作為 基準值設定的漏電流對應的閘極電壓(即字元線電位)。此 閘極電壓正是TFT1 01的閘極閾值電壓。MPU430將該閘極閲 值電壓數位化後的值’或以一定的規則將該值加以變換後 的值’作為編碼Cd輸出。即將TFT1 01的閘極閾值電壓或其 函數作為編碼Cd輸出。 f施形態7 實施形態7中’說明比較電路40 3的又一所希望形態。圖 21為表示所實施形態半導體裝置404d結構的方塊圖。半導 體裝置404d具有比較電路403a。比較電路403a配置成不僅 能判定編碼Cd與編碼Co的一致性,而且能判定其近似性。 可從半導體裝置404d的外部,通過輸入端子輸入判定的基 準值SL。
4 6 5 0 2 6 五、發明說明(31) 的電位的掃描電路200。因掃描字元線WL的電位而變化的 編碼C d通過近似度計算電路1 9 9,與輸入編碼記憶體1 9 8中 保持的編瑪Co所對應的部分進行比較。近似度計算電路 1 9 9將通過比較算出的雙方編碼間的近似度ν Α傳給評價電 路210。評價電路2 10將近似度VA與基準值SL進行比較’從 而判定近似度V A是否達到一定值以上,並將該判定結果作 為判定信號VB輸出。 判定信號VB在譯碼器驅動器4 1 〇驅動的一條字元線WL上 分別取得。地址發生電路44 1將逐一依次指定所有字元線 WL的地址信號傳給譯碼器驅動器4 1 〇。由此,能逐一依次 取得與所有字元線WL對應的多個判定信號VB。 綜合判定電路2 2 0根據與所有字元線對應的多個判定信 號VB ’判定與所有字元線孔對應的全部二進制位的編碼Cd 和全部二進制位的編碼以之間的近似性,並輸出表現判定 結果的啟動信號En。利用適當設定基準值SL,作為近似性 判定’可選擇最嚴密的一致性判定。如果字元線只有— 條,就不需要綜合判定電路22〇,將判定信號νβ原料作為 啟動信號En輸出。 控制電路442響應通過輸入端輸入的指示信號St,使比 較電路40 3a的各組成單元開始工作,同時按照規定的程序 控制各組成單几的工作。具體而言,控制電路4 4 2將掃描 開關k號SS傳給掃描電路2〇〇,該信號ss為控制信號,指 示是否進行掃描。由近似度計算電路199、評價電ς曰 綜合制定電路2 2 0組成判定電路4 4 〇。
..,G 5 Ο 2 6 五、發明說明(32) 综合制定電路220組成判定電路440。 下面說明比較電路4 〇 3 a所屬各要態内部結構和工作。為 了說明方便’假定半導體元件4〇 1為圖8中示出的半導體元 件 4 01 a 〇 圖22為表示掃描電路2〇〇内部結構的電路圖。掃描電路 200具有插壓譯碼器驅動器4 1 〇的輸出端與字元線WL之間的 反相器2 0 2,以及插在反相器2 〇 2的輸出端與接地電源線之 間的MOS電晶體204和電容元件2 0 3的串聯電路。MOS電晶體 2 04響應其閘極輸入的掃描開關信號ss,導通或阻斷。通 過選擇掃描開關信號S S的值,可自由地進行掃描或不進行 掃描。 圖23為表示近似度計算電路〗99的内部結構的電路圖。 從編碼電路4〇2同時輸出的4位編碼Cd(l)〜Cd(4)分別輸入 反相型異或電路(下文稱為XN〇R)1〜4的—個輸入端。 XNOR1〜4的另一輸入端輸入記憶在輸入編碼記憶體丨98的 編碼Co中要與編碼cd(l)〜Cd(4)比較的4位(圖23中為” 1、 1、〇、〇"的值)。XN0R1〜4分別在2個輸入信號一致時輸出 高電平信號,不一致時輪出低電平信號。XN〇R1〜4的輸出 仏號分別通過電容元件CI〜c 4相加後’作為近似度v A輸 出。 圖24為近似度計算電路199的各部分信號的時序圖。圖 25為示出一條字元線叽所接4個TFT1〇1假設稱為電晶體口 〜T4)特性的例子的曲線。設電晶體T1〜T4分別連接位元 線BL1〜BU。又設電晶體Τ1〜τ4的漏電流1(1;1〜Id4具有
89109537.ptd 第36頁 五、發明說明(33) I d 1 > I d2 > I d3 > I d4的關係’正確編碼cd (1 )〜cd (4)的值 為1’ 1、1、0、0M 。因此,如圖23所示’要比較的編碼c〇的 對應部分,其值為11 1、1、0、0M。 如果編碼電路4 0 2 (圖2 1)例如與圖1 1的編媽電路4 〇 2 a的 情況相同’將漏電流I d 1〜I d 4與基準電流I r進行比較,並 根據比較結果產生編碼C d (1)〜C d ( 4),則在通過字元線w l 供給的閘極電壓為圖2 5所示的閘極電壓Vg 1時,編碼Cd (j ) 〜Cd(4)獲得正確的值” 1、1、〇、〇"。如圖24所示,借助 對字元線WL的電位進行掃描’隨著閘極電壓從零往負的方 向下降’漏電流I d 1〜I d 4上升。隨著該上升,漏電流按序 號從小到大的順序,即按I d 1〜I d 4的順序,超過基準電流 I r。 % 結果,如圖24所示,與電晶體T1〜T4對應的編碼Cdl〜 Cd4按標號的順序從〇變到1。隨之,近似度VA階梯狀上 升’在編碼Cd(l)〜Cd(4)為Μ 1、1、0、〇”,從而與編碼c〇 的對應部分一致時’近似度VA最大’其後則階梯狀下降。 圖26為表示評價電路2 1 0的内部結構的電路圖。評價電 路210與圖11所示讀出放大器19〇 一樣,由4個肋^電晶體 211〜214比較閘極上輸入的2個電壓信號VA和礼,並將比 較結果作為判定信號VB加以輸出》近似度VA比基準值Sl 大’則判定信號VB為高電平,比基準值小,則為低電平。 圖27為表示综合判定電路22〇的内部結構的電路圖。判 定信號VB經響應時鐘信號進行開關的傳輸門222 ,作為輸 入信號So輸入到SR鎖存器221的置位輸入端。SR鎖存器221
S9]〇9537.ptd 第37頁 五、發明說明(34) 的復位輸入端上輸入時鐘信號cu的反相信號,即反相時 鐘1號CLr 〇SR鎖存器221的置位輸入端進而通過響應反 相時鐘信號CLF進行開關的傳輸門223,連接到接地電源 線。 SR鎖存森221的非反相輸出信號q〇經閘極連接字元線wlj 二WL4的傳輸門224〜227,作為輸入信號SI輸入到SR鎖存 ^231〜234的置位輸位置^ SR鎖存器231〜234的復位輪入 端上輸入控制電路442輸出的另一時鐘信號cu〇的反相信 號^即反相時鐘信號CLKO*。SR鎖存器231〜234的置位輸 入&進而仝別通過響應反相時鐘信號C ^ 進行開關的傳 輸門235〜238 ’連接到接地電源線。 SR鎖 邏輯電 反相後 圖28 表,示 進行字 作為低 平。時 的掃描 的一次 存器231〜234 路(NANC0238 ’作為啟動信 為表示綜合判 出對一條字元 元線WL1〜WL4 電平脈衝輸出 鐘信號CLK0保 完畢。時鐘信 新掃描前,作 11 6期間) 的正相輪出信號Q1〜Q 4輸入到11與非11 3 NAND2 38的輸出信號在反相器229中 號C允許信號)En輪出。 定電路22 0的工作的時序圖’作為代 線WL1進行掃描期間的工作。在開始 的掃描前,時鐘信號CLK〇 *CLK暫且 (日二刻11 0〜11 1期間),然後維持高電 持高電平,直到全部字元線WL1〜WL4 號CLK則每當開始字元線wu〜礼4中 為低電平脈衝輸出(例如時刻t丨5〜
在整個時刻11 1〜11 5期間 。隨著該掃描,近似度VA ,對字元線WL1進行電位掃 在時刻U1〜tl2期間階梯狀上
89109537.ptd 第38頁 6 5 ο 2 s 五、發明說明(35) " ~^' 升’在時刻11 2〜11 3期間為最大,然後在時刻^ 1 3〜11 5期 間階梯狀下降。圖28中示例的基準值SL設定為最大值,即 近似度V A的最大值與第二大值之間。因此,僅限於近似声 v A等於最大值的時刻ΐ 1 2〜11 3期間’判定信號v B為高電 平。這種情況相當於評價電路21 0對近似度VA進行最嚴格 的判定,即進行編碼一致性判定。 ° 判定信號V B作為輸入信號S 〇進行傳送,進而作為§ r鎖存 器2 2 1的輸出信號Q 〇加以保持。輸出信號q 〇在字元線礼1的 電位下降及超過傳輸鬥2 24的閘極閾值電壓的時刻tl4,作 為SR鎖存器231的輸入信號Si進行傳送,進而作為sr鎖存器 231的輸出信號Q1加以保持。 在對其他字元線WL2〜WL4的電位進行掃描的期間,反復 進行以上的操作。結果,在全部字元線WL1〜WL4的電位掃 描結束的時刻’與字元線WL1〜WL4對應的4個判定信號yb 保持在輸出信號Q1〜Q4,並輸入到NAND228。因此,僅限 於全部判定信號VB為高電平時,即僅限於所有與字元線 WL1〜WL4對應的編碼的近似度VA超過基準值SL時,輸出高 電平信號作為啟動信號。 如上所述,本實施形態的比較電路4 0 3 a中,借助從外部 設定基準值SL,可自由選擇有關近似度判定的嚴格程度。 因此,裝入半導體裝置4 04d的系統等中,用於驗證編碼以 時,可根據驗證的重要程度,改變判定的嚴格程度。 由於比較電路403a中,對字元線WL1〜WL4的電位進行掃 描,可獲得以下優點。半導體元件4 0 1 a中,電源電壓(正
89109537.ptd 第39頁 ^•6 50 2 6 五、發明說明(36) 電源線與接地電源線之間的電壓)或溫度變化時,TFT1 01 的特性也隨著變化。例如,溫度升高時,即使在同一閘極 電遷下’ TF T1 0 1的漏電流也增加。設圖2 5中表現標準溫度 下的電晶體T1〜T 4的特性,則例如像圖2 9中所表現的那 樣’在高於該溫度的溫度下,電晶體T1〜T4的漏電流Ι(Π 〜Id4都分別增加。 這4,編碼電路4 0 2 a將固定於一定值的閘極電壓v g 1所 對應的漏電流I d 1〜I d 4與基準電流I r比較,則如圖2 9所 示’編碼C d (1 )〜C d (4 )變成” 1、1、1、1 ” ,得不到正確的 值1、1、〇 ' 〇"。TFT1 0 1的特性方面,即使溫度和電源電 壓變化,電晶體T1〜T4的漏電流Idl〜Id4也不會依次變 化。因此,例如在圖29中,將閘極電壓Vg2所對應的漏電 机I d 1〜I d 4與基準電流I r比較’則能得到正_的值”、 1、0、0丨丨。 比較電路403a中’對予元線1〜WL4的電位,即TFT 1 0 1 的閘極電壓,進行掃描,因而在掃描作業的某期間必定能 得到正確的值"1、1、0、0”。於是,在掃描作業中,必然 進行此正確的編碼Cd與外表編碼c〇的比較,並據此算出雙 方編碼的近似度。近似度AB為最大的期間相當於進二正$ 編Cd與外來編碼Co的比較的期間。因此,隨掃描變化的近 似度V A的最大值體現真的近似度。這樣,本實施形態的比 較電路403a中,能排除溫度和電源電壓變動的影響’正確 進行編碼近似和一致性的判定。 圖30為一組曲線,示出有關決定編碼Cd用的閘極電壓的
89109537.ptd 第40頁 465026 五、發明說明(37) 較佳設定條件。電晶體ΤΙ〜T4的漏電流idl〜Id4之間存在 值相互接近的漏電流(圖3〇中為H2〜Id4)時,最好設定聞 極電壓’使基準電流I r偏離接近的漏電流I d 2〜I d 4的區 間,位於例如漏電流Idl與Id2之間。即,在圖3〇的例中, 最好選擇閘極電壓Vg2。 倘:¾•圖3 0中選擇閘極電壓y g 1,則有時會不能正確進行 漏電流Id2與Id3之間的識別。例如,TFT1〇1因”負偏置溫 度應力”(簡稱為"-BT應力”)而發生閘極閾值電壓Vth變動 (偏移)時,伴隨該變動會出現上述不能識別的情況。— 應力造成的閘極閾值電壓偏移是涉及TFT的已知現象。除 上述文獻2中5己載外,還揭示於j〇urnai
Physics, V〇l. 76, No.12,15 December (1994) > PP. 8160〜8166(以下稱為文獻3)、日本專利特願 5ΜΠ 790號(特開平6_3263 1 5號公報,以下稱為文 = = _79號(特開平8,3⑴號公報”: 如這些文獻所示’在施加負閘極電 nr / B ^ 电&的狀態,將TFT詈 於问,皿度下(即施加_BT應力),則其閘極置 向偏移。TFT Λη硝 '皆别j , 肩值電壓在負方 if!馬P通道型和η通這型的任— 壓的偏移都發;Φ扁自士 & βΒ ± Β 裡’閘極閾值電 秒石丨心生在負方向。閘極閾值電 屯 於所加閘極電Μ,溫度和TFT置於這:偏移量則取決 如文獻5,已公知根據閘極電壓 :::的時間。由 的公式。 和時間預測偏移量 半導體元件401a中,TFn〇1上加的 位寬壓與電源電壓
89109537.ptd 第41頁 D Ο 26 D Ο 26 五、發明說明(38) 之間存在一定的關係。因此’以半導體元件4〇 1 a的電源電 ,溫度和TFT 1 0 1有效工作的時間,根據例如文獻5,可 壓 預測T F T1 0 1的閘極閾值電壓偏移量,進而根據閘極閾值電 壓偏移量,也可預測漏電流偏移量。 起源於-BT應力的閘極閾值電壓偏移量,其發生與初始 特性差異無關,因而相互接近的漏電流Id2與id3之間,有 時會造成順序顛倒。與此相反’選擇圖3 〇例子中示出的問 極閾值電壓Vg2,可迴避或緩和上述欠妥之處。圖3〇中, 在相互差別大的漏電流Idl與Id2之間,由於-BT應力帶來 的閘極閾值電壓偏移而順序顛倒的機率幾乎可忽略。 利用將基準值SL設定得比最高值低一些,不要求偏碼比 較10 0% —致’用例如95%近似度取得高電平啟動信號En, 從而也能處理漏電流順序顛倒這種稀少的現象。這樣,本 實施形態的比較電路4〇3a中,也可得到能防止誤判—Βτ應 力帶來的閘極閾值電壓偏移的優點。 〜 編碼電路402a中,也可不採用漏電流為基準電流卜以上 時,編碼為值,不到基準電流卜時,編碼值為,|〇„, ,而,代之以採用漏電流為基準電流卜以上時,編碼為值 M 〇” ,不到基準電流卜時,編碼為值i。還可僅對一部分編 碼’使其值為反相。 圖31為一種電路圖,示出位元線BL1〜BL4中,僅對位元 線BL2和BL4所對應的編碼,使其值反相時的近似度計算電 的内部結構。這時,外部輸入的編碼〇〇如果其值正 則其對應於位元線BL2和BL4的二進制位中值反相,變
89109537,pul
第42頁 · 5 0 2 6
成 ” 1、0、0、1 插入反相器241 插入反相器242 因此,在XN0R2與編碼記憶體之間 同樣也在XN0R4與編碼記憶體〗98之間 實施形態8 實施形態7的掃描電路200結構上做成對字元線孔的電位 進行連續掃描,但也可將掃描電路做成如圖32的曲線所 ,’進行離散(階梯狀)掃描。圖33示出的掃描電路2_就 疋那種電路的一個例子。掃描電路2〇〇a中在譯碼器驅動器 410的輸出端與字元線WL之間,插入反相器託2和電容元件 群25 1,在子元線WL與接地電位元線之間插入電容元件 2 5 3。 電容元件群251中包含的n( 22)個電容元件,其電容k 〜Cln具有Cu〈C!2 < . . · . < Cln的關係。電容元件群25 1中具有 選擇器,從η個電容元件中依次選擇安插在反相器252與字 π線WL之間的電容元件。由此,實現圖3 2所示階梯狀字元 線WL電位掃描。還可通過改變選擇電容c]i〜^的順序,從 而按所希望的順序取得所希望的字元線WL的電位。 實施形熊9 實施形態9中’說明比較電路4 〇 3 (圖6)的另一較佳形 態。圖34為表示此實施半導體裝置4〇4e組成部分的方塊 圖。半導體裝置404e具有比較電路4〇3b。比較電路403b以 半導體元件4 01中採用TFT1 01為前提,結構上做成即使因 -BT應力帶來的TFT1 01閾值電壓偏移而編碼電路402輸出的 編碼Cd發生變化,也能正確進行編碼比較。
89109537.pid 第43頁 G 5 Ο 2 6
半導體元件401輸出的模擬信號^在輸入到編碼電路 的同時,也輸入到測定電路34〇。測定電路340測量模擬信 號An。模擬信號An的測量值記憶到資料記憶體55ι。編碼 監視電路5 5 2對測定電路340新測定所得的模擬信號^的測 量值和資料記憶體所記憶過去的模擬信號An的測量值進行 比較’從而監視模擬信號An是否因-BT應力等而變動,在 斷定有變動時’進而根攄現在和過去的模擬信號An,判定 是否隨著此變動,編碼電路402輸出的編碼Cd發生變化。 在編碼監視電路5 5 2判定編碼c d發生變化時,編碼修正 電路5 5 3將編碼電路4 0 2輸出的編碼c d修正為正確的值,並 輸出修正編碼Cm。字元線別判定電路555將修正碼與輸 入編碼記憶體1 9 8所記憶編碼c 〇的對應部分進行比較,判 定它們之間的一致性’並輸出體現該判定結果的判定信號 VB 〇 可在地址發生電路4 41指定的每一字元線孔取得判定信 號V B。综合判定電路2 2 0根據全部字元線w L所對應的多個 判定信號VB,判定全部字元線WL所對應的全部二進制位編 碼Cd與全部二進制位編碼Co之間的一致性並輸出體現該判 疋結果的啟動彳s號En。控制電路556響應通過輸入端子輸 入的指示信號St,使比較電路403b的各要素開始工作,並 控制各要素的工作’使其遵循規定的程序。字元線別判定 電路55 5和綜合判定電路220構成判定電路554。 以下說明比較電路403b所屬各要素的内部結構和工作。 為了說明方便,假設半導體元件4 0 1為圖8所示半導體元件
89l〇9537.Ptd 第44頁 4 6 5 0 2 6
4 01 a 〇 圖35為表示測定電路340内部結構的電路圖。此測定電 路340中利用相i串聯#接且插在正電源線與接地電源線 之間的多個電阻7L件Ι·1〜r4進行分壓,產生多個基準電位 ml〜m3。分別與圖11的讀出放大器19〇結構上相同的多個 讀出放大器S1〜S3將相當於模擬信號An的位元線電位们〜 M3(相互同電位)分別與基準電位ml〜m3比較,並將該比較 結果作為測量值α、万、7通過反相器輸出。例如,位元 線的電位Ml比基準電位ml高,則測量值α為低電平。 圖3 6為表示子元線別判定電路5 5 5的内部結構及其與周 邊電路的關係的電路圖。編碼電路4〇2輸出的4位編碼 C d (1)〜C d ( 4)輸入到編碼修正電路5 5 3中具有的4個位修正 電路560。4個位修正電路560根據編碼監視電路5 52輸出的 選擇信號SS1〜SS4 ’將編碼Cd(l)〜Cd(4)反相,或照其原 樣’傳到字元線別判定電路555中具有的OOR1〜4的一個 輸入端,作為修正編碼C m (1)〜c m ( 4)。 XNOR〗〜4的另一輸入端輸入記憶在輸入編碼記憶體i 98 的編碼Co中要與編碼Cd(l)〜Cd(4)比較的4位(圖36中為 1、1、0 '0"的值)。各XN0R1〜4在2個輸入信號一致時, 分別輸出高電平信號’不一致時則輸出低電平信號。 XN0R1〜4的輸出信號輸入到"與”運輸電路(ANI))75(^因 此’僅限於修正編碼Cm( 1)〜Cm(4)與編碼Co中對應的4位 一致時,AND750輸出高電平信號作為判定信號VB。 圖37為表示代表4個位修正電路5 60而且輸入編碼Cd( 1)
89109537,ptd 第45頁 ^65026 五'發明說明(42) 的位修正電路5 6 0的内部結構的電路。和圖1 4的選擇電路 413 —樣’位修正電路5 6 0具有NM〇s電晶體563與^〇3電晶 體564並聯連接而成的傳輸門’以及·〇s電晶體 電晶體5 6 2並聯連接而成的傳輸門。2個傳輸門,利用選擇 例號SS1及其經反相器565中繼而得的反相信號,有選擇地 僅使一個傳輸門導通。 一個傳輸門的輸入部分上輸入編碼Cd(1 ),另一個傳輸 門的輸入部分則輸入經反相器反相的編碼C d (1 )這種反相 信號。2個傳輸門的輸出部分連接到)^〇1?1 (圖36)。因此, 選擇k號SS1為高電平,則編碼Cd(1)反相’並作為修正編 碼Cm( 1 )傳到XN0R1,若為低電平,則編碼Cd( 1 )按原樣作 為修正編碼Cm(l)傳到XN0R1。 圖3 8為表示編碼監視器電路5 5 2的工作的流程圖。在半 導體元件4 0 1的母一位元線b l進行此處理。為了實現圖3 8 的操作’編碼監視電路55 2具有例如CPU及記憶規定其操作 的程序的記憶體即可。搡作開始時,首先在步驟S7/',將 初始值”(Γ置入變數A。其次,在步驟S72,取得位元線電 位的測量“ 1、r。這是假設選擇的位元線是=線 BL1。新獲得的該測量值為di。 接著,在步驟S73,變數A的值逆增"p。在步驟S74,變 數I授予變數A的值。這裡,根據變數丨的值,處理流產生 分支。變數1為"Γ1 ,則將測量值D1與資料記憶體551所記 憶過去獲得的測量值DO的差授給變數j(S75)。變數]為 ” 0",處理轉至步驟S81,使控制變數SS1為低電平,以便
89109537.ptd 第46頁 6 5 0 2 6 五、發明說明(43) 將編碼Cd( 1)不加反相地輸出到XN0R1。步驟S81的處理完 畢時,對位元線BL1的處理結束’如果有別的位元線未處 理,就對新的位元線重復進行同樣的處理。另—方面,步 驟S 7 5中變數j如果不為” 0 ",則處理返回步驟s 7 2。 在步驟S 7 4中,如果變數i為"2 ",處理就轉到步驟§ 7 6, 將測量值D1與測量值DO的差授給變數K。變數K不為"011 , 則在步驟S78將資料記憶體551中記憶的測量值D〇更新為新 的測量值D1。然後,在步驟S79 ’計算編碼Cd( 1 )的新值與 過去的編碼Cd(l )的值的差,並授給變數q。如果變數q為 ",就在步驟S81使控制變數SS1為低電平,以便將編碼 Cd( 1)不加反相地輸出到XN0R1。如果步驟S79中變數q不為 π〇" ’則在步驟S80判斷為要使編碼Cd(l)反相,並在 步驟S81使控制變數SS1為高電平,以便將編碼Cd(1)反相 後,輸出到XN0R1。 步驟S 7 4中,如果變數i為M 3 11 ,處理就移到步驟s 7 γ,並 將測量值D1與測量值D0的差授給變數}。變數1為"〇” ,則 在步驟S81中,使控制變數SS1為低電平,以使將編碼、 Cd( 1 )不加反相地輸出到xn〇ri。反之,如果變數1不為 "〇則處理轉至步驟S 7 8。 ’' 如上所述,編碼監視電路552僅限於在通過最多3次的測 定’經2次確認新測量值di與過去的測量值㈣之間有差異' 時,判定編碼Cd (1 )是否變化,如果判定為變化,則通過 選擇信號SS1對編碼修正電路553進行指示,以便返回變化 月ίι原來的值。本實施形態的比較電路4 〇 3 b進行以上那樣的
五、發明說明(44) 操作’因而即使-BT應力等造成TFT1 01特性變化, 與編碼CO之間的比較結果也不易失常。 u f施形態1 0 實施形態1 0中說明半導體裝置4 0 0 (圖5 )另i較佳實施, 態。圖39中示出方塊圖的裝置4〇7單塊半導體晶片上 靜態隨機存取記憶體RAM(以下稱為SRAM)81,半導體&件 401和編碼電路402。SRAM81具有記憶單元陣82、行^碼器 80a、列譯碼器80b、輸入緩存器80b、輸出緩存器8〇d和寫 入電路讀出放大器8 0 e。記憶單元陣8 2中,陳列狀配置多 個記憶單元(圖中省略)。 圖4 0為表示一個記憶單元内部構造的電路圖。記憶單元 具有M0S電晶體83b、83c、83e、83f,並通過傳輸門83a和 8 3 d.連接到位元線B L和位元線B L*。通過位元線B L和位元線 BL*,將資料信號及其反相信號寫入記憶單元,或從記憶 單元讀出。 圖40的記憶單元中,至少一部分的㈣^電晶體,例如M0S 電晶體83e、83 f ’做成TFT。這種記憶單元部分M0S電晶體 做成TFT的SRAM ’其本身屬於歷來公知的技術。本實施形 態的半導體裝置407在單塊半導體晶片上形成記憶單元包 含TFT的SRAM 81,還形成同樣具有TFT101的半導體元件 401(例如半導體元件4〇la),而且該半導體裝置407還具有 編碼電路402 ’從而TFT101與記憶單元的TFT不同,用於進 行編碼。這點是本實施形態的特徵。 記憶單元包含的TFT最好無特性差異。因此TFT的閘極長
89109537.ptd 第48頁 4 6 5 0 ^6 五、發明說明(45) 度和閘極寬度最好設定得記憶單元的TFT比TFT 1 0 1大。 廣泛存在利用SRAM81系統,因此,利用SRAM81與半導體 凡件40 1和編碼電路402組合,可對廣泛的系統添加識別功 能。而且,由於SRAM81包含TFT ’可減少在其中添加新的 TFT1 〇 1所需製造作業的工數和費用。 兔態1 1 實知形癌11中s兒明半導體裝置4 〇 〇 (圖5)又一較佳形熊。 ,41中示出方塊圖的半導體裝置Mg做成單塊晶片的半導 體裝置,具有半導體元件401和編碼電路78〇。編碼電路 780具有變換電路781和編碼記憶體47〇。 侧電路’例靖 同。編碼記憶體47Q為記憶變換電路m =的編碼cd用的記憶體、編碼記憶體47〇屬於非 導組纪憶體,例如,屬於快速擦寫記情體。 變換電路781響應外部輸入的寫入指^ m輸出的編碼Cd。半導體元件40:^7多〇 =變1電路 半導體裂置權中還可進一步配備譯碼有/二 二變換電咖可響應寫入指示信 器二’將逐條依次指定的位址信號Adr輸出到譯碼器 每次指定不同的字元線WL時,可 中不同記憶空間的信號以譯碼器驅動‘二、碼記憶體470 傳給編碼記憶體470。也可將半導體二或變換電糊1 體裴置4〇8結構上做成從
89109537.pid 第49頁 -ο ΰ 0 2 6 五、發明說明(46) 外部輸入對譯碼器驅動器471輸入的地址信號Adr (圊41中 晝成可從雙方輸入)。 從編碼記憶體4 7 0讀出輸出到外部的編碼c d。因此,在 半導體裝置4 0 8製造階段,或在裝入半導體裝置4 〇 8的系統 交給用戶前的任一階段,預先在標準溫度、電源電壓下, 將編碼Cd記錄到編碼記憶體47〇,從而以後任何時候都能 得到沒有變化的編碼Cd。即,任何時候都能得到不隨溫 度、電源電壓和-BT應力等因素變化的穩定編碼Cd D此 外’半導體裝置408做成單片半導體裝置,因而與歷來的 快速擦寫έ己憶體9 0 8不同,能防止從外部改寫所記錄的c d 這種不正當行為。 實施形熊1 2 實鉍形態1 2中,說明實施形態1〜〗1的半導體裝置應用 到用戶終端(通信終端)的形態。圖4 2的方塊圖示出圖7的 半導體裝置406裝入作為—種用戶終端的行動電話的例 子。此行動電話450配備的半導體裝置4〇6a具有通信電路 405a作為規定電路405 ^ 中介行動電話450的通信的通信公司的設備,即通信公 司(根據萬要,簡稱為11局")設備4 5】中,除具有通信電路 452外’ ϋ具有客戶資料記憶體453。客户記憶體453中記 憶作為編碼Cd的比較對象的編碼c◦。通信電路4()5a與通信 電路452相互收發聲音等的資料Dt,同時開始通信後,立 即從通信電路452將編碼co送往通信電路4〇5a。不文敘述 詳細操作。
89109537.ptd 第50頁
α 6 5 0 2 6 ^ — _«’ 1 " 1 '* ~ -五、發明說明(47) 行動電話450也可不設置半導體裝置406a,而代之設置 圖43所示半導體裝置406 aa。半導體裝置406aa具備圖41所 示的半導體元件408 °這種情況下’行動電話450交給用戶 時已將編碼C d §己憶到編碼記憶體4 7 0 ’用編碼記憶體4 7 〇記 憶的編碼Cd進行編碼Cd與編碼Co之間的比較。 圖44為流程圖’示出行動電話45 0供通信用前的處理流 程。首先,在步驟S1 01中,製造行動電話450作為部件設 置的半導體裝置400、404、406或408。這些半導體裝置製 造成單片半導體裝置。其次,在步驟S1 02,將製造的半導 體裝置父給電活機製造商。接著,在步驟S103,電話機製 造商用交來的半導體裝置製造並造完行動電話45〇。步驟 S1 04中’將造完的行動電話450交給通信公司。 在上述步驟S1 0 1〜s 1 0 4的任一階段,都能讀出半導體裝 置的編碼C d。例如,行動電話4 5 0利用像半導體裝置4 〇 4 a (圖10)、半導體裝置404b(圖(2))或半導體裝置4〇4c(圖 】3 )那樣的,編碼Cd可讀出到外部的半導體裝置時,不僅 半導體裝置製造廠,而且使行動電話450製造商或接受上 父行動電話4 5 0的通信公司’均能讀出編碼c d。讀出的編 石馬Cd和行動電話450 —起,最後交給通信公司。步驟S1 〇5 中’通#公司將讀出的編碼C d作為驗證用的編碼c 0記錄到 客戶記憶體453。 然後’在步驟S106 ’將行動電話450提供給用戶(客 戶)。這時’通信公司可將編碼Cd告知用戶,也可不告 知。在實現採用鑒權的通信方面,不需要用戶知道自己使
8_37.ptd 第51頁 ^ 6 50 26 五、發明說明(48) 用的行動電話450的編碼Cd。步驟S 107中,實施將用戶的 行動電話4 5 0用到通信。 行動電話450具有圖43所示的半導體裝置406aa時,讀出 編碼Cd前進行的編碼Cd對編碼記憶體470的寫入,與編碼 Cd的讀出一樣,也可在步驟S1 01〜S1 04的任一階段進行。 圖4 5為流程圖’示出採用行動電話4 5 0的通信作業,即 圖44中步驟S1 07内部的流程。通信開始時,首先在步驟 S1,從通信公司設備451(圖42)將編碼Co發送到作為用戶 終端的行動電話450。這時,通信電路452讀出客戶資料記 憶體4 5 3中記錄的編碼C 0,並發送該編碼。 其次’在步驟S 2,行動電話4 5 0接收編碼C 0。這時,通 電路4 0 5 a將接收的編碼C 0傳給比較電路4 0 3 °接著,在 步驟S3,比較電路403將編碼C0與Cd比較,判定為雙方一 致或在基準值以上雙方近似時,輸出規定電平(例如高電 平)的啟動信號En。 輸出啟動信號En,則在步驟S4中,通信電路40 5a繼續進 行通信處理。借助該處理,行動電話4 5 0與通信公司設備 45 1之間進行聲音等資料Dt的接收、發送。通信完畢,則 處理結朿。 步驟S3中,沒有輸出啟動信號En,則通信電路4〇 5a中止 通信(步驟S5)。即,禁止收發聲音等的資料Dt。因而,通 信處理結束。這樣,將編碼Cd用於鑒權,由此,能防止行 動電話4 5 0的不正當利用。 圖4 6為表示通信電路4 0 5 a内部結構的方塊圓。在以無線
89109537.pid 第52頁 五、發明說明(49) ------- 為媒體的行動電話450配置的通信f……中,天線與信 號處理電路8GG之間有公知的射頻電路似和中頻電路 463。信號處理電路800中具有發送電路和接收電路 46卜接收電路461接收編碼⑶,並傳給比較電路4(}3。由 啟動#⑽控制通斷的電路也可以僅是發送電路46〇。 以上說明中,作為用戶終端,以將無線(電波)作為通信 媒體的行動電話4 5 0為例子,但對將通信電纜作為通倌媒 體的有線電話機,本實施形態也同樣可用。同時,不限於 電活機’對各種用戶終端,也都可用d 圖47舉例示出本實施形態可用的各種用戶終端(通信終 端)以及用戶終端作為通信對象的公司設備(服務器)。例 如’用戶終端也可以是與自動管理高速公路付費的高速公 路§理系統通#的汽車終端,還可以是與銀行的atm系統 通仏’以進行提款' 存款的I c卡或個人計算機β任何一種 情況下’都從公司設備發送編碼C 0,並在用戶端進行編碼 比較,用這樣的作業完成鑒權處理。 實施形態13 實施形態1 3中,就半導體裝置對用戶終端的應用,說明 減少電源電壓和溫度變動對半導體元件4(π特性的影響的 形態。圖4 8為方塊圖,示出作為一種用戶終端的行動電話 中裝入圖7的半導體裝置406的例子。此行動電話4 5〇a配置 的半導體裝置406b備有通信電路40 5b作為規定電路40 5。 行動電話450a進一步備有溫度感測器271和電壓感測器 272。溫度感測器271檢測半導體元件401的溫度,並將測
89109537,ptd 第53頁
得的溫度資料T傳給通信電路4 ο 5 b。庳片、 測量半導體裝置406b的溫度,也可利'二二剛器271可直接 ^ ^ ^ ^ a ^ ^ 的溫度。電壓感測器272檢測半導體裝置4。=:4 壓,尤其是半導體元件401的電源雷厭.勺寬源電 謂傳給通信電路·。電昼,並將測得的電愿 中介行動電話450a通信的公司的設備,即 _ 還具有運算電路娜 資料記憶體461。客戶資料記憶體461巾,記作 ^ 的比較對象的編碼Co或模擬信號An。通信電路4〇5b與通信 電路281相互收、發聲音等的資料Dt,同時在通俨門始β 後,立即從通信電路405b將溫度資料τ和電壓資送到 通信電路281。然後,從通信電路281發送蝙碼c〇給&信電 路405b。運算電路282根據溫度資料τ和電壓資料v,計曾 考慮溫度和電壓的編碼Co。後文敘述詳細操作。 圖49為流程圖’對行動電話45〇a示出該電話機供通信用 前的處理流程。在步驟S1 01〜步驟S1 〇4的任一階段,可讀 出半導體裝置的編碼Cd ’也可讀出模擬信號An。模擬信號 An的頌出,通常為實施形態2所述,在半導體裝置製造廠 進行。可一面對溫度和電源電壓作種種變化,一面讀出編 碼Cd或模擬信號An。即’能讀出各種溫度和電源電壓下的 編碼C d或模擬信號A η。 項出的編碼C d或模擬信號A η,和行動電話4 5 0 a —起,最 後交給通信公司。在步驟S〗0 5 ’通信公司將作為溫度和電
89109537.ptd 第54頁 6 5 0 2 6 五、發明說明(5]) 源電壓的函數的編碼Cd或模擬信號An記錄到客戶資料 圖5 0為流程圖,表示使用行動電話4 5 〇 a的通信作業,艮 步驟S107(圖49)内部流程。通信開始時,首先在步驟 P S41,將溫度資料T和電壓資料V從作為用戶終端的^于動電 話4 5 0a發送到通信公司設備4 6 0。此時,通信電路4〇5b發 送溫度感測器271傳來的溫度資料τ和電壓感測器2 72 ^ 的電壓資料V。 其次,在步驟S42,通信公司設備460計算編碼€〇。這 時,運异電路2 8 2接收通信電路2 8 1收到的溫度資料τ和電 壓資料V,進而從客戶資料記憶體4 〗讀出編碼Cd或模擬俨 號An,並根據這些資料,算出溫度資料了和電壓資料v所^ 應的編碼Co。 例如,運异電路282從基於多種溫度和電源電壓的編碼 Cd中,將與溫度資料τ和電壓資料v 一致或最接近的溫度和 電源電壓下的編碼Cd作為編碼c〇輸出。或者,運算電路 282根據基於多種溫度和電源電壓的編碼⑶,用公知的内 插法、函數近似法等算出溫度資料7和電壓資料v所對應的 編碼C d,並將它作為編碼c 〇輸出。 或者,運算電路282根據基於各種溫度和電源電壓的模 擬信號An,算出溫度資料τ和電壓資料v所對應的編碼⑺, 並將a玄編碼作為編碼C 〇輸出。這時,也可將體現T F τ 1 〇 1等 的特性的模擬信號An作為SPICE參數,預先記錄到客戶資 料記憶體461 ’從而利用SPICE參數算出溫度資料τ和電壓 第55頁 89109537.ptd 4650 2β 五、發明說明(52) 資料V所對應的編碼Cd。由此,可減少客戶資料記憶體461 記錄的資料量。SP ICE參數是電路仿真中用的公知參數, 用九十個〜幾百個SP I CE參數,可再現基於各種溫度和電 壓的TFT等的電特性。 接著’在步驟S1,將編碼Co從通信公司設備46 0發送到 行動電話450a。這時’通信電路281發送運算電路282算出 的編碼Co。步驟S2以後的處理與圖45相同,省略其說明。 如上所述,採用本實施形態的用戶終端,可排除溫度和電 源電壓的影響,完成穩定的鑒權。 實施形能1 4 實施形態1 4中’就半導體裝置對用戶終端的應用,說明 減少-BT應力的變動對半導體元件401所具有TFT1 01的特性 的影響的形態。圖51為方塊圖,示出作為·一種用戶終端的 行動電話裝入圖7的半導體裝置4 〇 6的例子。該例中,作為 用戶終端’採用圖4 8所示的行動電話4 5 〇 a。 中介行動電話4 5 0a通信的通信公司設備470中,除具有 通信電路281外,還具有運算電路2 92和客戶資料記憶體 293。通信電路450b與通信電路281相互收發聲音等的資料 Dt,同時通信開始後’立即將溫度資料τ和電壓資料v從通 信電路405b發送到電信電路281。然後,通信電路281將編 碼Co發送給通信電路40 5b。 客戶資料記憶體2 9 3中,除記憶模擬信號a n外,還記憶 過去接收的溫度資料Τ和電壓資料ν作為通信履歷。運算電 路292根據現在的溫度資料Τ和電壓資料ν,考慮溫度和電
89109537.ptd 第56頁 五、發明說明(53) 壓’進而根據通信履歷計算也考慮-ΒΤ應力影響的編碼 Co。後文敘述詳細操作。 " 圖52為流程圓,對行動電話45〇a,示出該電話機供通_ 用前處理流程。在步驟S 1 〇 1〜步驟S1 0 4的任一階段^讀^ 半導體元件的模擬信號An。能一面對溫度和電源電壓^種 種變化’一面讀出模擬信號An。即,能讀出種種溫=和電 源電壓下的模擬信號An。讀出的模擬信號^和行動$話 450a —起,最後交給通信公司。在步驟31〇5中通信公司將
作為溫度和電源電壓函數的模擬信號記錄到客戶資料 憶體293。 、'、S 圖53為流程圖,示出使用行動電話45〇a的通信作業,即 步驟S107(圖52)的内部流程。通信開始時,首先在步驟 S4I,將溫度資料T和電壓資料V從作為用戶終端的行動電 話4 5 0a發送到通信公司設備470。其次,在步驟S51通信公 司设備470計异編碼C0。這時,運算電路292接收通信電路 281收到的溫度資料T和電壓資料v,進而從客戶資料記憶 體293讀出模擬信號An和通信履歷,並根據這些資料,叶 算對應於現在的溫度資料τ和電壓資料v,而且考慮從過去 到現在的-BT應力產生的特性偏移的編碼c〇。 圖54說明用表的形式示出有關客戶資料記憶體293所記 億通信履歷的資料的例子。將從第一次接入到第n次(先 前)接入的溫度資料Τ和電壓資料ν作為通信履歷加以記 錄。如實施形態7所述那#,根據文獻5等記載的公知方 法,從溫度、電源電壓和半導體元件4〇1處理工作的時
89109537.ptd
第57頁 4 (S 5 Ο 2 6
間,能算出-BT應力帶來的閘極閾值電壓偏移量,進而算 出該偏移量造成的漏電流等模擬信號An的偏移量。半導〃體 凡件40 1為一次接入中進行驗證而處理工作的時間是已知 的’因計算偏移量所需的資料僅用圖54所示每次接入的溫 度資料T和電壓資料V就足夠。 運,電路292計算過去每次通信(接入)的模擬信號An的 偏移量《圖5 4的右角一標示出該偏移量數值的例子。進 而^運异電路2 9 2計算過去每次通信的偏移量的總和,從 而後得到現在為止的總偏移量。 疗運算電路292還根據基於各種溫度和電源電壓的模擬信 號An,取得基於本次溫度資料丁和電壓資料ν的模擬信號 =’,同時將上述總偏移量與該信號值相加,從而算出考慮 當剛溫度和電源電壓以及到現在為止的_BT應力偏移量的 模擬信號An。進而,運算電路292將此模擬信號An變換為 編碼Cd。這樣,就取得考慮溫度、電源電壓和_BT應力的 變動的編碼C d。將此編碼C d傳給通信電路2 8 1作為比較對 照用的編碼C 〇。 接著’在步驟S1,通信公司設備470將編碼Co發送給行 動電話450a。這時,通信電路281發送運算電路292算出的 編碼Co。步驟S2以後的處理與圖45相同,因而省略其詳細 說明。但,從接收溫度資料T和電壓資料v開始到通信結束 後為止的任一時刻,都將接收的溫度資料τ和電壓資料ν作 為通彳g履歷’從通信電路2 8 2記錄到客戶資料記憶體2 9 3。 關於伴隨本次通信的-BT應力造成的特性偏移量,最好
4 6 5 0 2 6 五、發明說明(55) 在該時刻由運算電路2 9 2算出’並記錄到客戶資料記憶 2 9 3。利用這種方法’可減少每次進行通信反覆計算過去 的偏移量的時間。 如上所述’採用本實施形態的用戶終端,不僅能排除溫 度和電源電壓的影響’而且能排除_BT應力的影響,從而 完成穩定的驗證。 眚施形態1 5 實施形態1 5中,就半導體裝置時用戶終端的應用,說明 減少-BT應力變動對半導體元件4{π所具有TFT101的特性的 影響的另一形態。圖5 5為方塊圖,示出作為一種用戶終端 的行動電話中’裝入圖7的半導體裝置40 6的例子。此行動 電話機45Ob配置的半導體裝置4〇6C備有誤差運算電路481 和誤差記憶體480,而且還備有通信電路4〇5c作為規定電 路4 0 5。 誤差運算電路481對中介行動電話4 5 0b通信的通信公司 設備48 0送來的模擬信號I和半導體元件4〇ι輸出的模擬信 號An進行比較’計算其誤差Ai。誤差記憶體482記恨所算 出的誤差△I。 ~ 通信公司設備480中,除具有通信電路mi外,還具有運 算電路311和客戶資料記憶體312。通信電路4〇5c盥诵 路281相互收發聲音等的資料^,同時開始通信後、,立°即 將溫度資料T和電壓資料v從通信電路40 5c發送到通信電路 281。然後通信電路281將編碼co和模擬信號f發送到°通信 電路40 5c。進而,通信電路4〇5c將誤差發送到通^ ^
第59頁 — ___ 五、發明說明(56) ~ ---- 路 281。 ,戶資料記憶體312中’記憶作為溫度和電源電壓函數 =擬信號An/運算電路311根據當前的溫度和電屋 ΐ V,考慮溫度和電壓進而根據上次通信時算出的誤差 △ I,計算考慮-ΒΤ應力影響的編碼。。進而,行動電$ MOb將編碼Co和基於該編碼的模擬信號虹一起作為模擬伸 號I,傳給通信電路281,以便能算出本次的誤差ΛΙ。 η 仃動電話45Ob供通信前處理的流程,表達方式與 同,因而省略其說明。 圖56為使用行動電話45〇b的通信作業的流程圖。通信開 始時,首先在步驟S41,將溫度資料τ和電壓資料v,連同 上次通信時算出並記憶在誤差記憶體中482的誤差,從 行動電話45 Ob發送到通信公司設備47〇。這時,通信電路 4 0 5c發送溫度感測器271傳來的溫度資料了、電壓感測器 272傳來的電壓資料v和誤差記憶體482傳來的誤差△[。 士接著丄在步驟S61,通信公司設備47〇計算編碼〇〇,這 時,運算電路3 11接收通信電路28 }收到的溫度資料τ、電 壓資料V和誤差△ I,進而以客戶資料記憶體3丨2讀出作為 溫度和電塵函數的模擬信號An,並根據這些資料,對應於 當前溫度資料T和電壓資料v,進一步計算對反映_BT應力 造成的偏移的誤差△ I也加以考慮的編碼⑸。 圖57為表示步驟S6 1的内部處理的流程圖。開始步驟S61 的處理時,首先在步驟S65,運算電路311從通信電路281 接收相當於上次接入記錄的上次誤差△ I。接著,在步驟
89109537.ptd 第60頁
465〇2s 五、發明說明(57) S66中,根據誤差ΛΙ,預測當前模擬信號An的值。嗜 映溫綱T和,麗資料v。即,對誤差〜也加以進 :後,计鼻所接收狐度貧料τ和電壓資料v下的模擬信號 然後 > 在步驟S67中,用與編碼電路4〇2相同的作業, ^信號An進行編碼’從而生成編碼Cd。所生成的編碼⑸ 作為比較對照用的編碼Co,模擬信號虹則作為計*竽差 的模擬信號I,從運算電路311傳給通信電路281 返回圊56,接著在步驟S1 ’將編碼c〇和模擬信號丨從通 k公司設備480發送到行動電話45〇b。這時,通信電路281 ,送運算電路311算出的編碼c〇和模擬信號】。步驟S2中, 行動電話4 5 0 b接收編碼C 〇和模擬信號{。這時通信電路 4〇5c將接收的編碼c〇傳給比較電路4〇3,同時將接收的模 擬信號I傳給誤差運算電路481 ^誤差運算電路481根據模 擬信號I和半導體元件401輸出的模擬信號杬,計算誤差△ ί,並記錄到誤差記憶體482,為下次通信作準備。誤差△ I反映上次通信時發生的-Βτ應力造成的模擬信號虹偏移 量。 ί接著在步驟S62中比較電路4〇3將編碼Co與編碼Cd進行比 較,並判斷為雙方一致或雙方在基準值以上近似時,輸出 規疋電平(例如尚電平的啟動信號E n。輸出啟動信號E n, 則在步驟S4通信電路4〇5c繼續進行通信處理。通信完畢 時,結束處理。反之,步驟S 6 2中不輸出啟動信號e n,則 通信電路4 0 5c在步驟S5中止通信處理。
89】09537. ]Md 第61頁 465025 五、發明說明(58) 如上所述,採用本實施形態的用戶終端不僅能排除溫度 和電源電壓的影響’而且能排除_BT應力的影響,從而能 完成穩定的驗證。 f施形態1 6 實施形態1 6中’就半導體裝置對系統等的應用,說明編 碼Cd用於口令判定的形態。圖58為方塊圖,示出作為系統 等的使用對象’行動電話裝入圖7的半導體裝置406的例 子。此行動電話450c配置的半導體裝置4ow備有通信電路 405d作為規定電路405。 與編碼C d進行比較的編碼C 〇不是從中介行動電話4 5 〇 c通 信的通信公司設備(圖中省略)發送的,而是由行動電話 450c的用戶輸入的。因此,編碼c〇不經通信電路4〇5d中繼 就輸入到比較電路4 0 3。例如由用戶操作行動電話4 5 〇 c中 具有的撥號按鍵(圖中省略)輸入編碼Co。此編碼c〇起口令 的作用。 圊59為流程圖’示出行動電話4 5 0c供通信用前處理的流 程。在步驟S1 0 1〜步驟S1 0 3的任一階段,讀出編碼μ。步 驟S1 03 —結束,就在步驟S1 06將行動電話450c提供給用 戶。這時’將讀出的編碼C d告知用戶。然後,在步驟§ 1 〇 7 中,實施用戶將行動電話45 0c用於通信。這樣,與圖49和 圖52的處理不同,不需要將編碼Cd告知通信公司。 圖6 0為流程圖,示出使用行動電話4 5 0 c的通信作業,即 步驟S107(圖59)内部的流程。通信開始時,首先在步驟 S11由用戶輸入編碼Co。如果用戶是正當的使用者。作為
89109537.ptd 第 62 頁 i; R η 2 g
五、發明說明(59) 、扁:兮,可輸入預先通知的編碼Cd。 ϋ ΐ ΐ "co # ^ "Cd ^ ^ 定電平(例如高雷亚、致或在基準值以上近似日寺,輸出規 ▲牛碑ς·Μ由a ^平的啟動信號Εη。輸出啟動信號心時, ίϊ ^ ^ 電路405d繼續進行通信處理。利用該處 資料Dt。通Ρ里 司权備之間進行收發聲音等的 叶 逋托凡畢,則處理結束。 二驟S12中不輸出啟動信號Εη,則通信電路㈣d在步驟 止通仏處理。即,禁止收發聲音等的資料Dt。因而’ L處理’束。這樣,將編碼Μ用於口令判定,能防止行 動電話4 5 0 c的不正當利用。 通過裝載本發明的半導體裝置,可不侷限於行動電話而 在各種系統中將編碼Cd用於口令判定。圖6丨為舉例表示應 用系統為個人計算機的方塊圖。此個人計算機5〇〇除設置 包含CPU和外圍電路等的主體部分5〇1外’還備有圖6所示 的半導體裝置404。 比較電路403將用戶通過個人計算機5〇〇所具有鍵盤等輸 入4置(圖中省略)輸入的作為口令的編碼C 〇與編碼電路 402輸出的編碼cd進行比較,判定編碼的一致性或近似 性。比較電路4 0 3確認一致性和近似性時,將啟動信號En 傳給主體部分501。主體部分5〇1接收啟動信號En,則繼續 ,行工作,如果不能接收,就中止工作。這樣,在個人計 算機500的口令判斷中也能利用編碼Cd ^ f施形能Ί 7
89109537.ptd 第63頁 4 6 t> ϋ 2 6
五、發明說明(60) 實施形態17中就半導體裝置對用戶 編碼Cd用作代替商務交易中的^ ’况0 『=:例表示用戶終《入二 圖。此用戶終端51〇為例如個人計算機 ⑽和外圍電路的主體部分501連接半導體裳卡置^其具有 主體:分5(Π與代理公司511收發有關商務 m ’同時將編碼電路術提供的編碼Cd作為證據印^ 給代理公司5"。代理公司511為例如銀 ? 子商務交易驗證公司等。 州A司、ΐ 代理公司5Π和用戶終端510的使用者,任何— 要預先知道編號Cd,也不需要在半導體裝置4〇〇 、: 等預先讀出編碼Cd和模擬信號An。因此能節省髀13 ° 400或用戶終端510的製造成本。 蒗置 圖6 3為表示採用用戶終端5丨〇的商務交易作業的流程 圖。商務交易開始時,首先在步驟S2 i ’進行驗證=理。 此驗處理是不用編碼Cd,而用歷來盛行的口令的通&常八 處理,因而省略其詳細說明。該口令記錄在例如磁二鉍^ 體中,技術上可改寫。 ° π螺 其次,在步驟S 2 2,從用戶終端5 1 〇將編碼c d作為證 發送給代理公司5 11。這時,主體部分5 〇 i發送編碼電路印 4 0 2提供的編碼cd ’如實施形態1所述,與步驟S2 j中用的 口令不同,不能從外部改變基於編碼Cd的半導體元件4〇1 的特性。半導體裝置4 0 0做成單片半導體裝置,因而,如 實施形態1所述那樣,能進一步提高安全性。
89309537.ptd 第64頁 4 6 5 0 2 6 n---—-_ _ 五、發明說明(61) 接著’在步驟S23,代理公司51 1記錄編碼〇0。然後,如 作 吊’處理就轉到步驟S26 ’進行電子商務交易用的通 =°即’在代理公司511與用戶終端51 0之間進行有關商務 =易的資料Dt的通信。商務交易所需的通信一完畢,所有 的處理就結束。這樣,每次通信記錄編碼Cd,因而心理上 產生抑制犯罪的效果。 、步驟S23與S26之間的步驟S25中,可在代理公司511方 和疋用戶終端51 〇的接入是否正當用戶以外的不正當使 用 這裡’與貫施形態1 2的通信公司相同,代理公司5 1 1 可以預先記錄編碼Cd。因此,與實施形態1 2 —樣,在用戶 ^ 5 1 〇父給用戶前的任一階段讀出編碼c d,並告知代理 公司5 11。 步驟S25中’代理公司511將記錄的編碼cd與用戶終端 5 1 0送來的編碼c a加以比較’判定一致性或近似性。峰認 一致性或近似性時,允許進行步驟S26的處理。未確認一 致性或近似性時’判斷為用戶是不正當使用者, S2 7切斷(中止)通信β或者,即使不預先記錄編碼“,在 例如根據銀行跌落額’懷有疑問的正規用戶提醒存在不正 當使用時’在步驟S2 5可將過去的編碼中與正規用戶不同 的編碼判定為不正當使用。 t施形能1 8 實施形態1 8中就半導體裝置對用戶終端的應用說明將編 碼Cd用於生成CDMA方式通信系統的CDMA碼(擴頻竭)的形” 態。CDMA(Code Division Multiple Access:石馬分多址)方
89109537.ptd 第65頁 465026 五、發明說明(62) if Η: : : 士美國標準的行動電話通信系統,發送端和 i L : 頻碼的偽隨機碼,根據該碼的資料進行 ^和解調,從而實現串擾電平低的多路通信。關於CDMA 在例如角川靖夫主編、曰本技術經濟中心發行 年1,月3 〇日發行)的《擴頻通信技術:最新應用報告集 (以下稱為文獻6)中已公知,目而省略其詳細說明。 圖64和圖65為舉例示出作為用戶終端的行動電話裝入圖 5的上半導體裝置4 G 0的方塊圖。圖6 4和圖6 5分別示出與行動 電居知發送和接收2種功能有關的要素,但為了能進行雙 向通信,收發雙方需要同時具有圖中所示的要素。 行動電話181中,通信電路52〇備有CDMA碼生成電路 186、调變電路188和解調電路185。從半導體裝置4〇〇具有 的編碼電路402提供編碼Cd給CDMA碼生成電路1 86。CDMA碼 生成電路1 86根據編碼Cd生成CDMA碼。最簡單的是通過將 多位編碼C d按其原樣加以周期性的重複,生成c ]) μ a碼。通 常將CDMA碼生成為與編碼Cd具有一定關係的碼串。每一半 導體裝置’即每一行動電話1 8 1,其編碼C d不同,因而能 生成每一行動電話181不同的CDMA碼。調變電路188和解調 電路1 85用CDMA碼生成電路186生成的CDMA碼分別進行調變 和解調。 中介行動電話1 8 1通信的通信公司設備1 8 0中,通信電路 521備有CDMA碼生成電路183、調變電路184和解調電路 1 8 7。通信公司設備1 8 0中’還具有客戶資料記憶體1 8 2。 用與圖44相同的作業,預先將半導體裝置40 0的編碼Cd提
89109537.ptd 第66頁 ;50 26 五、發明說明(63) 供給通信公司。然後,所提供的編碼Cd作為編碼Co,記憶 到客戶資料記憶體182。 CDMA碼生成電路183利用與CDMA碼生成電路186相同的包 裝,根據編碼C 〇 ’生成C D Μ A碼。因此’通信公司設備1 8 〇 與行動電話181共用統一CDMA碼。調變電路184和解調電路 187用CDMA碼生成電路183生成的CDMA碼分別進行調變和解 調。 從半導體裝置4 0 0取得的編碼Cd各個隨機差異,相互關 係小。因此,與歷來公知的C D Μ A方式通信系統一樣,實現 串擾電平低的通信系統。而且,CDMA碼起行動電話181的 識別碼的作用,因而具有防止不正當使用的效果。當然, 半導體元件401中不僅可用TFT101 ,而且能採用圖16的電 阻元件43或圖1 7的電容元件91。 也可減少電源電壓和溫度的變動對半導體元件4〇 1特性 的影響’從而在通信公司設備180與行動電話181之間,穩 定地共用同一CDMA碼。圖6 6為表示按上述那樣構成的通信 系統的操作的流程圓。此系統中,通信開始時,首先在步 驟S31 ’將溫度資料和電壓資料從行動電話發送到通信公 司設備°於是’在步驟S 3 2中,通信公司設備生成考慮溫 度和電壓的CDMA碼,並進行通信處理。 圖6 7中示出實現此通信系統的行動電話組成例。圖6 7的 行動電話5 30備有圖7的半導體襞置406作為半導體裝置 406e。作為規定電路405(圖7),半導體裝置406e備有通信 電路531。通信電路531備有CDMA碼生成電路186、圖申未
89109537.ptd 第67頁 6 50 26 五、發明說明(64) 示出的調變電路188(圖64)和圖中未示出的解調電路 185(圖64)。CDMA碼生成電路186根據編碼電路4〇2輸出、 編碼Cd,生成CDMA碼。與實施形態13的通信電路4〇ga相的 同’通信電路531根據比較電路403輸出的啟動信號^目 受有關通信許可和禁止的控制。 接 使行動電話53 0還備有溫度感測器271和電壓感測器 272。溫度感測器271檢測溫度,並將測出的溫度資料τ 給通信電路531。電塵感測器272檢測半導體裝置4〇6 源電壓,尤其是檢測半導體元件40 i的電源電壓,並 出的電壓資料V傳給通信電路531。 ’ υ 中介行動電話5 3 0通信的通信公司設備7 6 〇中,且 :=2,卜’還具有與實施形態13相同的運算電路2心 ^戶貝料β憶體46】。通信電路532配置c編碼生成 1 3,遠生成電路根據運算電路282輸出的編碼c〇,生 CDMA碼。客戶資料記憶體461中,與實驗形態13 一樣,將 的比較對象的編碼c〇或模擬信號“作 電壓的函數’進行記憶。 與實J形態13中圖50所示的作業,進行行動電話53〇 Π段備46 0之間的通信處理。但,步驟S4的通信 $理中’通信採用CDMA碼的調變和解 輸出的編碼c。,即^ 生成通信公司設備?6〇用的 因此’可減少電源電壓和溫度變動對半導體元件4〇ι特
SW 09537. ptd 第68頁 a t Ο 2 6 -發明說明(65) - 而且,驗 因而能高 證卢S J ΓΓ>Μ穩定地維持基本共用CDMA碼的通信 嗖且根A 士 A的生成雙方都用編碼Cd和編碼CC 效且低成本製# 每浐价, n k具有雙向功能的用戶終端。 態 1 9 TT?T^r!t形遙19中說明圖1和圖2所示底部(bottom)閘極型 較佳製造方法。圖68〜圖71為表示該製造方法的 ^ 業圖。首先’如圖6 8所示,在絕緣膜1 2上形成閑 s 1 °閑極11形成例如150nn]厚。接著,如圖69所示,形 成絕緣膜1 0,以覆蓋圖6 8作業後的絕緣膜丨2和閘極丨丨露出 的全部表面。絕緣膜1〇形成例如20nm厚。 接著,如圖70所示,在絕緣膜丨〇上形成半導體層!。利 用例如將S iz He氣體用作反應氣體,在約4 6 〇。匚下執行 CVD (化學氣相澱積)法’堆積約2 〇 〇 ηΙΏ厚的非晶矽,然後在 約60 0 °C下進行約1 2小時退火,從而形成半導體層1。通過 至此為止的處理’半導體層1形成晶粒直徑〇 _ 1 # m以上(例 如約1 μ m )的多結晶矽。然後’在半導體層1的整個表面, 例如以2 0 k e V的能量、3 X 1 012 c nr2的密度注入石申(a s )。由 此’形成通道區域。由於形成為晶粒直徑〇 , 1厂m以上(例 如約丨// ΙΠ )的多結晶石夕’此容易地將通道長度和通道寬度 設定在實施形態3所述的最佳範圍内。 在後續的圖7丨作業中,首先在要形成半導體層1的通道 區域2的部位上,形成製成圖案的保護膜9。其次,通過將 保護膜9用作遮蔽體’以20keV的能量、5 X l〇14cm_2的密度 、將BF2有選擇地注入到半導體層1。由此’形成源極區域
,ν ο ο Ο 2 6 五、發明說明(66) ~~ 3和汲極區域4。然後’去除保護膜9,從而完成圖1和圖2 所示的TFT1 01。 實施形態2 0 也可將摻雜閘極型TFT用於半導體元件4〇ι等,以代替圖 1和圖2所示的底部閘極型TFT1 〇丨。本實施形態中,說明摻 雜閘極型TFT的構造及其製造方法。 圖72為摻雜閘極型的縱剖面圖。此TFT 104中,在絕 緣膜1 2上形成半導體層1 ’該半導體上形成絕緣膜2 〇。在 絕緣膜20上,有選擇地形成閘極n ,並在閘極的兩個側形 成側壁21。講述各要素的材料的一個例子:絕緣膜丨2為矽 氧化物,閘極11為摻雜多結晶矽,絕緣膜2〇和側壁2丨為矽 氧化物,半導體層1的主成分為矽。 在半導體層1上,形成位於閘極丨丨下方的通道區域2和將 該通道區域2夾在中間的汲極區域4和源極區域3。連接通 道區域2的絕緣膜20部分起閘極絕緣膜的作用。在源極區 域3和汲極區域4的與通道區域2的接合部,作源極區域3和 汲極區域4的一部分,形成低濃度地含有雜質的LD])區22。 圖72的例中,通道區域2的導電型為㈣,源極區域3和汲 極區域4的導電型為p型。即,作為一個例子,TFn〇4形成 為ρ通道型MOSTFT。 半導體層1形成為多結晶半導體層,含有圖中未示出的 晶粒和晶界。因此,即使通過同—作業製造多個tft] 〇4, 母個TFT1 04半導體層1的晶體結構也不同,其特徵隨機差 異。這一點與TFT1〇1相同。摻雜閘極型TFT與底部閘極型
89109537.ptd
五、發明說明(67) TFT相比’具有能得到大汲極電流的優點。 圖73〜圖75為表示TFT 1 04較佳製造方法的製造作業圖 首先,為圖7 3所示,在絕緣膜1 2上形成半導體層1。利用 執行與實施形態1 9中圖7 0相同的作業,形成此半導體層 1。其次’如圖7 4所示,在半導體層1上形成絕緣膜2 0。 在後續的圖7 5的作業中,利用執行與圖6 8相同的作業 在絕緣膜20上形成閘極11。接著,將閘極π用作遮蔽體 以低濃度將p型雜質有選擇地注入半導體層1,從而形成 LDD區2 2。接著,如圖72所示,形成侧壁2 1後,將閘極1 1 和侧壁2 1用作遮蔽體,以高濃度有選擇地將p型雜質注入 至J半導祖層1 ’從而形成源極區域3和沒極區域4。經過以 上的作業’就完成TFT1 04。 實施形熊2 1 圖5〜圖7、圖39和其他圖中示出的半導體裝置中,半導 體元件40 1包含TFT,編碼電路402等電路包含體型電晶 ,,而且可採用將這些電路製入同一半導體晶片的形態。 實施形態21中’說明將上述TFT和體型M〇s電晶體製入同一 半導體晶片的半導體裝置及其較佳製造方法。 圖76所示的半導體裝置1Q5中,單塊半導體基片3〇包含 電晶體區2“σΤΡΤ區29,形成劇單晶半導體基 面上’有選擇地形成分隔元件用的溝分隔絕緣層 a、 lb、3lc。半導體基板3〇例如為矽基板,溝分隔絕 --彖層3 1 a、3 1 b、3 1 c例如形成為矽氧化層。 未形成溝分隔絕緣層31a、31b、3lc;半導體基板3〇的
89109537.ptd 1111
第71頁 G 50 26 五、發明說明(68) 主面覆蓋絕緣膜32a、32b。絕緣膜32a、32b例如形成為石夕 氧化膜。在相當於M0S電晶體區28的半導體基板3〇部分‘的 上方,形成閘極34,以覆蓋溝分隔絕緣層3 1 a和絕緣^ ’ 3、 2a,又在相當於TFT區29的半導體基板30部分的上方、,形 半導體層1,以覆溝分隔絕緣層31b、3卜和絕緣膜32b i ^ 極34和半導體層i都形成為多結晶半導體層,例如 °曰 矽f。閘極34中,摻入η型雜質,半導體層1上形成摻η型 雜質的通道區域2、摻ρ型雜質的源極區域3和摻ρ型雜質的 沒極區域4。通道區域2形成在絕緣膜32b上,與通道區域2 相對的半導體基板30的主面上,形成型雜質的閑^ S 3 3 ° 閘極34和半導體層1用絕緣層35相互電絕緣。絕緣層” 上’有選擇地形成接觸孔,這些接觸孔中填充的鎢柱 36a、36b、36c分別連接閘極34、源極區域3和汲極區域 4。 絕緣層35上形成製成圖案的布線37a、37 別連接鎢柱36a、36b、36c。 並刀 如上所述,閘極34和半導體層1都形成為多結晶半導體 層,因而可用統一作業形成這2部分。圖π〜圖79為表示 這種較佳製造方法的製造作業圖。該製造方法中,首先, 如圖77所示。升>成扇半導體基板3〇上,形成溝分隔絕 緣層31a、31b、31c,其厚度例如為3〇〇nm。 後續的圖78的作業中’首先’形成製成圖案的保護膜3g 以選擇性地覆蓋相當於MGS電晶體區28的半導體基板3〇部 分的上方°然後,將保護膜3 9用作遮蔽體,以$ χ 1 〇ι5
第72頁 465026 五、發明說明(69) cm2的密度有選擇地在半導體基板30的主面注入麟或砷’ 從而在相當於TFT區29的半導體基板30的主面上有選擇地 形成閘極3 3。 接著,在圖79的作業中,去除保護層39後,在半導雜美 板30的露出主面上形成絕緣膜32a、32b »然後,堆積捌如 多結晶矽,以覆蓋此階段生成物的全部上表面,從而形成 多結晶半導體層3 8。接著,如圖7 6所示,將多結晶半導赠 層38製成閘極34和半導體層1形狀的圖案。然後,通過公 知的作業,有選擇地導入雜質,從而形成閘極34、通道處 域2、源極區域3和汲極區域4。 接著’圖中雖然未示出,但通過公知的作業,在半導體 基板30的主面上有選擇地形成體型m〇S電晶體的通道區 域、源極區域和汲極區域。然後,通過公知的作業,形成 絕緣層 35、鎢柱36a、36b、36c 和布線37a、37b、37c。 如上所述’由於作為共用半導體層3 8的一部分,形成閘 極34和半導體層1,可獲得能減少製造作業和製造成本的 優點。 實施形態2 2 圖5〜圖7和其他圊中所示的半導體裝置中,半導體元件 4 0 7包含圖1 6所示的多結晶電阻元件4 3,編碼電路4 〇 2等電 路包含體型MOS電晶體,而且可採用將這些電路製入單塊 半導體晶片的形態。圖8 0為一例這種半導體裝置的縱剖面 圖。此半導體裝置106中,單塊半導體基板40包含體型M0S 電晶體區4 8和電阻元件區4 9。形成p阱的單晶半導體基板
89109537,ptd 第73頁 dS 5C 26 五、發明說明(70) 4 0的主面上,有選擇地形成分隔元件用的溝分隔絕緣層 4 1 a、41 b 〇 未形成溝分隔絕緣層41a、41b的半導體基板4〇的主面用 絕緣膜42覆蓋。在相當於MOS電晶體區48的基板4〇部分的 上方形成問極4 6 ’以覆盍溝分隔絕緣層4丨8和絕緣膜4 2, 又在相當於電阻元件區49的半導體基板4〇的部分上方,在 溝分隔絕緣層4 1 b上形成半導體層4 3。 閘極46和半導體層43都形成為多結晶半導體層,例如多 結晶矽層。閘極46中摻入n型雜質,半導體層43上形成以 低濃度摻P型雜質的電阻區44、以高濃度摻p型雜質的電極 區45a、45b。 如上所述,閘極46和半導體層43都形成為多結晶半導體 層,因而可在同一作業形成這兩部分。除不形成溝分隔絕 緣層圖案形狀的閘極33和電阻區44導電形式不同這兩點 外,其裝造方法與實施形態21中說明的製造方法相同,因 而省略其詳細說明。 實施形態2 3 圖5圖7、圖39和其他圖所示的半導體裝置中,半導體 兀件401包含製入半導體基板的體型多結晶MOS電晶體,以 =替TFT ’編碼電路4Q2等電路則包含體变單晶祕電晶 且可採用將這些電路製入單塊半導體晶片的形態。 二。例這種半導體裝置的縱剖面圖。此半導體裝置 108中,單塊半導體基板5〇包含單晶MOS電晶體區58和多结 晶MOS電晶體區59 Q形成p阱的半導體基板5〇的主面上有選
S9109537.ptd
第74頁 650 26 五、發明說明(71) ' 擇地形成分隔兀件用的溝分隔絕緣層5丨a、5丨b、5 1 c。 半導體基板50為例如矽基板。夾在溝分隔絕緣層51b、 5 1 c中間的多結晶M0S電晶體區59的主面上,有選擇地形成 η型多結晶區5 3。此多結晶區5 3的主面上有選擇地形成導 入P型雜質、的源極區域54和汲極區域55,將通道區域夾在 中間。通道區域的上面形成閘極57,將閘極絕緣膜52b夾 在中間。閘極57形成為摻雜多結晶半導體層,例如摻11型 雜質的多結晶砂層。 未形成溝分隔絕緣層51a、51b的單晶M0S電晶體區58的 主面用絕緣膜52a覆蓋。在相當於單晶M〇s電晶體區58的半 導體基板50部分的上方,形成閘極56,使該閘極在溝分隔 絕緣層5 1 a、51 b和絕緣膜5 2上延伸《閘極5 6形成為摻雜多 結晶半導體層’例如摻n型雜質的多結晶矽層。因此,利 用將共用的多結晶半導體層製成圖案,能形成閘極56和閘 極5 7 0 與圖1和圖2所示TFT101 —樣’製入半導體基板5〇的體整 多晶M0S電晶體中’也由於通道區域晶介數量的差異,、漏 電流等的特性產生差異。因此,與TFT1 01 —樣,體型多結 晶M0S電晶體也可用作例如半導體元件40 1的構成要素。… 圖82為表示圖81的半導體裝置108的製造方法中/形成 多結晶區53的作業的作業圖。此作業中,首先,有選擇地 形成保護膜60,以覆蓋單晶MOS電晶體區58的上方。合 然,預先準備半導體基板50作為單晶半導體基板。接胃著, 將保護膜60用作遮蔽體,在半導體基板50的主面有選擇地
89109537-ptd
•16 5 0 2 6 五、發明說明(72) 注入半導體基板5 〇的主成分,例如砂。 如果半導體基板50是矽基板,則可用1 OkeV的能量、1 X 1 015cnr2的密度注入矽。由此,使受到矽注入的半導體基板 5 0的主面部分非晶化。然後,採用Rta (例如用1 〇 〇 〇 °c的溫 度、30sec的時間)進行退火,則非晶化區中再次產生晶 化,從而形成多結晶區5 3。 在單塊半導體基板50將多結晶M0S電晶體和單晶M0S電晶 體兩者形成為體型電晶體,因而形成源極區域54、汲極區 域55和閘極57的作業等中,可用共同的作業執行這兩種電 晶體用的作業’能減少製造作業和製造成本。半導體裝置 1 0 8的製造方法中,圖8 1以外的製造作業可用歷來公知的 作業執行’因而省略其詳細說明,雖然圊81中省略,但在 半導體基板50的主面上’也有選擇地形成單晶M〇s電晶體 的源極區域和汲極區域。這是不言而喻的。 圖81的半導體裝置log中,將s〇i(Seniiconductor on Insulator:絕緣體半導體)基板(本說明書中S(H基板稱為 半導體基板)用作半導體基板5 〇,可方便地形成多結晶半 導體區。圖83所示的半導體裝置109中,在絕緣層61上面 形成SOI層。SOI層包含單晶m〇S電晶體區70和多結晶M0S電 晶體區71 ’用溝分隔絕緣層66a、66b、66c將各區分開。 SOI層為例如矽層。夾在溝分隔絕緣層66t)、66c中間的 多結晶Μ 0 S電晶體區71成為多結晶半導體區,其中有選擇 地形成η型通道區域63以及將η型通道區域63夾在中間的ρ 型源極區域64和汲極區域65。通道區域63上形成閘極69,
89109537.ptd 第76頁 465026 五、發明說明(73) - 將閘極絕緣膜67b夾在中間。閘極6 9形成為摻紐夕a a丄. β , 〜雖多結晶半 導體層’例如摻η型雜質的多結晶矽層。 單晶M0S電晶體區62的主面用絕緣膜67a覆蓋^單曰|^〇5 電晶體區62的上方’形成閘極68 ’使該閘極在溝分5絕緣 層6 6 a、6 6 b和絕緣膜6 7 a上延伸。閘極6 8形成為換雜多辞 晶半導體層’例如摻η型雜質的多結晶矽層。因此,可利 用將其用多結晶半導體層製成圖案’形成閘極68和間極 69 0 與圖81所示體型多結晶M0S電晶體一樣,製入SOI層的多 結晶M0S電晶體中,也由於通道區域中晶界數量的差異, 漏電流專特性產生差異。因此與T F T1 0 1相同,s 01層中形 成的多結晶M0S電晶體也可用作例如半導體元件4 〇 1的構成 要素。因為將單晶M0S電晶體制入S 0 I中,可獲得操作高速 化,而且減少耗電的優點。 圖84為表示圖83的半導體裝置109的製造方法中,形成 多結晶區63的作業的製造作業圖。此作業中,首先,有選 擇地形成保護膜72,以覆蓋SOI層單晶M0S電晶體區70的上 方。當然,S0 I層形成為單晶半導體層。其次,將保護膜 72用作遮蔽體,在SOI層上有選擇地注入SOI層的主成分’ 例如矽。 如果S 01層是石夕層,可用例如1 〇 k e V的能量、1 X 1 015 c m 2 的密度注入珍。由此,使受到砂注入的S 01層部分非晶 化。然後,用溫度6 0 0 °C、時間1 2小時進行退火,則非晶化 區中再次產生晶化’從而形成多結晶區63。
89109537.ptd 第77頁 465026 五、發明說明(74) 在單一的SOI層形成多結晶M0S電晶體和單晶M0S電晶體 兩者,因而在形成源極區域64、汲極區域65和閘極69的作 業等中’可用共同的作業執行這兩種電晶體用的作業,減 少製造工數和製造成本。半導體裝置1〇9的製造方法中, 圖8 4以外的製造作業可用歷來公知的作業執行,因而省略 其詳細說明。 實施形態24 實施形態24中,說明將體型(單晶)M〇s電晶體和TFT製入 單塊半導體基板的半導體裝置的另一形態。圖8 5所示的半 導體裝置350中,單塊半導體基板351包含M0S電晶體區352 和TFT區353。在半導體基板351的主面上,有選擇地形成 用於分隔元件和形成電容元件即TFT的分隔絕緣層354。半 導體基板3 5 1為例如秒基板。 在M0S電晶體區352中不存在溝分隔絕緣層354的主面 上’形成源極區域3 5 5、汲極區域3 5 6和夾在它們中間的通 道區域。此通道區域上形成閘極3 5 8,將閘極絕緣膜3 5 7夹 在中間,並在閘極3 5 8的侧端形成侧壁2 5 9。 在溝分隔絕緣層354上,形成具有電極360、362和夾在 它們中間的絕緣膜361的電容元件和TFT,使電容元件與 TFT並聯。例如,M0S電晶體區35 2為DRAM,電容元件為記 憶體單元中包含的電容元件。TFT備有在溝分隔絕緣層3 54 上用與電極36 0相同的材料形成的閘極363、覆蓋該閘極並 用與絕緣膜361相同的材料形成的閘極絕緣膜3 64,以及覆 蓋閘極絕緣膜364的多結晶半導體層36 5。多結晶半導體層
89109537.ptd 第78頁 ^65026 五 '發明說明(75) ----- 365包含與閘極361相對的通道區域366,以及將通道區域 366夹在中間的源極區域36?和汲極區域368。 °° 5 多結晶半導體層365形成為例如多結晶矽層。閘極358和 電極用與多結晶半導體層365共用的多結晶半導體層形 成。這樣,M0S電晶體、電容元件和TFT之間,共用構成要 素的材料,因而可用共同的作業形成這兩部分,能減少製 造工數和製造成本。 圖8 6〜圖9 2為表示這種較佳製造方法的製造作業圖。該 製造方法中’首先,執行圖86的作業。圖86的作業中,先 在半‘體基板3 5 1的主面上,有選擇地形成分隔絕緣層 354,使該絕緣層在M〇s電晶體區3 5 2的—部分和TFT區353 上延伸。不存在分隔絕緣層354的半導體基板351的主面 上’形成墊底氧化膜3 7 5。接著,在分隔絕緣層3 5 4上形成 摻雜多結晶半導體層,例如多結晶矽層。然後,通過製圈 案’形成電極360和閘極363。 在後續的圖87的作業中,形成絕緣膜361和絕緣膜364, 以覆蓋電極36 0和閘極363。絕緣膜361和絕緣膜364形成為 例如S i N膜或具有s i 〇2與S i N的雙層膜,其厚度例如為 2〇nm。接著,如圖88所示,去除墊底氧化膜3 7 5。 在後續的圖89的作業中,首先,不存在分隔絕緣層354 的半導體基板351的主面上,形成絕緣膜372。絕緣骐372 形成為例如3, 0 n m厚度的氧化膜。然後,將例如多結晶石夕 堆積約20〇nm,以覆蓋此階段生成物的全部上表面,從而 形成多結晶半導體層373。然後,在多結晶半導體層373中
89109537,ptd 第79頁 4 6 5 0 2 6 五、發明說明(76) 導入雜質’以獲得TFT的規定閘極閾值電壓。例如’ TFT如 果是p通道型’則可用1 X 1 〇12 cm—2的密度注入砷。 接著,在圖9 0的作業中,有選擇地形成保護膜3 7 4 ’以 覆蓋相當於TFT區3 5 3上方的多結晶半導體層373部分。然 後,將保護膜374用作遮蔽體,有選擇地將例如磷注入半 導體層373。 後續的圖91的作業中,首先,利用對多結晶半導體層 373製圖案,形成閘極358、電極36 2和多結晶半導體層 365。接著,將閘極358用作遮蔽體,以低濃度對M0S電晶 體區3 52的主面注入雜質,從而形成LDD區。然後,形成側 壁3 5 9後,將閘極358和側壁359用作遮蔽體,以高濃度對 M0S電晶體區3 5 2的主面注入雜質,從而有選擇地形成源極 區域3 5 3和汲極區域356。 接著,在圖92的作業中,先有選擇地形成保護膜370, 以覆蓋相當於MOS電晶體區352的上方和TFT區353的閘極 3 6 3的上方的本階段中生成物的上表面。然後,將保護膜 3 7 0用作遮蔽件,以例如5 X 1 014 cnr2的濃度注入硼,從而在 多結晶半導體層375上形成源極區域367和汲極區域368。 如果TFT為η通道型,則可用5 X 1 014cm—2的濃度注入磷或 砷’以代替硼。然後,去除保護膜370,從而完成圖85所 示的半導體裝置350。 變形例 在曰本專利特願平6- 1 20224號(特開平7- 99207號公報, 以下稱為文獻7)和特公昭6 1 - 1 9 0 0號公報(以下稱為文獻8)
89109537.ptd 第80頁 465026 五、發明說明(77) 中,對TFT的製造 ^ 條件、閉極形成細揭示m多結晶半導體層形$ 可用於實施形夂極絕緣膜形成條件。這些停:ί 只犯心態19〜 一1承件也 [發明之效果]4扪丨η 方法。 第1發明的裳筈+ 能將編碼用作襄入本發固裂置之間編瑪值有差異,因而 在同-作業製造的多! 二:識別㉟。而且,利用 異,生成編碼,因體的晶體結構個體裝置之間有; 审并甘 因而可簡化裝置的盥i主。V & 有差 文基於編碼的半導 ,不此從外邹 行為障壁高。 特性,對不正當更改蝙碼的 第2發明的裴置中 的製定,品46 匕車乂電路進行編碼一致枓弋X / 的”因而編石馬可用於鑒權。 致性或近似性 第3發明的裝置中, 電路的判定進行工作或不有造規定電广其中包含根據比較 路作為實現系統功能的二:分;:路部分’因而將規 或不允許系統進行令判定或編碼驗證結果,允; 第4發明的裝置中, 件和編碼電路,故不僅:導體基板上製人半導體元 :不能通過從外部對蝙喝 :導:元件特性資料’而 的障壁。 對#人本裝置的系、統等的不正當使用 雷的裝置中’具有編物體n 電原電壓變動,編碼也不二,因而即使溫度、
___ 彳何時候都能穩定地得到 的109537.ptd 第81頁 ^6 50 26 五、發明說明(78) ----- 不變的編碼。編碼記憶體製入與半導體元件和 用的半導體基板,因而,不能從外部不正當改路共 體記憶的編碼。 焉編碼記憶 第6發明的裝置中,連比較電路也製入單塊半導 板’所以不能從外部不正當更改要輸入到比較 碼:因此’進-步改善對不正當使用的障壁。 的、為 板第H明Λ裝置中’連規定電路也製入單塊半導體基 ί正:‘:外部輸入規定㈣。因此,進-步改善對 不正S使用的障壁。 了 弟8發明的裝置中,㈣— 曰栝亩取振# M0S電體的通道寬度和通道長度對 H 因而能使裝置個體間的編碼差異大。 第9發明的裝置中,在斟闡朽 刹定导$六^ 在對閘極電壓進行掃描的作業中, N疋疋否存在近似度為基準值以上 度和電源電壓變叙沾史經 的It况,因而此排除溫 性的判定。動的⑹響’正確地進行編碼a似性和-致 第10發明的裝置中,可外 — 根據驗噔耸& π 卜邛哎疋判定的基準值,因而 重要性,用適當的基準進行判定。 而能減少~BT應力帶來的丰導動’也自動修正,因 響,維持穩定的:定。 牛電特性變動等的影 業了 4 ^置中’僅限於半導體元件電特性測定作 :制二:次特性變化時,進行編”動祕,因而能 第13發明的裳置中’半導體元件和編碼電路與大量系統
89109537.ptd 第82頁
五、發明說明(79) 中應用的SRAM綜合,可對大量系統增添識別 SRAM包含多結晶薄臈電晶體。因此,能減。而且, 新多結晶薄膜電晶體所需的製造工數^成=為識別而添加 第U發明的裝置中,將相互之間相關。 生成CMA碼,因而能用低成本實現與歷來公用於 通信系統相同的低串擾電平通信系統。 MA方式 第15發明的裝置中’規定的電路為通信電路 =碼並傳給比較電路,因而適合用於驗證編媽用的通:: 第1 6發明的裝置中,通信電路發送溫度資料和電壓 料,因而能減少溫度和電壓的影響或_BT應力的影響,嘀 合用於實現穩定驗證的通信終端。 、 第17發明的裝置中’算出誤差加以記憶,同時讀出記憶 的誤差進行發送’因而減少-BT應力的影響,適合用於實& 現穩定驗證的通信終端。 第1 8發明的裝置中’用字元線和位元線連接成可分別指 定’並具有至少通道區域用多結晶半導體形成的㈣^電晶 體’因而能容易生成各裝置差異的多位编媽。 第1 9發明的裝置中’用字元線和位元線連接成能分別指 定,並具有用多結晶半導體形成電阻體的多個電阻元件, 因而能容易生成各裝置差異的多位編碼。 第2 0發明的製造方法中’按照平均晶粒直徑為〇. 1 # π以 上的要求,形成多結晶半導體層,因而能容易用多結晶半 導體層形成電特性差異大的元件。
S9109537.ptd 第83頁 -^5026 五、發明說明(80) ,第2 1發明的製造方法中’通過對共用的多結晶半導體層 製圖案’形成體型MOS電晶體的閘極、薄膜型m〇S電晶體的 半導體層,因而可工數少且成本低地製造共用半導體基板 上製入兩種MOS電晶體的半導體裝置。 第22發明的製造方法中’通過對共用的多結晶半導體層 製圖案’形成體型MOS電晶體的閘極、薄膜電阻元件,因 而能工數少且成本低地製造共用半導體基板上製入兩種元 件的半導體裝置。 第2 3發明的製造方法中,通過注入元件和退火有選擇地 在半導體基板主面上形成多結晶化部分,並分別製入元 件,因而能得到共用的半導體基板上體型單晶半導體元件 和多結晶半導體元件都有的半導體裝置。 第24發明的製造方法中,利用對共用多結晶半導體層製 圖案,形成電容元件的電極和薄膜型M〇s電晶體的閘極, 並形成體型MOS電晶體的閣極、各電容元件的電極和薄膜 型MOS電晶體的半導體層,因而能工數少且成本低地製造 共用半導體基板上製入三種元件的半導體敦置。 第25發明的通信方法中,利因多結晶體的晶體結構差 異而隨機變化的編碼進行通信終端的驗證,因而能用低成 本改善對不正當利用的障壁。 _
第26發明的通信方法中,根據溫度資料和電壓資料生成 編碼’並根據該編碼進行驗證,因而能抑制溫度和電 壓變動的影響’進行穩定的驗證。 S 第27發明的通信方法中,根據過去的通信履歷,以及現
五、發明說明(81) 在的溫度資料和電壓資料, 驗證’因而能抑制溫度和電 應力的影響’進行穩定的驗 第28發明的通信方法中, 料’算出編碼,並根據該編 和電源電壓的影響,還能抑 的驗證。 算出編碼,並根據該編碼進行 源電壓的影響,還能抑制—Β τ 證。 根據誤差,溫度資料和電壓資 碼進行驗證,因而能抑制溫度 制-BT應力的影響,進行穩定 第29發明的通信方法中1相互間相關關係小的編碼生 成CMA編碼,因而能用低成本實現與歷來公知的CDMA通信 系統相同的低串擾電平通信。 第30發明的通信方法中’冑由於多結晶體的晶體結構差 異而值差異的編碼用作代替商務交易中圖章和指紋等的證 據印。即,用不能從外部更改的編碼進行商務交易。因 此,能提高商務交易的安全性。 第31發明的通信方法中,利用編碼判定接入是否違法, 如果接入違法’則中止通信,因而能事先避免違法的商務 交易。 第3 2發明的裝置中,在單晶半導體基板的一部分上形成 多結晶區,因而能通過共同的作業形成第1半導體電路和 第2半導電路。 第33發明的裝置中,第2MOS電晶體、電容器和作為多結 晶TFT的第1MOS電晶體都包含同一多結晶半導體層’因而 能通過共同的作業形成這些元件。從而能減少製造工數和 製造成本。
89109537.ptd 第85頁 465026 五、發明說明(82) [元件編號之說明] 2 通道區域 3 源極區域 4 汲極區域 43 電阻元件
81 靜態RAM 101 TFT(M0S 電晶體) 185 解調電路 18 6 C D Μ A碼生成電路 188 199 200 210 271 272 340 401 調變電路 近似度計算電路 掃描電路 評價電路 溫度感測器 電壓感測器 測定電路 半導體元件 4 0 2 編碼電路 40 3 比較電路 4 0 5 規定電路 405a〜405d 通信電路 通信公司設備 用戶終端(通信終端) 451 、 460 、 470 、 480 、 180 450 ' 450a 〜450c 、 181 4 7 0 編碼記憶體
89109537.ptd 第86頁 465026
五、發明說明 ¢83) 481 誤 差 運 算 電 路 482 誤 差 記 憶 體 551 資 料 記 憶 體 552 編 碼 監 視 電 路 553 編 碼 修 正 電 路 554 判 定 電 路 781 變 換 電 路 An 類 比 信 號(電特性) BL、 BL1 〜BL4 位 元 Cd 編 碼(第1 編 碼) Co 編 碼(第2 編 碼) I 特 性 資 料 △ I 誤 差 L 通 道 長 度 SL 基 準 值 T 溫 度 資 料 V 電 壓 資 料 w 通 道 見 度 WL、 WL1 〜WL4 字 元 線 89109537.ρΐ(1 第87頁 ^65026 -- 圖1為實施形態1的半導體元件所包含τ F Τ的俯視圖。 圖2為圖1的TFT的縱剖面圖。 圖3為圖1的τ F T的另一單個元件俯視圖。 圖4為圖1和圖3中T F T的特性曲線。 圖5為實施形態1半導體元件的方塊圖。 圖6為實施形態1另一半導體元件的方塊圖。 圖7為實施形態1又一半導體元件的方塊圖。 圖8為實施形態2的半導體元件的電路圖。 圖9為表示說明圖8元件動作的說明圖。 圖1〇為實施形態2半導體裝置的方塊圖。 圖1丨為實施形態2編碼電路的電路圖。 圖1 2為實施形態2另一半導體裝置的方塊圖。 圖13為實施形態2又一半導體裝置的方塊圖。 圖14為實施形態2選擇電路的電路圖。 圖1 5為表示實施形態3中最佳條件依據的曲線。 圖1 6為實施形態4半導體元件的電路圖。 圖17為實施形態4另一半導體元件的電路圖。 圖1 8為實施形態5編碼電路的電路圖。 圖1 9為說明貫施形癌6編碼電路工作的曲線^ 圖2 0為實施形態6編碼電路的方塊圖。 圖21為實施形態7半導體裝置的方塊圖。 圖2 2為實施形7掃描電路的電路圖。 圖2 3為實施形態7誤差計算電路的電路圖。 圖24為實施形態7的誤差計算電路的操作說明圖。
89109537.ptd 第88頁 465026 圖式簡單說明 圖2 5為實施形態7的誤差計算電路的操作說明圖。 圖2 6為實施形態7評價電路的電路圖。 圖2 7為實施形態7綜合判定電路的電路圖。 圖28為實施形態7綜合判定電路的操作說明圖。 圖2 9為實施形態7比較電路的操作說明圖。 圖3 0為實施形態7比較電路的操作說明圖。 圖3 1為實施形態7另一誤差計算電路的電路圖。 圖3 2為實施形態8掃描電路的操作說明圖。 圖3 3為實施形態8掃描電路的電路圖。 圖34為實施形態9半導體裝置的方塊圖。 圖3 5為實施形態9測定電路的電路圖。 圖3 6為實施形態9字元線別判定電路的電路圖。 圖3 7為實施形態9修正電路的電路圖。 圖3 8為貫施形悲9編碼監視電路的處理流程圖。 圖39為實施形態10半導體裝置的方塊圖。 圖4 0為實施形態1 0記憶體單元的電路圖。 圖41為實施形態11半導體裝置的方塊圖。 圖4 2為實施形態1 2通信系統的方塊圖。 圖4 3為實施形態1 2另一半導體裝置的方塊圖。 圖4 4為實施形態1 2通信系統的處理流程圖。 圖4 5為實施形態1 2通信系統的處理流程圖。 圖4 6為實施形態1 2通信電路的方塊圖。 圖4 7為實施形態1 2通信系統示例說明圖。 圖48為實施形態1 3通信系統的方塊圖。
89109537.ptd 第89頁 465026 圖式簡單說明 圖49為實施形態1 3通信系統的處理流程圖。 圖5 0為實施形態1 3通信系統的處理流程圖。 圖5 1為實施形態1 4通信糸統的方塊圖。 圖5 2為實施形態1 4通信系統的處理流程圖。 圖5 3為實施形態1 4通信系統的處理流程圖。 圖54為實施形態1 4通信系統的操作說明圖。 圖5 5為實施形態1 5通信系統的方塊圖。 圖5 6為實施形態1 5通信系統的處理流程圖。 圖5 7為實施形態1 5通信系統的處理流程圖。 圖5 8為實施形態1 6通信系統的方塊圖。 圖5 9為實施形態1 6通信系統的處理流程圖。 圖6 0為實施形態1 6通信系統的處理流程圖。 圖6 1為實施形態1 6另一通信系統的方塊圖。 圖62為實施形態1 7通信系統的方塊圖。 圖6 3為實施形態1 7通信系統的處理流程圖。 圖64為實施形態1 8通信系統的方塊圖。 圖6 5為實施形態1 8通信系統的處理流程圖。 圖6 6為實施形態1 8通信系統的處理流程圖。 圖6 7為實施形態1 8另一通信系統的方塊圖。 圖68為實施形態1 9製造方法的作業圖。 圖69為實施形態1 9製造方法的作業圖。 圖70為實施形態1 9製造方法的作業圖。 圖7 1為實施形態1 9製造方法的作業圖。 圖72為實施形態20製造方法的作業圖。
89109537.ptd 第90頁 圖式簡單說明 圖73為實施形態20製造方法的作業圖。 圖74為實施形態20製造方法的作業圖。 圖7 5為實施形態2 0製造方法的作業圖。 圖76為實施形態21製造方法的作業圖。 圖7 7為實施形態2 1製造方法的作業圖。 圖78為實施形態2 1製造方法的作業圖。 圖79為實施形態2 1製造方法的作業圖。 圖80為實施形態22製造方法的作業圖。 圖8 1為實施形態2 3製造方法的作業圖。 圖82為實施形態23製造方法的作業圖。 圖8 3為實施形態2 3製造方法的作業圖。 圖84為實施形態23製造方法的作業圖。 圖8 5為實施形態2 5製造方法的作業圖。 圖8 6為實施形態2 5製造方法的作業圖。 圖8 7為實施形態2 5製造方法的作業圖。 圖88為實施形態25製造方法的作業圖。 圖8 9為實施形態2 5製造方法的作業圖。 圖90為實施形態25製造方法的作業圖。 圖9 1為實施形態2 5製造方法的作業圖。 圖9 2為實施形態2 5製造方法的作業圖。 圖9 3為說明以往通信系統的處理的圖式。 圖9 4為以往通信終端的方塊圖。
89109537.ptd 第91頁

Claims (1)

  1. 4 6 5 0 2 6 案號 89109537 年 月 曰 修正 90. 8. 1 修正j pj 'Ά.'. 六、申請專利範圍 ,其ϋ包含直: 導體元件;以及 1. 一種半導體裝置 具有多結晶體的半 將依賴於上述多結晶體的結晶結構的上述半導體元件的 電特性變換成數位形式的信號,從而生成編碼並加以輸出 的編碼電路。 2. 如申請專利範圍第1項之半導體裝置,其中又包括將 上述、編石馬電路輸出白勺上述多扁石馬作為第1 .会扁石馬,使外杳P輸入 的第2編碼與上述第1編碼作比較,以判定雙方之一致性或 近你ί +生,進而輸出顯示ΐ玄結果的指定信號的比較電路。 3. 如申請專利範圍第2項之半導體裝置,其中又包括具 備響應上述指定的信號形成選擇性動作或非動作的電路部 分的指定電路。 4. 如申請專利範圍第1至3項中任一項之半導體裝置,其 中又包括根據上述編碼電路輸出之上述編碼生成C D Μ Α編碼 的C D Μ A編石馬生成電路, 根據上述CDMA編碼來調變送信信號的調變電路;以及 根攄上述CDMA編碼來解調受信信號的解調電路。 5. 如申請專利範圍第3項之丰導體裝置,其中上述指定 電路係與外部間傳送及接受信號的通信電路,其接受第2 編碼之信號並傳送至上述比較電路。 6. 如申請專利範圍第5項之半導體裝置,其中又包括計 測上述半導體元件的溫度的溫度感測器;以及 計測施加於上述丰導體元件的電源電壓的電壓感測器, 上述通信電路,係輸送上述溫度感測器計測獲得的溫度
    \\326\2d-\90-08\89109537.ptc 第92頁 2001.08.07.092 465026 案號 89109537 修正 六、申請專利範圍 資料與上述電壓感測器計測獲得的電壓資料的信號。 7. 如申請專利範圍第5項之半導體裝置,其中又包括 使上述丰導體元件的上述電性特性與特性資料作比較, 以算出該誤差的誤差演算電路;以及 5己十意上$言吳差的言吳;M·言己十意骨豊 , 上述通信電路係接受上述特性資料的信號,並傳輸至上 述誤差演算電路,同時,讀出上述誤差記憶體所記憶的上 述誤差之後將之發送° 8. —種半導體裝置,其係包含有: 排列成M( 22)行N( 2 1 )列矩陣狀,且至少通道區域用多 結晶半導體形成的Μ X N個M0S電晶體; 連接到上述Μ X Ν個M0S電晶體的源極和汲極的一個電極 的電源線; 每行分別共同連接到上述Μ X Ν個MOS電晶體的上述源極 和上述汲極的另一電極的Μ條位元線;以及 每列分別共同連接到上述Μ X Ν個MOS電晶體的閘極的Ν條 字元線。 一種半導體裝置,其係包含有: 排列成Μ( -2)行N( 2 1 )列矩陣狀且電阻體用多結晶半導 體形成的Μ X Ν個電阻元件; 每行分別共同連接上述Μ X Ν個電阻元件的一端的Μ條位 元線;以及 每列分別共同連接上述Μ X Ν個電阻元件的另一端的Ν條 字元線。
    \\326\2d-\90-08\89109537.plc 第93頁 2001. 08. 07.093 案號 89109537 465026 六、申請專利範圍 1 0. —種半導體裝置之製造方法,其垡包括: (a) 採用反應氣體,以第1溫度施行化學氣相生長法,從 而在絕緣層上堆積非結晶半導體層的作業;以及 (b) 以第2溫度,經歷規定時間,對上述非晶半導體層進 行退火,從而將其轉換為多結晶半導體層的作業丄 設定上述反應氣體的種類,上述第1溫度、上述第2溫度 和上述規定時間,使上述多結晶半導體層的平均晶粒直徑 為0. 1 // m以上。 II.—種半導體裝置之製造方法,其垡包括: (a) 在半導體基板的主面有選擇地導入雜質1從而形成 雜質層的作業; (b) 在上述半導體基板的主面上形成絕緣層的作業; (c) 在上述絕緣層上堆積多結晶半導體層的作業; (d) 分離作業,利用圖案製作,將上述多結晶半導體層 分離為第1半導體層和第2半導體層,而且該第2半導體層 覆蓋上述雜質層的上方; (e) 在上述半導體基板主面内,有選擇地形成將上述第1 半導體層作為閘極的M0S電晶體的通道區域、源極區域和 汲極區域的作業;以及 (f) 在上述第2半導體層有選擇地導入雜質,從而形成與 上述雜質層對置的通道區域以及將該通道區域夾在中間的 源極區域和汲極區域的作業。 一種半導體裝置之製造方法,其垡包括: (a)在半導體基板的主面上形成絕緣層的作業;
    89109537.ptc 第94頁 465026 _案號89109537_沪年育月/e曰 修正_ 六、申請專利範圍 (b )在上述絕緣層上堆積多結晶半導體層的作業; (C)分離作業,利用圖案製作,將上述多結晶半導體層 分離為第1半導體層和第2半導體層; (d) 在上述半導體基板主面内,有選擇地形成將第1半導 體層作為閘極的M0S電晶體的通道區域,源極區域和汲極 i 區域的作業;以及 (e) 在上述第2半導體層有選擇地導入雜質,從而形成電 阻體和將該電阻體夾在中間的電極的作業。 U. —種半導體裝置之製造方法,其垡包括: (a) 在半導體基板的主面,有選擇地注入該半導體基板 的主成分元素,從而有選擇地將上述主面非結晶化的作 業; (b) 對上述非結晶化的部分進行退火,從而使其多結晶 化的作業;以及 (c) 在上述半導體基板的多結晶化部分及其外的部分, 分別有選擇地形成雜質區,從而將單晶半導體元件和多結 晶半導體元件製入上述半導體基板的作業。 ϋ ·—種半導體裝置之製造方法,其垡包括: (a) 在半導體基板的主面上形成絕緣層的作業; (b) 在上述絕緣層上堆積第1多結晶半導體層的作業; (c) 利用圖案製作,將上述第1多結晶半導體層分離為第 1電極和第2電極的作業; (d) 分別形成第1絕緣膜和第2絕緣膜,使其覆蓋第1電極 和第2電極的作業;
    89)09537.ptc 第95頁 /16 5 0 2 6 _案號89109537_^年汶月曰 修正_ 六、申請專利範圍 (e )堆積第2多結晶半導體層,以覆蓋上述第1絕緣膜和 上述第2絕緣膜的作業; (f) 利用圖案製作,將上述第2多結晶半導體層分離為上 述絕緣層上的第3電極、覆蓋上述第1絕緣膜的第4電極和 覆蓋上述第2絕緣膜的第3多結晶半導體層的作業; (g) 在上述半導體基板主面内,有選擇地形成將上述第3 電極作為問極的Μ 0 S電晶體的通道區域、源極區域和波極 區域的作業;以及 (h) 在上述第3多結晶半導體層有選擇地導入雜質,從而 在上述第3多結晶半導體層内有選擇地形成將上述第2電極 作為閘極的Μ 0 S電晶體的通道區域、源極區域和汲·極區域 的作業。 D—種通信方法,其盤包括: (a) 準備作業,通信公司設備記憶與申請專利範圍第5至 7項中任·一項之上述半導體裝置的第1編碼相同的編碼;座 A (b) 在上述作業(a)後,上述通信公司設備與具有上述半 導體裝置的通信終端相互進行通信的通信作業; 該通信作業(b)包括: (b -1 )上述通信公司設備將記憶著的編碼作為第2編碼向 上述通信終端發生作業; (b-2)上述通信終端在上述通信電路接收所發送的上述 第2編碼的作業; (b-3)根據接收到的第2編碼,上述比較電路進行上述一
    89109537.ptc 第96頁 n10 a
    46 50 26 _fli 891Q95JV/ 六、申請專利範圍 致性判定或近似性判定的作業,以-.屋 > (b-4)上述判定中未確認一麩性或近似性時’上述通心 電路中止通信的作業。 . 一種通信方法,其查包括: (a) 準備作業,通信公;設備將申_11_專之窗 述半導體裝置的上述第i編碼或上述電特性作為上述半導> 體裝置的溫度和上述半導體裝置的電源電壓的出數進行 憶;以及 (b) 在上述準備作業(a)後,上述通信公司設備與具有上 述半導體裝置的通信終端相互進行通信的通信作業’ 該通信作業(b)包括. (b_ 1)上述通信終端發送上述溫度資料和上述電壓資料 的作業; (b- 2 )上述通信公司設備接收上述溫度上述電壓 資料的作業; 的上述編碼作為第2編碼 f路接收發送來的上述 (b-4)上述通信公司設備將算出 發送給上述通過終螭的作業; (b-5)上述通信終端在上述通信 第2編碼的作業; (b - 6 )根據接收的該第2編碼, 致性判定或近似性判定的作業.上攻比較電路進行上述
    89109537.pic 第97頁 465026 __案號8910阽37 六、申請專利範圍 (b - 7 )上述判定中未確認一致性或近似性睹 可’上述通作 電路終止通信的作業。 ° II.—種通信方法,其垡包括: 车(二準Λ?,=νΊΛ備將·上述 丰導體裝置的上述電特性作為上述半導T 述半導體元件的電源電壓的函數加以記憶;以及'置又σ (b)在上述作業(&)後,上述通信公司設備j 半導體裝置的通信終端相互進行通信的通俨業· 該通信作業(b)包括: °耒’ 資料和上述電壓資料 咖度資料和上述電壓 (b- 1 )上述通信終端發送上述溫度 的作業; (b 2 )上述通信公司設備接收上述 資料加以記憶的作業; (卜3)上述通信公司設備根據作 電特性,過去接收的上述溫度資^ 6己憶的上述 來源於,力的上述電特性;壓資料,預測 :土 J溫度資料和上述電壓資料:作業(b-2)中接收 J m斗表現條件下的而且二;士述溫度資料和上 業, 〜、上述偏移量的編碼的作 (b 5)上述通信公司机借脾μ 發送給上述通_ & Ίβ肴將异出的上述編碼作;^£ k逋乜終端的作業; _ 3作為弟2編碼 够9姐)上述通^终端在上述通俨雷% 第2編碼的作業; '«電路接收發送來的上述
    4 6 5 Ο 2 c> _案號89109537_私年8月Ρ曰 修正_ 六、申請專利範圍 (b- 7)根據接收的該第2編碼,上述比較電路進行上述一 致性判定或近似性判定的作業;以及 (b - 8 )上述判定中未確認一致性或近似性時,上述通信 電路中止通信的作業。 . 一種通信方法,其垡包括: (a) 準備作業,通信公司設備將申請專利範圍第7項之上 述半導體裝置的上述電特性作為上述半導體元件的溫度和 上述半導體元件的電源電壓的函數加以記憶;以及 (b) 在上述作業(a)後,上述通信公司設備與具有上述半 導體裝置的通信終端相互進行通信的通信作業; 該通信作業(b)包括: (b-Ι)上述通信終端發送上述溫度資料、上述電壓資料 和上次通信時的上述誤差的作業; (b-2)上述通信公司設備接收發送來的上述溫度資料、 上述電壓資料和上述誤差的作業; (b- 3)上述通信公司設備根據作為函數記憶的上述電特 性、上述作業(b- 2 )接收的上述溫度資料、上述電壓資料 和上述誤差,計算上述溫度資料和上述電壓資料表現條件 下的而且考慮來源於-BT應力的偏移量的上述電特性的作 業; (b-4)上述通信公司設備將算出的上述電特性變換為編 碼的作業; (b - 5 )上述通信公司設備將算出的上述編碼作為上述第2 編號發送給上述通信終端,同時將算出的上述電特性作為
    89109537.pic 第99頁
    六、申請專利範圍 上述特性資料發送給上述通信終端的 (b ~ 6 )上述通信終端在上述通信”, 碼和上述特性資料的作業; 妾收發送來的第2編 C b〜7 )根據接收的上述特性資斜 算上述誤差的作業; 、 上述誤差運算電路計 (b〜8)上述誤差記憶體記憶算出的上 (b〜9)根據接收的該第2編碼,上之^差的作業, 致性判定或近似性判定的作業;^比較電路進行上述一 (b ~ 1 〇 )上述判定中來確認—致 電路中且通信的作業❶ 或近似性時,上述通信 li, 一種通信方法,其垡包括: (a) 準備作業,通信公司設備將斑 上述半導體裝置中上述 雷 -之 碼加以記憶τII 出的上述編碼相同的編 (b) 在上述作業(a)後,述 導體裝f沾、s „ 通1ΰ公司設備與具有上述半 該通信作業⑻包括: 观作業, C b ^ 1 ^ l 丄 碼,生成ϋ終端根據上述編碼電路生成的上述編 號進行门ί碼’並㈣生成的上述cdma碼對發送信 (b 。憂,同時對接收信號進行解調的作業; 述CMA 4司設備根據記憶的上述編碼生I與上 信號進行二二碼,亚根據生成的上述CDMA碼對發送 ―订调變,同時對接收信號進行解調的作業。 ——種通信方法,其垡包括:
    89109537.ptc 第100頁 4B 50 26 修正 __隶號 891Q9537 六、申請專利範圍 該用戶終端包含:具有多結晶 (a)準備用戶終端的作業 體的半導體元件;將依賴於上述多結晶體的晶體結禮的上 述半導體元件的電特性變換為數位形式的信號,從而生成 編碼並加以輸出的編碼電路;與代理公司進行信號收發, 同時將上述編碼發送給上述代理公司的主體單元; (b) 上述用戶終端將上述編碼發送給上述代理公司的作 業; (c) 上述代理公司記錄上述編碼的作業;以及 (d) 上述用戶終端與上述代理公司相互進行通信,以完 成電子商務交易的作業 il. 一種半導體裝置,其垡包含: 半¥體基板,該基板具有主面,該主面内有選擇地形成 多結晶區’其他部分為單晶體; 第1半導體電路,該電路具有在上述多結晶區以外的上 述主面内,有選擇地形成的單晶半導體部分 第2半導體電路,該電路具有在上述主面的多if晶區内 有選擇地形成的多結晶半導體部分。 ii,一種半導體裝置,其垡包含: (a)具有主面的半導體基板; (b)電容器,具有在上述半導體基板的上述主面上 擇地形成的絕緣層、用多結晶半導體形成且有選擇地形成 在上述絕緣層上的第1電極、覆蓋該第1電極的絕緣膜, 以及用多結晶半導體形成,並與上述第丨電極對置,使上 述絕緣膜介於中間的第2電極;
TW089109537A 1999-06-24 2000-05-18 Semiconductor device, method of manufacturing semiconductor device and communication method TW465026B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11178173A JP2001007290A (ja) 1999-06-24 1999-06-24 半導体装置、半導体装置の製造方法、および、通信方法

Publications (1)

Publication Number Publication Date
TW465026B true TW465026B (en) 2001-11-21

Family

ID=16043894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089109537A TW465026B (en) 1999-06-24 2000-05-18 Semiconductor device, method of manufacturing semiconductor device and communication method

Country Status (5)

Country Link
US (1) US6703953B2 (zh)
JP (1) JP2001007290A (zh)
KR (1) KR100336595B1 (zh)
DE (1) DE10025213A1 (zh)
TW (1) TW465026B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489236B (zh) * 2011-07-15 2015-06-21 Tokyo Electron Ltd Processing instructions, processing instructions, computer programs and processing devices

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6866875B2 (en) * 2001-09-26 2005-03-15 Tampa Bay Research Institute Pine cone extracts and uses thereof
US7838046B2 (en) 2001-09-26 2010-11-23 Tampa Bay Research Institute Plant extracts and uses thereof
US20030075746A1 (en) * 2001-10-22 2003-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for determining identification code and application thereof
JP4159779B2 (ja) * 2001-12-28 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、電子機器
DE10201645B4 (de) * 2002-01-17 2007-04-26 Infineon Technologies Ag Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen
US7302020B2 (en) * 2002-05-20 2007-11-27 Hewlett-Packard Development Company, L.P. Encoded multi-access bus system and method
CN100438014C (zh) * 2002-08-15 2008-11-26 Nxp股份有限公司 集成电路及其制造方法
DE10324611A1 (de) * 2003-05-30 2004-12-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zur Reduzierung von Leckströmen in einem Halbleiterspeicher
JP4481632B2 (ja) * 2003-12-19 2010-06-16 株式会社半導体エネルギー研究所 薄膜集積回路
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
JP4718863B2 (ja) * 2004-02-25 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
CN100521117C (zh) 2004-02-25 2009-07-29 株式会社半导体能源研究所 半导体器件及其制造方法
JP4594760B2 (ja) * 2005-02-09 2010-12-08 株式会社東芝 個体認証装置
JP4639839B2 (ja) * 2005-02-18 2011-02-23 ソニー株式会社 半導体装置の製造方法
US20070000778A1 (en) * 2005-06-30 2007-01-04 Chung Yuan Christian University Multi-parameter sensor with readout circuit
US7860395B2 (en) * 2006-02-02 2010-12-28 Oki Electric Industry Co., Ltd. Optical access network system
US8510790B2 (en) * 2007-03-12 2013-08-13 Hitachi Kokusai Electric Inc. Substrate processing apparatus
DE102008049732B4 (de) * 2008-09-30 2011-06-09 Amd Fab 36 Limited Liability Company & Co. Kg Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
US20100078727A1 (en) * 2008-10-01 2010-04-01 Min Byoung W eFuse and Resistor Structures and Method for Forming Same in Active Region
US20100125440A1 (en) * 2008-11-17 2010-05-20 Vns Portfolio Llc Method and Apparatus for Circuit Simulation
US20130135080A1 (en) * 2011-11-28 2013-05-30 Upm Rfid Oy Tag forgery protection
JP6129699B2 (ja) 2013-09-18 2017-05-17 株式会社東芝 個体識別装置、記憶装置、個体識別システム、その方法、およびプログラム
JP6126556B2 (ja) * 2014-06-16 2017-05-10 日本電信電話株式会社 Id生成装置
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
JP6400469B2 (ja) * 2014-12-26 2018-10-03 株式会社東芝 情報処理システム及び半導体素子
JP6329510B2 (ja) * 2015-05-10 2018-05-23 渡辺 浩志 電子装置、電子装置ネットワークユニット、電子装置ネットワーク及びチップ認証方式
JP2018089845A (ja) * 2016-12-02 2018-06-14 大日本印刷株式会社 個体認証用半導体チップ、個体認証媒体及び個体認証方法
US11493967B2 (en) * 2018-06-01 2022-11-08 Interdigital Madison Patent Holdings, Sas Thermal shutdown with hysteresis
US10685918B2 (en) * 2018-08-28 2020-06-16 Semiconductor Components Industries, Llc Process variation as die level traceability
CN109545688B (zh) * 2018-11-20 2022-01-11 合肥鑫晟光电科技有限公司 薄膜晶体管的沟道区的最终宽长比确定方法及装置
CN112397531B (zh) * 2019-08-13 2024-07-23 联华电子股份有限公司 半导体元件及其制造方法
RU204823U1 (ru) * 2020-10-07 2021-06-16 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Устройство передачи информации по цепям питания

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS611900A (ja) 1984-06-11 1986-01-07 Kobe Steel Ltd 混濁液移送装置
US5345420A (en) * 1986-10-27 1994-09-06 Seiko Epson Corporation Semiconductor memory device
US5070383A (en) * 1989-01-10 1991-12-03 Zoran Corporation Programmable memory matrix employing voltage-variable resistors
US4988891A (en) * 1989-05-09 1991-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor neural network including photosensitive coupling elements
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3342096B2 (ja) 1993-05-13 2002-11-05 三菱電機株式会社 Tftの信頼性評価方法
JP3157985B2 (ja) 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3444693B2 (ja) 1995-04-25 2003-09-08 三菱電機株式会社 Tftの信頼性評価方法
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
US6144144A (en) * 1997-10-31 2000-11-07 Candescent Technologies Corporation Patterned resistor suitable for electron-emitting device
KR100305922B1 (ko) * 1997-12-23 2001-12-17 윤종용 씨모오스스테이틱랜덤액세스메모리장치
JP3773031B2 (ja) * 1999-01-13 2006-05-10 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Mram用の読出/書込構造
JP2000243082A (ja) * 1999-02-17 2000-09-08 Mitsubishi Electric Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489236B (zh) * 2011-07-15 2015-06-21 Tokyo Electron Ltd Processing instructions, processing instructions, computer programs and processing devices

Also Published As

Publication number Publication date
KR20010014951A (ko) 2001-02-26
DE10025213A1 (de) 2001-01-18
US6703953B2 (en) 2004-03-09
JP2001007290A (ja) 2001-01-12
KR100336595B1 (ko) 2002-05-16
US20030160715A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
TW465026B (en) Semiconductor device, method of manufacturing semiconductor device and communication method
TW546656B (en) Nonvolatile semiconductor memory device and method for operating the same
CN1938786B (zh) 使用高k材料与栅极间编程的非易失性存储单元
US6677204B2 (en) Multigate semiconductor device with vertical channel current and method of fabrication
KR100819730B1 (ko) 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
KR100801078B1 (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
JP3464414B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN107068684A (zh) 垂直存储器件
US8105920B2 (en) Semiconductor device with amorphous silicon mas memory cell structure and manufacturing method thereof
TW200541060A (en) Trap read only non-volatile memory
US7777268B2 (en) Dual-gate device
KR101144380B1 (ko) 반도체장치 및 그 제조방법
JP2005500670A (ja) 2f2メモリ・デバイス・システムおよび方法
KR20220049571A (ko) 집적 조립체 및 집적 조립체 형성 방법
DE102009019095A1 (de) Integrierter Schaltkreis, Herstellungverfahren, Speichermodul und Computersystem
TWI281753B (en) Non-volatile memory and manufacturing method and operating method thereof
TW202316579A (zh) 記憶體裝置
JP2016035973A (ja) 半導体装置の製造方法
US6960801B2 (en) High density single transistor ferroelectric non-volatile memory
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof
US20100117127A1 (en) Semiconductor storage device and method of manufacturing the same
US6709933B2 (en) Method of fabricating mask ROM
JP3173907B2 (ja) 不揮発性記憶素子およびその製造方法
JPH06125094A (ja) 不揮発性記憶素子およびこの素子の製造方法ならびにこの素子を利用した不揮発性記憶装置およびその駆動方法
Maes et al. Integration of MOCVD SBT Stacked Ferroelectric Capacitors in a 0.35 μ m CMOS Technology

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent