DE112006000413T5 - Steuergateprofil für Flash-Technologie - Google Patents

Steuergateprofil für Flash-Technologie Download PDF

Info

Publication number
DE112006000413T5
DE112006000413T5 DE112006000413T DE112006000413T DE112006000413T5 DE 112006000413 T5 DE112006000413 T5 DE 112006000413T5 DE 112006000413 T DE112006000413 T DE 112006000413T DE 112006000413 T DE112006000413 T DE 112006000413T DE 112006000413 T5 DE112006000413 T5 DE 112006000413T5
Authority
DE
Germany
Prior art keywords
control gate
profile
substrate
insulating layer
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006000413T
Other languages
English (en)
Other versions
DE112006000413B4 (de
Inventor
Stefano Celbridge Kildare Franciarini
Dorotea Arcidiacono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006000413T5 publication Critical patent/DE112006000413T5/de
Application granted granted Critical
Publication of DE112006000413B4 publication Critical patent/DE112006000413B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Nichtflüchtige Speichervorrichtung, die umfaßt:
ein Substrat;
eine erste Isolierschicht über dem Substrat;
eine erste Halbleiterschicht, die über der ersten Isolierschicht gebildet ist, um ein Schwebegate für die nichtflüchtige Speichervorrichtung bereitzustellen;
eine zweite Isolierschicht über der ersten Halbleiterschicht; und
eine zweite Halbleiterschicht, die über der zweiten Isolierschicht gebildet ist, um ein Steuergate für die nichtflüchtige Speichervorrichtung bereitzustellen, wobei das Steuergate so gebildet ist, daß es ein abgeschrägtes Profil mit einer Breite an einem oberen Bereich des Steuergates aufweist, die im Wesentlichen kleiner als eine Breite an einem unteren Bereich ist.

Description

  • Flash-Speichervorrichtungen sind eine besondere Art von Speicher, der gelöscht und wiederprogrammiert und dazu verwendet werden kann, Code und/oder Daten in einer einzelnen Datenspeicherkomponente zu speichern. Flash-Speicherchips finden ihre Einsatzmöglichkeit in einer Vielfalt von Anwendungen, die das Speichern des Ein-/Ausgabe-Grundsystems (BIOS) in PCs, das Aktualisieren neuer Protokolle in Modems, das Installieren benutzerfreundlicher Merkmale in Mobiltelefonen und das Bereitstellen von Sicherheit zum Schutz vor fehlerhaftem Code beinhalten.
  • Diese Anwendungen benötigen Flash-Speichervorrichtungen, die hohe Grade an Haltbarkeit, Zuverlässigkeit und Datenrückhaltevermögen aufweisen und ihre Leistung für eine vorhersagbare Zeitdauer ohne Störung erbringen. Eine Zuverlässigkeitsanliegen für die Flash-Speichervorrichtungen ist eine frühe Durchlaufstörung (Infant Cycling Failure, ICF). Jeglicher Ladungsgewinn oder -verlust, der durch Defekte entweder im Ladungsspeichermaterial oder im Wahlgateoxid (select gate Oxid) verursacht wird, kann die Datenintegrität gefährden. Die unerwünschten Defekte können in den zahlreichen Herstellungsschritten, wie etwa Abscheidungen, Reinigung, Ätzungen und Resistbeseitigung, eingebracht werden. Es werden neue Prozesse benötigt, um die Defektdichte in den Speichervorrichtungen zu verringern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Der Gegenstand, der als die Erfindung betrachtet wird, wird im abschließenden Abschnitt der Schrift genau dargelegt und eindeutig beansprucht. Die Erfindung kann jedoch, sowohl hinsichtlich der Organisation als auch des Betriebsverfahrens, zusammen mit ihren Aufgaben, Merkmalen und Vorteilen am besten unter Bezugnahme auf die folgende ausführliche Beschreibung verstanden werden, wenn diese mit den beiliegenden Zeichnungen gelesen wird, wobei
  • 1 ein Blockdiagramm ist, das eine drahtlose Vorrichtung veranschaulicht, die einen nichtflüchtigen Speicher mit einem abgeschrägten Steuergate nach der vorliegenden Erfindung enthält;
  • 2 eine Querschnitts-Seitenansicht einer nichtflüchtigen Speicherzelle ist, die das abgeschrägte Steuergate zeigt; und
  • 3 eine Querschnitts-Seitenansicht der nichtflüchtigen Speicherzelle ist, die die Vorteile des abgeschrägten Steuergates bei Vorhandensein eines unerwünschten Defekts näher zeigt.
  • Man wird verstehen, daß Elemente in den Figuren zur Einfachheit und Klarheit der Darstellung nicht notwendigerweise maßstabsgetreu gezeichnet wurden. Zum Beispiel können die Abmessungen einiger der Elemente zur Klarheit in Bezug auf andere Elemente übertrieben sein. Ferner wurden Bezugszeichen dort, wo dies als passend angesehen wurde, zwischen den Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung sind zahlreiche bestimmte Einzelheiten angegeben, um für ein gründliches Verständnis der Erfindung zu sorgen. Fachleute werden jedoch verstehen, daß die vorliegende Erfindung ohne diese bestimmten Einzelheiten ausgeführt werden kann. In anderen Fällen wurden wohlbekannte Verfahren, Vorgehensweisen, Komponenten und Schaltungen nicht ausführlich beschrieben, um die vorliegenden Erfindung nicht undeutlich zu machen.
  • In der folgenden Beschreibung und den Ansprüchen können die Ausdrücke „gekoppelt" und „angeschlossen" zusammen mit ihren Ableitungen verwendet werden. Es sollte sich verstehen, daß diese Ausdrücke nicht als Synonyme füreinander beabsichtigt sind. Vielmehr kann „angeschlossen" in bestimmten Ausführungsformen verwendet werden, um anzugeben, daß zwei oder mehr Elemente in einem direkten physikalischen oder elektrischen Kontakt miteinander stehen, während „gekoppelt" ferner bedeuten kann, daß zwei oder mehr Elemente nicht in einem direkten Kontakt miteinander stehen, aber dennoch miteinander zusammenarbeiten oder zusammenwirken können.
  • 1 veranschaulicht Merkmale der vorliegenden Erfindung, die zum Beispiel in eine Vorrichtung 10 aufgenommen sein kann. In der gezeigten Ausführungsform ist die Vorrichtung 10 eine drahtlose Kommunikationsvorrichtung, doch sollte betont werden, daß die vorliegende Erfindung nicht auf drahtlose Anwendungen beschränkt ist. In dieser Ausführungsform empfängt und sendet ein Sendeempfänger (transceiver) 12 ein moduliertes Signal über eine oder mehrere Antennen. Der analoge Front-End-Sendeempfänger kann eine eigenständige integrierte analoge Hochfrequenz-(HF-)Schaltung sein, oder kann alternativ mit einem Prozessor 20 als integrierte Mischmodus-Schaltung (mixed-mode integrated circuit) eingebettet sein. Das empfangene modulierte Signal kann frequenzabwärtsumgesetzt (frequency down-converted), gefiltert, und dann in ein Basisband-Digitalsignal umgewandelt werden.
  • Der Prozessor 20 kann Basisband- und Anwendungsverarbeitungsfunktionen umfassen, die einen oder mehrere Prozessorkerne benutzen. Die Blöcke 14 und 16 verarbeiten im allgemeinen Funktionen, die Befehle abrufen, Decodierungen erzeugen, Operanden finden und passende Handlungen durchführen, und dann Ergebnisse speichern. Die Verwendung von mehreren Kernen kann es ermöglichen, daß ein Kern für die Erledigung von anwendungsspezifischen Funktionen wie etwa beispielsweise Grafiken, Modemfunktionen usw. zweckbestimmt ist. Alternativ können die mehreren Kerne es ermöglichen, daß Verarbeitungslasten über die Kerne verteilt werden.
  • Ein Host-Controller 18 steuert eine Speicherschnittstelle 22, die Daten mit einem Systemspeicher 24 austauscht. Der Systemspeicher 24 kann eine Kombination von Speichern wie etwa einer Platte, einem Direktzugriffsspeicher (RAM), einem Nurlesespeicher (ROM) und einem nichtflüchtigen Speicher 26 beinhalten, obwohl die Art oder die Vielfalt an Speichern, die im Systemspeicher 24 enthalten sind, keine Beschränkung der vorliegenden Erfindung darstellt. Der nichtflüchtige Speicher 26 kann ein elektrisch löschbarer und programmierbarer Nurlesespeicher (EEPROM), ein Flash-Speicher oder jeder beliebige andere Speicher mit einem Steuergate (control gate) und einem Schwebegate (floating gate) sein, der dazu fähig ist, Befehle und/oder Daten zu speichern und diese Informationen zu behalten, selbst wenn sich die Vorrichtung 10 in einer Stromspar-Betriebsart befindet. Nach der vorliegenden Erfindung enthält der nichtflüchtige Speicher 26 ein abgeschrägtes Steuergate (sloped control gate).
  • Wie zuvor erwähnt, können der Prozessor 20 und der nichtflüchtige Speicher 26 in eine drahtlose Vorrichtung 10 aufgenommen sein, doch können der Prozessor und der Speicher gemeinsam in anderen als drahtlosen Anwendungen enthalten sein. Demgemäß können Ausführungsformen der vorliegenden Erfindung in einer Vielzahl von Anwendungen verwendet werden, wobei der beanspruchte Gegenstand in Desktop-Computern, Laptops, Mobiltelefonen, MP3-Playern, Kameras, Kommunikatoren und Minicomputern (PDA's), medizinischen oder biotechnologischen Geräten, Kraftfahrzeugsicherheits- und Schutzeinrichtungen und Kraftfahrzeug-Informations-und-Unterhaltungserzeugnissen (Infotainment-Erzeugnissen) enthalten ist. Es sollte sich jedoch verstehen, daß der Umfang der vorliegenden Erfindung nicht auf diese Beispiele beschränkt ist.
  • 2 veranschaulicht eine Ausführungsform einer nichtflüchtigen Speicherzelle 200, die mehrere Male instanziiert (instantiated) und im nichtflüchtigen Speicher 26 angeordnet sein kann. Sobald sie angeordnet wurde, kann der große Speicher in kleinere Blöcke sektoriert werden, die unter Verwendung von On-Chip-Algorithmen programmiert und gelöscht werden können. Ferner stellt die vorliegende Ausführungsform einen Aufbau bereit, der für die Mehr-Ebenenzelle (Multi-Level Cell, MLC), die pro Speicherzelle mehrere Bits enthält, geeignet ist. Es ist zu beachten, daß die verschiedenen Ausführungsformen der vorliegenden Erfindung hinsichtlich der Gestaltung der Anordnungen, der Art der Algorithmen, die verwendet werden, um die Speicherzellen zu programmieren und zu löschen, oder der Anzahl der Bits, die in einer einzelnen Speicherzelle gespeichert werden, nicht beschränkt sind.
  • Die Speicherzelle 200 setzt einen Flash-Speicherprozeß ein, der auf Basis eines CMOS-Prozesses mehrere Töpfe (zur Einfachheit nicht gezeigt), Doppelschichten aus Polysilizium und mehrere Metallschichten (zur Einfachheit ist nur eine Metallschicht gezeigt) aufweisen kann. Die Architektur der Speicherzelle 200 ist für eine eingebettete (embedded) Logikfähigkeit mit Niederspannungs- und Hochleistungsanforderungen geeignet. Der Einzeltransistor, der in dieser Technologie entwickelt ist, kann eine Zelle vom NOR-Typ mit gesonderten Drain- und Source-Leitungen für jede Spalte oder alternativ eine Zelle vom NAND-Typ sein.
  • Ein Tunneloxid 216 ist auf einem Substrat 210 als dünnes Oxid mit wenigen Defekten gewachsen, das Schwebegate 218 von seiner Siliziumgrenzfläche trennt. Das Schwebegate 218 kann eine Dicke von etwa 800 Angström (Å) aufweisen. Ein Steuergate 222, das eine Dicke von etwa 2000 Å aufweist, ist über dem Schwebegate 218 gebildet, aber davon durch ein Zwischenpolydielektrikum 220 isoliert, das in dieser Ausführungsform ein Stapelfilm (stacked film) aus Siliziumdioxid-Siliziumnitrid-Siliziumdioxid (ONO) ist. Es ist zu beachten, daß in der Speicherzelle 200 andere Zwischenpolydielektrika als ONO verwendet werden können, ohne von der vorliegenden Erfindung abzuweichen.
  • Eine von der vorliegenden Erfindung adressiertes Zuverlässigkeitsanliegen ist die Kontakt-Gate-Beabstandung von Flash-Speicherzellen. Nach der vorliegenden Erfindung ist das Steuergate 222 mit einem abgeschrägten Profil ausgebildet, das die Kontakt-Gate-Beabstandung vergrößert. In der Figur ist dies in der Querschnittansicht der Speicherzelle 200 veranschaulicht, worin eine Breite WA an einer Oberfläche 221 größer als eine Breite WB an einer Oberfläche 223 ist. In dieser Ausführungsform reicht die Breite WA von 210 bis 220 Nanometer (nm) und die Breite WB von 190 bis 200 nm, obwohl die oberen und unteren Werte von WA und WB in anderen Ausführungsformen unterschiedlich sein können, ohne von der vorliegenden Erfindung abzuweichen. Das abgeschrägte Profil stellt ein durchschnittliches Breitendelta von 20 Nanometer (nm) von der Unterseite zur Oberseite des Steuergates 220 bereit, d.h., WA–WB beträgt etwa 20 nm.
  • Die Abschrägung des Steuergates 222 kann vom Trockenätzprozeß, der verwendet wird, um das Steuergate zu definieren/zu ätzen, bestimmt werden. Der Ätzprozeß kann eine Trockenätzung, d.h., eine Ätzung durch ein Plasma sein, die durch Steuern der Menge der Gase, die im Ätzprozeß verwendet werden, verändert werden kann. Die Art des Plasmas, das im Ätzprozeß verwendet wird, kann dabei helfen, die Abschrägung des Polys im Steuergate 222 zu bestimmen.
  • Bei der Bildung des abgeschrägten Profils für das Steuergate 222 kann das Polysiliziumgate silicidiert (silicided) werden, um den Wortzeilenwiderstand durch Bereitstellen eines Flächenwiderstands, der geringer als jener eines herkömmlichen Polysiliziumgates ist, zu verringern. Wenn in der Speicherzelle 200 ein Silicid erwünscht ist, kann das Silicid ein Metall sein, das aus Metallen der Gruppen IVA, VA und VIII gewählt ist. In der Ausführungsform, die in der Figur gezeigt ist, wird ein Kobaltsalicid (CoSi2) 224 durch Abscheiden einer Schicht eines Deckmetalls auf dem gesamten Aufbau gefolgt von einem Silicidglühen (silicide annealing) auf dem Steuergate 222 selbstausgerichtete. Silicid wird im Prinzip nur dort gebildet, wo das Metall mit Silizium in Kontakt ist.
  • Ein Source-Gebiet 212 und ein Drain-Gebiet 214 für den Transistor werden in einem Substrat 210 gebildet, wobei die diffundierten Bereiche mit Distanzstücken 226 auf beiden Seiten des Schwebegates 218 und des Steuergates 222 in Ausrichtung stehen. Dieses selbstausgerichtete Schema gestattet einen sublithographischen Polyraum. Das Source-Gebiet 212 kann eine abgestufte Source-Diffusion aufweisen, um die Source/Oxid-Sperrschichtdurchschläge während einer Speicherlöschung zu verbessern, obwohl dies keine Beschränkung der vorliegenden Erfindung darstellt. Der Drain-Raum kann aufgrund des Vorhandenseins eines Kontakts im Drain-Gebiet größer als der Source-Raum sein.
  • Eine dielektrische Schicht 228 isoliert in der Speicherzelle 200 eine Metallschicht 232 vom Transistorgateaufbau. Die Metallschicht 232 trägt Bitzeilendaten zu den Leseverstärkern (nicht gezeigt) und führt auch Spannungspotentiale zum Source-Gebiet 212. Ein Drain-Kontakt 230 ermöglicht es der Metallschicht 232, das Drain-Gebiet 214 elektrisch zu kontaktieren. Unter dem dielektrischen Zwischenschichtoxid kann eine Nitrid-Ätzstoppschicht (nicht gezeigt) abgeschieden sein, um zu verhindern, daß die Kontaktätzung die Isolierung durchlöchert und einen Kurzschluß zum Substrat 210 verursacht.
  • Im Betrieb kann ein Einzeltransistor in der Speicherzelle 200 sowohl für Programmier- als auch für Löschoperationen Fowler-Nordheim-Tunneln einsetzen. In einer anderen Ausführungsform kann die Einzeltransistorzelle Kanal-Heißelektronen-(Channel Hot-Electron-, CHE-)Injektion verwenden, um Ladungseinbringung zu steuern. Ungeachtet dessen, ob es sich um die Fowler-Nordheim-Tunneln oder Kanal-Heißelektronen-Injektion handelt, stellt die in 2 veranschaulichte Architektur des nichtflüchtigen Speichers 26 eine genaue Ladungseinbringung (charge placement) und Speicherung bereit. Das schwebende Polysiliziumgate 218 stellt den Ladungsspeichermechanismus zur Festsetzung einer bestimmten Schwellenspannung oder eines Vt-Pegels bereit. Die Operationen der Flash-Zelle und die Source-Drain-Transistorleitfähigkeit werden durch das Festsetzen von Spannungspotentialen am Source-Gebiet und am Steuergate gesteuert.
  • Für die Ausführungsform, in der der nichtflüchtige Speicher 26 Mehr-Ebenenzellen (MLC) umfasst, stellen die mehreren Vt-Pegel in der Speicherzelle 200 eine Technologie bereit, die zum Speichern mehrerer Bits pro Flash-Speicherzelle geeignet ist. Das Ausmaß der Ladung, die auf dem Polysilizium-Schwebegate gespeichert ist, stuft den Transistor auf einen von mehreren unterschiedlichen Pegeln ein, wobei jeder Pegel einen Bereich von Schwellenspannungen darstellt. Daher bestimmt die elektrische Ladung, die auf dem Schwebegate gespeichert ist, den genauen Vt-Pegel, der programmiert ist, und dementsprechend den gespeicherten Logikwert. Durch das Einbauen eines im Wesentlichen vertikalen Profils am Schwebegate 218 und eines abgeschrägten Profils am Steuergate 222 bleiben die kritischen Parameter der Speicherzelle 200 im Wesentlichen unverändert. Daher bleiben Parameter wie die Kanallänge, die wirksame Fläche, die Gate- und Source-Kopplung, die Drain-Kopplung, die Source-Kopplung usw. von dem abgeschrägten Profil am Steuergate 222 im Wesentlichen unbeeinflußt.
  • 3 ist eine Querschnitts-Seitenansicht der nichtflüchtigen Speicherzelle 200, die die Vorteile des abgeschrägten Steuergates bei Vorhandensein eines unerwünschten Defekts 300 näher zeigt. Bei Flash-Technologien ist die Isolierung des Steuergates und des Schwebegates des Flash-Transistors vom Drain-Kontakt und von Metalleitungen ein grundlegender Parameter. Jeglicher Kurzschluß zwischen den beiden Gateaufbauten und dem Back-End-Modul, d.h., dem Drain-Kontakt und den Metalleitungen, ist dem Yield und der Zuverlässigkeit der Speichervorrichtung abträglich.
  • Die Figur veranschaulicht einen Abstand WD zwischen dem Drain-Kontakt und dem Steuergate 222, der mit Layout-Verkleinerungen (layout shrinks) zunehmend kleiner wird. Die Flash-Speicherzellen des Stands der Technik, die Steuergates mit senkrechten Profilen aufweisen, stoßen an eine Grenze, wenn der Abstand WD verringert wird. Doch diese Ausführungsform, die ein abgeschrägtes Profil enthält, zeigt ein Steuergate 222 mit einem vergrößerten Abstand zwischen Kontakt und Gate, wobei WC > WD ist. In der Ausführungsform, die in der Figur gezeigt ist, ist der Abstand Wc zwischen der Oberkante des Steuergates und dem Kontakt um etwa 10 nm größer als der Abstand WD zwischen der Unterkante des Steuergates und dem Kontakt. Es ist zu beachten, daß die vorliegende Erfindung nicht auf Unterschiede von nur etwa 10 nm in den Abstandsmessungen beschränkt ist, und Unterschiede von mehr oder weniger als 10 nm ins Auge gefaßt sind. Außerdem stellen die Merkmale der vorliegenden Erfindung, die ein Steuergate mit einem abgeschrägten Profil bereitstellen, einen Vorteil hinsichtlich Layout-Verkleinerungen bereit.
  • Zuverlässigkeitsausfälle (reliability failures) der Speicherzelle 200 können auf Defekten und/oder elektrischen Beanspruchungen beruhen. Das abgeschrägte Steuergate 222 stellt Vorteile hinsichtlich der Zuverlässigkeit der Vorrichtung bereit. Der vergrößerte Abstand WC zwischen Kontakt und Gate verringert die Wahrscheinlichkeit eines Kurzschlusses vom Kontakt zum Gate, der durch den Defekt 300 verursacht werden kann. Zusätzlich erhöht der vergrößerte Abstand WC zwischen Kontakt und Gate die gesamte dielektrische Dicke zwischen dem Drain-Kontakt 230 und dem Steuergate 222, was die Auswirkungen der elektrischen Beanspruchung verringert. Das abgeschrägte Gateprofil für das Steuergate 222 vergrößert den Abstand zwischen dem Steuergate 222 und dem Drain-Kontakt 230, ohne die gesamte Polyabmessung zu verändern.
  • Inzwischen sollte ersichtlich sein, daß die vorliegende Erfindung eine nichtflüchtige Speicherzelle durch Verändern des Profils des Steuergates von einem senkrechten Profil zu einem abgeschrägten Profil verbessert. Während das Schwebegate aufgrund von Ladungshaltefragen ein senkrechtes Profil aufweist, kann das Steuergateprofil abgeschrägt sein, um die Robustheit der Technologie zu verbessern. Das abgeschrägte Polyprofil für das Steuergate ist auf Flash-Technologien anwendbar.
  • Obwohl bestimmte Merkmale der Erfindung veranschaulicht und beschrieben wurden, werden Fachleuten nun viele Abwandlungen, Ersetzungen, Veränderungen und Äquivalente einfallen. Es versteht sich daher, daß die beiliegenden Ansprüche alle derartigen Abwandlungen und Veränderungen abdecken sollen, so sie in den wahren Umfang der Erfindung fallen.
  • Zusammenfassung
  • Eine nichtflüchtige Speichervorrichtung weist ein Schwebegate und ein Steuergate auf. Das Schwebegate umfaßt ein im Wesentlichen vertikales Profil und stellt den Ladungsspeichermechanismus bereit, um eine bestimmte Schwellenspannung festzusetzen. Das Steuergate umfaßt ein abgeschrägtes Profil, um die Zuverlässigkeit zu steigern.

Claims (18)

  1. Nichtflüchtige Speichervorrichtung, die umfaßt: ein Substrat; eine erste Isolierschicht über dem Substrat; eine erste Halbleiterschicht, die über der ersten Isolierschicht gebildet ist, um ein Schwebegate für die nichtflüchtige Speichervorrichtung bereitzustellen; eine zweite Isolierschicht über der ersten Halbleiterschicht; und eine zweite Halbleiterschicht, die über der zweiten Isolierschicht gebildet ist, um ein Steuergate für die nichtflüchtige Speichervorrichtung bereitzustellen, wobei das Steuergate so gebildet ist, daß es ein abgeschrägtes Profil mit einer Breite an einem oberen Bereich des Steuergates aufweist, die im Wesentlichen kleiner als eine Breite an einem unteren Bereich ist.
  2. Nichtflüchtige Speichervorrichtung nach Anspruch 1, wobei die Breite an dem oberen Bereich des Steuergates von 190 bis 200 nm reicht und die Breite an dem unteren Bereich von 210 bis 220 nm reicht.
  3. Nichtflüchtige Speichervorrichtung nach Anspruch 1, wobei das abgeschrägte Profil für einen mittleren Breitenunterschied von etwa 20 nm von dem oberen Bereich zum unteren Ende des Steuergates sorgt.
  4. Nichtflüchtige Speichervorrichtung nach Anspruch 1, ferner umfassend: ein Drain-Gebiet in dem Substrat; und einen Kontakt zu dem Drain-Gebiet, der von dem Steuergate beabstandet ist, wobei ein Abstand zwischen einer Oberkante des Steuergates und dem Kontakt größer als ein Abstand zwischen einer Unterkante des Steuergates und dem Kontakt ist.
  5. Nichtflüchtige Speichervorrichtung nach Anspruch 4, wobei der Abstand zwischen der Oberkante des Steuergates und dem Kontakt um etwa 10 nm größer als der Abstand zwischen der Unterkante des Steuergates und dem Kontakt ist.
  6. Nichtflüchtige Speichervorrichtung nach Anspruch 1, wobei die zweite Isolierschicht ein Stapelfilm aus Siliziumdioxid-Siliziumnitrid-Siliziumdioxid (ONO) ist.
  7. Verfahren zum Herstellen einer Flash-Speichervorrichtung, das umfaßt: Wachsen einer ersten Isolierschicht über einem Substrat; Bilden einer ersten Polysiliziumschicht über der ersten Isolierschicht; Bereitstellen einer zweiten Isolierschicht über der ersten Polysiliziumschicht; und Bilden einer zweiten Polysiliziumschicht über der zweiten Isolierschicht, wobei die erste Polysiliziumschicht ein Schwebegate ist, das einen oberen und einen unteren Abschnitt aufweist, die im Wesentlichen parallel zu einer Oberfläche des Substrats sind, und Seiten aufweist, die im Wesentlichen senkrecht zu der Oberfläche des Substrats sind, und wobei die zweite Polysiliziumschicht ein Steuergate ist, das einen oberen und einen unteren Abschnitt aufweist, die im Wesentlichen parallel zu der Oberfläche des Substrats sind, und Seiten aufweist, die nicht senkrecht zu der Oberfläche des Substrats sind.
  8. Verfahren nach Anspruch 7, wobei das Steuergate ein abgeschrägtes Profil aufweist und eine Breite des oberen Abschnitts etwa 20 nm kleiner als eine Breite des unteren Abschnitts ist.
  9. Verfahren nach Anspruch 8, das ferner umfaßt: Verwenden eines Trockenätzprozesses, um das abgeschrägte Profil des Steuergates zu definieren.
  10. Verfahren nach Anspruch 9, das ferner umfaßt: Ätzen des Steuergates durch ein Plasma, wobei das abgeschrägte Profil durch das Steuern einer Menge an Gasen, die beim Ätzprozeß verwendet werden, verändert wird.
  11. Verfahren nach Anspruch 9, wobei eine Art des Plasmas, das bei dem Ätzprozeß verwendet wird, das abgeschrägte Profil des Steuergates bestimmen kann.
  12. Verfahren zum Speichern von Informationen in einem Signal, das von einer drahtlosen Vorrichtung empfangen wird, das umfaßt: Empfangen, in der drahtlosen Vorrichtung, des Signals durch einen Sendeempfänger; Verarbeiten der Informationen in dem Signal durch einen ersten Kern oder einen zweiten Kern; und Speichern der Informationen in einem Flash-Speicher, der mit einem Schwebegate und einem Steuergate ausgebildet ist, wobei Kanten des Schwebegates, die senkrecht zu einer Oberfläche eines Substrats sind, ein vertikales Profil aufweisen, während Kanten des Steuergates ein abgeschrägtes Profil aufweisen.
  13. Verfahren nach Anspruch 12, wobei das Schwebegate ein vertikales Profil aufweist und das Steuergate ein abgeschrägtes Profil aufweist.
  14. Verfahren nach Anspruch 13, wobei die Kanten des Steuergates durch das Verwenden eines Trockenätzprozesses zum Definieren des Steuergates ein abgeschrägtes Profil aufweisen.
  15. Verfahren nach Anspruch 13, das ferner umfaßt: Ätzen des Steuergates durch ein Plasma, um das abgeschrägte Profil zu steuern, wobei das abgeschrägte Profil durch Steuern einer Menge an Gasen, die beim Ätzprozeß verwendet werden, verändert wird.
  16. Flash-Speicher, das umfaßt: ein Substrat; eine erste Isolierschicht über dem Substrat; eine erste Polysiliziumschicht über der ersten Isolierschicht; eine zweite Isolierschicht über der ersten Polysiliziumschicht; eine zweite Polysiliziumschicht über der zweiten Isolierschicht; und ein Drain-Gebiet, das in dem Substrat gebildet ist und auf einer Seite der ersten und der zweiten Polysiliziumschicht einen Kontaktbereich aufweist, wobei ein Abstand zwischen einer Kante der oberen Oberfläche der zweiten Polysiliziumschicht und dem Kontaktbereich größer als ein Abstand zwischen einer Kante der unteren Oberfläche und dem Kontaktbereich ist.
  17. Flash-Speicher nach Anspruch 16, wobei die zweite Polysiliziumschicht ein Steuergate ist, das ein abgeschrägtes Profil aufweist, wobei sich die Kante der oberen Oberfläche um mindestens 5 nm weiter von dem Kontaktbereich entfernt befindet, als die Kante der unteren Oberfläche.
  18. Flash-Speicher nach Anspruch 16, wobei die erste Polysiliziumschicht ein Schwebegate ist, das ein vertikales Profil aufweist, wobei sich die Kante der oberen Oberfläche und die Kante der unteren Oberfläche im Wesentlichen in einem gleichen Abstand von dem Kontaktbereich befinden.
DE112006000413T 2005-02-22 2006-01-30 Nicht-flüchtige Speichervorrichtung mit abgeschrägtem Steuergateprofil und deren Herstellungsverfahren, dazugehörige Flashspeicher und Verfahren zum Speichern von Informationen in einer derartigen Speichervorrichtung Active DE112006000413B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/063,020 US7449743B2 (en) 2005-02-22 2005-02-22 Control gate profile for flash technology
US11/063,020 2005-02-22
PCT/US2006/003322 WO2006091341A1 (en) 2005-02-22 2006-01-30 Control gate profile for flash technology

Publications (2)

Publication Number Publication Date
DE112006000413T5 true DE112006000413T5 (de) 2008-01-31
DE112006000413B4 DE112006000413B4 (de) 2011-05-05

Family

ID=36192123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000413T Active DE112006000413B4 (de) 2005-02-22 2006-01-30 Nicht-flüchtige Speichervorrichtung mit abgeschrägtem Steuergateprofil und deren Herstellungsverfahren, dazugehörige Flashspeicher und Verfahren zum Speichern von Informationen in einer derartigen Speichervorrichtung

Country Status (5)

Country Link
US (1) US7449743B2 (de)
KR (1) KR100990024B1 (de)
CN (1) CN101128923B (de)
DE (1) DE112006000413B4 (de)
WO (1) WO2006091341A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030161B2 (en) * 2007-05-23 2011-10-04 Nanosys, Inc. Gate electrode for a nonvolatile memory cell
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
US9230814B2 (en) * 2011-10-28 2016-01-05 Invensas Corporation Non-volatile memory devices having vertical drain to gate capacitive coupling
CN103872094A (zh) * 2012-12-11 2014-06-18 旺宏电子股份有限公司 半导体装置及其形成方法
CN105789136B (zh) * 2014-12-25 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体存储器件及其制备方法、电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115288A (en) * 1990-06-28 1992-05-19 National Semiconductor Corporation Split-gate EPROM cell using polysilicon spacers
KR0135247B1 (ko) * 1994-07-06 1998-04-22 김주용 플래쉬 메모리 셀 및 그 제조 방법
US6091101A (en) * 1998-03-30 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Multi-level flash memory using triple well
TW385550B (en) * 1998-05-27 2000-03-21 United Microelectronics Corp Electrically erasable programmable read only flash memory
US6252271B1 (en) * 1998-06-15 2001-06-26 International Business Machines Corporation Flash memory structure using sidewall floating gate and method for forming the same
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
JP2001332637A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体記憶装置及びその製造方法
US6462372B1 (en) * 2001-10-09 2002-10-08 Silicon-Based Technology Corp. Scaled stack-gate flash memory device
US6528844B1 (en) * 2001-10-31 2003-03-04 National Semiconductor Corporation Split-gate flash memory cell with a tip in the middle of the floating gate
KR100464659B1 (ko) * 2002-04-23 2005-01-03 매그나칩 반도체 유한회사 플레시 메모리소자 및 그 제조방법
KR100573480B1 (ko) * 2003-06-30 2006-04-24 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 제조 방법
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming

Also Published As

Publication number Publication date
US20060189073A1 (en) 2006-08-24
US7449743B2 (en) 2008-11-11
CN101128923B (zh) 2010-09-08
DE112006000413B4 (de) 2011-05-05
KR100990024B1 (ko) 2010-10-26
KR20070095441A (ko) 2007-09-28
WO2006091341A1 (en) 2006-08-31
CN101128923A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
DE102005029493B4 (de) Integrierte Speicherschaltungsanordnung mit Tunnel-Feldeffekttransistoren und zugehöriges Verfahren
US7310267B2 (en) NAND flash memory device and method of manufacturing and operating the same
DE112005002275B4 (de) Technik zum Lesen von Mehrpegelspeichern mit virtueller Masse
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE19600423C2 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10326771B4 (de) Integrierte Speicherschaltung und Verfahren zum Bilden einer integrierten Speicherschaltung
DE112004000380B4 (de) Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung
DE10392392B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit nichtflüchtigem Speicherbauelement ohne Bitleitungskurzschlüsse
DE102005037986B4 (de) Verfahren zur Herstellung eines nicht-flüchtigen Speicherbausteins
DE102006062403B4 (de) Integriertes Schaltkreisbauelement sowie Herstellungs- und Betriebsverfahren
DE102008018744A1 (de) SONOS-Stapelspeicher
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE102006049613B4 (de) Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102019214214A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006028954A1 (de) Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung
DE112006000413B4 (de) Nicht-flüchtige Speichervorrichtung mit abgeschrägtem Steuergateprofil und deren Herstellungsverfahren, dazugehörige Flashspeicher und Verfahren zum Speichern von Informationen in einer derartigen Speichervorrichtung
DE69637352T2 (de) Verfahren zur Herstellung einer vertikalen nichtflüchtigen Speicherzelle
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
DE19807010A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102004060697A1 (de) Halbleiterschaltungsanordung und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102005020342B4 (de) Verfahren zur Herstellung von Ladungseinfang-Speicherbauelementen
DE112004001250B4 (de) Verfahren zur Steuerung der Eigenschaften und Merkmale einer Gateisolationsschicht auf der Grundlage elektrischer Testdaten, und System zum Ausführen der Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/115 AFI20060130BHDE

R020 Patent grant now final

Effective date: 20110806

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H10B0069000000