CN1682360B - 热处理装置、半导体装置的制造方法及衬底的制造方法 - Google Patents

热处理装置、半导体装置的制造方法及衬底的制造方法 Download PDF

Info

Publication number
CN1682360B
CN1682360B CN038223724A CN03822372A CN1682360B CN 1682360 B CN1682360 B CN 1682360B CN 038223724 A CN038223724 A CN 038223724A CN 03822372 A CN03822372 A CN 03822372A CN 1682360 B CN1682360 B CN 1682360B
Authority
CN
China
Prior art keywords
substrate
support
thickness
film
described substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038223724A
Other languages
English (en)
Other versions
CN1682360A (zh
Inventor
中村直人
中村严
岛田智晴
石黑谦一
中嶋定夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN1682360A publication Critical patent/CN1682360A/zh
Application granted granted Critical
Publication of CN1682360B publication Critical patent/CN1682360B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种热处理装置、半导体装置的制造方法及衬底的制造方法，其可减少热处理中产生的衬底的滑动错位缺陷，制造高质量的半导体装置。衬底支承体(30)由本体部(56)和支承部(58)构成。本体部(56)将多个载置部(66)平行延伸，且在该载置部(66)上设有支承部(58)。在该支承部(58)上载置衬底(68)。支承部(58)的面积比衬底平坦面的面积小，由比所述衬底的厚度厚的硅制造的板构成，可减小热处理中的变形。另外，支承部(58)由硅制造，在支承部(58)的衬底载置面上形成有涂敷了碳化硅(SiC)的涂层。

Description

热处理装置、半导体装置的制造方法及衬底的制造方法
技术领域
本发明涉及用于热处理半导体晶片或玻璃衬底等的热处理装置、半导体装置的制造方法及半导体晶片或玻璃衬底的制造方法。
背景技术
例如使用立式热处理炉对多个硅晶片等衬底进行热处理时，使用碳化硅制造的衬底支承体(晶舟)。在该衬底支承体上设有例如以三点支承衬底的支承槽。
此时，当以1000℃程度以上的温度进行热处理时，在支承槽附近，在基板上产生滑动错位缺陷，形成滑动线。当产生滑动线时，衬底的平坦度劣化。因此，在作为LSI制造工序的重要工序之一的平版印刷工序中，产生掩膜对位偏移(焦点偏移或变形造成的掩膜对位偏移)，产生难于制造具有所希望图案的LSI的问题。
解决这种问题的方法已知有首先在支承槽上载置仿真晶片，在该仿真晶片上载置要处理的衬底的技术(参照专利文献1)。该技术通过从现有的三点支承改变为由仿真晶片的面支承，抑制要处理的衬底的自重应力集中，防止衬底产生挠曲，防止产生滑动错位缺陷。
另外，作为这种衬底支承体之一，已知有为防止来自衬底中的杂质污染，而在Si-SiC等晶舟衬底上形成CVD-SiC覆膜(参照专利文献2)。根据该公开例，CVD-SiC覆膜的厚度为30μm～100μm。即，当覆膜的厚度小于30μm时，杂质从晶舟衬底向覆膜表面扩散，不能实现覆膜防止杂质扩散这种CVD覆膜的目的，当覆膜的厚度超过100μm时，形成CVD在晶舟衬底的边缘部集中堆积的堆焊状态，当在该状态下使用晶舟(衬底支承体)时，形成毛刺，构成粒子污染的原因。
另外，作为其它现有例已知有相对Si含浸烧结SiC材料、黑铅等衬底，利用CVD法形成SiC膜，改善耐热性、耐冲击性、耐氧化性、耐腐蚀性的方法(参照专利文献3)。根据该公开例，SiC膜的厚度优选20μm～200μm，在小于20μm时，由于SiC膜本身的消耗，可能使寿命缩短，当超过200μm时，SiC膜容易剥离。
作为其它现有例已知有在SiC制造的夹具(晶舟等)的表面进行CVD-SiC涂敷，在其表面形成SiO2膜的方法(参照专利文献4)。根据该公开例，SiC涂敷为确保衬底表面的均匀性而进行，以实施例表示SiC膜的厚度设为100μm的情况。另外，SiO2膜是在进行用ClF3的干洗时为防止衬底的厚度降低而形成的，其厚度优选
Figure G038223724D00021
～100μm。
作为其它现有例已知有在Si-Si制造的支承体表面覆膜100μm的CVD-SiC的方法(参照专利文献5)。
专利文献1：特开2000-223495号公报
专利文献2：特开2000-164522号公报
专利文献3：特开2002-274983号公报
专利文献4：特开平10-242254号公报
专利文献5：特开平10-321543号公报
但是，根据本发明者得到的试验结果，在仿真晶片上载置衬底的所述现有例与利用三点支承的情况相比虽然进行了改善，但在防止滑动线产生，滑动错位缺陷这些方面是不充分的。
其原因是因为仿真晶片和衬底同样减薄到例如700μm，故由于在同由碳化硅构成的衬底支承体中间产生的热膨胀的差和其它应力而变形，该仿真晶片的变形使衬底上产生滑动错位缺陷。
另外。本申请的发明者进行了试验，结果发现，由于在衬底支承体的支承部的衬底载置面上进行涂敷的材料或膜的厚度不同其膜产生的热膨胀率等也不同，会引起滑动的产生。
发明内容
因此，本发明的目的在于提供一种热处理装置、半导体装置的制造方法及衬底的制造方法，其可减少热处理中衬底的滑动错位缺陷，制造高质量的半导体装置。
为解决所述课题，本发明的第一方面提供一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，所述衬底支承体具有本体部和设于该本体部且与所述衬底接触的支承部，该支承部由比所述衬底的厚度厚的硅制造的板状部件构成。支承部的厚度比衬底的厚度厚理想为小于或等于10mm，例如3mm～6mm，更加理想的是4mm～5mm。另外，将支承部的厚度与衬底的厚度比较，支承部的厚度优选至少为衬底厚度的两倍或两倍以上。
衬底支承体可作为从本体部平行延伸多个载置部的晶舟。本体部可由例如碳化硅构成。另外，支承部只要是圆柱状、椭圆柱状、多棱柱状等的能够在一端面上载置衬底的形状即可。该支承部优选比本体部的载置部的厚度厚。
本发明的第二方面提供一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，所述衬底支承体具有本体部和设于该本体部且与所述衬底接触的支承部，该支承部由硅制造，同时，在该支承部载置所述衬底的衬底载置面上涂敷由碳化硅(SiC)、氧化硅(SiO2)、氮化硅(Si3N4)、玻璃状碳、微晶金刚石中的一个或多个材料构成的膜。
本发明是在具有和衬底相同硬度或热膨胀率的硅制造支承部上涂敷碳化硅等粘接防止膜的发明，与所述专利文献2～5中记载的支承部以碳化硅物质为主体，在其上涂敷碳化硅等的现有例相比，目的、结构及作用效果完全不同。
在涂敷碳化硅制造的膜时，膜的厚度理想为0.1μm～50μm，更加理想的是0.1μm～15μm，最好为0.1～3μm。
将硅制造的支承部的厚度和碳化硅制造的膜的厚度以两者的比例表示时，碳化硅制造的膜的厚度最好为硅制造的支承部的厚度的0.0025％～1.25％，理想为0.0025％～0.38％，优选0.0025％～0.25％。
涂敷于硅制造的支承部的膜除碳化硅(SiC)以外可使用氮化硅(Si3N4)。在使用氮化硅制造的膜时，该膜的厚度理想为0.1μm～30μm，优选0.1μm～5μm。
本发明的第三方面提供一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，所述衬底支承体具有本体部和设于该本体部且与所述衬底接触的支承部，该支承部由硅制造，同时，在该支承部的衬底载置面上层积多种不同的膜，在该多种膜中，最表面膜的硬度在热处理温度下最小，或最表面的膜是非晶质。
在此，层积的多种膜中的至少一个膜优选从碳化硅(SiC)、氮化硅(SiN)、多晶硅(Poly-Si)、氧化硅(SiO2)、玻璃状碳、微晶金刚石中选择的材料构成。这样，通过在硅制造的支承部上层积耐热性优良的材料，可防止衬底和支承部的粘接。
在多种膜中，最表面(与衬底接触的面)优选由在热处理时比其它膜的硬度小的材料构成，如氧化硅(SiO2)。
最表面为在热处理时比其它膜的硬度小的材料，且优选比衬底的硬度更小的材料。另外，最表面的氧化硅SiO2优选非晶质(非晶)。
在将层积的膜设为两层时，优选其中的一个为碳化硅，最表面的膜为氧化硅。
衬底支承体的本体部可由碳化硅(SiC)构成。另外，衬底支承体可以是支承一个衬底的单片式支承体，也可以是将多个衬底在大致水平的状态下相隔间隙支承多片的结构。
另外，热处理装置可适用于在1000℃、进而在1350℃以上的高温下处理衬底的装置。
本发明的第四方面提供一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，所述衬底支承体具有本体部和设于该本体部且与所述衬底接触的支承部，该支承部由硅制造，同时，在该支承部的衬底载置面上形成碳化硅(SiC)膜，并且在最表面形成氧化硅(SiO2)膜。
本发明的第五方面提供一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，所述衬底支承体具有本体部和设于该本体部且与所述衬底接触的支承部，该支承部由硅制造，同时，在该支承部的衬底载置面上形成涂敷膜，该涂敷膜的硬度在热处理温度中比热处理时的衬底的硬度小，或涂敷膜为非晶质。
本发明的第六方面提供一种衬底的制造方法，其包括：向处理室内送入衬底的工序；利用由比衬底的厚度厚的硅制造的板状部件构成的支承部支承衬底的工序；在所述处理室内将所述衬底在利用支承部支承的状态下热处理的工序；将所述衬底从所述处理室内送出的工序。
本发明的第七方面提供一种衬底的制造方法，其包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上涂敷由碳化硅(SiC)、氧化硅(SiO2)、玻璃状碳、微晶金刚石中任一种或多种材料构成的膜的硅制造的支承部支承所述衬底的工序；在所述处理室内将所述衬底在利用支承部支承的状态下热处理的工序；将所述衬底从所述处理室内送出的工序。
本发明的第八方面提供一种半导体装置的制造方法，其包括：向处理室内送入衬底的工序；利用由比衬底的厚度厚的硅制造的板状部件构成的支承部支承衬底的工序；在所述处理室内将所述衬底在利用支承部支承的状态下热处理的工序；将所述衬底从所述处理室内送出的工序。
本发明的第九方面提供一种半导体装置的制造方法，其包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上涂敷由碳化硅(SiC)、氧化硅(SiO2)、玻璃状碳、微晶金刚石中任一种或多种材料构成的膜的硅制造的支承部支承所述衬底的工序；在所述处理室内将所述衬底在利用支承部支承的状态下热处理的工序；将所述衬底从所述处理室内送出的工序。
附图说明
图1是表示本发明实施例的热处理装置的立体图；
图2是表示用于本发明实施例的热处理装置的反应炉的剖面图；
图3是表示用于本发明实施例的热处理装置的衬底支承体的剖面图；
图4是用于本发明实施例的热处理装置的衬底支承体的放大剖面图；
图5是用于本发明实施例的热处理装置的衬底支承体的放大平面图；
图6是表示用于本发明实施例的热处理装置的衬底支承体的第一变形例的剖面图；
图7表示用于本发明实施例的热处理装置的衬底支承体的第二变形例，(a)是平面图，(b)是(a)的A-A线剖面图；
图8表示用于本发明实施例的热处理装置的衬底支承体的第三变形例，(a)是平面图，(b)是(a)的B-B线剖面图；
图9用于本发明实施例的热处理装置的衬底支承体的第四变形例的剖面图；
图10是支承部的各种变形例的剖面图；
图11是表示用于本发明其它实施例的热处理装置的衬底支承体的剖面图；
图12是表示本发明实施例的进行衬底处理时的温度变化的线图。
具体实施方式
下面参照附图说明本发明实施例。
图1表示本发明实施例的热处理装置10。该热处理装置10为例如立式装置，具有配置有主要部分的框体12。在该框体12上连接有容器载物台(podstage)14，向该容器载物台14运送容器(pod)16。容器16收纳有例如25片衬底，在关闭未图示的盖的状态下置于容器载物台14上。
在框体12内，在与容器载物台14对向的位置配置有容器运送装置18。另外，在该容器运送装置18附近配置有容器搁板20、容器开启器22及衬底片数检测器24。容器运送装置18在容器载物台14、容器搁板20和容器开启器22之间运送容器16。容器开启器22是打开容器16的盖的装置，利用衬底片数检测器24检测已打开盖的容器16内的衬底片数。
在框体12内配置有衬底载移机26、缺口调整器28及衬底支承体30(晶舟)。衬底载移机26具有可取出例如5片衬底的臂32，通过使该臂32动作，在置于容器开启器22的位置的容器、缺口调整器28及衬底支承体30之间运送衬底。缺口调整器28检测形成于衬底上的缺口或定向平面(オリエンテ一シヨンフラツト)。使衬底的缺口或定向平面在一定的位置对齐。
图2表示反应炉40。该反应炉40具有反应管42，在该反应管42内插入衬底支承体30。反应管42的下方为插入衬底支承体30而开放，该开放部分利用密封盖44密闭。另外，反应管42的周围被匀热管46覆盖，并且，在匀热管46的周围配置有加热器48。热电偶50被配置于反应管42和匀热管46之间，可监控反应炉40内的温度。而且，在反应管42中连接有导入处理气体的导入管52和排出处理气体的排气管54。
下面说明如上所述构成的热处理装置10的作用。
首先，在容器载物台14上安置收纳了多片衬底的容器16时，由容器运送装置18将容器16从容器载物台14向容器搁板20运送，存放在该容器搁板20上。然后，由容器运送装置18将存放于该容器搁板20的容器16运送到容器开启器22，进行设置，利用该容器开启器22打开容器16的盖，由衬底片数检测器24检测放置在容器16内的衬底的片数。
然后，利用衬底载移机26从位于容器开启器22的位置的容器16取出衬底，载移到缺口调整器28。在该缺口调整器28中，在使衬底旋转的同时检测缺口，并根据检出的信息使多片衬底的缺口在相同的位置对齐。然后，利用衬底载移机26从缺口调整器28取出衬底，载移到衬底支承体30上。
这样，当将一批量的衬底载移到衬底支承体30上时，例如向被设为700℃左右的温度的反应炉40内装入装填了多片衬底的衬底支承体30，利用密封盖44将反应管42密闭。然后，将炉内温度升温到热处理温度，从导入管52导入处理气体。处理气体包括氮、氩、氢、氧等。在热处理衬底时，衬底被加热到1000℃程度以上的温度。此时，利用热电偶50监控反应管42内的温度，同时根据预先设定的升温和热处理程序进行衬底的热处理。
在衬底的热处理结束后，例如将炉内温度降温到700℃程度的温度后，将衬底支承体30从反应炉40卸出，使衬底支承体30在规定位置待机直至将支承于衬底支承体30上的全部衬底冷却。另外，在炉内温度下降时，也利用热电偶50监控反应管42内的温度，同时根据预先设定的降温程序进行降温。然后，在将待机的衬底支承体30的衬底冷却到规定温度后，利用衬底载移机26从衬底支承体30取出衬底，运送到置于容器开启器22上的空的容器16中放置，然后，利用容器运送装置18将放置有衬底的容器16运送到容器搁板20，再运送到容器载物台14，完成工序。
下面详细说明所述衬底支承体30。
在图3～图5中，衬底支承体30由本体部56和支承棒58构成。本体部56例如由碳化硅构成，具有上部板60、下部板62及连接该上部板60和下部板62的支柱64。另外，在该本体部56上平行形成有多个从该支柱64向所述的衬底载移机26侧延伸的载置部66。
支承部58由硅制造的板状部件构成，例如形成与衬底68同心圆的圆柱形，使该支承部58的下面与载置部66的上面接触，将支承部58载置于载置部66上，使衬底68的下面与支承部58的上面接触，载置支承衬底68。
支承部58的直径比衬底68的直径小，即支承部58的上面具有比衬底68的下面即平坦面的面积小的面积，衬底68在保留该衬底68边缘的情况下支承在支承部58上。衬底68的直径例如为300mm，因此，支承部58的直径小于300mm，优选100mm～250mm程度(衬底外径的1/3～5/6程度)。
另外，支承部58的直径(面积)也可以比衬底68的直径(面积)大。此时，最好进一步加厚支承部58的厚度。
该支承部58的圆柱轴方向的厚度比衬底68的厚度厚。衬底68的厚度例如为700μm，因此，支承部58的厚度超过700μm，可能达到10mm，理想的是至少为衬底68的厚度的2倍以上，例如3mm～10mm，更加理想的是3mm～6mm，最好为4mm～5mm。另外，该支承部58的厚度比载置部66的厚度厚。使支承部58的厚度设定为这样的厚度是为了增加支承部58自身的刚性，抑制热处理支承部58时的变形。
另外，若可以抑制热处理时的变形，则不必使硅制造的支承部58的厚度比衬底68的厚度厚。
如图6所示，也可以对应支承部58在载置部66上形成圆形的嵌合槽74，并在该嵌合槽74内嵌合支承部58。可不减薄支承部58的厚度地维持的状态下，减薄支承部58和载置部66的总厚度，并且可增加一次处理的衬底68的处理片数。另外，通过使支承部58嵌合在嵌合槽74内，可使支承部58的位置稳定，此时，考虑到热膨胀，也可以在支承部58和嵌合槽74之间形成若干缝隙。
另外，如图7所示，也可以在载置部66设置开口部66a，在支承部58的下面设置嵌入开口部66a的凸部58a，将该支承部58的凸部58a嵌入载置部66的开口部66a。在本发明中，这样的形状的载置部66也可使用板状部件构成。此时，考虑到热膨胀，也在支承部58的凸部58a和载置部66的开口66a之间形成若干缝隙。
支承部58的形状如该实施例，未必是圆柱状，也可以为椭圆柱或多棱柱。另外，支承部58也可以固定在载置部66上。
在支承部58的衬底68侧的上面(衬底载置面)形成有防止粘结层(涂敷后的膜)70。该粘接防止层70由通过处理例如硅表面或利用CVD(等离子CVD或热CVD等)等在硅表面上堆积(deposition)形成的氮化硅(Si3N4)膜、碳化硅(SiC)膜、氧化硅(SiO2)膜、玻璃状碳、微晶金刚石等耐热性及耐磨耗性优良的材料构成，防止衬底68处理后的支承部58和衬底68的粘结。在将粘结防止层70形成碳化硅(SiC)制造的膜时，膜的厚度优选0.1μm～50μm的范围。当加厚碳化硅制造的膜70时，利用硅和碳化硅的热膨胀系数差将硅制造的支承部58向碳化硅制造的膜70拉伸，支承部整体的变形量变大，由于该较大变形而可能在衬底68上产生滑动。与此相对，当将碳化硅制造的膜70设定为所述厚度时，将硅制造的支承部58向碳化硅制造的膜70拉伸的量减少，支承部整体的变形量也减少。即，当减薄碳化硅制造的膜70时，支承部58和膜70的热膨胀率差引起的应力降低，支承部整体的变形量减少，支承部整体的热膨胀率也接近原来的硅的热膨胀率(衬底68为硅时大致相同的热膨胀率)，可防止滑动的产生。
当碳化硅制造的膜70的厚度小于0.1μm时，碳化硅的膜70消耗得过薄，必须在硅制造的支承部58上再涂敷碳化硅，不能反复使用同一支承部58。如将该膜70的厚度设为大于或等于0.1μm，则不必频繁地在硅制造的支承部58上再涂敷碳化硅的膜70，可反复使用同一支承部58。另外，若将碳化硅制造的膜70的厚度设为1μm以上，则不进一步消耗膜，可进一步增加反复使用同一支承部58的次数，所以优选使用。
当碳化硅制造的膜70的厚度超过50μm时，碳化硅制造的膜70本身容易断裂，由于该断裂的原因而在衬底上容易发生滑动。如将该膜70的厚度设为50μm以下，则膜70不容易产生断裂，如上所述，硅制造的支承部58和碳化硅制造的膜70的热膨胀率之差引起的应力也降低，所以，可减少支承部整体的变形，防止衬底产生滑动。当将碳化硅制造的膜的厚度设为15μm以下时，几乎不产生衬底的滑动。另外，当将碳化硅制造的膜70的厚度设为0.1μm～3μm时，衬底68不产生滑动。因此，碳化硅制造的膜70的厚度理想为0.1μm～50μm，更加理想的是0.1μm～15μm，最好为0.1μm～3μm。
将硅制造的支承部58和碳化硅制造的膜70的两者厚度以比例表示，碳化硅制造的膜70的厚度理想为硅制造的支承部58的厚度的0.0025％～1.25％，更加理想的是0.0025～0.38％，最好为0.0025％～0.25％.
膜70除碳化硅以外可同样利用等离子CVD或热CVD涂敷氮化硅(Si3N4)而形成。在使用氮化硅制造时，该膜70的厚度优选0.1μm～30μm，更加理想的是0.1～5μm。
在支承部58的上端边缘加工圆滑的倒角，形成凹部72。该凹部72防止衬底68接触支承部58的边缘，对衬底68造成损伤等。
另外，可以不在支承部58的整个面上形成防止粘接层70，如图8所示，在支承部58的衬底载置面的局部载置由这些材料构成的基片76，利用该基片76支承衬底68。此时，理想的是设置大于或等于三个基片76。
如图9所示，可在支承部58的边缘附近形成同心圆状的槽78，减少与衬底68的接触面积，减少衬底68和支承部58的接触产生损伤的机率，同时，可防止衬底68偏移。
在所述实施例中，由于支承部58的厚度设为比前述的衬底68的厚度厚的规定厚度，故可增大支承部的刚性，可抑制支承部58对衬底送入时、升温降温时、热处理时、衬底送出时等的温度变化而产生变形。由此，可防止由支承部58变形引起的衬底68的滑动。另外，由于支承部58的材质是和衬底68相同的材质即硅制造的材料，即，是具有和硅制造的衬底68相同的热膨胀率和硬度的材质，故没有衬底68和支承部58相对于温度变化的热膨胀、热收缩之差，另外，即使在衬底68和支承部58的接触点产生应力，也可以容易地将该应力释放，故不容易对衬底68造成损伤。由此，可防止由衬底68和支承部58的热膨胀率之差和硬度之差引起的衬底68的滑动。
在所述实施方式及实施例的说明中，说明了支承部的直径(面积)比衬底的直径小的情况，但也可以使支承部直径比衬底直径大。此时，为确保支承部58的刚性，必须进一步加厚支承部58的厚度。
另外，由于在硅制造的支承部58上涂敷有碳化硅制造的膜等粘接防止膜70，故可防止由支承部58和衬底68的热造成的粘接。如上所述，由于膜70形成得较薄，故可减小支承部58和膜70的热膨胀率之差引起的应力，不给硅制造的支承部58的热膨胀造成障碍，可将含有膜70的支承部整体维持在与硅所具有原始热膨胀率大致相同的状态。另外，膜70也可以涂敷于支承部58的背面和侧面。
图10表示关于支承部58的各种变形例。
在所述的实施方式中，仅在支承部58的衬底载置面上形成了膜70，但如图10(a)所示，也可以在整个支承部58上，即支承部58的表面(衬底载置面)、侧面及背面形成膜70。
如图10(b)所示，也可以在除支承部58的背面之外的支承部58的表面(衬底载置面)及侧面形成膜70。
膜70不限于一层，也可以形成多层，例如图10(c)所示，可在第一膜80上形成第二膜82。第一膜80例如由碳化硅(SiC)、氮化硅(Si3N4)、多晶硅(Poly-Si)、氧化硅(SiO2)、玻璃状碳或微晶金刚石构成。在由碳化硅或氮化硅构成膜时，如上所述，可通过等离子CVD或热CVD形成。另外，第二膜82在热处理时可使用比第一膜70的硬度小的材料，例如氧化硅(SiO2).这样，通过在热处理时将成为最表面的第二膜82形成比第一膜80的硬度小的材料，可在高温处理时在衬底68和支承部58的接触点产生了应力的情况下容易地将应力释放，所以，不容易给衬底68造成损伤，不容易产生滑动.特别是在热处理时将最表面的膜70形成比衬底(Si)68的硬度小的SiO2时，在热处理时硬度小的SiO2被破坏，应力被释放，所以，不对硬度大的衬底68产生损伤，不产生滑动。即，最表面优选在热处理时比其它膜的硬度小，且比衬底的硬度小的材料。
另外，最表面的SiO2优选为非晶质(非晶)。若衬底68和支承部58构成高温，则在这些的接触点热粘着，但此时，在支承部58与衬底68的接触点是结晶时，结晶部分不粘性流动，所以，不能释放热膨胀之差产生的应力，最终在衬底68和支承部58中任意一个上产生滑动。在此相对，在支承部58和衬底68的接触点是非晶质时，该非晶质部分粘性流动(粘性变形)，故即使衬底68和支承部58热融，也可以将在接触点产生的应力释放，可防止对衬底68产生损伤，防止滑动产生。
如图10(d)所示，支承部58由保留支承部58的衬底载置面的边缘部分进行切口，由在中心侧形成圆形的缺口部84和在边缘形成环状的突出部86构成，且在该突出部86的衬底载置面及侧面也可以形成第一膜80和第二膜82。由此，可减少衬底68接触的面积。
另外，第二膜82可以与形成第一膜80同样，利用CVD等形成，但可以如后所述地在处理衬底68时自然形成。
实施例1
图11表示本发明的第一实施例。与所述实施方式相同，例如在由碳化硅构成本体部的衬底支承体30上自支柱64平行突出形成载置部66。另外，支柱设有多个，例如3～4个。平板88(基座)由例如碳化硅(SiC)制造的圆柱状板状部件构成，该平板88的下面边缘支承在载置部66上。支承部82由硅(Si)制造的圆柱状板状部件构成，载置于平板88的上面。在该支承部82的上面形成有由例如碳化硅构成的防止粘接层70。该防止粘接层70优选0.1μm～50μm。衬底68介由该防止粘接层70支承在支承部82上。
理想的是平板88及支承部82的厚度分别比衬底68的厚度厚，但也可以仅使支承部82的厚度比衬底68的厚度厚。
设平板88的直径为Φ308mm，厚度为3mm。设支承部82的直径为Φ200mm，厚度为4mm。基板68是直径为Φ300mm、厚度为700μm的硅晶片。将由碳化硅构成的防止粘接层70设为0.1μm～50μm。热处理时，向保持为600℃温度的反应炉内装载支承于衬底支承体30上的衬底68，在装载衬底后，将反应炉内升温到处理温度的1200℃或1350℃，导入氮气(N2)和氧气(O2)，在规定时间将反应炉内的温度保持在处理温度，然后，将反应炉内温度降至600℃，卸下支承于衬底支承体30上的衬底68。另外，衬底68的升温、降温速度以多阶段进行升温、降温，温度越高其速度越慢。这样，以多阶段进行升温、降温(高温时升温速度、降温速度减慢)是由于在高温下迅速使温度变化时，在衬底面内温度未均匀地变化，产生滑动。热处理时间总计为13～14小时左右。其结果是，即使处理温度为1200℃、1350℃任一温度，在衬底68上也未发现产生滑动。
实施例2
图12表示本发明的第二实施例。与所述实施方式相同，在例如由碳化硅构成的衬底支承体30上自支柱64平行突出形成载置部66。另外，支柱64设有多个，例如3或4个。平板88(基座)由例如碳化硅(SiC)制造的圆柱状板状部件构成，该平板88的下面边缘支承在载置部66上。而且，在该平板88上载置有由所述的圆柱状板状部件构成的硅(Si)制造的支承部58。在支承部58的上面形成有例如由碳化硅构成的防止粘接层70。
本体部在碳化硅制造的衬底支承体30上支承厚度2.5mm～3mm、直径Φ308mm的碳化硅制造的平板88，在其上载置有在厚度4mm、直径Φ200mm的衬底载置面上涂敷作为防止粘接层的碳化硅膜70，且在其上载置有厚度700μm、直径Φ300mm的作为硅晶片的衬底68。热处理如图12所示，向保持为600℃的反应炉内装载支承于衬底支承体30上的衬底68，在装载衬底后，阶段地改变升温速度，将反应炉内升温到处理温度的1350℃，导入氮气(N2)和氧气(O2)，在规定时间将反应炉内的温度保持在处理温度，然后，阶段地改变降温速度，将反应炉内温度降至600℃，卸下支承于衬底支承体30上的衬底68。衬底68的升温、降温速度在越接近高温时越慢。即，从600℃升温到1000℃的升温速度比从室温升温到600℃的升温速度慢，从1000℃升温到1200℃的升温速度比从600℃升温到1000℃的升温速度慢，从1200℃升温到1350℃的升温速度比从1000℃升温到1200的升温速度慢。相反，从1350℃降温到1200℃的降温速度比从1200℃降温到1000℃的降温速度慢，从1200℃降温到1000℃的降温速度比从1000℃降温到600℃的降温速度慢，从1000℃降温到600℃的降温速度比从600℃降温到室温的降温速度慢。这样，以多阶段进行升温、降温(高温时升温速度、降温速度减慢)是由于在高温下迅速使温度变化时，在衬底面内温度未均匀地变化，产生滑动。热处理时间总计为13～14小时左右。其结果是，在将碳化硅制造的膜70的厚度设为0.1μm～3μm时，在衬底68上不产生滑动。在将膜70的厚度设为15μm、50μm时，在衬底68上几乎不产生滑动。
由反复进行所述实施例的结果可知，第二次之后的评价与第一次的评价相比，更不容易产生滑动。这是因为在第一次评价时，由N2、O2气体环境中的热处理在支承部58上的膜70的表面形成非晶质(非晶)状的SiO2膜。通过在支承部58的最表面形成该非晶质状的SiO2膜，可使支承部58与衬底68接触的部分的硬度在热处理时比SiC制造的膜70和Si制造的衬底68的硬度小，在高温热处理时即使在衬底68和支承部58的接触点产生应力，也可以将该应力释放。而且，由于SiO2是非晶质结构，故即使在高温热处理时衬底68和支承部58的这些的接触点热粘着，也可以通过使非晶质SiO2粘性流动(粘性变形)将在利用非晶质部分的粘性流动而热粘着的接触点产生的应力释放。其结果是，可抑制第二次之后的评价中高温热处理时的衬底68损伤，可抑制衬底68的滑动。
另外，在本实施例中说明了在设于Si制造的支承部58上面的SiC制造的膜70的表面形成非晶质状的SiO2膜的情况，但显然也可以在Si制造的支承部58的表面直接设置非晶质状的SiO2。
在所述实施方式及实施例的说明中，热处理装置使用了热处理多片衬底的批量式的装置，但不限于此，也可以是单片式的装置。
本发明的热处理装置也可以适用于衬底的制造工序。
关于在制造作为SOI(Silicon On Insulator)晶片之一种的SIMOX(Separation by Implanted Oxygen)晶片的制造工序的一工序中使用本发明的热处理装置的例子，进行说明。
首先，利用离子注入装置等向单结晶硅晶片内离子注入氧离子。然后，使用所述实施例的热处理装置将注入了氧离子的晶片在例如Ar、O2气体环境下以1300℃～1400℃，例如1350℃以上的高温进行退火处理。利用这些处理制造在晶片内部形成SiO2层(埋入了SiO2层)的SIMOX晶片。
另外，也可以在除SIMOX以外的氢退火晶片制造工序的一工序中使用本发明的热处理装置。此时，使用本发明的热处理装置将晶片在氢气环境中以1200℃程度以上的高温进行退火处理。由此，可降低制造IC(集成电路)的晶片表面层的结晶缺陷，可提高结晶的完整性。
另外，在其它的外延片制造工序的一工序中也可以使用本发明的热处理装置。
即使在作为以上这样的衬底制造工序的一工序进行的高温退火处理时，也可以通过使用本发明的热处理装置防止衬底滑动。
本发明的热处理装置也可以适用于半导体装置的制造工序。
特别是优选适用于以比较高的温度进行的热处理工序，例如湿式氧化、干式氧化、燃烧氢氧化(热解氧化)、HCl氧化等热氧化工序、或在半导体薄膜上扩散硼(B)、磷(P)、砷(As)、锑(Sb)等杂质(掺杂)的热扩散工序等。
即使在进行作为这样的半导体装置制造工序的一工序的热处理工序时，也可以通过使用本发明的热处理装置防止滑动的产生。
如上所述，本发明是以记载于专利要求的范围的事项为特点，但还含有如下实施方式。
(1)在本发明第一方面的热处理装置中，所述支承部的厚度至少是所述衬底厚度的两倍以上。
(2)在本发明第一方面的热处理装置中，所述本体部具有载置所述支承部的载置部，且所述支承部的厚度比所述载置部的厚度厚。
(3)在本发明第一方面的热处理装置中，所述支承部在载置所述衬底的衬底载置面上包覆氮化硅(Si3N4)、碳化硅(SiC)、氧化硅(SiO2)、玻璃状碳、微晶金刚石中任一种或多种材料。
(4)在本发明第一方面的热处理装置中，所述支承部在载置所述衬底的衬底载置面上设置一个或多个由氮化硅(Si3N4)、碳化硅(SiC)、氧化硅(SiO2)、玻璃状碳、微晶金刚石中任一种或多种材料构成的基片。
(5)在本发明第一方面的热处理装置中，所述支承部在载置所述衬底的衬底载置面上形成凹部或与衬底构成同心圆状的槽。
(6)在本发明第一方面的热处理装置中，所述支承部在载置所述衬底的衬底载置面的边缘形成凹部或与衬底构成同心圆状的槽。
(7)在本发明第一方面的热处理装置中，所述本体部具有载置所述支承部的载置部，且在该载置部上形成有嵌合所述支承部的嵌合槽。
(8)在本发明第一方面的热处理装置中，所述本体部具有载置所述支承部的载置部，且在该载置部上形成开口或槽，在所述支承部上设置嵌合于所述开口或槽的凸部，将该支承部的凸部嵌合在所述开口或槽内。
(9)在本发明第一方面的热处理装置中，所述支承部的衬底载置面的面积比衬底平坦面的面积小。
(10)在本发明第一方面的热处理装置中，所述支承部为圆柱状，所述支承部的直径比衬底的直径小。
(11)在本发明的热处理装置中，所述碳化硅膜的模压为支承部厚度的0.0025％～1.25％.
(12)在本发明的热处理装置中，所述碳化硅膜的膜厚为支承部厚度的0.0025％～0.38％。
(13)在本发明的热处理装置中，所述碳化硅膜的膜厚为支承部厚度的0.0025％～0.25％。
(14)在本发明的热处理装置中，在所述支承部的最上面形成有氧化硅(SiO2)膜。
(15)在本发明的热处理装置中，所述多个膜由两种膜构成，其中一个膜是碳化硅(SiC)膜。最上面的膜是氧化硅(SiO2)膜。。
(16)在本发明第一方面的热处理装置中，所述本体部的构成物是碳化硅(SiC)。
(17)在本发明第一方面的热处理装置中，所述衬底支承体在大致水平的状态下以一定的间隙多段地支承多片衬底。
(18)在本发明第一方面的热处理装置中，热处理以1000℃以上的温度进行。
(19)在本发明第一方面的热处理装置中，热处理以1350℃以上的温度进行。
(20)一种衬底处理方法，包括：向处理室内送入衬底的工序；利用由比衬底的厚度厚的硅制造的板状部件构成的支承部支承衬底的工序；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(21)一种衬底处理方法，包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上涂敷了由碳化硅(SiC)、氧化硅(SiO2)、玻璃状碳、微结晶金刚石中任一种或多种材料构成的膜的硅制造的支承部支承衬底的工序；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(22)一种衬底的制造方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上层积多个不同的膜，该多个膜中，最表面的膜的硬度在热处理的温度中最小，或最表面的膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(23)一种半导体装置的制造方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上层积多个不同的膜，该多个膜中，最表面的膜的硬度在热处理的温度中最小，或最表面的膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(24)一种衬底处理方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上层积多个不同的膜，该多个膜中，最表面的膜的硬度在热处理的温度中最小，或最表面的膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(25)一种衬底的制造方法，包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上形成碳化硅(SiC)膜，进而在最表面形成氧化硅(SiO2)膜的硅制造的支承部支承所述衬底的工序；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(26)一种半导体装置的制造方法，包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上形成碳化硅(SiC)膜，进而在最表面形成氧化硅(SiO2)膜的硅制造的支承部支承所述衬底的工序；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(27)一种衬底处理方法，包括：向处理室内送入衬底的工序；利用在载置衬底的衬底载置面上形成碳化硅(SiC)膜，并在最表面形成氧化硅(SiO2)膜的硅制造的支承部支承所述衬底的工序；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(28)一种衬底的制造方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上形成涂敷膜，该涂敷膜的硬度在热处理的温度中比热处理时的衬底的硬度小，或涂敷膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(29)一种半导体装置的制造方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上形成涂敷膜，该涂敷膜的硬度在热处理的温度中比热处理时的衬底的硬度小，或涂敷膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
(30)一种衬底处理方法，包括：向处理室内送入衬底的工序；利用硅制造的支承部支承所述衬底的工序，其中，支承部在载置衬底的衬底载置面上形成涂敷膜，该涂敷膜的硬度在热处理的温度中比热处理时的衬底的硬度小，或涂敷膜是非晶质；在所述处理室内将所述衬底在利用所述支承部支承的状态下热处理的工序；将所述衬底从所述处理室送出的工序。
如上所述，根据本发明，由于利用由比衬底的厚度厚的硅制造的板状部件构成的支承部支承衬底，故可防止在衬底上产生滑动错位缺陷。
根据本发明，由于在硅制造的支承部上涂敷碳化硅或氮化硅膜、或氧化硅等防止粘接层，故可防止在衬底上产生滑动，同时，可防止热处理后的衬底和支承部粘接。另外，在支承部的衬底载置面上涂敷的膜的硬度在热处理时比热处理时的衬底的硬度小，或涂敷膜是非晶质膜，所以，可进一步防止在衬底上产生滑动。另外，在支承部的衬底载置面上进行涂敷多个膜时，最表面的膜的硬度在热处理时最小，或最表面的膜是非晶质膜，所以，即使在这种情况下，也可以进一步防止在衬底上产生滑动。
本发明可减少在热处理中产生的衬底的滑动错位缺陷，制造高质量的半导体装置的热处理装置、半导体装置制造方法的制造方法及衬底的制造方法中使用。

Claims (15)

1.一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，其特征在于，所述衬底支承体具有本体部和设于该本体部上且与所述衬底接触的支承部，该支承部由厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成。
2.如权利要求1所述的热处理装置，其特征在于，所述支承部的厚度小于或等于10mm。
3.如权利要求1所述的热处理装置，其特征在于，所述支承部的厚度为3mm～6mm。
4.如权利要求1所述的热处理装置，其特征在于，所述支承部构成为不与衬底的边缘部相接触地支承衬底。
5.如权利要求1所述的热处理装置，其特征在于，在所述支承部载置所述衬底的衬底载置面上设置用于防止所述衬底和所述支承部粘接的粘接防止膜。
6.如权利要求1所述的热处理装置，其特征在于，所述本体部为碳化硅制成。
7.一种热处理装置，其将衬底在利用衬底支承体支承的状态下热处理，其特征在于，所述衬底支承体具有本体部和设于该本体部上且与所述衬底接触的支承部，该支承部由厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成，同时，在该支承部载置所述衬底的衬底载置面上形成由碳化硅、氮化硅、氧化硅、玻璃状碳、微晶金刚石中任一种或多种材料构成的膜。
8.一种衬底的制造方法，其特征在于，包括：向处理室内送入衬底的工序；在所述处理室内，将所述衬底在利用厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成的支承部支承的状态下热处理的工序；将热处理后的所述衬底从所述处理室送出的工序。
9.一种衬底的制造方法，其特征在于，包括：向处理室内送入衬底的工序；在所述处理室内，将所述衬底在利用厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成的、在载置所述衬底的衬底载置面上形成由碳化硅、氮化硅、氧化硅、玻璃状碳、微晶金刚石中的任一种或多种材料构成的膜的支承部支承的状态下热处理的工序；将热处理后的所述衬底从所述处理室送出的工序。
10.一种半导体装置的制造方法，其特征在于，包括：向处理室内送入衬底的工序；在所述处理室内，将所述衬底在利用厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成的支承部支承的状态下热处理的工序；将热处理后的所述衬底从所述处理室送出的工序。
11.一种半导体装置的制造方法，其特征在于，包括：向处理室内送入衬底的工序；在所述处理室内，将所述衬底在利用厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成的、在载置所述衬底的衬底载置面上形成由碳化硅、氮化硅、氧化硅、玻璃状碳、微晶金刚石中的任一种或多种材料构成的膜的支承部支承的状态下热处理的工序；将热处理后的所述衬底从所述处理室送出的工序。
12.一种热处理衬底时支承衬底的支承部，其特征在于，其厚度至少为所述衬底厚度的2倍以上，由硅制造的板状部件构成。
13.一种热处理衬底时支承所述衬底的支承部，其特征在于，其由厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成、在载置所述衬底的衬底载置面上形成由碳化硅、氮化硅、氧化硅、玻璃状碳、微晶金刚石中的任一种或多种材料构成的膜。
14.一种热处理衬底时支承所述衬底的衬底支承体，其特征在于，具有与所述衬底接触的支承部和支承该支承部的本体部，所述支承部的厚度至少为所述衬底厚度的2倍以上，由硅制造的板状部件构成.
15.一种热处理衬底时支承所述衬底的衬底支承体，其特征在于，具有与所述衬底接触的支承部和支承该支承部的本体部，所述支承部由厚度至少为所述衬底厚度的2倍以上的硅制造的板状部件构成、在所述支承部的载置所述衬底的衬底载置面上形成由碳化硅、氮化硅、氧化硅、玻璃状碳、微晶金刚石中的任一种或多种材料构成的膜。
CN038223724A 2002-09-27 2003-09-26 热处理装置、半导体装置的制造方法及衬底的制造方法 Expired - Lifetime CN1682360B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP282231/2002 2002-09-27
JP2002282231 2002-09-27
JP2003051244 2003-02-27
JP051244/2003 2003-02-27
JP2003051243 2003-02-27
JP051243/2003 2003-02-27
PCT/JP2003/012353 WO2004030073A1 (ja) 2002-09-27 2003-09-26 熱処理装置、半導体装置の製造方法及び基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009102250299A Division CN101714504B (zh) 2002-09-27 2003-09-26 热处理装置、半导体装置的制造方法及衬底的制造方法

Publications (2)

Publication Number Publication Date
CN1682360A CN1682360A (zh) 2005-10-12
CN1682360B true CN1682360B (zh) 2010-05-12

Family

ID=32045734

Family Applications (2)

Application Number Title Priority Date Filing Date
CN038223724A Expired - Lifetime CN1682360B (zh) 2002-09-27 2003-09-26 热处理装置、半导体装置的制造方法及衬底的制造方法
CN2009102250299A Expired - Lifetime CN101714504B (zh) 2002-09-27 2003-09-26 热处理装置、半导体装置的制造方法及衬底的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102250299A Expired - Lifetime CN101714504B (zh) 2002-09-27 2003-09-26 热处理装置、半导体装置的制造方法及衬底的制造方法

Country Status (5)

Country Link
US (3) US7667301B2 (zh)
JP (2) JP4386837B2 (zh)
KR (1) KR100935141B1 (zh)
CN (2) CN1682360B (zh)
WO (1) WO2004030073A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667301B2 (en) * 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
JP4611229B2 (ja) * 2002-09-27 2011-01-12 株式会社日立国際電気 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法
US20070275570A1 (en) * 2004-01-20 2007-11-29 Hitachi Kokusai Electric Inc. Heat Treatment Apparatus
WO2006013808A1 (ja) 2004-08-06 2006-02-09 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
JP4833074B2 (ja) 2004-09-30 2011-12-07 株式会社日立国際電気 熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法
JP4841854B2 (ja) * 2005-03-30 2011-12-21 大日本スクリーン製造株式会社 熱処理装置
JP4694249B2 (ja) * 2005-04-20 2011-06-08 株式会社日立ハイテクノロジーズ 真空処理装置及び試料の真空処理方法
KR100840015B1 (ko) * 2007-01-31 2008-06-20 주식회사 테라세미콘 비정질 실리콘 결정화를 위한 열처리 시스템
CN101532125B (zh) * 2009-04-21 2011-05-11 四川师范大学 多温段同时退火的真空退火装置
JP2011011942A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 結晶製造装置及び結晶製造方法
JP5246431B2 (ja) 2009-08-31 2013-07-24 本田技研工業株式会社 自動二輪車
US8455374B2 (en) * 2010-05-06 2013-06-04 Applied Materials, Inc. Radiation heating efficiency by increasing optical absorption of a silicon containing material
KR101212889B1 (ko) * 2010-10-01 2012-12-14 하이디스 테크놀로지 주식회사 기판 적재용 카세트
US8723185B2 (en) * 2010-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a high CTE layer
KR101905860B1 (ko) * 2011-06-22 2018-11-28 엘지이노텍 주식회사 웨이퍼 제조 방법
WO2012177086A2 (en) * 2011-06-22 2012-12-27 Lg Innotek Co., Ltd. Method of fabricating wafer
CZ2012940A3 (cs) * 2012-12-20 2014-07-23 Vysoké Učení Technické V Brně Způsob vytváření mezivrstvy na skleněných testovacích substrátech, určené k lepení čipů, a nanášecí zařízení pro provádění tohoto způsobu
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
US10770285B2 (en) 2013-03-28 2020-09-08 Mitsubishi Materials Corporation Silicon member and method of producing the same
KR102289792B1 (ko) * 2013-11-06 2021-08-17 어플라이드 머티어리얼스, 인코포레이티드 졸 겔 코팅된 지지 링
CN103681416A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种监控多晶硅炉管晶圆厚度的方法
JP6322159B2 (ja) * 2015-06-10 2018-05-09 クアーズテック株式会社 ウエハボート及びその製造方法
US12077464B2 (en) 2018-07-16 2024-09-03 Corning Incorporated Setter plates and methods of ceramming glass articles using the same
EP3823935A1 (en) 2018-07-16 2021-05-26 Corning Incorporated Glass ceramic articles having improved properties and methods for making the same
CN112512979B (zh) 2018-07-16 2022-09-20 康宁股份有限公司 利用成核和生长密度以及粘度变化对玻璃进行陶瓷化的方法
CN112437760A (zh) 2018-07-16 2021-03-02 康宁股份有限公司 包含均匀脱模剂涂层的玻璃基材及其陶瓷化方法
WO2020018285A1 (en) 2018-07-16 2020-01-23 Corning Incorporated Methods of ceramming glass articles having improved warp
JP7519784B2 (ja) * 2020-02-19 2024-07-22 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61267317A (ja) 1985-05-21 1986-11-26 Toshiba Corp 縦型拡散炉用ボ−ト
JP3316068B2 (ja) * 1993-12-01 2002-08-19 東京エレクトロン株式会社 熱処理用ボート
KR970053476A (ko) 1995-12-29 1997-07-31 김종진 산소주입 분리법에 의한 절연층 매몰 실리콘 기판의 제조방법
JP3586031B2 (ja) * 1996-03-27 2004-11-10 株式会社東芝 サセプタおよび熱処理装置および熱処理方法
JPH10242254A (ja) 1997-02-21 1998-09-11 Ado Matsupu:Kk 半導体製造用治具
JPH10242067A (ja) * 1997-03-03 1998-09-11 Tokyo Electron Ltd 熱処理用基板支持具
JP3511466B2 (ja) * 1998-05-22 2004-03-29 東芝セラミックス株式会社 半導体ウェーハ熱処理用部材およびこれを用いた治具
JP3685319B2 (ja) * 2000-06-16 2005-08-17 三菱住友シリコン株式会社 ウェーハの熱処理方法とその装置
JP2002033284A (ja) 2000-07-14 2002-01-31 Mitsui Eng & Shipbuild Co Ltd 縦型ｃｖｄ用ウェハホルダー
JP2002231726A (ja) * 2001-02-01 2002-08-16 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法
US20030030119A1 (en) * 2001-08-13 2003-02-13 Motorola, Inc. Structure and method for improved piezo electric coupled component integrated devices
JP4611229B2 (ja) * 2002-09-27 2011-01-12 株式会社日立国際電気 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法
US7667301B2 (en) * 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP平10-242067A 1998.09.11
JP平10-242254A 1998.09.11
JP平11-340155A 1999.12.10
JP平7-16154A 1995.06.23

Also Published As

Publication number Publication date
JPWO2004030073A1 (ja) 2006-01-26
JP4386837B2 (ja) 2009-12-16
US20070194411A1 (en) 2007-08-23
CN101714504B (zh) 2012-07-04
CN1682360A (zh) 2005-10-12
KR100935141B1 (ko) 2010-01-06
CN101714504A (zh) 2010-05-26
WO2004030073A1 (ja) 2004-04-08
JP2009200503A (ja) 2009-09-03
US20090186489A1 (en) 2009-07-23
KR20050057325A (ko) 2005-06-16
US20100148415A1 (en) 2010-06-17
US7667301B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
CN1682360B (zh) 热处理装置、半导体装置的制造方法及衬底的制造方法
JP4833074B2 (ja) 熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法
US7194199B2 (en) Stacked annealing system
JP3578402B2 (ja) ウェハ処理システム及びウェハ処理方法
WO2007099786A1 (ja) 基板処理装置及び半導体装置の製造方法
JP4611229B2 (ja) 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法
JP2007073865A (ja) 熱処理装置
CN103811380B (zh) 批处理式基板处理装置
JP2005101161A (ja) 熱処理用支持具、熱処理装置、熱処理方法、基板の製造方法及び半導体装置の製造方法
JP2006080294A (ja) 基板の製造方法
JP2004356355A (ja) 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置
JP5087375B2 (ja) 炭化ケイ素半導体デバイスの製造方法
JP5010884B2 (ja) 基板処理装置、基板搬送方法および半導体集積回路装置の製造方法
JP2005086132A (ja) 熱処理装置、半導体装置の製造方法、基板の製造方法及び基板処理方法
JP2004281669A (ja) 熱処理装置
JP2005203482A (ja) 熱処理装置
JP2004335684A (ja) 熱処理装置
JP2009147383A (ja) 熱処理方法
WO2004001835A1 (ja) 熱処理装置、基板の製造方法及び半導体デバイスの製造方法
JP2005044891A (ja) 熱処理装置
JP2004296492A (ja) 熱処理装置
JP2011176320A (ja) 基板処理装置
JP2007027158A (ja) 基板処理装置
JP2004281642A (ja) エピタキシャル成長装置
JP2008078179A (ja) 部材のクリーニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190327

Address after: Tokyo, Japan

Patentee after: KOKUSAI ELECTRIC Corp.

Address before: Tokyo, Japan

Patentee before: HITACHI KOKUSAI ELECTRIC Inc.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20100512

CX01 Expiry of patent term