JP4694249B2 - 真空処理装置及び試料の真空処理方法 - Google Patents

真空処理装置及び試料の真空処理方法 Download PDF

Info

Publication number
JP4694249B2
JP4694249B2 JP2005122001A JP2005122001A JP4694249B2 JP 4694249 B2 JP4694249 B2 JP 4694249B2 JP 2005122001 A JP2005122001 A JP 2005122001A JP 2005122001 A JP2005122001 A JP 2005122001A JP 4694249 B2 JP4694249 B2 JP 4694249B2
Authority
JP
Japan
Prior art keywords
sample
heat transfer
transfer gas
vacuum processing
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005122001A
Other languages
English (en)
Other versions
JP2006303144A (ja
Inventor
徹 荒巻
恒彦 坪根
任光 金清
茂 白米
秀樹 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005122001A priority Critical patent/JP4694249B2/ja
Priority to US11/213,736 priority patent/US20060237391A1/en
Publication of JP2006303144A publication Critical patent/JP2006303144A/ja
Priority to US11/696,922 priority patent/US7947189B2/en
Priority to US12/230,465 priority patent/US20090000741A1/en
Application granted granted Critical
Publication of JP4694249B2 publication Critical patent/JP4694249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体ウエハ等の試料を減圧された容器内で処理する真空処理装置及び試料の真空処理方法に係り、特に、容器内の試料台上に載置した試料の裏面に試料と試料台との間の熱伝達を調節する伝熱用ガスを供給しつつこの試料を処理する真空処理装置及び試料の真空処理方法に関する。
内側が高度な真空まで減圧される真空容器内に配置された半導体ウエハ等の処理対象の試料である基板を、この真空にされた真空容器内に供給された処理用のガスと電界または磁界とを用いて形成されたプラズマにより処理する真空処理装置は、半導体素子等の高度に微細な加工に用いられている。
このような処理の典型的な処理は、基板の表面にリソグラフィー技術により形成された複数層の薄膜をエッチングする処理であり、この簿膜の上面を覆って形成されたフォトレジスト等のマスクにより覆われない部分をプラズマ中に形成される反応性の高い粒子やイオンを用いて取り去る(削る)ものである。
こうした処理によって得られる半導体素子の高精度、高密度化の要求から、この加工処理をより微細に高精度に施すことが求められ、この結果、加工して得られる形状の幅、特に、エッチングして削る溝の幅はより小さいものが求められており、溝断面の形状の特徴を表す溝幅と溝深さとの比、所謂、アスペクト比をより大きくする技術が必要となってきた。
このような加工の微細化に伴う溝形状の高アスペクト比を高精度に実現するためには、処理の特性、速度を進行する方向により異ならせる、つまり処理の異方性を高めることや、処理対象の部材とそれ以外の部材との処理の特性の比である選択比を適切にすることが必要となる。
このような要求に対し、溝等の処理を施す形状の側面を処理対象と別の物質で覆って保護しつつ特定の方向の面(底面、下面)に処理を進める技術が開発されてきた。このような側壁を覆う物質には、真空容器内のプラズマ中で重合されて形成される炭化水素を含む樹脂や沸化炭素等のプラズマ中の生成物が用いられ、これらの物質が処理対象の膜の表面に付着してこれを覆うとともに、基板にバイアスによる電圧を印加してプラズマ中のイオンを基板表面に略垂直方向に誘引することで、反応性物質の粒子から側壁を保護しつつ溝の底方向に処理を進行させている。
一方で、側壁保護膜の形成は生成物の付着によるものが主であるので、その形成は生成物の分布に大きく影響を受けるが、真空容器内側の処理室内の生成物はその分布は必ずしも均一でないため、何らの工夫無しでは、基板の面内方向について側壁保護膜の形成も不均一となり、ひいては処理形状も均一性が著しく損なわれることになる。
このような生成物が基板表面に付着するその特性は、基板表面の温度に大きく影響を受けることから、基板の温度を面方向に適切に調節することにより、適切な側壁保護膜の分布を得て加工の結果得られる形状をより均一にしようとする技術が知られている。
このような従来技術としては、特許文献１、特許文献２に開示されたものが知られている。
特許文献１では、処理対象の半導体ウエハとこれを載置する下部電極の表面との間に熱伝達用のＨｅガスを供給し、このＨｅガスの圧力を調節することで、ウエハから下部電極表面に伝導される熱量の大きさを調節することで、ウエハの温度を調節しようとするものが開示されている。特に、この特許文献１では、下部電極の外周側と中央部側との各々の領域に伝熱用ガスを供給するために給排手段および圧力調整機構を各々配置して、冷却ムラ無くウエハを温度調節する構成を開示している。
一方、特許文献２では、伝熱用のＨｅガスを供給する配管とウエハを静電吸着して保持する下部電極の外周の処理室とを連通するバイパス管と、このバイパス管上に配置された開放バルブとを備え、何らかの事故により電源が遮断されてウエハを吸着できなくなっても、バルブが開放されて伝熱用ガスが処理室に逃されてウエハを電極上に保持することができる構成を開示している。
特開平７-２４９５８６号公報 特開平１１一９７５１６号公報
上記の従来技術では、次の点について考慮が足らず、不都合が生じていた。
すなわち、複数層の膜を処理する場合において、２つの膜の途中の所望の形状の状態において処理を切替えて次の処理を行おうとする場合で、前後の処理の温度条件が異なるものでは、迅速に温度を変更することが必要となるが、従来の技術ではこの温度を変更するために必要な時間が長いので、この間処理を停止したり、処理速度を遅くしたりする必要が生じ、処理の効率が低下してしまう。或いは、温度の変化の間に処理が進行し過ぎて所望のものから大きく外れた形状となってしまう。
特に、異なる膜層の界面では、下方の層が露出した際に処理をより短時間で切替えることが求められる。さもないと、下方の膜を削り過ぎてしまったり、切替わるまでの条件が変動している間は処理が所期の条件では行われず、処理の結果は所望の形状が得られない。
また、これを避けるため、下方の膜が露出した際あるいはその前から処理速度を低下させることにより下方の膜の削れを抑止すると、処理全体に必要な時間が増加して処理の効率やスループットが低下することになる。
このように、前後の処理の条件が異なる場合や膜層の材料が異なる場合には、それぞれで選択比等の処理の特性を短時間に変化させることが必要となるが、このような処理を実現するための技術については上記従来技術では考慮されていなかった。
本発明の目的は、複数層の膜を所定の形状にエッチング処理する場合に、試料処理における形状不具合をなくし、加工形状をアスペクト比の高いものとし、より精密な形状を得ることができる真空処理装置あるいは処理方法を提供することにある。
本発明の他の目的は、複数層の膜を所定の形状にエッチング処理する場合に、処理のスループットを向上させ高い効率で処理を行うことができる真空処理装置あるいは真空処理方法を提供することにある。
上記目的は、内部が減圧される真空容器と、この真空容器の内部の空間に配置され処理対象の試料がその上面に載置される試料台と、この試料台上で前記試料を静電的に吸着させるチャックとを有し、前記試料台上方の前記真空容器内部の空間に供給される処理ガスおよび電界とを用いて形成したプラズマにより前記試料表面に配置された複数層の膜を所定の形状にエッチング処理する真空処理装置であって、前記試料台上の試料載置面とこの上に吸着された前記試料の裏面との問の所定の空間に供給される伝熱用ガスを供給する供給経路と、この供給経路を通り供給される伝熱用ガスが前記試料の処理中に外部に排出される排出経路であって前記伝熱用ガスが低流量で排出される微調整用の第一の流路及び前記伝熱用ガスが速やかに排出される第二の流路を有する排出経路と、前記試料の複数層の膜の処理の進行に応じて、前記試料の裏面の前記所定の空間の前記伝熱用ガスの圧力を調節する圧力調節装置であって、前記供給経路上で前記伝熱用ガスの供給を調節する供給調節器と、前記第二の流路上に配置されてこの流路の前記伝熱用ガスの流れを開状態と閉状態との間でステップ的に切替える手段と、前記試料の処理中に前記第二の流路の前記切替える手段による切替えを指令する手段とを有する圧力調節装置とを備えたことにより達成される。
さらに、前記圧力調節装置は、前記膜のエッチングがこの膜の界面またはその近傍に達した際に前記第二の流路の前記伝熱用ガスの流れを段階的に切替える手段による切替えを行って前記圧力を段階的に低下させる機能を備えたことにより達成される。さらにまた、前記試料台内部に配置された電極に接続され前記エッチング処理中に電力を供給する電源と、前記電源の出力を前記試料の前記膜の処理の進行に応じて段階的に変化させる制御装置とを備え、前記制御装置は前記膜の界面またはその近傍に達した際に前記電力を段階的に増加させることにより達成される。
さらには、前記排気経路の前記第二の流路が前記供給経路と連通されたことにより達成される。
さらにまた、前記排出経路の前記第一の流路は開度を段階的に調節可能なバルブとオリフィスとを有し、前記第二の流路はオリフィスを有さないことにより達成される。
また、前記目的は、減圧される真空容器内に配置された試料台上の試料載置面に処理対象の試料を載置して、前記試料台上方の前記真空容器内部の空間に処理ガスおよび電界を供給してプラズマを形成し、前記試料表面に配置された複数層の膜を所定の形状にエッチング処理する真空処理方法であって、前記試料の処理中に前記試料載置面と前記試料の裏面との問に伝熱用ガスを供給すると共に、
前記伝熱用ガスの圧力を、前記伝熱用ガスが低流量で外部に排出される微調整用の第一の流路及び前記伝熱用ガスが速やかに外部に排出される第二の流路を有する排出経路から排出して前記試料の複数層の膜の処理の進行に応じて段階的に変化させるステップであって前記試料の処理中に前記第二の流路の前記伝熱用ガスの流れを閉状態から開状態へのステップ的な切替えによる排出を動作させて前記伝熱用ガスの圧力を変化させることにより達成される。さらに、前記複数層の膜の相互の界面の近傍に達した際に前記伝熱用ガスの排出を前記第二の流路に切り替えて前記圧力を段階的に変化させることにより達成される。
また、前記伝熱用ガスの庄力を、前記伝熱用ガスの供給経路の途中から排出される量を前記処理中に段階的に増減することにより調節することにより達成される。さらに、前記エッチング処理中に前記試料台内部に配置された電極に電力を供給する電源からの出力を前記膜の界面またはその近傍に達した際に段階的に増加させることにより達成される。
本発明によれば、複数層の膜を所定の形状にエッチング処理する場合に、試料の形状を高精度に制御し、試料処理における形状不具合をなくし、加工形状をアスペクト比の高いものにできる効果がある。また、複数層の膜を所定の形状にエッチング処理する場合に、処理のスループットを向上させることができるという効果がある。
［第１の実施例］
本発明の第１の実施例を、図１〜図１０で説明する。
まず、本発明を適用したプラズマエッチング装置の構成例を、図１、図２により説明する。図１において、プラズマエッチング装置の処理ユニット２３、２５は、処理室５０を備えており、その内部に、被処理物である試料２が載置される試料台１００を含むステージ５１が設けられている。処理室５０内には、処理ガス導入口５５から処理用ガスが供給される。この処理室５０の内側では、処理用ガスが、ガス供給装置から平板形状の分散プレートに供給され、複数の貫通孔から分散されて処理室５０内に供給される。５２は電磁波放射手段の電磁波源であり、この電磁波源から放射された電磁波が処理室５０内に導かれ前記処理ガスに放射されることにより処理室５０内に試料を処理するためのプラズマが生成される。この電磁波源５２からの電磁波は、導波管を伝播して処理室内に放射される。コントローラ６０は、電磁波源５２やガス供給装置その他プラズマエッチング装置の全体の動作を制御するものである。本実施例では、特に、伝熱ガス圧力を制御する伝熱ガス圧力調節機能や、基板バイアスを制御する基板バイアス制御機能を備えており、また、エッチング終点検出器などにより検出された基板面の状況や処理時間に基いて判断される試料に対するエッチング処理の進行状況に応じてエッチングの処理条件を変更する機能を有している。本実施例の装置では、これらの機能を備えていることにより、以下に述べるように、高いアスペクト比の処理やスループットの大きな処理を行うことが可能になる。
この実施例では、電磁波減５２はマイクロ波あるいはＵＨＦ帯の電磁波となっている。プラズマ５３が形成される試料台１００の上方の処理室５０内の空間の周囲には、磁場供給手段としての３つのコイル５６が配置されており、これらコイル５６から前記空間に供給される磁場によって処理室内のプラズマ密度の分布を調節する。
また、試料台１００は、その内側にこの試料台１００の温度を調節するための冷媒が流れる通路１０５が複数配置されており、さらに試料２の裏面、つまり試料台１００と接する面と試料台１００の表面との間の熱伝達を促進させるための熱伝達性の高い伝熱ガスが供給される複数の開口とこの各開口に連通して熱伝達用のガスが流れる複数のガス通路例えばリング状の２つの凹み部が配置されている。すなわち、温度設定されているステージ５１上には、試料２が配置されて静電吸着保持され、伝熱ガス供給路１０２、１０３より試料２の裏面の２つのリング状の凹み部に夫々伝熱ガス、例えば、Ｈｅが供給される。各凹み部へ供給される伝熱ガスの圧力は、コントローラ６０により生成される制御信号ａでシーケンサ１１３を制御することにより、それぞれ任意の圧力に制御できる。すなわち、伝熱ガス圧力調節機能として、試料載置面と試料の裏面間の凹み部に供給される伝熱用ガスの圧力を、複数層の膜の処理が進行するのに応じて、複数層の膜の相互の界面の近傍に達した際には、各凹み部共に、伝熱ガス圧力を段階的に低下させる等の圧力調節機能を有する。本実施例では、伝熱ガスを試料載置面の試料裏面の各凹み部に供給する導入路及びこの導入路に連通してこの導入路内の伝熱用ガスを排出するための排出路と、この排出路上に配置されたバルブと、このバルブの開度を段階的に調節するシーケンサ１１３とを備えており、シーケンサ１１３によって、バルブの開度を段階的に調節して圧力を調節している。
試料台１００は、基板電極を構成しており、この電極は整合器を介して高周波の基板バイアス電源６１に接続されている。基板にバイアスを印加することにより、プラズマ中に形成された荷電粒子をプラズマの表面に引き込むことで、プラズマ中の励起された高いエネルギー状態の粒子を試料表面と反応させて、プラズマ処理を促進させる。この基板バイアス電源６１は、外部トリガー信号により発振を制御可能であり、コントローラ６０の基板バイアス制御機能によって制御される。また、必要に応じて、基板バイアス制御機能により生成された制御信号ｂにより、試料の処理の進行すなわち、メインエッチングからオーバーエッチングへの処理の進行に応じて、基板バイアスの大きさが調節される。
また、試料２を静電的に吸着させるために、静電チャック(ESC)電源６２がフィルターを介して基板電極に接続されている。静電吸着装置としては、例えば、導電性板と導電性板のそれぞれに異符号の電位を与えることで試料面内に異符号の電荷が誘起され静電吸着力が発生し吸着する。除電は、導電性板及び導電性板に初期に付加した電位と逆電位を付加すればよい。これにより、ステージに形成された温度分布に合わせ、試料２を冷却できる。静電チャック(ESC)により、試料の外周部付近から処理室へのＨｅガスの漏洩を抑制するように全周囲が静電吸着されるとともに、伝熱ガス圧力による試料中央部の浮上りを防止するように部分吸着される。
本実施例によれば、電磁波放射手段や磁場供給手段等により、処理室５０内に供給された処理ガスが高いエネルギー状態となってプラズマが処理対象の試料２の上方の処理室５０内の空間に形成され、分散プレート、処理室５０の側壁で囲まれた処理室５０内に拡散する。このように形成されたプラズマ内のイオンや高エネルギー粒子が試料２の表面と反応することにより試料の処理が行われる。この試料の処理の際に試料や分散プレート、処理室の側壁の部材とプラズマ中の粒子とが反応して形成された生成物は、上記反応や試料の処理に寄与しなかったプラズマ中の粒子とともに、試料台１００の下方に配置された排気口５４から、これに連結された真空ポンプ（図示省略）によって処理室５０の外へ排気される。
なお、プラズマ発生源としては、容量結合方式、誘導結合方式及びマイクロ波又はＵＨＦ波を用いたＥＣＲ方式等があり、本発明は、特定のプラズマの発生方式に限定されるものではない。
図２に、図１の処理ユニット２３、２５を備えたプラズマ処理装置の実施例を示す。この実施例に示すプラズマ処理装置は、大きく大気ブロックと処理ブロックの２つに分けられる。大気ブロックは、処理対象である試料２やクリーニング等に用いられるダミーウエハを収納したカセット２７が複数装着され、搬送用のロボットアームにより、カセット２７と処理ブロックとの間で試料２やダミーウエハを搬送する。処理ブロックには、処理用のユニット２３、２５と内部が密封可能で減圧された状態で試料２が搬送される搬送用のユニット２４と、処理前あるいは処理後の試料２が収納されて搬送用のユニット２４と同等の圧力まで減圧され、あるいは略大気圧まで昇圧され試料２が大気ブロックから納入／取出しされるロック室２６、２８とが配置されている。
また、上記処理室５０を備える処理のユニット２３、２５は、各々複数設けられている。ここでは、ユニット２３が備える処理室はエッチング処理を行うものであり、ユニット２５が備える処理室はアッシング処理を行うものである。
また、上記処理ユニットには、それぞれの処理の動作を調節するための前記コントローラ６０（ユニット制御装置）が配置されている。これらコントローラ６０の典型的なものは、マイクロコンピュータを有して処理ユニットとの間でセンサの出力や動作の指令のための信号を授受する。さらに、装置本体の全体の動作を監視、調節する主制御装置が各ユニット制御装置と有線あるいは無線で接続されて、同様にセンサ出力や動作の指令の信号を授受すると共に、主制御装置が各ユニット制御装置を介して処理ユニットの動作を監視、調節できるように構成されている。
図３は、図１に示す試料台１００の構成、特に、伝熱ガスの圧力を調節する機能に関連した構成をより詳細に示す縦断面図である。この図において、試料台１００に設けられた冷媒流路１０５の一端は、流路を介して温度調節器１０７の供給側に接続され、他端は流路を介して温度調節器１０７の回収側に接続されている。
また、試料台１００の表面に熱伝達ガス領域が２つ設けられている。すなわち、試料台１００の中心側には第１の冷媒流路１０４が、外周側に第２の冷媒流路１０１が配置されている。これら第１、第２の冷媒流路は、略円筒形の試料台１００の試料２が載置される表面の温度を、試料２の表面の温度分布を適切なものとなるように、調節するために配置されている。本実施例では、試料２の表面に施した処理の結果の表面の形状や程度の表面上での差異を抑制するため、前記第１、第２の冷媒流路は、試料２または試料台１００の半径方向について、所望の複数の温度に設定可能なように、また円周方向についてほぼ同一の温度に設定できるように、例えば、同心円の形状を有している。
熱伝達用ガス通路の半径方向位置として、第１の熱伝達用ガス領域１０４は、試料台１００の試料載置面の中心から半径０〜１４０mm以内、第２の熱伝達用ガス通路１０１は試料載置面の中心から半径７５〜１５０mm以内である。
第１の熱伝達用ガス領域１０４の一端は流路１０３、バルブ１１１及び圧力コントロールバルブ１０６を介して熱伝達ガスボンベ１０８の供給側に接続され、他端はシーケンスコントロールバルブ１１６、１１７及びオリフィス１１８を介して、粗引きポンプ１１０に接続され排気される。
第２の熱伝達用ガス領域１０１の一端は、流路１０２、バルブ１１２及び圧力コントロールバルブ１１５を介して熱伝達ガスボンベ１０９の供給側に接続され、他端はシーケンスコントロールバルブ１１４、１１９及びオリフィス１２４を介して、粗引きポンプ１１０に接続され排気される。１１３はコントローラ６０で制御されるシーケンサであり、各バルブの開度をあらわす設定信号１２１、１２２、１２３、１２５、１２６を出力する。マイクロコンピュータを有するコントローラ６０は、温度センサにより検出されて得られた出力が予め定められた値よりも所定の値以上異なる場合には、必要な圧力変動の量を演算し、シーケンサ１１３に指令を発して各弁の動作を調節する。このように、温度センサにより検出された温度の出力がシーケンサ１１３により各弁の動作にフィードバックされる。
伝熱ガス圧力調節機能により、例えば、所定の温度分布は試料のプラズマ処理時における反応生成物の発生分布に合わせて、その温度分布を調整する。また、試料の処理の進行状況に応じて、温度の絶対値を調整する。
まず、温度分布の調整に関しては、反応生成物の多い部分では試料台温度を高くして反応生成物の再付着を抑制し、試料全体での処理速度を均一化させる。反応生成物の発生する分布として、例えば、試料中央部で多く、試料周辺に向かうに従い徐々に反応生成物の発生が少なくなる分布の場合には、試料台１００の温度分布を中央部で温度を高くし、外周部に向かうに従い徐々に温度が下がる分布とする。
温度調節器１０７内で温度調節された冷媒は、流路に導入され、冷媒流路１０５を流れることによって、試料台１００の温度を設定温度に調整する。次に、流路を出た冷媒は、温度調節器１０７に戻り、温度調節器１０７によって所定の温度に加温または冷却されて再び流路に導入される。
このように、試料台１００に導入された冷媒は、一定区間を通り温度調節器１０７により温度変更されて再度、試料台１００に導入される。試料台の温度は面内均一で、試料２の裏面ガス領域１０１、１０４の圧力差により、基板バイアスの試料台への伝導の違いを生み出し、試料温度を所定の温度分布に制御する。信号線１２０は圧力コントロールバルブ内蔵の圧力計による圧力を読み取るもので、設定に対しある偏差が生まれたら、シーケンサ１１３がその偏差に対応して所定の圧力になるためのバルブ開度をあらわす設定信号１２１、１２２、１２３、１２５、１２６を出す。これらの設定信号に対応して、バルブ１１４、１１６、１１７、１１９などはON／OFFを繰り返す。すなわち、開または閉、あるいは開度の任意の大きさから別の大きさにステップ的に切り替わることを繰り返す。
さらに、温度の調整のために、試料載置面と試料の裏面の間に供給されるＨｅガスの圧力は、試料の複数層の膜の処理の進行に応じて、段階的に低減される。すなわち、Ｈｅガスが試料載置面上に供給される導入路１０２、１０３に連通してこの導入路内の伝熱用ガスを粗引きポンプ１１０で排出するための排出路上に配置された各バルブ１１４、１１６、１１７、１１９の開度を、段階的に調節する。
図４に、試料の複数層の膜の処理が進行するのに応じて、Ｈｅガスの圧力を段階的に低下させる具体例を示す。図４において、試料の裏面圧力を、メインエッチング時はＰ１、オーバーエッチング時はＰ２（Ｐ２＜Ｐ１）に変化させる。試料の裏面圧力を処理の進行に伴って低下させることにより、裏面ガス領域の試料温度がオーバーエッチング時には高温へ変化する。これにより、エッチング形状を最後にまとめる段階で、デポ（反応生成物）の輸送能力をアップさせることで、エッチング形状をよりアスペクト比の大きなものにすることができる。メインエッチング時のＰ１からオーバーエッチング時のＰ２への裏面降圧は界面の近傍で行う。すなわち、裏面の伝熱ガスの圧力の降下を、メインエッチングが膜の界面に達してから行っても良く、あるいは界面に達する直前に切替えてもよい。
裏面降圧ステップに関しては、速やかな降圧を行うために、オリフィスの無い流路すなわちバルブ１１７を経由した粗引きライン、及び、バルブ１１９を経由した粗引きラインの両粗引きラインを使用する。
バルブ１１７、１１９の制御は、コントローラ６０により生成される制御信号ａに基くON/OFF信号で行う。また、バルブ１１４〜オリフィス１２４〜粗引きポンプ１１０の微調整ライン、及び、バルブ１１６〜オリフィス１１８〜粗引きポンプ１１０の微調整ラインは、高圧裏面領域から低圧裏面領域への裏面ガスの漏れ程度の低流量を粗引きするときとして使い分ける。粗引きライン及び微調整ラインの使い分け制御及び降圧制御は、試料の複数層の膜に対する処理の進行に応じて、シーケンサ１１３により制御する。
図５に、このバルブ１１７、１１９の設定信号のON/OFF時間と、試料の裏面圧力応答の関係を示す。本実施の形態では、バルブ１１７、１１９の開度は、試料裏面のガス圧力を降下させるため、閉状態から開状態にステップ的に切り替えるようバルブ１１７、１１９が動作する。これにより、試料の裏面のガスの圧力を急激に変化させることができる。
また、図６に、試料の裏面圧力の様子を実際に測定したものの拡大図を示す。圧力変化の応答時間Ｔ１は、バルブ１１７または１１９を開放する信号が発信された時点から領域１０４又は１０１での伝熱ガスの圧力（当初はＰ0）が所定値Ｐ1に達するまでの応答時間を示している。また、応答時間Ｔ２は、バルブ１１７または１１９を閉鎖する信号が発信された時点から領域１０４又は１０１での伝熱ガスの圧力がＰ0に達するまでの応答時間を示している。圧力変化の応答時間Ｔ１、Ｔ２は、いずれもエッチング時問に対し、十分小さくなることを確認した。このように、本実施の形態のバルブ１１７または１１９の動作により、領域１０４又は１０１のガス圧力がステップ的（段階的）に急激に変化する。
異なる膜層の界面では、下方の層が露出した際に処理をより短時間で切替えることが求められるが、本実施例によれば、このような異なる膜層の界面とその近傍における温度などの処理条件を速やかに変更できる。
図７は、試料の複数層の膜に対する処理の進行に応じたエッチングの例を示す概念図である。一例として、試料上の多層膜は、フォトレジストマスク３０１、反射防止膜３０２、酸化膜(例えばSiO２)３０３、エッチングストップ膜(例えばSiN)３０４、シリコン基板(Si)３０５からなっている。図７(a)に示すように、試料の表面には所望の寸法のマスクパターン（ホール）３０６がレジスト３０１により形成されている。CF４ガスなどを使用したメインエッチングでは、マスクパターンに沿ってコンタクトホールなどをエッチングする。このメインエッチング工程では、酸化膜／レジストの選択比が高くなる違方性主体のエッチングになるような処理ガスを使用する。その結果、図７(b)に示すように、レジストはあまり削れず、酸化膜が多く削れるので、ストップ膜まで到達する時間は短くなる。終点判定機能によりエッチングがストップ膜まで達したことを検出したら（図７(c)）、オーバーエッチング工程に切り替える。このオーバーエッチングでは、酸化膜／レジストに関しては選択比が低く、かつ、酸化膜／ストップ膜の選択比が高いエッチング条件にする。すなわち、オーバーエッチングでは、酸化膜／レジストの関係では、レジストが多く削れて酸化膜はあまり削れない等方性主体のエッチングとしてフォトレジストを除去する。さらに、酸化膜／ストップ膜の関係では、酸化膜が多く削れると共にストップ膜は削れない条件とする。このようにして、図７(ｄ)に示すようなマスクパターンに対応した高精度のコンタクトホール（もしくは溝）３０６を、短い時間で形成することができる。
図８に、メインエッチング工程からオーバーエッチング工程へ移行するときの、試料温度と加工形状の一例を示す。試料温度が高温時は、(a)のようなホール３０６の全面が反応生成物の膜（保護膜）８０１で覆われたパターンとなる。高温化することで反応生成物付着係数が低下し、ホール３０６の下部まで反応生成物が輸送される。このように、メインエッチング工程のみならず、オーバーエッチング工程でも反応生成物による保護膜が生成されるので、これが下地エッチングストップ膜の保護膜となり、不良防止効果がまし、かつ、エッチング形状のアスペクト比が大となる。
しかし、試料温度が低温となると、(b)のようになり、反応生成物の膜８０２が下地を保護しなくなる。これは反応性生物付着係数が増大するためである。その結果、ホール３０６の上面付近までしか反応生成物の膜が輸送されない。そのため、下地エッチングストップ膜が削れ、不良の原因となり、また、アスペクト比が小となる。
試料の加工形状、すなわち酸化膜／レジストの選択比が実際に温度に依存するかどうか測定したのが、図９である。これはＴＣＲ(温度調節器)の温度を変えて測定しているが、試料温度はこれに追随し、試料台、裏面ガス等の熱伝導率により冷媒温度よりいくらか上昇するが、基準はＴＣＲ温度であるので、これを試料温度の代用とした。
試料温度の上昇に伴い、酸化膜／レジストの選択比は低下する。よって、メインエッチングの終端もしくはその近くになったら、伝熱ガス圧力調節機能により、図４に示すように試料の裏面ガスの圧力をステップ状に低くする。これにより、レジストがエッチングされる量の比率が増加し、ひいてはデポ（反応生成物）の輸送能力をアップさせ、図１０の（ａ）に示すように、下地エッチングストップ膜の保護膜８０１ａを厚くする。本実施例によれば、これらの作用を速やかに生じさせることができる。
これにより、下地エッチングストップ膜が削れるのを防ぎ、不良防止及びエッチング形状アスペクト比の増大を図ることができる。本実施例によれば、下地エッチングストップ膜を削り過ぎてしまったり、切替わるまでの条件が変動して酸化膜に所望の形状を高精度に加工できなかったりすることが抑制される。
また、エッチングストップ膜が露出した際あるいはその前から処理速度を低下させる必要も無いので、処理の効率やスループットが低下することも抑制される。
図１０の（ｂ）は比較のために示したものであり、試料の裏面ガスの圧力を変化させない場合、反応性生物付着係数が増大する。そのため、ホール３０６の上面付近までしかデポが輸送されず、下地エッチングストップ膜が削れて不良の原因となり、また、アスペクト比も小となる。
このように、本実施例によれば、複数層の膜を所定の形状にエッチング処理する場合に、試料の形状を高精度に制御し、試料処理における形状不具合をなくし、加工形状をアスペクト比の高いものにできる効果がある。また、複数層の膜を所定の形状にエッチング処理する場合に、処理のスループットを向上させることができるという効果がある。
なお、異なる膜層の界面での処理条件の切替えは、膜の種類や処理の条件によっては、伝熱ガス圧力調節機能単独、あるいは、基板バイアス制御機能単独で行っても良い。
［第２の実施例］
次に、本発明の第２の実施例を説明する。
第１の実施例では伝熱ガス圧力調節機能によりデポ（反応生成物）の輸送能力の切替え制御を行ったが、第２の実施例として、このデポ（反応生成物）の輸送能力は、基板バイアス制御機能によっても制御できる。この場合も、基板バイアスの切替えは膜の界面の近傍で行う。
保護膜が底まで到達した後、基板バイアス自体を高くすることでホール内のデポ（反応生成物）の輸送能力がアップする。基板バイアスを高くすることで、レジストはあまり削れず、酸化膜が多く削れる状態になり、図１０の（ａ）に示したのと同様、ホール３０６の下部まで反応生成物が輸送される。異なる膜層の界面では、下方の層が露出した際に処理をより短時間で切替えることが求められるが、基板バイアスの切り替えに伴い、異なる膜層の界面で処理条件を速やかに変更できる。
このように、オーバーエッチング工程でも反応生成物による保護膜が生成されるので、これが下地エッチングストップ膜の保護膜となり、不良防止効果が増し、かつ、エッチング形状のアスペクト比が大となる。
よって、図１１に示したように、保護膜が底まで到達した後、伝熱ガス圧力調節機能により試料の裏面ガスの圧力を低くすると共に、基板バイアス制御機能により基板バイアスを高くし、プラズマ中に形成された荷電粒子のプラズマの試料表面への入射を促進させることで、プラズマ中の励起された高いエネルギー状態の粒子を試料表面と活発に反応させて、さらにアスペクト比の高い処理を行うことができる。これにより、メインエッチング時の酸化膜の削れ量を増やすことができるため、スループットの短縮につながる。
このように、本実施例によれば、複数層の膜を所定の形状にエッチング処理する場合に、試料の形状を高精度に制御し、試料処理における形状不具合をなくし、加工形状をアスペクト比の高いものにできる効果がある。また、複数層の膜を所定の形状にエッチング処理する場合に、処理のスループットを向上させることができるという効果がある。
［第３の実施例］
本発明は、ダマシン構造の多層膜のエッチングにも適用できる。例えば、図１２に示すように、第一の酸化膜４０２と第二の酸化膜４０４の間に第１のストッパー層４０３が介在する場合、前記実施形態のメインエッチング工程の処理条件と同様にしてレジスト４０１のマスクパターンに沿って第一の酸化膜を加工してホール４０７を形成し（ａ）〜（ｂ）、第１のストッパー層４０３をオーバーエッチング工程の処理条件で加工し（ｃ）、さらに第二の酸化膜４０４及びエッチングストップ膜４０５を同様にして、メインエッチング工程及びオーバーエッチング工程の条件で順次加工すればよい。本実施例によれば、ストッパー層４０３やエッチングストップ膜４０５を削り過ぎてしまったり、切替わるまでの条件が変動してメインエッチング工程で所望の形状が得られない、という問題も抑制できる。
また、ストッパー層が露出した際あるいはその前から処理速度を低下させる必要も無いので、処理の効率やスループットが低下することも抑制される。
また、第一の膜と第二の膜の間にストッパー層が介在しない場合ダマシン構造の多層膜をエッチングする場合にも、本発明を適用できる。
例えば、図１３に示すように、第一の膜を高精度の形状にかつ迅速に加工するような第一の膜の処理パターンで処理し、時間τをおいて、第二の膜を高精度の形状にかつ迅速に加工するような第二の膜の処理パターンで引き続き処理すればよい。異なる膜層の界面では、下方の層が露出した際に処理をより短時間で切替えることが求められるが、本実施例によれば、下方の膜を削り過ぎてしまったり、切替わるまでの条件が変動して所望の形状が得られなかったりすることも低減される。
また、下方の膜が露出した際あるいはその前から処理速度を低下させる必要も無いので、処理の効率やスループットが低下することも抑えられる。
［第４の実施例］
本発明の前記各実施例において実現しようとする目標の（所望の）温度分布の例が図１４に示されている。この図において、試料２の表面の温度は、試料の中心からある半径上の位置まではほぼ一定温度で、ある半径上の位置を鋭角の変曲点として、それ以上の半径上の位置では半径の大きさに比例して温度は下がる分布となっている。試料２の表面の温度分布は、処理後の試料の形状の分布と、処理後の試料の形状と冷媒温度あるいは試料台の温度、及びバイアス電圧との関係で制御される。
このような試料２の表面温度の分布は、例えば、試料２表面におけるプラズマ処理時における反応生成物の発生分布に合わせて、装置の使用者等により、その温度の値が定められる。このような関係を図１５に示されるグラフを用いて説明する。
例えば、試料２をエッチングする処理室５０内において、反応生成物の発生は試料２の中央側で多く試料２の外周側に向かうに従い徐々に反応生成物の発生が少なくなる場合には、エッチングされる試料２の表面の形状はこれらの反応生成物の発生量や密度により影響される。
例えば、ＣＤシフト量の試料面内変化は、プラズマの発生によるプラズマ密度の分布や真空排気流れ等の要因によって、面内均一な分布とはならない。この場合には、ＣＤシフト量の試料面内変化に合わせて以下のように冷媒温度及び熱伝達用ガス圧力、あるいは基盤バイアスを設定すれば良い。
すなわち、ＣＤシフト量が小さい部分は試料温度が高く、反応生成物が再付着しにくくなっていると考えられるため、試料温度を低くするために、冷媒温度及び熱伝達用Ｈｅガスの圧力、あるいは基板バイアス電圧を調整することで、試料面内でのＣＤシフト差を小さくし、改善することができる。
なお、上記実施例では、試料台１００の表面には２つの環状の熱伝達用ガス領域が設けられている例を示したが、本発明は、これに限定されるものではない。例えば、試料台１００の表面に、Ｈｅが供給される領域として３つの環状の領域を配置しても良い。各熱伝達用ガス領域には、流路を介して各ガスボンベから熱伝達ガスが供給される。熱伝達用ガス通路の位置として、第１の熱伝達用ガス領域を試料台１００の中心から半径方向に０〜７５mmの範囲に、第２の熱伝達用ガス通路を半径７５〜１３５mmの範囲に、第３の熱伝達用ガス領域を半径１３５mm〜１５０mmの範囲に配置する。このような構成により、より細かな制御を行うことができる。また、バルブ１１７、１１９の動作は、シーケンサ１１３からのON/OFF指令信号により開状態または閉状態に切り替えられるが、所定の異なる開度に切り替わるようにしても良い。また、これらのバルブの動作の代わりに、オリフィス１１６、１２４をそれらの開度をステップ的に切替動作可能にして、試料裏面のガス圧力を速やかに変化させるようにしても良い。
上述の実施例では、プラズマエッチング装置を例に説明したが、減圧雰囲気内で試料等の被処理物が加熱されながら処理される処理装置に広く適用することができる。例えば、プラズマを利用した処理装置としては、プラズマエッチング装置、プラズマＣＶＤ装置、スパッタリング装置等が挙げられる。また、プラズマを利用しない処理装置としては、イオン注入、ＭＢＥ、蒸着、減圧ＣＶＤ等が挙げられる。
本発明の一実施例である試料台を用いたプラズマ処理装置の概略図である。 本発明を適用したプラズマ処理装置の全体配置図の一例である。 本発明の一実施例である、試料の温度制御システムを示す概略図である。 本発明の一実施例におけるエッチングモードの違いによる裏面圧力制御の制御パターンを示した概略図である。 本発明の一実施例におけるエッチングモード切替時の裏面圧力制御時の特性を示した概略図である。 本発明の一実施例における裏面ガス圧測定結果の一例である。 本発明の一実施例におけるエッチングモードと被エッチング処理材の断面構造の関係を示す図である。 本発明の一実施例の動作説明図である。 本発明の一実施例における加工形状の温度依存性を示す概略図である。 本発明の一実施例の効果の説明図である。 本発明の他の実施例におけるエッチングモードの違いによる基板バイアス制御の相違を示した概略図である。 本発明の他の実施例におけるエッチングモードと被エッチング処理材の断面構造の関係を示す図である。 本発明の他の実施例における裏面ガス圧測定結果の一例である。 本発明の実施例において、処理後の試料における形状の分布を示すグラフである。 本発明の実施例における、処理による試料の形状と、試料台の所望の温度分布、及び試料の中心からの位置の関係を示すグラフである。
符号の説明
２…試料、２３…エッチング処理室、２４…バッファ室、２５…アッシング処理室、２６…ロードロック室、２７…カセット、２８…アンロードロック室、５０…処理室、５１…ステージ、５２…プラズマ源、５３…プラズマ、５４…排気口、５５…処理ガス導入口、５６…コイル、６０…コントローラ、６１…基板バイアス電源、６２…静電チャック(ESC)、１００…試料台、１０１…第２の熱伝達用ガス領域、１０４…第１の熱伝達用ガス領域、１０５…冷媒流路、１０６…圧力コントロールバルブ、１０７…温度調節器、１０８、１０９…熱伝達用ガスボンベ、１１０…粗引きポンプ、１１１…バルブ、１１２…バルブ、１１５…圧力コントロールバルブ、１１３…シーケンサ、１１４、１１６、１１７、１１９…(シーケンスコントロール)バルブ、１１８、１２４…オリフィス、３０１、３０２…デポ（反応生成物）膜。

Claims (10)

  1. 内部が減圧される真空容器と、この真空容器の内部の空間に配置され処理対象の試料がその上面に載置される試料台と、この試料台上で前記試料を静電的に吸着させるチャックとを有し、前記試料台上方の前記真空容器内部の空間に供給される処理ガスおよび電界とを用いて形成したプラズマにより前記試料表面に配置された複数層の膜を所定の形状にエッチング処理する真空処理装置であって、
    前記試料台上の試料載置面とこの上に吸着された前記試料の裏面との問の所定の空間に供給される伝熱用ガスを供給する供給経路と、この供給経路を通り供給される伝熱用ガスが前記試料の処理中に外部に排出される排出経路であって前記伝熱用ガスが低流量で排出される微調整用の第一の流路及び前記伝熱用ガスが速やかに排出される第二の流路を有する排出経路と、前記試料の複数層の膜の処理の進行に応じて、前記試料の裏面の前記所定の空間の前記伝熱用ガスの圧力を調節する圧力調節装置であって、前記供給経路上で前記伝熱用ガスの供給を調節する供給調節器と、前記第二の流路上に配置されてこの流路の前記伝熱用ガスの流れを開状態と閉状態との間でステップ的に切替える手段と、前記試料の処理中に前記第二の流路の前記切替える手段による切替えを指令する手段とを有する圧力調節装置とを備えた真空処理装置。
  2. 請求項１に記載された真空処理装置であって、前記圧力調節装置は、前記膜のエッチングがこの膜の界面またはその近傍に達した際に前記第二の流路の前記切替える手段による切替えを行って前記圧力を段階的に低下させる機能を備えた真空処理装置。
  3. 請求項１または２に記載の真空処理装置であって、前記試料台内部に配置された電極に接続され前記エッチング処理中に電力を供給する電源と、前記電源の出力を前記試料の前記膜の処理の進行に応じて段階的に変化させる制御装置とを備え、前記制御装置は前記膜の界面またはその近傍に達した際に前記電力を段階的に増加させる真空処理装置。
  4. 請求項１乃至３のいずれかに記載された真空処理装置であって、前記排気経路の前記第二の流路が前記供給経路と連通された真空処理装置。
  5. 請求項１乃至４のいずれかに記載された真空処理装置であって、前記排出経路の前記第一の流路は開度を段階的に調節可能なバルブとオリフィスとを有し、前記第二の流路はオリフィスを有さない真空処理装置。
  6. 減圧される真空容器内に配置された試料台上の試料載置面に処理対象の試料を載置して、前記試料台上方の前記真空容器内部の空間に処理ガスおよび電界を供給してプラズマを形成し、前記試料表面に配置された複数層の膜を所定の形状にエッチング処理する真空処理方法であって、
    前記試料の処理中に前記試料載置面と前記試料の裏面との問に伝熱用ガスを供給すると共に、
    前記伝熱用ガスの圧力を、前記伝熱用ガスが低流量で外部に排出される微調整用の第一の流路及び前記伝熱用ガスが速やかに外部に排出される第二の流路を有する排出経路から排出して前記試料の複数層の膜の処理の進行に応じて段階的に変化させるステップであって前記試料の処理中に前記第二の流路の前記伝熱用ガスの流れを閉状態から開状態へのステップ的な切替えによる排出を動作させて前記伝熱用ガスの圧力を変化させる真空処理方法。
  7. 請求項６に記載の真空処理方法であって、前記複数層の膜の相互の界面の近傍に達した際に前記伝熱用ガスの排出を前記第二の流路に切り替えて前記圧力を段階的に変化させる真空処理方法。
  8. 請求項６または７に記載の真空処理方法であって、前記伝熱用ガスの庄力を、前記伝熱用ガスの供給経路の途中から排出される量を前記処理中に段階的に増減することにより調節する真空処理方法。
  9. 請求項６乃至８のいずれかに記載の真空処理方法であって、前記エッチング処理中に前記試料台内部に配置された電極に電力を供給する電源からの出力を前記膜の界面またはその近傍に達した際に段階的に増加させる真空処理方法。
  10. 請求項６乃至９の何れかに記載の真空処理方法であって、前記第一の流路は開度を段階的に調節可能なバルブとオリフィスとを有し、前記第二の流路はオリフィスを有さない真空処理方法。
JP2005122001A 2005-04-20 2005-04-20 真空処理装置及び試料の真空処理方法 Expired - Fee Related JP4694249B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005122001A JP4694249B2 (ja) 2005-04-20 2005-04-20 真空処理装置及び試料の真空処理方法
US11/213,736 US20060237391A1 (en) 2005-04-20 2005-08-30 Vacuum processing apparatus and vacuum processing method of sample
US11/696,922 US7947189B2 (en) 2005-04-20 2007-04-05 Vacuum processing apparatus and vacuum processing method of sample
US12/230,465 US20090000741A1 (en) 2005-04-20 2008-08-29 Vacuum prcessing apparatus and vacuum processing method of sample

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005122001A JP4694249B2 (ja) 2005-04-20 2005-04-20 真空処理装置及び試料の真空処理方法

Publications (2)

Publication Number Publication Date
JP2006303144A JP2006303144A (ja) 2006-11-02
JP4694249B2 true JP4694249B2 (ja) 2011-06-08

Family

ID=37185749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005122001A Expired - Fee Related JP4694249B2 (ja) 2005-04-20 2005-04-20 真空処理装置及び試料の真空処理方法

Country Status (2)

Country Link
US (3) US20060237391A1 (ja)
JP (1) JP4694249B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694249B2 (ja) * 2005-04-20 2011-06-08 株式会社日立ハイテクノロジーズ 真空処理装置及び試料の真空処理方法
JP2008181996A (ja) * 2007-01-24 2008-08-07 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP5118354B2 (ja) * 2007-02-19 2013-01-16 三菱重工業株式会社 真空処理装置および真空処理装置を用いた製膜方法
JP5596265B2 (ja) * 2007-12-27 2014-09-24 株式会社日立ハイテクノロジーズ 真空処理装置
US8906248B2 (en) * 2011-12-13 2014-12-09 Lam Research Corporation Silicon on insulator etch
JP2015037166A (ja) * 2013-08-16 2015-02-23 株式会社アルバック レジスト剥離方法およびレジスト剥離装置
US9753463B2 (en) * 2014-09-12 2017-09-05 Applied Materials, Inc. Increasing the gas efficiency for an electrostatic chuck
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
CN110637357A (zh) * 2017-06-21 2019-12-31 惠普印迪格公司 真空工作台
JP2019067846A (ja) * 2017-09-29 2019-04-25 東京エレクトロン株式会社 温度制御方法
US11776792B2 (en) * 2020-04-03 2023-10-03 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
JP2003234326A (ja) * 2002-02-06 2003-08-22 Tokyo Electron Ltd ガス導入機構およびガス導入方法、ならびにプラズマ処理装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713903B2 (ja) * 1987-05-06 1998-02-16 株式会社日立製作所 ドライエッチング方法
US5673750A (en) * 1990-05-19 1997-10-07 Hitachi, Ltd. Vacuum processing method and apparatus
JPH07249586A (ja) 1993-12-22 1995-09-26 Tokyo Electron Ltd 処理装置及びその製造方法並びに被処理体の処理方法
US5660047A (en) * 1995-09-15 1997-08-26 American Air Liquide, Inc. Refrigeration system and method for cooling a susceptor using a refrigeration system
JPH0997786A (ja) * 1995-09-29 1997-04-08 Kobe Steel Ltd プラズマ処理方法及びその装置
US5810933A (en) * 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US5835334A (en) * 1996-09-30 1998-11-10 Lam Research Variable high temperature chuck for high density plasma chemical vapor deposition
TW347570B (en) * 1996-12-24 1998-12-11 Toshiba Co Ltd Semiconductor device and method for manufacturing the same
US6008140A (en) * 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
JPH1197516A (ja) 1997-09-24 1999-04-09 Hitachi Ltd 真空処理装置
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック
US6500681B1 (en) * 2002-01-11 2002-12-31 Advanced Micro Devices, Inc. Run-to-run etch control by feeding forward measured metal thickness
US20040247787A1 (en) * 2002-04-19 2004-12-09 Mackie Neil M. Effluent pressure control for use in a processing system
US6547559B1 (en) * 2002-05-20 2003-04-15 Veeco Instruments, Inc. Clamping of a semiconductor substrate for gas-assisted heat transfer in a vacuum chamber
WO2004030073A1 (ja) * 2002-09-27 2004-04-08 Hitachi Kokusai Electric Inc. 熱処理装置、半導体装置の製造方法及び基板の製造方法
US7126808B2 (en) * 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
US7179663B2 (en) * 2004-04-16 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. CDA controller and method for stabilizing dome temperature
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
US7402517B2 (en) * 2005-03-31 2008-07-22 Battelle Memorial Institute Method and apparatus for selective deposition of materials to surfaces and substrates
JP4694249B2 (ja) * 2005-04-20 2011-06-08 株式会社日立ハイテクノロジーズ 真空処理装置及び試料の真空処理方法
US7854821B2 (en) * 2005-06-02 2010-12-21 Tokyo Electron Limited Substrate processing apparatus
JP5203612B2 (ja) * 2007-01-17 2013-06-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2010056353A (ja) * 2008-08-29 2010-03-11 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100718A (ja) * 2001-09-26 2003-04-04 Tokyo Electron Ltd エッチング方法
JP2003234326A (ja) * 2002-02-06 2003-08-22 Tokyo Electron Ltd ガス導入機構およびガス導入方法、ならびにプラズマ処理装置

Also Published As

Publication number Publication date
JP2006303144A (ja) 2006-11-02
US20060237391A1 (en) 2006-10-26
US20070170149A1 (en) 2007-07-26
US7947189B2 (en) 2011-05-24
US20090000741A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP4694249B2 (ja) 真空処理装置及び試料の真空処理方法
KR101892960B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US7842617B2 (en) Etching method and etching apparatus
US8664117B2 (en) Method for manufacturing semiconductor device using anisotropic etching
US7883632B2 (en) Plasma processing method
TWI666679B (zh) 電漿處理裝置及電漿處理方法
US7396771B2 (en) Plasma etching apparatus and plasma etching method
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4815298B2 (ja) プラズマ処理方法
US20100163186A1 (en) Plasma Processing Apparatus
US20130295774A1 (en) Plasma etching method
TW201438062A (zh) 使用雙射頻偏壓頻率施加方式的非晶碳沉積方法
US20160099148A1 (en) Method of processing target object
US20100243605A1 (en) Etching method, etching apparatus, computer program and storage medium
JP5414172B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2007067036A (ja) 真空処理装置
KR100508754B1 (ko) 온도 컨트롤러 및 이를 갖는 식각 장치
JP2018200925A (ja) エッチング方法およびエッチング装置
US10692726B2 (en) Method for processing workpiece
JP2005079415A (ja) プラズマ処理装置
JP5004614B2 (ja) 真空処理装置
JP4775834B2 (ja) エッチング方法
US20140295671A1 (en) Plasma processing apparatus and plasma processing method
WO2022201409A1 (ja) プラズマ処理装置およびプラズマ処理方法
US11810792B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees