JP3586031B2 - サセプタおよび熱処理装置および熱処理方法 - Google Patents
サセプタおよび熱処理装置および熱処理方法 Download PDFInfo
- Publication number
- JP3586031B2 JP3586031B2 JP7218496A JP7218496A JP3586031B2 JP 3586031 B2 JP3586031 B2 JP 3586031B2 JP 7218496 A JP7218496 A JP 7218496A JP 7218496 A JP7218496 A JP 7218496A JP 3586031 B2 JP3586031 B2 JP 3586031B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- susceptor
- film
- heat treatment
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010438 heat treatment Methods 0.000 title claims description 101
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 289
- 239000004065 semiconductor Substances 0.000 claims description 284
- 239000000463 material Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 230000005484 gravity Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 125
- 239000013078 crystal Substances 0.000 description 22
- 230000007547 defect Effects 0.000 description 22
- 150000004767 nitrides Chemical class 0.000 description 18
- 230000005855 radiation Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
- H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/14—Substrate holders or susceptors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Description
【発明の属する技術分野】
本発明は、半導体基板等を水平方向に保持して熱処理する時に使用されるサセプタおよび熱処理装置および熱処理方法に関する。
【0002】
【従来の技術】
従来より、例えば半導体基板上に例えば酸化膜等の薄膜を形成したり、半導体基板中に不純物を拡散するために、半導体基板を加熱する熱処理が行われている。この時、例えば図6に示すような熱処理装置が用いられる。
【0003】
この図6の(a)に示す熱処理装置は、バッチ式のホットウォール型の拡散炉と呼ばれ、複数枚の半導体基板1を保持するボート2と、ボート2に保持された半導体基板1を処理する処理室を構成する筐体3と、半導体基板1を加熱するためのヒータ4とにより構成される。また、筐体3には、反応室内へ例えば反応ガスを導入するための導入口5と、反応室から反応ガスを排出するための排出口6とが設けられている。
【0004】
ここで、半導体基板1は、その端縁部をボート2に設けられている突起部分に載せて水平になるように保持されている。半導体基板1は、例えば図6の(b)に示すように、その端縁部の例えば4か所の保持点7において保持されている。これは、半導体基板1とボート2との間の接触面積を最小限にすることにより、ボート2により吸収される熱輻射の量を低減し、半導体基板1を均一に加熱するためである。また、半導体基板1をボート2上に搭載したりボート2から取り出す時に、半導体基板1を容易に扱えるように、このような構成となっている。このように半導体基板1を水平に保持する部材を一般にサセプタという。
【0005】
しかし、半導体基板1の自重により、半導体基板1の内部および半導体基板1中の保持点7に、応力が発生する。特に、保持点7は点状であるため、この点に応力が集中する。
【0006】
半導体基板1の内部に発生する応力σは、次式に基づいて算出することができる。
σ=(3×(3+ν)×q×a2 )/(8×h2 ) …(1)
ここで、νはポアソン比、qは単位面積あたりの荷重、aは半導体基板の半径、hは半導体基板の厚さを示している。
【0007】
図7に、式(1)により算出された、半導体基板の内部に発生する応力と、半導体基板の直径との関係を示す。パラメータとして、半導体基板の厚さを変化させている。半導体基板の直径が大きくなるにしたがって、半導体基板の自重が増加するために、応力が増大する。また、半導体基板の厚さが厚くなると、半導体基板の剛性が低下するために、応力が増加する。
【0008】
このような応力が半導体基板の内部に存在した状態で、高温の熱処理を行った場合、半導体基板の内部にいわゆるスリップといわれる結晶欠陥が発生する。例えば半導体基板の直径が200mmの場合には、半導体基板の内部の応力が約5×106 程度となるが、このような応力が半導体基板の内部に存在した状態で約1200℃の熱処理を行うと、自重によるスリップが発生することが知られている。
【0009】
さらに、半導体基板の直径が大きくなるに従って、図7に示すように、半導体基板内部に発生する応力が大きくなる。一般に、応力が大きいほど、より低い温度でスリップが発生する。
【0010】
図8は、スリップの発生する温度領域と、半導体基板の直径の関係を示したものである。図中、境界領域として示されている領域は、スリップの発生が応力のみでなく他の要因にも影響されるため、スリップの発生する温度領域がばらつくことを示している。この図に示すように、半導体基板の直径が大きくなると、自重により発生する応力が増大するため、スリップの発生する臨界温度が低下する。すなわち、自重による応力に起因した結晶欠陥の発生は、半導体基板の大口径化に伴い、ますます顕著な問題となる。
【0011】
【発明が解決しようとする課題】
このように、従来の熱処理装置および熱処理方法では、半導体基板の自重により半導体基板の内部に応力が発生し、このような応力が存在した状態で熱処理を行うことにより、結晶欠陥が発生するという問題があった。また、半導体基板の大口径化に伴い、半導体基板の自重が増大するため、より低温の熱処理により結晶欠陥が発生してしまうという問題があった。
【0012】
本発明の目的は、半導体基板を水平に保持して熱処理する時に、半導体基板中に結晶欠陥が発生することを抑制することができるサセプタおよび熱処理装置および熱処理方法を提供することである。
【0013】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明によるサセプタは、半導体基板を熱処理する時に前記半導体基板を水平に保持し、このサセプタは、その上に前記半導体基板が搭載された状態で少なくとも熱処理温度において前記半導体基板が平面となるように構成されていることを特徴とする。
【0014】
また、本発明によるサセプタは、半導体基板を熱処理する時に前記半導体基板を水平に保持し、このサセプタは、その上に前記半導体基板が搭載された状態で少なくとも熱処理温度において前記半導体基板が平面となるように前記半導体基板の自重による変形を防止する手段を有することを特徴とする。
【0015】
さらに、本発明によるサセプタは、半導体基板を熱処理する時に前記半導体基板を水平に保持し、このサセプタは、その上に前記半導体基板が搭載された状態で少なくとも熱処理温度において前記半導体基板の内部に応力が発生することを防止する手段を有することを特徴とする。
【0016】
また、本発明によるサセプタは、半導体基板を熱処理する時に前記半導体基板を水平に保持し、このサセプタは、その上に前記半導体基板が搭載された状態で少なくとも熱処理温度において前記半導体基板が平面となるように半導体基板の中心部分を含む複数箇所において半導体基板を支持する手段により構成されていることを特徴とする。
【0017】
また、本発明によるサセプタは、半導体基板を熱処理する時に前記半導体基板を水平に保持し、このサセプタは、弾性体であり、重力に対して上方向に凸状の膜状体により構成されていることを特徴とする。
【0018】
また、上記のサセプタにおいて、前記サセプタは、前記サセプタの剛性と厚さと直径とにより設定される前記サセプタの周辺部と中心との高さの差を有することが可能である。
【0019】
また、前述のサセプタにおいて、前記サセプタは、前記半導体基板と同様の材料により形成されており、前記半導体基板より厚い厚さを有することが可能である。
【0020】
さらに、前述のサセプタにおいて、前記サセプタは、前記半導体基板より剛性の強い材料により形成されていることが可能である。
また、前述のサセプタにおいて、前記サセプタは、その厚さが前記サセプタ面内において不均一であることが可能である。
【0021】
また、前述のサセプタにおいて、前記サセプタは、空孔部を有することが可能である。
また、前述のサセプタにおいて、前記サセプタは、複数のサセプタ部分により構成されることが可能である。
【0022】
また、前述のサセプタにおいて、前記サセプタは、前記サセプタの外周部分を構成する第1のサセプタ部分と、この第1のサセプタ部分の内側に設けられ前記第1のサセプタ部分に比べて熱膨脹率の大きい材料により構成される第2のサセプタ部分とにより構成されることが可能である。
【0023】
さらに、本発明による熱処理装置は、半導体基板を保持する保持手段と、この保持手段に搭載された半導体基板を加熱するためのヒータとを具備し、前記保持手段は前記半導体基板を水平に保持するサセプタを具備し、このサセプタは、その上に前記半導体基板が搭載された状態で少なくとも熱処理温度において前記半導体基板が平面となるように構成されていることを特徴とする。
【0024】
また、本発明による熱処理装置は、半導体基板を保持する保持手段と、この保持手段に搭載された半導体基板を加熱するためのヒータとを具備する熱処理装置において、前記保持手段は前記半導体基板を水平に保持するサセプタを具備し、前記サセプタは、弾性体であり、重力に対して上方向に凸状の膜状体により構成されていることを特徴とする。
【0025】
また、本発明の熱処理方法は、半導体基板の一表面上にこの半導体基板との間に引っ張り応力を発生させる膜状体を形成する工程と、この膜状体が形成されている前記半導体基板の表面を重力に対して下方に向けて前記半導体基板が平面となるように前記半導体基板を保持して熱処理を行い、前記膜状体に発生する引っ張り応力によって前記半導体基板の自重により発生する応力を相殺する工程とを具備することを特徴とする。
【0026】
さらに、本発明の熱処理方法は、半導体基板の一表面上にこの半導体基板との間に圧縮応力を発生させる膜状体を形成する工程と、この膜状体が形成されている前記半導体基板の表面を重力に対して上方に向けて前記半導体基板が平面となるように前記半導体基板を保持して熱処理を行い、前記膜状体に発生する引っ張り応力によって前記半導体基板の自重により発生する応力を相殺する工程とを具備することを特徴とする。
【0027】
また、前述の熱処理方法において、前記膜状体の形成により前記半導体基板中に発生する応力と前記半導体基板の自重により発生する応力とが等しくなるように前記膜状体の膜厚を設定することも可能である。
また、前述の熱処理方法において、前記膜状体は、前記半導体基板の自重による変形を防止することや、前記半導体基板の内部に応力が発生することを防止することも可能である。
また、前述の熱処理方法において、前記膜状体は弾性体であって重力に対して上方向に凸状であることも可能である。
また、前述の熱処理方法において、前記膜状体は、前記膜状体の剛性と厚さと直径とにより設定される前記膜状体の周辺部と中心との高さの差を有することが可能である。さらに、前記膜状体は、前記半導体基板より剛性の強い材科により形成されていることが可能である。
また、前述の熱処理方法において、前記膜状体は、その厚さが前記膜状体面内において不均一であることが可能である。
【0028】
このように、本発明によるサセプタは、その上に半導体基板が搭載された状態で少なくとも熱処理温度において半導体基板が平面となるように構成されているため、半導体基板を平面状に保持することができる。このため、半導体基板が自重により下方向に変形して半導体基板の内部に応力が発生することを抑制することができる。このため、このように応力が低減された状態で熱処理を行うことにより、半導体基板の内部に結晶欠陥が発生することを防止することができる。
【0029】
また、本発明によるサセプタは、その上に半導体基板が搭載された状態で少なくとも熱処理温度において半導体基板が平面となるように半導体基板の自重による変形を防止する手段を有するため、半導体基板が自重により下方向に変形して半導体基板の内部に応力が発生することを抑制することができる。このため、このように応力が低減された状態で熱処理を行うことにより、半導体基板の内部に結晶欠陥が発生することを防止することができる。
【0030】
さらに、本発明によるサセプタは、その上に半導体基板が搭載された状態で少なくとも熱処理温度において半導体基板の内部に応力が発生することを防止する手段を有するため、応力が存在する状態で熱処理を行うことにより、半導体基板の内部に結晶欠陥が発生することを防止することができる。
【0031】
また、本発明によるサセプタは、その上に半導体基板が搭載された状態で少なくとも熱処理温度において半導体基板が平面となるように半導体基板の中心部分を含む複数箇所において半導体基板を支持する手段により構成されているため、この支持手段を用いて半導体基板が平面になるように半導体基板を支持することができる。このため、半導体基板の内部に応力が発生することを防止することができ、このように応力が低減された状態で熱処理を行うことにより、半導体基板中に結晶欠陥が発生することを防止することができる。
【0032】
また、本発明によるサセプタは、弾性体であり、重力に対して上方向に凸状の膜状体により構成されているため、このサセプタ上に半導体基板を載せた時に、半導体基板の自重によりサセプタが下方向に変形され、上方向に凸状の形状が平面状にされることにより、半導体基板を平面状に保持することができる。このため、半導体基板の内部に応力が発生することを防止することができ、このように応力が低減された状態で熱処理を行うことにより、半導体基板中に結晶欠陥が発生することを防止することができる。
【0033】
また、上記のサセプタにおいて、サセプタ上に半導体基板を載せた時のサセプタの変形量は、サセプタの剛性と厚さと直径とに影響されるため、本発明によるサセプタでは、その周辺部と中心との高さの差をサセプタの剛性と厚さと直径とにより設定することにより、このサセプタ上に半導体基板を載せた時に、半導体基板を平面状に保持するようにすることができる。
【0034】
また、前述のサセプタにおいて、半導体基板と同様の材料により形成され、半導体基板より厚い本発明によるサセプタは、サセプタ上に半導体基板を載せた時のサセプタの変形量を低減することができるため、半導体基板を載せた時にサセプタの内部に発生する応力を低減することができる。これにより、サセプタの信頼性を向上することができる。
【0035】
さらに、前述のサセプタにおいて、前記半導体基板より剛性の強い材料により形成されている本発明によるサセプタは、サセプタ上に半導体基板を載せた時にサセプタが変形しにくいため、サセプタの膜厚を薄くする必要がある。これにより、サセプタの熱容量を低減することができ、半導体基板を熱処理する時に、サセプタに接触していることに起因して半導体基板が加熱されにくくなる等の悪影響を低減することができる。
【0036】
また、前述のサセプタにおいて、その厚さが前記サセプタ面内において不均一である本発明によるサセプタは、サセプタの熱容量をサセプタの厚さの差により変化させることができるため、熱処理において生じる可能性のある半導体基板の面内における温度分布を補正し、半導体基板を均一に加熱することが可能となる。
【0037】
また、前述のサセプタにおいて、空孔部を有する本発明によるサセプタは、半導体基板をサセプタ上に搭載したりサセプタ上から取り外すことを容易にすることができる。
【0038】
また、前述のサセプタにおいて、複数のサセプタ部分により構成される本発明によるサセプタは、各サセプタ部分の形状により、その剛性を変化させることができるため、サセプタの面内において剛性が不均一な分布を有するようにサセプタを構成することができる。このため、サセプタ上に半導体基板を搭載した時に半導体基板が平面となるように、より微妙な調整を行うことが可能となる。また、各サセプタ部分を個別に製造することができるため、凸形状を容易に形成することができる。さらに、各サセプタ部分ごとに厚さを変化させることができるため、サセプタの厚さを面内において変化させる場合に、このようなサセプタを容易に形成することができる。
【0039】
さらに、前述のサセプタにおいて、サセプタの外周部分を構成する第1のサセプタ部分と、この第1のサセプタ部分の内側に設けられ第1のサセプタ部分に比べて熱膨脹率の大きい材料により構成される第2のサセプタ部分とにより構成される本発明のサセプタは、熱処理により温度が上昇した時に第2のサセプタ部分が第1のサセプタ部分に比べてより膨脹するため、第2のサセプタ部分が凸形状になる。このような熱膨脹による変形が半導体基板の自重による変形を相殺することにより、熱処理の時に半導体基板を平面状に保持することが可能となる。
【0040】
さらに、本発明による熱処理装置は、半導体基板を保持する保持手段が半導体基板を水平に保持するサセプタを具備し、このサセプタは、その上に前記半導体基板が搭載されている時に少なくとも熱処理温度において前記サセプタと前記半導体基板との界面が平面となるように構成されているため、半導体基板の内部に応力が発生していない状態で熱処理を行うことができる。これにより、半導体基板の内部に結晶欠陥が発生することを防止することができる。
【0041】
また、本発明による熱処理装置は、半導体基板を保持する保持手段が半導体基板を水平に保持するサセプタを具備し、このサセプタは、弾性体であり、重力に対して上方向に凸状の膜状体により構成されているため、このサセプタ上に半導体基板を載せた時に、半導体基板の自重によりサセプタが下方向に変形して、半導体基板を平面状に保持することができる。このため、半導体基板の内部に応力が発生することを防止することができ、このように応力が低減された状態で熱処理を行うことにより、半導体基板中に結晶欠陥が発生することを防止することができる。
【0042】
また、本発明による熱処理方法は、半導体基板の一表面上にこの半導体基板とに間に引っ張り応力を発生させる膜状体を形成するため、この膜状体が形成されている表面が凹状になるように半導体基板が変形する。このため、この膜状体が形成されている表面を重力に対して下方に向けることにより、この膜状体による変形が半導体基板の自重による変形を相殺して、半導体基板が平面状となる。これにより、半導体基板中に応力が発生することを防止され、このような状態で半導体基板を保持して熱処理を行うことにより、半導体基板中に結晶欠陥が発生することを防止することができる。
【0043】
また、本発明による熱処理方法は、半導体基板の一表面上にこの半導体基板とに間に圧縮応力を発生させる膜状体を形成するため、この膜状体が形成されている表面が凸状になるように半導体基板が変形する。このため、この膜状体が形成されている表面を重力に対して上方に向けることにより、この膜状体による変形が半導体基板の自重による変形を相殺して、半導体基板が平面状となる。これにより、半導体基板中に応力が発生することを防止され、このような状態で半導体基板を保持して熱処理を行うことにより、半導体基板中に結晶欠陥が発生することを防止することができる。
【0044】
さらに、本発明による熱処理方法では、前述の熱処理方法において、膜状体の形成により半導体基板中に発生する応力と半導体基板の自重により発生する応力とが等しくなるように膜状体の膜厚を設定するため、膜状体の形成による応力が自重による応力を完全に相殺することができる。このため、半導体基板中に応力が全く存在しない状態とすることができ、このような状態で熱処理を行うことにより、結晶欠陥の発生を防止することができる。
【0045】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の第1の実施の形態による熱処理装置の、半導体基板1を保持する部分のみを示したものである。例えば筐体またはヒータ等の熱処理装置を構成する他の部分は、例えば図6の(a)に示すような構造のものを用いることができる。図1の(a)は半導体基板1を載せる前の状態、図1の(b)は半導体基板1を載せた状態を示している。
【0046】
図1の(a)に示すように、本実施の形態による熱処理装置は、ボート2に搭載されたサセプタとして膜状体8を具備し、この膜状体8が上方に凸状に反っていることが特徴である。また、図1の(b)に示すように、この膜状体8上に半導体基板1が載せられた時には、その上に載せられた半導体基板1の重さにより圧されて膜状体8は平面となる。膜状体8の反り量aは、半導体基板1が水平になるように、以下のようにして調整される。
【0047】
半導体基板1の自重による反りWは、半導体基板1の直径と厚さに依存するが、次式を用いて算出することができる。
W=(3×(5+ν)×q×a4 )/(16×(E/(1−ν))×h3 )…(2)
ここで、νはポアソン比、qは単位面積あたりの荷重、aは半導体基板の半径、hは半導体基板の厚さ、Eはヤング率を示している。
【0048】
図2に、この式を用いて算出された半導体基板の反りと半導体基板の直径との関係を示す。パラメータとして、半導体基板の厚さを変化させている。この図に示すように、例えば、半導体基板の直径が200mmで半導体基板の厚さが725mmの場合に、反りWは約25μmとなる。また、半導体基板の直径が300mmで半導体基板の厚さが725mmの場合には、反りWが約120μmとなる。
【0049】
これより、膜状体8を例えばSiにより形成し、直径を例えば300mmとし、厚さを例えば725μmとした場合、図1の(a)に示すように、膜状体8のみをボート2上に載せた状態で、膜状体8が反り量aとして120μmだけ上方に凸状に反るように、膜状体8を形成する。
【0050】
これは、例えば300mmの直径と例えば240μmの反りを有する型上に、例えばCVD(化学気相成長)法により厚さ725μmのSi膜を形成することにより構成することができる。このSi製の膜状体8を上方に凸状となるようにボート2上に載せると、膜状体8の自重により膜状体8の反りは120μmに減少する。
【0051】
この膜状体8上に、図1の(b)に示すように、直径が例えば300mmで、厚さが例えば725μmのSi基板1を載せた時には、Si基板1が自重により膜状体8を120μmだけ下方に押し下げるため、このSi基板1の自重による反りと膜状体8の反り量aとが相殺されて、Si基板1が平面となる。
【0052】
このような状態では、膜状体8の内部に大きい応力が発生するが、膜状体8上の半導体基板1は反りのない状態でほぼ水平に保持されるため、半導体基板1の内部には応力はほとんど発生しない。このため、このような状態で高温の熱処理を行った場合、スリップ等の結晶欠陥は発生しない。
【0053】
上記の実施例では、半導体基板1と同様の材料により、半導体基板1と同様の厚さを有する膜状体8を構成したが、半導体基板1と異なる厚さを有する膜状体8を構成することが可能である。例えば1450μm、すなわち半導体基板1の2倍の厚さを有する膜状体8を用いた場合には、膜状体8をボート2上に載せた時の膜状体8の反り量aを、前述の実施例の半分、すなわち60μmとすることにより、膜状体8上に半導体基板1を載せた時に、半導体基板1が平面となるようにすることができる。この場合には、半導体基板1を載せた時の膜状体8の変形量が前述の実施例に比べて半分となるため、膜状体8に発生する応力も半減される。このため、膜状体8の内部に結晶欠陥が発生する可能性を低減し、膜状体8の信頼性を向上することができる。
【0054】
さらに、膜状体8を構成する材料は、例えばSi等の半導体基板1と同様の材料を必ずしも用いる必要はなく、熱処理温度において剛性を有し半導体基板を汚染しない物質であれば他の物質を用いることも可能である。例えば、SiCは高温で剛性を有し、さらに、Siに比べて剛性が大きいため、膜状体8の厚さを薄くすることができる。例えば、SiCを用いて直径300mmの膜状体を構成する場合、Si基板1の自重による120μmの反りを相殺するためには、362μmの膜厚を必要とするが、これは、Siにより膜状体8を構成する前述の第1の実施例に比べて約半分にすることができる。
【0055】
このように、膜状体8の膜厚を薄くできる場合には、膜状体8の熱容量を小さくすることができるため、熱処理される半導体基板1の温度を高速に昇温または降温することができる。
【0056】
このように、膜状体8を構成する材料の例えば弾性率等の特性に従って、膜状体8の厚さと反り量aとを適宜設定することにより、膜状体8上に半導体基板1を載せた時に半導体基板1が平面となるようにすることができる。
【0057】
また、膜状体8の厚さは膜状体8の面内において均一である必要はなく、膜状体8は面内において厚い部分と薄い部分とを有することも可能である。一般に、膜状体8の膜厚の厚い部分は、熱容量が大きく、熱輻射をより多く吸収する。このため、膜状体8の面内において膜厚を変化させることにより、熱処理が行われる半導体基板1の面内において生じる温度分布を補正して、半導体基板1を面内において均一に加熱することが可能となる。
【0058】
例えば、図6に示すように、半導体基板1の周辺にヒータ4が設置されている熱処理装置では、一般に半導体基板1の周辺部分が加熱されやすい。このため、膜状体8の周辺部分の膜厚を厚くすることにより、この部分の熱容量を増大させて、半導体基板1の周辺部分の温度が急速に上昇しないようにすることができる。一方、半導体基板1の上下面に対向するようにヒータが設置される熱処理装置では、熱が半導体基板の周辺部分から放出されるため、周辺部分は加熱されにくい。このため、膜状体8の周辺部分の膜厚を薄くすることにより、この部分の熱容量を減少させて、半導体基板1の周辺部分の温度が上昇しやすいようにすることができる。
【0059】
さらに、膜状体8は半導体基板1の下面を全面覆うように構成される必要はない。図3は、本発明の第2の実施の形態による熱処理装置の膜状体8の上面図を示している。この図3に示すように、膜状体8は、空孔部を有するように、放射状(a)または同心状(b)に膜状体部分を組み合わせて構成したり、螺旋状に膜状体部分を構成することができる。この場合、すべての膜状体部分を一体成形することも可能であるが、複数の膜状体部分をそれぞれ形成した後に、これらの膜状体部分を接着して、膜状体8を形成することも可能である。
【0060】
ここで、各膜状体部分の例えば幅等の形状を変化させることにより、面内において弾性率を変化させることができる。このようにして、半導体基板1を載せた状態において、半導体基板1がより平面となるように、膜状体8の面内において弾性率を適宜調整することが可能となる。
【0061】
このような面内における弾性率の調整は、面内において膜厚を変化させることによっても行うことができるが、一体成形により膜状体8を形成する場合には、面内において膜厚を変化させることは困難である。これに対して、本実施の形態では、膜状体部分の形状を変化させることにより、膜状体8の面内における膜厚を均一にした状態で、弾性率を変化させることができる。このように、各膜状体部分をそれぞれ一様の膜厚により形成することができるため、半導体基板1が平面となるように微妙な調整を行うことができる膜状体8を簡単に形成することができる。
【0062】
また、複数の膜状体部分に分割して膜状体8を形成する場合には、各部品ごとに膜厚を設定できる。このため、前述のように面内において膜厚を変化させる場合にも、簡単に膜状体8を形成することができる。このようにして、半導体基板1がより平面状に保持されるように、面内において弾性率を最適化することができる。さらに、膜状体8の膜厚を面内において簡単に変化させることができるため、前述のように、膜厚を変化させることにより、熱処理中に半導体基板1の面内における温度分布がより均一となるようにすることができる。
【0063】
また、半導体基板1の下面を全面覆う場合に比べて、熱処理時に膜状体8により吸収される熱輻射の量を低減することができるため、輻射エネルギーを効率的に使用し、また、半導体基板1の温度を速やかに上昇させることができる。
【0064】
また、複数の膜状体部分を組み合わせて膜状体8を構成することにより、膜状体8の反り量または形状等を容易に調整することが可能となる。
さらに、膜状体8上に半導体基板1を載せる時、および膜状体8から半導体基板1を取り外す時に、本実施の形態では、膜状体8に開口部が存在するため、例えば突き上げピン等を用いて半導体基板1を簡単に着脱することができる。
【0065】
また、上記の実施の形態のように、膜状体8を複数の膜状体部分から構成する場合に、すべての膜状体部分が同一の材料で構成される必要はない。第3の実施の形態として、異なる物質から形成された膜状体部分を組み合わせて膜状体8を構成する場合について、図4を用いて説明する。図4の(a)および(b)は、膜状体8の上面図、図4の(c)および(d)は、膜状体8の側面図を示しており、同図(c)は膜状体8のみがボート2に載せられている場合、同図(d)は膜状体8上に半導体基板1が載せられている場合を示している。
【0066】
本実施の形態による膜状体8は、例えば石英等の熱膨脹率の小さい物質により形成されている環状部8aと、例えばSiC等の熱膨脹率が環状部8aに使用されている物質よりも大きい物質により形成されている中央部8bとにより構成されている。ここで、環状部8aは熱膨脹率が小さいため、熱処理温度においても膨脹しない。しかし中央部8bは環状部8aに比べて熱膨脹率が大きいため、例えば熱処理温度において膨脹する。しかし、中央部8bの外周が環状部8aにより規定されているため、膨脹した中央部8bは、図4の(c)に示すように凸状に反った形状となる。
【0067】
さらに、例えば膜状体8の上面側を下面側に比べて熱膨脹率の大きい材料により形成する等、上面側が下面側より膨脹するように膜状体8を構成することにより、膜状体8が上方に凸状に反るようにすることができる。
【0068】
この熱処理温度における反り量a´と半導体基板1の自重による反りとが相殺されるように、中央部8bを構成する膜状体部分の材料、膜厚、形状等を適宜設定することにより、図4の(d)に示すように、半導体基板1を膜状体8上に載せた時に、半導体基板1が水平となるようにすることができる。
【0069】
このように、本実施の形態では、熱膨脹率の異なる材料により形成された例えば2つの部分から膜状体8を構成することにより、膜状体8が、熱処理温度において所望の反り量aを有するようにすることが特徴である。このようにすることにより、常温において凸状に反った膜状体8を形成する必要がなくなる。常温においては、例えば平坦な形状を有する膜状体8を使用することができるため、常温において反り形状を有する膜状体8を形成する場合に比べて、膜状体8を容易に形成することができる。また、膜状体8の保管等の扱いが容易になる。
【0070】
以上、膜状体8が熱処理装置に設けられている場合について説明したが、次に、第4の実施の形態として、半導体基板1上に膜状体8を形成することにより、半導体基板の内部の応力を低減する方法について、図5を用いて説明する。
【0071】
図5は、半導体基板1上に膜状体9として例えば窒化膜等が設けられている状態を示す断面図である。この図に示すように、半導体基板1の一方の表面上に、例えばCVD法を用いて、例えばSi窒化膜9が形成されている。この時、半導体基板1上にSi窒化膜9が形成されることにより、図5の(a)に示すように、半導体基板1はSi窒化膜9の形成されている面が凹状となるように反った形状となる。このため、この窒化膜9が形成されている面を下方に向けて半導体基板1をボート2上に載せることにより、窒化膜9による引っ張り応力と半導体基板1の自重による応力とを相殺し、図5の(b)に示すように、半導体基板1を水平状態とすることができる。
【0072】
一般に、窒化膜9の膜厚が厚い程、引っ張り応力は大きくなる。これを利用して、半導体基板1の自重により半導体基板1の内部に発生する応力を相殺するような応力が発生されるように、窒化膜9の膜厚を適宜設定することもできる。例えば、半導体基板1の直径が300mmで厚さが725μmの場合には、半導体基板1の自重により半導体基板1の内部に発生する応力は、約9×107 dyn/cm2 程度となり、この応力を相殺するためには、Si窒化膜の厚さを約0.725μmとする必要がある。
【0073】
また、半導体基板1の自重による応力と窒化膜9による応力とが相殺される時、半導体基板1とSi窒化膜9との界面には大きい応力が局在するが、半導体基板1の内部には応力がほとんど存在しない。このため、このような状態で熱処理を行うことにより、結晶欠陥の発生を抑制することができる。
【0074】
なお、図5の(a)に示すように、例えば窒化膜9が形成されて半導体基板1が反っている状態では、半導体基板1の内部に引っ張り応力が発生しているが、高温状態ではないため、半導体基板1の内部に結晶欠陥が発生することはない。
【0075】
さらに、本実施の形態の他の例として、Si窒化膜9の膜厚を面内において変化させることも可能である。このように窒化膜9の膜厚を変化させることにより、半導体基板1の面内において、応力の分布または温度分布を調整することが可能となる。例えば、低圧CVD装置を用いて、温度を850℃とし、圧力を0.5Torrとし、ソースガスとしてSiH2 Cl2 を100sccmとNH3 を1000sccm導入し、直径200mmの半導体基板1を3mmの間隔で並べて、Si窒化膜9を形成した場合には、半導体基板1の周辺部分におけるSi窒化膜の膜厚が、半導体基板1の中心部分の膜厚に比べて、約30%程度厚くなる。これにより、半導体基板1の中心部分に比べて周辺部分における応力の補正をより大きくすることができる。また、半導体基板1の自重により発生する応力の面内分布に応じて、窒化膜9の膜厚を面内において適宜変化させることにより、半導体基板1の内部の応力をより低減し、熱処理による結晶欠陥の発生をより抑制することができる。
【0076】
さらに、上記実施の形態では、Si窒化膜9を半導体基板1上に形成したが、半導体基板1上に形成される膜状体9はこれに限らず、引っ張り応力または圧縮応力を発生する物質であれば、他の物質により膜状体9を構成することが可能である。ここで、圧縮応力が発生する場合には、半導体基板1はこの膜状体9が形成された面が凸状に反った形状をなるため、この面を上方に向けてボート上に載せることにより、前述の引っ張り応力の場合と同様の効果を得ることができる。このような圧縮応力を発生する物質として、例えばSiO2 、多結晶シリコン、SiC等を用いることが可能である。ただし、SiO2 は、その形成方法により特性が変化する。また、SiCは、高温まで安定した特性を有するため、特に、高温の熱処理を行う場合には、SiCを用いることが望ましい。
【0077】
このように、本実施の形態では、半導体基板1の一方の表面に膜状体9を形成し、この膜状体9に起因して発生する応力により半導体基板1の自重による応力を相殺することが特徴である。このようにして、半導体基板1の内部の応力を低減し、熱処理による結晶欠陥の発生を抑制することができる。
【0078】
【発明の効果】
以上のように、本発明による熱処理装置および熱処理方法によれば、半導体基板の自重による応力の発生を抑制することができるため、半導体基板を熱処理する時に、半導体基板中に結晶欠陥が発生することを抑制することができる。
【図面の簡単な説明】
【図1】本発明の熱処理装置の第1の実施の形態による膜状体の構造を示す側面図。
【図2】半導体基板の自重による半導体基板の反りと半導体基板の直径との関係を示す図。
【図3】本発明の熱処理装置の第2の実施の形態による膜状体の構造を示す上面図。
【図4】本発明の熱処理装置の第3の実施の形態による膜状体の構造を示す上面図および側面図。
【図5】本発明の第4の実施の形態による膜状体の構造を示す側面図。
【図6】従来の熱処理装置に構造を示す断面図および半導体基板の上面図。
【図7】半導体基板の自重により半導体基板の内部に発生する応力と半導体基板の直径との関係を示す図。
【図8】半導体基板の内部にスリップが発生する温度領域と半導体基板の直径との関係を示す図。
【符号の説明】
1…半導体基板、
2…ボート、
3…筐体、
4…ヒータ、
5…ガス導入口、
6…ガス排出口、
7…保持点、
8、9…膜状体
Claims (17)
- 半導体基板を熱処理する時に前記半導体基板を水平方向に保持する構造を有するサセプタにおいて、このサセプタは、弾性体であり、重力に対して上方向に凸状の膜状体により構成されていることを特徴とするサセプタ。
- 前記サセプタは、前記サセプタの剛性と厚さと直径とにより設定される前記サセプタの周辺部と中心との高さの差を有する請求項1に記載のサセプタ。
- 前記サセプタは、前記半導体基板と同様の材料により形成されており、前記半導体基板より厚い厚さを有する請求項1または2に記載のサセプタ。
- 前記サセプタは、前記半導体基板より剛性の強い材料により形成されている請求項1または2に記載のサセプタ。
- 前記サセプタは、その厚さが前記サセプタ面内において不均一である請求項1乃至4のいずれか一項に記載のサセプタ。
- 前記サセプタは、空孔部を有する請求項1乃至5のいずれか一項に記載のサセプタ。
- 前記サセプタは、複数のサセプタ部分により構成される請求項1乃至6のいずれか一項に記載のサセプタ。
- 前記サセプタは、前記サセプタの外周部分を構成する第1のサセプタ部分と、この第1のサセプタ部分の内側に設けられ前記第1のサセプタ部分に比べて熱膨脹率の大きい材料により構成される第2のサセプタ部分とにより構成される請求項7に記載のサセプタ。
- 半導体基板を保持する保持手段と、この保持手段に搭載された半導体基板を加熱するためのヒータとを具備する熱処理装置において、前記保持手段は前記半導体基板を水平方向に保持する構造を有する請求項1乃至8のいずれかに一項に記載のサセプタを具備することを特徴とする熱処理装置。
- 半導体基板の一表面上にこの半導体基板との間に圧縮応力を発生させる膜状体を形成する工程と、この膜状体が形成されている前記半導体基板の表面を重力に対して上方に向けて前記半導体基板が平面となるように前記半導体基板を保持して熱処理を行い、前記膜状体に発生する圧縮応力によって前記半導体基板の自重により発生する応力を相殺する工程とを具備することを特徴とする熱処理方法。
- 前記膜状体の形成により前記半導体基板中に発生する応力と前記半導体基板の自重により発生する応力とが等しくなるように前記膜状体の膜厚を設定する請求項10に記載の熱処理方法。
- 前記膜状体は、前記半導体基板の自重による変形を防止する請求項10に記載の熱処理方法。
- 前記膜状体は、前記半導体基板の内部に応力が発生することを防止する請求項10に記載の熱処理方法。
- 前記膜状体は、弾性体であり、重力に対して上方向に凸状である請求項10に記載の熱処理方法。
- 前記膜状体は、前記膜状体の剛性と厚さと直径とにより設定される前記膜状体の周辺部と中心との高さの差を有する請求項14に記載の熱処理方法。
- 前記膜状体は、前記半導体基板より剛性の強い材料により形成されている請求項14または15に記載の熱処理方法。
- 前記膜状体は、その厚さが前記膜状体面内において不均一である請求項14乃至16のいずれか一項に記載の熱処理方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7218496A JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
DE19712556A DE19712556B4 (de) | 1996-03-27 | 1997-03-25 | Verfahren und Vorrichtung zur Wärmebehandlung eines Halbleiterwafers |
US08/829,700 US5893760A (en) | 1996-03-27 | 1997-03-26 | Method of heat treating a semiconductor wafer to reduce stress |
KR1019970010536A KR100241207B1 (ko) | 1996-03-27 | 1997-03-26 | 서셉터와 열처리장치 및 열처리방법 |
TW086105732A TW328631B (en) | 1996-03-27 | 1997-04-30 | Susceptor, apparatus of heat-treating semiconductor wafer, and method of heat-treating the same |
US09/240,669 US6188838B1 (en) | 1996-03-27 | 1999-02-02 | Apparatus for heat treating a semiconductor wafer to reduce stress |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7218496A JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006801A Division JP4105640B2 (ja) | 2004-01-14 | 2004-01-14 | 熱処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260470A JPH09260470A (ja) | 1997-10-03 |
JP3586031B2 true JP3586031B2 (ja) | 2004-11-10 |
Family
ID=13481886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7218496A Expired - Fee Related JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5893760A (ja) |
JP (1) | JP3586031B2 (ja) |
KR (1) | KR100241207B1 (ja) |
DE (1) | DE19712556B4 (ja) |
TW (1) | TW328631B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6557419B1 (en) * | 1996-12-31 | 2003-05-06 | Honeywell International Inc. | Zero TCF thin film resonator |
KR100247138B1 (ko) * | 1997-11-20 | 2000-03-15 | 구본준, 론 위라하디락사 | 유리기판 적재용 카세트 |
US6156623A (en) * | 1998-03-03 | 2000-12-05 | Advanced Technology Materials, Inc. | Stress control of thin films by mechanical deformation of wafer substrate |
US6608689B1 (en) | 1998-08-31 | 2003-08-19 | Therma-Wave, Inc. | Combination thin-film stress and thickness measurement device |
EP1089328A1 (en) * | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
JP2001127041A (ja) * | 1999-10-26 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 基板のプラズマ処理装置およびプラズマ処理方法 |
US6271100B1 (en) | 2000-02-24 | 2001-08-07 | International Business Machines Corporation | Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield |
KR100789663B1 (ko) | 2000-03-15 | 2007-12-31 | 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드 | 연마층에 투명 윈도우 부분을 갖는 연마 패드 |
US6303905B1 (en) * | 2000-08-25 | 2001-10-16 | Bask Technologies Llc | Heating element construction for floor warming systems |
US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
EP1184894B1 (en) * | 2000-08-29 | 2007-11-21 | Qimonda Dresden GmbH & Co. oHG | Method of operating a susceptor for semiconductor wafers |
US6623563B2 (en) * | 2001-01-02 | 2003-09-23 | Applied Materials, Inc. | Susceptor with bi-metal effect |
US6554907B2 (en) | 2001-01-02 | 2003-04-29 | Applied Materials, Inc. | Susceptor with internal support |
US6429152B1 (en) * | 2001-06-21 | 2002-08-06 | United Microelectronics Corp. | Method of forming a thin film on a semiconductor wafer |
US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
JP4386837B2 (ja) * | 2002-09-27 | 2009-12-16 | 株式会社日立国際電気 | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
JP4611229B2 (ja) * | 2002-09-27 | 2011-01-12 | 株式会社日立国際電気 | 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法 |
KR100496133B1 (ko) * | 2002-11-30 | 2005-06-17 | 주식회사 테라세미콘 | 반도체 제조장치 |
CN1729554B (zh) | 2002-12-20 | 2014-05-07 | 马特森技术有限公司 | 用来支撑工件和用来热处理工件的方法和系统 |
US6884718B2 (en) * | 2003-03-18 | 2005-04-26 | Micron Technology, Inc. | Semiconductor manufacturing process and apparatus for modifying in-film stress of thin films, and product formed thereby |
US7283734B2 (en) | 2004-08-24 | 2007-10-16 | Fujitsu Limited | Rapid thermal processing apparatus and method of manufacture of semiconductor device |
US7410888B2 (en) * | 2004-12-30 | 2008-08-12 | Texas Instruments Incorporated | Method for manufacturing strained silicon |
JP4652177B2 (ja) * | 2005-09-02 | 2011-03-16 | 株式会社デンソー | 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置 |
US7184657B1 (en) * | 2005-09-17 | 2007-02-27 | Mattson Technology, Inc. | Enhanced rapid thermal processing apparatus and method |
WO2008058397A1 (en) * | 2006-11-15 | 2008-05-22 | Mattson Technology Canada, Inc. | Systems and methods for supporting a workpiece during heat-treating |
KR101610269B1 (ko) | 2008-05-16 | 2016-04-07 | 맷슨 테크놀로지, 인크. | 워크피스 파손 방지 방법 및 장치 |
JP2011127174A (ja) * | 2009-12-17 | 2011-06-30 | Tokyo Electron Ltd | 基板及びその製造方法 |
JP5881956B2 (ja) * | 2011-02-28 | 2016-03-09 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法およびウェーハホルダ |
US10316412B2 (en) | 2012-04-18 | 2019-06-11 | Veeco Instruments Inc. | Wafter carrier for chemical vapor deposition systems |
US10167571B2 (en) | 2013-03-15 | 2019-01-01 | Veeco Instruments Inc. | Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems |
US10062738B2 (en) * | 2013-11-27 | 2018-08-28 | The Regents Of The University Of Michigan | Devices combining thin film inorganic LEDs with organic LEDs and fabrication thereof |
KR102483237B1 (ko) * | 2014-12-10 | 2022-12-30 | 가부시키가이샤 니콘 | 기판 겹침 장치 및 기판 겹침 방법 |
KR102446726B1 (ko) * | 2015-09-11 | 2022-09-26 | 삼성전자주식회사 | 투명 플레이트 및 그를 포함하는 기판 처리 장치 |
DE102016111236A1 (de) * | 2016-06-20 | 2017-12-21 | Heraeus Noblelight Gmbh | Substrat-Trägerelement für eine Trägerhorde, sowie Trägerhorde und Vorrichtung mit dem Substrat-Trägerelement |
KR102015336B1 (ko) * | 2017-06-12 | 2019-08-28 | 삼성전자주식회사 | 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치 |
ES2884373T3 (es) * | 2017-06-28 | 2021-12-10 | Meyer Burger Germany Gmbh | Dispositivo para el transporte de un sustrato, dispositivo de tratamiento con una placa de alojamiento adaptada a un soporte de sustrato de tal dispositivo y procedimiento para el procesado de un sustrato bajo utilización de tal dispositivo para el transporte de un sustrato, así como planta de tratamiento |
CN110828365A (zh) * | 2019-11-19 | 2020-02-21 | 全球能源互联网研究院有限公司 | 退火组件及退火方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3861969A (en) * | 1970-03-31 | 1975-01-21 | Hitachi Ltd | Method for making III{14 V compound semiconductor devices |
US4537244A (en) * | 1982-05-25 | 1985-08-27 | Varian Associates, Inc. | Method for optimum conductive heat transfer with a thin flexible workpiece |
US4692836A (en) * | 1983-10-31 | 1987-09-08 | Toshiba Kikai Kabushiki Kaisha | Electrostatic chucks |
JPH084109B2 (ja) * | 1987-08-18 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH02257618A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP3073067B2 (ja) * | 1991-10-04 | 2000-08-07 | キヤノン株式会社 | X線露光用マスク及びその製造方法 |
DE4140387C2 (de) * | 1991-12-07 | 1998-10-15 | Inst Halbleiterphysik Gmbh | Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen |
JP3165938B2 (ja) * | 1993-06-24 | 2001-05-14 | 東京エレクトロン株式会社 | ガス処理装置 |
EP0669640A1 (en) * | 1994-02-25 | 1995-08-30 | Applied Materials, Inc. | Susceptor for deposition apparatus |
DE69508679T2 (de) * | 1994-06-09 | 1999-08-12 | Sumitomo Electric Industries | Wafer und Verfahren zur Herstellung eines Wafers |
IT1269247B (it) | 1994-08-05 | 1997-03-26 | Manfredini E Schianchi Srl | Metodo per l'agglomerazione in granuli di impasti atomizzati per impiego ceramico, in particolare per gres porcellanato, e prodotto relativo |
US5443649A (en) * | 1994-11-22 | 1995-08-22 | Sibley; Thomas | Silicon carbide carrier for wafer processing in vertical furnaces |
US5605574A (en) * | 1995-09-20 | 1997-02-25 | Kabushiki Kaisha Toshiba | Semiconductor wafer support apparatus and method |
US5584936A (en) * | 1995-12-14 | 1996-12-17 | Cvd, Incorporated | Susceptor for semiconductor wafer processing |
-
1996
- 1996-03-27 JP JP7218496A patent/JP3586031B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-25 DE DE19712556A patent/DE19712556B4/de not_active Expired - Fee Related
- 1997-03-26 US US08/829,700 patent/US5893760A/en not_active Expired - Fee Related
- 1997-03-26 KR KR1019970010536A patent/KR100241207B1/ko not_active IP Right Cessation
- 1997-04-30 TW TW086105732A patent/TW328631B/zh not_active IP Right Cessation
-
1999
- 1999-02-02 US US09/240,669 patent/US6188838B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6188838B1 (en) | 2001-02-13 |
JPH09260470A (ja) | 1997-10-03 |
TW328631B (en) | 1998-03-21 |
DE19712556A1 (de) | 1997-11-06 |
DE19712556B4 (de) | 2004-07-08 |
KR100241207B1 (ko) | 2000-02-01 |
US5893760A (en) | 1999-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586031B2 (ja) | サセプタおよび熱処理装置および熱処理方法 | |
JP3197220B2 (ja) | 半導体ウエハ支持装置、半導体ウエハ支持方法およびそれに用いられるウエハ弾性支持体の製造方法 | |
JP4759073B2 (ja) | 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法 | |
JP4386837B2 (ja) | 熱処理装置、半導体装置の製造方法及び基板の製造方法 | |
JPH11176822A (ja) | 半導体処理装置 | |
JP2004533117A (ja) | 基板サポートアセンブリと基板処理用装置 | |
JP5031611B2 (ja) | 基板処理装置、半導体装置の製造方法及び天井断熱体 | |
JP4003906B2 (ja) | シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置 | |
WO2002097872A1 (fr) | Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet | |
JP2002033284A (ja) | 縦型cvd用ウェハホルダー | |
WO2005124848A1 (ja) | 熱処理用治具及び半導体ウエーハの熱処理方法 | |
JP4105640B2 (ja) | 熱処理方法 | |
JP3942317B2 (ja) | 半導体ウェーハ熱処理用保持具および熱処理方法 | |
JP4196542B2 (ja) | 気相成長用サセプタ及びこれを用いた気相成長方法 | |
JP5130808B2 (ja) | ウエーハ熱処理用治具およびこれを備えた縦型熱処理用ボート | |
JP2006237625A (ja) | 熱処理装置、半導体装置の製造方法及び基板の製造方法 | |
JPH02174114A (ja) | サセプタ | |
JPH1041235A (ja) | 半導体装置の製造装置 | |
JPH06275481A (ja) | シリコンウエハ | |
JP3777964B2 (ja) | 熱処理用基板支持具 | |
JP2004079676A (ja) | ウェーハホルダ | |
WO1998005061A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
JP3297267B2 (ja) | 熱処理用ウェハボート及びこれを用いた熱処理装置 | |
JP2005285819A (ja) | 基板処理装置 | |
JP5593474B2 (ja) | 基板処理装置、半導体装置の製造方法、天井断熱体及び加熱装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |