JPH09260470A - サセプタおよび熱処理装置および熱処理方法 - Google Patents
サセプタおよび熱処理装置および熱処理方法Info
- Publication number
- JPH09260470A JPH09260470A JP7218496A JP7218496A JPH09260470A JP H09260470 A JPH09260470 A JP H09260470A JP 7218496 A JP7218496 A JP 7218496A JP 7218496 A JP7218496 A JP 7218496A JP H09260470 A JPH09260470 A JP H09260470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- susceptor
- film
- heat treatment
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 317
- 239000004065 semiconductor Substances 0.000 claims abstract description 310
- 239000000463 material Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000005484 gravity Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 24
- 239000013078 crystal Substances 0.000 abstract description 23
- 239000010408 film Substances 0.000 description 126
- 150000004767 nitrides Chemical class 0.000 description 16
- 239000000126 substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
- H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/14—Substrate holders or susceptors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
中の結晶欠陥の発生を抑制することができるサセプタお
よび熱処理装置および熱処理方法を提供する。 【解決手段】半導体基板1を熱処理する時に半導体基板
1を水平に保持するサセプタ8は、その上に半導体基板
1が搭載された状態で少なくとも熱処理温度において半
導体基板1が平面となるように構成されている。特に、
サセプタは、弾性体であり、重力に対して上方向に凸状
の膜状体により構成されている。
Description
平方向に保持して熱処理する時に使用されるサセプタお
よび熱処理装置および熱処理方法に関する。
酸化膜等の薄膜を形成したり、半導体基板中に不純物を
拡散するために、半導体基板を加熱する熱処理が行われ
ている。この時、例えば図6に示すような熱処理装置が
用いられる。
ッチ式のホットウォール型の拡散炉と呼ばれ、複数枚の
半導体基板1を保持するボート2と、ボート2に保持さ
れた半導体基板1を処理する処理室を構成する筐体3
と、半導体基板1を加熱するためのヒータ4とにより構
成される。また、筐体3には、反応室内へ例えば反応ガ
スを導入するための導入口5と、反応室から反応ガスを
排出するための排出口6とが設けられている。
ート2に設けられている突起部分に載せて水平になるよ
うに保持されている。半導体基板1は、例えば図6の
(b)に示すように、その端縁部の例えば4か所の保持
点7において保持されている。これは、半導体基板1と
ボート2との間の接触面積を最小限にすることにより、
ボート2により吸収される熱輻射の量を低減し、半導体
基板1を均一に加熱するためである。また、半導体基板
1をボート2上に搭載したりボート2から取り出す時
に、半導体基板1を容易に扱えるように、このような構
成となっている。このように半導体基板1を水平に保持
する部材を一般にサセプタという。
体基板1の内部および半導体基板1中の保持点7に、応
力が発生する。特に、保持点7は点状であるため、この
点に応力が集中する。
次式に基づいて算出することができる。 σ=(3×(3+ν)×q×a2 )/(8×h2 ) …(1) ここで、νはポアソン比、qは単位面積あたりの荷重、
aは半導体基板の半径、hは半導体基板の厚さを示して
いる。
体基板の内部に発生する応力と、半導体基板の直径との
関係を示す。パラメータとして、半導体基板の厚さを変
化させている。半導体基板の直径が大きくなるにしたが
って、半導体基板の自重が増加するために、応力が増大
する。また、半導体基板の厚さが厚くなると、半導体基
板の剛性が低下するために、応力が増加する。
した状態で、高温の熱処理を行った場合、半導体基板の
内部にいわゆるスリップといわれる結晶欠陥が発生す
る。例えば半導体基板の直径が200mmの場合には、
半導体基板の内部の応力が約5×106 程度となるが、
このような応力が半導体基板の内部に存在した状態で約
1200℃の熱処理を行うと、自重によるスリップが発
生することが知られている。
従って、図7に示すように、半導体基板内部に発生する
応力が大きくなる。一般に、応力が大きいほど、より低
い温度でスリップが発生する。
半導体基板の直径の関係を示したものである。図中、境
界領域として示されている領域は、スリップの発生が応
力のみでなく他の要因にも影響されるため、スリップの
発生する温度領域がばらつくことを示している。この図
に示すように、半導体基板の直径が大きくなると、自重
により発生する応力が増大するため、スリップの発生す
る臨界温度が低下する。すなわち、自重による応力に起
因した結晶欠陥の発生は、半導体基板の大口径化に伴
い、ますます顕著な問題となる。
処理装置および熱処理方法では、半導体基板の自重によ
り半導体基板の内部に応力が発生し、このような応力が
存在した状態で熱処理を行うことにより、結晶欠陥が発
生するという問題があった。また、半導体基板の大口径
化に伴い、半導体基板の自重が増大するため、より低温
の熱処理により結晶欠陥が発生してしまうという問題が
あった。
して熱処理する時に、半導体基板中に結晶欠陥が発生す
ることを抑制することができるサセプタおよび熱処理装
置および熱処理方法を提供することである。
達成するために、本発明によるサセプタは、半導体基板
を熱処理する時に前記半導体基板を水平に保持し、この
サセプタは、その上に前記半導体基板が搭載された状態
で少なくとも熱処理温度において前記半導体基板が平面
となるように構成されていることを特徴とする。
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、その上に前記半導体基板が搭載された状
態で少なくとも熱処理温度において前記半導体基板が平
面となるように前記半導体基板の自重による変形を防止
する手段を有することを特徴とする。
基板を熱処理する時に前記半導体基板を水平に保持し、
このサセプタは、その上に前記半導体基板が搭載された
状態で少なくとも熱処理温度において前記半導体基板の
内部に応力が発生することを防止する手段を有すること
を特徴とする。
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、その上に前記半導体基板が搭載された状
態で少なくとも熱処理温度において前記半導体基板が平
面となるように半導体基板の中心部分を含む複数箇所に
おいて半導体基板を支持する手段により構成されている
ことを特徴とする。
板を熱処理する時に前記半導体基板を水平に保持し、こ
のサセプタは、弾性体であり、重力に対して上方向に凸
状の膜状体により構成されていることを特徴とする。
プタは、前記サセプタの剛性と厚さと直径とにより設定
される前記サセプタの周辺部と中心との高さの差を有す
ることが可能である。
プタは、前記半導体基板と同様の材料により形成されて
おり、前記半導体基板より厚い厚さを有することが可能
である。
セプタは、前記半導体基板より剛性の強い材料により形
成されていることが可能である。また、前述のサセプタ
において、前記サセプタは、その厚さが前記サセプタ面
内において不均一であることが可能である。
プタは、空孔部を有することが可能である。また、前述
のサセプタにおいて、前記サセプタは、複数のサセプタ
部分により構成されることが可能である。
プタは、前記サセプタの外周部分を構成する第1のサセ
プタ部分と、この第1のサセプタ部分の内側に設けられ
前記第1のサセプタ部分に比べて熱膨脹率の大きい材料
により構成される第2のサセプタ部分とにより構成され
ることが可能である。
体基板を保持する保持手段と、この保持手段に搭載され
た半導体基板を加熱するためのヒータとを具備し、前記
保持手段は前記半導体基板を水平に保持するサセプタを
具備し、このサセプタは、その上に前記半導体基板が搭
載された状態で少なくとも熱処理温度において前記半導
体基板が平面となるように構成されていることを特徴と
する。
基板を保持する保持手段と、この保持手段に搭載された
半導体基板を加熱するためのヒータとを具備する熱処理
装置において、前記保持手段は前記半導体基板を水平に
保持するサセプタを具備し、前記サセプタは、弾性体で
あり、重力に対して上方向に凸状の膜状体により構成さ
れていることを特徴とする。
の一表面上にこの半導体基板とに間に引っ張り応力を発
生させる膜状体を形成する工程と、この膜状体が形成さ
れている前記半導体基板の表面を重力に対して下方に向
けて前記半導体基板が水平となるように前記半導体基板
を保持して熱処理を行う工程とを具備することを特徴と
する。
板の一表面上にこの半導体基板とに間に圧縮応力を発生
させる膜状体を形成する工程と、この膜状体が形成され
ている前記半導体基板の表面を重力に対して上方に向け
て前記半導体基板が水平となるように前記半導体基板を
保持して熱処理を行う工程とを具備することを特徴とす
る。
状体の形成により前記半導体基板中に発生する応力と前
記半導体基板の自重により発生する応力とが等しくなる
ように前記膜状体の膜厚を設定することも可能である。
の上に半導体基板が搭載された状態で少なくとも熱処理
温度において半導体基板が平面となるように構成されて
いるため、半導体基板を平面状に保持することができ
る。このため、半導体基板が自重により下方向に変形し
て半導体基板の内部に応力が発生することを抑制するこ
とができる。このため、このように応力が低減された状
態で熱処理を行うことにより、半導体基板の内部に結晶
欠陥が発生することを防止することができる。
半導体基板が搭載された状態で少なくとも熱処理温度に
おいて半導体基板が平面となるように半導体基板の自重
による変形を防止する手段を有するため、半導体基板が
自重により下方向に変形して半導体基板の内部に応力が
発生することを抑制することができる。このため、この
ように応力が低減された状態で熱処理を行うことによ
り、半導体基板の内部に結晶欠陥が発生することを防止
することができる。
に半導体基板が搭載された状態で少なくとも熱処理温度
において半導体基板の内部に応力が発生することを防止
する手段を有するため、応力が存在する状態で熱処理を
行うことにより、半導体基板の内部に結晶欠陥が発生す
ることを防止することができる。
半導体基板が搭載された状態で少なくとも熱処理温度に
おいて半導体基板が平面となるように半導体基板の中心
部分を含む複数箇所において半導体基板を支持する手段
により構成されているため、この支持手段を用いて半導
体基板が平面になるように半導体基板を支持することが
できる。このため、半導体基板の内部に応力が発生する
ことを防止することができ、このように応力が低減され
た状態で熱処理を行うことにより、半導体基板中に結晶
欠陥が発生することを防止することができる。
あり、重力に対して上方向に凸状の膜状体により構成さ
れているため、このサセプタ上に半導体基板を載せた時
に、半導体基板の自重によりサセプタが下方向に変形さ
れ、上方向に凸状の形状が平面状にされることにより、
半導体基板を平面状に保持することができる。このた
め、半導体基板の内部に応力が発生することを防止する
ことができ、このように応力が低減された状態で熱処理
を行うことにより、半導体基板中に結晶欠陥が発生する
ことを防止することができる。
上に半導体基板を載せた時のサセプタの変形量は、サセ
プタの剛性と厚さと直径とに影響されるため、本発明に
よるサセプタでは、その周辺部と中心との高さの差をサ
セプタの剛性と厚さと直径とにより設定することによ
り、このサセプタ上に半導体基板を載せた時に、半導体
基板を平面状に保持するようにすることができる。
板と同様の材料により形成され、半導体基板より厚い本
発明によるサセプタは、サセプタ上に半導体基板を載せ
た時のサセプタの変形量を低減することができるため、
半導体基板を載せた時にサセプタの内部に発生する応力
を低減することができる。これにより、サセプタの信頼
性を向上することができる。
導体基板より剛性の強い材料により形成されている本発
明によるサセプタは、サセプタ上に半導体基板を載せた
時にサセプタが変形しにくいため、サセプタの膜厚を薄
くする必要がある。これにより、サセプタの熱容量を低
減することができ、半導体基板を熱処理する時に、サセ
プタに接触していることに起因して半導体基板が加熱さ
れにくくなる等の悪影響を低減することができる。
が前記サセプタ面内において不均一である本発明による
サセプタは、サセプタの熱容量をサセプタの厚さの差に
より変化させることができるため、熱処理において生じ
る可能性のある半導体基板の面内における温度分布を補
正し、半導体基板を均一に加熱することが可能となる。
有する本発明によるサセプタは、半導体基板をサセプタ
上に搭載したりサセプタ上から取り外すことを容易にす
ることができる。
セプタ部分により構成される本発明によるサセプタは、
各サセプタ部分の形状により、その剛性を変化させるこ
とができるため、サセプタの面内において剛性が不均一
な分布を有するようにサセプタを構成することができ
る。このため、サセプタ上に半導体基板を搭載した時に
半導体基板が平面となるように、より微妙な調整を行う
ことが可能となる。また、各サセプタ部分を個別に製造
することができるため、凸形状を容易に形成することが
できる。さらに、各サセプタ部分ごとに厚さを変化させ
ることができるため、サセプタの厚さを面内において変
化させる場合に、このようなサセプタを容易に形成する
ことができる。
タの外周部分を構成する第1のサセプタ部分と、この第
1のサセプタ部分の内側に設けられ第1のサセプタ部分
に比べて熱膨脹率の大きい材料により構成される第2の
サセプタ部分とにより構成される本発明のサセプタは、
熱処理により温度が上昇した時に第2のサセプタ部分が
第1のサセプタ部分に比べてより膨脹するため、第2の
サセプタ部分が凸形状になる。このような熱膨脹による
変形が半導体基板の自重による変形を相殺することによ
り、熱処理の時に半導体基板を平面状に保持することが
可能となる。
体基板を保持する保持手段が半導体基板を水平に保持す
るサセプタを具備し、このサセプタは、その上に前記半
導体基板が搭載されている時に少なくとも熱処理温度に
おいて前記サセプタと前記半導体基板との界面が平面と
なるように構成されているため、半導体基板の内部に応
力が発生していない状態で熱処理を行うことができる。
これにより、半導体基板の内部に結晶欠陥が発生するこ
とを防止することができる。
基板を保持する保持手段が半導体基板を水平に保持する
サセプタを具備し、このサセプタは、弾性体であり、重
力に対して上方向に凸状の膜状体により構成されている
ため、このサセプタ上に半導体基板を載せた時に、半導
体基板の自重によりサセプタが下方向に変形して、半導
体基板を平面状に保持することができる。このため、半
導体基板の内部に応力が発生することを防止することが
でき、このように応力が低減された状態で熱処理を行う
ことにより、半導体基板中に結晶欠陥が発生することを
防止することができる。
基板の一表面上にこの半導体基板とに間に引っ張り応力
を発生させる膜状体を形成するため、この膜状体が形成
されている表面が凹状になるように半導体基板が変形す
る。このため、この膜状体が形成されている表面を重力
に対して下方に向けることにより、この膜状体による変
形が半導体基板の自重による変形を相殺して、半導体基
板が平面状となる。これにより、半導体基板中に応力が
発生することを防止され、このような状態で半導体基板
を保持して熱処理を行うことにより、半導体基板中に結
晶欠陥が発生することを防止することができる。
基板の一表面上にこの半導体基板とに間に圧縮応力を発
生させる膜状体を形成するため、この膜状体が形成され
ている表面が凸状になるように半導体基板が変形する。
このため、この膜状体が形成されている表面を重力に対
して上方に向けることにより、この膜状体による変形が
半導体基板の自重による変形を相殺して、半導体基板が
平面状となる。これにより、半導体基板中に応力が発生
することを防止され、このような状態で半導体基板を保
持して熱処理を行うことにより、半導体基板中に結晶欠
陥が発生することを防止することができる。
述の熱処理方法において、膜状体の形成により半導体基
板中に発生する応力と半導体基板の自重により発生する
応力とが等しくなるように膜状体の膜厚を設定するた
め、膜状体の形成による応力が自重による応力を完全に
相殺することができる。このため、半導体基板中に応力
が全く存在しない状態とすることができ、このような状
態で熱処理を行うことにより、結晶欠陥の発生を防止す
ることができる。
て図面を参照して説明する。図1は、本発明の第1の実
施の形態による熱処理装置の、半導体基板1を保持する
部分のみを示したものである。例えば筐体またはヒータ
等の熱処理装置を構成する他の部分は、例えば図6の
(a)に示すような構造のものを用いることができる。
図1の(a)は半導体基板1を載せる前の状態、図1の
(b)は半導体基板1を載せた状態を示している。
による熱処理装置は、ボート2に搭載されたサセプタと
して膜状体8を具備し、この膜状体8が上方に凸状に反
っていることが特徴である。また、図1の(b)に示す
ように、この膜状体8上に半導体基板1が載せられた時
には、その上に載せられた半導体基板1の重さにより圧
されて膜状体8は平面となる。膜状体8の反り量aは、
半導体基板1が水平になるように、以下のようにして調
整される。
体基板1の直径と厚さに依存するが、次式を用いて算出
することができる。 W=(3×(5+ν)×q×a4 )/(16×(E/(1−ν))×h3 ) …(2) ここで、νはポアソン比、qは単位面積あたりの荷重、
aは半導体基板の半径、hは半導体基板の厚さ、Eはヤ
ング率を示している。
基板の反りと半導体基板の直径との関係を示す。パラメ
ータとして、半導体基板の厚さを変化させている。この
図に示すように、例えば、半導体基板の直径が200m
mで半導体基板の厚さが725mmの場合に、反りWは
約25μmとなる。また、半導体基板の直径が300m
mで半導体基板の厚さが725mmの場合には、反りW
が約120μmとなる。
成し、直径を例えば300mmとし、厚さを例えば72
5μmとした場合、図1の(a)に示すように、膜状体
8のみをボート2上に載せた状態で、膜状体8が反り量
aとして120μmだけ上方に凸状に反るように、膜状
体8を形成する。
240μmの反りを有する型上に、例えばCVD(化学
気相成長)法により厚さ725μmのSi膜を形成する
ことにより構成することができる。このSi製の膜状体
8を上方に凸状となるようにボート2上に載せると、膜
状体8の自重により膜状体8の反りは120μmに減少
する。
うに、直径が例えば300mmで、厚さが例えば725
μmのSi基板1を載せた時には、Si基板1が自重に
より膜状体8を120μmだけ下方に押し下げるため、
このSi基板1の自重による反りと膜状体8の反り量a
とが相殺されて、Si基板1が平面となる。
きい応力が発生するが、膜状体8上の半導体基板1は反
りのない状態でほぼ水平に保持されるため、半導体基板
1の内部には応力はほとんど発生しない。このため、こ
のような状態で高温の熱処理を行った場合、スリップ等
の結晶欠陥は発生しない。
材料により、半導体基板1と同様の厚さを有する膜状体
8を構成したが、半導体基板1と異なる厚さを有する膜
状体8を構成することが可能である。例えば1450μ
m、すなわち半導体基板1の2倍の厚さを有する膜状体
8を用いた場合には、膜状体8をボート2上に載せた時
の膜状体8の反り量aを、前述の実施例の半分、すなわ
ち60μmとすることにより、膜状体8上に半導体基板
1を載せた時に、半導体基板1が平面となるようにする
ことができる。この場合には、半導体基板1を載せた時
の膜状体8の変形量が前述の実施例に比べて半分となる
ため、膜状体8に発生する応力も半減される。このた
め、膜状体8の内部に結晶欠陥が発生する可能性を低減
し、膜状体8の信頼性を向上することができる。
ばSi等の半導体基板1と同様の材料を必ずしも用いる
必要はなく、熱処理温度において剛性を有し半導体基板
を汚染しない物質であれば他の物質を用いることも可能
である。例えば、SiCは高温で剛性を有し、さらに、
Siに比べて剛性が大きいため、膜状体8の厚さを薄く
することができる。例えば、SiCを用いて直径300
mmの膜状体を構成する場合、Si基板1の自重による
120μmの反りを相殺するためには、362μmの膜
厚を必要とするが、これは、Siにより膜状体8を構成
する前述の第1の実施例に比べて約半分にすることがで
きる。
場合には、膜状体8の熱容量を小さくすることができる
ため、熱処理される半導体基板1の温度を高速に昇温ま
たは降温することができる。
えば弾性率等の特性に従って、膜状体8の厚さと反り量
aとを適宜設定することにより、膜状体8上に半導体基
板1を載せた時に半導体基板1が平面となるようにする
ことができる。
おいて均一である必要はなく、膜状体8は面内において
厚い部分と薄い部分とを有することも可能である。一般
に、膜状体8の膜厚の厚い部分は、熱容量が大きく、熱
輻射をより多く吸収する。このため、膜状体8の面内に
おいて膜厚を変化させることにより、熱処理が行われる
半導体基板1の面内において生じる温度分布を補正し
て、半導体基板1を面内において均一に加熱することが
可能となる。
の周辺にヒータ4が設置されている熱処理装置では、一
般に半導体基板1の周辺部分が加熱されやすい。このた
め、膜状体8の周辺部分の膜厚を厚くすることにより、
この部分の熱容量を増大させて、半導体基板1の周辺部
分の温度が急速に上昇しないようにすることができる。
一方、半導体基板1の上下面に対向するようにヒータが
設置される熱処理装置では、熱が半導体基板の周辺部分
から放出されるため、周辺部分は加熱されにくい。この
ため、膜状体8の周辺部分の膜厚を薄くすることによ
り、この部分の熱容量を減少させて、半導体基板1の周
辺部分の温度が上昇しやすいようにすることができる。
全面覆うように構成される必要はない。図3は、本発明
の第2の実施の形態による熱処理装置の膜状体8の上面
図を示している。この図3に示すように、膜状体8は、
空孔部を有するように、放射状(a)または同心状
(b)に膜状体部分を組み合わせて構成したり、螺旋状
に膜状体部分を構成することができる。この場合、すべ
ての膜状体部分を一体成形することも可能であるが、複
数の膜状体部分をそれぞれ形成した後に、これらの膜状
体部分を接着して、膜状体8を形成することも可能であ
る。
を変化させることにより、面内において弾性率を変化さ
せることができる。このようにして、半導体基板1を載
せた状態において、半導体基板1がより平面となるよう
に、膜状体8の面内において弾性率を適宜調整すること
が可能となる。
面内において膜厚を変化させることによっても行うこと
ができるが、一体成形により膜状体8を形成する場合に
は、面内において膜厚を変化させることは困難である。
これに対して、本実施の形態では、膜状体部分の形状を
変化させることにより、膜状体8の面内における膜厚を
均一にした状態で、弾性率を変化させることができる。
このように、各膜状体部分をそれぞれ一様の膜厚により
形成することができるため、半導体基板1が平面となる
ように微妙な調整を行うことができる膜状体8を簡単に
形成することができる。
8を形成する場合には、各部品ごとに膜厚を設定でき
る。このため、前述のように面内において膜厚を変化さ
せる場合にも、簡単に膜状体8を形成することができ
る。このようにして、半導体基板1がより平面状に保持
されるように、面内において弾性率を最適化することが
できる。さらに、膜状体8の膜厚を面内において簡単に
変化させることができるため、前述のように、膜厚を変
化させることにより、熱処理中に半導体基板1の面内に
おける温度分布がより均一となるようにすることができ
る。
に比べて、熱処理時に膜状体8により吸収される熱輻射
の量を低減することができるため、輻射エネルギーを効
率的に使用し、また、半導体基板1の温度を速やかに上
昇させることができる。
状体8を構成することにより、膜状体8の反り量または
形状等を容易に調整することが可能となる。さらに、膜
状体8上に半導体基板1を載せる時、および膜状体8か
ら半導体基板1を取り外す時に、本実施の形態では、膜
状体8に開口部が存在するため、例えば突き上げピン等
を用いて半導体基板1を簡単に着脱することができる。
8を複数の膜状体部分から構成する場合に、すべての膜
状体部分が同一の材料で構成される必要はない。第3の
実施の形態として、異なる物質から形成された膜状体部
分を組み合わせて膜状体8を構成する場合について、図
4を用いて説明する。図4の(a)および(b)は、膜
状体8の上面図、図4の(c)および(d)は、膜状体
8の側面図を示しており、同図(c)は膜状体8のみが
ボート2に載せられている場合、同図(d)は膜状体8
上に半導体基板1が載せられている場合を示している。
英等の熱膨脹率の小さい物質により形成されている環状
部8aと、例えばSiC等の熱膨脹率が環状部8aに使
用されている物質よりも大きい物質により形成されてい
る中央部8bとにより構成されている。ここで、環状部
8aは熱膨脹率が小さいため、熱処理温度においても膨
脹しない。しかし中央部8bは環状部8aに比べて熱膨
脹率が大きいため、例えば熱処理温度において膨脹す
る。しかし、中央部8bの外周が環状部8aにより規定
されているため、膨脹した中央部8bは、図4の(c)
に示すように凸状に反った形状となる。
に比べて熱膨脹率の大きい材料により形成する等、上面
側が下面側より膨脹するように膜状体8を構成すること
により、膜状体8が上方に凸状に反るようにすることが
できる。
体基板1の自重による反りとが相殺されるように、中央
部8bを構成する膜状体部分の材料、膜厚、形状等を適
宜設定することにより、図4の(d)に示すように、半
導体基板1を膜状体8上に載せた時に、半導体基板1が
水平となるようにすることができる。
の異なる材料により形成された例えば2つの部分から膜
状体8を構成することにより、膜状体8が、熱処理温度
において所望の反り量aを有するようにすることが特徴
である。このようにすることにより、常温において凸状
に反った膜状体8を形成する必要がなくなる。常温にお
いては、例えば平坦な形状を有する膜状体8を使用する
ことができるため、常温において反り形状を有する膜状
体8を形成する場合に比べて、膜状体8を容易に形成す
ることができる。また、膜状体8の保管等の扱いが容易
になる。
いる場合について説明したが、次に、第4の実施の形態
として、半導体基板1上に膜状体8を形成することによ
り、半導体基板の内部の応力を低減する方法について、
図5を用いて説明する。
例えば窒化膜等が設けられている状態を示す断面図であ
る。この図に示すように、半導体基板1の一方の表面上
に、例えばCVD法を用いて、例えばSi窒化膜9が形
成されている。この時、半導体基板1上にSi窒化膜9
が形成されることにより、図5の(a)に示すように、
半導体基板1はSi窒化膜9の形成されている面が凹状
となるように反った形状となる。このため、この窒化膜
9が形成されている面を下方に向けて半導体基板1をボ
ート2上に載せることにより、窒化膜9による引っ張り
応力と半導体基板1の自重による応力とを相殺し、図5
の(b)に示すように、半導体基板1を水平状態とする
ことができる。
り応力は大きくなる。これを利用して、半導体基板1の
自重により半導体基板1の内部に発生する応力を相殺す
るような応力が発生されるように、窒化膜9の膜厚を適
宜設定することもできる。例えば、半導体基板1の直径
が300mmで厚さが725μmの場合には、半導体基
板1の自重により半導体基板1の内部に発生する応力
は、約9×107 dyn/cm2 程度となり、この応力を相殺
するためには、Si窒化膜の厚さを約0.725μmと
する必要がある。
化膜9による応力とが相殺される時、半導体基板1とS
i窒化膜9との界面には大きい応力が局在するが、半導
体基板1の内部には応力がほとんど存在しない。このた
め、このような状態で熱処理を行うことにより、結晶欠
陥の発生を抑制することができる。
窒化膜9が形成されて半導体基板1が反っている状態で
は、半導体基板1の内部に引っ張り応力が発生している
が、高温状態ではないため、半導体基板1の内部に結晶
欠陥が発生することはない。
i窒化膜9の膜厚を面内において変化させることも可能
である。このように窒化膜9の膜厚を変化させることに
より、半導体基板1の面内において、応力の分布または
温度分布を調整することが可能となる。例えば、低圧C
VD装置を用いて、温度を850℃とし、圧力を0.5
Torrとし、ソースガスとしてSiH2 Cl2 を100sc
cmとNH3 を1000sccm導入し、直径200mmの半
導体基板1を3mmの間隔で並べて、Si窒化膜9を形
成した場合には、半導体基板1の周辺部分におけるSi
窒化膜の膜厚が、半導体基板1の中心部分の膜厚に比べ
て、約30%程度厚くなる。これにより、半導体基板1
の中心部分に比べて周辺部分における応力の補正をより
大きくすることができる。また、半導体基板1の自重に
より発生する応力の面内分布に応じて、窒化膜9の膜厚
を面内において適宜変化させることにより、半導体基板
1の内部の応力をより低減し、熱処理による結晶欠陥の
発生をより抑制することができる。
9を半導体基板1上に形成したが、半導体基板1上に形
成される膜状体9はこれに限らず、引っ張り応力または
圧縮応力を発生する物質であれば、他の物質により膜状
体9を構成することが可能である。ここで、圧縮応力が
発生する場合には、半導体基板1はこの膜状体9が形成
された面が凸状に反った形状をなるため、この面を上方
に向けてボート上に載せることにより、前述の引っ張り
応力の場合と同様の効果を得ることができる。このよう
な圧縮応力を発生する物質として、例えばSiO2 、多
結晶シリコン、SiC等を用いることが可能である。た
だし、SiO2 は、その形成方法により特性が変化す
る。また、SiCは、高温まで安定した特性を有するた
め、特に、高温の熱処理を行う場合には、SiCを用い
ることが望ましい。
板1の一方の表面に膜状体9を形成し、この膜状体9に
起因して発生する応力により半導体基板1の自重による
応力を相殺することが特徴である。このようにして、半
導体基板1の内部の応力を低減し、熱処理による結晶欠
陥の発生を抑制することができる。
および熱処理方法によれば、半導体基板の自重による応
力の発生を抑制することができるため、半導体基板を熱
処理する時に、半導体基板中に結晶欠陥が発生すること
を抑制することができる。
膜状体の構造を示す側面図。
導体基板の直径との関係を示す図。
膜状体の構造を示す上面図。
膜状体の構造を示す上面図および側面図。
を示す側面図。
導体基板の上面図。
生する応力と半導体基板の直径との関係を示す図。
域と半導体基板の直径との関係を示す図。
Claims (16)
- 【請求項1】 半導体基板を熱処理する時に前記半導体
基板を水平方向に保持する構造を有するサセプタにおい
て、このサセプタは、その上に前記半導体基板が搭載さ
れた状態で少なくとも熱処理温度において前記半導体基
板が平面となるように構成されていることを特徴とする
サセプタ。 - 【請求項2】 半導体基板を熱処理する時に前記半導体
基板を水平方向に保持する構造を有するサセプタにおい
て、このサセプタは、その上に前記半導体基板が搭載さ
れた状態で少なくとも熱処理温度において前記半導体基
板が平面となるように前記半導体基板の自重による変形
を防止する手段を有することを特徴とするサセプタ。 - 【請求項3】 半導体基板を熱処理する時に前記半導体
基板を水平方向に保持する構造を有するサセプタにおい
て、このサセプタは、その上に前記半導体基板が搭載さ
れた状態で少なくとも熱処理温度において前記半導体基
板の内部に応力が発生することを防止する手段を有する
ことを特徴とするサセプタ。 - 【請求項4】 半導体基板を熱処理する時に前記半導体
基板を水平方向に保持する構造を有するサセプタにおい
て、このサセプタは、その上に前記半導体基板が搭載さ
れた状態で少なくとも熱処理温度において前記半導体基
板が平面となるように半導体基板の中心部分を含む複数
箇所において半導体基板を支持する手段により構成され
ていることを特徴とするサセプタ。 - 【請求項5】 半導体基板を熱処理する時に前記半導体
基板を水平方向に保持する構造を有するサセプタにおい
て、このサセプタは、弾性体であり、重力に対して上方
向に凸状の膜状体により構成されていることを特徴とす
るサセプタ。 - 【請求項6】 前記サセプタは、前記サセプタの剛性と
厚さと直径とにより設定される前記サセプタの周辺部と
中心との高さの差を有する請求項5に記載のサセプタ。 - 【請求項7】 前記サセプタは、前記半導体基板と同様
の材料により形成されており、前記半導体基板より厚い
厚さを有する請求項5または6に記載のサセプタ。 - 【請求項8】 前記サセプタは、前記半導体基板より剛
性の強い材料により形成されている請求項5または6に
記載のサセプタ。 - 【請求項9】 前記サセプタは、その厚さが前記サセプ
タ面内において不均一である請求項5乃至8のいずれか
一項に記載のサセプタ。 - 【請求項10】 前記サセプタは、空孔部を有する請求
項5乃至9のいずれか一項に記載のサセプタ。 - 【請求項11】 前記サセプタは、複数のサセプタ部分
により構成される請求項5乃至10のいずれか一項に記
載のサセプタ。 - 【請求項12】 前記サセプタは、前記サセプタの外周
部分を構成する第1のサセプタ部分と、この第1のサセ
プタ部分の内側に設けられ前記第1のサセプタ部分に比
べて熱膨脹率の大きい材料により構成される第2のサセ
プタ部分とにより構成される請求項11に記載のサセプ
タ。 - 【請求項13】 半導体基板を保持する保持手段と、こ
の保持手段に搭載された半導体基板を加熱するためのヒ
ータとを具備する熱処理装置において、前記保持手段は
前記半導体基板を水平方向に保持する構造を有する請求
項1乃至12のいずれかに一項に記載のサセプタを具備
することを特徴とする熱処理装置。 - 【請求項14】 半導体基板の一表面上にこの半導体基
板とに間に引っ張り応力を発生させる膜状体を形成する
工程と、この膜状体が形成されている前記半導体基板の
表面を重力に対して下方に向けて前記半導体基板が水平
方向となるように前記半導体基板を保持して熱処理を行
う工程とを具備することを特徴とする熱処理方法。 - 【請求項15】 半導体基板の一表面上にこの半導体基
板とに間に圧縮応力を発生させる膜状体を形成する工程
と、この膜状体が形成されている前記半導体基板の表面
を重力に対して上方に向けて前記半導体基板が水平方向
となるように前記半導体基板を保持して熱処理を行う工
程とを具備することを特徴とする熱処理方法。 - 【請求項16】 前記膜状体の形成により前記半導体基
板中に発生する応力と前記半導体基板の自重により発生
する応力とが等しくなるように前記膜状体の膜厚を設定
する請求項14または15に記載の熱処理方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7218496A JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
DE19712556A DE19712556B4 (de) | 1996-03-27 | 1997-03-25 | Verfahren und Vorrichtung zur Wärmebehandlung eines Halbleiterwafers |
KR1019970010536A KR100241207B1 (ko) | 1996-03-27 | 1997-03-26 | 서셉터와 열처리장치 및 열처리방법 |
US08/829,700 US5893760A (en) | 1996-03-27 | 1997-03-26 | Method of heat treating a semiconductor wafer to reduce stress |
TW086105732A TW328631B (en) | 1996-03-27 | 1997-04-30 | Susceptor, apparatus of heat-treating semiconductor wafer, and method of heat-treating the same |
US09/240,669 US6188838B1 (en) | 1996-03-27 | 1999-02-02 | Apparatus for heat treating a semiconductor wafer to reduce stress |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7218496A JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006801A Division JP4105640B2 (ja) | 2004-01-14 | 2004-01-14 | 熱処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260470A true JPH09260470A (ja) | 1997-10-03 |
JP3586031B2 JP3586031B2 (ja) | 2004-11-10 |
Family
ID=13481886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7218496A Expired - Fee Related JP3586031B2 (ja) | 1996-03-27 | 1996-03-27 | サセプタおよび熱処理装置および熱処理方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5893760A (ja) |
JP (1) | JP3586031B2 (ja) |
KR (1) | KR100241207B1 (ja) |
DE (1) | DE19712556B4 (ja) |
TW (1) | TW328631B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2771084A1 (fr) * | 1997-11-20 | 1999-05-21 | Lg Electronics Inc | Une cassette de chargement pour substrat en verre |
WO2004030073A1 (ja) * | 2002-09-27 | 2004-04-08 | Hitachi Kokusai Electric Inc. | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
KR100496133B1 (ko) * | 2002-11-30 | 2005-06-17 | 주식회사 테라세미콘 | 반도체 제조장치 |
JP2006237625A (ja) * | 2002-09-27 | 2006-09-07 | Hitachi Kokusai Electric Inc | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
JP2007067334A (ja) * | 2005-09-02 | 2007-03-15 | Denso Corp | 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置 |
WO2011074436A1 (ja) * | 2009-12-17 | 2011-06-23 | 東京エレクトロン株式会社 | 基板及びその製造方法 |
WO2016093284A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6557419B1 (en) * | 1996-12-31 | 2003-05-06 | Honeywell International Inc. | Zero TCF thin film resonator |
US6156623A (en) | 1998-03-03 | 2000-12-05 | Advanced Technology Materials, Inc. | Stress control of thin films by mechanical deformation of wafer substrate |
US6608689B1 (en) | 1998-08-31 | 2003-08-19 | Therma-Wave, Inc. | Combination thin-film stress and thickness measurement device |
EP1089328A1 (en) | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
JP2001127041A (ja) * | 1999-10-26 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 基板のプラズマ処理装置およびプラズマ処理方法 |
US6271100B1 (en) | 2000-02-24 | 2001-08-07 | International Business Machines Corporation | Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield |
WO2001068322A1 (en) | 2000-03-15 | 2001-09-20 | Rodel Holdings, Inc. | Window portion with an adjusted rate of wear |
US6303905B1 (en) * | 2000-08-25 | 2001-10-16 | Bask Technologies Llc | Heating element construction for floor warming systems |
US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
DE60037188T2 (de) * | 2000-08-29 | 2008-10-02 | Qimonda Dresden Gmbh & Co. Ohg | Verfahren zum Betreiben eines Suszeptors für Halbleiterscheiben |
US6554907B2 (en) | 2001-01-02 | 2003-04-29 | Applied Materials, Inc. | Susceptor with internal support |
US6623563B2 (en) * | 2001-01-02 | 2003-09-23 | Applied Materials, Inc. | Susceptor with bi-metal effect |
US6429152B1 (en) * | 2001-06-21 | 2002-08-06 | United Microelectronics Corp. | Method of forming a thin film on a semiconductor wafer |
US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
KR20120045040A (ko) | 2002-12-20 | 2012-05-08 | 맷슨 테크날러지 캐나다 인코퍼레이티드 | 피가공물 지지 방법 |
US6884718B2 (en) * | 2003-03-18 | 2005-04-26 | Micron Technology, Inc. | Semiconductor manufacturing process and apparatus for modifying in-film stress of thin films, and product formed thereby |
US7283734B2 (en) | 2004-08-24 | 2007-10-16 | Fujitsu Limited | Rapid thermal processing apparatus and method of manufacture of semiconductor device |
US7410888B2 (en) * | 2004-12-30 | 2008-08-12 | Texas Instruments Incorporated | Method for manufacturing strained silicon |
US7184657B1 (en) * | 2005-09-17 | 2007-02-27 | Mattson Technology, Inc. | Enhanced rapid thermal processing apparatus and method |
JP5967859B2 (ja) * | 2006-11-15 | 2016-08-10 | マトソン テクノロジー、インコーポレイテッド | 熱処理中の被加工物を支持するシステムおよび方法 |
CN102089873A (zh) | 2008-05-16 | 2011-06-08 | 加拿大马特森技术有限公司 | 工件破损防止方法及设备 |
JP5881956B2 (ja) * | 2011-02-28 | 2016-03-09 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法およびウェーハホルダ |
US10316412B2 (en) | 2012-04-18 | 2019-06-11 | Veeco Instruments Inc. | Wafter carrier for chemical vapor deposition systems |
US10167571B2 (en) | 2013-03-15 | 2019-01-01 | Veeco Instruments Inc. | Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems |
US10062738B2 (en) * | 2013-11-27 | 2018-08-28 | The Regents Of The University Of Michigan | Devices combining thin film inorganic LEDs with organic LEDs and fabrication thereof |
KR102446726B1 (ko) * | 2015-09-11 | 2022-09-26 | 삼성전자주식회사 | 투명 플레이트 및 그를 포함하는 기판 처리 장치 |
DE102016111236A1 (de) * | 2016-06-20 | 2017-12-21 | Heraeus Noblelight Gmbh | Substrat-Trägerelement für eine Trägerhorde, sowie Trägerhorde und Vorrichtung mit dem Substrat-Trägerelement |
KR102015336B1 (ko) * | 2017-06-12 | 2019-08-28 | 삼성전자주식회사 | 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치 |
PL3422396T3 (pl) * | 2017-06-28 | 2021-12-13 | Meyer Burger (Germany) Gmbh | Urządzenie do transportu substratu, urządzenie do obróbki z płytą mieszczącą dostosowaną do nośnika substratu takiego urządzenia oraz sposób przetwarzania substratu za pomocą takiego urządzenia do transportu substratu oraz układ do obróbki |
CN110828365A (zh) * | 2019-11-19 | 2020-02-21 | 全球能源互联网研究院有限公司 | 退火组件及退火方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3861969A (en) * | 1970-03-31 | 1975-01-21 | Hitachi Ltd | Method for making III{14 V compound semiconductor devices |
US4537244A (en) * | 1982-05-25 | 1985-08-27 | Varian Associates, Inc. | Method for optimum conductive heat transfer with a thin flexible workpiece |
US4692836A (en) * | 1983-10-31 | 1987-09-08 | Toshiba Kikai Kabushiki Kaisha | Electrostatic chucks |
JPH084109B2 (ja) * | 1987-08-18 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH02257618A (ja) * | 1989-03-29 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP3073067B2 (ja) * | 1991-10-04 | 2000-08-07 | キヤノン株式会社 | X線露光用マスク及びその製造方法 |
DE4140387C2 (de) * | 1991-12-07 | 1998-10-15 | Inst Halbleiterphysik Gmbh | Vorrichtung und Verfahren zur verformungsfreien Bearbeitung von Halbleitermaterialscheiben in schnellen thermischen Prozessen |
JP3165938B2 (ja) * | 1993-06-24 | 2001-05-14 | 東京エレクトロン株式会社 | ガス処理装置 |
EP0669640A1 (en) * | 1994-02-25 | 1995-08-30 | Applied Materials, Inc. | Susceptor for deposition apparatus |
EP0699776B1 (en) * | 1994-06-09 | 1999-03-31 | Sumitomo Electric Industries, Limited | Wafer and method of producing a wafer |
IT1269247B (it) | 1994-08-05 | 1997-03-26 | Manfredini E Schianchi Srl | Metodo per l'agglomerazione in granuli di impasti atomizzati per impiego ceramico, in particolare per gres porcellanato, e prodotto relativo |
US5443649A (en) * | 1994-11-22 | 1995-08-22 | Sibley; Thomas | Silicon carbide carrier for wafer processing in vertical furnaces |
US5605574A (en) * | 1995-09-20 | 1997-02-25 | Kabushiki Kaisha Toshiba | Semiconductor wafer support apparatus and method |
US5584936A (en) * | 1995-12-14 | 1996-12-17 | Cvd, Incorporated | Susceptor for semiconductor wafer processing |
-
1996
- 1996-03-27 JP JP7218496A patent/JP3586031B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-25 DE DE19712556A patent/DE19712556B4/de not_active Expired - Fee Related
- 1997-03-26 KR KR1019970010536A patent/KR100241207B1/ko not_active IP Right Cessation
- 1997-03-26 US US08/829,700 patent/US5893760A/en not_active Expired - Fee Related
- 1997-04-30 TW TW086105732A patent/TW328631B/zh not_active IP Right Cessation
-
1999
- 1999-02-02 US US09/240,669 patent/US6188838B1/en not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2771084A1 (fr) * | 1997-11-20 | 1999-05-21 | Lg Electronics Inc | Une cassette de chargement pour substrat en verre |
US7667301B2 (en) | 2002-09-27 | 2010-02-23 | Hitachi Kokusai Electric Inc. | Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate |
JP4611229B2 (ja) * | 2002-09-27 | 2011-01-12 | 株式会社日立国際電気 | 基板支持体、基板処理装置、基板処理方法、基板の製造方法、及び半導体装置の製造方法 |
JP2006237625A (ja) * | 2002-09-27 | 2006-09-07 | Hitachi Kokusai Electric Inc | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
JP2009200503A (ja) * | 2002-09-27 | 2009-09-03 | Hitachi Kokusai Electric Inc | 熱処理方法、基板の製造方法及びsimox基板の製造方法。 |
WO2004030073A1 (ja) * | 2002-09-27 | 2004-04-08 | Hitachi Kokusai Electric Inc. | 熱処理装置、半導体装置の製造方法及び基板の製造方法 |
KR100496133B1 (ko) * | 2002-11-30 | 2005-06-17 | 주식회사 테라세미콘 | 반도체 제조장치 |
JP4652177B2 (ja) * | 2005-09-02 | 2011-03-16 | 株式会社デンソー | 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置 |
JP2007067334A (ja) * | 2005-09-02 | 2007-03-15 | Denso Corp | 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置 |
WO2011074436A1 (ja) * | 2009-12-17 | 2011-06-23 | 東京エレクトロン株式会社 | 基板及びその製造方法 |
WO2016093284A1 (ja) * | 2014-12-10 | 2016-06-16 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
KR20170094327A (ko) * | 2014-12-10 | 2017-08-17 | 가부시키가이샤 니콘 | 기판 겹침 장치 및 기판 겹침 방법 |
JPWO2016093284A1 (ja) * | 2014-12-10 | 2017-09-21 | 株式会社ニコン | 基板重ね合わせ装置および基板重ね合わせ方法 |
US10483212B2 (en) | 2014-12-10 | 2019-11-19 | Nikon Corporation | Apparatus for stacking substrates and method for the same |
US11211338B2 (en) | 2014-12-10 | 2021-12-28 | Nikon Corporation | Apparatus for stacking substrates and method for the same |
Also Published As
Publication number | Publication date |
---|---|
US6188838B1 (en) | 2001-02-13 |
DE19712556A1 (de) | 1997-11-06 |
KR100241207B1 (ko) | 2000-02-01 |
JP3586031B2 (ja) | 2004-11-10 |
DE19712556B4 (de) | 2004-07-08 |
US5893760A (en) | 1999-04-13 |
TW328631B (en) | 1998-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586031B2 (ja) | サセプタおよび熱処理装置および熱処理方法 | |
JP4759073B2 (ja) | 基板支持体、基板処理装置、基板処理方法および半導体装置の製造方法 | |
US20050092439A1 (en) | Low/high temperature substrate holder to reduce edge rolloff and backside damage | |
JP3197220B2 (ja) | 半導体ウエハ支持装置、半導体ウエハ支持方法およびそれに用いられるウエハ弾性支持体の製造方法 | |
US20060032848A1 (en) | Process and system for heating semiconductor substrates in a processing chamber containing a susceptor | |
JPH11176822A (ja) | 半導体処理装置 | |
TWI458033B (zh) | 基板處理裝置,半導體裝置之製造方法及頂板斷熱體 | |
US7022192B2 (en) | Semiconductor wafer susceptor | |
WO2002097872A1 (fr) | Procede de production d'une tranche de semi-conducteur et suscepteur utilise a cet effet | |
JP4003906B2 (ja) | シリコン単結晶半導体ウエハ加熱処理用治具及びこれを用いたシリコン単結晶半導体ウエハ加熱処理用装置 | |
US20040157183A1 (en) | Heating system, method for heating a deposition or oxidation reactor, and reactor including the heating system | |
JP4105640B2 (ja) | 熱処理方法 | |
JPH0758029A (ja) | サセプタ | |
JP2004104014A (ja) | 半導体装置の製造方法 | |
JP4404666B2 (ja) | 基板支持体、基板処理装置および半導体装置の製造方法 | |
US6091889A (en) | Rapid thermal processor for heating a substrate | |
US20220316090A1 (en) | Method for growing epitaxial layer on wafer | |
TWI851023B (zh) | 用於對矽片進行背封的方法和設備 | |
WO1998005061A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
JPH06275481A (ja) | シリコンウエハ | |
JP2004079845A (ja) | 基板処理装置 | |
JP3297267B2 (ja) | 熱処理用ウェハボート及びこれを用いた熱処理装置 | |
JPH1041235A (ja) | 半導体装置の製造装置 | |
JPS58212125A (ja) | 熱処理用治具 | |
JP2004111715A (ja) | 基板処理装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |