CN1540602A - 具有薄膜晶体管的平板显示器 - Google Patents

具有薄膜晶体管的平板显示器 Download PDF

Info

Publication number
CN1540602A
CN1540602A CNA2004100032831A CN200410003283A CN1540602A CN 1540602 A CN1540602 A CN 1540602A CN A2004100032831 A CNA2004100032831 A CN A2004100032831A CN 200410003283 A CN200410003283 A CN 200410003283A CN 1540602 A CN1540602 A CN 1540602A
Authority
CN
China
Prior art keywords
tft
channel region
thin film
film transistor
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100032831A
Other languages
English (en)
Other versions
CN100419816C (zh
Inventor
���ڱ�
具在本
朴志容
朴惠香
李基龙
李乙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030026007A external-priority patent/KR100573108B1/ko
Priority claimed from KR1020030026004A external-priority patent/KR100553744B1/ko
Priority claimed from KR1020030027992A external-priority patent/KR20040094058A/ko
Priority claimed from KR10-2003-0038826A external-priority patent/KR100521275B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1540602A publication Critical patent/CN1540602A/zh
Application granted granted Critical
Publication of CN100419816C publication Critical patent/CN100419816C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种平板显示器。此平板显示器包括发光器件以及二个或更多个具有带沟道区的半导体有源层的薄膜晶体管(TFT)，其中，各个TFT的沟道区的厚度彼此不同。于是，能够保持开关TFT的更高的开关性质，能够满足驱动TFT的更为均匀的亮度，并能够满足白色平衡而无须改变TFT有源层的尺寸。

Description

具有薄膜晶体管的平板显示器
本申请要求2003年4月24日在韩国知识产权局提交的韩国专利申请No.2003-26004、2003年4月24日在韩国知识产权局提交的韩国专利申请No.2003-26007、2003年5月1日在韩国知识产权局提交的韩国专利申请No.2003-27992、以及2003年6月16日在韩国知识产权局提交的韩国专利申请No.2003-38826的优先权，这些公开的整个内容在此处被列为参考。
技术领域
本发明涉及到包括薄膜晶体管(TFT)的有源矩阵型平板显示器，更确切地说是涉及到包括TFT的平板显示器，此TFT具有多晶硅作为有源层，且各个TFT中有源层的沟道区具有彼此不同的厚度和不同尺寸的晶粒。
背景技术
诸如液晶显示器件、有机电致发光显示器件、或无机电致发光显示器件之类的平板显示器件中的薄膜晶体管(TFT)，被用作开关器件来控制象素的工作，并被用作驱动器件来驱动象素，或被用作互补金属氧化物半导体(CMOS)TFT。
TFT包括具有掺有高浓度杂质的漏区和源区以及形成在漏区与源区之间的沟道区的半导体有源层。栅绝缘层被形成在半导体有源层上的，且栅电极被形成在位于有源层沟道区上部上的栅绝缘层上。根据硅的晶化状态，半导体有源层可以被分类为非晶硅或多晶硅。
采用非晶硅的TFT的优点在于能够在低温下进行淀积，但其缺点在于TFT的电学性质和可靠性变坏，且难以制造较大面积的显示器件。于是，新近通常仅仅采用多晶硅。多晶硅具有几十到几百cm2/Vs的较高迁移率以及低的高频工作性质和泄漏电流值。多晶硅因而适合用于高分辨率的较大面积的平板显示器。
另一方面，有机电致发光器件在阳极电极与阴极电极之间具有由有机材料组成的发光层。在有机电致发光器件中，当正电压和负电压被分别施加到各电极时，从阳极电极注入的空穴通过空穴输运层被移动到发光层，且电子通过电子输运层从阴极电极被注入到发光层中。空穴和电子在发光层上被复合，从而产生激子。激子从激发态被改变到基态，引起发光层中的荧光分子辐射以形成图象。在全色电致发光显示器中，辐射红色(R)、绿色(G)、蓝色(B)的象素被排列在电致发光器件上，以实现全色。
但在上述有机电致发光器件中，R、G、B发光层的发光效率彼此不同。当施加相同的电流时，根据发光效率，某种颜色的发光亮度低，而某种颜色的发光亮度高。因此，难以获得恰当的颜色平衡和/或白色平衡。例如，G发光层的发光效率3-6倍高于R发光层和B发光层的发光效率，因此，为了保持白色平衡，更多的电流要施加到R和B发光层。
为了保持白色平衡，日本专利公开No.Hei 5-107561公开了一种通过驱动线将不同的电压，亦即不同的Vdd数值，馈送到各个象素的方法。
而且，日本专利公开No.2001-109399公开了一种借助于控制驱动TFT的尺寸来得到白色平衡的方法。亦即，当驱动TFT的沟道区的沟道宽度为W，且沟道的长度为L时，R、G、B象素的W/L比率被设定为不同，以便控制R、G、B电致发光器件中流动的电流量。
日本专利公开No.2001-290441公开了一种借助于形成尺寸不同的象素来获得白色平衡的方法。亦即，为了获得白色平衡和长寿命，在R、G、B的发光区中，使发光效率最高的G发光区的发光面积最小。借助于制作面积不同的阳极电极，能够实现发光面积的差异。
除了上述各种方法之外，借助于使通过数据线施加到R、G、B象素的电压不同来控制电流量的方法，也可以被用来控制亮度。
但上述各种方法未曾考虑采用多晶硅的平板显示器的TFT中的晶化结构。亦即，根据晶化方法的不同，TFT有源层的晶粒可以具有各种形状和尺寸，且根据晶粒的形状和尺寸，电流迁移率可以不同。因而无法用上述各种方法来获得白色平衡。
而且，在有机电致发光器件中，当有机电致发光器件子象素中流动的电流量超过一定限度时，单位面积的亮度大幅度增加，有机电致发光器件的使用寿命因而缩短。因此，为了保持器件的寿命，应该将最佳的电流施加到子象素。
另一方面，在有源矩阵型有机电致发光显示器件中，要求具有高分辨率的平板。但用高功能多晶硅制作的上述TFT在此情况下引起一些问题。
亦即，在诸如有源矩阵型有机电致发光显示器件之类的有源矩阵型平板显示器件中，开关TFT和驱动TFT由多晶硅制成。或者，电路单元TFT和象素单元TFT，特别是驱动TFT，由多晶硅制成，于是，驱动TFT和开关TFT，或电路单元TFT，具有相同的电流迁移率。因此，开关TFT或电路单元TFT的开关性质和驱动TFT的低的电流驱动性质无法同时满足。亦即，当高分辨率显示器件的驱动TFT和开关TFT或电路单元TFT用具有较大电流迁移率的多晶硅制造时，可得到开关TFT或电路单元TFT的高的开关性质。但由于通过驱动TFT流向电致发光(EL)器件的电流增大，亮度变得太大，于是，单位面积的电流密度增大，EL器件的寿命缩短。
另一方面，当显示器件的开关TFT或电路单元TFT和驱动TFT用电流迁移率低的非晶硅制造时，TFT应该被制造成使驱动TFT使用小电流而开关TFT或电路单元TFT使用大电流。
为了解决上述问题，提供了用来限制流过驱动TFT的电流的各种方法，例如借助于降低驱动TFT的长度对宽度的比率(W/L)来增大沟道区的电阻的方法以及借助于在驱动TFT的源/漏区上形成轻掺杂区域来增大电阻的方法。
然而，在借助于增大长度来降低W/L的方法中，在沟道区上形成了条形并减小了准分子激光退火(ELA)方法的晶化工艺中的光圈面积。借助于减小宽度来降低W/L的方法受到光刻工艺设计规则的限制，且难以确保TFT的可靠性。而且，借助于形成轻掺杂区域来增大电阻的方法要求额外的掺杂工艺。
在美国专利No.6337232中，公开了一种借助于减小沟道区总厚度来提高TFT性质的方法。
采用CMOS TFT的电路，被用来驱动有源矩阵液晶显示器件、有机电致发光器件、以及图象传感器。但CMOS TFT中P型TFT和N型TFT的阈值电压绝对值是不同的。因而CMOS TFT不适合用来驱动此电路。
例如，若N型TFT的阈值电压为2V，P型TFT的阈值电压为-4V。因此，低的驱动电压不能使阈值电压绝对值较大的P型TFT恰当地工作。亦即，P型TFT仅仅以诸如寄存器之类的无源器件的形式工作。驱动电压因而应该高得足以使P型TFT成为有源器件。
特别是在栅电极由诸如铝之类的功函数小于5eV的材料制成的情况下，栅电极功函数与本征硅半导体功函数之间的差异被降低高达-0.6eV。因此，P型TFT的阈值电压被偏移成负(-)值，而N型TFT的阈值电压接近于0。亦即，可能使N型TFT成为开通状态。
在上述情况下，希望使N沟道TFT的阈值电压绝对值大致等于P型沟道TFT的阈值电压绝对值。在常规单晶半导体集成电路技术的情况下，用典型小于每立方厘米1018原子的浓度非常低的N或P型杂质掺杂来控制阈值电压。利用每立方厘米1015-1018原子的杂质掺杂，能够以0.1V或更小的精度控制阈值电压。
但在采用非单晶半导体的情况下，即使掺入每立方厘米1018原子或以下的杂质，也很难观察到阈值电压的偏移。而且，若杂质浓度超过1018，则由于多晶硅中通常具有大量缺陷，阈值电压急剧变化，导电性变成p型或n型。由于缺陷密度为每立方厘米1018原子，掺入的杂质被这些缺陷捕获而无法被激发。而且，若杂质浓度变得大于缺陷密度，则过量的杂质被激发，从而使导电类型改变成p型或n型。
为了解决上述问题，美国专利No.6492268、No.6124603、No.5615935公开了一种使P型TFT的沟道长度小于N型TFT的沟道长度的制造方法。但根据上述方法，沟道长度要变化，从而使制造工艺复杂化。在日本专利公开No.2001-109399中，公开了用来降低驱动TFT的长度对宽度的比率的方法。
发明内容
本发明提供了一种平板显示器，其中，驱动薄膜晶体管(TFT)的开态电流被降低，同时施加在其上的驱动电压保持恒定，无须改变TFT有源层的尺寸。
本发明还提供了一种平板显示器，该显示器能够保持开关TFT的高开关性质，由驱动TFT来满足均匀的亮度，并保持发光器件的使用寿命。
本发明还提供了一种平板显示器，它能够根据各个驱动TFT有源层的厚度与晶粒尺寸之间的差异来获得白色平衡。
本发明还提供了一种平板显示器，它能够以相同的TFT驱动电压来保持白色平衡，而无须改变驱动TFT有源层的尺寸。
本发明还借助于将最佳的电流馈送到各个子象素而提供了一种亮度和寿命适当的平板显示器。
本发明还提供了一种平板显示器，它包括具有高性能值的TFT而无须改变TFT有源层的尺寸。
本发明还提供了一种平板显示器，它包括互补金属氧化物半导体(CMOS)TFT，其中，当沟道区被晶化时，借助于控制晶粒的尺寸，可以减小P型TFT与N型TFT阈值之间的差异，且此CMOS TFT具有高的电流迁移率。
根据本发明的一种情况，提供了一种平板显示器件，它包含发光器件以及包括具有沟道区的半导体有源层的至少二个或以上薄膜晶体管。此外，各个薄膜晶体管沟道区的厚度彼此不同。
附图说明
借助于参照附图详细地描述其示例性实施方案，本发明的上述和其它的特点和优点将变得更为明显。
图1是根据本发明一个实施方案的有源矩阵型电致发光显示器中薄膜晶体管(TFT)的有源层结构的平面图；
图2是开关TFT的第一有源层和驱动TFT的第二有源层的晶化结构的平面图；
图3是开关TFT的第一有源层和驱动TFT的第二有源层的不同厚度沿图2中I-I线方向的剖面图；
图4是晶粒尺寸与电流迁移率之间的关系曲线；
图5是在准分子激光退火(ELA)方法中能量密度与晶粒尺寸之间的关系曲线；
图6是图1中一个子象素的局部放大图；
图7是图6中单元象素的等效电路图；
图8是沿图6中II-II线方向的剖面图；
图9是沿图6中III-III线方向的剖面图；
图10是红色(R)、绿色(G)、蓝色(B)子象素上第二有源层的晶化结构的平面图；
图11是沿图10中IV-IV线方向的剖面图，示出了R、G、B颜色子象素中各个驱动TFT的第二有源层的不同厚度；
图12是根据本发明另一实施方案的有源矩阵型电致发光显示器的平面图；
图13是电路单元TFT和象素单元TFT中有源层晶化结构的平面图；
图14是沿图13中V-V线方向的剖面图，示出了电路单元TFT与象素单元TFT中有源层的不同厚度；
图15A、15B、15C、15D、15E、15F、15G、15H、15I说明了根据本发明另一实施方案制造互补金属氧化物半导体(CMOS)TFT的工艺；而
图16A、16B、16C说明了根据本发明再一实施方案制造CMOS TFT的工艺。
具体实施方式
图1是根据本发明一个实施方案的有源矩阵型有机电致发光显示器中薄膜晶体管(TFT)的有源层结构的平面图。在图1中，红色(R)、绿色(G)、蓝色(B)子象素沿纵向方向(图1中的上下方向)被重复排列在有机电致发光显示器的象素中。但要理解的是，象素的排列不局限于上述结构，且各个颜色的子象素可以被排列成诸如镶嵌图形或网格型图形之类的各种图形来构成象素。而且，单色平板显示器能够被用来代替图1所示的全色平板显示器。
在有机电致发光显示器中，多个栅线51沿横向方向(图1中的左右方向)被排列，而多个数据线52沿纵向方向被排列。而且，用来馈送驱动电压(Vdd)的驱动线53沿纵向方向被排列。栅线51、数据线52、以及驱动线53被排列成环绕一个子象素。
在上述构造中，各个R、G、B象素的子象素可以包括诸如开关TFT和驱动TFT的至少二个TFT。开关TFT根据栅线51的信号，将数据信号传送到发光器件，以便控制发光器件的工作。驱动TFT对发光器件进行驱动，致使预定的电流根据数据信号而流到发光器件。TFT的数目和TFT的安排，例如开关TFT和驱动TFT的安排，可以根据显示器件的性质和显示器件的驱动方法而被改变。
如图2所示，开关TFT 10和驱动TFT 20分别包括第一有源层11和第二有源层21，例如，各个半导体有源层以及有源层11和21分别包括下面要更详细地描述的沟道区C1和C2。沟道区是沿电流流动方向位于第一有源层11和第二有源层21的中央位置上的一些区域。
如图1所示，在形成R、G、B象素的子象素中，包括在开关TFT 10中的第一有源层11和包括在驱动TFT 20中的第二有源层21，能够由彼此不同的厚度形成。第一有源层11和第二有源层21能够被共同形成而不管R、G、B象素。然而，虽然图中未示出，但借助于使形成驱动TFT 20的第二有源层21的晶化结构不同，能够保持白色平衡。
根据本发明的一个实施方案，可以用多晶硅薄膜来形成第一有源层11和第二有源层21。由多晶硅薄膜制作的第一有源层11和第二有源层21，可以由沟道区中不同的厚度形成。在本发明的一个实施方案中，在第一有源层11和第二有源层21中，要求较大电流迁移率的TFT的有源层可以被形成为具有较薄的沟道区。第一有源层11和第二有源层21中央部分上的沟道区可以具有不同的厚度。但第一和第二有源层的总厚度由于上述结构设计中的复杂性而可以彼此不同。
TFT有源层沟道区厚度的改变可以引起TFT性质的改变。当有源层上沟道区的厚度比较薄时，电流迁移率可以在沟道区上增大，因而可以得到改进了的TFT性质。因此，当要求较大电流迁移率数值的TFT有源层上的沟道区的厚度被制作得薄时，能够得到改进了的TFT性质。因此，开关TFT 10上的第一有源层11的厚度被制作得比驱动TFT 20的第二有源层21的厚度更薄。在非晶硅以及多晶硅中能够获得改进了的TFT性质。
另一方面，借助于将开关TFT 10的第一有源层11和驱动TFT 20的第二有源层21的沟道区形成为具有彼此不同的厚度，当非晶硅被晶化成多晶硅时，能够使各个晶粒的尺寸不同。因此，能够使电流迁移率不同。可能不需要用来控制晶粒尺寸的额外工艺，且即使用ELA方法在晶化工艺中激光被同时辐照到二个有源层，也能够得到晶粒尺寸不同的有源层。
因此，有源层的尺寸，例如有源层的平面面积，是相同的，且借助于降低从驱动TFT传输到发光器件的电流，可以实现更高的分辨率。
在有机电致发光显示器件中，为了制作适合于更高分辨率，特别是适合于小尺寸的高分辨率的TFT，可以提高开关TFT的开态电流，并可以降低驱动TFT的开态电流。在本发明的一个实施方案中，借助于将各个TFT有源层形成为具有彼此不同的厚度，能够实现不同的开态电流。亦即，借助于控制各个TFT上有源层沟道区的厚度，增大了开关TFT的开态电流，并降低了驱动TFT的开态电流。
开关TFT有源层沟道区的厚度和驱动TFT有源层沟道区的厚度能够由各个沟道区上的电流迁移率决定。当有源层沟道区上的电流迁移率大时，开态电流也大，而当沟道区上的电流迁移率小时，开态电流也小。因此，为了借助于降低驱动TFT的开态电流而实现更高的分辨率，有源层沟道区的厚度应该被控制成使驱动TFT有源层沟道区上的电流迁移率小于开关TFT有源层沟道区上的电流迁移率。
因此，如图3所示，当开关TFT的第一有源层11的厚度(d1)小于驱动TFT的第二有源层21的厚度(d2)时，开关TFT沟道区上的电流迁移率增大，而驱动TFT沟道区上的电流迁移率相对减小。可以在用非晶硅形成的有源层上进行上述操作。根据本发明的一个实施方案，在图3中对第一和第二有源层11和21的总厚度进行了控制，但可以仅仅控制沟道区的厚度。
对各个有源层沟道区厚度的控制，可以影响根据硅薄膜晶化的晶粒的尺寸。亦即，当用激光对非晶硅进行晶化时，根据硅薄膜的厚度，使施加到非晶硅的能量密度不同。因此，多晶硅薄膜的晶粒尺寸不同，从而使沟道区的电流迁移率不同。
图2是采用多晶硅薄膜的不同晶化结构的开关TFT的第一有源层和驱动TFT的第二有源层21的图。借助于用准分子激光退火(ELA)方法对非晶硅薄膜进行晶化，来形成多晶硅薄膜。前述的图3是沿图2中I-I线方向的剖面图。
如图4所示，晶粒尺寸越大，电流迁移率也越大，几乎形成直线关系。
因此，在图2所示的本发明实施方案中，要求较大电流迁移率的开关TFT有源层沟道区上的晶粒的尺寸，大于要求较小电流迁移率的驱动TFT有源层沟道区上的晶粒的尺寸。因此，能够降低驱动TFT的开态电流数值。
亦即，如图2所示，开关TFT的第一有源层11被形成在晶粒较大的第一晶化结构61上，而驱动TFT的第二有源层21被形成在晶粒较小的第二晶化结构62上。能够使各个有源层沟道区上的晶化结构彼此不同。
如图3所示，借助于使各个有源层的厚度彼此不同，能够得到晶粒尺寸的差别。亦即，其上形成开关TFT的第一有源层11的具有第一晶化结构61的硅薄膜的厚度d1，被形成为比其上形成驱动TFT的第二有源层21的具有第二晶化结构62的硅薄膜的厚度d2更薄。
当硅薄膜的厚度变得更薄时，施加到非晶硅的能量密度变得更高，从而能够得到更大的晶粒，其关系示于图5。图5是在用ELA方法对约为500的非晶硅薄膜进行晶化的工艺中晶粒尺寸根据辐照激光能量密度的差异图。当非晶硅薄膜接受过高的能量密度时，硅薄膜可能被完全熔化，晶粒尺寸因而可能变得更小。因此，其上形成要求较大晶粒尺寸的开关TFT有源层11的第一晶化结构61的硅薄膜最好不要制作得过于薄。
因此，其上要形成开关TFT的第一有源层11的硅薄膜的厚度d1可以被形成为大约300-约800，而其上要形成驱动TFT的第二有源层21的硅薄膜的厚度d2可以被形成为大约500-约1500。可以执行光刻工艺来使各个硅薄膜的厚度不同。在光刻方法中，借助于控制其上要形成开关TFT的第一有源层的区域以及其上要形成驱动TFT的第二有源层的区域的光掩模的光透射，来控制图形化的非晶硅薄膜的厚度。
其上要形成开关TFT的第一有源层11的硅薄膜的厚度d1，被形成为比其上要形成驱动TFT的第二有源层21的硅薄膜的厚度d2更薄。这增大了晶粒的尺寸，致使开关TFT第一有源层11沟道区上的电流迁移率大于驱动TFT第二有源层21沟道区上的电流迁移率。因此，能够降低驱动TFT的开态电流，从而实现高的分辨率。而且，根据本发明的一个实施方案，利用厚度差异，用同一激光辐照能够使晶粒的尺寸不同，从而简化TFT的制造工艺。
具有开关TFT和驱动TFT的有机电致发光显示器件的子象素，可以具有图6-9所示的结构。
图6是图1中各个子象素中的一个子象素的局部放大平面图，而图7是图6所示子象素的等效电路图。
参照图7，根据本发明一个实施方案的有源矩阵型有机电致发光显示器的各个子象素，包括诸如用来开关的开关TFT 10和用来驱动的驱动TFT 20之类的二个TFT、电容器30、以及电致发光(EL)器件40。TFT的数目和电容器的数目不局限于此，根据所需器件的设计，能够包括更多的TFT和电容器。
开关TFT 10由施加到栅线51的扫描信号操作，以便传送施加到数据线52的数据信号。驱动TFT 20根据通过开关TFT 10传送的数据信号亦即栅与源之间的电压差而控制流入到EL器件40的电流。电容器30在一帧单元内储存通过开关TFT 10传送的数据信号。
具有图6、8、9所示结构的有机电致发光显示器件被制作来实现上述电路。如图6、8、9所示，缓冲层2被形成在玻璃制成的绝缘衬底1上，且开关TFT 10、驱动TFT 20、电容器30、以及EL器件40被排列在缓冲层2上。
开关TFT 10包括连接到栅线51的用来施TFT开通/关断信号的栅电极13、形成在栅电极13上且连接到数据线52用来将数据信号施加到第一有源层的源电极14、以及连接开关TFT 10与电容器30以便将电源施加到电容器30的漏电极15。栅绝缘层3被排列在第一有源层11和栅电极13之间。
用于充电的电容器30被置于开关TFT 10与驱动TFT 20之间，用来在一帧单位内储存对驱动TFT 20进行驱动所需的驱动电压。如图6和8所示，电容器30可以包括连接到开关TFT 10的漏电极15的第一电极31、被形成重叠在第一电极31上部上且连接到通过其施加电源的驱动线53的第二电极32、以及形成在第一电极31与第二电极32之间用作介电物质的层间介质层4。要理解的是，电容器30的结构不局限于上述结构。例如，栅绝缘层可以被用作介质层。
如图6和9所示，驱动TFT 20包括连接到电容器30的第一电极31用来施TFT开通/关断信号的栅电极23、形成在栅电极23上部上且连接到驱动线53用来将公共参考电压馈送到第二有源层21的源电极24、以及连接驱动TFT 20与EL器件40用来将驱动电压施加到EL器件40的漏电极25。栅绝缘层3被排列在第二有源层21与栅电极23之间。此处，驱动TFT 20的有源层21的沟道区具有与开关TFT 10的第一有源层11的沟道区不同的晶化结构，例如，不同的晶粒尺寸。
如图8和9所示，开关TFT的第一有源层11的厚度d1被形成为比驱动TFT的第二有源层21的厚度d2更薄。因此，借助于用ELA方法同时辐照激光，第一有源层11的晶粒的尺寸被形成为大于第二有源层21的晶粒的尺寸。
借助于根据电流的流动而发射红色、绿色、以及蓝色的光，EL器件40显示预定的图象。如图6和9所示，EL器件40包括连接到驱动TFT 20的漏电极25用来从漏电极25接收正电源的阳极电极41、排列成覆盖整个象素的用来馈送负电源的阴极电极43、以及排列在阳极电极41与阴极电极43之间的用来发光的有机发光层42。绝缘钝化层5可以由二氧化硅制成，而绝缘整平层6可以由丙烯酸或聚酰亚胺制成。
根据本发明实施方案的有机电致发光显示器的上述层状结构不局限于此，本发明可以被应用于不同于上述的结构。根据本发明实施方案的具有上述结构的有机电致发光显示器可以如下制造。如图8和9的示例性实施方案所示，缓冲层2被形成在玻璃材料的绝缘衬底上。可以用二氧化硅来形成缓冲层2，并可以用等离子体增强化学气相淀积(PECVD)方法、常压化学气相淀积(APCVD)方法、低压化学气相淀积(LPCVD)方法、或电子回旋共振(ECR)方法，来淀积缓冲层2。而且，缓冲层2能够被淀积成厚度约为3000。
非晶硅薄膜被淀积在缓冲层2的上部上，并在硅薄膜上执行光刻工艺，致使其上要形成开关TFT 10的第一有源层11的区域的厚度d1约为300-约800，而其上要形成驱动TFT 20的第二有源层21的区域的厚度d2约为500-约1500。借助于使光掩模的光透射不同，能够用一次曝光工艺产生厚度的差异。亦即，在其上要形成开关TFT 10的第一有源层11以及驱动TFT的第二有源层21的区域上涂敷光抗蚀剂之后，用光透射彼此不同的掩模对光抗蚀剂进行曝光、显影、以及腐蚀。
可以用各种方式将如上所述形成的非晶硅薄膜晶化成多晶硅薄膜。施加到其上要形成驱动TFT 20的第二有源层21的区域的能量密度与施加到其上要形成开关TFT 10的第一有源层11的区域的能量密度，可以彼此不同，从而增大第一有源层区域上的晶粒的尺寸。
如图1所示，在形成不同的晶化结构之后，开关TFT 10的第一有源层11和驱动TFT 20的第二有源层21被图形化。可以与在非晶硅薄膜上产生厚度差异的工艺同时执行有源层的图形化工艺，或在淀积栅绝缘层和栅电极之后来执行有源层的图形化工艺。
在执行有源层的图形化工艺之后，在PECVD、APCVD、LPCVD、或ECR方法中，栅绝缘层被淀积在图形化层上，并用MoW或Al/Cu形成导电层，再对导电层进行图形化，从而形成栅电极。可以按各种顺序和方法来对有源层、栅绝缘层、以及栅电极进行图形化。
在对有源层、栅绝缘层、以及栅电极进行图形化之后，在源和漏区上进行N型或P型杂质掺杂。如图8和9所示，在完成此掺杂工艺之后，形成层间介质层4，源电极14和24以及漏电极15和25通过接触孔被连接到有源层11和21，并形成钝化层5。这些层可以根据器件的设计而采用各种结构。
可以按各种方式来形成连接到驱动TFT 20的EL器件40，例如，可以将连接到驱动TFT 20的漏电极25的阳极电极41用氧化铟锡(ITO)形成和图形化在钝化层5上，且整平层6可以被形成在阳极电极41上。
在借助于对整平层6进行图形化而暴露阳极电极41之后，在其上形成有机层42。此处，有机层42可以采用低分子有机层或高分子有机层。在采用低分子有机层的情况下，借助于层叠在单个结构或组合结构中，可以形成空穴注入层、空穴输运层、有机发光层、电子输运层、以及电子注入层。而且，能够采用诸如酞花菁铜(CuPc)、N，N-二(萘-1-基)-N，N’-二苯基联苯胺(NPB)、以及三-8-羟基喹啉铝(Alq3)之类的各种有机材料。用真空蒸发方法来形成低分子有机层。
高分子有机层可以包括空穴输运层和发光层。此处，在丝网印刷方法中或在喷墨印刷方法中，用聚(3，4)-乙烯二羟基噻吩(PEDOT)来形成空穴输运层，用诸如聚亚苯基亚乙烯基(PPV)基材料或聚芴基材料之类的高分子有机材料来形成发光层。
在形成有机层之后，阴极电极43可以用Al/Ca整个地淀积或图形化。阴极电极43的上部被玻璃或金属帽密封。此处，当有机电致发光显示器件是正面发光型时，阴极电极43可以被形成为透明电极。
根据本发明的另一实施方案，可以使包括在驱动TFT 20中的第二有源层的沟道区厚度不同于图1中的子象素。沟道区的厚度可以根据颜色而不同。亦即，形成R象素的驱动TFT沟道区的厚度、形成G象素的驱动TFT沟道区的厚度、以及形成B象素的驱动TFT沟道区的厚度，彼此不同。此外，若子象素除了R、G、B之外还包括另一颜色，则此颜色的厚度也可以不同于其它颜色。
根据本发明再一个实施方案，用多晶硅薄膜来形成子象素中驱动TFT的第二有源层21r、21 g、21b，其中，R、G、B颜色象素中各个沟道区的厚度不同。此处，第二有源层21r、21g、21b中央区域上的沟道区的厚度彼此不同就够了。但由于设计的复杂性，第二有源层的总厚度可以彼此不同。
由于用作驱动TFT的第二有源层的沟道区的厚度对于R、G、B颜色的象素是不同的，故有源层的总尺寸，亦即有源层的面积是相同的，因而能够用相同的驱动电压保持白色平衡。
如上所述，在有机电致发光器件中，由于R、G、B子象素发光层的发光效率彼此不同，故亮度变得彼此不同。因此，相对于相同的电压，白色平衡变得不同。表1示出了为了满足发光效率和白色平衡而应该流到通常用于有机电致发光器件中的R、G、B有机发光层的电流。
  红色   绿色  蓝色
效率(Cd/A)   6.72   23.37  4.21
象素电流(μA)   0.276   0.079  0.230
象素电流比率   3.5   1  2.9
如表1所示，满足白色平衡的绿色子象素的电流值最小，而满足白色平衡的红色子象素的电流值最大。
借助于使向发光器件馈送电流的驱动TFT有源层上的沟道区厚度彼此不同，能够补偿各个电流的差别。
当TFT有源层沟道区的厚度变得彼此不同时，可以改变TFT的特性。当有源层上的沟道区厚度比较薄时，可以减小沟道区上的电流迁移率，从而能够得到优异的TFT。因此，当要求较大电流迁移率的TFT有源层上沟道区的厚度被形成为薄时，能够得到优异的TFT特性。在非晶硅以及多晶硅中，能够显现获得优异TFT特性的效果。
如图10所示，第二有源层21r、21g、21b的沟道区厚度能够被控制成反比于子象素上流动的电流。亦即如上所述，R子象素的第二有源层21r的厚度被形成为比较薄，而要求最小电流的G子象素的第二有源层21g的厚度被形成为比较厚。因此，第二有源层的厚度按G、B、R颜色的顺序变薄。
第二有源层21r、21g、21b上的沟道区的厚度能够被形成为反比于各个沟道区上的电流迁移率。例如，若有R、G、B子象素，则R颜色子象素要求最大的电流迁移率来保持白色平衡，因此，第二有源层21r的厚度被形成为比较薄。此外，G颜色子象素要求最小的电流迁移率来保持白色平衡，因此，第二有源层21g的厚度被形成为比较厚。因此，第二有源层的厚度按G、B、R颜色的顺序变薄。能够在非晶硅形成的有源层上执行有源层沟道区的厚度控制。
当非晶硅被晶化成多晶硅时，可以借助于控制有源层上沟道区的厚度，将晶化晶粒的尺寸形成为彼此不同。因此，电流迁移率能够彼此不同。此外，在用ELA方法执行晶化的情况下，通过将激光同时辐照到三种沟道区，能够得到不同的晶粒尺寸。
图10是R、G、B子象素第二有源层上多晶硅薄膜的晶化结构图。借助于用ELA方法对非晶硅薄膜进行晶化而形成多晶硅薄膜。图11是沿图10中IV-IV线方向的剖面图。
如图11所示，具有厚度比较薄的R子象素的第二有源层21r，被形成在具有第三晶化结构63的硅薄膜上，具有厚度比较厚的G子象素的第二有源层21g，被形成在具有第四晶化结构64的硅薄膜上，而具有厚度中等的B子象素的第二有源层21b，被形成在具有第五晶化结构65的硅薄膜上。因此，如图10所示，R子象素的第二有源层21r被形成在晶粒尺寸最大的第三晶化结构63上，G子象素的第二有源层21g被形成在晶粒尺寸最小的第四晶化结构64上，而B子象素的第二有源层21b被形成在晶粒尺寸中等的第五晶化结构65上。借助于使非晶硅的厚度不同、对非晶硅进行晶化、以及对多晶硅进行图形化，来制造这些结构。
根据由不同的硅薄膜造成的不同的晶粒尺寸，电流迁移率也不同。如图4所示，随着晶粒尺寸变大，电流迁移率也变大。
因此，在图10所示的本发明的实施方案中，要求较大电流迁移率的R子象素的驱动TFT第二有源层的沟道区Cr上的晶粒尺寸，被形成为最大，要求电流迁移率小于R子象素电流迁移率的B子象素的第二有源层的沟道区Cb上的晶粒尺寸，被形成为小于R子象素的晶粒尺寸，而要求最小电流迁移率的G子象素的沟道区Cg的晶粒尺寸，被形成为最小。当硅薄膜的厚度变薄时，非晶硅上的能量密度变大，因而能够得到更大的晶粒。
当非晶硅薄膜接受过高能量密度的激光时，硅可能被熔化，晶粒尺寸因而可能小。因此，其上R子象素的第二有源层21r要求较大晶粒的具有第三晶化结构的硅薄膜的厚度(dr)不要太厚，是可取的。
因此，第二有源层上沟道区的厚度按G、B、R颜色子象素的顺序变薄。可以用众所周知的光刻方法中的半色调方法来形成硅薄膜的不同厚度。用对R、G、B颜色具有不同光透射的光掩模，使其上要形成R、G、B子象素的各个区域曝光，然后腐蚀，以便通过工艺形成厚度不同的各个层。
如上所述，其上要形成R子象素的第二有源层21r的硅薄膜的厚度(dr)比其上要形成B子象素的第二有源层21b的硅薄膜的厚度(db)更薄，且硅薄膜的厚度(db)比其上要形成G子象素的第二层21g的硅薄膜的厚度(dg)更薄。因此，R子象素的第二有源层21r的晶化晶粒尺寸最大，而G子象素的第二有源层21g的晶粒尺寸最小。因此，电流迁移率按G、B、R子象素的顺序变大，结果，在相同的驱动电压下，象素上流动的电流按G、B、R子象素的顺序变大。于是，能够在相同的驱动电压下得到白色平衡。而且，利用不同的厚度，通过一个辐照工艺，能够使晶粒尺寸不同，从而简化了制造工艺。
图12是根据本发明再一个实施方案的有源矩阵型电致发光器件的平面图。参照图12，有机电致发光器件包括象素区200以及象素区200外围上的电路区100。
象素区200包括多个象素，各个象素包括多个具有有机电致发光器件的子象素。在全色有机电致发光器件中，R、G、B颜色的子象素被排列成诸如直线图形、镶嵌图形、网格图形之类的各种图形以形成象素。此排列也可以被应用于单色有机电致发光器件。
此外，电路区100馈送电源以驱动象素区200，并控制输入到象素区200中的图象信号。在有机电致发光器件中，象素区200和电路区100包括至少一个或多个薄膜晶体管。
根据栅线的信号将数据信号传输到电致发光器件以控制器件工作的开关TFT以及根据数据信号使有机电致发光器件工作致使预定的电流在器件上流动的驱动TFT，可以被安置在象素区200上。上述这些象素被称为象素单元TFT。此外，安置在电路区100上的电路单元TFT，可以被安置来实现预定的电路。TFT的数目和安排可以根据显示器的特性而改变。
各个TFT包括由非晶硅或多晶硅形成的半导体有源层，其中的半导体有源层包括沟道区。沟道区位于源区和漏区的中央部分上，且栅电极在沟道区上部被绝缘。
图13说明了电路单元TFT和象素单元TFT的有源层，而图14是沿V-V线方向的剖面图。
如图13所示，电路单元TFT的有源层111和象素单元TFT的有源层211包括其中央部分上的沟道区C3和C4。在本发明的一个实施方案中，如图14所示，有源层111和211可以被形成为具有不同的厚度。亦即，电路单元TFT有源层111的厚度(d3)比象素单元TFT有源层211的厚度(d4)更薄。有源层111和211中央部分上的沟道区C3和C4具有彼此不同的厚度就够了。但有源层111和211的整个厚度被示为彼此不同。
有源层111和211不同的厚度能够由沟道区上的电流迁移率决定。亦即，要求电流迁移率比其它TFT更大的TFT的有源层厚度，被形成为比其它TFT更薄。
当有源层的厚度薄时，沟道区上的电流迁移率变大，因此，能够得到改进了的TFT特性。因此，若要求较大电流迁移率的TFT有源层上的沟道区厚度被形成为薄，则能够得到改进了的TFT特性。
但电路单元TFT要求较高的响应性质，而象素单元TFT要求较好的均匀性。
因此，如图14所示，电路单元TFT有源层111的厚度d3被形成为比象素单元TFT有源层211的厚度d4更薄，以便用响应性质更高的TFT来提供电路单元。上述效应也被应用于用非晶硅以及多晶硅形成的有源层。
象素单元TFT包括用来将数据信号传输到器件的开关TFT和用来运行电致发光器件的驱动TFT。由于开关TFT执行开关操作，故开关TFT要求比驱动TFT更高的响应性质，而驱动TFT要求更高的均匀性而不是响应性质。因此，电路单元TFT有源层的沟道区比象素单元TFT中驱动TFT有源层的沟道区更薄是可取的。
另一方面，由于有源层111和211的厚度彼此不同，故当非晶硅被晶化成多晶硅时，电路单元TFT和象素单元TFT的晶粒尺寸能够彼此不同地被形成。因此，能够使各个TFT中的电流迁移率不同。通过对二种层的同一个激光辐照工艺而无需额外的工艺，例如当用ELA方法执行晶化时，能够得到不同的晶粒尺寸。
由于当有源层上的晶粒大时，沟道区上的电流迁移率也大，故要求电流迁移率比其它TFT更高的TFT的有源层上的晶粒尺寸比其它TFT的晶粒尺寸更大，是可取的。如图4所示，晶粒尺寸越大，电流迁移率就越大。
因此，根据图13所示的本发明的实施方案，要求大电流迁移率的TFT亦即电路单元TFT的有源层上的沟道区的晶粒尺寸，比要求小电流迁移率的TFT亦即象素单元TFT的有源层上的沟道区的晶粒尺寸更大。
由于开关TFT要求比驱动TFT更高的响应性质，而驱动TFT要求高的均匀性来实现更高的分辨率，故电路单元TFT有源层的晶粒尺寸比驱动TFT有源层的晶粒尺寸更大是可取的。
借助于使各个有源层的厚度不同，能够得到不同的晶粒尺寸。亦即，当电路单元TFT上的有源层111的厚度d3小于象素单元TFT上的有源层211的厚度d4时，厚度较薄的非晶硅所接受的激光能量密度变大，因此，能够得到更大的晶粒尺寸。根据能量密度的晶粒尺寸能够用图5所示的关系决定。如图5所示，当非晶硅接受过高能量密度的激光时，硅可能被完全熔化，晶粒尺寸因而可能变得更小。因此，其上形成电路单元TFT的有源层111的硅薄膜不要薄可能是可取的。
根据本发明的另一实施方案，其上要求较高电流迁移率的TFT亦即电路单元TFT的有源层的硅薄膜的厚度d3可以被形成为大约300-约800，可能是可取的。此外，其上要求小电流迁移率的TFT亦即象素单元TFT的有源层211的硅薄膜的厚度d4被形成为大约500-约1500。可以用光刻方法来形成硅薄膜的不同厚度，借助于相对于其上可能形成电路单元TFT和象素单元TFT的有源层的各个区域控制光掩模的光透射，可以控制图形化非晶硅薄膜的厚度。
利用不同的厚度，能够用同一个辐照工艺将各个有源层的晶粒尺寸形成为彼此不同，从而简化了制造工艺。
制作具有不同晶化结构的TFT的工艺，能够被应用于互补金属氧化物半导体(CMOS)TFT。由于包括在有源层中的多晶硅的晶粒尺寸影响到TFT的电学性质，亦即电流迁移率和阈值电压，故借助于控制包括在CMOS TFT的P型TFT和N型TFT中的多晶硅的晶粒尺寸，能够改善CMOS TFT的电学性质。
图15A、15B、15C、15D、15E、15F、15G、15H、15I是CMOS TFT的制造工艺图。如图15A所示，缓冲层2被淀积在包括N型TFT区域70a和P型TFT区域70b的衬底1上。二氧化硅能够被用作缓冲层2。在淀积缓冲层2之后，非晶硅72被淀积在缓冲层2上。此处，非晶硅被淀积成厚度约为500-1500。
如图15B所示，光抗蚀剂图形73被形成在N型TFT区域70a上的非晶硅2上，并对非晶硅进行干法腐蚀。然后，P型TFT区域70b上的非晶硅72b被腐蚀到预定深度，非晶硅72a和非晶硅72b的厚度变得彼此不同。此处，保留在P型TFT上的非晶硅72b的厚度约为300-约800。
如图15C所示，在清除光抗蚀剂72之后，将激光辐照到非晶硅上，以便将非晶硅晶化成多晶硅。此处，由于P型TFT区域70b上的非晶硅72b的厚度比N型TFT区域70a上的非晶硅72a的厚度更薄，故P型TFT区域70b上的非晶硅72b在被完全熔化之后被晶化，且N型TFT区域70a上的非晶硅72a在被局部熔化之后被晶化。因此，形成在P型TFT区域70b上的多晶硅的晶粒尺寸较大，且形成在N型TFT区域70a上的多晶硅的晶粒尺寸小于P型TFT区域70b上的多晶硅的晶粒尺寸。
此处，由于P型TFT区域70b的晶粒尺寸大于N型TFT区域70a的晶粒尺寸，故较少的晶粒边界被包括在P型TFT区域70b中。另一方面，当用激光对非晶硅进行晶化时，晶粒边界被形成在各个晶粒之间。当制造器件时，这些晶粒边界影响P型TFT和N型TFT的电流迁移率和阈值电压。亦即，晶粒边界对电荷载流子起陷阱的作用。
此处，如图4所示，随着晶粒尺寸变大，电流迁移率增大。因此，由于包括在P型TFT区域中的晶粒边界的数目小，故相对于N型TFT区域电流迁移率增大，且阈值电压降低。这样就减小了P型TFT和N型TFT电学性质之间的差异。
此处，N型TFT和P型TFT的沟道区宽度被形成为彼此相同。激光准分子退火(ELA)方法被用作激光晶化方法，且采用约为320mJ/cm2能量的激光，可能是可取的。
如图15D所示，在形成多晶硅图形之后，N型TFT区域70a的多晶硅图形72a被暴露，以便使N型TFT导电，并用图形化的光抗蚀剂74作为掩模，进行沟道掺杂。
N型TFT不局限于某些结构，而是可以被制作成具有一般的N型TFT结构、轻掺杂漏(LDD)结构、或偏离结构。在本发明中，将对具有LDD结构的CMOS TFT进行工艺描述。
如图15E所示，光抗蚀剂74被清除，栅绝缘层3被形成在衬底1上，且栅电极材料被淀积在栅绝缘层3上。此外，利用掩模，将N型TFT和P型TFT的栅电极76a和76b形成在衬底1上。为了形成LDD结构，低浓度的杂质被离子注入到N型TFT区域70a的多晶硅图形72a中，以便在栅电极76a的二侧上形成低浓度的源/漏区77。
如图15F所示，光抗蚀剂被涂敷在其上形成低浓度源/漏区77的衬底1的整个表面上。执行光刻工艺，以便防止杂质被注入到N型TFT区域70a中，并形成用来形成P型TFT的源/漏区的掩模。利用掩模78，将高浓度的P型杂质离子注入到P型TFT区域70b的多晶硅图形72b中，以便形成高浓度的源/漏区79。
如图15G所示，在清除掩模之后，光抗蚀剂图形被涂敷在衬底1上，并执行光刻工艺，以便形成栅电极和掩模80，这防止了杂质被注入到P型TFT区域70a中。此外，利用掩模80，N型高浓度杂质被离子注入到N型TFT区域70a的多晶硅图形72a中，以便形成高浓度的源/漏区81。
如图15H所示，在清除掩模80之后，层间介质4被形成在衬底1的整个表面上。然后，掩模被置于衬底1上以腐蚀层间介质4，从而暴露N型TFT和P型TFT的源/漏区79和81，并形成N型TFT区域70a和P型TFT区域70b上的接触孔73a和73b。
此外，如图15I所示，导电金属材料被淀积在衬底1的整个表面上，以便形成源/漏电极，并利用掩模对金属材料进行腐蚀，以便形成N型TFT和P型TFT的源/漏电极84a和84b。
如上所述就能够制造具有LDD结构的N型TFT和一般结构的P型TFT的CMOS TFT。
图16A、16B、16C说明了形成在P型TFT区域和N型TFT区域的多晶硅图形72a和72b上的多晶硅的不同的晶粒尺寸。
参照图16A-16C，诸如SiNx的绝缘层85被形成在其上形成P型TFT的P型TFT区域70b上。如图16B所示，缓冲层2被形成在衬底1的整个表面上。二氧化硅能够被用作缓冲层2。非晶硅被均匀地淀积在整个衬底1上，然后，利用掩模，用激光晶化非晶硅，以便形成多晶硅图形72a和72b。
此处，由于诸如SiNx之类的绝缘层被涂敷在P型TFT的下部上，故辐照激光的能量传输少于N型TFT区域的能量传输。亦即，由于P型TFT的热导率小于N性TFT的热导率，故影响P型TFT区域的非晶硅的能量大于影响N型TFT区域的非晶硅的能量，P型晶体管区域因而被熔化得多于N型TFT区域。因此，P型TFT区域的晶粒尺寸大于N型TFT区域的晶粒尺寸。从而减小了P型TFT与N型TFT电学性质之间的差异。
ELA方法被用作激光晶化方法，并采用约为320mJ/cm2能量的激光。上述工艺之后的工艺与图15D、15E、15F、15G、15H、15I所示的相同。
如上所述，其中N型TFT有源沟道区上的多晶硅的晶粒尺寸小于P型TFT有源沟道区上的晶粒尺寸的CMOS TFT，被用于显示器件中，且更为优选的是被用于有源器件型LCD或有机电致发光器件中。
在上述各描述中，本发明被应用于有机电致发光显示器件。但本发明的范围不局限于此。根据本发明的TFT能够被应用于诸如液晶显示器(LCD)和无机电致发光显示器件之类的任何显示器件。
根据本发明，能够减小从驱动TFT传送到发光器件的电流而无须改变TFT中的有源层尺寸或驱动电压，因而能够得到适合于实现高分辨率的结构。能够得到具有优异开关性质的开关TFT，同时，利用多晶硅的性质，能够实现具有更高分辨率的驱动TFT。而且，借助于控制一个有源层的厚度，能够实现优异的响应特性和更高的分辨率。此外，借助于产生非晶硅薄膜厚度的差异，用一个激光辐照能够得到具有不同尺寸晶粒的结构。因此，开关TFT和驱动TFT沟道区上的电流迁移率能够被形成为彼此不同。根据本发明的TFT的晶化结构能够保持更为均匀的亮度，并能够防止显示器寿命退化。由于不需要增大驱动TFT的长度(L)，故光圈面积不被减小。且由于不需要减小驱动TFT的宽度(W)，故能够改善TFT的可靠性。
利用相同尺寸的有源层，能够达到白色平衡，而无须改变TFT中有源层的尺寸或驱动电压。此外，由于馈送了适合于各个子象素的电流，故能够得到恰当的亮度，且寿命不退化。而且，器件中流动的电流量能够被控制而无须增大子象素中驱动TFT的尺寸，从而改进了可靠性并防止了光圈比率减小。
此外，能够改善电路单元TFT的性质而无须改变TFT有源层的的尺寸或驱动电压。象素单元TFT的均匀性被改善为适合于更高的分辨率。借助于控制有源层的厚度，能够得到改进了的响应性质和更高的分辨率。此外，借助于使多晶硅薄膜的厚度不同，通过一个激光辐照，能够得到不同尺寸的晶粒。因此，能够使电路单元TFT和象素单元TFT有源沟道区上的电流迁移率数值不同。
利用TFT的晶化结构，能够得到更均匀的亮度，并能够防止寿命退化。此外，不需要增大象素单元TFT的长度，光圈比率从而不减小。而且，不需要减小象素单元TFT的宽度，从而改善了可靠性。借助于使包括在CMOS TFT中的N型TFT和P型TFT上的晶粒尺寸不同，能够控制阈值电压的绝对值和电流迁移率，从而改进了CMOS TFT的电学性质。
虽然参照其示例性实施方案已经具体描述了本发明，但本技术领域的一般熟练人员可以理解的是，其中可以作出各种形式和细节的改变而不偏离下列权利要求所定义的本发明的构思与范围。

Claims (37)

1.一种平板显示器，它包含：
发光器件；以及
包括具有沟道区的半导体有源层的至少二个或更多个薄膜晶体管，
其中，各个薄膜晶体管的沟道区的厚度彼此不同。
2.权利要求1的平板显示器，其中，要求电流迁移率大于其它薄膜晶体管的电流迁移率的薄膜晶体管的沟道区厚度，比其它薄膜晶体管的沟道区的厚度更薄。
3.权利要求1的平板显示器，其中，用多晶硅来形成半导体有源层，且开关薄膜晶体管的厚度比较薄的沟道区上的晶粒的尺寸，比其它薄膜晶体管沟道区上的晶粒的尺寸更大。
4.权利要求3的平板显示器，其中，用激光在晶化方法中形成多晶硅。
5.权利要求4的平板显示器，其中，借助于将激光同时辐照到各个区域，来形成薄膜晶体管的各个沟道区。
6.权利要求1的平板显示器，其中，薄膜晶体管包括用来将数据信号传输到发光器件的开关薄膜晶体管以及用来运行发光器件致使预定的电流根据数据信号而在发光器件中流动的驱动薄膜晶体管，且其中，开关薄膜晶体管的沟道区厚度比驱动薄膜晶体管的沟道区厚度更薄。
7.权利要求6的平板显示器，其中，开关薄膜晶体管的沟道区厚度为约300-约800。
8.权利要求6的平板显示器，其中，驱动薄膜晶体管的沟道区厚度为约500-约1500。
9.权利要求6的平板显示器，其中，用多晶硅形成半导体有源层，且开关薄膜晶体管沟道区上的晶粒大于驱动薄膜晶体管沟道区上的晶粒。
10.权利要求9的平板显示器，其中，用激光在晶化方法中形成多晶硅。
11.权利要求10的平板显示器，其中，借助于将激光同时辐照到各个区域，来形成开关薄膜晶体管的沟道区和驱动薄膜晶体管的沟道区。
12.权利要求1的平板显示器，其中，发光器件被包括在具有至少二种不同颜色的多个子象素的每一个中，薄膜晶体管包括连接在子象素与发光器件之间用来将电流馈送到发光器件的驱动薄膜晶体管，且对于子象素的各种颜色，各个驱动薄膜晶体管沟道区的厚度不同。
13.权利要求12的平板显示器，其中，驱动薄膜晶体管中的沟道区的厚度被决定为反比于子象素上流动的电流。
14.权利要求12的平板显示器，其中，驱动薄膜晶体管中的沟道区的厚度被决定为反比于子象素沟道区的电流迁移率数值。
15.权利要求12的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且绿色子象素的驱动薄膜晶体管上的沟道区的厚度大于红色和蓝色子象素上的沟道区的厚度。
16.权利要求12的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且红色子象素的驱动薄膜晶体管上的沟道区的厚度小于绿色和蓝色子象素上的沟道区的厚度。
17.权利要求12的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且驱动薄膜晶体管上的沟道区的厚度按绿色、蓝色、红色子象素的顺序变薄。
18.权利要求12的平板显示器，其中，用多晶硅形成半导体有源层，且对于子象素的各个颜色，驱动薄膜晶体管沟道区上的晶粒的尺寸不同。
19.权利要求18的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且绿色子象素的驱动薄膜晶体管沟道区上的晶粒尺寸小于红色和蓝色子象素的沟道区上的晶粒尺寸。
20.权利要求18的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且红色子象素的驱动薄膜晶体管沟道区上的晶粒尺寸大于绿色和蓝色子象素沟道区上的晶粒尺寸。
21.权利要求18的平板显示器，其中，子象素分别具有红色、绿色、蓝色，且驱动薄膜晶体管沟道区上的晶粒尺寸按绿色、蓝色、红色子象素的顺序变大。
22.权利要求18的平板显示器，其中，用多晶硅形成半导体有源层，且用激光在晶化方法中形成多晶硅。
23.权利要求22的平板显示器，其中，借助于将激光同时辐照到各个区域，来形成各个子象素的沟道区。
24.权利要求1的平板显示器，还包含包括多个发光器件的象素区以及对施加到象素区的信号进行控制的电路区，
其中，薄膜晶体管包括位于象素区上的象素单元薄膜晶体管以及位于电路区上的电路单元薄膜晶体管，
且电路单元薄膜晶体管的沟道区域厚度小于象素单元薄膜晶体管的沟道区域厚度。
25.权利要求24的平板显示器，其中，在电路单元薄膜晶体管中，电路单元薄膜晶体管的沟道区厚度小于驱动薄膜晶体管的沟道区厚度，此驱动薄膜晶体管借助于根据数据信号使预定电流在发光器件上流动而运行发光器件。
26.权利要求24的平板显示器，其中，象素单元薄膜晶体管的沟道区厚度为约300-约800。
27.权利要求24的平板显示器，其中，电路单元薄膜晶体管的沟道区厚度为约500-约1500。
28.权利要求24的平板显示器，其中，用多晶硅形成半导体有源层，且电路单元薄膜晶体管沟道区上的晶粒的尺寸大于象素单元薄膜晶体管沟道区上的晶粒的尺寸。
29.权利要求28的平板显示器，其中，在电路单元薄膜晶体管中，电路单元薄膜晶体管沟道区上的晶粒的尺寸大于驱动薄膜晶体管沟道区上的晶粒的尺寸，此驱动薄膜晶体管借助于根据数据信号使预定电流在发光器件上流动而运行发光器件。
30.权利要求28的平板显示器，其中，用激光在晶化方法中形成多晶硅。
31.权利要求28的平板显示器，其中，借助于将激光同时辐照到各个区域，来形成电路单元薄膜晶体管的沟道区和象素单元薄膜晶体管的沟道区。
32.权利要求1的平板显示器，其中，薄膜晶体管是互补金属氧化物半导体(CMOS)薄膜晶体管，它包括P型薄膜晶体管和N型薄膜晶体管，且P型薄膜晶体管的沟道区厚度小于N型薄膜晶体管的沟道区厚度。
33.权利要求32的平板显示器，其中，P型薄膜晶体管的沟道区厚度为约300-约800。
34.权利要求32的平板显示器，其中，N型薄膜晶体管的沟道区厚度为约500-约1500。
35.权利要求32的平板显示器，其中，用多晶硅形成半导体有源层，且P型薄膜晶体管沟道区上的晶粒的尺寸大于N型薄膜晶体管沟道区上的晶粒的尺寸。
36.权利要求35的平板显示器，其中，用激光在晶化方法中形成多晶硅。
37.权利要求36的平板显示器，其中，借助于将激光同时辐照到各个区域，来形成P型薄膜晶体管的沟道区和N型薄膜晶体管的沟道区。
CNB2004100032831A 2003-04-24 2004-02-03 具有薄膜晶体管的平板显示器 Expired - Lifetime CN100419816C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR26004/2003 2003-04-24
KR1020030026007A KR100573108B1 (ko) 2003-04-24 2003-04-24 박막 트랜지스터를 구비한 평판표시장치
KR26007/2003 2003-04-24
KR26007/03 2003-04-24
KR26004/03 2003-04-24
KR1020030026004A KR100553744B1 (ko) 2003-04-24 2003-04-24 박막 트랜지스터를 구비한 평판표시장치
KR27992/2003 2003-05-01
KR1020030027992A KR20040094058A (ko) 2003-05-01 2003-05-01 박막 트랜지스터를 구비한 평판표시장치
KR27992/03 2003-05-01
KR38826/03 2003-06-16
KR10-2003-0038826A KR100521275B1 (ko) 2003-06-16 2003-06-16 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
KR38826/2003 2003-06-16

Publications (2)

Publication Number Publication Date
CN1540602A true CN1540602A (zh) 2004-10-27
CN100419816C CN100419816C (zh) 2008-09-17

Family

ID=33304043

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100032831A Expired - Lifetime CN100419816C (zh) 2003-04-24 2004-02-03 具有薄膜晶体管的平板显示器

Country Status (2)

Country Link
US (1) US7385223B2 (zh)
CN (1) CN100419816C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426555C (zh) * 2005-04-21 2008-10-15 友达光电股份有限公司 电致发光装置的像素结构及其制造方法
CN104779199A (zh) * 2015-03-27 2015-07-15 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN106356378A (zh) * 2016-09-26 2017-01-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
WO2020098143A1 (zh) * 2018-11-13 2020-05-22 武汉华星光电半导体显示技术有限公司 Oled 显示面板及其制作方法
CN111653578A (zh) * 2020-06-22 2020-09-11 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729855B1 (ko) * 2005-08-19 2007-06-18 엘지전자 주식회사 유기 전계 발광 소자
US20080042131A1 (en) * 2006-08-15 2008-02-21 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
TWI327447B (en) * 2006-10-16 2010-07-11 Chimei Innolux Corp Method of fabricating a thin film transistor
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
JP2008304659A (ja) * 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置
JP5567770B2 (ja) * 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
CN101872779B (zh) * 2009-04-21 2014-01-22 群创光电股份有限公司 影像显示系统及其制造方法
TWI473057B (zh) * 2013-01-30 2015-02-11 Au Optronics Corp 畫素單元及畫素陣列
CN103117292B (zh) * 2013-02-01 2016-04-13 四川虹视显示技术有限公司 一种amoled面板像素电路的版图及其制作方法
CN105304500B (zh) * 2015-10-26 2018-01-30 深圳市华星光电技术有限公司 N型tft的制作方法
CN107422557A (zh) * 2017-08-11 2017-12-01 武汉华星光电技术有限公司 一种rgbw液晶面板
CN108550583B (zh) * 2018-05-09 2021-03-23 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制作方法
KR20210102557A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 디스플레이 장치
KR20230127398A (ko) * 2022-02-24 2023-09-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04279064A (ja) * 1991-03-07 1992-10-05 Sharp Corp 表示装置の製造方法
JPH05323361A (ja) * 1991-04-26 1993-12-07 Tonen Corp アクティブマトリックス型画像表示パネルとその製造方法
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2904984B2 (ja) * 1992-01-14 1999-06-14 シャープ株式会社 表示装置の製造方法
JPH0659278A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 液晶表示装置及びその製造方法
JP3173747B2 (ja) 1992-10-09 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH11281997A (ja) * 1998-03-26 1999-10-15 Toshiba Corp 回路基板、その製造方法および液晶表示装置
JP4017240B2 (ja) 1998-03-30 2007-12-05 三洋電機株式会社 薄膜トランジスタの製造方法
JP3670923B2 (ja) 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機ｅｌ表示装置
JP2000259097A (ja) 1999-03-10 2000-09-22 Hitachi Ltd 画像表示装置
JP3904807B2 (ja) 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
EP1069463A3 (en) * 1999-07-15 2004-08-04 Alps Electric Co., Ltd. Active matrix type liquid crystal display
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
TW591584B (en) * 1999-10-21 2004-06-11 Semiconductor Energy Lab Active matrix type display device
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
US6503782B2 (en) * 2001-03-02 2003-01-07 Mississippi State University Research And Technology Corporation (Rtc) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP2003084307A (ja) * 2001-09-07 2003-03-19 Seiko Epson Corp 電気光学装置、その製造方法、および投射型表示装置
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
JP2004179138A (ja) * 2002-10-01 2004-06-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置及びその製造方法
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426555C (zh) * 2005-04-21 2008-10-15 友达光电股份有限公司 电致发光装置的像素结构及其制造方法
CN104779199A (zh) * 2015-03-27 2015-07-15 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN106356378A (zh) * 2016-09-26 2017-01-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
WO2018054111A1 (zh) * 2016-09-26 2018-03-29 京东方科技集团股份有限公司 阵列基板及其制作方法
US10559601B2 (en) 2016-09-26 2020-02-11 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
WO2020098143A1 (zh) * 2018-11-13 2020-05-22 武汉华星光电半导体显示技术有限公司 Oled 显示面板及其制作方法
CN111653578A (zh) * 2020-06-22 2020-09-11 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
WO2021258828A1 (zh) * 2020-06-22 2021-12-30 昆山国显光电有限公司 薄膜晶体管阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US7385223B2 (en) 2008-06-10
CN100419816C (zh) 2008-09-17
US20040211961A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
CN1540602A (zh) 具有薄膜晶体管的平板显示器
CN1129103C (zh) 显示装置
CN1645978A (zh) 有机电致发光设备及其制造方法
CN1784104A (zh) 显示装置及其制造方法
CN1638544A (zh) 一种有机电致发光器件及其制造方法
CN1536542A (zh) 具有薄膜晶体管的平板显示器
CN1956225A (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
CN1638558A (zh) 显示器件及其制造方法
CN1217806A (zh) 电流驱动型发光显示装置及其制造方法
CN1658726A (zh) 有机电致发光显示装置及其制造方法
CN1542708A (zh) 电光装置的制造方法、电光装置、电子设备
CN1719311A (zh) 显示器件
CN1457220A (zh) 有源矩阵型有机电致发光显示装置及其制造方法
CN1862825A (zh) 发光器件及其制造方法、以及发光显示器及其制造方法
CN1801492A (zh) 薄膜晶体管阵列板
CN1725916A (zh) 显示装置、显示装置的制造方法、电子机器
CN1645979A (zh) 有机发光显示器及其制造方法
CN1674728A (zh) 有机电致发光器件及其制造方法
CN1708194A (zh) 电致发光显示器件及其制造方法
CN1674736A (zh) 发光器件
CN1293523C (zh) 具有薄膜晶体管的平板显示器
CN1767193A (zh) 半导体装置和包含该半导体装置的平板显示装置
CN1674734A (zh) 发光器件
CN1736129A (zh) 发光元件及其制作方法
CN1841779A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120928

Address after: Gyeonggi Do Korea Suwon

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080917

CX01 Expiry of patent term