CN1516537A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1516537A
CN1516537A CNA2003101223583A CN200310122358A CN1516537A CN 1516537 A CN1516537 A CN 1516537A CN A2003101223583 A CNA2003101223583 A CN A2003101223583A CN 200310122358 A CN200310122358 A CN 200310122358A CN 1516537 A CN1516537 A CN 1516537A
Authority
CN
China
Prior art keywords
separating tank
conductive pattern
circuit arrangement
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101223583A
Other languages
English (en)
Other versions
CN1301043C (zh
Inventor
五十岚优助
高草木宣久
坂野纯
坂本则明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Publication of CN1516537A publication Critical patent/CN1516537A/zh
Application granted granted Critical
Publication of CN1301043C publication Critical patent/CN1301043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电路装置及其制造方法，在将导电图案11相互分离的分离槽41的侧面形成蜂腰部19，使导电图案11和绝缘性树脂13的附着性提高。电路装置10如下构成，其包括：导电图案11，其利用分离槽41分离；电路元件12，其固定在导电图案11上；绝缘性树脂13，露出导电图案11的背面，覆盖电路元件12及导电图案11，且填充在分离槽41中，另外，在分离槽41侧面形成蜂腰部19。在蜂腰部19，宽度比其它位置的分离槽41更窄。因此，利用在蜂腰部19上附着绝缘性树脂13可提高绝缘性树脂13和导电图案11的附着性。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是涉及通过在铜箔上进行多次蚀刻形成分离槽，来形成在侧面形成蜂腰部的分离槽，并通过将导电图案增厚，抑制瞬态热阻的电路装置及其制造方法。
背景技术
近年来，由于设置在电子设备上的电路装置被使用在手机、笔记本电脑等上，因而寻求小型化、薄型化及轻量化。
例如，作为电路装置，以半导体装置为例叙述如下，作为一般的半导体装置，最近开发了被称为CSP(芯片级封装)的、和芯片尺寸同等的晶片级CSP或稍大于芯片尺寸的尺寸的CSP。
图14中，显示采用玻璃环氧树脂衬底5作为支撑衬底的比芯片尺寸稍大的CSP66。在此，说明在玻璃环氧树脂衬底65上安装晶体管芯片T的情况。
在该玻璃环氧树脂衬底65表面形成第一电极67、第二电极68及垫板69，在其背面形成第一背面电极70和第二背面电极71。而后，所述第一电极67和第一背面电极70、第二电极68和第二背面电极71介由通孔TH电连接。另外，在垫板69上固定所述裸的晶体管芯片T，介由金属细线72连接晶体管发射极电极和第一电极67，介由金属细线72连接晶体管基极和第二电极68。另外，在玻璃环氧树脂衬底65上设置树脂层73，以覆盖晶体管芯片T。
所述CSP66采用玻璃环氧树脂衬底65，但和晶片级CSP不同，自芯片T至外部连接用背面电极70、71的延伸结构简单，具有可廉价制造的优点。
但是，上述的CSP66中，将玻璃环氧树脂衬底65作为安装衬底使用，因此，CSP66的小型化及薄型化有限。由此，开发了图15所示的不需要安装衬底的电路装置80(例如，参照专利文献1)。
参照图15，电路装置80包括：导电图案81；电路元件82，其固定在导电图案81上；金属细线84，其电连接电路元件82和导电图案81；露出导电图案81的背面、覆盖电路元件82、电路元件82及导电图案81的绝缘性树脂83。从而，电路装置80形成不需要安装衬底的结构，和CSP66比较，薄型且小型地形成。
专利文献1
特开2002-076246号公报(第七页、图1)
发明内容
但是，在所述的电路装置80中，导电图案81被较薄地形成40um左右，由此招致瞬态热阻的增加，因电路元件82的发热电路装置80具有早期温度上升的问题。另外，在通过利用一次蚀刻形成分离槽来形成厚的导电图案81的情况下，分离槽的宽度形成得很宽，具有减少形成导电图案13的有效面积的问题。
另外，通过利用蚀刻形成导电图案81，弯曲形成导电图案81的侧面部，但是，其和绝缘性树脂13的附着性不够，存在导电图案81自绝缘性树脂13脱落的问题。
本发明是鉴于上述的问题而开发的，本发明的主要目的在于，提供具有为减小瞬态热阻而较厚地形成导电图案的电路装置及其方法。另外，本发明的目的在于，提供通过在分离导电图案的分离槽侧面部设置蜂腰部，提高绝缘性树脂和导电图案的附着性的电路装置及其制造方法。
本发明第一方面提供一种电路装置，其包括：导电图案，其通过分离槽隔离；电路元件，其固定在所述导电图案上；绝缘性树脂，露出所述导电图案的背面，覆盖所述电路元件及所述导电图案，且被填充在所述分离槽中，其中，在所述分离槽侧面形成蜂腰部，并在所述蜂腰部附着所述绝缘性树脂。通过在分离槽形成蜂腰部，可提高分离槽中填充的绝缘性树脂和导电图案的附着。
本发明第二方面提供一种电路装置，其包括：导电图案，其通过分离槽隔离；电路元件，其固定在所述导电图案上；绝缘性树脂，露出所述导电图案的背面，覆盖所述电路元件及所述导电图案，且被填充在所述分离槽中，其中，由分多次蚀刻的多个蚀刻槽形成所述分离槽。这样，通过多次蚀刻形成分离槽，可使分离槽的宽度尽可能窄且深形成分离槽，可形成厚的导电图案。
本发明第三方面提供一种电路装置的制造方法，其包括如下工序：通过在导电箔的除去形成导电图案的位置的位置形成分离槽，来形成导电图案的工序；在所述导电图案上配置电路元件的工序；形成绝缘性树脂，以覆盖所述电路元件，并填充在所述分离槽中的工序，其中，通过多次蚀刻形成所述分离槽，在所述分离槽侧面形成蜂腰部，并在所述蜂腰部附着所述绝缘性树脂。
附图说明
图1是说明本发明电路装置的平面图(A)、剖面图(B)及剖面放大图(C)；
图2是说明本发明电路装置的平面图(A)、剖面图(B)；
图3是显示本发明电路装置的热阻值的特性图；
图4是说明本发明电路装置制造方法的剖面图(A)、平面图(B)；
图5是说明本发明电路装置制造方法的剖面图(A)、平面图(B)；
图6是说明本发明电路装置制造方法的剖面图(A)、平面图(B)；
图7是说明本发明电路装置制造方法的剖面图(A)、剖面图(B)及剖面图(C)；
图8是说明本发明电路装置制造方法的剖面图(A)、剖面图(B)、剖面图(C)；
图9是说明本发明电路装置制造方法的剖面图(A)、平面图(B)；
图10是说明本发明电路装置制造方法的剖面图；
图11是说明本发明电路装置制造方法的剖面图；
图12是说明本发明电路装置制造方法的剖面图；
图13是说明本发明电路装置制造方法的平面图；
图14是说明现有电路装置的剖面图；
图15是说明现有电路装置的剖面图。
具体实施方式
说明电路装置结构的第一实施例
参照图1，电路装置10包括：导电图案11，其利用分离槽41隔离；电路元件12，其固定在导电图案11上；绝缘性树脂13，露出导电图案11的背面，覆盖电路装置12及导电图案11，且填充在分离槽41中，其中，在分离槽41侧面形成蜂腰部19，并在蜂腰部19附着绝缘性树脂13。以下祥述这样的结构。
导电图案11考虑焊剂的黏附性、接合性及镀敷性选择其材料，作为材料采用以Cu为主材料的导电箔、以A1为主材料的导电箔或由Fe-Ni等合金构成的导电箔等。在此，导电图案11形成露出背面，埋入绝缘性树脂13的结构，利用分离槽41电分离。另外，在电路装置10的四角形成安装电路元件12的接合区状导电图案11，并在其间形成作为金属细线14的焊盘的导电图案11。另外，在从绝缘性树脂13露出的导电图案11的背面设置由焊锡等焊剂构成的外部电极15。导电图案11利用蚀刻形成，其侧面形成中间部设有凸部的弯曲面。装置背面未设置外部电极15的位置覆盖抗蚀剂16。在此，导电图案11的厚度形成在140um以上。
电路元件12是晶体管、二极管、IC芯片等半导体元件、片状电容及片状电阻等无源元件。另外，虽然厚度增加，但CSP、BGA等倒装的半导体元件也可安装。在此，利用倒装法安装的电路元件12介由金属细线14和其它的导电图案11电连接。
露出导电图案11背面，由绝缘性树脂13覆盖电路元件12、金属细线14及导电图案11。作为绝缘性树脂13可采用热硬性树脂或热塑性树脂。在将各导电图案11分离的分离槽41中填充有绝缘性树脂13。另外，本发明的电路装置10中，由绝缘性树脂13支撑整体。
分离槽41通过多次蚀刻在各导电图案之间形成，在中间部形成蜂腰部19。蜂腰部19的横向宽度比分离槽41的其它位置更窄。从而，通过在蜂腰部19上附着绝缘性树脂13，由于蜂腰部41的侧面与导电图案11的侧面对应，故可提高导电图案11和绝缘性树脂13的附着强度。如上所述，分离槽41通过分多次蚀刻作为导电图案11的材料的导电箔的同一位置而形成。因此，分离槽41的深度比其宽度更深。另外，蜂腰部19在分离槽11的整个侧面部连续地形成。
参照图1(B)，在此，由于通过两次蚀刻形成分离槽41，故分离槽41的深度以其宽度的两倍左右形成。另外，在利用多次蚀刻形成分离槽41时，相对于其宽度，可将深度加深。另外，由于导电图案11的厚度与分离槽41的深度对应，故在本发明中可形成比分离槽宽度更厚地导电图案11。
图1(C)是形成图1(B)的分离槽41的位置的放大剖面图。参照同图详细说明分离槽41。在本发明中，分离槽41通过进行多次蚀刻形成。因此，通过两次或两次以上蚀刻形成分离槽41，随着蚀刻的次数增多，在分离槽41侧部形成的蜂腰部19的数量也增加。
在分离槽41通过两次蚀刻形成时，形成由第一次蚀刻形成的第一分离槽41A和通过第二次蚀刻形成的第二分离槽41B构成的分离槽41。在此，第二分离槽41B的断面积比第一分离槽41A的更大。因此，蜂腰部19通过在分离槽41上部附近形成，由第一分离槽41A形成的导电图案11的侧面在分离槽41以遮檐状向分离槽41突出。由此，通过导电图案11和在分离槽41中填充的绝缘性树脂13的拉桩效应，提高两者的附着性。
参照图2说明其它形态的电路装置10的结构。在此说明的电路装置10的基本结构与图1所示的相同，其不同点在于，导电图案11以凸状在绝缘性树脂背面露出。在此，导电图案11侧面部的一部分和背面自绝缘性树脂13露出。另外，与图1所示的电路装置相比，导电图案11可形成得更厚。具体地说，可将导电图案11的厚度形成在250um～300um或以上。因此，可更加地提高导电图案11的放热效果。
参照图3，说明使用现有例的电路装置80和本发明的电路装置10进行瞬态热阻比较实验的结果。该图横轴以对数显示功率施加时间，纵轴显示测出的热阻。横轴所示的功率施加时间显示在电路装置中供给电力的时间，纵轴所示的热阻显示供给电力时的温度上升度。因此，热阻低显示电路装置的散热性优异。
虚线显示的线是通过具有形成厚度为50um程度的导电图案81的图15所示的现有型电路装置80的实验结果。实线显示的线是具有形成厚度为140um程度的导电图案11的本发明的电路装置10的实验结果。
在使用现有例所示的电路装置的实验结果中，功率施加时间为1秒左右时，显示热阻急剧地上升，在10秒以后以180℃/W左右推移。在使用本发明的导电图案11形成得较厚的电路装置10的实验结果中，热阻以低于现有例的值推移。特别是功率施加时间在10秒左右时的本发明的热阻值比现有例低30％左右。根据上述，导电图案11形成得厚的本发明的电路装置10具有瞬态热阻比现有例低的优点。
说明电路装置制造方法的第二实施例
参照图4～如13说明电路装置10的制造方法。在本发明电路装置的制造方法中，具有如下工序：通过在导电箔的除去作为导电图案11的位置的位置形成分离槽41，形成导电图案11的工序；在导电图案11上配置电路元件12的工序；形成绝缘性树脂13，覆盖电路元件12，并填充在分离槽41中的工序，其中，通过多次蚀刻形成分离槽41，从而在分离槽41侧面形成蜂腰部19，使绝缘性树脂13附着在蜂腰部19，由此进行制造。以下祥述所述各工序。
本发明的第一工序在于，如图4～图8所示，准备导电箔40，通过进行多次蚀刻形成设有蜂腰部19的分离槽41。
在本工序中，首先，如图4(A)，准备片状导电箔40。该导电箔40考虑焊剂的黏附性、接合性及镀敷性选择其材料，作为材料采用以Cu为主材料的导电箔、以Al为主材料的导电箔或由Fe-Ni等合金构成的导电箔等。
导电箔的厚度考虑以后的蚀刻，最好为10um～300um左右。具体地说，如图4(B)所示，在矩形状导电箔40上间隔排列4～5个形成多个搭载部的模块42。在各模块42之间设置缝隙43，吸收模制工序等的加热处理产生的导电箔40的应力。另外，在导电箔40的上下周端以一定的间隔设置标示孔44，用于各工序的定位。
接着，形成每个模块的导电图案11。首先，如图5所示，在导电箔40上形成作为耐蚀刻掩膜的第一抗蚀剂PR1，对光致抗蚀剂PR进行制图，使除去构成导电图案11的区域外的导电箔40露出。
具体地说，参照图5(A)，在形成有导电图案11的导电箔40的表面整面地形成第一抗蚀剂PR1。其次，使用掩膜30将形成分离槽41的位置的第一抗蚀剂曝光。具体地说，在与形成导电图案11的位置对应的位置的掩膜30上形成遮光部件31，在形成分离槽41的位置形成不设置遮光部件31的开口部32。因此，利用自掩膜30上方将平行地光照射到导电箔40上，仅使形成分离槽41的位置的第一抗蚀剂PR1感光。在此，将掩膜上设置的开口部的宽度设为W1时，在第一抗蚀剂PR1上设置的开口部的宽度也以W1形成。
参照图5(B)，通过进行显影处理，仅除去感光的位置的第一抗蚀剂PR1，露出形成分离槽41的位置的导电箔40的表面。而后，通过进行蚀刻形成分离槽41。利用蚀刻形成的分离槽41的深度为例如50um，由于其侧面形成粗糙面，故和绝缘性树脂13的黏附性被提高。
在此使用的蚀刻剂主要采用氯化铁或氯化铜，所述导电箔被浸渍在该蚀刻剂中，或由该蚀刻剂喷射。在此，湿蚀法由于一般为非各向异性蚀刻，故侧面形成弯曲结构。
参照图6(A)说明进行蚀刻的断面。由于蚀刻是以各向同性除去导电箔40，故利用蚀刻形成的分离槽的宽度W2比第一抗蚀剂PR1的开口部的宽度W1更大。另外，第一抗蚀剂PR1具有的开口部的宽度W1和进行曝光的掩膜宽度W1相同。由此可知，分离槽41的开口部宽度W2比进行曝光的掩膜宽度W1更大。
图6(B)显示具体的导电图案11。本图对应放大图4(B)所示的一个模块42。一个虚线包围的部分是一个搭载部45，构成导电图案11，在一个模块42上矩阵状配列多个搭载部45，在每个搭载部45上设置相同的导电图案11。
其次，参照图7说明通过进一步蚀刻分离槽41形成蜂腰部19的方法。
参照图7(A)，将第一抗蚀剂PR1剥离并除去后，包含分离槽41表面，在导电箔40表面形成第二抗蚀剂PR2。然后，利用和第一抗蚀剂PR1使用的掩膜相同的掩膜30进行第二抗蚀剂PR2的曝光。如上所述，分离槽41开口部的宽度W2比掩膜30上设置的开口部32的开口宽度W1宽。因此，当利用掩膜30使第二抗蚀剂PR2曝光时，分离槽41底部附近的第二抗蚀剂PR2被曝光，但是分离槽11侧面部的第二抗蚀剂PR2未曝光。
参照图7(B)，将上述曝光的第二抗蚀剂PR2进行显影处理。由此，在未曝光的分离槽11侧面形成的第二抗蚀剂PR2保留。因此，第二抗蚀剂PR2仅使分离槽41底部附近露出，将导电箔40表面覆盖。
参照图7(C)，通过进行蚀刻形成蜂腰部19。通过自露出的分离槽41的底面以各向同性进行蚀刻，分离槽41被较深地形成，在分离槽深度方向的中间部附近形成蜂腰部19。这样，通过由多次蚀刻形成分离槽可形成宽度窄的蜂腰部19。另外，可以和一次蚀刻形成的分离槽相同的宽度形成深的分离槽。因此，可不使分离槽41的宽度变宽，将导电图案11很厚地形成。另外，在形成分离槽41后，除去第二抗蚀剂PR2。
另外，在上述的说明中，第一抗蚀剂PR1的曝光和第二抗蚀剂PR2的曝光使用同一掩膜进行，但是，也可使用开口部32较窄的掩膜30使第二抗蚀剂PR2曝光。
其次，参照图8说明仅使用第一抗蚀剂PR1进行再蚀刻的方法。在上述的说明中，是将第一抗蚀剂PR1除去后，重新形成第二抗蚀剂PR2，进行蜂腰部19的形成，在此，通过使用第一抗蚀剂PR1进行再次蚀刻形成蜂腰部19。
参照图8(A)，通过使用第一抗蚀剂PR1进行蚀刻形成分离槽41。而后，通过以各向同性进行蚀刻，使分离槽开口宽度W2比第一抗蚀剂PR1开口宽度W1更大。因此，在分离槽41的开口部第一抗蚀剂以遮檐状突出。
参照图8(B)，通过加热第一抗蚀剂PR1使第一抗蚀剂PR1软化。因此，在分离槽41的开口部以遮檐状突出的第一抗蚀剂将分离槽41的侧面覆盖。而后，形成仅分离槽41底部附近自第一抗蚀剂PR1露出的结构。
参照图8(C)，通过以第一抗蚀剂PR1为掩膜，再进行蚀刻，形成蜂腰部19，更深地形成分离槽41。在蚀刻结束后除去第一抗蚀剂PR1。
本发明的第二工序在于，如图9所示，在所需的导电图案11的各搭载部45上固定电路元件12，形成电连接各搭载部45的电路元件12的电极和所需导电图案11的连接装置。
作为电路元件12是采用晶体管、二极管、IC芯片等半导体元件及片状电容、片状电阻等无源元件。另外，虽然厚度会变厚，但也可安装CSP、BGA等倒装的半导体元件。
本发明的第三工序在于，如图10所示，由绝缘性树脂13模制，将各搭载部63的电路元件12一并覆盖，并填充在分离槽41中。
在本工序中，如图10(A)所示，绝缘性树脂13将电路元件12及多个导电图案11覆盖，并在导电图案11间的分离槽41中填充绝缘性树脂13，和导电图案11侧面的弯曲结构嵌合，以紧固结合。而后，利用绝缘性树脂13支撑导电图案11。
另外，由于在分离槽41上形成窄宽度的蜂腰部19，故通过在蜂腰部19上附着绝缘性树脂13来加强绝缘性树脂13和导电图案11的附着。在本工序中，可利用传递膜、注入膜或浸渍实现。作为树脂材料，环氧树脂等热硬性树脂可由传递膜实现，聚酰亚胺树脂、硫化聚苯等热塑性树脂可由注入膜实现。
本工序的特征在于，在覆盖绝缘性树脂13之前，将作为导电图案11的导电箔40作为支撑衬底。在现有例中，采用本来不需要的支撑衬底5形成导电路7～11，但是在本发明中，形成支撑衬底的导电箔40是作为电极材料必要的材料。因此，具有可极其节省构成材料来作业的优点，且还可以实现成本的降低。
本发明的第四工序在于，如图11及图12所示，将各导电图案11电分离。分离各导电图案的方法可考虑两个方法。第一方法是，整面除去导电箔40背面直至在分离槽41中填充的绝缘性树脂13露出的方法，第二方法是，有选择地除去设有分离槽41的位置的导电箔40的方法。
参照图11说明分离导电图案11的第一方法。在此，除去导电箔40的背面直至在深度形成的分离槽41中填充的绝缘性树脂13露出，进行各导电图案11的分离。本工序是，化学地及/或物理地除去导电箔40的背面，并作为导电图案11分离的工序。该工序利用研磨、研削、蚀刻、激光的金属蒸发等施行。由于分离槽41被深度形成，故在此导电图案11也可形成得较厚。具体地说，可以形成150um左右厚。
参照图12说明分离导电图案11的第二方法。在此，在除去与导电箔40背面的分离槽41对应的位置形成抗蚀剂后，自导电箔40背面进行蚀刻。进行蚀刻直至在分离槽41中填充的绝缘性树脂12露出，从而使各导电图案11被电分离。在该方法中，可形成比所述的第一方法更厚的导电图案11，具体地说，可得到具有250～300um左右厚度的导电图案11。
然后，进行导电图案11的背面处理，得到图1或图2显示的最终结构。即，在根据需要必须露出的导电图案11上覆盖焊锡等导电材料，形成背面电极15，完成电路装置。
本发明的第五工序在于，如图13所示，将绝缘性树脂13按每一个各搭载部45通过切割分离。
在本工序中，由切割刀沿各搭载部45之间的切割线切割分离槽41的绝缘性树脂13，分离为一个个电路装置。
在本工序中，由于在切割线上仅存在分离槽41中填充的绝缘性树脂13，故切割刀69的磨损少，也不产生金属毛刺，可切割为极准确的外形。
在本发明中可得到如下所示的效果。
第一，通过利用多次蚀刻形成分离导电图案11的分离槽41，可在分离槽41上形成蜂腰部19。因此，通过使密封整体的绝缘性树脂13附着在蜂腰部19上，可提高导电图案11和绝缘性树脂13的附着力。
第二，通过利用多次蚀刻形成分离槽41，可形成深度方向的长度大于宽度方向的分离槽41。从而，可不扩大分离槽41的宽度较厚地形成导电图案11。由此，可提高电路装置的安装密度。
第三，通过将导电图案11形成得较厚，可将瞬态热阻降低，可提高电路装置的散热效果。
第四，在形成分离槽41的工序中，可使用共同掩膜30进行第一抗蚀剂PR1及第二抗蚀剂PR2的曝光。因此，可不另准备掩膜形成在侧面设有蜂腰部19的分离槽41。

Claims (17)

1、一种电路装置，其特征在于，其包括：导电图案，其通过分离槽分开；电路元件，其固定在所述导电图案上；绝缘性树脂，露出所述导电图案的背面，而覆盖所述电路元件及所述导电图案，且填充在所述分离槽中，其中，在所述分离槽侧面形成蜂腰部，并在所述蜂腰部附着所述绝缘性树脂。
2、如权利要求1所述的电路装置，其特征在于，将所述导电图案的厚度形成得比所述分离槽的宽度更厚。
3、如权利要求1所述的电路装置，其特征在于，在所述分离槽的整个侧面设置连续的所述蜂腰部。
4、如权利要求1所述的电路装置，其特征在于，所述导电图案侧面的一部分及背面自所述绝缘性树脂露出。
5、如权利要求1所述的电路装置，其特征在于，所述分离槽由第一次蚀刻形成的第一分离槽及第二次蚀刻形成的第二分离槽形成，所述第二分离槽的断面比所述第一分离槽的断面更大。
6、一种电路装置，其特征在于，其包括：导电图案，其利用分离槽分开；电路元件，其固定在所示导电图案上；绝缘性树脂，露出所述导电图案的背面，而覆盖所述电路元件及所述导电图案，且填充在所述分离槽中，其中，由分多次蚀刻形成的多个蚀刻槽形成所述分离槽。
7、如权利要求6所述的电路装置，其特征在于，所述导电图案的厚度比所述分离槽的宽度更厚。
8、如权利要求6所述的电路装置，其特征在于，所述导电图案侧面的一部分及背面自所述绝缘性树脂露出。
9、如权利要求6所述的电路装置，其特征在于，所述分离槽由第一次蚀刻形成的第一分离槽及第二次蚀刻形成的第二分离槽形成，所述第一分离槽的断面比所述第二分离槽的断面更大。
10、一种电路装置的制造方法，其特征在于，包括如下工序：通过在导电箔的除去形成导电图案的部位以外的部位形成分离槽，形成导电图案的工序；在所述导电图案上配置电路元件的工序；形成绝缘性树脂，覆盖所述电路元件，并填充所述分离槽的工序，其中，通过利用多次蚀刻形成所述分离槽，在所述分离槽侧面形成蜂腰部，且在所述蜂腰部附着所述绝缘性树脂。
11、如权利要求10所述的电路装置的制造方法，其特征在于，覆盖作为所述导电图案的区域，在所述导电箔的表面形成第一抗蚀剂，通过进行蚀刻形成所述分离槽，通过露出所述分离槽底部，在导电箔表面形成第二抗蚀剂再进行蚀刻，使所述分离槽加深，形成所述突出部。
12、如权利要求10所述的电路装置的制造方法，其特征在于，通过使用和所述第一抗蚀剂的曝光使用的掩膜相同的掩膜进行所述第二抗蚀剂的曝光，在所述分离槽侧面部保留所述第二抗蚀剂。
13、如权利要求10所述的电路装置的制造方法，其特征在于，通过将所述第二抗蚀剂的开口宽度形成得比所述第一抗蚀剂的开口宽度更窄，在所述分离槽侧面部保留所述第二抗蚀剂。
14、如权利要求10所述的电路装置的制造方法，其特征在于，覆盖形成所述导电图案的区域，在所述导电箔表面形成第一抗蚀剂，通过进行蚀刻，形成所述分离槽，并利用加热软化的所述第一抗蚀剂覆盖所述分离槽侧面，再次进行蚀刻。
15、如权利要求10所述的电路装置的制造方法，其特征在于，所述第二抗蚀剂利用真空叠层形成。
16、如权利要求10所述的电路装置的制造方法，其特征在于，整面除去所述导电箔的背面，直至露出填充在所述分离槽中的绝缘性树脂。
17、如权利要求10所述的电路装置的制造方法，其特征在于，选择性地除去设置所述分离槽的位置的所述导电箔的背面，直至露出填充在所述分离槽中的绝缘性树脂。
CNB2003101223583A 2002-12-20 2003-12-19 电路装置的制造方法 Expired - Fee Related CN1301043C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002371027A JP2004207277A (ja) 2002-12-20 2002-12-20 回路装置およびその製造方法
JP371027/02 2002-12-20
JP371027/2002 2002-12-20

Publications (2)

Publication Number Publication Date
CN1516537A true CN1516537A (zh) 2004-07-28
CN1301043C CN1301043C (zh) 2007-02-14

Family

ID=32810024

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101223583A Expired - Fee Related CN1301043C (zh) 2002-12-20 2003-12-19 电路装置的制造方法

Country Status (5)

Country Link
US (1) US6946724B2 (zh)
JP (1) JP2004207277A (zh)
KR (1) KR100662686B1 (zh)
CN (1) CN1301043C (zh)
TW (1) TWI253884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374787A (zh) * 2014-08-15 2016-03-02 英飞凌科技股份有限公司 模制倒装芯片半导体封装体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308855A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006352008A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp 半導体装置および回路基板
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
DE102006033023A1 (de) * 2006-07-17 2008-01-24 Robert Bosch Gmbh Halbleiteranordnung und entsprechendes Herstellungsverfahren
US8436250B2 (en) 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP5518381B2 (ja) 2008-07-10 2014-06-11 株式会社半導体エネルギー研究所 カラーセンサ及び当該カラーセンサを具備する電子機器
JP2012039040A (ja) * 2010-08-11 2012-02-23 Denki Kagaku Kogyo Kk 発光素子パッケージおよびその製造方法
JP2014197652A (ja) * 2013-03-29 2014-10-16 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
JP6724449B2 (ja) 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
DE68927295T2 (de) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd Kunstharzversiegeltes halbleiterbauelement
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP3561683B2 (ja) * 2000-09-04 2004-09-02 三洋電機株式会社 回路装置の製造方法
JP3963655B2 (ja) * 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP2002329739A (ja) * 2001-04-26 2002-11-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374787A (zh) * 2014-08-15 2016-03-02 英飞凌科技股份有限公司 模制倒装芯片半导体封装体
CN105374787B (zh) * 2014-08-15 2018-09-21 英飞凌科技股份有限公司 模制倒装芯片半导体封装体

Also Published As

Publication number Publication date
US20040169271A1 (en) 2004-09-02
JP2004207277A (ja) 2004-07-22
TWI253884B (en) 2006-04-21
CN1301043C (zh) 2007-02-14
KR20040055592A (ko) 2004-06-26
US6946724B2 (en) 2005-09-20
KR100662686B1 (ko) 2007-01-02
TW200415970A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1301043C (zh) 电路装置的制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1244258C (zh) 电路装置及其制造方法
CN1258954C (zh) 电路器件的制造方法
CN2585416Y (zh) 半导体芯片与布线基板、半导体晶片、半导体装置、线路基板以及电子机器
CN1497717A (zh) 电路装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1309283C (zh) 电路装置的制造方法
CN1791305A (zh) 电路部件模块及其制造方法和电子电路装置
CN1921079A (zh) 配线基板的制造方法
CN1241259C (zh) 电路装置的制造方法
CN1805657A (zh) 配线电路基板
CN1728353A (zh) 电路装置的制造方法
CN1604323A (zh) 电路装置及其制造方法
CN1211835C (zh) 缓冲垫的形成方法及半导体器件的制造方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1266765C (zh) 半导体装置及其制造方法
CN1758431A (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN1342037A (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1301542C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1805136A (zh) 电路装置及携带设备
CN1754255A (zh) 直接在无外壳的器件上产生单端固定的接触结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20121219