CN1494145A - 熔丝装置以及应用该装置的集成电路装置 - Google Patents

熔丝装置以及应用该装置的集成电路装置 Download PDF

Info

Publication number
CN1494145A
CN1494145A CNA031587682A CN03158768A CN1494145A CN 1494145 A CN1494145 A CN 1494145A CN A031587682 A CNA031587682 A CN A031587682A CN 03158768 A CN03158768 A CN 03158768A CN 1494145 A CN1494145 A CN 1494145A
Authority
CN
China
Prior art keywords
fuse
interval
fuses
sets
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031587682A
Other languages
English (en)
Other versions
CN1322585C (zh
Inventor
姜尚锡
崔钟贤
黄相基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1494145A publication Critical patent/CN1494145A/zh
Application granted granted Critical
Publication of CN1322585C publication Critical patent/CN1322585C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Fuses (AREA)

Abstract

依照本发明的一种熔丝电路，包括第一和第二熔丝，每个熔丝都有第一端和第二端。第一熔丝的第一和第二端直线相连。第二熔丝的第一端与第一熔丝的第一端间隔第一间隔，其第二端与第一熔丝的第二端间隔开第二间隔。第一和第二熔丝的第一端的宽度与其第二端的宽度相等。另外，第一和第二熔丝的第一端宽度比其第二端的宽度窄。

Description

熔丝装置以及应用该装置的集成电路装置
本申请要求2002年9月27日申请的韩国专利申请2002-58677的优先权，在此引用其整个内容可供参照。
技术领域
本发明涉及一种集成电路装置，具体涉及在作为半导体元件的集成电路装置中使用的熔丝装置。
背景技术
集成电路是一种完整的电子电路，其包括：晶体管，二极管，电阻器，电容器，以及它们的互连导电体，这些部件全都包含在一块硅芯片内。集成电路的尺寸不断缩小，而它们所含电路的复杂性却不断增加。这就增大了因失效元件或故障导体而产生故障芯片的机会。这些装置的复杂性和需要互连电路会产生很窄的性能容差。满足这些需要的一种方式是将熔丝制作到装置中。熔丝能够断开，从而隔离出故障区域，让电路的其余部分得以使用。熔丝还可用于修整电路，赋予特定模式，或者启用或不启用电路的不同部分。
另一种减少半导体废料的方式是在集成电路上设置冗余元件。如果原始元件出现了故障，就用冗余元件替换掉该故障元件。使用冗余元件的集成电路装置的一个例子是电子存储器。典型的存储电路包括几百万个等效存储单元，这些存储单元按可寻址的行列形式排列。
因为存储器的各个原始存储单元是可独立编址的，因此替换一个故障单元一般包括以下步骤：断开熔丝电路，将一个冗余单元编程以便能响应有故障的原始单元的地址。熔丝电路包括多个可存储故障地址的熔丝。本领域普通技术人员公知，可通过选择性地断开熔丝电路中的熔丝，从而将故障地址存储在该熔丝电路中。如果当前的输入地址与熔丝电路中的任何故障地址相同，就选择一个冗余存储单元来代替有故障的存储单元。熔丝电路布置在与选择存储单元行(或字线)用的行选择电路相邻的位置上。
参照图1，它表示一种依照现有技术的熔丝装置，熔丝11、12、13、14、15和16都沿行方向平行布置在切割区域17上。熔丝11-16的宽度W都相同，且相邻熔丝之间的间距P也相同。该熔丝装置存在以下问题。由于单位存储单元的尺寸逐步缩小，因此它在行方向上的长度(或宽度)也日益减小。字线在行的方向上平行排列在该长度内。另一方面，由于熔丝间距依赖于发射激光束的装置的容量，因此实际上很难缩小熔丝电路在行方向上的长度或熔丝间距。于是，将熔丝电路布置在行方向较短的长度内会让冗余字线的数量减少。
为了克服上述问题，已经提出了一种双层的熔丝装置，它将一个切割区域分成两个区域，将分开后的区域布置成两层结构。在名称为“DOUBLEDENSITY FUSE BANK FOR THE LASER BREAK-LINK PROGRAMMING OF AN INTEGRATEDCIRCUIT”的美国专利5773869中就公开了两层熔丝装置的例子。图2示出了美国专利5773869中公开的熔丝装置。如图2所示，熔丝元件22A和22B的切割区域26布置成两列而不是单列。该熔丝装置能增大同一列中各相邻切割区域26之间的距离或间距。这意味着可在同一长度上布置更多的熔丝。
在名称为“REDUCED PITCH LASER REDUNDANCY FUSE BANK STRUCTURE”的美国专利5636172和名称为“LAYOUT ARRANGEMENT OF FUSE BOXES FORINTEGRATED CIRCUIT DEVICES，INCLUDING BENT AND STRAIGHT FUSES”的美国专利6172896中公开了两层结构的其它一些例子。以上5636172和6172896专利中公开的熔丝结构示于图3和4中。如图3和4所示，每个熔丝18、19、20、18’、19’、20’、23、24、25、23’、24’和25’都有窄部分和宽部分。这些熔丝宽部分的间隔距离要比窄部分的宽。
对于图3和4的熔丝结构来说，可被激光束断开的那部分熔丝图案与不被激光断开的部分相比，前者要大一些。这导致熔丝电路的长度相对较大。
发明内容
于是本发明的目的是提供一种可缩小熔丝电路的长度、同时又能提高工作速度的熔丝装置。
本发明的另一目的是提供一种采用该熔丝装置的半导体存储装置。
依照本发明的一个方面，提供了一种熔丝装置，其包括具有第一端和第二端的第一熔丝和具有第一端和第二端的第二熔丝。第一熔丝的第一端与第二熔丝的第一端间隔开第一间隔，第一熔丝的第二端与第二熔丝的第二端间隔开第二间隔。第一和第二熔丝的第一端的宽度窄于第一和第二熔丝的第二端的宽度。另外，第一和第二熔丝的第一端的宽度与第一和第二熔丝的第二端的宽度相等。
优选的是，第一间隔要比第二间隔宽，第一和第二熔丝的第一端布置在切割区域上。第一和第二熔丝的第一和第二端沿行方向布置。第一熔丝的第一和第二端直线相连，而第二熔丝的第一端与第二熔丝的第二端横向偏移开。
在该实施例中，熔丝装置还包括第三熔丝和第四熔丝，第一和第二熔丝构成第一熔丝组，而第三和第四熔丝构成第二熔丝组。第二熔丝组被设置成让该第二熔丝组与第一熔丝组相邻，第二熔丝组相对第一熔丝组旋转了一百八十(180)度。
第一和第二熔丝的第一端可分别与第一和第二熔丝的第二端垂直连接。
依照本发明的另一方面提供了一种熔丝装置，其包括：第一熔丝，它具有直线相连的第一端和第二端；第二熔丝，它具有直线相连的第一端和第二端。第三熔丝的第一端与第一熔丝的第一端之间间隔开第一间隔，第二端与第一熔丝的第二端之间间隔开第二间隔，第三熔丝的第一端与其第二端横向偏移开。第四熔丝的第一端与第二熔丝的第一端之间间隔开第一间隔，第二端与第二熔丝的第二端间隔开第二间隔，第四熔丝的第一端与其第二端横向偏移开。第一和第三熔丝的第一端的宽度窄于或等于第二和第四熔丝的第二端宽度。
在一个实施例中，第一到第四熔丝的第一端沿一个行方向平行布置，第一到第四熔丝的第二端沿另一行方向平行布置。
在一个实施例中，第一间隔比第二间隔宽。
在一个实施例中，第一和第三熔丝的第一端布置在沿第一行形成的第一切割区域上，第二和第四熔丝的第二端布置在沿第二行形成的第二切割区域上。
依照本发明的另一方面，提供了一种包括第一熔丝组和第二熔丝组的熔丝装置，第一熔丝组包括多个每个都有第一端和第二端的第一熔丝，其中第一熔丝的第一端彼此间隔开，其中一个第一熔丝的第一端和第二端直线相连，其余那些第一熔丝的第一端与它们的第二端横向偏移开。第二熔丝组包括多个每个都有第一端和第二端的第二熔丝，其中各第二熔丝的第一端彼此间隔开第一间隔，各第二熔丝的第二端彼此间隔开第二间隔，其中一个第二熔丝的第一和第二端直线相连，其余的那些第二熔丝的第一端与它们的第二端横向偏移开。其第一和第二端直线相连的那些第一和第二熔丝装置布置成包围住其余的第一和第二熔丝。第一和第二熔丝组中的第一和第二熔丝的第一端的宽度窄于或等于它们的第二端的宽度。
在一个实施例中，第一和第二熔丝的第一端沿一个行方向平行布置，而第一和第二熔丝的第二端沿另一个行方向平行布置。
在一个实施例中，第一间隔比第二间隔宽，第一熔丝的第一端布置在沿第一行形成的第一切割区域中，第二熔丝的第二端布置在沿第二行形成的第二切割区域中。
依照本发明的另一方面提供了一种熔丝装置，其包括彼此间隔开第一间隔的第一熔丝部分和第二熔丝部分，第二熔丝部分中的每一个都与第一熔丝部分对应，且都布置在切割区域上，各第二熔丝部分彼此间隔开第二间隔。将共用连接线与第二熔丝部分相连。第一熔丝部分分别与第二对应熔丝部分垂直连接，第二间隔比第一间隔宽，而第二熔丝部分中每一个的宽度要窄于第一熔丝部分中每一个的宽度。另外，第二熔丝部分中每一个的宽度与第一熔丝部分中每一个的宽度相等。
在一个实施例中，熔丝装置还包括具有第三熔丝部分和第四熔丝部分的熔丝组，它布置在与包括第一和第二熔丝部分的熔丝组相邻的位置，由此具有对称的形状。可将第三和第四熔丝部分的结构布置得与第一和第二熔丝部分的结构相同。
在另一实施例中，熔丝装置还包括具有第三熔丝部分和第四熔丝部分的熔丝组，该熔丝组布置在与包括第一和第二熔丝部分的熔丝组和公共连接线相邻的位置，由此具有对称的形状。可将第三和第四熔丝部分的结构布置得与第一和第二熔丝部分的结构相同。
在一个实施例中，第一熔丝部分可沿行方向平行布置，而第二熔丝部分沿列方向平行布置。
依照本发明的另一方面，提供了一种包括第一熔丝和第二熔丝的熔丝装置，所述第一和第二熔丝布置在第一熔丝区域上，并彼此间隔开第一间隔。第一信号线和第二信号线分别与第一和第二熔丝相连，并彼此间隔开第二间隔。第三和第四熔丝布置在第二熔丝区域上，并彼此间隔开第一间隔。第三信号线和第四信号线分别与第三和第四熔丝相连，并彼此间隔开第二间隔。第一和第二信号线布置在与第二熔丝区域相邻的位置，而第三和第四信号线布置在与第一熔丝区域相邻的位置，第一间隔比第二间隔宽。
在一个实施例中，第一信号线与第一熔丝的一端直线相连，第二信号线与第二熔丝连接，以与第二熔丝的一端横向偏移一个预定角度。
依照本发明的另一方面，提供了一种半导体存储装置，其包括沿行和列排列的存储单元阵列和用于替换故障存储单元的冗余阵列。多个熔丝盒(box)分别存储着故障地址。每个熔丝盒都包括：第一熔丝，具有直线相连的第一端和第二端；和第二熔丝，它的第一端与第一熔丝的第一端间隔开第一间隔，第二端与第一熔丝的第二端间隔开第二间隔。第一和第二熔丝的第一端沿行方向布置在切割区域中，第二熔丝的第一端与第二熔丝的第二端横向偏移开，第一和第二熔丝的第一端的宽度要窄于第一和第二熔丝的第二端的宽度。另外，第一和第二熔丝的第一端的宽度与第一和第二熔丝的第二端的宽度相等。
优选的是，每个熔丝盒还包括具有第三和第四熔丝的第二熔丝组。第二熔丝组可布置成使包括第一和第二熔丝的第一熔丝组与第二熔丝组相邻。第二熔丝组相对第一熔丝组旋转了一百八十(180)度。
第三和第四熔丝的结构可布置成与第一和第二熔丝的结构相同。
依照本发明的另一方面，提供了一种半导体存储装置，该装置包括多条沿行方向平行布置的字线和多条沿列方向平行布置的位线。多个存储单元与字线和位线相连。多个熔丝盒存储着故障地址信息。行选择电路响应解码信号选择一条字线。第一信号线与行选择电路和熔丝盒相连，并布置在熔丝盒的一侧。第二信号线与行选择电路相连，它布置在熔丝盒的一侧上。第三信号线与熔丝盒相连，它布置在熔丝盒的另一侧上。
在一个实施例中，第二和第三信号线传送相同信号。
在一个实施例中，第二和第三信号线的负载要大于第一信号线的负载。
在一个实施例中，多个熔丝盒包括沿行方向布置的第一熔丝盒组和与第一熔丝盒组相邻布置的第二熔丝盒组，所述第二熔丝盒组相对第一熔丝盒组旋转了一百八十(180)度。
在一个实施例中，第一信号线与第一熔丝盒组相连，而第三信号线与第二熔丝盒组相连。
在一个实施例中，第二和第三信号线传送相同的信号。
附图说明
通过依照附图对本发明优选实施例的更具体描述，将使本发明的前述和其它目的、特征以及优点变得显明，贯穿所有不同附图的是，类似参考标记表示相同部件。附图不是必定按比例绘制的，相反重点在于表明本发明的原理。
图1到4是依照现有技术的熔丝装置的示意图。
图5到10是依照本发明的熔丝装置的实施例的示意图。
图11是采用依照本发明的熔丝装置的半导体存储装置的示意图。
图12是图11所示的熔丝群(bank)和一部分与该熔丝群有关的行选择电路的示意图。
具体实施方式
一般而言，在集成电路中，不被激光束照射的熔丝部分的尺寸和空间由最小间隔和导体设计规则决定，而被激光束照射的熔丝部分的尺寸和空间是由激光熔丝间隔和宽度设计规则决定的。基于这些条件，下面将更全面地描述本发明的优选实施例。
图5表示依照本发明第一实施例的熔丝装置。参照图5，本发明的熔丝群100包括第一熔丝组FG1和第二熔丝组FG2。第一熔丝组FG1包括多个、例如四个熔丝101、102、103、和104，每个熔丝都有第一端和第二端。第一熔丝组FG1中的熔丝101到1 04的第一端彼此间隔开第一间隔D1，并平行地布置在切割区域105上。熔丝101到104的第二端彼此间隔开第二间隔D2。熔丝101的第一和第二端直线相连。与之相反，熔丝102到104的第二端与熔丝102到104的第一端横向偏移开。第一间隔D1比第二间隔D2宽。第一熔丝组FG1中的熔丝101到104的第一端可通过照射激光束选择性地切割开。
随着激光技术的发展，可将第一熔丝组FG1中熔丝101-104的第一端的宽度W10制作得与其第二端的宽度W20近似相同。可选择的是，如图6A所示，可将第一熔丝组FG1中熔丝101-104的第一端的宽度W10制作得比其第二端的宽度W20窄。这就缩短了切割区域的长度，从而导致存储器芯片尺寸的缩小。第一熔丝组FG1中的熔丝101-104的第一端与行方向垂直布置。
回到图5，第二熔丝组FG2包括四个熔丝101’、102’、103’和104’。如图5所示，第二熔丝组FG2相对第一熔丝组FG1旋转了一百八十度，这样第二熔丝组FG2的形状与第一熔丝组FG1的形状相同。第二熔丝组FG2中每个熔丝101’-104’都有第一端和第二端。第二熔丝组FG2中的熔丝101’-104’的第一端彼此间隔开第一间隔D1，并且它们平行地布置在切割区域105’上。熔丝101’-104’的第二端彼此间隔开第二间隔D2。熔丝101’的第一和第二端直线相连。与之相反，熔丝102’-104’的第二端与其第一端横向偏移开。熔丝101’-104’的第一端可通过照射激光束选择性地切割开。
第二熔丝组FG2中熔丝101’-104’的第一端宽度W10可制作得与其第二端的宽度W20近似相等。另外，如图6B所示，第二熔丝组FG2中熔丝101’-104’的第一端的宽度W10可制作得比其第二端的宽度W20窄。第二熔丝组FG2中熔丝101’-104’的第一端与行方向垂直布置。尽管附图中未示出，但图5中的第一和第二熔丝组可分别沿行方向重复布置。
对于图5所示的熔丝装置而言，由于各熔丝组的每个末端的宽度W10与图3和4中的情形比相对小一些，因此能在维持相邻熔丝间的宽度不变的同时，缩短熔丝组在行方向上的长度。
图7表示依照本发明第二实施例的熔丝装置。参照图7，依照第二实施例的熔丝群100’包括第一熔丝组FG10和第二熔丝组FG20。第一熔丝组FG10包括四个熔丝111、112、113和114以及公共连接线115。第一熔丝组FG10中的熔丝111-114被分别分成两个熔丝部分。也就是说，第一熔丝组FG10中的熔丝111-114分别具有第一和第二端。熔丝111-114的第一端彼此间隔第一间隔D1，并平行地布置在切割区域116上。熔丝111-114的第一端与公共连接线115共连。熔丝111-114的第二端彼此间隔开第二间隔D2，它们对应地与熔丝111-114的第一端连接，使之与熔丝111-114的第一端成90度角。
在该实施例中，可将第一熔丝组FG10中熔丝1111-114的第一端宽度W10制作得与其第二端的宽度W20接近。另外，可将第一熔丝组FG10中熔丝111-114的第一端宽度W10制作得比其第二端的宽度W20窄。
继续参照图7，第二熔丝组FG20包括四个熔丝111’、112’、113’和114’以及公共连接线115’，该熔丝组布置成与图7所示的第一熔丝组FG10呈镜像形状。除了第二熔丝组FG20与第一熔丝组FG10呈镜像形状外，第二熔丝组FG20都与第一熔丝组FG10相同，因此省略了对它们的描述。
对于图7所示的熔丝装置而言，由于各熔丝组的每个末端的宽度W10较图3和4的情况而言都缩小了，因此就能在维持相邻熔丝间宽度不变的同时缩短熔丝组在行方向上的长度。此外，切割区域116上的熔丝沿列方向而非图5所示的行方向布置。这就能让设计者容易地通过改变内部电路结构缩小芯片尺寸。
在图7中，对应于第一和第二熔丝组FG10和FG20使用两条公共连接线115和115’。此外，如图8所示，可将熔丝群构成使第一和第二熔丝组FG10和FG20共用一条公共连接线115”。在图8中，用相同的参考数字标记与图7中基本相同的组成件，在此就不再重复对它们进行描述了。
图9表示依照本发明第三实施例的熔丝装置。参照图9，依照第三实施例的熔丝群100”包括第一熔丝组FG30和第二熔丝组FG40。第一熔丝组FG30包括三个熔丝121、122、123，它们每个都有第一和第二端。熔丝121-123的第一端彼此间隔开第一间隔D1，并平行地布置在切割区域124中。熔丝121-123的第二端彼此间隔开第二间隔D2。熔丝122的第一和第二端直线相连。左手侧熔丝121的第二端与其第一端横向偏移开，并与熔丝122的第二端间隔第二间隔D2。右手侧的熔丝123的第二端与其第一端横向偏移开，并与熔丝122的第二端相隔第二间隔D2。
优选的是，第一间隔D1比第二间隔D2宽。可将第一熔丝组FG30中熔丝121-123的第一端宽度W10制作得与其第二端的宽度W20接近。另外，可将第一熔丝组FG30中熔丝121-123的第一端宽度W10制作得比其第二端的宽度W20窄。
第二熔丝组FG40包括三个熔丝121’、122’、123’，它们每个都有第一和第二端。熔丝121’-123’的第一端彼此间隔开第一间隔D1，并平行地布置在切割区域124’上。熔丝121’-123’的第二端彼此间隔开第二间隔D2。熔丝122’的第一和第二端直线相连。右手侧熔丝121’的第二端与其第一端横向偏移开，并与熔丝122’的第二端间隔开第二间隔D2。左手侧熔丝123’的第二端与其第一端横向偏移开，并与熔丝122’的第二端相隔第二间隔D2。
优选的是，可将第二熔丝组FG40中熔丝121’-123’的第一端宽度W10制作得与其第二端的宽度W20接近。另外，可将第二熔丝组FG40中熔丝121’-123’的第一端宽度W10制作得比其第二端的宽度W20窄。
图10表示依照本发明第四实施例的熔丝装置。参照图10，依照本发明的熔丝群200包括第一熔丝组FG50和第二熔丝组FG60。第一熔丝组FG50包括两个由多晶硅制成的熔丝209、210。熔丝209接在信号线或导线201与203之间，熔丝210接在信号线或导线202与204之间。具体而言，熔丝209的末端通过相应的触点与导线201和203相连，熔丝210的末端通过相应触点与导线202和204相连。导线201-204由电阻比多晶硅的电阻低的金属材料制成。第一熔丝组FG50中的熔丝209和210形成在能照射激光束的第一熔丝区域212上。
第二熔丝组FG60包括两个由多晶硅制成的熔丝220和221。熔丝220接在信号线或导线205与207之间，熔丝221接在信号线或导线206与208之间。具体而言，熔丝220的末端通过相应的触点与导线205与207相连，熔丝221的末端通过相应触点与导线206和208相连。导线205-208由电阻比多晶硅的电阻低的金属材料制成。第二熔丝组FG60中的熔丝220和221形成在可照射激光束的第二熔丝区域223上。
如图10所示，金属材料制成的信号线205和206布置在第一熔丝区域212的右侧，而金属材料制成的信号线203和204布置在第二熔丝区域223的左侧。与多晶硅制成的熔丝群(例如图2到9中的熔丝群，在此信号线与熔丝区域相邻)相比，图10中的双层熔丝装置能缩短信号传输线的延迟时间。其原因是金属材料的电阻比多晶硅的电阻低。该熔丝结构适合用于新近的高速存储器产品。
图11是采用依照本发明的熔丝装置的半导体存储装置的方框图。
参照图11，依照本发明的半导体存储装置300包括阵列310，该阵列包括沿行(或字线)和列(或位线)布置的存储单元。图11中，用“行(ROW)”标记的方向是平行地布置字线的方向，用“列(COLUMN)”标记的方向是平行地布置位线的方向。阵列310还包括冗余存储器单元的冗余单元阵列，用以代替行和/或列中的故障存储单元。行选择电路320响应第一到第三寻址信号DRA234〔7：0〕、DRA56〔3：0〕和DRA78〔3：0〕选择字线。用于传送第一到第三寻址信号DRA234〔7：0〕、DRA56〔3：0〕和DRA78〔3：0〕的信号线布置在行选择电路320上方。
半导体存储装置300还包括熔丝电路330，该电路包括多个熔丝群FB1-FB3。熔丝群FB1-FB3存储着故障地址，它们都被分成两个子熔丝群330B和330T。每个熔丝群中的子熔丝群330T与传输寻址信号DRA56〔3：0〕和DRA78〔3：0〕用的信号线342和343相连，而用于将寻址信号DRA234〔7：0〕传送到行选择电路320中去的信号线341不与熔丝电路330连接。但是，寻址信号DRA234〔7：0〕要通过不同的信号线344提供给熔丝电路330。即，如图11所示，每个熔丝群中的子熔丝群330B与信号线344相连，而每个熔丝群中的子熔丝群330T与信号线342和343相连。在图12中示出了子熔丝群330T和330B以及行选择电路320的电路图。图12中的熔丝F1-F2以及F3-F4要依照本发明的第一到第三实施例之一进行布置。
考虑到由行选择电路的分级解码系统引起的寻址负载电容，最低有效(least significant)的位地址的电容较大，而较高地址的电容相对较小。该情况下，由于最低有效的地址(例如DRA234)的线负载最大，因此该最小意义的地址成为限制速度特性的地址。如图11和12所示，该问题可通过在行选择电路上和熔丝电路330的下侧布置线负载电容最大的寻址信号线(例如用于传输特定行地址DRA234的信号线)来解决。图11和12中，双层结构的熔丝群通过将熔丝群分成子熔丝群、并将这些子熔丝群布置成双层结构，从而减轻了行方向上的限制。通过分散寻址负载电容就能提高半导体存储装置的操作速度。
正如上面所阐明的，可通过以下方式将熔丝电路的长度缩到最小：将每个熔丝的两个末端形成等宽，或者使得每个熔丝两末端中的一端(布置在切割区域的那一端)的宽度比其另一端的宽度窄。通过在行选择电路上和熔丝电路的下侧布置线负载电容最大的寻址信号线(例如用于传送特定行地址DRA234的寻址信号线)，能够提高操作速度。操作速度的提高还可通过最大限定地缩短熔丝制造材料的长度以便减小它的电阻来实现。
虽然已经通过参照本发明的优选实施例具体展示并描述了本发明，但本领域普通技术人员要理解的是，可在不脱离所附权利要求及其等效范围限定的发明精神和范围的情况下，从形式和细节上作出各种变化。

Claims (30)

1.一种熔丝装置，其包括：
具有第一端和第二端的第一熔丝；以及
具有第一端和第二端的第二熔丝；
其中，第一熔丝的第一端与第二熔丝的第二端间隔第一间隔，第一熔丝的第二端与第二熔丝的第二端间隔第二间隔，第二间隔与第一间隔不同；以及第一和第二熔丝的第一端的宽度窄于或等于第一和第二熔丝的第二端的宽度。
2.条据权利要求1所述的熔丝装置，其中第一间隔比第二间隔宽，第一和第二熔丝的第一端布置在切割区域上。
3.条据权利要求1所述的熔丝装置，其中第一和第二熔丝的第一和第二端沿行方向布置。
4.条据权利要求2所述的熔丝装置，其中第一熔丝的第一和第二端直线相连，而第二熔丝的第一端与第二熔丝的第二端横向偏移开。
5.条据权利要求4所述的熔丝装置，它还包括第三和第四熔丝，第一和第二熔丝构成第一熔丝组，而第三和第四熔丝构成第二熔丝组，
其中，第二熔丝组位置确定使第二熔丝组与第一熔丝组相邻，第二熔丝组相对第一熔丝组旋转了一百八十(180)度。
6.条据权利要求2所述的熔丝装置，其中第一和第二熔丝的第一端分别与第一和第二熔丝的第二端垂直相连。
7.一种熔丝装置，其包括：
具有第一端和第二端的第一熔丝，该第一和第二端直线相连；
用于第一端和第二端的第二熔丝，该第一和第二端直线相连；
第三熔丝，它的第一端与第一熔丝的第一端间隔第一间隔，其第二端与第一熔丝的第二端间隔开第二间隔，第三熔丝的第一端与其第二端横向偏移开；
第四熔丝，它的第一端与第二熔丝的第一端间隔开第一间隔，其第二端与第二熔丝的第二端间隔开第二间隔，第四熔丝的第一端与其第二端横向偏移开，
其中第一和第三熔丝的第一端的宽度窄于或等于第二和第四熔丝的第二端的宽度。
8.条据权利要求7所述的熔丝装置，其中第一到第四熔丝的第一端沿一个行方向平行布置，而第一到第四熔丝的第二端沿另一个行方向平行布置。
9.条据权利要求7所述的熔丝装置，其中第一间隔比第二间隔宽。
10.条据权利要求7所述的熔丝装置，其中第一和第三熔丝的第一端布置在沿第一行形成的第一切割区域上，而第二和第四熔丝的第二端布置在沿第二行形成的第二切割区域上。
11.一种熔丝装置，其包括：
第一熔丝组，其包括多个第一熔丝，每个第一熔丝都有第一端和第二端，其中第一熔丝的第一端都彼此间隔开，其中一个第一熔丝的第一和第二端直线相连，其余的那些第一熔丝的第一端与其第二端横向偏移开；以及
第二熔丝组，其包括多个第二熔丝，每个第二熔丝都有第一端和第二端，其中各第二熔丝的第一端都彼此间隔开第一间隔，各第二熔丝的第二端彼此间隔开第二间隔，其中一个第二熔丝的第一和第二端直线相连，其余的那些第二熔丝的第一端与其第二端横向偏移开，
其中，第一和第二端直线相连的第一和第二熔丝布置成围绕在其余的第一和第二熔丝周围；以及其中，第一和第二熔丝组中的第一和第二熔丝的第一端宽度窄于或等于其第二端的宽度。
12.条据权利要求11所述的熔丝装置，其中第一和第二熔丝的第一端沿一个行方向平行布置，第一和第二熔丝的第二端沿另一个行方向平行布置。
13.条据权利要求11所述的熔丝装置，其中第一间隔比第二间隔宽，第一熔丝的第一端布置在沿第一行形成的第一切割区域上，第二熔丝的第二端布置在沿第二行形成的第二切割区域上。
14.一种熔丝装置，其包括：
彼此间隔开第一间隔的第一熔丝部分，
第二熔丝部分，它们每个都对应于第一熔丝部分，并布置在切割区域上，各第二熔丝部分彼此间隔开第二间隔；以及
与第二熔丝部分相连的公共连接线，
其中第一熔丝部分分别与第二对应熔丝部分垂直连接，第二间隔比第一间隔宽，第二熔丝部分中每一个的宽度等于或窄于第一熔丝部分中每一个的宽度。
15.条据权利要求14所述的熔丝装置，它还包括具有第三熔丝部分和第四熔丝部分的熔丝组，该熔丝组布置在与包括第一和第二熔丝部分的熔丝组相邻位置，并使它们具有对称的形状。
16.条据权利要求15所述的熔丝装置，其中第三和第四熔丝部分的结构布置成与第一和第二熔丝部分的结构相同。
17.条据权利要求14所述的熔丝装置，它还包括具有第三熔丝部分和第四熔丝部分的熔丝组，该熔丝组布置在与包括第一和第二熔丝部分的熔丝组和公共连接线相邻位置，并使它们具有对称的形状。
18.条据权利要求17所述的熔丝装置，其中第三和第四熔丝部分的结构布置成与第一和第二熔丝部分的结构相同。
19.条据权利要求14所述的熔丝装置，其中第一熔丝部分沿行方向平行布置，而第二熔丝部分沿列方向平行布置。
20.一种熔丝装置，其包括：
第一熔丝和第二熔丝，它们布置在第一熔丝区域上，并且彼此间隔开第一间隔；
第一信号线和第二信号线，它们分别与第一和第二熔丝相连，并彼此间隔开第二间隔；
第三熔丝和第四熔丝，它们布置在第二熔丝区域上，并彼此间隔开第一间隔；以及
第三信号线和第四信号线，它们分别与第三和第四熔丝相连，并彼此间隔开第二间隔，
其中第一和第二信号线布置在与第二熔丝区域相邻位置，第三和第四信号线布置在与第一熔丝区域相邻位置，第一间隔比第二间隔宽。
21.条据权利要求20所述的熔丝装置，其中第一信号线沿直线与第一熔丝的一端相连，第二信号线与第二熔丝连接使之与第二熔丝的一端横向偏移预定角度。
22.一种半导体存储装置，其包括：
沿行和列方向布置的存储单元阵列；
用于替换故障存储单元的冗余阵列；以及
多个熔丝盒，分别用以存储缺陷地址；
其中每个熔丝盒包括第一熔丝和第二熔丝，第一熔丝具有直线相连的第一端和第二端，第二熔丝具有与第一熔丝的第一端间隔开第一间隔的第一端和与第一熔丝的第二端间隔开第二间隔的第二端；以及
其中第一和第二熔丝的第一端沿行方向布置在切割区域上，第二熔丝的第一端与第二熔丝的第二端横向偏移开，第一和第二熔丝的第一端的宽度等于或窄于第一和第二熔丝的宽度。
23.条据权利要求22所述的半导体存储装置，其中每个熔丝盒还包括第二熔丝组，该熔丝组具有第三和第四熔丝，第二熔丝组确定位置使第一和第二熔丝组成的第一熔丝组与该第二熔丝组相邻，并且第二熔丝组相对第一熔丝组旋转了一百八十(180)度。
24.条据权利要求23所述的半导体存储装置，其中第三和第四熔丝的结构布置成与第一和第二熔丝的结构相同。
25.一种半导体存储装置，其包括：
多条沿行方向平行布置的字线；
多条沿列方向平行布置的位线；
多个与字线和位线相连的存储单元；
多个用以存储故障地址信息的熔丝盒；
行选择电路，用以响应解码信号而选择一条字线；
第一信号线，它与行选择电路和熔丝盒相连，并布置在熔丝盒的一侧；
第二信号线，它与行选择电路相连，并布置在熔丝盒的一侧；以及
第三信号线，它与熔丝盒相连，并布置在熔丝盒的另一侧。
26.条据权利要求25所述的半导体存储装置，其中第二和第三信号线传送相同的信号。
27.条据权利要求25所述的半导体存储装置，其中第二和第三信号线的负载比第一信号线的负载大。
28.条据权利要求25所述的半导体存储装置，其中多个熔丝盒包括沿行方向布置的第一熔丝盒组和第二熔丝盒组，第二熔丝盒组位置确定，使与第一熔丝盒组相邻的第二熔丝盒组相对第一熔丝盒组旋转了一百八十(180)度。
29.条据权利要求28所述的半导体存储装置，其中第一信号线与第一熔丝盒组相连，第三信号线与第二熔丝盒组相连。
30.条据权利要求29所述的半导体存储装置，第二和第三信号线传送相同的信号。
CNB031587682A 2002-09-27 2003-09-24 熔丝装置以及应用该装置的集成电路装置 Expired - Fee Related CN1322585C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR58677/02 2002-09-27
KR10-2002-0058677A KR100448909B1 (ko) 2002-09-27 2002-09-27 퓨즈 구조 및 그것을 이용한 집적 회로 장치
KR58677/2002 2002-09-27

Publications (2)

Publication Number Publication Date
CN1494145A true CN1494145A (zh) 2004-05-05
CN1322585C CN1322585C (zh) 2007-06-20

Family

ID=31973689

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031587682A Expired - Fee Related CN1322585C (zh) 2002-09-27 2003-09-24 熔丝装置以及应用该装置的集成电路装置

Country Status (5)

Country Link
US (1) US7057217B2 (zh)
EP (1) EP1403924A3 (zh)
JP (1) JP4668526B2 (zh)
KR (1) KR100448909B1 (zh)
CN (1) CN1322585C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488427A (zh) * 2008-01-16 2009-07-22 海力士半导体有限公司 具有切截区域的熔断器及具有该熔断器的熔断器组件结构
CN101300677B (zh) * 2005-11-03 2010-05-19 国际商业机器公司 电可编程熔丝及其制造方法
CN104051417A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
CN107437435A (zh) * 2016-05-30 2017-12-05 三星电子株式会社 半导体存储器件及其操作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725368B1 (ko) * 2005-12-07 2007-06-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100790976B1 (ko) * 2005-12-29 2008-01-03 삼성전자주식회사 레이저 블로잉으로 인한 손상과 크로스 토크를 줄일 수있는 퓨즈 박스 및 그 형성방법
KR100790995B1 (ko) * 2006-08-11 2008-01-03 삼성전자주식회사 반도체 소자의 퓨즈박스 및 그 형성방법
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
KR101420703B1 (ko) * 2007-09-19 2014-07-23 지에스아이 그룹 코포레이션 고속 빔 편향 링크 가공
US8599630B2 (en) 2008-01-16 2013-12-03 SK Hynix Inc. Semiconductor integrated circuit including column redundancy fuse block
JP2009170903A (ja) * 2008-01-16 2009-07-30 Hynix Semiconductor Inc 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
KR101043841B1 (ko) * 2008-10-14 2011-06-22 주식회사 하이닉스반도체 반도체 메모리 장치의 퓨즈
KR101052873B1 (ko) * 2008-11-06 2011-07-29 주식회사 하이닉스반도체 반도체 소자의 퓨즈 박스 및 이를 이용한 리페어 방법
US8509022B2 (en) 2008-12-26 2013-08-13 SK Hynix Inc. Fuse set and semiconductor integrated circuit apparatus having the same
KR101062740B1 (ko) 2008-12-26 2011-09-06 주식회사 하이닉스반도체 퓨즈 박스 및 이를 구비한 반도체 집적 회로 장치
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치
WO2011082065A2 (en) * 2009-12-30 2011-07-07 Gsi Group Corporation Link processing with high speed beam deflection
US9953725B2 (en) * 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430462A (ja) * 1990-05-25 1992-02-03 Murata Mfg Co Ltd 半導体装置における抵抗素子の構造
JP2771067B2 (ja) * 1992-03-05 1998-07-02 シャープ株式会社 半導体集積回路
JPH06310603A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 半導体記憶装置
TW279229B (en) 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
JPH09307428A (ja) * 1996-05-14 1997-11-28 Hitachi Ltd 可変論理集積回路
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
US6115300A (en) * 1998-11-03 2000-09-05 Silicon Access Technology, Inc. Column redundancy based on column slices
KR100275750B1 (ko) * 1998-11-05 2000-12-15 윤종용 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치
JP3150113B2 (ja) * 1998-11-11 2001-03-26 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
KR100316716B1 (ko) * 1999-09-30 2001-12-12 윤종용 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
JP4399970B2 (ja) * 2000-08-25 2010-01-20 パナソニック株式会社 半導体装置
JP2002076122A (ja) * 2000-08-25 2002-03-15 Nec Microsystems Ltd 半導体装置
JP2002270692A (ja) * 2001-03-14 2002-09-20 Toshiba Corp 半導体装置
DE10112543A1 (de) * 2001-03-15 2002-10-02 Infineon Technologies Ag Integrierte Schaltung mit elektrischen Verbindungselementen
KR20030054904A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 메탈퓨즈 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300677B (zh) * 2005-11-03 2010-05-19 国际商业机器公司 电可编程熔丝及其制造方法
CN101488427A (zh) * 2008-01-16 2009-07-22 海力士半导体有限公司 具有切截区域的熔断器及具有该熔断器的熔断器组件结构
CN104051417A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法
CN107437435A (zh) * 2016-05-30 2017-12-05 三星电子株式会社 半导体存储器件及其操作方法
CN107437435B (zh) * 2016-05-30 2021-05-04 三星电子株式会社 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
EP1403924A2 (en) 2004-03-31
US20040108572A1 (en) 2004-06-10
CN1322585C (zh) 2007-06-20
JP4668526B2 (ja) 2011-04-13
KR100448909B1 (ko) 2004-09-16
JP2004119965A (ja) 2004-04-15
EP1403924A3 (en) 2005-07-20
US7057217B2 (en) 2006-06-06
KR20040026994A (ko) 2004-04-01

Similar Documents

Publication Publication Date Title
CN1494145A (zh) 熔丝装置以及应用该装置的集成电路装置
US7982504B1 (en) Interconnection architecture for multilayer circuits
CN1220263C (zh) 半导体芯片,半导体集成电路及选择半导体芯片的方法
CN1207788C (zh) 半导体器件中的列晶体管
JP4280302B2 (ja) 抵抗変化型不揮発性記憶装置
CN1417861A (zh) 用于大存储容量的3－d存储设备
US20060055045A1 (en) Semiconductor memory device and arrangement method thereof
US8054643B2 (en) Semiconductor module, wiring board, and wiring method
US7902869B1 (en) Extensible three dimensional circuit
US6272061B1 (en) Semiconductor integrated circuit device having fuses and fuse latch circuits
US7952951B2 (en) Small-sized fuse box and semiconductor integrated circuit having the same
CN113948524A (zh) 半导体结构
EP1047134B1 (en) Interconnection scheme for semiconductor storage device
CN101075614A (zh) 半导体装置
US8023307B1 (en) Peripheral signal handling in extensible three dimensional circuits
CN1652250A (zh) 冗余减轻电路
CN1713378A (zh) 半导体存储器件的熔断器及其修理工艺
US10916304B2 (en) Semiconductor storage device having alternately stacked bit lines and word lines, and first and second connection wirings to bit line contacts, that extend in opposite directions with respect thereto
US20090179301A1 (en) Fuse having cutting regions and fuse set structure having the same
US20090200579A1 (en) Semiconductor device and layout method thereof
US20230085775A1 (en) Semiconductor device and wiring structure
US11715522B2 (en) Semiconductor device equipped with column decoder circuit
GB2239540A (en) Semiconductor memory array with staggered word line drivers
CN1543651A (zh) 存储器电路
US8063661B2 (en) Semiconductor device having circuit blocks with mutually the same circuit configuration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070620

Termination date: 20140924

EXPY Termination of patent right or utility model