JP2002076122A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002076122A JP2002076122A JP2000255652A JP2000255652A JP2002076122A JP 2002076122 A JP2002076122 A JP 2002076122A JP 2000255652 A JP2000255652 A JP 2000255652A JP 2000255652 A JP2000255652 A JP 2000255652A JP 2002076122 A JP2002076122 A JP 2002076122A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- basic
- section
- block
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レーザ光を用いた切断技術をそのまま適用し
ても被切断ヒューズ周辺のヒューズに影響を及ぼすこと
なく、且つヒューズ部の所要面積を大幅に低減できる配
置と構成のヒューズを有する半導体装置を提供する。 【解決手段】 ヒューズブロック１００が、第１基本ヒ
ューズブロック１１０を構成する第１ヒューズ部１１３
及び第２ヒューズ部１１５と、第１基本ヒューズブロッ
ク１３０を構成する第１ヒューズ部１３３及び第２ヒュ
ーズ部１３５と、３個の第２基本ヒューズブロック２１
０，２２０及び２３０をそれぞれ構成する第３ヒューズ
部２１１，２２１及び２３１含む第３基本ヒューズブロ
ック３００と第３ヒューズ部２４１を含む第２基本ヒュ
ーズブロック２４０を備えている。
ても被切断ヒューズ周辺のヒューズに影響を及ぼすこと
なく、且つヒューズ部の所要面積を大幅に低減できる配
置と構成のヒューズを有する半導体装置を提供する。 【解決手段】 ヒューズブロック１００が、第１基本ヒ
ューズブロック１１０を構成する第１ヒューズ部１１３
及び第２ヒューズ部１１５と、第１基本ヒューズブロッ
ク１３０を構成する第１ヒューズ部１３３及び第２ヒュ
ーズ部１３５と、３個の第２基本ヒューズブロック２１
０，２２０及び２３０をそれぞれ構成する第３ヒューズ
部２１１，２２１及び２３１含む第３基本ヒューズブロ
ック３００と第３ヒューズ部２４１を含む第２基本ヒュ
ーズブロック２４０を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒューズを有する
半導体装置に関し、特に例えばリダンダンシセルアレイ
回路を有する半導体記憶装置等のリダンダンシヒューズ
回路部でよく用いられる一端を共通電位配線に接続した
複数のヒューズを有する半導体装置に関する。
半導体装置に関し、特に例えばリダンダンシセルアレイ
回路を有する半導体記憶装置等のリダンダンシヒューズ
回路部でよく用いられる一端を共通電位配線に接続した
複数のヒューズを有する半導体装置に関する。
【０００２】
【従来の技術】ＤＲＡＭ等の大容量半導体記憶装置にと
って冗長回路技術は必須である。リダンダンシセルアレ
イ回路部は、素子の微細化によって所要面積の削減が進
んでいるが、不良アドレスの設定等に用いるリダンダン
シヒューズ回路部、特に必要に応じてレーザ光等により
切断するための切断領域を有するヒューズ部の微細化は
ヒューズ毎の切断領域を確保する必要があるためあまり
進んでいない。
って冗長回路技術は必須である。リダンダンシセルアレ
イ回路部は、素子の微細化によって所要面積の削減が進
んでいるが、不良アドレスの設定等に用いるリダンダン
シヒューズ回路部、特に必要に応じてレーザ光等により
切断するための切断領域を有するヒューズ部の微細化は
ヒューズ毎の切断領域を確保する必要があるためあまり
進んでいない。
【０００３】このヒューズ部の面積を削減する技術は、
既にいくつか提案されている。
既にいくつか提案されている。
【０００４】例えば、特開平１１−１５０２３９号公報
（以下、公知例とする）には、ヒューズを絶縁層で隔離
されたｎ個の階層に設けることでヒューズ部の面積を１
／ｎに削減を図る例が開示されている。図９は、この公
知例に開示されたもので、従来同一平面に並行に配列し
ていたヒューズ９０１を２階層（９０２，９０３）に分
けて配列し、ヒューズ部の所要面積を１／２にしてい
る。
（以下、公知例とする）には、ヒューズを絶縁層で隔離
されたｎ個の階層に設けることでヒューズ部の面積を１
／ｎに削減を図る例が開示されている。図９は、この公
知例に開示されたもので、従来同一平面に並行に配列し
ていたヒューズ９０１を２階層（９０２，９０３）に分
けて配列し、ヒューズ部の所要面積を１／２にしてい
る。
【０００５】
【発明が解決しようとする課題】上述の公知例に開示さ
れた方法によればヒューズ部の所要面積を低減すること
はできるが、ヒューズの切断のためには複数のレーザ光
（９０５，９０６）を準備し、切断点９０７でこの複数
のレーザ光が全て交差するように照射して切断点でエネ
ルギーを重畳し、溶断するようにしているので、切断方
法が極めて複雑になると言う問題がある。また、階層を
増やしてヒューズ間の間隔を狭めた場合、被切断ヒュー
ズ周辺のヒューズが切断時の影響を受けやすくなるとい
う問題もある。
れた方法によればヒューズ部の所要面積を低減すること
はできるが、ヒューズの切断のためには複数のレーザ光
（９０５，９０６）を準備し、切断点９０７でこの複数
のレーザ光が全て交差するように照射して切断点でエネ
ルギーを重畳し、溶断するようにしているので、切断方
法が極めて複雑になると言う問題がある。また、階層を
増やしてヒューズ間の間隔を狭めた場合、被切断ヒュー
ズ周辺のヒューズが切断時の影響を受けやすくなるとい
う問題もある。
【０００６】従って、本発明の目的は、従来の例えばレ
ーザ光を用いた切断技術をそのまま適用しても被切断ヒ
ューズ周辺のヒューズに影響を及ぼすことなく、且つヒ
ューズ部の所要面積を大幅に低減できる配置と構成のヒ
ューズを有する半導体装置を提供することにある。
ーザ光を用いた切断技術をそのまま適用しても被切断ヒ
ューズ周辺のヒューズに影響を及ぼすことなく、且つヒ
ューズ部の所要面積を大幅に低減できる配置と構成のヒ
ューズを有する半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】そのため、本発明による
一端が共通電位配線に接続された複数のヒューズを有す
る半導体装置は、第１端部から第１の方向に延在する直
線部を有し第２端部を共通電位配線に接続する共通配線
部と、この共通配線部の第１端部にそれぞれの一端を接
続し第１の方向と直交する第２の方向で且つ共通配線部
を挟んで互い反対側に形成されたそれぞれ所定の切断領
域を有する第１ヒューズ部及び第２ヒューズ部と、第１
ヒューズ部及び第２ヒューズ部のそれぞれの他端に接続
しいずれも第１の方向と平行で且つ第１ヒューズ部及び
第２ヒューズ部に関して共通配線部と同じ側に延在する
第１接続配線部と第２接続配線部を備えた第１基本ヒュ
ーズブロックを、少なくとも一つ含み構成されている。
一端が共通電位配線に接続された複数のヒューズを有す
る半導体装置は、第１端部から第１の方向に延在する直
線部を有し第２端部を共通電位配線に接続する共通配線
部と、この共通配線部の第１端部にそれぞれの一端を接
続し第１の方向と直交する第２の方向で且つ共通配線部
を挟んで互い反対側に形成されたそれぞれ所定の切断領
域を有する第１ヒューズ部及び第２ヒューズ部と、第１
ヒューズ部及び第２ヒューズ部のそれぞれの他端に接続
しいずれも第１の方向と平行で且つ第１ヒューズ部及び
第２ヒューズ部に関して共通配線部と同じ側に延在する
第１接続配線部と第２接続配線部を備えた第１基本ヒュ
ーズブロックを、少なくとも一つ含み構成されている。
【０００８】このとき、ヒューズは、少なくとも第１の
導電膜で形成された第１のヒューズと、第１の導電膜と
絶縁膜で分離された異なる導電層の第２の導電膜で形成
された第２のヒューズとを含むようにすることができ
る。
導電膜で形成された第１のヒューズと、第１の導電膜と
絶縁膜で分離された異なる導電層の第２の導電膜で形成
された第２のヒューズとを含むようにすることができ
る。
【０００９】また、複数の第１基本ヒューズブロックを
有し、この中の少なくとも２個の第１基本ヒューズブロ
ックは、一方の第１ヒューズ部及び第２ヒューズ部と他
方の第１ヒューズ部及び第２ヒューズ部とが互いに並行
で且つ所定の距離で直接対向するように配置されるのが
好ましい。
有し、この中の少なくとも２個の第１基本ヒューズブロ
ックは、一方の第１ヒューズ部及び第２ヒューズ部と他
方の第１ヒューズ部及び第２ヒューズ部とが互いに並行
で且つ所定の距離で直接対向するように配置されるのが
好ましい。
【００１０】また、複数の第１基本ヒューズブロックを
有し、この中の少なくとも２個の第１基本ヒューズブロ
ックＡ，Ｂは同一構成であり、且つ第１基本ヒューズブ
ロックＡと第１基本ヒューズブロックＢとは一方の第１
ヒューズ部及び第２ヒューズ部と他方の第１ヒューズ部
及び第２ヒューズ部とが所定の距離で互いに直接対向す
ると共に互いに線対称になるように配置してもよい。
有し、この中の少なくとも２個の第１基本ヒューズブロ
ックＡ，Ｂは同一構成であり、且つ第１基本ヒューズブ
ロックＡと第１基本ヒューズブロックＢとは一方の第１
ヒューズ部及び第２ヒューズ部と他方の第１ヒューズ部
及び第２ヒューズ部とが所定の距離で互いに直接対向す
ると共に互いに線対称になるように配置してもよい。
【００１１】また、所定の切断領域を有する第３ヒュー
ズ部と、この第３ヒューズ部の両端部にそれぞれ一列状
態で接続する第３接続配線部と第４接続配線部を有する
第２基本ヒューズブロックを更に含むようにすることも
できる。
ズ部と、この第３ヒューズ部の両端部にそれぞれ一列状
態で接続する第３接続配線部と第４接続配線部を有する
第２基本ヒューズブロックを更に含むようにすることも
できる。
【００１２】このとき、第１基本ヒューズブロックの第
１及び第２ヒューズ部を第１のヒューズで形成し、第２
基本ヒューズブロックの第３ヒューズ部を第２のヒュー
ズで形成することができる。また、第１基本ヒューズブ
ロックを第１の導電膜で形成し、第２基本ヒューズブロ
ックを第２の導電膜で形成してもよい。
１及び第２ヒューズ部を第１のヒューズで形成し、第２
基本ヒューズブロックの第３ヒューズ部を第２のヒュー
ズで形成することができる。また、第１基本ヒューズブ
ロックを第１の導電膜で形成し、第２基本ヒューズブロ
ックを第２の導電膜で形成してもよい。
【００１３】更に、２個の同一構成の第１基本ヒューズ
ブロックＡ，Ｂと３個の同一構成の第２基本ヒューズブ
ロックを含み、第１基本ヒューズブロックＡ，Ｂをいず
れも第１の導電膜で形成し、３個の第２基本ヒューズブ
ロックをいずれも第２の導電膜で形成し、且つ第１基本
ヒューズブロックＡと第１基本ヒューズブロックＢとは
一方の第１ヒューズ部及び第２ヒューズ部と他方の第１
ヒューズ部及び第２ヒューズ部とが、第２基本ヒューズ
ブロックの第３ヒューズ部を露出できる所定の距離で互
いに直接対向すると共に互いに線対称になるように配置
し、３個の第２基本ヒューズブロックはそれぞれの第３
ヒューズ部が第１基本ヒューズブロックＡと第１基本ヒ
ューズブロックＢとの間に位置し、且つ第１基本ヒュー
ズブロックＡ，Ｂそれぞれの第１接続配線部、共通配線
部及び第２接続配線部と１個ずつが重なるように配置さ
れた第３基本ヒューズブロックを、少なくとも１個含む
のが望ましい。
ブロックＡ，Ｂと３個の同一構成の第２基本ヒューズブ
ロックを含み、第１基本ヒューズブロックＡ，Ｂをいず
れも第１の導電膜で形成し、３個の第２基本ヒューズブ
ロックをいずれも第２の導電膜で形成し、且つ第１基本
ヒューズブロックＡと第１基本ヒューズブロックＢとは
一方の第１ヒューズ部及び第２ヒューズ部と他方の第１
ヒューズ部及び第２ヒューズ部とが、第２基本ヒューズ
ブロックの第３ヒューズ部を露出できる所定の距離で互
いに直接対向すると共に互いに線対称になるように配置
し、３個の第２基本ヒューズブロックはそれぞれの第３
ヒューズ部が第１基本ヒューズブロックＡと第１基本ヒ
ューズブロックＢとの間に位置し、且つ第１基本ヒュー
ズブロックＡ，Ｂそれぞれの第１接続配線部、共通配線
部及び第２接続配線部と１個ずつが重なるように配置さ
れた第３基本ヒューズブロックを、少なくとも１個含む
のが望ましい。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１５】図１は、本発明の半導体装置が有するヒュ
ーズブロックの一実施形態を説明するための模式的な平
面図である。図２は、本実施形態のヒューズブロックが
適用される半導体装置のヒューズを含む回路部の具体例
の一つで、特許第３０３６４１１号公報に開示されてい
る公知のリダンダンシヒューズ回路の一例の回路図であ
る。以下、このヒューズ素子部Ｈ１に本実施形態のヒュ
ーズブロックが適用された場合を例として説明する。図
３，４は、図１のＡ部を分かり易くするためにヒューズ
を形成する導電膜毎にそれぞれのパターンを示す平面図
である。特に限定されないが、ここでは第１基本ヒュー
ズブロックが下層の第１導電膜で形成され、第２基本ヒ
ューズブロックが層間絶縁膜を介して第１導電膜より上
層に設けられる第２導電膜で形成されているものとす
る。図５は、第３基本ヒューズブロックの断面構造の概
要を説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
ーズブロックの一実施形態を説明するための模式的な平
面図である。図２は、本実施形態のヒューズブロックが
適用される半導体装置のヒューズを含む回路部の具体例
の一つで、特許第３０３６４１１号公報に開示されてい
る公知のリダンダンシヒューズ回路の一例の回路図であ
る。以下、このヒューズ素子部Ｈ１に本実施形態のヒュ
ーズブロックが適用された場合を例として説明する。図
３，４は、図１のＡ部を分かり易くするためにヒューズ
を形成する導電膜毎にそれぞれのパターンを示す平面図
である。特に限定されないが、ここでは第１基本ヒュー
ズブロックが下層の第１導電膜で形成され、第２基本ヒ
ューズブロックが層間絶縁膜を介して第１導電膜より上
層に設けられる第２導電膜で形成されているものとす
る。図５は、第３基本ヒューズブロックの断面構造の概
要を説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
【００１６】図１を参照すると本実施形態のヒューズブ
ロック１００は、第１基本ヒューズブロック１１０（図
示せず）を構成する第１ヒューズ部１１３及び第２ヒュ
ーズ部１１５と、第１基本ヒューズブロック１３０（図
示せず）を構成する第１ヒューズ部１３３及び第２ヒュ
ーズ部１３５と、３個の第２基本ヒューズブロック２１
０，２２０及び２３０（いずれも図示せず）をそれぞれ
構成する第３ヒューズ部２１１，２２１及び２３１含む
第３基本ヒューズブロック３００と第３ヒューズ部２４
１を含む第２基本ヒューズブロック２４０を備えてい
る。
ロック１００は、第１基本ヒューズブロック１１０（図
示せず）を構成する第１ヒューズ部１１３及び第２ヒュ
ーズ部１１５と、第１基本ヒューズブロック１３０（図
示せず）を構成する第１ヒューズ部１３３及び第２ヒュ
ーズ部１３５と、３個の第２基本ヒューズブロック２１
０，２２０及び２３０（いずれも図示せず）をそれぞれ
構成する第３ヒューズ部２１１，２２１及び２３１含む
第３基本ヒューズブロック３００と第３ヒューズ部２４
１を含む第２基本ヒューズブロック２４０を備えてい
る。
【００１７】まず、第１基本ヒューズブロックについて
説明する。図１，３，５を参照すると、第１基本ヒュー
ズブロック１１０は、共通配線部１１１と切断領域１１
３ｐを有する第１ヒューズ部１１３と切断領域１１５ｐ
を有する第２ヒューズ部１１５と第１接続配線部１１７
と第２接続配線部１１８を備え、第１基本ヒューズブロ
ック１３０は、共通配線部１３１と切断領域１３３ｐを
有する第１ヒューズ部１３３と切断領域１３７ｐを有す
る第２ヒューズ部１３５と第１接続配線部１３７と第２
接続配線部１３８を備えている。また、共通配線部１１
１，１３１はそれぞれ直線部１１１ａ、１３１ａと第１
端部１１１ｂ，１３１ｂと第２端部１１１ｃ，１３１ｃ
を備え、第１ヒューズ部１１３と第２ヒューズ部１１５
はいずれも共通配線部１１１の直線部１１１ａと直交す
るように且つ共通配線部１１１を挟んで互いに反対側に
位置するように第１端部１１１ｂと接続し、第１ヒュー
ズ部１３３と第２ヒューズ部１３５はいずれも共通配線
部１３１の直線部１３１ａと直交するように且つ共通配
線部１３１を挟んで互いに反対側に位置するように第１
端部１３１ｂと接続している。更に、第１基本ヒューズ
ブロック１１０の第１，第２ヒューズ部１１３，１１５
の他端部には、それぞれ共通配線部１１０と同じ側に延
在する第１接続配線部１１７と第２接続配線部１１８の
それぞれの一端が接続し、第１基本ヒューズブロック１
３０の第１，第２ヒューズ部１３３，１３５の他端部に
は、それぞれ共通配線部１３０と同じ側に延在する第１
接続配線部１３７と第２接続配線部１３８のそれぞれの
一端が接続している。尚、第１接続配線部１３７と第２
接続配線部１３８の長手方向は、それぞれ直線部１１１
ａと直線部１３１ａの長手方向に並行になるように設け
られている。このとき、第１ヒューズ部１１３と第２ヒ
ューズ部１１５とを、また第１接続配線部１１７と第２
接続配線部１１８とを、いずれも共通配線部１１０を対
称軸として線対称になるようにしておくのが好ましい。
また、第１ヒューズ部１３３と第２ヒューズ部１３５、
また第１接続配線部１３７と第２接続配線部１３８につ
いても、いずれも共通配線部１３０を対称軸として線対
称になるようにしておくのが好ましい。共通配線部１１
１，１３１のそれぞれの第２端部１１１ｃ，１３１ｃ
は、それぞれの延長部で接続孔２１，２３を介して共通
電位配線１０と接続し、第１接続配線部１１７の他端は
配線１１を介してトランジスタ領域１に、また第１接続
配線部１３７の他端は配線１５を介してトランジスタ領
域２にそれぞれ接続し、第２接続配線部１１８の他端は
配線１２を介してトランジスタ領域１に、また第２接続
配線部１３８の他端は配線１６を介してトランジスタ領
域２にそれぞれ接続している。尚、図１のトランジスタ
領域１，２は図２のトランジスタ群Ｇ１，Ｇ２に対応す
るが、詳細の図示は省略する。また、図２のＱ１，Ｑ
２，Ｑ３，インバータ及びラッチ等も、図１では図示を
省略してある。
説明する。図１，３，５を参照すると、第１基本ヒュー
ズブロック１１０は、共通配線部１１１と切断領域１１
３ｐを有する第１ヒューズ部１１３と切断領域１１５ｐ
を有する第２ヒューズ部１１５と第１接続配線部１１７
と第２接続配線部１１８を備え、第１基本ヒューズブロ
ック１３０は、共通配線部１３１と切断領域１３３ｐを
有する第１ヒューズ部１３３と切断領域１３７ｐを有す
る第２ヒューズ部１３５と第１接続配線部１３７と第２
接続配線部１３８を備えている。また、共通配線部１１
１，１３１はそれぞれ直線部１１１ａ、１３１ａと第１
端部１１１ｂ，１３１ｂと第２端部１１１ｃ，１３１ｃ
を備え、第１ヒューズ部１１３と第２ヒューズ部１１５
はいずれも共通配線部１１１の直線部１１１ａと直交す
るように且つ共通配線部１１１を挟んで互いに反対側に
位置するように第１端部１１１ｂと接続し、第１ヒュー
ズ部１３３と第２ヒューズ部１３５はいずれも共通配線
部１３１の直線部１３１ａと直交するように且つ共通配
線部１３１を挟んで互いに反対側に位置するように第１
端部１３１ｂと接続している。更に、第１基本ヒューズ
ブロック１１０の第１，第２ヒューズ部１１３，１１５
の他端部には、それぞれ共通配線部１１０と同じ側に延
在する第１接続配線部１１７と第２接続配線部１１８の
それぞれの一端が接続し、第１基本ヒューズブロック１
３０の第１，第２ヒューズ部１３３，１３５の他端部に
は、それぞれ共通配線部１３０と同じ側に延在する第１
接続配線部１３７と第２接続配線部１３８のそれぞれの
一端が接続している。尚、第１接続配線部１３７と第２
接続配線部１３８の長手方向は、それぞれ直線部１１１
ａと直線部１３１ａの長手方向に並行になるように設け
られている。このとき、第１ヒューズ部１１３と第２ヒ
ューズ部１１５とを、また第１接続配線部１１７と第２
接続配線部１１８とを、いずれも共通配線部１１０を対
称軸として線対称になるようにしておくのが好ましい。
また、第１ヒューズ部１３３と第２ヒューズ部１３５、
また第１接続配線部１３７と第２接続配線部１３８につ
いても、いずれも共通配線部１３０を対称軸として線対
称になるようにしておくのが好ましい。共通配線部１１
１，１３１のそれぞれの第２端部１１１ｃ，１３１ｃ
は、それぞれの延長部で接続孔２１，２３を介して共通
電位配線１０と接続し、第１接続配線部１１７の他端は
配線１１を介してトランジスタ領域１に、また第１接続
配線部１３７の他端は配線１５を介してトランジスタ領
域２にそれぞれ接続し、第２接続配線部１１８の他端は
配線１２を介してトランジスタ領域１に、また第２接続
配線部１３８の他端は配線１６を介してトランジスタ領
域２にそれぞれ接続している。尚、図１のトランジスタ
領域１，２は図２のトランジスタ群Ｇ１，Ｇ２に対応す
るが、詳細の図示は省略する。また、図２のＱ１，Ｑ
２，Ｑ３，インバータ及びラッチ等も、図１では図示を
省略してある。
【００１８】次に第２基本ヒューズブロックについて説
明する。図１，４を参照すると、第２基本ヒューズブロ
ック２１０は、切断領域２１１ｐを有する第３ヒューズ
部２１１と第３接続配線部２１３と第４接続配線部２１
５を備え、第３接続配線部２１３と第４接続配線部２１
５を第３ヒューズ部２１１の両端にそれぞれの長手方向
が一直線状になるように接続している。他の第２基本ヒ
ューズブロック２２０，２３０，２４０の構成は、図４
に示されているとおりこの第２基本ヒューズブロック２
１０の構成と同様であるのでこれらの詳細な説明は省略
する。第２基本ヒューズブロック２１０，２３０は、各
々の第３接続配線部２１３，２３３にそれぞれ接続する
配線３０，５０を介してトランジスタ領域１に接続する
と共に、各々の第４接続配線部２１５，２３５の延長部
でそれぞれ接続孔３１，５１を介して共通電位配線１０
に接続している。また、第２基本ヒューズブロック２２
０，２４０は、各々の第４接続配線部２２５，２４５に
それぞれ接続する配線４０，６０を介してトランジスタ
領域２に接続すると共に、各々の第３接続配線部２２
３，２４３の延長部でそれぞれ接続孔４１，６１を介し
て共通電位配線１０に接続している。
明する。図１，４を参照すると、第２基本ヒューズブロ
ック２１０は、切断領域２１１ｐを有する第３ヒューズ
部２１１と第３接続配線部２１３と第４接続配線部２１
５を備え、第３接続配線部２１３と第４接続配線部２１
５を第３ヒューズ部２１１の両端にそれぞれの長手方向
が一直線状になるように接続している。他の第２基本ヒ
ューズブロック２２０，２３０，２４０の構成は、図４
に示されているとおりこの第２基本ヒューズブロック２
１０の構成と同様であるのでこれらの詳細な説明は省略
する。第２基本ヒューズブロック２１０，２３０は、各
々の第３接続配線部２１３，２３３にそれぞれ接続する
配線３０，５０を介してトランジスタ領域１に接続する
と共に、各々の第４接続配線部２１５，２３５の延長部
でそれぞれ接続孔３１，５１を介して共通電位配線１０
に接続している。また、第２基本ヒューズブロック２２
０，２４０は、各々の第４接続配線部２２５，２４５に
それぞれ接続する配線４０，６０を介してトランジスタ
領域２に接続すると共に、各々の第３接続配線部２２
３，２４３の延長部でそれぞれ接続孔４１，６１を介し
て共通電位配線１０に接続している。
【００１９】尚、図７に示すように各ヒューズ部の切断
領域１１３ｐ，１１５ｐ，１３３ｐ，１３５ｐ，２１１
ｐ，２２１ｐ，２３１ｐの長さは全てＬとし、互いに並
行で且つ対向するヒューズ部の中心間距離（例えば第１
ヒューズ部１１３と第１ヒューズ部１３３の中心間距
離）、従って共通配線部１１１，１３１と第１接続配線
部１１７，１３７或いは第２接続配線部１１８，１３８
との中心間距離も全てＰとする。但し、Ｐ，Ｌは、製造
工程の条件とヒューズ切断条件（例えばレーザ光の照射
領域３のサイズ，強度、照射位置制御精度等）により適
宜定めればよい。
領域１１３ｐ，１１５ｐ，１３３ｐ，１３５ｐ，２１１
ｐ，２２１ｐ，２３１ｐの長さは全てＬとし、互いに並
行で且つ対向するヒューズ部の中心間距離（例えば第１
ヒューズ部１１３と第１ヒューズ部１３３の中心間距
離）、従って共通配線部１１１，１３１と第１接続配線
部１１７，１３７或いは第２接続配線部１１８，１３８
との中心間距離も全てＰとする。但し、Ｐ，Ｌは、製造
工程の条件とヒューズ切断条件（例えばレーザ光の照射
領域３のサイズ，強度、照射位置制御精度等）により適
宜定めればよい。
【００２０】次に第３基本ヒューズブロックについて説
明する。図３，４，５を参照すると、本実施形態の第３
基本ヒューズブロック３００は、第１の絶縁膜１０１の
上に第１基本ヒューズブロック１１０，１３０を形成
し、その上に第２の絶縁膜１０３を堆積してこの第２の
絶縁膜上に第２基本ヒューズブロック２１０，２２０，
２３０を形成している。このとき、第１基本ヒューズブ
ロック１１０，１３０は、一方の第１，第２ヒューズ部
１１３，１１５と他方の第１，第２ヒューズ部１３３，
１３５とが互いに並行で且つ第３ヒューズ部２１１，２
２１，２３１と重ならない所定の中心間距離Ｐをおいて
直接対向し、更にこの対向している間隙の中央を対称軸
として第１基本ヒューズブロック１１０，１３０が互い
に線対称になるように配置されている。また、第２基本
ヒューズブロック２１０は、例えば第３接続配線部２１
３が第１接続配線部１１７の直上に、第４接続配線部２
１５が第１接続配線部１３７の直上に、第３ヒューズ部
２１１が第１接続配線部１１７と第１接続配線部１３７
との間になるように配置され、第２基本ヒューズブロッ
ク２２０は、第３接続配線部２２３が共通配線部１１１
の直上に、第４接続配線部２２５が共通配線部１３１の
直上に、第３ヒューズ部２１１が共通配線部１１１と共
通配線部１３１との間になるように配置され、第２基本
ヒューズブロック２３０は、第３接続配線部２３３が第
２接続配線部１１８の直上に、第４接続配線部２３５が
第２接続配線部１３８の直上に、第３ヒューズ部２３１
が第２接続配線部１１８と第２接続配線部１３８との間
になるように配置されている。
明する。図３，４，５を参照すると、本実施形態の第３
基本ヒューズブロック３００は、第１の絶縁膜１０１の
上に第１基本ヒューズブロック１１０，１３０を形成
し、その上に第２の絶縁膜１０３を堆積してこの第２の
絶縁膜上に第２基本ヒューズブロック２１０，２２０，
２３０を形成している。このとき、第１基本ヒューズブ
ロック１１０，１３０は、一方の第１，第２ヒューズ部
１１３，１１５と他方の第１，第２ヒューズ部１３３，
１３５とが互いに並行で且つ第３ヒューズ部２１１，２
２１，２３１と重ならない所定の中心間距離Ｐをおいて
直接対向し、更にこの対向している間隙の中央を対称軸
として第１基本ヒューズブロック１１０，１３０が互い
に線対称になるように配置されている。また、第２基本
ヒューズブロック２１０は、例えば第３接続配線部２１
３が第１接続配線部１１７の直上に、第４接続配線部２
１５が第１接続配線部１３７の直上に、第３ヒューズ部
２１１が第１接続配線部１１７と第１接続配線部１３７
との間になるように配置され、第２基本ヒューズブロッ
ク２２０は、第３接続配線部２２３が共通配線部１１１
の直上に、第４接続配線部２２５が共通配線部１３１の
直上に、第３ヒューズ部２１１が共通配線部１１１と共
通配線部１３１との間になるように配置され、第２基本
ヒューズブロック２３０は、第３接続配線部２３３が第
２接続配線部１１８の直上に、第４接続配線部２３５が
第２接続配線部１３８の直上に、第３ヒューズ部２３１
が第２接続配線部１１８と第２接続配線部１３８との間
になるように配置されている。
【００２１】ここでヒューズ部に要する面積を比較す
る。例えば最外周ヒューズ部の中心線で囲まれた領域を
ヒューズ部に要する面積とすると、８個のヒューズ素子
の場合、図１０のように単純に並列に並べた場合は７Ｐ
2 の面積が必要であり、図９の例の場合は３．５Ｐ2 と
なる。これに対し、本実施形態のヒューズブロック１０
０は、１個の第３基本ヒューズブロック３００と１個の
第２基本ヒューズブロック２４０を用いて構成してお
り、３Ｐ2 の面積となる。
る。例えば最外周ヒューズ部の中心線で囲まれた領域を
ヒューズ部に要する面積とすると、８個のヒューズ素子
の場合、図１０のように単純に並列に並べた場合は７Ｐ
2 の面積が必要であり、図９の例の場合は３．５Ｐ2 と
なる。これに対し、本実施形態のヒューズブロック１０
０は、１個の第３基本ヒューズブロック３００と１個の
第２基本ヒューズブロック２４０を用いて構成してお
り、３Ｐ2 の面積となる。
【００２２】また、ヒューズ素子が１４個になると、単
純に並列に並べた場合は１３Ｐ2 の面積が必要であり、
図９の例の場合は６．５Ｐ2 となる。これに対し、本発
明の半導体装置では、２個の第３基本ヒューズブロック
３００Ａ，３００Ｂを用いて図８のように構成でき、５
Ｐ2 の面積となり、従来より所要面積を削減できる。
純に並列に並べた場合は１３Ｐ2 の面積が必要であり、
図９の例の場合は６．５Ｐ2 となる。これに対し、本発
明の半導体装置では、２個の第３基本ヒューズブロック
３００Ａ，３００Ｂを用いて図８のように構成でき、５
Ｐ2 の面積となり、従来より所要面積を削減できる。
【００２３】また、ヒューズ窓５は当該ヒューズブロッ
ク１００に含まれる全てのヒューズ部を露出するように
形成されており、且つ被切断ヒューズ部に隣接するヒュ
ーズ部は当該被切断ヒューズ部と直交する方向に配置さ
れているので、各ヒューズ部の端部が平面的に互いに接
するまで接近させて配置しても、切断用レーザ光の照射
が隣接ヒューズ部に及ぼす影響を抑制できている。
ク１００に含まれる全てのヒューズ部を露出するように
形成されており、且つ被切断ヒューズ部に隣接するヒュ
ーズ部は当該被切断ヒューズ部と直交する方向に配置さ
れているので、各ヒューズ部の端部が平面的に互いに接
するまで接近させて配置しても、切断用レーザ光の照射
が隣接ヒューズ部に及ぼす影響を抑制できている。
【００２４】尚、上述の実施形態では、第１基本ヒュー
ズブロックが下層の第１導電膜で形成され、第２基本ヒ
ューズブロックが層間絶縁膜を介して第１導電膜より上
層に設けられる第２導電膜で形成された例を説明した
が、逆に第２基本ヒューズブロックを下層の第１導電膜
で形成し、第２基本ヒューズブロックを層間絶縁膜を介
して第１導電膜より上層に設けられる第２導電膜で形成
することもできる。この場合、第３基本ヒューズブロッ
クの断面構造は、図６のようになる。図６においても、
図５と同じ構成要素は同じ参照符号を用いているので、
詳細な説明は省略する。
ズブロックが下層の第１導電膜で形成され、第２基本ヒ
ューズブロックが層間絶縁膜を介して第１導電膜より上
層に設けられる第２導電膜で形成された例を説明した
が、逆に第２基本ヒューズブロックを下層の第１導電膜
で形成し、第２基本ヒューズブロックを層間絶縁膜を介
して第１導電膜より上層に設けられる第２導電膜で形成
することもできる。この場合、第３基本ヒューズブロッ
クの断面構造は、図６のようになる。図６においても、
図５と同じ構成要素は同じ参照符号を用いているので、
詳細な説明は省略する。
【００２５】また、第１基本ヒューズブロック、第２基
本ヒューズブロックのいずれについても、少なくともヒ
ューズ部及び接続配線部（第１基本ヒューズブロックの
場合は共通配線部も含む）を同一導電膜で同時に形成す
ることができる。第１，第２導電膜としては、多結晶シ
リコン膜、或いはタングステンシリサイド（ＷＳｉ），
チタンシリサイド（ＴｉＳｉ），モリブデンシリサイド
（ＭｏＳｉ）等のシリサイド膜、更にはこれらの積層膜
等を用いることができる。また同じ材料であってもゲー
ト電極用、容量電極用、ビット線用、ワード線用等形成
される工程が異なり、互いに絶縁膜で層間が分離されて
いれば、第１，第２導電膜として使用できることは言う
までもない。
本ヒューズブロックのいずれについても、少なくともヒ
ューズ部及び接続配線部（第１基本ヒューズブロックの
場合は共通配線部も含む）を同一導電膜で同時に形成す
ることができる。第１，第２導電膜としては、多結晶シ
リコン膜、或いはタングステンシリサイド（ＷＳｉ），
チタンシリサイド（ＴｉＳｉ），モリブデンシリサイド
（ＭｏＳｉ）等のシリサイド膜、更にはこれらの積層膜
等を用いることができる。また同じ材料であってもゲー
ト電極用、容量電極用、ビット線用、ワード線用等形成
される工程が異なり、互いに絶縁膜で層間が分離されて
いれば、第１，第２導電膜として使用できることは言う
までもない。
【００２６】本発明の半導体装置がもたらすヒューズ部
の面積削減効果は、上記で簡単に説明したが、最近のメ
モリデバイスではリダンダンシ用ヒューズが１０００個
以上搭載されることもまれではないので、より実際に近
い例で具体的に説明する。
の面積削減効果は、上記で簡単に説明したが、最近のメ
モリデバイスではリダンダンシ用ヒューズが１０００個
以上搭載されることもまれではないので、より実際に近
い例で具体的に説明する。
【００２７】例えばＰ＝３．２μｍとし、Ｙリダンダン
シ用ヒューズが８００個、Ｘリダンダンシ用ヒューズが
１５３６個搭載されているとすると、第３基本ヒューズ
ブロックを用いて設計すれば、図１０のように単に並行
に配列する場合に比べてＹリダンダンシ用ヒューズでほ
ぼ４６７１μｍ2 、Ｘリダンダンシ用ヒューズでほぼ８
９７７μｍ2 の面積削減になり、公知例の方法に比べて
もＹリダンダンシ用ヒューズでほぼ５８０μｍ2 、Ｘリ
ダンダンシ用ヒューズでほぼ１１１８μｍ2 の面積削減
になる。
シ用ヒューズが８００個、Ｘリダンダンシ用ヒューズが
１５３６個搭載されているとすると、第３基本ヒューズ
ブロックを用いて設計すれば、図１０のように単に並行
に配列する場合に比べてＹリダンダンシ用ヒューズでほ
ぼ４６７１μｍ2 、Ｘリダンダンシ用ヒューズでほぼ８
９７７μｍ2 の面積削減になり、公知例の方法に比べて
もＹリダンダンシ用ヒューズでほぼ５８０μｍ2 、Ｘリ
ダンダンシ用ヒューズでほぼ１１１８μｍ2 の面積削減
になる。
【００２８】
【発明の効果】以上説明したように、本発明の半導体装
置は、従来の例えばレーザ光を用いた切断技術をそのま
ま適用しても被切断ヒューズ周辺のヒューズに影響を及
ぼすことなく、且つヒューズ部の所要面積を大幅に低減
できるという効果が得られる。特に、リダンダンシ用ヒ
ューズが大量に搭載された大容量メモリデバイス等にお
いて、大きな削減効果が得られる。
置は、従来の例えばレーザ光を用いた切断技術をそのま
ま適用しても被切断ヒューズ周辺のヒューズに影響を及
ぼすことなく、且つヒューズ部の所要面積を大幅に低減
できるという効果が得られる。特に、リダンダンシ用ヒ
ューズが大量に搭載された大容量メモリデバイス等にお
いて、大きな削減効果が得られる。
【図１】本発明の半導体装置が有するヒューズブロック
の一実施形態を説明するための模式的な平面図である。
の一実施形態を説明するための模式的な平面図である。
【図２】特許第３０３６４１１号公報に開示されている
公知のリダンダンシヒューズ回路の一例の回路図であ
る。
公知のリダンダンシヒューズ回路の一例の回路図であ
る。
【図３】図１のＡ部を分かり易くするためにヒューズを
形成する導電膜毎にそれぞれのパターンを示す平面図で
ある。
形成する導電膜毎にそれぞれのパターンを示す平面図で
ある。
【図４】図１のＡ部を分かり易くするためにヒューズを
形成する導電膜毎にそれぞれのパターンを示す平面図で
ある。
形成する導電膜毎にそれぞれのパターンを示す平面図で
ある。
【図５】第３基本ヒューズブロックの断面構造の概要を
説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
【図６】他の第３基本ヒューズブロックの断面構造の概
要を説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
要を説明するための図で、（ａ）は平面図、（ｂ），
（ｃ），（ｄ），（ｅ）はそれぞれ（ａ）のＸ１−Ｘ
１’線，Ｘ２−Ｘ２’線，Ｙ１−Ｙ１’線，Ｙ２−Ｙ
２’線に沿った断面構造概略を示す断面図である。
【図７】各ヒューズ部の寸法定義を示す図である。
【図８】２個の第３基本ヒューズブロックを用いたとき
のヒューズ部の配置例を示す平面図である。
のヒューズ部の配置例を示す平面図である。
【図９】特開平１１−１５０２３９号公報に開示された
ヒューズの配置を説明する図である。
ヒューズの配置を説明する図である。
【図１０】ヒューズを同一平面上で並行に配列して例の
平面図である。
平面図である。
１，２ トランジスタ領域３ 照射領域５ ヒュ
ーズ窓１０ 共通電位配線１１，１２，１５，１６，
３０，４０，５０，６０ 配線２１，２３，３１，４
１，５１，６１ 接続孔１１０，１３０ 第１基本
ヒューズブロック１１１，１３１ 共通配線部１１
３，１３３ 第１ヒューズ部１１５，１３５ 第２
ヒューズ部１１７，１３７ 第１接続配線部１１８，
１３８ 第２接続配線部２１０，２２０，２３０，２
４０ 第２基本ヒューズブロック２１１，２２１，２
３１，２４１ 第３ヒューズ部２１３，２２３，２３
３，２４３ 第３接続配線部２１５，２２５，２３
５，２４５ 第４接続配線部３００，３００Ａ，３０
０Ｂ 第３基本ヒューズブロック１１３ｐ，１１５
ｐ，１３３ｐ，１３５ｐ，２１１ｐ，２２１ｐ，２３１
ｐ，２４１ｐ 切断領域
ーズ窓１０ 共通電位配線１１，１２，１５，１６，
３０，４０，５０，６０ 配線２１，２３，３１，４
１，５１，６１ 接続孔１１０，１３０ 第１基本
ヒューズブロック１１１，１３１ 共通配線部１１
３，１３３ 第１ヒューズ部１１５，１３５ 第２
ヒューズ部１１７，１３７ 第１接続配線部１１８，
１３８ 第２接続配線部２１０，２２０，２３０，２
４０ 第２基本ヒューズブロック２１１，２２１，２
３１，２４１ 第３ヒューズ部２１３，２２３，２３
３，２４３ 第３接続配線部２１５，２２５，２３
５，２４５ 第４接続配線部３００，３００Ａ，３０
０Ｂ 第３基本ヒューズブロック１１３ｐ，１１５
ｐ，１３３ｐ，１３５ｐ，２１１ｐ，２２１ｐ，２３１
ｐ，２４１ｐ 切断領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH27 HH28 HH29 UU04 VV11 XX00 5F038 AV15 CA06 CA07 5F064 BB14 EE16 EE26 FF02 FF27 FF34 FF42
Claims (9)
- 【請求項１】 一端が共通電位配線に接続された複数の
ヒューズを有する半導体装置であって、第１端部から第
１の方向に延在する直線部を有し第２端部を前記共通電
位配線に接続する共通配線部と、この共通配線部の前記
第１端部にそれぞれの一端を接続し前記第１の方向と直
交する第２の方向で且つ前記共通配線部を挟んで互い反
対側に形成されたそれぞれ所定の切断領域を有する第１
ヒューズ部及び第２ヒューズ部と、前記第１ヒューズ部
及び前記第２ヒューズ部のそれぞれの他端に接続しいず
れも前記第１の方向と平行で且つ前記第１ヒューズ部及
び前記第２ヒューズ部に関して前記共通配線部と同じ側
に延在する第１接続配線部と第２接続配線部を備えた第
１基本ヒューズブロックを、少なくとも一つ含むことを
特徴とする半導体装置。 - 【請求項２】 ヒューズが、少なくとも第１の導電膜で
形成された第１のヒューズと、前記第１の導電膜と絶縁
膜で分離された異なる導電層の第２の導電膜で形成され
た第２のヒューズとを含む請求項１記載の半導体装置。 - 【請求項３】 複数の第１基本ヒューズブロックを有
し、この中の少なくとも２個の前記第１基本ヒューズブ
ロックは、一方の第１ヒューズ部及び第２ヒューズ部と
他方の第１ヒューズ部及び第２ヒューズ部とが互いに並
行で且つ所定の距離で直接対向するように配置されてい
る請求項１または２記載の半導体装置。 - 【請求項４】 複数の第１基本ヒューズブロックを有
し、この中の少なくとも２個の前記第１基本ヒューズブ
ロックＡ，Ｂは同一構成であり、且つ前記第１基本ヒュ
ーズブロックＡと前記第１基本ヒューズブロックＢとは
一方の第１ヒューズ部及び第２ヒューズ部と他方の第１
ヒューズ部及び第２ヒューズ部とが所定の距離で互いに
直接対向すると共に互いに線対称になるように配置され
ている請求項１乃至３いずれか１項に記載の半導体装
置。 - 【請求項５】 所定の切断領域を有する第３ヒューズ部
と、この第３ヒューズ部の両端部にそれぞれ一列状態で
接続する第３接続配線部と第４接続配線部を有する第２
基本ヒューズブロックを更に含む請求項１乃至４いずれ
か１項に記載の半導体装置。 - 【請求項６】 第２基本ヒューズブロックの第３ヒュー
ズ部が第１の方向になるように配置された請求項５記載
の半導体装置。 - 【請求項７】 第１基本ヒューズブロックの第１及び第
２ヒューズ部が第１のヒューズで形成され、第２基本ヒ
ューズブロックの第３ヒューズ部が第２のヒューズで形
成された請求項５または６に記載の半導体装置。 - 【請求項８】 第１基本ヒューズブロックが第１の導電
膜で形成され、第２基本ヒューズブロックが第２の導電
膜で形成された請求項５または６に記載の半導体装置。 - 【請求項９】 ２個の同一構成の第１基本ヒューズブロ
ックＡ，Ｂと３個の同一構成の第２基本ヒューズブロッ
クを含み、前記第１基本ヒューズブロックＡ，Ｂはいず
れも第１の導電膜で形成され、３個の前記第２基本ヒュ
ーズブロックはいずれも第２の導電膜で形成され、且つ
前記第１基本ヒューズブロックＡと前記第１基本ヒュー
ズブロックＢとは一方の第１ヒューズ部及び第２ヒュー
ズ部と他方の第１ヒューズ部及び第２ヒューズ部とが、
前記第２基本ヒューズブロックの第３ヒューズ部を露出
できる所定の距離で互いに直接対向すると共に互いに線
対称になるように配置され、３個の前記第２基本ヒュー
ズブロックはそれぞれの第３ヒューズ部が前記第１基本
ヒューズブロックＡと前記第１基本ヒューズブロックＢ
との間に位置し、且つ前記第１基本ヒューズブロック
Ａ，Ｂそれぞれの第１接続配線部、共通配線部及び第２
接続配線部と１個ずつが重なるように配置された第３基
本ヒューズブロックを、少なくとも１個含む請求項５乃
至８いずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255652A JP2002076122A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255652A JP2002076122A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076122A true JP2002076122A (ja) | 2002-03-15 |
Family
ID=18744394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000255652A Pending JP2002076122A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119965A (ja) * | 2002-09-27 | 2004-04-15 | Samsung Electronics Co Ltd | ヒューズ構造及びそれを利用した半導体メモリ装置 |
| KR100480614B1 (ko) * | 2002-08-27 | 2005-03-31 | 삼성전자주식회사 | 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크 |
-
2000
- 2000-08-25 JP JP2000255652A patent/JP2002076122A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480614B1 (ko) * | 2002-08-27 | 2005-03-31 | 삼성전자주식회사 | 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크 |
| US7262479B2 (en) | 2002-08-27 | 2007-08-28 | Samsung Electronics Co., Ltd. | Layout structure of fuse bank of semiconductor memory device |
| JP2004119965A (ja) * | 2002-09-27 | 2004-04-15 | Samsung Electronics Co Ltd | ヒューズ構造及びそれを利用した半導体メモリ装置 |
| CN1322585C (zh) * | 2002-09-27 | 2007-06-20 | 三星电子株式会社 | 熔丝装置以及应用该装置的集成电路装置 |
| JP4668526B2 (ja) * | 2002-09-27 | 2011-04-13 | 三星電子株式会社 | ヒューズ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| JP5154733B2 (ja) | ライン型パターンを有する半導体素子 | |
| JP3256626B2 (ja) | 半導体装置 | |
| JP2000031298A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20010046035A (ko) | 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법 | |
| US6381166B1 (en) | Semiconductor memory device having variable pitch array | |
| JPH07169856A (ja) | 半導体装置 | |
| JP2004119965A (ja) | ヒューズ構造及びそれを利用した半導体メモリ装置 | |
| JP2011091208A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3150113B2 (ja) | 半導体記憶装置 | |
| JP2002076122A (ja) | 半導体装置 | |
| KR20010037795A (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JP2000040388A (ja) | 半導体メモリ装置とその作製方法 | |
| JP3691749B2 (ja) | 半導体メモリ装置 | |
| JPH10335487A (ja) | スタティック型メモリセル | |
| KR100372250B1 (ko) | 반도체 메모리 장치 | |
| KR101096231B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| WO2024066451A1 (zh) | 半导体结构及其形成方法 | |
| JP2604128B2 (ja) | 半導体装置 | |
| JPS61207057A (ja) | 半導体集積装置の製造方法 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100611396B1 (ko) | 반도체 소자의 퓨즈 | |
| US7355875B2 (en) | Nonvolatile semiconductor memory device having capacitor arranged between power supplies to prevent voltage fluctuation | |
| JPH04287369A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03235351A (ja) | 半導体記憶装置 |