CN1453849A - 虚设图案自动生成方法 - Google Patents
虚设图案自动生成方法 Download PDFInfo
- Publication number
- CN1453849A CN1453849A CN03122480A CN03122480A CN1453849A CN 1453849 A CN1453849 A CN 1453849A CN 03122480 A CN03122480 A CN 03122480A CN 03122480 A CN03122480 A CN 03122480A CN 1453849 A CN1453849 A CN 1453849A
- Authority
- CN
- China
- Prior art keywords
- dummy pattern
- dummy
- pattern element
- grid
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的虚设图案自动生成方法包括:第一步,准备多个虚设图案元件,它们各自具有规则排列的虚设图案,且根据预定的规则为这些虚设图案元件设置了优先级;第二步,选择多个虚设图案元件之一,并排列属于被选择的虚设图案元件的虚设图案,使其覆盖设置有排列禁止区的掩模图案布局数据;第三步,从排列的虚设图案中,去除接触或覆盖排列禁止区的虚设图案;和第四步,在多个虚设图案互相接触或覆盖的情况下,去除属于优先级较低的虚设图案元件的虚设图案。
Description
技术领域
本发明涉及一种掩模图案设计中的虚设图案(dummy pattern)自动生成方法,具体而言,涉及一种在掩模图案设计中自动生成要排列的虚设图案以提高半导体衬底的表面平面度的方法。
背景技术
近年来,集成电路中连接元件的布线已经变得更加纤细,为了构造高精度的纤细图案,需要半导体衬底具有令人满意的平面度。
例如,在形成波纹互连的时候,使用下面的方法:在硅衬底表面上的绝缘膜中形成布线的凹槽,在用作布线的金属沉积覆盖整个表面以填满凹槽后,通过化学机械研磨(CMP)除去凹槽以外的金属,从而使表面平坦。CMP抛光过程在凹槽密度(即布线密度)高的地方快,在密度低的地方满。因此,如果凹槽排列不规则,则抛光不能均匀地进行。于是,抛光后布线膜的厚度在凹槽密度高的区域变小,在凹槽密度低的区域变大。布线膜厚度的不均匀导致布线电阻的不规则度增加,这是不合需要的。
为了在这点上有所改进,通常使用以下技术:为了防止膜厚度的不均匀,通过预先在布线图案(对应于凹槽)薄的部分提供虚设图案,使抛光时的凹槽密度均匀。例如,如图1A所示,日本专利公开No.5-343546公开了一种技术,用于在不存在布线的空白区域的X方向和Y方向上排列方形图案以构造虚设图案。另外,如图2A所示,还有一种技术,为了进一步提高平坦效果,使每一行和列的虚设图案变位以排列虚设图案。
在这些技术中,由于将同形状同尺寸的方形图案用作虚设图案,所以可以容易地自动生成虚设图案。虚设图案的自动生成以下述方式完成。首先,将包含高密度布线图案的区域设置为虚设禁止区(图1A中的6和图2A中的8),其中禁止排列虚设图案。接下来,在整个掩模图案区域的表面上排列虚设图案(图1A中的7和图2A中的9)。接下来,除去接触或覆盖虚设禁止区的虚设图案。以这种方式,在不存在虚设禁止区6和8的空白区域中生成了虚设图案7和9。
但是,在上述现有的虚设图案及其自动生成方法中,由于虚设图案的尺寸和虚设禁止区的位置之间的关系,在应排列虚设图案的区域中可能没有生成虚设图案。图1A和2A显示了设置的虚设禁止区之间的间距比虚设图案的X方向尺寸大两个栅格的情况。
这里,在栅格(布线栅格)10中,一个栅格表示标准布线图案的布线宽度,也表示两个相邻布线图案之间应该有的标准布线间距。也就是说,布线的最小间距是两个栅格。但是,这里显示的栅格、布线宽度和布线间距之间的关系只是出于方便。当应用于实际布线时,布线图案可以通过增厚处理或类似处理而调整,只要布线的最小间距是两个栅格,例如,布线宽度是(1个栅格+α)而布线间距是(1个栅格-α)。
在图1A或图2A中,由于虚设禁止区之间的间距稍微大于虚设图案的X方向尺寸,所以在去除接触或覆盖虚设禁止区6的虚设图案后,在两个虚设禁止区之间生成了不排列虚设图案的区域,如图1B或图2B所示。
如果将虚设图案最小化到,例如,一个栅格的尺寸,则即使虚设禁止区之间的间距小也可以确保排列虚设图案虚设。但是,因为最小化虚设图案的尺寸会显著地增加虚设图案的数据量,所以并不可取。
作为与本发明相关的另一项技术,日本专利公开No.2001-176959公开了一种技术,用于根据应该排列虚设图案的区域的空白面积,适当地排列大小两种类型的虚设图案。也就是,在图1B或图2B的虚设禁止区之间,大尺寸的虚设图案排列在面积大的空白区域中,小尺寸的虚设图案排列在面积小的空白区域中。以这种方式,通过合适地使用大小两种类型的虚设图案虚设图案,即使在虚设禁止区之间的间距小的区域中也可以控制数据量的增长并排列虚设图案。但是,日本专利公开No.2001-176959没有公开自动实现而非手工完成这种虚设图案的排列的方法。
作为与本发明相关的另一项技术,日本专利公开No.2001-351984公开了一种技术,其中逐渐改变掩模图案的布局数据及虚设图案模型的覆盖位置,由此可以提高虚设图案排列部分中包含虚设图案模型的基本元件的概率,并减少虚设图案的未填充部分。但是,在日本专利公开No.2001-351984中也没有对自动排列虚设图案的具体描述。
在近年的集成电路中,元件变得更小,且包含大量布线栅格,不可能手动完成虚设图案排列过程的所有或重要部分。因此,在使用虚设图案的情况下,虚设图案的自动生成是一项关键技术。
发明内容
本发明考虑到了上述情况,本发明的一个目标是提供一种虚设图案的自动生成方法,可以在虚设禁止区间距小的区域中排列虚设图案,并控制数据量的增加。
根据本发明的第一个方面的虚设图案自动生成方法包括:第一步,准备多个具有规则排列的虚设图案的虚设图案元件,且根据预定的规则对这些元件设置优先级;第二步,从多个虚设图案元件中选择一个,并排列属于被选的虚设图案元件的虚设图案,使其覆盖设置了排列禁止区的掩模图案的布局数据;第三步,从排列的虚设图案中去除接触或覆盖排列禁止区的虚设图案;和第四步,在多个虚设图案互相接触或覆盖的情况下,去除属于具有低优先级的虚设图案元件的虚设图案。
根据本发明的第二个方面的虚设图案自动生成方法包括:第一步,准备基本虚设图案元件,其具有在布线栅格上规则排列的虚设图案;第二步,预先排列基本虚设图案元件的虚设图案,使其覆盖布线栅格上排列的掩模图案布局数据,从而这两个布线栅格互相重合;第三步,从基本虚设图案元件的虚设图案中去除接触或覆盖排列禁止区的虚设图案;第四步,在X方向和Y方向上分别使基本虚设图案元件的虚设图案移动一个布线栅格,从而建立新的虚设图案元件;第五步,排列新虚设图案元件的虚设图案,使得布线栅格与掩模图案布局数据相一致;第六步,从新虚设图案元件的虚设图案中去除接触或覆盖排列禁止区的虚设图案;第七步,从新虚设图案元件的虚设图案中,去除与第五步之前排列的虚设图案接触或覆盖的虚设图案;和第八步,判断第四至第七步是否重复了预定的次数,如果这些步骤没有重复预定的次数,则返回第四步,将新虚设图案元件作为基本虚设图案元件。
结合附图及权利要求书阅读说明书,可以更清楚地理解本发明的上述以及其它目标和相关特征。
附图简介
为了更好地理解附图,下面简要介绍在详细介绍本发明中使用的各个附图,附图中:
图1A是一个布局示意图,用于解释现有的虚设图案的排列及自动生成方法;
图1B是一个布局示意图,用于解释现有的虚设图案自动生成方法中的问题;
图2A是一个布局示意图,用于解释现有的虚设图案的排列及自动生成方法;
图2B是一个布局示意图,用于解释现有的虚设图案自动生成方法中的问题;
图3是可以实现本发明的方法的装置的示例性结构框图;
图4是根据本发明第一个方面的第一实施例的流程图;
图5A是显示具有大尺寸虚设图案的虚设图案元件的例子的示意图;
图5B是显示具有小尺寸虚设图案的虚设图案元件的例子的示意图;
图6A是排列大尺寸虚设图案时,在流程图图4中的步骤S5处理之后的布局示意图;
图6B是排列大尺寸虚设图案时,在流程图图4中的步骤S6处理之后的布局示意图;
图7A是排列小尺寸虚设图案时,在流程图图4中的步骤S5处理之后的布局示意图;
图7B是排列小尺寸虚设图案时,在流程图图4中的步骤S6处理之后的布局示意图;
图8是排列小尺寸虚设图案时,在流程图图4中的步骤S7处理之后的布局示意图;
图9是根据本发明第一个方面的第二实施例的流程图;
图10A是排列与图5A中虚设图案元件不同的大尺寸虚设图案的例子的示意图;
图10B是排列与图5B中虚设图案元件不同的小尺寸虚设图案的例子的示意图;
图11A是在流程图图9中步骤S14的处理之后的布局示意图;
图11B是在流程图图9中步骤S16的处理之后的布局示意图;
图12是根据本发明第一个方面的第三实施例的流程图;
图13是显示虚设图案的基本虚设图案元件的例子的示意图;
图14是在基本虚设图案元件中的虚设图案以及通过重复流程图图12中的步骤S22至S23而建立的多个虚设图案元件虚设图案的排列示意图;
图15A是在流程图图12中的步骤S25应用于优先级最高的虚设图案元件的处理后的布局示意图;
图15B是在流程图图12中的步骤S26应用于优先级最高的虚设图案元件的处理后的布局示意图;
图16A是在流程图图12中的步骤S25应用于优先级次高的虚设图案元件的处理后的布局示意图;
图16B是在流程图图12中的步骤S27应用于优先级次高的虚设图案元件的处理后的布局示意图;
图17A是在流程图图12中的步骤S25应用于优先级第四的虚设图案元件的处理后的布局示意图;
图17B是在流程图图12中的步骤S27应用于优先级第四的虚设图案元件的处理后的布局示意图;
图18是根据本发明第一个方面的第四实施例的流程图;和
图19是根据本发明第二个方面的实施例的流程图。
具体实施方式
下面参考附图详细介绍本发明的最佳实施例。需要注意,下面的描述说明的是本发明的实施例,本发明不应理解为限制于下面的描述。
图3是可以实现本发明方法的装置的结构例的框图。图中,标号11表示计算机;12表示存储器,用来存储计算机11中提供的程序,本发明的方法在该程序中描述。标号13表示虚设图案数据文件,用于存储虚设图案元件。标号14表示掩模图案数据文件,用于存储掩模图案的布局数据。
图4是根据本发明的第一个方面的第一实施例的流程图。根据说明的需要,参考图5A及5B、图6A、6B、7A、7B和8,依照流程图图4描述第一实施例,其中图5A和5B显示了虚设图案元件,图6A、6B、7A、7B和8是对应于图4的主要步骤的布局示意图。
首先,在步骤S1中,准备多个具有不同尺寸虚设图案的虚设图案元件。在本实施例中,如图5A和5B所示,有两种类型的虚设图案元件,它们存储在虚设图案数据文件14中,并分别被指定为不同的层。在步骤S1中,计算机11读入两个虚设图案元件。在如图5A所示的虚设图案元件中,大的虚设图案1以矩阵形状规则排列在布线栅格(后面简称为栅格)10上。在如图5B所示的虚设图案元件中,小的虚设图案2以矩阵形状规则排列在栅格10上。
本实施例的栅格10中,一个栅格表示标准布线图案的布线宽度,也表示两个相邻布线图案间应具有的标准布线间距。即,布线的最小间距是两个栅格。但是,这里显示的栅格、布线宽度和布线间距之间的关系只是出于方便的原因。当应用于实际布线时,布线图案可以通过增厚处理或类似处理而调整,只要布线的最小间距是两个栅格,例如,布线宽度是(一个栅格+α)而布线间距是(一个栅格-α)。
接下来,在步骤S2中,按照虚设图案的尺寸顺序,对准备的多个虚设图案元件设置虚设图案元件优先级。将图5A中显示的虚设图案元件设置为较高的优先级,将图5B中显示的虚设图案元件设置为较低的优先级。
根据步骤S1和S2准备了多个设置有优先级的虚设图案元件。
接下来,在步骤S3中,计算机11从掩模图案数据文件13中读入掩模图案布局数据,且计算机11在掩模图案布局数据中设置虚设图案排列禁止区。如图6A所示,在栅格10上设置排列禁止区3。排列禁止区3是由于,例如,栅格已经被布线图案占用等原因而不允许排列虚设图案的区域。
接下来,在步骤S4中,计算机11从未选择的虚设图案元件中选择优先级最高的虚设图案元件。图5A的虚设图案元件被选择。
接下来,在步骤S5中,计算机11排列所选择的虚设图案元件的大虚设图案1,使其覆盖掩模图案布局数据。如布局示意图图6A所示,大虚设图案1被排列在掩模图案布局数据上,使得虚设图案元件的栅格和掩模图案布局数据的栅格互相重合。
接下来,在步骤S6中,当大的虚设图案1接触或覆盖排列禁止区3时,计算机11去除大的虚设图案。去除接触或覆盖排列禁止区3的大虚设图案的过程是通过图形操作(graphic operation)完成的。例如,排列禁止区3分别在X方向和Y方向扩大,扩大的尺寸为大虚设图案1的尺寸,将包括在扩大后的排列禁止区内的大虚设图案1设置为去除对象。如布局示意图6B所示,由于覆盖排列禁止区3的大虚设图案1已经被去除,这一步中没有在两个排列禁止区3之间排列大虚设图案1。
接下来,在步骤S7中,如果多个虚设图案互相接触或覆盖,则计算机11保留属于具有较高优先级的虚设图案元件的虚设图案,只去除属于具有较低优先级的虚设图案元件的虚设图案。由于排列的虚设图案只是图6B中的大虚设图案1,所以计算机11进行到步骤S8。
在步骤S8中,计算机11判断是否存在未被选择的虚设图案元件。由于图5B中显示的具有小虚设图案2的虚设图案元件未被选择,所以计算机11返回步骤S4。
在步骤S4中,计算机11选择具有图5B中显示的小虚设图案的虚设图案元件,它们是未被选择的虚设图案元件。
在步骤S5中,计算机11排列所选择的虚设图案元件的虚设图案2,使其覆盖掩模图案布局数据。如布局示意图7A所示,虚设图案2排列在掩模图案布局数据上,从而虚设图案元件的栅格和掩模图案布局数据的栅格相互重合。
接下来,在步骤S6中,计算机去除接触或覆盖排列禁止区3的小虚设图案2,并得到如示意图图7B所示的布局。
在步骤S7中,如果多个虚设图案互相接触或覆盖,则计算机11保留属于具有较高优先级的虚设图案元件的大虚设图案1,并去除属于较低优先级的虚设图案元件的小虚设图案2。结果得到如示意图图8所示的布局。对接触或覆盖大虚设图案1的小虚设图案2的去除过程是通过绘图操作完成的。例如,大虚设图案1分别在X方向和Y方向上扩大一个小虚设图案2的尺寸,将包含在扩大后的大虚设图案中的小虚设图案2设置为去除对象。
接下来,在步骤S8中,计算机11判断是否存在未选择的虚设图案元件。由于没有未选择的虚设图案元件,计算机11结束虚设图案的生成。
根据本实施例的方法,如布局示意图图8所示,由于在两个排列禁止区3之间排列小虚设图案2而在大面积的空白区域中排列大虚设图案1,所以实现了虚设图案的自动生成方法,即使在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长。为了在相邻两个虚设禁止区的间距小的区域内稳妥地排列虚设图案,希望将属于最低优先级的虚设图案元件的虚设图案(即最小的虚设图案)的尺寸设置为与栅格相同的尺寸。
在本实施例中,为了简化解释,描述了有两个虚设图案元件的情况。但是,图4的流程也可以在具有三个或更多虚设图案元件的情况下实现。注意,图4的步骤S3可以在步骤S1之前进行。另外,在本实施例的说明中,解释了虚设图案及排列禁止区排列在栅格上的情况。但是,图4的流程不限于此,而是可以应用于不用栅格而排列虚设图案及排列禁止区的情况。
接下来,将介绍根据本发明的第一个方面的第二实施例。图9是根据本发明第一个方面的第二实施例的流程图。第二实施例与第一实施例的不同之处在于:在排列了多个虚设图案元件的所有虚设图案之后,去除一些虚设图案。
首先,在步骤S11中,准备多个具有不同尺寸的虚设图案的虚设图案元件。
接下来,在步骤S12中,按照虚设图案的大小顺序,为准备的多个虚设图案元件设置虚设图案元件优先级。
根据步骤S11和S12准备设置有优先级的多个虚设图案元件。
接下来,在步骤S13中,计算机11从掩模图案数据文件13中读入掩模图案布局数据,且计算机11在掩模图案布局数据中设置虚设图案排列禁止区。步骤S11至S13与第一实施例的步骤S1至S3相同。
接下来,在步骤S14中,计算机11排列所有虚设图案元件中包含的虚设图案,使其覆盖掩模图案布局数据。
接下来,在步骤S15中,当排列的虚设图案接触或覆盖排列禁止区3时,计算机11与虚设图案的优先级无关地去除虚设图案。
接下来,在步骤S16中,如果多个虚设图案互相接触或覆盖,则计算机11保留属于具有较高优先级的虚设图案元件的虚设图案,并去除属于具有较低优先级的虚设图案元件的虚设图案。
根据第二实施例的图9的流程,实现了虚设图案的自动生成方法,该方法在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长,正如布局示意图11B中所示,与第一实施例相同。在本实施例中,为了在相邻两个虚设禁止区的间距小的区域内稳妥地排列虚设图案,希望将属于最低优先级的虚设图案元件的虚设图案(即最小的虚设图案)的尺寸设置为与栅格相同的尺寸。注意,图9的步骤S13可以在步骤S11之前进行。另外,在本实施例的说明中,解释了虚设图案和排列禁止区排列在栅格上的情况。但是图9的流程不限于此,而是可以应用于不用栅格而排列虚设图案和排列禁止区的情况。
在第一和第二实施例中,虚设图案元件中的虚设图案的排列不限于图5A和5B中所示的矩阵排列,而是可以如图10A和10B排列,只要保证虚设图案规则排列即可。
图11A是在这种情况下完成步骤S14后的布局示意图,具有大虚设图案21的虚设图案元件如图10A所示,具有小虚设图案22的虚设图案元件如图10B所示,根据图9的流程进行虚设图案的自动生成。图11B是完成流程图图9中步骤S16之后的布局示意图。注意,第二实施例的图9的流程可以在有三个或更多虚设图案元件的情况下执行。
接下来,将介绍本发明的第一个方面的第三实施例。图12是根据本发明的第一个方面的第三实施例的流程图。根据说明的需要,下面参考图13、图14以及图15A、15B、16A、16B、17A和17B,根据图12的流程图介绍第三实施例,其中图13显示了基本虚设图案元件,图14显示了基本虚设图案元件以及在基本虚设图案元件的基础上建立的多个虚设图案元件,图15A、15B、16A、16B、17A和17B是对应于图12的主要步骤的布局示意图。
首先,在步骤S21中,准备基本虚设图案元件,在图13所示的基本虚设图案元件31-1中,虚设图案4-1以矩阵形状规则地排列在栅格10上。
接下来,在步骤S22中,计算机11将基本虚设图案元件的虚设图案在X方向和Y方向上分别移动一个栅格,从而创建新的虚设图案元件,并令其优先级比基本虚设图案元件的优先级低一级。
在步骤S23中,计算机11判断是否已经创建了预定数目的虚设图案元件。如果创建的虚设图案元件的数目少于预定数目,则计算机11用新创建的虚设图案元件取代基本虚设图案元件虚设图案,并返回步骤S22。如果创建的虚设图案元件的数目已经达到了预定数目,则计算机11进行到步骤S24。
通过执行步骤S21至S23,如图14所示,准备了多个设置有优先级的虚设图案元件。在图14中,标号31-1表示基本虚设图案元件,31-2表示通过在X方向和Y方向上将虚设图案元件31-1的虚设图案4分别移动一个栅格而创建的虚设图案元件。标号31-3表示通过在X方向和Y方向上将虚设图案元件31-2的虚设图案4分别移动一个栅格而创建的虚设图案元件。标号31-4表示通过在X方向和Y方向上将虚设图案元件31-3的虚设图案4分别移动一个栅格而创建的虚设图案元件。标号31-5表示通过将虚设图案元件31-4的虚设图案4分别移动一个栅格而创建的虚设图案元件。
接下来,在步骤S24中,计算机11从掩模图案数据文件13中读入掩模图案布局数据,且计算机11在掩模图案布局数据中设置虚设图案排列禁止区。如图15A中所示,排列禁止区5设置在栅格10上。
接下来,在步骤S25中,计算机11从未被选择的虚设图案元件中选择具有最高优先级的虚设图案元件。图14的虚设图案元件31-1被选择。
接下来,在步骤S26中,计算机11排列被选择的虚设图案元件31-1的虚设图案4,使其覆盖掩模图案布局数据。如图15的布局示意图所示,虚设图案4-1排列在掩模图案布局数据上,使得虚设图案元件31-1的栅格和掩模图案布局数据的栅格相互重合。
接下来,在步骤S27中,当排列的虚设图案4-1接触或覆盖排列禁止区5时,计算机11去除虚设图案4-1。结果,如图15B的布局示意图所示,覆盖排列禁止区5的虚设图案4-1被去除,且虚设图案4-1未被排列在两个排列禁止区5之间。
接下来,在步骤S28中,如果多个虚设图案互相接触或覆盖,计算机11保留属于优先级较高的虚设图案元件的虚设图案,去除属于优先级较低的虚设图案元件的虚设图案。由于图15B中排列的虚设图案只是属于虚设图案元件31-1的虚设图案4-1,所以计算机11进入步骤S29。
在步骤S29中,计算机11判断是否有未被选择的虚设图案元件。由于虚设图案元件31-2至31-5未被选择,所以计算机11返回步骤S25。
在步骤S25中,计算机11选择图14的虚设图案元件31-2,它是未被选择的虚设图案元件。
在步骤S26中,计算机11排列被选择的虚设图案元件31-2的虚设图案4-2,使其覆盖掩模图案布局数据。正如图16A的布局示意图所示,属于虚设图案元件31-2的虚设图案4-2排列在掩模图案布局数据上,使得虚设图案元件的栅格与掩模图案布局数据的栅格相互重合。
在步骤S27和S28中,由于在本实施例中去除了所有的虚设图案4-2,所以得到如示意图16B所示的布局。
由于在步骤S29中判断出有未被选择的虚设图案元件,所以计算机11返回步骤S25,并选择虚设图案元件31-3,以执行步骤直至S29。由于属于虚设图案元件31-3的虚设图案4-3在步骤S27和S28中被去除,所以步骤S28完成后的布局示意图与图16B相同。
接下来,由于在步骤S29中判断出有未被选择的虚设图案元件,所以计算机11返回步骤S25并选择虚设图案元件31-4。
在步骤S26中,计算机11排列被选择的虚设图案元件31-4的虚设图案4-4,使其覆盖掩模图案布局数据。如图17A的布局示意图所示,属于虚设图案元件31-4的虚设图案4-4排列在掩模图案布局数据上,使得虚设图案元件的栅格与掩模图案布局数据的栅格互相重合。
在步骤S27中,当排列的虚设图案4-4接触或覆盖排列禁止区5时,计算机11去除虚设图案4-4。在步骤S28中,如果多个虚设图案互相接触或覆盖,则计算机11保留属于优先级较高的虚设图案元件的虚设图案,并去除属于优先级较低的虚设图案元件的虚设图案。结果,虚设图案4-4,而不是排列在两个排列禁止区5之间的虚设图案,被去除,得到如示意图17B所示的布局。
由于步骤S29中判断出有未被选择的虚设图案元件,所以计算机11返回步骤S25,并选择虚设图案元件31-5,执行直至S29的步骤。由于在步骤S27和S28中去除了属于虚设图案元件31-5的虚设图案4-5,所以完成步骤S28后的布局示意图与图17B相同。由于步骤S29中判断出没有未被选择的虚设图案元件,计算机11结束虚设图案的自动生成。
根据本实施例的方法,如图17B的布局示意图所示,由于虚设图案4-4排列在两个排列禁止区5之间,且虚设图案4-1排列在大面积的空白区域内,所以实现了虚设图案的自动生成方法,该方法在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长。注意,图12的步骤S24可以在步骤S21之前进行。
接下来,介绍根据本发明的第一个方面的第四实施例。图18是根据本发明的第一个方面的第四实施例的流程图。第四实施例与第三实施例的不同之处在于:在排列了多个虚设图案元件的所有虚设图案后,去除一些虚设图案。
首先,在步骤S31中,准备基本虚设图案元件。同第三实施例一样,假设图13中的虚设图案元件31-1是基本虚设图案元件。
接下来,在步骤S32中,计算机11通过在X方向和Y方向上分别将基本虚设图案元件的虚设图案移动一个栅格,创建新的虚设图案元件,并令其优先级比基本虚设图案元件的优先级低一级。
在步骤S33中,计算机11判断是否已经创建了预定数目的虚设图案元件。如果创建的虚设图案元件的数目少于预定的数目,则计算机11将基本虚设图案元件替换为新创建的虚设图案元件,并返回步骤S32。如果创建的虚设图案元件的数目已经达到预定的数目,计算机11进入步骤S34。
通过执行步骤S31至S33,如图14所示,准备了多个分别设置有不同优先级的虚设图案元件。
接下来,在步骤S34中,计算机11从掩模图案数据文件13中读入掩模图案布局数据,且计算机11在掩模图案布局数据中设置虚设图案排列禁止区。
接下来,在步骤S35中,计算机11排列包含在所有虚设图案元件中的虚设图案,使其覆盖掩模图案布局数据。每一虚设图案元件的虚设图案都排列在掩模图案布局数据上,使得虚设图案元件的栅格和掩模图案布局数据的栅格相互重合。
接下来,在步骤S36中,当排列的虚设图案4-1接触或覆盖排列禁止区5时,计算机11去除虚设图案。
接下来,在步骤S37中,如果多个虚设图案互相接触或覆盖,则计算机11保留属于优先级较高的虚设图案元件的虚设图案,并去除属于优先级较低的虚设图案元件的虚设图案。结果实现了虚设图案的自动生成方法,该方法在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长,正如布局示意图17B中所示,与第三实施例方式相同。注意,图18的步骤S34可以在步骤S31之前执行。
接下来将描述本发明的第二个方面。图19是根据本发明的第二个方面的实施例的流程图。
首先,在步骤S41中,准备基本虚设图案元件。
接下来,在步骤S42中,计算机11从掩模图案数据文件13中读入掩模图案布局数据,且计算机11在掩模图案布局数据中设置排列禁止区。
接下来,在步骤S43中,计算机11排列基本虚设图案元件的虚设图案,使其覆盖掩模图案布局数据。
接下来,在步骤S44中,当经过排列的虚设图案接触或覆盖排列禁止区时,计算机11去除虚设图案。
接下来,在步骤S45中,计算机通过在X方向和Y方向上分别将基本虚设图案元件的虚设图案移动一个栅格,创建新的虚设图案元件。
接下来,在步骤S46中,计算机11排列新创建的虚设图案元件的虚设图案,使其覆盖掩模图案布局数据。
接下来,在步骤S47中,当经过排列的虚设图案接触或覆盖排列禁止区时,计算机11去除虚设图案。
接下来,在步骤S48中,如果新排列的虚设图案接触或覆盖较早排列的虚设图案,计算机11去除新排列的虚设图案。
接下来,在步骤S49中,计算机11判断是否已经将步骤S45至S48重复了预定的重复次数。如果重复次数没有达到预定数,计算机11将新创建的虚设图案元件设置为基本虚设图案元件,并返回步骤S45。如果重复次数已经达到了预定数,则计算机11结束虚设图案的自动生成。
在本实施例中,如果与根据本发明第一个方面的第三实施例中一样,将图13所示的虚设图案元件31-1用作基本虚设图案元件,则在步骤S43中排列虚设图案元件31-1的虚设图案4-1。接下来,每次重复步骤S45至S48时,在步骤S45中生成相当于虚设图案元件31-2、31-3、31-4或31-5的虚设图案元件,并在步骤S46中将它们排列在掩模图案布局数据上,在步骤S47和S48中去除不需要的虚设图案。结果,同根据本发明第一个方面的第三实施例一样,实现了布局示意图图17B所示的虚设图案的排列。以这种方式,在显示根据本发明第二个方面的实施例的流程的图19中,也实现了一种虚设图案的自动生成方法,即使在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长。
如上所述,通过应用本发明,实现了一种虚设图案的自动生成方法,即使在相邻两个虚设禁止区的间距小的区域内也可以排列虚设图案,还可以控制数据量的增长。
Claims (12)
1.一种虚设图案的自动生成方法,包括:
第一步,准备多个各自具有规则排列的虚设图案的虚设图案元件,且根据预定的规则为这些虚设图案元件设置优先级;
第二步,选择所述多个虚设图案元件中的一个,并排列属于该被选择的虚设图案元件的虚设图案,使其覆盖设置有排列禁止区的掩模图案布局数据;
第三步,从排列好的虚设图案中去除接触或覆盖排列禁止区的虚设图案;和
第四步,如果所述多个虚设图案互相接触或覆盖,则去除属于优先级较低的虚设图案元件的虚设图案。
2.根据权利要求1所述的虚设图案自动生成方法,其中
所述的多个虚设图案元件分别具有不同尺寸的虚设图案,且第一步中,将所述多个虚设图案元件中具有最大尺寸虚设图案的虚设图案元件的优先级设置为最高,随着虚设图案的尺寸减小而将虚设图案的优先级设置得较低。
3.根据权利要求2所述的虚设图案自动生成方法,其中
在执行了第一步后,第二步、第三步和第四步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同。
4.根据权利要求2所述的虚设图案自动生成方法,其中
在执行了第一步后,第二步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同,然后执行第三步和第四步。
5.根据权利要求2所述的虚设图案自动生成方法,其中
将掩模图案布局数据预先排列在布线栅格上,将所述多个虚设图案元件中的每一个的虚设图案预先排列在布线栅格上,且在第二步中,排列属于被选择的虚设图案元件的虚设图案,使其覆盖掩模图案布局数据,使被选择的虚设图案元件和掩模图案布局数据的布线栅格互相重合。
6.根据权利要求5所述的虚设图案自动生成方法,其中
优先级最低的虚设图案元件具有与布线栅格尺寸一样的虚设图案。
7.根据权利要求5所述的虚设图案自动生成方法,其中
在执行了第一步后,第二步、第三步和第四步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同。
8.根据权利要求5所述的虚设图案自动生成方法,
其中,在执行了第一步后,第二步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同,然后执行第三步和第四步。
9.根据权利要求1所述的虚设图案自动生成方法,其中
将掩模图案布局数据预先排列在布线栅格上,且将虚设图案元件的虚设图案预先排列在布线栅格上,
在第一步中,这样准备多个虚设图案元件:每次在X方向和Y方向上分别将基本虚设图案元件的虚设图案移动一个布线栅格,创建一个优先级比基本虚设图案元件低一级的新的虚设图案元件,和
在第二步中,排列属于被选择的虚设图案元件的虚设图案,使其覆盖掩模图案布局数据,使被选择的虚设图案元件和掩模图案布局数据的布线栅格互相重合。
10.根据权利要求9所述的虚设图案自动生成方法,其中
在执行了第一步后,第二步、第三步和第四步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同。
11.根据权利要求9所述的虚设图案自动生成方法,其中
在执行了第一步后,第二步重复一定次数,该次数与第一步中准备的虚设图案元件的数目相同,然后执行第三步和第四步。
12.一种虚设图案的自动生成方法,包括:
第一步,准备基本虚设图案元件,其具有规则排列在布线栅格上的虚设图案;
第二步,排列基本虚设图案元件的虚设图案,使其覆盖预先排列在布线栅格上的掩模图案布局数据,从而使这两个布线栅格互相重合;
第三步,从基本虚设图案元件的虚设图案中,去除接触或覆盖排列禁止区的虚设图案;
第四步,在X方向和Y方向上分别将基本虚设图案元件的虚设图案移动一个布线栅格,从而创建新的虚设图案元件;
第五步,排列新的虚设图案元件的虚设图案,使得布线栅格与掩模图案布局数据重合;
第六步,从新的虚设图案元件的虚设图案中,去除接触或覆盖排列禁止区的虚设图案;
第七步,从属于新的虚设图案元件的虚设图案中,去除虚设图案接触或覆盖在第五步之前排列的虚设图案上的虚设图案;和
第八步,判断第四至第七步是否重复了预定的次数,如果这些步骤没有重复预定次数,则返回第四步并将新的虚设图案元件作为基本虚设图案元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP126140/2002 | 2002-04-26 | ||
JP2002126140A JP2003324149A (ja) | 2002-04-26 | 2002-04-26 | ダミーパターンの自動発生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1453849A true CN1453849A (zh) | 2003-11-05 |
Family
ID=29243789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN03122480A Pending CN1453849A (zh) | 2002-04-26 | 2003-04-28 | 虚设图案自动生成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030204832A1 (zh) |
JP (1) | JP2003324149A (zh) |
CN (1) | CN1453849A (zh) |
TW (1) | TW200306613A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667554A (zh) * | 2008-09-05 | 2010-03-10 | 恩益禧电子股份有限公司 | 生成半导体器件的布局图案的方法以及布局图案生成设备 |
WO2014015826A1 (zh) * | 2012-07-26 | 2014-01-30 | 无锡华润上华半导体有限公司 | 一种光学邻近矫正装置及矫正方法 |
CN103886150A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种冗余图形的填充方法 |
CN109891414A (zh) * | 2019-01-28 | 2019-06-14 | 长江存储科技有限责任公司 | 用于设计虚设图案的系统和方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7007259B2 (en) * | 2003-07-31 | 2006-02-28 | Lsi Logic Corporation | Method for providing clock-net aware dummy metal using dummy regions |
US7260803B2 (en) * | 2003-10-10 | 2007-08-21 | Lsi Corporation | Incremental dummy metal insertions |
KR100689839B1 (ko) * | 2005-09-12 | 2007-03-08 | 삼성전자주식회사 | 반도체장치의 더미패턴 설계방법 |
US7849436B2 (en) * | 2006-08-11 | 2010-12-07 | Dongbu Hitek Co., Ltd. | Method of forming dummy pattern |
JP2008270276A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 |
US7771901B2 (en) * | 2007-05-02 | 2010-08-10 | Dongbu Hitek Co., Ltd. | Layout method for mask |
KR100872721B1 (ko) * | 2007-05-10 | 2008-12-05 | 동부일렉트로닉스 주식회사 | 마스크의 설계방법과 반도체 소자 및 그 제조방법 |
JP2009053763A (ja) | 2007-08-23 | 2009-03-12 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターン配置方法 |
JP5407192B2 (ja) | 2008-06-20 | 2014-02-05 | 富士通セミコンダクター株式会社 | パターン形成方法及び半導体装置 |
US8129095B2 (en) * | 2009-04-08 | 2012-03-06 | International Business Machines Corporation | Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance |
JP5516223B2 (ja) * | 2010-08-19 | 2014-06-11 | 富士通株式会社 | ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム |
JP5733054B2 (ja) * | 2011-06-29 | 2015-06-10 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計装置及び半導体集積回路の設計方法 |
US9274413B2 (en) | 2013-09-11 | 2016-03-01 | United Microelectronics Corp. | Method for forming layout pattern |
JP6415154B2 (ja) * | 2014-07-22 | 2018-10-31 | キヤノン株式会社 | パターンの作成方法、プログラムおよび情報処理装置 |
CN106340540B (zh) * | 2015-07-07 | 2020-09-01 | 联华电子股份有限公司 | 半导体元件及填补图案的方法 |
JP6617394B2 (ja) * | 2015-12-18 | 2019-12-11 | ローム株式会社 | 半導体装置 |
US20170365675A1 (en) * | 2016-06-16 | 2017-12-21 | United Microelectronics Corp. | Dummy pattern arrangement and method of arranging dummy patterns |
JP2021027205A (ja) | 2019-08-06 | 2021-02-22 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
US11036911B2 (en) * | 2019-09-26 | 2021-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charging prevention method and structure |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790417A (en) * | 1996-09-25 | 1998-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of automatic dummy layout generation |
US6020616A (en) * | 1998-03-31 | 2000-02-01 | Vlsi Technology, Inc. | Automated design of on-chip capacitive structures for suppressing inductive noise |
JP3806016B2 (ja) * | 2000-11-30 | 2006-08-09 | 富士通株式会社 | 半導体集積回路 |
JP3481222B2 (ja) * | 2001-09-07 | 2003-12-22 | 松下電器産業株式会社 | 配線構造及びその設計方法 |
JP4229617B2 (ja) * | 2002-02-04 | 2009-02-25 | Necエレクトロニクス株式会社 | 半導体装置及びその設計方法 |
-
2002
- 2002-04-26 JP JP2002126140A patent/JP2003324149A/ja active Pending
-
2003
- 2003-04-23 TW TW092109556A patent/TW200306613A/zh unknown
- 2003-04-25 US US10/423,069 patent/US20030204832A1/en not_active Abandoned
- 2003-04-28 CN CN03122480A patent/CN1453849A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101667554A (zh) * | 2008-09-05 | 2010-03-10 | 恩益禧电子股份有限公司 | 生成半导体器件的布局图案的方法以及布局图案生成设备 |
WO2014015826A1 (zh) * | 2012-07-26 | 2014-01-30 | 无锡华润上华半导体有限公司 | 一种光学邻近矫正装置及矫正方法 |
CN103886150A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种冗余图形的填充方法 |
CN109891414A (zh) * | 2019-01-28 | 2019-06-14 | 长江存储科技有限责任公司 | 用于设计虚设图案的系统和方法 |
US10956648B2 (en) | 2019-01-28 | 2021-03-23 | Yangtze Memory Technologies Co., Ltd. | Systems and methods for designing dummy patterns |
Also Published As
Publication number | Publication date |
---|---|
US20030204832A1 (en) | 2003-10-30 |
JP2003324149A (ja) | 2003-11-14 |
TW200306613A (en) | 2003-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1453849A (zh) | 虚设图案自动生成方法 | |
CN1317681C (zh) | 纹理化方法和装置 | |
CN1897247A (zh) | 一半导体元件以及该半导体元件的制造方法与制造装置 | |
CN1290964A (zh) | 标准单元、标准单元阵列及其布局和布线的系统与方法 | |
CN1862785A (zh) | 制造半导体装置的方法 | |
CN1617553A (zh) | 在移动通信终端中显示分层菜单的装置和方法 | |
CN1790314A (zh) | 产品良率分析系统及方法 | |
CN1211813A (zh) | 曝光图形掩模及其制造方法 | |
CN1930685A (zh) | 半导体器件的制作方法及其制作的半导体器件 | |
CN1800917A (zh) | 阵列基板和具有其的显示面板 | |
CN1453746A (zh) | 垂直校正卫星获得图像的方法 | |
CN1680978A (zh) | 确定对应于图像影像范围的运动矢量的方法和装置 | |
CN1638096A (zh) | 半导体集成电路的自动布局方法 | |
CN1619550A (zh) | 具有倾斜布线的半导体集成电路、及其布图方法和布图设计程序 | |
CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
CN1199273C (zh) | 半导体装置及其设计方法和设计装置 | |
CN1794459A (zh) | 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路 | |
CN1379443A (zh) | 掩模的制造方法,掩模及使用它的半导体装置的制造方法 | |
CN1512772A (zh) | 用于加强重现图像质量的设备和方法 | |
CN1959528A (zh) | 微影光罩及其制造方法与使用上述两者制造的半导体元件 | |
CN1606012A (zh) | 半导体器件、半导体器件的布线方法及制造方法 | |
CN101075618A (zh) | 非易失性存储器单元阵列 | |
CN1662911A (zh) | 改变设计数据以制成组件之方法及其单元 | |
CN1300731C (zh) | 半导体集成电路及其设计方法 | |
CN1574217A (zh) | 半导体设计布图形成方法和图形图案形成单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |