TW200306613A - Automatic generation method of dummy patterns - Google Patents

Automatic generation method of dummy patterns Download PDF

Info

Publication number
TW200306613A
TW200306613A TW092109556A TW92109556A TW200306613A TW 200306613 A TW200306613 A TW 200306613A TW 092109556 A TW092109556 A TW 092109556A TW 92109556 A TW92109556 A TW 92109556A TW 200306613 A TW200306613 A TW 200306613A
Authority
TW
Taiwan
Prior art keywords
virtual
pattern
virtual pattern
patterns
composition
Prior art date
Application number
TW092109556A
Other languages
English (en)
Inventor
Akira Matumoto
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200306613A publication Critical patent/TW200306613A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200306613 五、發明說明(l) 一、【發明所屬之技術領域】 本發明是關於一種遮光罩圖案設計中之虛擬圖案之自 動產生方法,且特別是關於一種為了改善半導體基板表面 的平坦性而欲排列在遮光罩圖案設計中之虛擬圖之自 產生方.法。 二、【先前技術】 近年,在積體電路中、連接著元件的配線已經變得更 右:U為了形成具有高準確度的細小圖案,故已需要 々 滿思的基板表面平坦性。 内乃是」=ΐ田在鑲肷互連構造的形成中,所使用的方法 中,然後於胳之凹槽設置在矽基板表面上的一絕緣膜 凹枰i,,荖:ΐ:之金屬遍佈沈積在整個表面以便填滿 移二乂便=面ΐ =拋光侧將凹槽内側以外的金屬 線密幻密度高的區域之”動作在凹槽(即配 則進展緩慢。如此二中進Λ快速二,密度低的區域中 膜厚在抛光後會變ΐ ^ 槽密度R區域中的配線 大。配線之不均丄:【槽密度低之區域中的則會變 這個結果是不符預期=致配線電阻的不規則增加,且 為了改善這一^點 »/ - 薄配線圖案(與凹槽相二已^習用一種技術’其中藉著在 案,來續m攝玄由相對應者)之部份中預先設置虛擬圖 -讓凹槽'-度在拋光時變得均勻化,以便避免不均勻 第6頁 200306613 五、發明說明(2) 的膜厚。舉例來說,如圖1A所示,日本公開專利公報第 5 - 343546號揭露一種技術’其是用來為在無配線存在之空 的區域中之X方向與Y方向内排列正方形圖案,以便形成虛 擬圖案。此外,如圖2A所示,亦知一種技術,其是用來錯 亂每一行與列的虛擬圖案位置,以便為了更進一步改盖平 坦化效果而來排列虛擬圖案。 在這兩種技術中,由於使用相同形狀與相同尺寸的正 方形圖案來當作虛擬圖案,故很容易自動產生虛擬圖案。 如下所述來執行虛擬圖案的自動產生。首先,將包含有高 密度配線圖案之區域設定成禁止設置虛擬圖案的虛擬禁止 區(圖1A中的6與圖2A中的8)。接著,將虛擬圖案(圖丨八中 的7與圖2 A中的9 )排列在遮光罩圖案區域的整個表面上。 接著,刪除接觸著或重疊著虛擬禁止區的虛擬圖案。在這 種方法中,會在虛擬禁止區6與8不存在之空的區域中產生 出虛擬圖案7與9。 然而,在習用虛擬圖案與其上所述的自動產生方法 中,因為虛擬圖案的尺寸與虛擬禁止區的位置間之關係, 故可能不讓虛擬圖案在其應該設置的區域中。圖1 A與2 A顯 示出其中所設定的虛擬禁止區間之間隔比虛擬圖案的X方 向大雨個柵格尺寸的情況。 在此,在柵格(配線用的栅格)1 0中’一柵袼表示出標 準配線圖案的配線寬度,也表示出鄰近雨配線圖案間所應 該設置的標準配線間隔。亦即,配線的最小距離為兩個栅 格。然而,在此,僅為了方便之故而表示出柵格與配線寬
200306613
應用到實@ A , 只丨不配線時,只要配線 圖案是可,# 办 』凋整的,舉例來說, 五、發明說明(3) 寬度為(一個柵格+ α),而配 度與配線間隔間的關係。當 最小距離為兩個栅格則配線 藉著變厚製程等等來讓配線 線間隔為(一個拇格-a )。 在圖1Α或圖2Α中,由於虛擬禁止區間的間隔是稍微大 於虛擬圖案X方向的尺寸,故在刪除接觸著或重疊著虚擬 禁止區6的虛擬圖案後,會在如圖1Β或圖2Β所示:虛擬禁 止區間產生出不設置虛擬圖案的區域。 如果將虛擬圖案最小化至諸如一個柵格的大小,則即 便在虛擬禁止區間之間隔很小的情況中,依然可確實地設 ,虛擬圖案。然而,將虛擬圖案的尺寸予以最小化並不是 最好的情況,因為其會顯著地增加虛擬圖案的資料體積。 如另一個與本發明有關的技術,日本公開專利公報第 200 1 - 1 76 959揭露一種技術,其是用來根據應該設置虛擬 圖案之空的區域處來適當地排列小與大兩種類型的虛擬圖 案。亦即,將大尺寸的虛擬圖案設置在空的區域中之大區 域内’而將小尺寸的虛擬圖案設置在空的區域中之小區域 内’其中該設置區是位於圖1Β或圖2β的虛擬禁止區間。在 此方法中’藉著適當地使用大與小兩種類型的虛擬圖案, 則即便在虛擬禁止區間之間隔很小的區域中,依然可能控 制資料體積與排列虛擬圖案的增加。然而,曰本公開專利 公報第200 1 - 1 76 959號僅揭露手動執行、而未揭露自動執 行地虛擬圖案如此設置的方法。 如另一個與本發明有關的技術,日本公開專利公報第 第8頁 200306613 五、發明說明(4) 的2 0 0 1 - 3 5 1 9 8 4號揭露一種技術,以此逐漸改變遮光罩圖 案的佈局資料與虛擬圖案的重疊位置模式,藉此在虛擬圖 案設置部份中包含有虛擬圖案的基本元件模式之可證明性 會增加,並會減少虛擬圖案的未填滿部份。然而,在日本 公開專,利公報第20 0 1 -35 1 984號亦無關於虛擬圖案自動設 置的特別描述。 在其中元件已經變得細小且包含有眾多配線用的柵格 之近年的積體電路中,已經變得不可能手動地來執行虛擬 圖案設置處理的全部或重要部分。如此一來,在使用虛擬 圖案的情況中,虛擬圖案的自動產生是十分重要的技術。 三、【發明内容】 本發明已經綜觀上述情況來加以發明,而本發明之_ 目的是要提供一種虛擬圖案之自動產生方法,其能夠在虛 擬禁止區間之一小間隔的區域中設置虛擬圖案,亦可控制 資料體積的增加。 本發明第一實施態樣的一種虛擬圖案之自動產生方 法’其包含步驟有:一第一步驟,提供複數個虛擬圖案組 成 其已經各自規律設置者虛擬圖案’並根據一預定規貝ij 設定其優先性;一第二步驟,從複數個虛擬圖案組成中選 擇出其中之一,並設置屬於所選擇之該虛擬圖案組成的虛 擬圖案,以便重疊設定著設置禁止區之遮光罩圖案的佈局 資料;一第三步驟,刪除在所設置之該虛擬圖案間、接觸 著或重疊著該設置禁止區的虛擬圖案;以及,一第四步 200306613 五、發明說明(5) 驟 中 法 成 刪除在複數個虛擬圖案為彼此接觸著或重疊著之情況 屬於一較低優先性之一虚擬圖案組成的虛擬圖案。 本發明第二實施態樣的一種虛擬圖案之自動產生方 其包含步驟有··一第一步驟,製備一基本虛擬圖案組 其具有規律設置在配線用之柵格上的虛擬圖案;一第 二步驟’提前將該基本虛擬圖案組成的虛擬圖案設置成重 豐著遮光罩之佈局資料,致使兩者的該配線用之柵格彼此 相吻合·’ 一第三步驟,刪除在該基本虛擬圖案之該虛擬圖 案間、接觸著或重疊著設置禁止區的虛擬圖案;一第四步 驟,將該基本虛擬圖案組成之該虛擬圖案各自在一χ方向 與一 Υ方向中移動一個配線用之柵格,以便建立一新虛擬 =案組成,·一第五步驟,設置該新虛擬圖案組成之虛擬圖 又致使配線用之栅格與為該遮光罩之該佈局資料相吻 :第六步驟,刪除在該新虛擬圖案組成之該虛擬圖案 ^、接觸著或重疊著該設置禁止區的虛擬圖案;一第七步 荖或2,在屬於該新虛擬圖案組成之該虛擬圖案間、接觸 J或=著較該第五步驟以前所設置的虛擬圖案之虛擬圖 複到—箱i二第八步驟,判斷該第四至第七步驟是否係重 中,返Θ = I欠,,在該步驟尚未重複到該預定次數的情況 虛擬圖案J Ϊ第四步驟、以該新虛擬圖案組成當作-基本 的描=取Ϊ據附圖與專利申請範圍内所指出之新方法 其他目的與特性將可理解上述目的與其他與本發明相關之
第10頁 200306613 五、發明說明(6) 四 【實施方式】 意到以;:=附圖來詳細描述本發明的較佳實施例。注 解釋成3局;匕㈣實施例’但不應該將本發明 自動:3置是:示。出使用本發明的方法、能夠執行虛擬圖案 表-個電腦 ' 造案例之方塊圖。圖巾,參數11是代 述著本::的=則是代表其係設置在電腦"中且其中描 儲存虛存程式用的記憶體。參數13是代表 代表儲存遽ΐ ί擬,案資料檔案。參考數字H則是 曰,、、、、’罩圖案佈局資料的遮光罩圖案資料標案。 將括i ΐ發明第一實施態樣的第一實施例之流程圖。 將根據圖4的流程圖,參昭顯出# 5Α細,盘ΑμΥ,、;;1;"出虛擬圖案組成部分之圖 示咅FI > 為述所需之圖4主要步驟的佈局 不思圖之圖6Α、6Β、7Α、几與8等來描述第一實施例。 寸的If ’在步驟S1中,製備複數個具有不同虛擬圖案尺 :虛擬圖案組成。在這個實施例中,有著如圖^與㈤所 ^,兩種類型之虛擬圖案組成,其係各自儲存在具有不同 :疋層的虛擬圖案資料檔案14中。在步驟31中,乃是將兩 :擬圖案組成讀入電腦丨丨。在如圖5A所示的虛擬圖案組成 ,大虛擬圖案1係規律地設置在配線用之柵格(以下簡稱 為柵格)1 0上的矩陣形狀中。而如圖5B所示的虛擬圖案組 成中’小虛擬圖案2則係規律地設置在栅格丨〇上的矩陣形 狀中。 200306613
在這個實施例中,於柵格丨〇 一 線圖案的配線寬度,也表示 =表示出標準配 置的標準配線間隔。亦即,配線的間所應該設 然而’在此,僅為了方便之故而表^ =兩個栅格。 配線間隔間的關係。當應用到配^格與配線寬度與 距離為兩個柵格則配線圖案是可二:二Γ,Γ線最小 變厚製程等等來讓配線寬的:例來說,藉著 隔為(一個柵袼1)。 個柵格+幻,而配線間 、接著,在步驟S2中,針對依虛擬圖案尺 =數個虛擬圖案組成,來設定虛擬圖案組成的優先J。 -與圖5Α所示的虛擬圖案組成較高的優先性,@給與關 所示的虛擬圖案組成較低的優先性。 根據步驟S1與S2來製備優先性設定的虛擬圖案組成。 ^著,在步驟S3中,電腦11會從遮光罩圖案資料檔案 1 3處讀入遮光罩圖案的佈局資料,且電腦丨丨會設定遮^ ^ 圖案之佈局資料中的虛擬圖案設置禁止區。如圖Μ所示, 設置禁止區3係設定在柵格1 〇上。設置禁止區3為不允許虛 擬圖案設置的區域,因為舉例來說該栅格已經由配線圖案 所佔有著。 μ 接著,在步驟S4中,電腦11會在未選擇過之虛擬圖案 組成間選擇出具有最高優先性的虛擬圖案組成。選擇出圖 5 Α的虛擬圖案組成。 接著,在步驟S5中,電腦11會設置所選擇之虛擬圖案 組成的大虛擬圖案1,以便重疊遮光罩圖案的佈局資料。
第12頁 200306613 五 “發明說明(8) 如圖6 A之佈局示意圖所示,大虛擬圖案1係設置在遮光罩 圖案的佈局資料上,致使虛擬圖案組成的柵格與遮光罩圖 案之佈局資料的柵格彼此吻合。 β —接著,在步驟%中,當大虛擬圖案1是接觸著或重聶 著設置.禁止區3時,則電腦11會刪除大虛擬圖案。刪除^ 觸著或重疊著設置禁止區3之大虛擬圖案的處理係_著一 ?圖形化操作來執行的。舉例來說,言曼置禁止區3係 方向上與Υ方向中擴大—個大虛擬圖案〗的 Ϊ 禁止區中的大虛擬圖案1設定成刪= 士圖6Β之佈局示意圖所示,由於已經 ^止區3的大虛擬圖案丨,故在這個階段中未在 區3間設置大虛擬圖案}。 。又置不止 或重ί:的ίΓΓ7中’在複數個虛擬圖案是彼此接觸著 ΐ擬圖案維持原樣,僅刪除屬於具有較低優 僅為成的虛擬圖案。由於所設置之虛擬圖案 僅為圖6B中的大虛擬圖案!,故電㈣會前往步驟s8。 相杰在ΓΓ8中’電腦11會判斷是否有未選擇的虛擬圖案 . :具有如圖5 B所示之小虛擬圖案2的虛擬圖案組 成係未選擇的’故電腦11會返回步驟S 4。 在步驟S4中’電腦11會選擇出具有如圖5B所示、為未 選擇過之虛擬圖案組成的小虛擬圖案之虛擬圖案組成。 在步驟S5中,電腦11會設置所選擇之虛擬圖案組成的 虛擬圖案2,以便重疊遮光罩圖案的佈局資料。如圖以之
第13頁 200306613 五、發明說明(9) 佈局示意圖所示’虛擬圖案2係設置在遮光罩圖案的 資料上’致使虛擬圖案組成的栅格與遮光罩圖案之 1 料的栅格彼此吻合。 句一Ά 接著’在步驟S6中’電腦η會刪除接觸著或重抓 4區3的小虛擬圖案2,並獲得如圖7Β之示意“示: f步驟S7中,在複數個虛擬圖案是彼此接 著’ f腦η會讓屬於具有較高優先性之 ; 組成的大虛擬圖案丨維持原樣,而刪除屬於具有較低優先、 性之虛擬圖案組成的小虛擬圖案2。因此,獲得如圖8之示 局。刪除接觸著或重疊著大虛擬圖案1之小 虛擬圖案2的處理係藉著一種圖形化操作來執行的。舉例 Κ二ίΓΛΤ各自在χ方向上則方向中擴大-個 小虛Μ圖案2的尺寸,則將包含在擴大 小虛擬圖案2設定成刪除目標。 -擬圖案中的 擬圖Π成在:Γ8中’電腦11會判斷是否有未選擇的虛 擬圖案、、且成。自於沒有未選擇的虛 會結束虛擬圖案的產生。 口系、,且成,故電月自11 根據這個實施例的方法,如圖8之 立 由於小虛擬-圖案2係設置在兩設置口丁心回不 安]禆抓番★ , # J夏不止£ 3間,且大虛擬圖 在具有鄰近兩虛擬禁止區間之小間 增加。為了確實將户擬S ΐ署ί ΐ亦可控制資料體積的 】碼貝將虛擬圖案设置在具有鄰近兩虛擬禁止區
第14頁 200306613 五、發明說明(ίο) 間之小間隔的區域中,故期望將屬於最低優先性(亦即最 小虛擬圖案)之虛擬圖案組成的虛擬圖案尺寸設定成如同 柵格的同樣尺寸。 在這個實施例中,為了解釋簡單故描述具有兩虛擬圖 案組成,的情況。然而,圖4之流程係亦可執行在具有r個 以上虛擬圖案組成的情況中。注意到圖4的步驟μ係可在 步驟S1前執行。此外,在這個實施例的描述中,解釋了在 柵格上設置虛擬圖案與設置禁止區的情況。然而,圖4之 流程係未侷限於此,其係可應用於無柵格下設置虛擬圖案 與設置禁止區的情況。 业 ” 接著’將描述本發明第一實施態樣的第二實施例。圖 9為本發明第一實施態樣的第二實施例之流程圖。第二實° 施例與第一實施例不同之處在於,設置複數個虛擬圖案^组 成的全部虛擬圖案後,刪除一些虛擬圖案。 〃、 首先,在步驟S11中’製備複數個具有不同虛擬圖案 尺寸的虛擬圖案組成。 接著’在步驟S12中,針對依虛擬圖案尺寸順序所製 備的複數個虛擬圖案組成,來設定虛擬圖案組成的優先& 根據步驟SI 1與S1 2來製備優先性設定的複數個虛擬圖 案13 罩圖 接著,在步驟S13中,電腦π會從遮光罩圖案資料檔 處讀入遮光罩圖案的佈局資料,且電腦丨丨會設定遮曰光 案之佈局資料中的虛擬圖案設置禁止區。步驟s 11
200306613
驟至S13乃是與第一實施 接著’在步驟S1 4中 圖案組成中的虛擬圖案 料。 例的步驟S1至S3相同。 ’電腦11會設置包含在所有虛擬 以便重疊遮光罩圖案的佈局資 接著,在步驟si 5 Φ ^ ^ ^ ^ ^ ^ T ’當所設置之虛擬圖案是接觸著 或重豐著$又置禁止區3日卑 . 丁 μ疮⑽回总 ^ ’則電腦1 1會刪除虛擬圖案’而 不官虛擬圖案的優先性為何。 一十:? i在步驟S16 + ’ °在複數個虛擬圖案是彼此接觸 :或=者的情況中’ 會讓屬於具有較高優先性之 虛擬圖案組成的虛擬圖查从 ^ & α案維持原樣,而刪除屬於具有較低 k先性之虛擬圖案組成的虛擬圖案。 根據第二實施例的圖9之流程圖得知,如同第一實施 例的相同方式,如圖丨丨B之佈局示意圖所示,實現一種虛 擬圖案之自動產生方法’其即便在具有鄰近兩虛擬禁止區 間之小間隔的區域中亦可設置虛擬圖案,且其亦可控制資 料體積的增加。在這個實施例中,再度,為了確實將虛擬 圖案設置在具有鄰近兩虛擬禁止區間之小間隔的區域中, 故期望將屬於最低優先性(亦即最小虛擬圖案)之虛擬圖案 組成的虛擬圖案尺寸設定成如同栅格的同樣尺寸。注意到 圖9的步驟S1 3係可在步驟s 11前執行。此外,在這個實施 例的描述中’解釋了在栅格上設置虛擬圖案與設置禁止區 的情況。然而,圖9之流程係未局限於此,其係可應用於 無柵格下設置虛擬圖案與設置禁止區的情況。 在第一與第二實施例中,虛擬圖案組成中之虛擬圖案
第16頁 200306613 五、發明說明(12) 设置係未局限於如圖5 A與S B所示的矩陣排列,但只要虛擬 圖案係規律地設置則其可為如圖1 〇 A與1 0 B所示般的安排。 圖11A是一種在步驟S14完成時、其中具有大虛擬圖案 21之虛擬圖案組成係如圖1〇A所示且具有小虛擬圖案22之 虛擬圖,案組成係如圖1 〇 B所示的情況中之佈局示意圖,然 後根據圖9之流程圖來實施一種虛擬圖案的自動產生。圖 11 B是一種在完成圖9之流程圖的步驟§丨6時之佈局示意 圖。/主思到第一貫施例的圖9之流程係可執行在具有三個 以上虛擬圖案組成的情況中。 接著,將描述本發明第一實施態樣的第三實施例。圖 1 2是本發明第一實施態樣的第三實施例之流程圖。將參照 顯示出基本虛擬圖案組成之圖13、顯示出基本虛擬圖案組 成與根據基本虛擬圖案組成所建立的複數個虛擬圖案組成 之圖1 4,與為相對應於如描述中所要求的圖丨2之主要步驟 的佈局示意圖之圖15Α、15β、16A、16B、17A,與ι7Β,並 根據圖1 2的流程圖來描述第三實施例。 “ 本虛擬圖案組成。在如 虛擬圖案4〜1係規律地 首先’在步驟S21中,製備基 圖13所示的基本需圖案組成31-1 5又置在拇格1 〇上的矩陣中。 按者 驟S22中,w秸考將丞本虛擬圖案紐 ί i ί圖案各自在χ方向與γ方向中移動-個柵格來建立 新的虛擬圖案組成,缺後給其一個鲈 ^不建立 優夯拇# Μ ^ 個較基本虛擬圖案組成之 仪无性低一層級的優先性。 在步驟S23中’電腦11會判斷是否已經建立預定數量
第17頁 200306613
的虛擬圖案組成。如果所建立的虛擬圖案組成數量少於 疋數置,則電腦11會利用重新建立的虛擬圖案組成來替換 基本虛擬圖案組成,並返回步驟S22。如果所建立的虛擬、 圖案組成數量已經抵達預定數量’則電腦丨丨會前往步驟 藉著執行步驟S21至S23 ’則如圖14所示,製得優先性 ό臾疋的複數個虛擬圖案組成。在圖η中,來數Μ — 1是代表 基本虛擬圖案組成,而31-2則是代表藉著將虛擬圖^組成: 31-1之虛擬圖案4各自在X方向與Υ方向中移動一個栅格所 建立的虛擬圖案組成。參數31-3是表示藉著將虛擬圖案組 成31-2之虛擬圖案4各自在X方向與γ方向中移動一個栅才久 所建立的虛擬圖案組成。參數31-4是表示藉著將虛擬圖°案 組成31-3之虛擬圖案4各自在X方向與γ方向中移動一個拇 格所建立的虛擬圖案組成。參數3 1-5是表示藉著將虛擬圖 案組成31-4之虛擬圖案4各自在X方向與γ方向中移動一個 柵格所建立的虛擬圖案組成。 接著’在步驟S24中’電腦11會從遮光罩圖案資料槽 案13處讀入遮光罩圖案的佈局資料,且電腦11會設定遮光 罩圖案之佈局資料中的虛擬圖案設置禁止區。二^15Α所 示,設置禁止區5係設定在栅格1 0上。 接著’在步驟S25中’電腦11會在未選擇過之虛擬圖 案組成間選擇出具有最高優先性的虛擬圖案組成。選擇出 圖1 4的虛擬圖案組成3 1 -1。 接著’在步驟S26中,電腦11會設置所選擇之虛擬圖
第18頁 200306613 五、發明說明(14) 案組成3 1 -1的虛擬圖案4,以便重疊遮光罩圖案的佈局資 料。如圖1 5 A之佈局示意圖所示,虛擬圖案4係設置在遮光 罩圖案的佈局資料上,致使虛擬圖案組成31 -1的柵格與遮 光罩圖案之佈局資料的柵格彼此吻合。 接著,在步驟S 2 7中,當所設置之虛擬圖案4 -1是接觸 著或重疊著設置禁止區5時,則電腦11會刪除虛擬圖案。 因此,如圖15B之佈局示意圖所示,與設置禁止區5重疊著 之虛擬圖案4-1係加以刪除的,且虛擬圖案4-1係未設置於 兩設置禁止區5間。 接著’在步驟S28中,在複數個虛擬圖案是彼此接觸 著或重疊著的情況中,電腦11會讓屬於具有較高優先性之 虛擬圖案組成的虛擬圖案維持原樣,而冊彳除屬於具有較低 優先性之虛擬圖案組成的虛擬圖案。由於所設置之虛擬圖 案僅為屬於圖15B中的虛擬圖案組成31 —丨之虛擬圖案4 —i, 故電腦11會前往步驟s 2 9。 Μ 在步驟S29中,電腦η會判斷是否有未選擇的虛擬圖 案組成。由於虛擬圖案組成31-2至31_5係未不選擇的,故 電腦1 1會返回步驟S25。 在步驟S25中,電腦η會選擇為未選擇之虛擬圖案組 成、圖14的虛擬圖案組成31_2。 設置所選擇之虛擬圖案組成
在步驟S26中,電腦11會 3 1 - 2的虛 如圖16Α 3 擬圖案4-
200306613 五、發明說明(15) 圖案組成的柵格與遮光罩圖案之佈局資料的柵格彼此吻 合0 在步驟S27與S28中,由於在這個實施例的情況中所有 虛擬圖案4 - 2係加以刪除的,故會獲得圖丨6 b之示意圖所示 的佈局。 由於在步驟S29中會判斷是否有未選擇的虛擬圖案組 成’故電腦11會返回步驟S25並選擇虛擬圖案組成31 —3, 以便執行最多至步驟S 2 9的步驟。由於屬於虛擬圖案組成 31-3之虛擬圖案化4-3係在步驟S27與S28中加以刪除的, 故完成步驟S28後的佈局示意圖是與圖16B相同。 接著’由於在步驟S29中會判斷是否有未選擇的虛擬 圖案組成’故電腦1 1會返回步驟s 2 5並選擇虛擬圖案組成 31 -4。 在步驟S26中,電腦丨丨會設置所選擇之虛擬圖案組成 31-4的虛擬圖案4-4,以便重疊遮光罩圖案的佈局資料。 如圖1 7A之佈局示意圖所示,屬於虛擬圖案組成3丨—4之虛 擬圖案4_4係設置在遮光罩圖案的佈局資料上,致使虛擬 圖案組成的柵格與遮光罩圖案之佈局資料的柵格彼此吻 合。 在步驟S27中,當所設置之虛擬圖案4-4是接觸著或重 豐著没置禁止區5時,則電腦11會刪除虛擬圖案4 - 4。在步 驟S 2 8中’在複數個虛擬圖案是彼此接觸著或重疊著的情 況中’電腦11會讓屬於具有較高優先性之虛擬圖案組成的 虛擬圖案維持原樣,而刪除屬於具有較低優先性之虛擬圖
第20頁 200306613 五、發明說明(16) " 案組成的虛擬圖案。因,除了兩設置禁止區5間所設置 者以外之虛擬圖案4-4係加以刪除的,然後獲得如圖17β之 示意圖所示的佈局。 由於在步驟S29中會判斷是否有未選擇的虛擬圖案組 成’故電腦11會返回步驟S25並選擇虛擬圖案組成31_5 , 以便執行最多至步驟S29的步驟。由於屬於虛擬圖案组成 31-5之虛擬圖案化4-5係在步驟S27與S28中ί = 的成 故完成步驟S28後的佈局示意圖是與圖17Β相同。由於在步 驟S29中會判斷是否有未選擇的虛擬圖案組成,故電腦^
會結束虛擬圖案的自動產生。 根據這個實施例得知,如圖1 7Β之佈局示意圖所示, 由於虛擬圖案4 - 4係設置在兩設置禁止區5間且虛擬圖案 4-1係設置在具有大區域的空區中,故實現一種虛擬圖案 之自動產生方法,其即便在具有鄰近兩虛擬禁止區間之小 間隔的區域中亦可設置虛擬圖案,且其亦可控制資料體積 的增加之小間隔的區域中亦可設置虛擬圖案,且其亦可控 制資料體積的增加。注意到圖12的步驟S24係可在步驟s21 前執行。
接著,將描述本發明第一實施態樣的第四實施例。圖 1 8是本發明第一實施態樣的第四實施例之流程圖。第四實 施例與第三實施例不同之處在於,在設置複數個虛擬圖案 組成的所有虛擬圖案後,刪除某些虛擬圖案。 首先,在步驟S31中,製備基本虚擬圖案組成。假定 圖1 3之虛擬圖案組成3 1 -1是如同第三實施例中的基本虛擬
第21頁 200306613
圖案組成。 接著,在步驟S32中,電腦各# “ 甘丄 成之虛擬圖案各自在X方向魚曰猎者將基本虛擬圖案組 新的虛擬圖案組成,然後給二 柵格來建立 優先性低一層級的優先性。/、個較基本虛擬圖案組成之 在步驟S33中,電腦u會判斷是否已經建 圖案組成。⑹果所建立的虛擬圖案組成數量少二 腦11會利用重新建立的虛擬圖案組 基本虛擬圖案組成,並返回步驟S32。如果所曰、 二案組成數量已經抵達預定數量,則電㈣會前往的步虛j疑 藉著執行步驟S31至S33,則如圖14所示,製得各自設 定成不同優先性的複數個虛擬圖案組成。 ^ 接著,在步驟S34中,電腦U會從遮光罩圖案資料檔 案1 3處讀入遮光罩圖案的佈局資料,且電腦1丨會設定遮光 罩圖案之佈局資料中的虛擬圖案設置禁止區。 … 接著’在步驟S35中,電腦11會設置所有虛擬圖案組 成中所包含著的虛擬圖案,以便重疊遮光罩圖案的佈局資 料。各個虛擬圖案組成之虛擬圖案係設置在遮光罩圖案的 佈局資料上,致使虛擬圖案組成的栅格與遮光罩圖案之佈 局資料的柵格彼此吻合。 接著,在步驟S 3 6中,當所設置之虛擬圖案4 — 1是接觸 著或重疊著設置禁止區5時,則電腦11會刪除虛擬圖案。 接著,在步驟S37中,在複數個虛擬圖案是彼此接觸
200306613
五、發明說明(18) 著或重疊著的情況中,電腦U會讓屬於具有較高優 虛擬圖案組成的虛擬圖案維持原樣,而刪除屬於具 優先性之虛擬圖案組成的虛擬圖案。因此,如同第二=二 例的相同方式,如圖17B之佈局示意圖所示,實現一一焉% 擬圖案之自動產生方法,其即便在具有鄰近兩虛擬焚止^ 間之小間隔的區域中亦可設置虛擬圖案,且其亦可二= 料體積的增加。注意到,注意到圖i 8的步驟S34係 貝 驟S 3 1前執行。 y 圖1 9是本發明第 接著將描述本發明的第二實施態樣 二實施態樣的實施例之流程圖。 首先,在步驟S41中,製備基本虛擬圖案組成。 接著’在步驟S42中,電腦11會從遮光罩圖案資料 案1 3處讀入遮光罩圖案的佈局資料,且電腦丨1會設^ 罩圖案之佈局資料中的設置禁止區。 ~ 接著,在步驟S43中,電腦11會設置基本虛擬圖案組 成的虛擬圖案,以便重疊遮光罩圖案的佈局資料。 接著’在步驟S44中,當所設置之虛擬圖案是接觸著 或重疊著設置禁止區時,則電腦11會刪除虛擬圖案。 接著,在步驟45中,電腦11會藉著將基本虛擬圖 成之虛擬圖案各自在X方向與γ方向中移動一個柵袼建立 新的虛擬圖案組成。 接著’在步驟S46中,電腦11會設置重新建立的虛擬 圖案圖案組成之虛擬圖案,以便重疊遮光罩的佈局」^ 接著’在步驟S47中’當所設置之虛擬圖案是°接'觸::著
200306613 五、發明說明(19) '- 或重豐著设置禁止區時,則電腦1丨會刪除虛擬圖案。 接著’在步驟S48中,如果重新所設置之虛擬圖案是 接觸著或重豐著更早所設置的虛擬圖案者,則電腦丨丨會刪 除重新所設置的虛擬圖案。 接著’在步驟S49中,電腦11判斷從步驟S45至S48的 重複次數是否已經達到預定的重複次數。如果重複次數尚 未抵達預定的重複次數,則電腦丨丨會設定如同基本虛擬圖 案組成重新建立的虛擬圖案組成,並返回步驟S45。如果 重複次數已經抵達預定的重複次數,則電腦丨丨會結 圖案的自動產生。 一 在這個貫施例中,如果如同本發明.第一實施態樣的第 三實施例般,是使用如圖13所示的虛擬圖案組成W —丨來當 作基本虛擬圖案化組成,則虛擬圖案組成3丨—丨之虛擬圖^ 4-1係在步驟S43中加以設置的。接著,每次重複步驟S45 至S48時,相當於虛擬圖案組成31一2、31 —3、3卜4或31一5 之虛擬圖案組成係在步驟S45中所產生的,並係在步驟S46 中將其设置在遮光罩圖案的佈局資料上,且而不需要之虛 擬圖案係在步驟S47與S48中加以刪除的。因此,如同本發 明第一貫施態樣的第三實施例,實現圖丨7β之佈局示意圖 所=的^擬圖案設置。在這種方法中,於顯示出本發明第 二實施態樣的實施例之流程圖的圖丨9中,亦實現一種虛擬 圖案之自動產生方法,其即便在具有鄰近兩虛擬禁止區間 之小間隔的區域中亦可設置虛擬圖案,且其亦可控制資料 體積的增加。 '
第24頁 200306613 五、發明說明(20) 如上所述,藉著應用本發明,則會實現一種虛擬圖案 之自動產生方法,其即便在具有鄰近兩虛擬禁止區間之小 間隔的區域中亦可設置虛擬圖案,且其亦可控制資料體積 的增加。
第25頁 200306613 圖式簡單說明 ____ 五、【圖式簡單說明】 將簡要描述本發明 便於更好理解圖示,其中、、钿述中所使用的各個圖示,以 圖1A是用來解釋虛 之佈局示意圖; 圖案的習用設置與自動產生方法 圖1B是用來解釋卢彡 之佈局示意圖; 亚擬圖案的習用自動產生方法中問題 之佈】來解釋虛擬圖案的習用設置與自動產生方法
的佈圖來解釋虛擬圖案的習用自動產生方法中問題 圖3疋顯不其中欲安裝本發明方法的儀器構造案例之 乃*尾圖; 圖4是本發明第一實施態樣的第一實施例之流程圖; 圖5Α是顯示大尺寸虛擬圖案的虛擬圖案組成案例之示 意圖; 圖5Β是顯示小尺寸虛擬圖案的虛擬圖案組成案例之示 意圖;
圖6Α是在圖4之流程圖中、執行大尺寸虛擬圖案設置 時的步驟S5後之佈局示意圖; 圖6 Β是在圖4之流程圖中、執行大尺寸虛擬圖案設置 時的步驟S6後之佈局示意圖; 圖7Α是在圖4之流程圖中、執行小尺寸虛擬圖案設f 時的步驟S5後之佈局示意圖;
第26頁 200306613 圖式簡單說明 圖7B是在圖4之流程圖中、執行小尺寸虛擬圖案設置 時的步驟S6後之佈局示意圖; 圖8是在圖4之流程圖中、執行小尺寸虛擬圖案設置時 的步驟S7後之佈局示意圖; 圖9是本發明第一實施態樣的第二實施例之流程圖; 圖10A是顯示與圖5A之虛擬圖案組成不同、大尺寸虛 擬圖案的設置案例之示意圖; 圖10B是顯示與圖5B之虛擬圖案組成不同、小尺寸虛 擬圖案的設置案例之示意圖; 圖11 A是在圖9之流程圖中、執行步驟S1 4後之佈局示 意圖; 圖11 B是在圖9之流程圖中、執行步驟S1 6後之佈局示 意圖; 圖1 2是本發明第一實施態樣的第三實施例之流程圖; 圖1 3是顯示虛擬圖案的基本虛擬圖案組成案例之示意 圖; 圖1 4是顯示在圖1 2之流程圖中、基本虛擬圖案組成中 的虛擬圖案設置與藉著重複步驟S2 2至S23所建立的複數個 虛擬圖案組成之不意圖, 圖1 5A是在圖1 2之流程圖中、執行欲應用於具有最高 優先性之虛擬圖案組成的步驟S 2 5後之佈局示意圖; 圖15B是在圖12之流程圖中、執行欲應用於具有最高 優先性之虛擬圖案組成的步驟S 2 6後之佈局不意圖, 圖1 6A是在圖1 2之流程圖中、執行欲應用於具有第二
第27頁 200306613 圖式簡單說明 高優先性之虛擬圖案組成的步驟S2 5後之佈局示意圖; 圖16B是在圖12之流程圖中、執行欲應用於具有第二 高優先性之虛擬圖案組成的步驟S2 7後之佈局示意圖; 圖1 7 A是在圖1 2之流程圖中、執行欲應用於具有第四 高優先性之虛擬圖案組成的步驟S2 5後之佈局示意圖; 圖1 7B是在圖1 2之流程圖中、執行欲應用於具有第四 高優先性之虛擬圖案組成的步驟S2 7後之佈局示意圖; 圖1 8是本發明第一實施態樣的第四實施例之流程圖; 以及,
圖1 9是本發明第二實施態樣的實施例之流程圖。 元件符號說明:
1 、2、21 、22、4一 1 、4一2、4_3、4一4、4一5〜虛擬圖案 3、5、23〜設置禁止區 1 0〜柵格 11〜電腦 1 2〜記憶體 1 3〜遮光罩資料檔案 1 4〜虛擬圖案資料檔案 15〜輸入/輸出設備 31-1、31 - 2、31-3、31-4、31 - 5〜虛擬圖案組成
第28頁

Claims (1)

  1. 200306613 六、申請專利範圍 1. 一種虚擬圖案之自動產生方法,其包含步驟有: 一第一步驟,提供複數個虛擬圖案組成,其已經各自 規律設置著虛擬圖案,並根據一預定規則設定其優先性; 一第二步驟,從複數個虛擬圖案組成中選擇出其中之 一 ’並設置屬於所選擇之該虛擬圖案組成的虛擬圖案’以 便重疊設定著設置禁止區之遮光罩圖案的佈局資料; 一第三步驟,刪除在所設置之該虛擬圖案間、接觸著 或重疊著該設置禁止區的虛擬圖案;以及, 一第四步驟’刪除在複數個虛擬圖案為彼此接觸著或 重疊著之情況中、屬於一較低優先性之一虛擬圖案組成的 虛擬圖案。 之 案 圖 擬 虛 之 項 各 成 組 案 圖 .擬 第虛 Is個 範數 利複 專該 請中 申其 如 法 方 生 產 在 且 寸 尺 同 不 有 具 大 。 最最低 一成較 有定定 具設設 、性性 間先先 成優優 組一其 案之將 圖成則 擬組少 虛案減 個圖寸 數擬尺 複虛之 該一案 將的圖 ,案擬 中圖虚 驟擬該 步虛當 一之而 第寸, 該尺高 3 ·如申請專利範圍第2項之虛擬圖案之自動產生方法, 其中,在執行該第一步驟後,重複該第二、該第三與 該第四步驟,一重複次數與該第一步驟中所製備之虛擬圖 案組成數量相等。 4 ·如申請專利範圍第2項之虛擬圖案之自動產生方法
    第29頁
    200306613
    六、申請專利範圍 其中,在執 複次數與該第一 然後,執行該第 5 ·如申請專利範 其中,該遮 柵格上,該複數 線用的柵格上, 案係設置成重疊 該虛擬圖案組成 栅袼彼此相吻合 6 ·如申請專利範 其中,具有 線用之該柵格一 7 ·如申請專利範 其中,在執 該第四步驟,— 案組成數量相等 8 ·如申請專利範 其中,在執 複次數與該第一 圍第5項之虛擬圖案之自動產生方法 圍第5項之虛擬圖案之自動產生方法 行該第一步驟後,重複該第二步驟,一 步驟中所製備之虛擬圖案組成數量相等 三與該第四步驟。 圍第2項之虛擬圖案之自動產生方法 光罩之該佈局資料係提前設置在配線用的 個虛擬圖案之各虛擬圖案係提前設置在配 屬於所選擇之該虛擬圖案組成的該虛擬圖 著該遮光罩之該佈局資料,致使所選擇之 與該遮光罩之該佈局資料兩者的配線用 一最低優先性之該虛擬圖案組成具有與配 相同尺寸的虛擬圖案。 ^ 行該第一步驟後,重複該第二、該第三與 重複次數與該第一步驟中所製備之虛擬圖 〇 圍第5項之虛擬圖案之自動產生方法, 行該第一步驟後’重複該第二步驟,一 步驟中所製備之虛擬圖案組成數量相等
    200306613 六、申請專利範圍 然後,執行該第三與該第四步驟。 9 ·如申請專利範圍第1項之虛擬圖案之自動產生方法, 其中,該遮光罩之該佈局資料係提前設置在配線用的 栅格上,該複數個虛擬圖案之各虛擬圖案係提前設置在配 線用的拇格上’ 在該第一步驟中,該複數個虛擬圖案的製備係藉著每 次將一基本虛擬圖案組成之虛擬圖案各自在一X方向與一γ 方向中移動一個配線用之柵格、建立具有較該基本虛擬圖 案組成低一層級的一優先性之新虛擬圖案組成而完成的, 在該第二步驟中,屬於所選擇之該虛擬圖案組成的該 虛擬圖案係設置成重疊著該遮光罩之該佈局資料,致使所 選擇之該虛擬圖案組成與該遮光罩之該佈局資料兩者的配 線用之柵格彼此相吻合。 1 0.如申請專利範圍第9項之虛擬圖案之自動產生方法, 在執行該第一步驟後,重複該第二、該第三與該第四 步驟,一重複次數與該第一步驟中所製備之虛擬圖案組成 數量相等。 1 1.如申請專利範圍第9項之虛擬圖案之自動產生方法, 其中,在執行該第一步驟後,重複該第二步驟,一重 複次數與該第一步驟中所製備之虛擬圖案組成數量相等, 然後,執行該第三與該第四步驟。
    第31頁 200306613
    12· —種虛擬圖案之自動產生方法,其包含步驟有: 一第一步驟,提供一基本虛擬圖案組成,其具有規 設置在配線用之栅格上的虛擬圖案; ^ 一第二步驟,提前將該基本虛擬圖案組成的虛擬圖案 設置成重疊著遮光罩之佈局資料,致使兩者的該配線用^ 柵袼彼此相吻合; 一第二步驟,刪除在該基本虛擬圖案之該虛擬圖案 間、接觸著或重疊著設置禁止區的虛擬圖案; 一第四步驟,將該基本虛擬圖案組成之該虛擬圖案各 自在一 X方向與一 γ方向中移動一個配線用之柵格,以便建 立一新虛擬圖案組成; 第五步驟’設置該新虛擬圖案組成之虛擬圖案,致 使配線用之栅格與為該遮光罩之該佈局資料相吻合; 一第六步驟’刪除在該新虛擬圖案組成之該虛擬圖案 門接觸著或重疊著該設置禁止區的虛擬圖案; 第七步驟,刪除在屬於該新虛擬圖案組成之該虛擬 圖案間、接觸著或重疊著較該第五步驟以前所設置的虛擬 圖案之虛擬圖案;以及, ^ 一第八步驟,判斷該第四至第七步驟是否係重複到一 預疋-人數’在該步驟尚未重複到該預定次數的情況中,返 回到该第四步驟、以該新虛擬圖案組成當作一基本虛擬圖 案組成。
    第32頁
TW092109556A 2002-04-26 2003-04-23 Automatic generation method of dummy patterns TW200306613A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002126140A JP2003324149A (ja) 2002-04-26 2002-04-26 ダミーパターンの自動発生方法

Publications (1)

Publication Number Publication Date
TW200306613A true TW200306613A (en) 2003-11-16

Family

ID=29243789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109556A TW200306613A (en) 2002-04-26 2003-04-23 Automatic generation method of dummy patterns

Country Status (4)

Country Link
US (1) US20030204832A1 (zh)
JP (1) JP2003324149A (zh)
CN (1) CN1453849A (zh)
TW (1) TW200306613A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007259B2 (en) * 2003-07-31 2006-02-28 Lsi Logic Corporation Method for providing clock-net aware dummy metal using dummy regions
US7260803B2 (en) * 2003-10-10 2007-08-21 Lsi Corporation Incremental dummy metal insertions
KR100689839B1 (ko) * 2005-09-12 2007-03-08 삼성전자주식회사 반도체장치의 더미패턴 설계방법
US7849436B2 (en) * 2006-08-11 2010-12-07 Dongbu Hitek Co., Ltd. Method of forming dummy pattern
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
US7763398B2 (en) * 2007-05-02 2010-07-27 Dongbu Hitek Co., Ltd. Layout method for mask
KR100872721B1 (ko) * 2007-05-10 2008-12-05 동부일렉트로닉스 주식회사 마스크의 설계방법과 반도체 소자 및 그 제조방법
JP2009053763A (ja) 2007-08-23 2009-03-12 Nec Electronics Corp ダミーパターン配置装置、ダミーパターン配置方法
JP5407192B2 (ja) 2008-06-20 2014-02-05 富士通セミコンダクター株式会社 パターン形成方法及び半導体装置
JP2010062475A (ja) * 2008-09-05 2010-03-18 Nec Electronics Corp レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置
US8129095B2 (en) * 2009-04-08 2012-03-06 International Business Machines Corporation Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance
JP5516223B2 (ja) * 2010-08-19 2014-06-11 富士通株式会社 ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム
JP5733054B2 (ja) * 2011-06-29 2015-06-10 富士通セミコンダクター株式会社 半導体集積回路の設計装置及び半導体集積回路の設計方法
CN103576442B (zh) * 2012-07-26 2016-05-11 无锡华润上华半导体有限公司 一种光学邻近矫正装置及矫正方法
US9274413B2 (en) 2013-09-11 2016-03-01 United Microelectronics Corp. Method for forming layout pattern
CN103886150A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种冗余图形的填充方法
JP6415154B2 (ja) * 2014-07-22 2018-10-31 キヤノン株式会社 パターンの作成方法、プログラムおよび情報処理装置
CN106340540B (zh) * 2015-07-07 2020-09-01 联华电子股份有限公司 半导体元件及填补图案的方法
JP6617394B2 (ja) * 2015-12-18 2019-12-11 ローム株式会社 半導体装置
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
WO2020154862A1 (en) 2019-01-28 2020-08-06 Yangtze Memory Technologies Co., Ltd. Systems and methods for designing dummy patterns
JP2021027205A (ja) 2019-08-06 2021-02-22 キオクシア株式会社 半導体記憶装置及びその製造方法
US11036911B2 (en) * 2019-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Charging prevention method and structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790417A (en) * 1996-09-25 1998-08-04 Taiwan Semiconductor Manufacturing Company Ltd. Method of automatic dummy layout generation
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
JP3481222B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 配線構造及びその設計方法
JP4229617B2 (ja) * 2002-02-04 2009-02-25 Necエレクトロニクス株式会社 半導体装置及びその設計方法

Also Published As

Publication number Publication date
JP2003324149A (ja) 2003-11-14
CN1453849A (zh) 2003-11-05
US20030204832A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
TW200306613A (en) Automatic generation method of dummy patterns
Kim et al. A study of through-silicon-via impact on the 3D stacked IC layout
JP3806016B2 (ja) 半導体集積回路
CN110007999A (zh) 页面布局方法、装置及计算机可读存储介质
JP4090118B2 (ja) Lsiの製造方法及びレイアウト用プログラムを記録した記録媒体
JPH05109890A (ja) 回路配列組込み方法
TW200919247A (en) Layout versus schematic error system and method
JP2001522111A (ja) Icレイアウトにおけるポリゴン表現
CN111712858B (zh) 电子相册装置及其工作方法和非暂时性计算机可读介质
Kahng et al. The tao of PAO: Anatomy of a pin access oracle for detailed routing
TW200939303A (en) Semiconductor device, mehtod for manufacturing semiconductor device, and computer readable medium
KR20180070320A (ko) 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
CN104715100B (zh) 集成电路的方法和布局
US20020073391A1 (en) Semiconductor device having dummy pattern
JPS63209144A (ja) 論理チップの製造方法
US10509883B2 (en) Method for layout generation with constrained hypergraph partitioning
KR102565831B1 (ko) 더미 패턴을 설계하는 시스템 및 방법
CN102707937A (zh) 一种图文系统中触摸屏菜单场景的实现方法及系统
JP4469539B2 (ja) 半導体集積回路装置の製造方法
JPWO2019155853A1 (ja) 電子アルバム装置とその作動方法および作動プログラム
US9218446B1 (en) Optimization of integrated circuits for a reticle transmission process window using multiple fill cells
JP2008527712A (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
TWI328871B (en) Resistance type memory device
JP2009182056A (ja) 半導体装置の設計方法、設計装置及びプログラム
JP4698119B2 (ja) メモリセルのアレイにおける不具合セルの物理的ロケーションの自動判定および表示