CN114127678A - 存储器装置内的推测性区段选择 - Google Patents

存储器装置内的推测性区段选择 Download PDF

Info

Publication number
CN114127678A
CN114127678A CN202080050709.6A CN202080050709A CN114127678A CN 114127678 A CN114127678 A CN 114127678A CN 202080050709 A CN202080050709 A CN 202080050709A CN 114127678 A CN114127678 A CN 114127678A
Authority
CN
China
Prior art keywords
memory
repair
segment
address
access line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080050709.6A
Other languages
English (en)
Other versions
CN114127678B (zh
Inventor
R·E·法肯索尔
J·亚瓦尼法尔德
D·R·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114127678A publication Critical patent/CN114127678A/zh
Application granted granted Critical
Publication of CN114127678B publication Critical patent/CN114127678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Power Engineering (AREA)

Abstract

描述了用于推测性存储器区段选择的方法、系统和装置。一个存储器区段中的有缺陷存储器组件可使用另一存储器区段中的修复组件来修复。可启用存储器区段的推测性选择，由此当接收到指示一个存储器区段中的地址的存储器命令时可选择多个存储器区段中的存取线。在选择所述多个存储器区段中的所述存取线的同时，执行另一存储器区段中的修复组件是否待存取的确定。基于所述确定，可维持所述存储器区段中的一个中的所述存取线，且可将其它存储器区段中的所述存取线取消选择。

Description

存储器装置内的推测性区段选择
交叉参考
本专利申请案要求法肯塔尔(Fackenthal)等人在2019年6月19日提交的标题为“存储器装置内的推测性区段选择(SPECULATIVE SECTION SELECTION WITHIN A MEMORYDEVICE)”的第16/446,467号美国专利申请案的权益，所述美国专利申请案转让给本受让人且以引用的方式明确并入本文中。
背景技术
下文大体上涉及包含至少一个存储器装置的系统，且更具体来说涉及存储器装置内的推测性区段选择。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
在一些情况下，存储器装置可含有存储器存储装置的有缺陷的部分(例如，某个数量的存储器单元)，或对于存储器存储装置不可用的部分。这可能减少可用存储器存储装置的量或造成其它问题(例如，可靠性问题)。
附图说明
图1说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的系统的实例。
图2说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器裸片的实例。
图3A和3B说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的滞后曲线的实例。
图4说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器装置的实例。
图5说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器结构的实例。
图6说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的时序图的实例。
图7说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程的实例。
图8说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程的实例。
图9说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程的实例。
图10说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程的实例。
图11示出根据本公开的方面的支持存储器装置内的推测性区段选择的示范性存储器控制器。
图12示出根据本公开的方面的支持存储器装置内的推测性区段选择的存储器阵列的框图。
图13至16示出根据本文所公开的实例的说明支持存储器装置内的推测性区段选择的一或多种方法的流程图。
具体实施方式
在一些情况下，瑕疵或缺陷可能被引入到存储器装置中(例如，在制造期间)。举例来说，存储器装置可包含有缺陷或损毁的(例如，不可用或不可靠的)存储器存储组件(例如，有缺陷的存储器单元、行等)。存储器存储组件也可称为存储器组件。因此，存储器装置可包含一或多个存储器存储装置修复区段，其含有可替代(或代替)有缺陷的存储器存储组件使用的存储器存储组件。位于存储器存储装置修复区段中的存储器存储组件也可称为“修复组件”或替代地称为“冗余组件”。
存储器存储装置可划分成存储器区段，且在一些情况下，存储器区段中的有缺陷存储器存储组件可与同一存储器区段内的修复组件相关联(例如，在测试阶段期间)。举例来说，有缺陷存储器存储组件的存储器地址(“有缺陷存储器地址”)可与修复组件的存储器地址(“修复地址”)相关联(映射到修复地址)。在一些情况下，使存储器区段中的有缺陷存储器组件单独与同一存储器区段中的修复组件关联可造成存储器装置产出的减少。举例来说，如果存储器区段中存在的有缺陷存储器组件多于修复组件，那么存储器区段中的一些或全部可能变为不可用的。另外或替代地，即使一个存储器区段中的修复组件耗尽(全部用于修复同一区段中的有缺陷存储器组件)，那么另一存储器区段中可能存在未使用的修复组件。
因此，如本文所描述的其中在一个存储器区段中的有缺陷存储器组件可使用在同一存储器区段和/或另一存储器区段中的修复组件来修复的系统和技术(此类技术可称为“跨区段修复”)可增加产出且更高效地利用存储器装置内的资源。为了支持跨区段修复，哪个存储器区段含有对应于有缺陷存储器组件的修复组件的确定可在执行相关联存储器操作之前发生(因为修复组件可能在存储器装置的不同区段中)。然而，在执行存储器操作之前确定哪个存储器区段含有修复组件会增加存储器操作的执行时间(时延)-例如，执行时间可包含用于确定要存取的正确修复地址的时间周期。
因此，如本文所描述，存储器装置可启用推测性选择操作模式-例如，经由一或多个存储器区段中的电路、经由存储器控制器等-其中可响应于接收到含有用于存储器区段中的一个的存储器地址的命令而选择多个存储器区段(在选择多个存储器区段时，可能尚未知道所述多个存储器区段中的哪个包含相关修复组件，且因此选择可能是推测性的)。选择多个存储器区段可包含对多个存储器区段中的存取线(例如，数字线)进行选择和/或预充电。在预充电期间，可确定接收的存储器地址是否有缺陷，并且如果是，则确定对应于存储器地址的修复地址-例如，使用逻辑电路、使用来自存储器控制器的指令等。在识别修复地址之后，可确定含有所述一或多个相关修复组件的存储器区段，且可将不含有修复或冗余地址的存储器区段中的存取线取消选择(其例如可包含将先前选择的(例如，预充电)存取线放电)。并且，含有正确修复地址的存储器区段可维持正确存取线(例如，数字线和/或板线)的选择(激活、预充电)且可以其它方式继续存储器操作，例如通过选择所述区段中对应于存储器操作的一或多个额外存取线(例如，选择字线)。
在一些实例中，映射(或“修复映射”)可用以将存储器区段中被识别为有缺陷(例如，在测试阶段期间)的存储器存储组件的存储器地址与和所述存储器存储组件在同一存储器区段内含有的修复组件和/或在不同存储器区段内含有的修复组件的修复地址相关。当一个存储器区段中的有缺陷存储器存储组件与同一存储器区段和其它存储器区段中的修复组件相关联时，可针对多个存储器区段启用推测性选择操作模式-例如，至少具有有缺陷存储器存储组件的存储器区段和具有相关联修复组件的其它存储器区段，和可能的支持跨区段修复的其它存储器区段群组-以实现修复组件的高效选择。在其中使用存储器区段外部的修复组件的一些情况下，在多个存储器区段处在确定所述存储器区段中的一个中的所有修复组件已经用以修复有缺陷存储器组件之后启用推测性选择操作模式。
根据推测性选择操作模式，当一或多个存储器区段接收到与既定用于一个存储器区段的存储器操作相关联的存储器地址时，多个存储器区段可各自选择或激活相应存储器区段内的一或多个存取线(例如，数字线和/或板线)。可将接收的存储器地址与已知有缺陷存储器地址进行比较(例如，使用修复映射)以确定相关联存储器组件是否有缺陷且确定(例如，还使用修复映射)修复组件与相关联存储器组件是包含在同一存储器区段还是不同存储器区段内。
在一些情况下，修复映射的一部分可存储于存储器区段中或另外可用于存储器区段(可由其存取)。在一个实例中，用于存储器区段的仅已知有缺陷存储器地址和对应修复地址可存储于存储器区段中。在另一实例中，用于存储器区段群组(例如，经配置以一起推测性地选择的存储器区段)的仅已知有缺陷存储器地址和对应修复地址可存储于存储器区段中。在一些情况下，整个修复映射可存储于存储器区段中和/或可用于存储器区段-例如，每一存储器区段可存储所有已知有缺陷存储器地址和对应修复地址，或以其它方式能够存取所有已知有缺陷存储器地址和对应修复地址(例如，通过与控制器或存储器装置的其它方面交换信息)。
在一个实例中，存储器区段内的电路(例如，逻辑电路)可识别所接收存储器地址匹配于已知有缺陷存储器地址，且确定与有缺陷存储器地址相关联的修复组件包含在所述存储器区段内。在确定修复组件位于存储器区段内之后，电路可向已经基于接收到存储器地址而推测性地选择的其它存储器区段通知修复组件位于所述存储器区段内。在从存储器区段接收到通知之后-例如，在其它存储器区段内的电路处-可将其它存储器区段内的存取线(例如，数字线和/或板线)取消选择。另外或替代地，其它推测性地选择的存储器区段中的每一个中的电路可自身确定修复组件不包含在相应存储器区段内，且可将其它存储器区段内的存取线取消选择。
首先在如参考图1到3所描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图4到10所描述的存储器装置、存储器结构、时序图和过程流程的上下文中描述本公开的特征。进一步通过与如参考图11到16所描述的存储器装置内的推测性区段选择相关的设备图和流程图来说明和描述本公开的这些和其它特征。
图1说明根据如本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可为经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100能够进行机器类型通信(machine-type communication，MTC)、机器对机器(machine-to-machine，M2M)通信或装置对装置(device-to-device，D2D)通信。
系统100的至少若干部分可以是主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可被称为主机或主机装置。主机装置或外部存储器控制器105可控制存储器操作，例如对存储器装置读取和写入信息。举例来说，主机装置可将信息发送到存储器装置，其中所述信息可包含在读取操作期间待存取的地址、在写入操作期间待存取的地址，或在写入操作期间将写入到存储器装置的数据。主机装置可随后从存储器装置接收确认或请求的数据。
在一些情况下，存储器装置110可以是经配置以与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例，和/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可以被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子通信。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在这类情况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是可集成到系统100中或与所述系统集成的任何输入装置或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可为本领域技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入装置145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入装置145可为经由一或多个外围组件130与系统100介接的外围设备或可受I/O控制器135管理。
输出装置150可表示系统100外部的装置或信号，其经配置以接收来自系统100或其组件中的任一个的输出。输出装置150的实例可包含显示器、音频扬声器、打印装置，或印刷电路板上的另一处理器等等。在一些情况下，输出装置150可为经由一或多个外围组件130与系统100介接的外围设备或可受I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。举例来说，系统100的组件可包含存储器装置，其具有存储器单元的一或多个存储器区段和含有用于修复可能的有缺陷存储器单元的冗余存储器的一或多个修复区段。在一些情况下，所述一或多个存储器区段中的每一个还可包含逻辑电路和解码器电路，其可用于选择区段中的存储器单元以执行各种存储器操作(例如，读取、写入等)。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2和4更详细地描述存储器阵列170和/或存储器单元的特征。在一些情况下，存储器阵列可含有各种存储器区段，每一存储器区段含有存储器存储单元和用于存取存储器存储单元的电路。
存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠或彼此紧邻堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。这相比于单个2D存储器装置可增加可定位于衬底上的存储器单元的数量，又可减少生产成本或增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线以使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可以包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件，且可经配置以接收、发射或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如，存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。在一些情况下，装置存储器控制器155可将存储器操作命令(例如，读取、写入等)发送到存储器的一或多个区段且可从存储器的所述一或多个区段接收确认或请求的数据。
本地存储器控制器165(例如，存储器裸片160的本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。在一些情况下，本地存储器控制器165可将存储器操作命令(例如，读取、写入等)发送到存储器的一或多个区段且可从存储器的所述一或多个区段接收确认或请求的数据。
外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含产生公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
在一些情况下，存储器控制器(例如，外部存储器控制器105、装置存储器控制器155或本地存储器控制器165)可经配置以存取存储器的一或多个区段。举例来说，存储器控制器可发送对位于存储器区段中的存储器地址处的存储器组件(存储器阵列170或其子集(部分))进行读取或写入的命令。但在一些情况下，经寻址存储器组件可能损坏或有缺陷。为了减轻受损存储器组件的影响，修复组件可包含于一或多个存储器区段中且可代替受损存储器组件被存取。举例来说，如果存储器控制器发出存取有缺陷存储器组件的命令，那么存储器区段可改为存取位于所述存储器区段或另一存储器区段中的修复组件。
存储器区段内的电路可确定所请求存储器地址处的存储器组件是否有缺陷，且可进一步确定与有缺陷存储器组件相关联的修复组件的对应修复地址。在一些实例中，存储器装置可经配置(例如，在测试程序期间或之后)具有使有缺陷存储器地址与修复存储器地址相关的映射，其中修复存储器地址可指向与通过有缺陷存储器地址寻址的存储器组件在同一存储器区段或不同存储器区段内含有的修复组件。在这些情况下，存储器区段或存储器控制器可启用一或多个存储器区段内的推测性选择操作模式以实现与损坏组件相关联的修复组件的高效选择。因此，当一或多个存储器区段接收到与存储器操作相关联的存储器地址时，所述一或多个存储器区段可各自选择其自身的存储器区段内的存取线(例如，数字线和/或板线)。此外，所述一或多个区段还可将所接收存储器地址与已知有缺陷存储器地址进行比较以确定相关联存储器组件是否有缺陷。在一些情况下，修复映射可存储有缺陷存储器地址以及有缺陷存储器地址与修复地址之间的映射。
在将所接收存储器地址与已知有缺陷存储器地址进行比较之后，存储器区段可确定相关联修复组件是否与原始寻址存储器组件包含在同一存储器区段内。在一些情况下，特定修复映射可以可用于每一存储器区段，在此情况下每一存储器区段可具有修复映射，其含有关于仅相应区段内的有缺陷存储器地址和相关联修复存储器地址的信息。替代地，每一存储器区段可包含扩展修复映射，其含有关于存储器的多个区段(例如，特定存储器区段群组或所有存储器区段)内的有缺陷存储器地址和相关联修复存储器地址的信息。
在一个实例中，存储器区段内的电路(例如，逻辑电路)可确定与所请求地址相关联的修复组件包含在所述存储器区段内，且可向其它存储器区段通知修复组件位于所述存储器区段内。在接收通知之后，其它存储器区段(或存储器区段内的电路)可将响应于从存储器控制器接收到存储器地址而推测性地选择的相应存取线(例如，数字线)取消选择。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的部分。在一些情况下，端子的引脚或衬垫可为信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(及相关联的信号路径及端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可以包含多个单独的信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。经由信道传送的信号可使用双数据速率(DDR)定时方案。举例来说，信号的一些符号可记录在时钟信号的上升沿上，并且信号的其它符号可记录在时钟信号的下降沿上。经由信道传送的信号可使用单数据速率(SDR)信令。举例来说，可针对每一时钟循环记录信号的一个符号。
在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号及CK_c信号)可提供用于存储器装置110的命令及寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK，或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可配置成在外部存储器控制器105和存储器装置110之间传送数据和/或控制信息。例如，数据信道190可传送(例如，双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供一般用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，并且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成，所述数据时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个错误检测码(error detectioncode，EDC)信道。EDC信道可经配置以传送错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下，可使用二进制符号(或二进制电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是M等于二的M进制调制方案的实例。二进制符号调制方案的每一符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲幅度调制(PAM)等等。
在一些情况下，可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号(例如，PAM3信号或PAM4信号)信号可为使用包含用于对多于一个位的信息进行编码的至少三个电平的调制方案来调制的信号。多符号调制方案及符号可替代地被称作非二进制、多位、或较高阶调制方案及符号。
图2说明根据如本文所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示数字数据的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器，所述电容器包含用以存储表示可编程状态的电荷和/或极化的铁电材料。在DRAM架构中，存储器单元205可包含电容器，所述电容器包含用以存储表示可编程状态的电荷的介电材料。
可通过激活或选择例如字线210、数字线215和/或板线220的存取线在存储器单元205上执行例如读取及写入的操作。在一些情况下，数字线215还可称为位线。对存取线、字线、数字线、板线等的引用可互换，但不影响理解或操作。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215和板线220)。存储器单元205可定位于字线210、数字线215和/或板线220的相交点处。通过偏置字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。
可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于接收到的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于所接收的列地址而激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于所接收的板地址而激活板线220。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215，以及标记为PL_1到PL_P的多个板线，其中M、N和P取决于存储器阵列的大小。因此，通过激活字线210、数字线215和板线220(例如，WL_1、DL_3和PL_1)，可在其相交点处存取存储器单元205。
在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。在一些情况下，字线210、数字线215和板线220的相交点可称为存储器单元205的地址。一或多个存储器单元205也可构成存储器的区段，且存储器的区段可被指派区段识别符(ID)或其它ID，其可称为存储器区段的地址或区段地址。在一些情况下，在给定存储器地址(例如，存储器单元地址和/或存储器区段地址)处的一或多个单元可为有缺陷或损毁的。因此，存储器装置可含有修复或冗余(例如，备用)存储器单元205或存储器组件(例如，与存储器单元地址和/或存储器区段地址相关联)，其可用于代替使用有缺陷或损毁存储器组件来存储信息。
存储器单元205可包含例如电容器240等逻辑存储组件，以及切换组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与切换组件245耦合，且电容器240的第二节点可与板线220耦合。切换组件245可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
选择或取消选择存储器单元205可通过激活或解除激活切换组件245而实现。电容器240可使用切换组件245与数字线215电子通信。举例来说，当切换组件245被解除激活时电容器240可与数字线215隔离，且当切换组件245被激活时电容器240可与数字线215耦合。在一些情况下，切换组件245是晶体管且可通过对晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，切换组件245可为p型晶体管或n型晶体管。字线210可与切换组件245的栅极电子通信，且可基于施加于字线210的电压而激活/去活切换组件245。
数字线215可为连接存储器单元205与感测组件250的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，存储器单元205的字线210及切换组件245可经配置以选择性地耦合和/或隔离存储器单元205的电容器240及数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，持续)。
板线220可为与存储器单元205电子通信的导线，其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220经配置以与数字线215配合以在存储器单元205的存取操作期间偏置电容器240。
字线210可以是与存储器单元205电子通信的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的切换组件245的栅极电子通信，且可经配置以控制存储器单元的切换组件245。在一些架构中，字线210可以与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含切换组件。在一些架构中，作为存储器操作(例如，读取、写入等)的部分为了选择字线210，存储器裸片200可首先将对应于所指示存储器地址(例如，一或多个存储器单元205)的数字线215和板线220进行充电(例如，预充电)，在此之后存储器裸片200可对对应于所指示存储器地址的字线210进行充电。在一些实例中，对字线210进行充电可涉及将字线210从稳态电压带到经激活电压以便对所指示存储器单元执行存储器操作。
感测组件250可经配置以确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测放大器可检测读取操作期间数字线215的电荷的微小改变，并且可基于所检测电荷而产生对应于逻辑0或逻辑1的信号。
在读取操作期间，存储器单元205的电容器240可以输出信号(例如，释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件250可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。感测组件250可以基于所述比较确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215与参考信号255相比具有更高的电压，则感测组件250可确定存储器单元205的所存储状态为逻辑1，并且如果数字线215与参考信号255相比具有更低的电压，则感测组件250可确定存储器单元205的所存储状态为逻辑0。感测组件250可包含各种晶体管或放大器以检测和放大信号的差异。
检测到的存储器单元205的逻辑状态可经提供为感测组件250的输出(例如，提供到输入/输出260)，且可向例如装置存储器控制器155等包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态(例如，直接地或使用本地存储器控制器265)。在某些情况下，感测组件250可与行解码器225、列解码器230和/或板驱动器235电子通信。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265处于相同位置。本地存储器控制器265可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令和/或数据，将命令和/或数据转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。
本地存储器控制器265可产生行、列和/或板线地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，并可针对操作存储器裸片200时论述的各种操作而不同。在一些情况下，本地存储器控制器265可将存储器操作命令(例如，读取、写入等)发送到存储器的一或多个区段且可从存储器的所述一或多个区段接收确认或请求的数据。
在一些情况下，本地存储器控制器265可经配置以对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。举例来说，本地存储器控制器265可通过将数字线215电压带高且将板线220电压带低或者通过将数字线215电压带低且将板线220电压带高来对数字线215和板线220进行预充电。在一些情况下，本地存储器控制器265可在充电或改变与存储器操作相关联的字线210的电压之前对与存储器操作(例如，读取、写入等)相关联的数字线215和板线220进行预充电。在一些情况下，对数字线215和/或板线220进行预充电可花费定义的时间量(例如，20纳秒(ns))，其当存取字线210时可引入延迟。
在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可识别将执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215、和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将具体信号(例如，电压)施加到数字线215且将具体信号(例如，电压)施加到板线220，以将具体状态存储在存储器单元205的电容器240中，所述具体状态指示所要逻辑状态。
在一些情况下，本地存储器控制器265可经配置以在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别将执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215，和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传递到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可起动感测组件250(例如，锁存感测组件)且由此将从存储器单元205接收到的信号与参考信号255进行比较。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器)。
在一些存储器架构中，存取存储器单元205可能使存储于存储器单元205中的逻辑状态降级或损坏。举例来说，铁电存储器单元上执行的读取操作可能使存储在铁电电容器中的逻辑状态损坏。在另一实例中，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分地或完全地放电。本地存储器控制器265可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。
在一些情况下，存储器控制器(例如，本地存储器控制器265)可对存储器的一个或多个区段执行操作，其中所述操作可指示对损坏或有缺陷的存储器组件(例如，存储器单元205或存储器区段)的读取或写入。因此，存储器区段内的电路可确定所接收存储器地址是否与有缺陷存储器组件相关联，且可进一步确定用于与有缺陷存储器组件相关联的修复或冗余组件的地址。在一些实例中，存储器裸片200可经配置有使有缺陷存储器地址与修复存储器地址相关的映射，其中修复存储器组件可与有缺陷存储器组件包含在同一存储器区段内或可包含于不同存储器区段内。
在这些情况下，可在多个存储器区段处启用推测性选择操作模式-例如，通过存储器区段或本地存储器控制器265-以实现与损坏组件相关联的修复组件的高效选择。当在推测性选择模式中操作时，在存储器区段中的一个或多个接收与存储器操作相关联的存储器地址之后，多个区段可各自选择相应存储器区段内的板线和数字线。所述多个存储器区段可将存储器地址与已知有缺陷存储器地址进行比较以确定相关联存储器组件是否有缺陷且确定修复组件是否与原始寻址的存储器组件包含在同一存储器区段内。
在一些情况下，已知有缺陷存储器地址的全部或一部分以及到相应修复组件的映射可以可用于存储器的每一区段。在其它情况下，仅已知有缺陷存储器地址和到用于存储器区段的相应修复组件的映射可以可用于相应存储器区段。在一个实例中，存储器区段内的电路(例如，逻辑电路)可确定与所请求存储器地址相关联的修复组件包含在存储器区段内且可通知其它存储器区段。在接收到通知之后，其它存储器区段可将那些存储器区段中的所选择存取线(例如，数字线)取消选择。
虽然大体上在FeRAM的上下文中论述，但可通过其它类型的存储器技术(例如，DRAM、电阻性RAM(RRAM)、相变存储器(PCM)等)来使用本文所论述的技术。在一些情况下，其它类型的存储器可类似于FeRAM架构来构造，但举例来说，不可含有板线220(例如，可使用交叉点架构等)。举例来说，本文中所描述的技术可大体上适用于包含如下情况的任何技术：一或多个存取线在跨越存储器单元施加全存取电压之前通过另一存取线的断言进行充电，或支持跨区段修复的一或多个存储器区段的推测性选择可为有益的。
图3A和3B说明根据如本文所公开的各种实例的具有滞后曲线300-a及300-b的铁电存储器单元的非线性电学性质的实例。滞后曲线300-a和300-b相应地说明实例铁电存储器单元写入和读取过程。滞后曲线300-a及300-b描绘随电压差V而变的存储于铁电电容器(例如，参考图2描述的电容器240)上的电荷Q。
铁电材料的特征在于自发电极化，即其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及铋钽酸锶(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加电场的情况下维持相对较长时间，甚至无限期地维持，所以与例如在DRAM阵列中采用的电容器相比，电荷泄漏可显著降低。这可能减少执行刷新操作的需求。
可从电容器的单个端子的角度理解滞后曲线300-a及300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在端子处积聚。类似地，如果铁电材料具有正极化，那么负电荷在端子处累积。另外，滞后曲线300-a及300-b中的电压表示跨电容器的电压差且是方向性的。举例来说，通过将正电压施加到所讨论的端子(例如，单元板)且维持第二端子(例如，单元底部)处于接地(或近似为零伏特(0V))可实现正电压。可通过维持所讨论的端子接地且将正电压施加到第二端子来施加负电压，即，可施加正电压以负极化所讨论的端子。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子以产生滞后曲线300-a和300-b中所展示的电压差。
如滞后曲线300-a中所描绘，铁电材料可在零压差的情况下维持正极化或负极化，从而产生两个可能带电荷状态：电荷状态305及电荷状态310。根据图3A和3B的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中，可反转相应的电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
可通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷，从而将逻辑0或1写入到存储器单元。举例来说，横越电容器施加净正电压315使得电荷累积，直到达到电荷状态305-a为止。在移除电压315之后，电荷状态305-a遵循路径320，直到其在零电压下达到电荷状态305为止。类似地，通过施加净负电压325来写入电荷状态310，此产生电荷状态310-a。在除去负电压325之后，电荷状态310-a遵循路径330，直到其在零电压处达到电荷状态310为止。电荷状态305-a和310-a还可被称作剩余极化(Pr)值，即在去除外部偏压(例如，电压)之后剩余的极化(或电荷)。矫顽电压(coercive voltage)为电荷(或极化)为零时的电压。
为了读取或感测铁电电容器的所存储的状态，可跨越电容器施加电压。作为响应，存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终存储电荷(Q)取决于最初存储电荷状态305-b还是310-b。举例来说，滞后曲线300-b说明两个可能的所存储的电荷状态305-b和310-b。可如参考图2所论述跨越电容器240施加电压335。在其它情况下，可将固定电压施加到单元板，且尽管描绘为正电压，但电压335可以是负的。响应于电压335，电荷状态305-b可遵循路径340。类似地，如果最初存储电荷状态310-b，那么它遵循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于一或多个因素，包含特定感测方案和电路。
在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本征电容而上升。在感测组件处测得的电压可能不等于电压335且实际上可取决于数字线的电压。因此，最终电荷状态305-c和310-c在滞后曲线300-b上的位置可取决于数字线的电容，且可通过负载线分析进行确定，即可相对于数字线电容界定电荷状态305-c和310-c。因此，电容器的电压，电压350或电压355，可以是不同的，且可取决于电容器的初始状态。
通过将数字线电压与参考电压进行比较，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差，即电压335与电压350之间的差或电压335与电压355之间的差。可产生参考电压以使得其量值在两个可能的数字线电压的两个可能的电压之间，以确定所存储逻辑状态，即，数字线电压是否高于或低于参考电压。在通过感测组件比较后，感测到的数字线电压可确定为比参考电压高或低，且可确定铁电存储器单元的所存储逻辑值(即，逻辑0或1)。
在一些情况下，铁电存储器单元可在读取操作之后保持初始逻辑状态。举例来说，如果存储电荷状态305-b，那么在读取操作期间电荷状态可遵循路径340到电荷状态305-c，且在移除电压335之后，电荷状态可通过在相反的方向上遵循路径340而返回到初始电荷状态305-b。在一些情况下，铁电存储器单元可在读取操作之后丢失其初始逻辑状态。举例来说，如果存储电荷状态310-b，那么在读取操作期间电荷状态可遵循路径345到电荷状态305-c，且在移除电压335之后，电荷状态可通过遵循路径340而放松到电荷状态305-b。
滞后曲线300-b说明读取经配置以存储电荷状态305-b及电荷状态310-b的存储器单元的实例。举例来说，可经由参考图2所描述的数字线215及板线220施加作为电压差的读取电压335。滞后曲线300-b可说明其中读取电压335是负电压差V电容(例如，其中V底部-V板为负)的读取操作。跨电容器的负读取电压可以被称作“板高”读取操作，其中板线220最初为高电压，且数字线215最初处于低电压(例如，接地电压)。尽管读取电压335示为跨越铁电电容器240的负电压，但在替代性操作中，读取电压可为跨越铁电电容器240的正电压，其可称为“板低”读取操作。
当选择(例如，通过激活如参考图2所描述的切换组件245)存储器单元205时可跨越铁电电容器240施加读取电压335。在将读取电压335施加到铁电电容器240后，电荷可经由数字线215及板线220流入或流出铁电电容器240，且取决于铁电电容器240处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)，可产生不同的电荷状态。
在一些情况下，存储器装置可包含遵循本文描绘的滞后曲线的铁电存储器单元。在一些实例中，铁电存储器单元可构成一或多个存储器区段和各自含有一或多个存储器组件(例如，存储器单元)的一或多个存储器修复区段。在一些情况下，来自一个存储器区段的有缺陷或损坏的铁电存储器单元可使用同一存储器区段或另一存储器区段中的铁电存储器单元(例如，铁电存储器单元的冗余行)来修复。在一些情况下，存储器区段内的逻辑电路可用以基于接收到寻址有缺陷铁电存储器单元的存储器命令而识别用以修复有缺陷铁电存储器单元的铁电存储器单元。在一些装置中，为了作为存储器操作(例如，读取、写入等)的部分存取铁电单元，存储器装置可首先将数字线和板线充电(例如，预充电)到如本文中所描述的规定电压，并且接着将字线充电到如本文中所描述的规定电压。在一些实例中，将对应于存储器操作的数字线、板线和字线充电可涉及基于本文描绘的滞后曲线施加电压。
图4说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器装置400的实例。在一些实例中，存储器装置400可实施系统100和/或存储器裸片200的一些方面。举例来说，存储器装置400可包含在一或多个存储器区段405之间划分的铁电或其它类型的存储器单元。在一些情况下，存储器装置400还可包含由一或多个修复单元(例如，冗余或备用存储器单元，或冗余/备用存储器单元行)组成的一或多个修复区410，其在一些情况下可对应于由一或多个存储器单元组成的一或多个存储器存储区415。
存储器区段405可包含存储器的区，例如子集、子阵列、分部、一或多个分部、一或多个片或单元、一或多个存储器排组，等等。在一些情况下，每一存储器区段405可具有其自身的专用修复区集合410(例如，64个修复的集合)。在一些情况下，修复区410可物理上包含在存储器区段405内且可用以修复同一存储器区段405中的有缺陷(例如，受损、受破坏、不可靠等)存储器组件(例如，存储器存储区415中的一或多个存储器单元)。存储器组件可与存储器地址相关联，其中存储器地址可对应于存储器区段405内的一或多个存储器单元，可对应于存储器区段405，和/或可对应于存储器存储装置的另一指定大小。
在一些情况下，修复区410可在一或多个存储器区段405之间共享(可用于与其相关联的修复)，其中修复区集合410可物理上包含在一个存储器区段405内，且可用以修复一或多个其它存储器区段405中的不可用存储器组件(例如，有缺陷组件)。可实行映射过程(例如，在测试阶段期间)以便识别存储器区段405内(例如，存储器区段405中的存储器存储区415内)的有缺陷存储器组件(例如，行)且将每一有缺陷地址映射到修复区410(例如，映射到修复区410内的冗余或备用存储器地址)。修复映射可经编程到与含有有缺陷存储器组件的存储器区段405相关联的存储器控制器或逻辑电路中，且在一些情况下，映射可包含在存储器区段405内。
在一个实例中，存储器装置400可包含N个存储器区段405，其中N个区段可与N个修复区410和N个存储器存储区415相关联。举例来说，存储器装置400可包含存储器区段405-a、405-b、直到存储器区段405-N(例如，区段_0、区段_1、...、区段_N)，可包含修复区410-a、410-b、直到修复区410-N(例如，修复_0、修复_1、...、修复_N)，且可包含存储器存储区415-a、415-b、直到存储器存储区415-N(例如，存储器_0、存储器_1、...、存储器_N)。在一些情况下，存储器装置400可使一个存储器区段405(例如，存储器区段405-a)中的有缺陷存储器组件(例如，存储器存储区415中的行)与对应于另一存储器区段405(例如，存储器区段405-b)中的修复区410(例如，冗余或备用存储器地址)的组件关联。在一些情况下，某些存储器区段405可分组在一起以支持跨区段修复。举例来说，两个或更多个邻近(邻接、紧邻)存储器区段可分组在一起，其中当在分组存储器区段中的任一个或多个处接收到所述分组存储器区段中的任一个的存储器地址时，邻近存储器区段中的每一个可推测性选择其自身的存储器区段内的存取线。
使修复区410中的组件和跨越存储器区段405的有缺陷组件关联可允许选择修复区410时的较大多样性，且因此与其中修复区410仅与同一存储器区段405内的有缺陷组件相关联的方案相比可增加存储器产出。举例来说，存储器装置可允许修复区410和有缺陷组件跨越存储器区段405相关联，使得一个存储器区段405(例如，存储器区段405-a)中的有缺陷组件(例如，行)即使在所述存储器区段405中的修复区410完全使用的情况下也可被修复。
在一些实例中，存储器区段405可完全专用于修复组件。即，存储器区段405中的所有存储器存储组件可经分配作为修复区410。在这些情况下，其它存储器区段405可使用其自身存储器区段405中的修复组件和/或专用于修复组件的存储器区段405中的修复组件来修复有缺陷存储器组件。并且，当针对存储器区段405启用推测性选择模式时，当针对存储器区段接收到存储器地址时存储器区段405和专用于修复组件的存储器区段405都可被选择。
图5说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器结构500的实例。在一些实例中，存储器结构500可实施系统100、存储器裸片200和/或存储器装置400的一些方面。举例来说，存储器结构500可包含一或多个存储器区段505，其中每一存储器区段505可包含多个铁电或其它类型的存储器单元。在一些情况下，存储器区段505可为存储器区段405的实例，如参考图4所描述。
存储器结构500内的逻辑电路515可经配置以经由输入逻辑线510从与存储器装置相关联的存储器控制器接收存储器操作命令。输入逻辑线510可为导电迹线或电线的实例。逻辑电路515可进一步经由输出逻辑线520将命令发送到解码器525，其中输出逻辑线520可为导电迹线或电线的实例。举例来说，逻辑电路515可发送用于解码器525的命令以如存储器命令中指定选择一或多个存取线。在一些情况下，逻辑电路515可经配置以确定在存储器命令中接收的存储器地址是否对应于有缺陷组件且可进一步经配置以确定与任何有缺陷组件相关联的修复组件的地址。逻辑电路515可包含逻辑门，例如与非门、与门、或非门，以实现上述特征中的一或多个。
解码器525可经配置以将不同电压施加到一或多个存取线，以便使用所述一或多个存取线执行各种存储器操作(例如，读取、写入等)。举例来说，解码器525可经配置以改变板线和/或数字线的电压(例如，对板线和/或数字线进行预充电)且改变字线的电压(例如，激活字线)以存取用于存储器操作的存储器单元。解码器525可包含运算放大器，以及经配置以当解码器525接收到取消选择命令时将存取线去活或取消选择的推测性选择组件。
一或多个存储器区段505可经配置以在一或多个存储器单元中存储电子数据。另外，存储器区段505可在同一存储器区段505或不同存储器区段505内经配置有可用以代替损坏存储器单元的功能性的冗余或备用存储器单元，即，修复单元。存储器区段505也可与逻辑电路515和一或多个解码器525相关联。在一些情况下，存储器区段505可为专用修复区段，意味着存储器区段505中的所有存储器单元用以修复位于另一存储器区段505中的存储器单元。在一些情况下，多个存储器区段505可分组在一起以用于推测性选择操作和修复多个存储器区段505内的有缺陷存储器组件。举例来说，区段可以邻近对分组，使得一个存储器区段505中的有缺陷存储器组件可用修复组件配对的邻近区段进行修复。在一些情况下，存储器区段505可与一或多个专用修复区段一起分组或配对。另外，存储器区段505可经分组以使得存储器区段505的第一群组可与一或多个修复存储器区段505的第一专用群组相关联。
在一些实例中，一或多个存储器区段505的逻辑电路515可在输入逻辑线510上接收信号，例如呈区段ID形式的存储器地址和针对存储器操作(例如，读取、写入等)要存取的行地址。逻辑电路515可经编程有修复信息(例如，修复映射)，其识别其自身的相应存储器区段505内的有缺陷行且将有缺陷存储器行映射到其自身的存储器区段505和/或其它存储器区段505中的修复行。逻辑电路515因此可能够在将存取存储器区段405内的缺陷行的情况下经由输出逻辑线520以区段ID和用于修复(或冗余)行的行地址的形式发送信号，例如，如果所接收存储器地址匹配于存储器区段405的有缺陷存储器地址且对应修复行位于同一存储器区段405内。另外或替代地，存储器区段405中的逻辑电路515可接收对应于存储器地址的区段ID和行地址且可确定所述存储器地址有效(或不是有缺陷的)，例如，逻辑电路515可确定所述存储器地址不匹配于任何有缺陷存储器地址。在确定所接收存储器地址有效之后，逻辑电路515可在存储器区段505内在输出逻辑线520上传输有效存储器地址。在任一情况下，待存取的存储器地址可经由输出逻辑线520传输到解码器525且可用以选择用于执行存储器操作的存取线(例如，数字线)。
在一些情况下，(例如，当存储器区段505中的所有修复行已经使用时，如果存储器区段505与专用于修复的单独存储器区段505相关联，等)，逻辑电路515可例如在通过输入逻辑线510接收存储器地址之前将启用命令530发送到一或多个其它存储器区段505中的逻辑电路515。启用命令530可向一或多个其它逻辑电路515指示启用推测性选择操作模式且在接收到寻址存储器区段505内的存储器组件的存储器命令之后选择数字线，例如，因为对应于所接收的存储器区段505的存储器地址的修复地址可能位于一或多个其它存储器区段505中。所述一或多个其它逻辑电路515可随后通过输出逻辑线520将命令传输到解码器525以便选择用于执行存储器操作的存取线(例如，数字线)。
经启用区段，即已选择存取线的区段中的逻辑电路515中的每一个可确定对应于所接收存储器地址的修复地址是否包含在其相应区段中。举例来说，逻辑电路515可经编程有或可以其它方式存取用于其相应存储器区段505和/或其它存储器区段505的修复映射。因此，逻辑电路515可例如基于修复映射将来自输入逻辑线510的存储器地址与修复地址进行比较以确定存储器地址是否为有缺陷或受损的，且进一步确定修复地址是包含在其自身的存储器区段505内还是另一存储器区段505内。如果给定区段中的逻辑电路515确定修复地址包含在其相应存储器区段505中，那么所述存储器区段505中的逻辑电路可产生可发送到一或多个其它存储器区段505中的解码器525的命令535。命令535可包含用以将由于启用命令530而已经选择的任何所选择存取线取消选择的命令。此外，含有修复存储器地址的存储器区段505可继续从解码器(例如，解码器输出540)产生输出且选择对应于完成存储器操作所需要的存储器单元的存取线(例如，字线)。
另外或替代地，存储器控制器可经编程有有缺陷存储器地址和对应修复或冗余地址且可执行上文描述为由逻辑电路515执行的动作。举例来说，存储器控制器可发送启用命令530以启用推测性选择模式，确定有缺陷存储器地址的修复的位置，且将命令发送到并不含有修复组件的存储器区段505中的解码器525以通知那些存储器区段505中的解码器525将存取线取消选择。在一些情况下，存储器控制器可进一步经由输入逻辑线510将输入命令(例如，执行存储器操作的存取命令)发送到如由控制器确定的可与存储器操作相关联的一或多个存储器区段505。举例来说，存储器控制器可确定一或多个存储器区段505可含有与存储器操作相关联的存储器地址或修复存储器地址，且可经由输入逻辑线510将命令(例如，存取命令)仅发送到所述一或多个存储器区段505。另外或替代地，存储器控制器可确定一个存储器区段505含有对应于存储器操作的存储器地址(例如，有效或修复地址)且可将命令仅发送到所述一个存储器区段505。
在一个实例中，逻辑电路515-a(例如，对应于存储器区段505-a或区段_0)可分别在输入逻辑线510-a和510-b上接收信息，例如呈区段ID和行地址的形式的存储器地址，以用于存储器操作(例如，读取、写入等)。逻辑电路515-a可经编程有修复信息(例如，修复映射)，其与用于存储器区段505-a和/或其它存储器区段505(例如，存储器区段505-b或区段_1)的有缺陷存储器地址以及修复地址相关联。在一些情况下，例如，当所接收存储器地址指向有缺陷存储器单元时，逻辑电路515-a可在识别所接收存储器地址指向有缺陷存储器单元之后经由输出逻辑线520-a和520-b发送呈区段ID和行地址的形式的修复地址。另外或替代地，逻辑电路515-a可接收对应于有效存储器地址的区段ID和行地址，例如，如通过将存储器地址与有缺陷存储器地址进行比较所确定，且因此可经由输出逻辑线520-a和520-b发送对应于有效存储器地址的存储器地址。输出存储器地址可分别发送到解码器525-a和525-b，且可用以选择用于执行存储器操作的存取线(例如，数字线)。
在一些情况下，例如，如果存储器区段505-a已使用特定数目或所有其自身的修复行；如果存储器区段505与专用于修复的单独存储器区段505相关联；如果接收到启用推测性选择的信号等，那么逻辑电路515-a可将启用命令530发送到另一存储器区段505-b中的逻辑电路515-b(例如，作为发送到一或多个其它存储器区段505的启用命令530的部分)。举例来说，启用命令530可在接收到经寻址到存储器区段505-a的存储器命令之后触发逻辑电路515-b启用推测性选择操作模式且推测性地选择存取线(例如，数字线)，例如，因为存储器区段505-a的有缺陷存储器地址可对应于存储器区段505-b中的修复地址。因此，逻辑电路515-b可经由输出逻辑线520-c和520-d将第二命令分别发送到解码器525-c和525-d，以便在接收到指向存储器区段505-a中的存储器单元的第一存储器地址之后选择存取线。
如上文所描述，逻辑电路515-a和515-b可确定对应于有缺陷存储器地址的修复地址是否包含于相应存储器区段505-a和505-b中的一个中。在一个实例中，逻辑电路515-a可确定用于有缺陷存储器地址的修复地址包含在存储器区段505-a中，且可向逻辑电路515-b发送修复地址包含在存储器区段505-a中的指示。因此，逻辑电路515-a可产生可发送到存储器区段505-b中的解码器525-c的命令535-b，所述命令向解码器525-b通知修复地址包含在存储器区段505-a中且指示解码器525-c将所选择存取线取消选择。因此，解码器525-c可将任何对应存取线取消选择，且解码器525-a和525-b可通过产生解码器输出540-a和540-b且选择对应于修复单元的存取线(例如，字线)而继续存储器操作。
在另一实例中，逻辑电路515-b可确定用于所指示缺陷地址的修复地址包含在存储器区段505-b中且可产生要发送到解码器525-a的命令535-a，包含将响应于经由输入逻辑线510-a和510-b接收的存储器地址而选择的存取线取消选择的命令。因此，解码器525-a可将任何对应存取线取消选择，且解码器525-c和525-d可通过产生解码器输出540-c和540-d且选择对应于修复单元的存取线(例如，字线)而继续存储器操作。
图6说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的时序图600的实例。在一些实例中，时序图600可实施系统100、存储器裸片200和/或存储器装置400的一些方面。举例来说，时序图600可实施于一个或存储器区段605中，其中每一存储器区段605可包含多个铁电或其它类型的存储器单元。
时序图600说明存储器结构内的信号传输。激活命令610可表示多个信息位到存储器结构中的一或多个存储器区段(例如，存储器区段605-a和605-b)的传输。选择操作615和取消选择操作625可表示在存储器区段605-a内传输的信号，例如，在存储器区段605-a内的解码电路与存取线之间。选择操作620和字线电压630可分别表示包含于存储器区段605-b内的组件之间的信号传输和对所述组件的电压施加。
在一个实例中，时序图600可说明存储器区段605-a和605-b内的存储器操作，(例如，分别为区段_0和区段_1)。在t0，存储器区段605-a和605-b可接收对应于后续存储器操作(例如，读取、写入等)的激活命令610。在一些情况下，激活命令610可包含对应于存储器操作的存储器地址，例如列或数字线的地址和/或区段ID。在接收到激活命令610之后，存储器区段605-a和605-b内的电路(例如，逻辑电路)可检查存储器命令是否经寻址到对应区段。如果启用推测性选择模式且存储器命令经寻址到一个区段(例如，存储器区段605-a)，那么所述区段(例如，存储器区段605-a)可选择所述区段内的一或多个存取线(例如，数字线和/或板线)，且存储器操作未寻址的区段(例如，存储器区段605-b)也可在接收到激活命令610之后选择非寻址区段内的一或多个存取线(例如，数字线和/或板线)。如果推测性选择模式停用且存储器命令经寻址到一个区段(例如，存储器区段605-a)，那么所述区段(例如，存储器区段605-a)可选择区段内的一或多个存取线(例如，数字线和/或板线)，而未被存储器命令寻址的区段(例如，存储器区段605-b)则不可选择非寻址区段内的存取线(例如，数字线和/或板线)。
在经寻址到存储器区段605-a的存储器操作的一个实例中，在t0，存储器区段605-a内的电路(例如，逻辑电路和解码器)可基于接收到激活命令610致使在选择操作615期间选择存取线(例如，数字线)。在一些情况下，选择操作615可致使将板线电压带高且将数字线电压带低，或将板线电压带低且将数字线电压带高。在一些实例中，在t0或在t0之前，存储器区段605-a内的逻辑电路或其它电路可通知存储器区段605-b启用推测性选择操作模式，所述推测性选择操作模式可配置存储器区段605-b以当所接收存储器命令包含存储器区段605-a或存储器区段605-b的存储器地址时选择存储器区段605-b内的存取线(例如，对应于修复地址的数字线)。在一些情况下，推测性选择通知可基于用于所接收存储器地址的修复地址可包含在存储器区段605-a或605-b中的确定。举例来说，如果使用存储器区段605-a中的所有修复地址，如果使用存储器区段605-a中的阈值数目的修复地址，如果605-b是用于存储器区段605-a的专用修复，如果从存储器控制器接收到信号等，那么可作出在存储器区段605-b处启用推测性选择操作模式的确定。因此，在t0，存储器区段605-b内的电路(例如，逻辑电路)可致使在选择操作620期间选择存取线。在t1，选择操作615和620可传输到存储器区段605-a和存储器区段605-b内的组件。
在一些实例中，在t0，存储器区段605-a和605-b中的电路(例如，逻辑电路)可开始确定用于所指示存储器地址的修复地址是否包含在相应存储器区段605-a或605-b内。举例来说，存储器区段605-a和605-b中的电路可经编程有或以其它方式存取指示一或多个区段中的有缺陷存储器地址以及对应修复存储器地址的修复映射。因此，存储器区段605-a和605-b中的电路可将激活命令610中接收的地址与修复地址进行比较且可确定所接收地址是否有效或有缺陷。如果存储器区段605-a或605-b中的一个或两个确定所接收地址有缺陷，那么存储器区段605-a或605-b中的一个或两个可随后确定对应于有缺陷存储器地址的修复地址是否包含在其自身的区段或其它区段内。
在一个实例中，在t2或在t2之前，存储器区段605-b中的电路(例如，逻辑电路)可确定用于在激活命令610中接收的存储器地址的修复地址包含在存储器区段605-b内且可向存储器区段605-a通知此情况。响应于通知，在t2，存储器区段605-a内的电路(例如，逻辑电路)可发起用于存储器区段605-a内的所选择存取线的取消选择操作625，而存储器区段605-b内的电路可维持存储器区段605-b内的存取线的选择。在一些情况下，用以确定正确修复地址的最大时间可描述为trep 635，其在一些情况下可近似为5ns到10ns。在t3，可处理取消选择操作且可将存储器区段605-a内的存取线取消选择，这可包含将存取线放电。在t4或在t4之前，可将存储器区段605-a内的存取线完全取消选择或放电。另外，选择操作可在存储器区段605-b内继续直到完全选择存取线(例如，预充电)。
从存储器操作在t0开始直到正确存取线完全充电的总时间可表示为t充电，其在一些情况下可近似为20ns。在一些情况下，当存取线上的电压到达与跨越存储器单元施加优选电压相关联的阈值电压时存取线完全充电。在t4，存储器区段605-b内的存取线可完全充电，且存储器区段605-a内的存取线可完全取消选择或放电。因此，存储器区段605-b内的电路可将字线电压630(例如，对应于存储器操作中指示的存储器地址)从初始电压V0改变到经激活电压VA。在存储器区段605-b内激活字线之后，可跨越存储器区段605-b内的一或多个修复单元施加存取电压，从而致使修复单元放电到相应存取线(例如，数字线)上。随后可感测存取线(例如，数字线)上的所得电压，且可例如由存储器控制器读取存储于存储器单元中的信息。
如时序图600中所示，trep可小于t充电；因此，可在存取线充电的同时确定修复地址，从而允许时延减少。举例来说，在存取线充电的同时推测性地选择存储器区段605-a和605-b中的数字线且同时确定行冗余位置可减少原本可能因循序地执行此类操作而带来的时延。
图7说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程700的实例。在一些实例中，过程流程700可实施系统100、存储器裸片200、存储器装置400、存储器结构500和/或时序图600的方面。
在一些情况下，装置存储器控制器155-a可传输经寻址到一个存储器区段的存储器命令(例如，激活、读取、写入等)，且一或多个存储器区段(例如，区段_0和区段_1)可基于接收到存储器命令推测性地选择每一区段内的存取线。两个存储器区段可随后确定所接收存储器地址是否指示有缺陷存储器单元。识别所接收存储器地址指示有缺陷存储器单元的存储器区段可含有用于有缺陷存储器单元的修复单元。因此，识别存储器地址指示有缺陷存储器单元的存储器区段可向另一存储器区段通知修复单元位于识别存储器区段中，且另一存储器区段可将其存取线取消选择。随后，含有修复单元的存储器区段可存取修复单元。应理解，虽然过程流程700中示出两个区段，但此类程序可发生于存储器的多于两个区段上。
在过程流程700的以下描述中，装置存储器控制器155-a、第一区段705-a(或“区段_0”)、第二区段705-b(或“区段_1”)之间的操作可以与示出的次序不同的次序传输，或由装置存储器控制器155-a、区段_0和区段_1执行的操作可以不同次序或在不同时间执行。并且，可从过程流程700省略某些操作，或可对过程流程700添加其它操作(例如，图4到6或8到10中描述的操作)。应理解虽然示出装置存储器控制器155-a、区段_0和区段_1执行过程流程700的若干操作，但任何电路都可执行示出的操作。
在710，在一些情况下，第一区段705-a中的电路(例如，逻辑电路)可确定第一区段705-a内的所有修复单元已使用，即，所有修复单元已经编程以存储用于对应有缺陷存储器单元的电子数据。在一些情况下，可确定第一区段705-a中的所有修复地址已在测试阶段期间使用，例如，通过使用熔丝负载程序来检查最后作出的修复。在一个实例中，有缺陷存储器单元可在测试过程中经识别且可映射到第一区段705-a内的可用修复单元。在一些情况下，测试阶段还可包含例如如果使用第一区段705-a中的所有修复地址，那么可将第一区段705-a中的有缺陷存储器单元映射到例如第二区段705-b等另一区段内的修复单元。测试阶段还可包含用第一区段705-a内的所有或一些修复单元已用以修复有缺陷单元的信息来编程第一区段705-a(例如，通过熔断熔丝)。在测试阶段中，可测试第一区段705-a中的每一存储器单元和/或存储器单元行以确保数据正确地存储于那些存储器单元处，例如，通过在每一存储器单元或存储器单元群组处存储和读取数据。
在715，第一区段705-a和/或第二区段705-b可启用推测性选择操作模式，其中可在确定将响应于接收到用于第一区段705-a或第二区段705-b的存储器地址而存取哪个区段之前选择两个区段中的存取线。另外或替代地，装置存储器控制器155-a可在区段705-a和705-b中启用推测性选择操作模式。在一些情况下，第一区段705-a和/或第二区段705-b可基于第一区段705-a确定位于第一区段705-a中的所有修复已经使用而启用推测性选择操作模式。在其它情况下，第一区段705-a和/或第二区段705-b可基于确定满足推测性选择的另一要求而启用推测性选择操作模式。举例来说，如果使用第一区段705-a中的阈值数目的修复地址，如果705-b是用于第一区段705-a的专用修复，如果信号是从存储器控制器接收等，那么可启用推测性选择。
在720，装置存储器控制器155-a可将一或多个存储器命令发送到区段705-a和705-b，从而指定待存取的一或多个存储器地址。在一些情况下，所述一或多个存储器命令包含激活命令、读取命令、写入命令和/或预充电命令。包含于所述一或多个存储器命令中的存储器地址可涉及一或多个存储器单元，包含于所述一或多个存储器命令中的存储器地址可涉及存储器的区段，或这两种情况。
在725，第一区段705-a中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段705-a的存储器命令而选择/充电第一区段705-a，例如，第一区段705-a可对第一区段705-a中的一或多个数字线进行充电。第一区段705-a可随后检查在存储器命令中接收的存储器地址以验证所述存储器地址是否与第一区段705-a内的有效地址或缺陷地址相关联。举例来说，第一区段705-a中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第一区段705-a可仅将存储器地址与对应于第一区段705-a的修复地址的有缺陷存储器地址进行比较。在其它情况下，第一区段705-a可将存储器地址与对应于区段705-a和705-b的修复地址的有缺陷存储器地址进行比较。如果存储器地址是有效的，即，寻址功能存储器单元，那么第一区段705-a内的电路可根据存储器命令存取通过所接收存储器地址寻址的存储器单元。
类似地，在730，第二区段705-b中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段705-a的存储器命令或响应于接收到来自第一区段705-a的信号而选择/充电第二区段705-b，例如，对第二区段705-b中的一或多个数字线进行充电。第二区段705-b可随后检查来自存储器命令的地址以验证存储器地址是否为有效存储器地址和/或是否与第二区段705-b内的修复地址相关联。举例来说，第二区段705-b中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第二区段705-b可仅将存储器地址与对应于第二区段705-b的修复地址的有缺陷存储器地址进行比较。在其它情况下，第二区段705-b可将存储器地址与对应于第一区段705-a和705-b的修复地址的有缺陷存储器地址进行比较。在这些情况下，如果第二区段705-b确定存储器地址有效，例如，通过未能使所接收存储器地址与第一区段705-a或第二区段705-b的已知有缺陷存储器地址匹配，那么第二区段705-b内的电路可将第二区段705-b放电，例如，可将第二区段705-b中的所述一或多个数字线放电。
在735，第一区段705-a中的电路(例如，逻辑电路)可例如在使存储器地址与已知有缺陷存储器地址匹配之后确定与存储器命令相关联的存储器地址有缺陷或受损，且可进一步例如通过识别有缺陷存储器地址与对应修复地址之间的映射而确定修复地址在第一区段705-a内。因此，在740，第一区段705-a中的电路可向第二区段705-b指示修复地址位置，例如，第一区段705-a可指示修复地址位于第一区段705-a中。
因此，在745，第一区段705-a中的电路(例如，逻辑电路)可识别第一区段705-a中对应于经识别修复地址的修复单元，且在755，第一区段705-a中的电路可激活对应于修复单元的字线。在一些情况下，第一区段705-a中的电路可当确定来自存储器命令的存储器地址有缺陷时识别修复单元(例如，作为735的一部分)。在字线经激活之后，可跨越一或多个修复单元施加存取电压，从而致使修复单元放电到相应存取线(例如，数字线)上。随后例如本地存储器控制器可感测存取线(例如，数字线)上的所得电压且可读取存储于存储器单元中的信息。
在750，第二区段705-b中的电路(例如，逻辑电路和解码器)可响应于修复位置的指示而将第二区段705-b取消选择，其可涉及移除施加电压和/或将第二区段705-b中的一或多个充电的数字线放电。即，可基于确定对应于所接收存储器地址的修复单元位于第一区段705-a中而将第二区段705-b中的任何充电的存取线取消选择。
在760，第一区段705-a可将请求的数据发送到装置存储器控制器155-a，如存储器命令中所指示。举例来说，可感测放电到修复单元的存取线(例如，数字线)上的电压且所得数据可发送到装置存储器控制器155-a。
图8说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程800的实例。在一些实例中，过程流程800可实施系统100、存储器裸片200、存储器装置400、存储器结构500和/或时序图600的方面。
在一些情况下，存储器控制器可执行存储器命令(例如，读取、写入等)且一或多个存储器区段(例如，区段_0和区段_1)可响应存储器命令且推测性地选择每一区段内的存取线。两个存储器区段可随后确定所接收存储器地址是否指示有缺陷存储器单元。识别所接收存储器地址指示有缺陷存储器单元的存储器区段可含有用于有缺陷存储器单元的修复单元。因此，识别存储器地址指示有缺陷存储器单元的存储器区段可向另一存储器区段通知修复单元位于识别存储器区段中，且另一存储器区段可将其存取线取消选择。随后，含有修复单元的存储器区段可存取修复单元。应理解，虽然过程流程800中示出两个区段，但此类程序可发生于存储器的多于两个区段上。
在过程流程800的以下描述中，装置存储器控制器155-b、第一区段805-a(或“区段_0”)和第二区段805-b(或“区段_1”)之间的操作可以与示出的次序不同的次序传输，或由装置存储器控制器155-b、区段_0和区段_1执行的操作可以不同次序或在不同时间执行。也可从过程流程800省略某些操作，或可将其它操作添加到过程流程800。应理解，虽然示出装置存储器控制器155-b、区段_0和区段_1执行过程流程800的若干操作，但任何电路都可执行示出的操作。
在810，在一些情况下，第一区段805-a中的电路(例如，逻辑电路)可确定第一区段805-a内的所有修复单元已使用，即，所有修复单元已经编程以存储用于对应有缺陷存储器单元的电子数据。在一些情况下，可例如通过检查使用熔丝负载程序作出的最后修复来确定第一区段805-a中的所有修复地址已在测试阶段期间使用。在一个实例中，有缺陷存储器单元可在测试过程中经识别且可映射到第一区段805-a内的可用修复单元。如果使用第一区段805-a中的所有修复地址，那么测试阶段还可包含将第一区段805-a中的有缺陷存储器单元映射到另一区段(例如，第二区段805-b)内的修复单元。测试阶段还可包含用第一区段805-a内的所有或一些修复单元已用以修复有缺陷单元的信息来编程第一区段805-a(例如，通过熔断熔丝)。在测试阶段中，可测试第一区段805-a中的每一存储器单元和/或存储器单元行以确保数据正确地存储于那些存储器单元处。
在815，第一区段805-a和/或第二区段805-b可启用推测性选择操作模式，其中可在确定响应于接收到存储器地址将存取哪一区段之前选择两个区段中的存取线。另外或替代地，装置存储器控制器155-a可在区段805-a和805-b中启用推测性选择操作模式。在一些情况下，第一区段805-a和/或第二区段805-b可基于第一区段805-a确定位于第一区段805-a中的所有修复已经使用而启用推测性选择操作模式。在其它情况下，第一区段805-a和/或第二区段805-b可基于确定满足推测性选择的另一要求而启用推测性选择操作模式。举例来说，如果使用第一区段805-a中的阈值数目的修复地址，如果805-b是用于第一区段805-a的专用修复，如果信号是从存储器控制器接收等，那么可启用推测性选择。
在820，装置存储器控制器155-b可将一或多个存储器命令发送到区段805-a和805-b，从而指定待存取的一或多个存储器地址。在一些情况下，所述一或多个存储器命令包含激活命令、读取命令、写入命令和/或预充电命令。在一些情况下，存储器地址可涉及一或多个存储器单元，且在其它情况下，存储器地址可涉及存储器的区段。
在825，第一区段805-a中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段805-a的存储器命令而选择/充电第一区段805-a，例如，第一区段805-a可对第一区段805-a中的一或多个数字线进行充电。第一区段805-a可随后检查在存储器命令中接收的存储器地址以验证所述存储器地址是否与第一区段805-a内的有效地址或有缺陷地址相关联。举例来说，第一区段805-a中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第一区段805-a可仅将存储器地址与对应于第一区段805-a的修复地址的有缺陷存储器地址进行比较。在其它情况下，第一区段805-a可将存储器地址与对应于区段805-a和805-b的修复地址的有缺陷存储器地址进行比较。如果存储器地址是有效的，即，寻址功能存储器单元，那么第一区段805-a内的电路可根据存储器命令存取通过所接收存储器地址寻址的存储器单元。
类似地，在830，第二区段805-b中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段805-a的存储器命令或响应于接收到来自第一区段805-a的信号而选择/充电第二区段805-b，例如，对第二区段805-b中的一或多个数字线进行充电。第二区段805-b可随后检查来自存储器命令的地址以验证存储器地址是否为有效存储器地址和/或是否与第二区段805-b内的修复地址相关联。举例来说，第二区段805-b中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第二区段805-b可仅将存储器地址与对应于第二区段805-b的修复地址的有缺陷存储器地址进行比较。在其它情况下，第二区段805-b可将存储器地址与对应于第一区段805-a和805-b的修复地址的有缺陷存储器地址进行比较。在这些情况下，如果第二区段805-b确定存储器地址有效，例如，通过未能使所接收存储器地址与第一区段805-a或第二区段805-b的已知有缺陷存储器地址匹配，那么第二区段805-b内的电路可将第二区段805-b放电，例如，可将第二区段805-b中的所述一或多个数字线放电。
在835，第二区段805-b中的电路(例如，逻辑电路)可例如通过将存储器地址与已知有缺陷存储器地址进行比较而确定与存储器命令相关联的存储器地址有缺陷或受损，且可进一步例如通过识别对应于有缺陷存储器地址的修复地址而确定修复地址在第二区段805-b内。因此，在840，第二区段805-b中的电路可向第一区段805-a指示修复地址位置，例如，指示修复地址位于第二区段805-b中。
因此，在845，第二区段805-b中的电路(例如，逻辑电路)可识别第二区段805-b中对应于来自存储器命令的存储器地址的修复单元，且在850，可激活对应于修复单元的字线。在一些情况下，第二区段805-b中的电路可当确定来自存储器命令的存储器地址有缺陷时识别修复单元(例如，作为835的一部分)。在字线经激活之后，可跨越一或多个修复单元施加存取电压，从而致使修复单元放电到相应存取线(例如，数字线)上。随后可感测存取线(例如，数字线)上的所得电压，且可例如由存储器控制器读取存储于存储器单元中的信息。
在855，第一区段805-a中的电路(例如，逻辑电路和解码器)可响应于修复地址位置的指示将第一区段805-a取消选择(例如，将第一区段805-a中的一或多个充电的数字线取消选择)。
在860，第二区段805-b可将请求的数据发送到装置存储器控制器155-b，如存储器命令中所指示。举例来说，可感测放电到修复单元的存取线(例如，数字线)上的电压且所得数据可发送到装置存储器控制器155-b。
图9说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程900的实例。在一些实例中，过程流程900可实施系统100、存储器裸片200、存储器装置400、存储器结构500和/或时序图600的方面。
在一些情况下，存储器控制器可执行存储器命令(例如，读取、写入等)且一或多个存储器区段(例如，区段_0和区段_1)可响应存储器命令且推测性地选择每一区段内的存取线。两个存储器区段可随后确定所接收存储器地址是否指示有缺陷存储器单元。在确定存储器地址指示有缺陷存储器单元之后，两个存储器区段可识别哪一个存储器区段含有修复单元，且不含修复单元的存储器区段可将其存取线取消选择。随后，含有修复单元的存储器区段可存取修复单元。应理解，虽然过程流程900中示出两个区段，但此类程序可发生于存储器的多于两个区段上。
在过程流程900的以下描述中，装置存储器控制器155-c、第一区段905-a(或“区段_0”)和第二区段905-b(或“区段_1”)之间的操作可以与示出的次序不同的次序传输，或由装置存储器控制器155-c、区段_0和区段_1执行的操作可以不同次序或在不同时间执行。也可从过程流程900省略某些操作，或可将其它操作添加到过程流程900。应理解，虽然示出装置存储器控制器155-c、区段_0和区段_1执行过程流程900的若干操作，但任何电路都可执行示出的操作。
在910，在一些情况下，第一区段905-a中的电路(例如，逻辑电路)可确定第一区段905-a内的所有修复单元已使用，即，所有修复单元已经编程以存储用于对应有缺陷存储器单元的电子数据。在一些情况下，可例如通过检查使用熔丝负载程序作出的最后修复来确定第一区段905-a中的所有修复地址已在测试阶段期间使用。在一个实例中，有缺陷存储器单元可在测试过程中经识别且可映射到第一区段905-a内的可用修复单元。如果使用第一区段905-a中的所有修复地址，那么测试阶段还可包含将第一区段905-a中的有缺陷存储器单元映射到另一区段(例如，第二区段905-b)内的修复单元。测试阶段还可包含用第一区段905-a内的所有或一些修复单元已用以修复有缺陷单元的信息来编程第一区段905-a(例如，通过熔断熔丝)。在测试阶段中，可测试第一区段905-a中的每一存储器单元和/或存储器单元行以确保数据正确地存储于那些存储器单元处。
在915，第一区段905-a和/或第二区段905-b可启用推测性选择操作模式，其中可在确定响应于接收到存储器地址将存取哪一区段之前选择两个区段中的存取线。另外或替代地，装置存储器控制器155-a可在区段905-a和905-b中启用推测性选择操作模式。在一些情况下，第一区段905-a和/或第二区段905-b可基于第一区段905-a确定位于第一区段905-a中的所有修复已经使用而启用推测性选择操作模式。在其它情况下，第一区段905-a和/或第二区段905-b可基于确定满足推测性选择的另一要求而启用推测性选择操作模式。举例来说，如果使用第一区段905-a中的阈值数目的修复地址，如果905-b是用于第一区段905-a的专用修复，如果信号是从存储器控制器接收等，那么可启用推测性选择。
在920，装置存储器控制器155-c可将一或多个存储器命令发送到区段905-a和905-b，从而指定待存取的一或多个存储器地址。在一些情况下，所述一或多个存储器命令包含激活命令、读取命令、写入命令和/或预充电命令。在一些情况下，存储器地址可涉及一或多个存储器单元，且在其它情况下，存储器地址可涉及存储器的区段。
在925，第一区段905-a中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段905-a的存储器命令而选择/充电第一区段905-a，例如，第一区段905-a可对第一区段905-a中的一或多个数字线进行充电。第一区段905-a可随后检查在存储器命令中接收的存储器地址以验证所述存储器地址是否与第一区段905-a内的有效地址或有缺陷地址相关联。举例来说，第一区段905-a中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第一区段905-a可仅将存储器地址与对应于第一区段905-a的修复地址的有缺陷存储器地址进行比较。在其它情况下，第一区段905-a可将存储器地址与对应于区段905-a和905-b的修复地址的有缺陷存储器地址进行比较。如果存储器地址是有效的，即，寻址功能存储器单元，那么第一区段905-a内的电路可根据存储器命令存取通过所接收存储器地址寻址的存储器单元。
类似地，在930，第二区段905-b中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段905-a的存储器命令或响应于接收到来自第一区段905-a的信号而选择/充电第二区段905-b，例如，对第二区段905-b中的一或多个数字线进行充电。第二区段905-b可随后检查来自存储器命令的地址以验证存储器地址是否为有效存储器地址和/或是否与第二区段905-b内的修复地址相关联。举例来说，第二区段905-b中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第二区段905-b可仅将存储器地址与对应于第二区段905-b的修复地址的有缺陷存储器地址进行比较。在其它情况下，第二区段905-b可将存储器地址与对应于第一区段905-a和905-b的修复地址的有缺陷存储器地址进行比较。在这些情况下，如果第二区段905-b确定存储器地址有效，例如，通过未能使所接收存储器地址与第一区段905-a或第二区段905-b的已知有缺陷存储器地址匹配，那么第二区段905-b内的电路可将第二区段905-b放电，例如，可将第二区段905-b中的所述一或多个数字线放电。
在935，第一区段905-a中的电路(例如，逻辑电路)可例如通过将存储器地址与已知用于第一区段905-a和第二区段905-b的有缺陷存储器地址进行比较而确定与存储器命令相关联的存储器地址有缺陷或受损，且可进一步例如通过识别对应于有缺陷存储器地址的修复地址而确定修复地址在第二区段905-b内。
在940，第二区段905-b中的电路(例如，逻辑电路)也可例如通过将存储器地址与已知用于第一区段905-a和第二区段905-b的有缺陷存储器地址进行比较而确定与存储器命令相关联的存储器地址有缺陷或受损，且可进一步例如通过识别对应于有缺陷存储器地址的修复地址而确定修复地址在第二区段905-b内。在一些情况下，在945，第二区段905-b中的电路因此可向第一区段905-a指示修复地址位置，例如，指示修复地址位于第二区段905-b中。
因此，在950，第一区段905-a中的电路可响应于修复地址的指示/或确定而将第一区段905-a取消选择，例如，将第一区段905-a中的一或多个充电的数字线取消选择。
在955，第二区段905-b中的电路(例如，逻辑电路)可识别第二区段905-b中对应于有缺陷存储器地址的修复单元，且在960，可激活对应于修复单元的字线。在一些情况下，第二区段905-b中的电路可当确定来自存储器命令的存储器地址有缺陷时识别修复单元(例如，作为940的一部分)。在字线经激活之后，可跨越一或多个修复单元施加存取电压，从而致使修复单元放电到相应存取线(例如，数字线)上。随后可感测存取线(例如，数字线)上的所得电压，且可例如由存储器控制器读取存储于存储器单元中的信息。
在970，第二区段905-b可将请求的数据发送到装置存储器控制器155-c，如存储器命令中所指示。举例来说，可感测放电到修复单元的存取线(例如，数字线)上的电压且所得数据可发送到装置存储器控制器155-c。
图10说明根据本文所公开的实例的支持存储器装置内的推测性区段选择的过程流程1000的实例。在一些实例中，过程流程1000可实施系统100、存储器裸片200、存储器装置400、存储器结构500和/或时序图600的方面。
在一些情况下，存储器控制器可执行存储器命令(例如，读取、写入等)且一或多个存储器区段(例如，区段_0和区段_1)可响应存储器命令且推测性地选择每一区段内的存取线。两个存储器区段可随后确定所接收存储器地址是否指示有缺陷存储器单元。在确定存储器地址指示有效存储器单元之后，经寻址存储器区段可存取存储器单元，且非寻址存储器区段可将其存取线取消选择。应理解，虽然过程流程1000中示出两个区段，但此类程序可发生于存储器的多于两个区段上。
在过程流程1000的以下描述中，装置存储器控制器155-d、第一区段1005-a(或“区段_0”)和第二区段1005-b(或“区段_1”)之间的操作可以与示出的次序不同的次序传输，或由装置存储器控制器155-d、区段_0和区段_1执行的操作可以不同次序或在不同时间执行。也可从过程流程1000省略某些操作，或可将其它操作添加到过程流程1000。应理解，虽然示出装置存储器控制器155-d、区段_0和区段_1执行过程流程1000的若干操作，但任何电路都可执行示出的操作。
在1010，在一些情况下，第一区段1005-a中的电路(例如，逻辑电路)可确定第一区段1005-a内的所有修复单元已使用，即，所有修复单元已经编程以存储用于对应有缺陷存储器单元的电子数据。在一些情况下，可例如通过检查使用熔丝负载程序作出的最后修复来确定第一区段1005-a中的所有修复地址已在测试阶段期间使用。在一个实例中，有缺陷存储器单元可在测试过程中经识别且可映射到第一区段1005-a内的可用修复单元。如果使用第一区段1005-a中的所有修复地址，那么测试阶段还可包含将第一区段1005-a中的有缺陷存储器单元映射到另一区段(例如，第二区段1005-b)内的修复单元。测试阶段还可包含用第一区段1005-a内的所有或一些修复单元已用以修复有缺陷单元的信息来编程第一区段1005-a(例如，通过熔断熔丝)。在测试阶段中，可测试第一区段1005-a中的每一存储器单元和/或存储器单元行以确保数据正确地存储于那些存储器单元处。
在1015，第一区段1005-a和/或第二区段1005-b可启用推测性选择操作模式，其中可在确定响应于接收到存储器地址将存取哪一区段之前选择两个区段中的存取线。另外或替代地，装置存储器控制器155-a可在区段1005-a和1005-b中启用推测性选择操作模式。在一些情况下，第一区段1005-a和/或第二区段1005-b可基于第一区段1005-a确定位于第一区段1005-a中的所有修复已经使用而启用推测性选择操作模式。在其它情况下，第一区段1005-a和/或第二区段1005-b可基于确定满足推测性选择的另一要求而启用推测性选择操作模式。举例来说，如果使用第一区段1005-a中的阈值数目的修复地址，如果1005-b是用于第一区段1005-a的专用修复，如果信号是从存储器控制器接收等，那么可启用推测性选择。
在1020，装置存储器控制器155-d可将一或多个存储器命令发送到区段1005-a和1005-b，从而指定待存取的一或多个存储器地址。在一些情况下，所述一或多个存储器命令包含激活命令、读取命令、写入命令和/或预充电命令。在一些情况下，存储器地址可涉及一或多个存储器单元，且在其它情况下，存储器地址可涉及存储器的区段。
在1025，第一区段1005-a中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段1005-a的存储器命令而选择/充电第一区段1005-a，例如，第一区段1005-a可对第一区段1005-a中的一或多个数字线进行充电。第一区段1005-a可随后检查在存储器命令中接收的存储器地址以验证所述存储器地址是否与第一区段1005-a内的有效地址或缺陷地址相关联。举例来说，第一区段1005-a中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第一区段1005-a可仅将存储器地址与对应于第一区段1005-a的修复地址的有缺陷存储器地址进行比较。在其它情况下，第一区段1005-a可将存储器地址与对应于区段1005-a和1005-b的修复地址的有缺陷存储器地址进行比较。如果存储器地址是有效的，即，寻址功能存储器单元，那么第一区段1005-a内的电路可根据存储器命令存取通过所接收存储器地址寻址的存储器单元。
类似地，在1030，第二区段1005-b中的电路(例如，逻辑电路和解码器)可响应于接收到经寻址到第一区段1005-a的存储器命令或响应于接收到来自第一区段1005-a的信号而选择/充电第二区段1005-b，例如，对第二区段1005-b中的一或多个数字线进行充电。第二区段1005-b可随后检查来自存储器命令的地址以验证存储器地址是否为有效存储器地址和/或是否与第二区段1005-b内的修复地址相关联。举例来说，第二区段1005-b中的电路可将来自命令的存储器地址与已知有缺陷存储器地址进行比较。在一些情况下，第二区段1005-b可仅将存储器地址与对应于第二区段1005-b的修复地址的有缺陷存储器地址进行比较。在其它情况下，第二区段1005-b可将存储器地址与对应于第一区段1005-a和1005-b的修复地址的有缺陷存储器地址进行比较。在这些情况下，如果第二区段1005-b确定存储器地址有效，例如，通过未能使所接收存储器地址与第一区段1005-a或第二区段1005-b的已知有缺陷存储器地址匹配，那么第二区段1005-b内的电路可将第二区段1005-b放电，例如，可将第二区段1005-b中的所述一或多个数字线放电。
在1035，第一区段1005-a中的电路(例如，逻辑电路)可例如通过未能使存储器地址匹配于已知有缺陷存储器地址而确定与存储器命令相关联的存储器地址不是有缺陷的(或有效)，且可进一步例如使用在存储器命令中接收的地址信息确定有效地址在第一区段1005-a内。
在一些实例中，在1040，第二区段1005-b中的电路(例如，逻辑电路)可例如通过未能使存储器地址匹配于已知有缺陷存储器地址而确定与存储器命令相关联的存储器地址不是有缺陷的(或有效)，且可进一步例如使用存储器命令中的地址信息确定有效地址在第一区段1005-a内。
在一些情况下，在1045，第一区段1005-a中的电路(例如，逻辑电路)可识别对应于第一区段1005-a中的有效存储器地址的存储器单元，且在1060，可激活对应于有效地址的字线。在一些情况下，第一区段1005-a中的电路可当确定来自存储器命令的存储器地址不是有缺陷的时识别有效地址(例如，作为1035的一部分)。在一些实例中，在1055，第一区段1005-a中的电路可指示通过有效地址寻址的存储器单元位于第一区段1005-a中，例如，可指示有效地址位于第一区段1005-a中。在字线经激活之后，可跨越一或多个存储器单元施加存取电压，从而致使存储器单元放电到相应存取线(例如，数字线)上。随后可感测存取线(例如，数字线)上的所得电压，且可例如由存储器控制器读取存储于存储器单元中的信息。
类似地，在1050，第二区段1005-b中的电路(例如，逻辑电路)可识别对应于第一区段1005-a中的有效存储器地址的存储器单元。在一些情况下，第二区段1005-b中的电路可当确定来自存储器命令的存储器地址有缺陷时识别有效存储器地址(例如，作为1040的一部分)。因此，第二区段1005-b中的电路可例如基于指示第一区段包含于存储器地址中的区段ID/地址而确定存储器地址指向第一区段1005-a中的存储器单元。
在1065，第二区段1005-b中的电路可响应于有效存储器地址位置的指示或确定而将第二区段1005-b取消选择，例如，对第二区段1005-b中的一或多个充电的数字线移除施加电压和/或施加放电电压。
在1070，第一区段1005-a可将请求的数据发送到装置存储器控制器155-d，如存储器命令中所指示。举例来说，可感测放电到修复单元的存取线(例如，数字线)上的电压且所得数据可发送到装置存储器控制器155-d。
图11示出根据本文所公开的实例的支持存储器装置内的推测性区段选择的存储器控制器1105的框图1100。存储器控制器1105可为如参考图1到10所描述的存储器控制器的各方面的实例。存储器控制器1105可包含存储器地址管理器1110、存储器选择组件1115、存储器取消选择组件1120、存储器修复组件1125、存储器存取组件1130，和推测性选择组件1135。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
存储器地址管理器1110可接收对应于第一存储器区段中的存储器单元的存储器地址。在一些实例中，存储器地址管理器1110可接收对应于第一存储器区段中的第二存储器单元的第二存储器地址。在一些实例中，接收存储器地址包含接收指示存储器地址的存储器命令。
存储器选择组件1115可基于接收到存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线。在一些实例中，存储器选择组件1115可在存储器区段集合中的每一个中基于接收到存储器命令而选择至少一个存取线。在一些实例中，存储器选择组件1115可基于接收到第二存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线。在一些实例中，选择第一存取线包含激活第一存储器区段中的第一板线和第一数字线。在一些实例中，选择第二存取线包含激活第二存储器区段中的第二板线和第二数字线。
推测性选择组件1135可确定存储器区段集合的一个存储器区段中的所有修复单元已经编程以代替所述存储器区段集合的所述一个存储器区段中的对应存储器单元，例如，其中所述存储器区段集合包含第一存储器区段和第二存储器区段。在一些实例中，推测性选择组件1135可基于所述确定而配置将基于对应于第一存储器区段中的存储器单元的存储器地址而激活的存储器区段集合中的每一个。在一些实例中，推测性选择组件1135可基于所述确定而启用操作模式，其中存储器区段集合中的每一个经配置为基于在存储器区段集合中的任一个处接收到第二存储器地址而选择。推测性选择组件1135还可确定存储器区段集合的第一存储器区段中的某一数量的修复单元已经配置以修复第一存储器区段中的有缺陷存储器单元且可基于所述确定而启用操作模式。
存储器修复组件1125可基于存储器地址识别修复单元。在一些实例中，存储器修复组件1125可基于接收到存储器地址而将存储器地址与经识别/已知为有缺陷的存储器单元的地址进行比较。在一些实例中，存储器修复组件1125可至少部分地与选择存储器区段集合中的每一个中的至少一个存取线同时地将存储器地址与有缺陷存储器单元的地址进行比较。在一些实例中，存储器修复组件1125可将存储器地址与有缺陷存储器单元的地址中的一个进行匹配，其中基于所述匹配识别修复单元的位置。在一些情况下，存储器修复组件1125可将存储器地址与经识别为有缺陷的存储器单元的地址中的一个进行匹配，其中识别修复单元包含基于所述匹配确定修复单元的地址。在一些情况下，存储器修复组件1125可基于存储器地址识别修复单元位于第二存储器区段中。
在一些情况下，存储器修复组件1125可向第一存储器区段指示修复单元位于第二存储器区段中。因此，在一些情况下，存储器取消选择组件1120可基于修复单元位于第二存储器区段中而将第一存储器区段的第一存取线取消选择。在一些情况下，存储器选择组件1115还可基于修复单元位于第二存储器区段中而维持第二存储器区段的第二存取线的选择。此外，在一些情况下，存储器选择组件1115可在第一存取线取消选择之后选择第二存储器区段中与修复单元耦合的第三存取线。在一些情况下，所述指示可致使存储器取消选择组件1120基于识别修复单元位于第二存储器区段中而在存储器区段集合的其它存储器区段中的每一个中将所述至少一个存取线取消选择。
在一些情况下，存储器修复组件1125可向存储器区段集合的第二存储器区段指示修复单元位于第一存储器区段中。在一些情况下，所述指示可致使存储器选择组件1115基于修复单元位于第一存储器区段中而维持第一存储器区段的第一存取线的选择。在一些情况下，所述指示还可致使存储器取消选择组件1120基于修复单元位于第一存储器区段中而将第二存储器区段的第二存取线取消选择。此外，在一些情况下，存储器选择组件1115可在第二存取线取消选择之后选择第一存储器区段中与修复单元耦合的第三存取线。
存储器取消选择组件1120可基于对应于存储器单元的修复单元的位置将第一存取线或第二存取线中的一个取消选择，其中修复单元位于第一存储器区段或第二存储器区段中的一个中。在一些实例中，存储器取消选择组件1120可在存储器区段集合的子集中基于对应于第一存储器区段中的存储器单元的修复单元的位置将所述至少一个存取线取消选择。在一些实例中，存储器取消选择组件1120可基于确定第一存储器区段中的第二存储器单元不是有缺陷的而将第二存取线取消选择。在一些实例中，存储器取消选择组件1120可将第一存储器区段的第一存取线取消选择。在一些实例中，将第一存取线取消选择包含基于修复单元位于第二存储器区段中而将第一板线和第一数字线去活。在一些实例中，将第二存取线取消选择包含基于修复单元位于第一存储器区段中而将第二板线和第二数字线去活。
存储器存取组件1130可在第一存储器区段或第二存储器区段中的所述一个中基于识别存储器地址指示有缺陷存储器单元而存取修复单元而不是存储器单元。在一些实例中，存储器存取组件1130可在将第二板线和第二数字线去活之后激活第一存储器区段中的第一字线，其中第一字线与用于修复单元的第一选择装置耦合。在一些实例中，存储器存取组件1130可在将第一板线和第一数字线去活之后激活第二存储器区段中的第二字线，其中第二字线与用于修复单元的第二选择装置耦合。存储器存取组件1130还可在第一存储器区段或第二存储器区段中的所述一个中基于识别存储器地址指示功能存储器单元而存取通过存储器命令寻址的存储器单元。
图12说明根据本公开的方面的支持存储器装置内的推测性区段选择的实例系统。系统1200包含装置1205，其可为或包含印刷电路板以连接或以物理方式支持各种组件。装置1205包含存储器阵列1250，其可为参考图1到4描述的存储器阵列的实例。存储器阵列1250可含有存储器控制器1260和存储器单元1255，其可为参考图1到10描述的存储器控制器和存储器单元的实例。装置1205还可包含处理器1210、BIOS组件1215、外围组件1220和输入/输出控制组件1225。装置1205的组件可通过总线1230彼此电子通信。
处理器1210可经配置以通过存储器控制器1260操作存储器阵列1250。在一些情况下，处理器1210可执行参考图1到10描述的存储器控制器1260的功能。在其它情况下，存储器控制器1260可集成到处理器1210中。处理器1210可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合，并且处理器1210可执行本文所描述的各种功能。处理器1210可例如经配置以执行存储在存储器阵列1250中的计算机可读指令，以使装置1205执行各种功能或任务。
BIOS组件1215可为包含操作为固件的基本输入/输出系统(BIOS)的软件组件，其可初始化并运行系统1200的各种硬件组件。BIOS组件1215还可管理处理器1210与例如外围组件1220、输入/输出控制组件1225等各种组件之间的数据流。BIOS组件1215可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件1220可为任何输入或输出装置，或此类装置的接口，其可集成到装置1205中。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。
输入/输出控制组件1225可管理处理器1210与外围组件1220、输入装置1235或输出装置1240之间的数据通信。输入/输出控制组件1225还可管理未集成到装置1205中的外围设备。在一些情况下，输入/输出控制组件1225可表示到外部外围设备的物理连接或端口。
输入装置1235可表示将输入提供到装置1205或其组件的在装置1205外部的装置或信号。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入1235可为经由外围组件1220与装置1205介接的外围设备，或可由输入/输出控制组件1225管理。
输出装置1240可表示在装置1205外部的装置或信号，其经配置以从装置1205或其组件中的任一个接收输出。输出装置1240的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出装置1240可为经由外围组件1220与装置1205介接的外围设备或可由输入/输出控制组件1225管理。
存储器控制器1260、装置1205及存储器阵列1250的组件可由经设计以实行其功能的电路构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它作用中或非作用中元件。
图13示出说明根据本公开的方面的支持存储器装置内的推测性区段选择的一或多种方法1300的流程图。方法1300的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法1300的操作可由如参考图12所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件以执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。
在1305，存储器阵列可接收对应于第一存储器区段中的存储器单元的存储器地址。可根据本文中所描述的方法来执行1305的操作。在一些实例中，1305的操作的方面可由如参考图12所描述的存储器阵列执行。
在1310，存储器阵列可基于接收到存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线。可根据本文中所描述的方法执行1310的操作。在一些实例中，1310的操作的方面可由如参考图12所描述的存储器阵列执行。
在1315，存储器阵列可基于对应于存储器单元的修复单元的位置将第一存取线或第二存取线中的一个取消选择，其中修复单元位于第一存储器区段或第二存储器区段中的一个中。可根据本文所描述的方法来执行1315的操作。在一些实例中，1315的操作的方面可由如参考图12所描述的存储器阵列执行。
在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法1300。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收对应于第一存储器区段中的存储器单元的存储器地址，基于接收到存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线，以及基于对应于存储器单元的修复单元的位置将第一存取线或第二存取线中的一个取消选择，其中修复单元位于第一存储器区段或第二存储器区段中的一个中。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于存储器地址识别修复单元，以及在第一存储器区段或第二存储器区段中的所述一个中基于所述识别存取修复单元而不是存储器单元。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于接收到存储器地址将存储器地址与经识别为有缺陷的存储器单元的地址进行比较，以及使存储器地址与经识别为有缺陷的存储器单元的地址中的一个进行匹配，其中识别修复单元包含基于所述匹配确定修复单元的地址。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：向第二存储器区段指示修复单元可位于第一存储器区段中，其中基于所述指示将第二存取线取消选择，且存取修复单元包含在第二存取线取消选择之后选择第一存储器区段中与修复单元耦合的第三存取线。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：向第一存储器区段指示修复单元可位于第二存储器区段中，其中基于所述指示将第一存取线取消选择，且存取修复单元包含在第一存取线取消选择之后选择第二存储器区段中与修复单元耦合的第三存取线。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：确定存储器区段集合中的一个中的所有修复单元可能已经编程以代替存储器区段集合中的所述一个中的对应存储器单元，其中所述存储器区段集合包含第一存储器区段和第二存储器区段，以及基于所述确定启用操作模式，其中所述存储器区段集合中的每一个可经配置以基于在所述存储器区段集合中的任一个处接收到所述存储器区段集合中的一个的第二存储器地址而选择。
本文所描述的方法1300和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：接收对应于第一存储器区段中的第二存储器单元的第二存储器地址，基于接收到第二存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线，以及基于确定第一存储器区段中的第二存储器单元可能不是有缺陷的而将第二存取线取消选择。
在本文所描述的方法1300和设备的一些实例中，选择第一存取线可包含用于以下操作的操作、特征、构件或指令：激活第一存储器区段中的第一板线和第一数字线，且选择第二存取线可包含用于以下操作的操作、特征、构件或指令：激活第二存储器区段中的第二板线和第二数字线。
在本文所描述的方法1300和设备的一些实例中，将第一存取线取消选择可包含用于以下操作的操作、特征、构件或指令：基于修复单元位于第二存储器区段中而将第一板线和第一数字线去活，或且将第二存取线取消选择可包含用于以下操作的操作、特征、构件或指令：至少基于修复单元位于第一存储器区段中而将第二板线和第二数字线去活。
在本文所描述的方法1300和设备的一些实例中，存取第一存储器区段或第二存储器区段中的一个中的修复单元可包含用于以下操作的操作、特征、构件或指令：在将第二板线和第二数字线去活之后激活第一存储器区段中的第一字线，其中第一字线可与用于修复单元的第一选择装置耦合，或以及在将第一板线和第一数字线去活之后激活第二存储器区段中的第二字线，其中第二字线可与用于修复单元的第二选择装置耦合。
在本文所描述的方法1300和设备的一些实例中，接收存储器地址可包含用于以下操作的操作、特征、构件或指令：接收指示存储器地址的存储器命令。
图14示出说明根据本公开的方面的支持存储器装置内的推测性区段选择的一或多种方法1400的流程图。方法1400的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法1400的操作可由如参考图12所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件以执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。
在1405，存储器阵列可接收对应于第一存储器区段中的存储器单元的存储器地址。可根据本文中所描述的方法执行1405的操作。在一些实例中，1405的操作的方面可由如参考图12所描述的存储器阵列执行。
在1410，存储器阵列可基于接收到存储器地址而选择第一存储器区段中的第一存取线和第二存储器区段中的第二存取线。可根据本文中所描述的方法执行1410的操作。在一些实例中，1410的操作的方面可由如参考图12所描述的存储器阵列执行。
在1415，存储器阵列可基于存储器地址识别修复单元。可根据本文中所描述的方法执行1415的操作。在一些实例中，1415的操作的方面可由如参考图12所描述的存储器阵列执行。
在1420，存储器阵列可基于对应于存储器单元的修复单元的位置将第一存取线或第二存取线中的一个取消选择，其中修复单元位于第一存储器区段或第二存储器区段中的一个中。1420的操作可根据本文中所描述的方法来执行。在一些实例中，1420的操作的方面可由如参考图12所描述的存储器阵列执行。
在1425，存储器阵列可在第一存储器区段或第二存储器区段中的所述一个中基于所述识别而存取修复单元而不是存储器单元。1425的操作可根据本文中所描述的方法来执行。在一些实例中，1425的操作的方面可由如参考图12所描述的存储器阵列执行。
图15示出说明根据本公开的方面的支持存储器装置内的推测性区段选择的一或多种方法1500的流程图。方法1500的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法1500的操作可由如参考图12所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件以执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。
在1505，存储器阵列可在第一存储器区段中的第一逻辑电路和第二存储器区段中的第二逻辑电路处接收对应于第一存储器区段中的存储器单元的第一存储器地址。可根据本文中所描述的方法执行1505的操作。在一些实例中，1505的操作的方面可由如参考图12所描述的存储器阵列执行。
在1510，存储器阵列可基于接收到第一存储器地址而通过第一逻辑电路选择第一存储器区段中的第一存取线且通过第二逻辑电路选择第二存储器区段中的第二存取线。可根据本文中所描述的方法执行1510的操作。在一些实例中，1510的操作的方面可由如参考图12所描述的存储器阵列执行。
在1515，存储器阵列可通过第一逻辑电路或第二逻辑电路中的至少一个基于第一存储器地址而识别修复单元，其中修复单元位于第一存储器区段或第二存储器区段中的一个中。可根据本文中所描述的方法执行1515的操作。在一些实例中，1515的操作的方面可由如参考图12所描述的存储器阵列执行。
在1520，存储器阵列可通过第一逻辑电路或第二逻辑电路中的一个基于修复单元的位置将第一存取线或第二存取线中的一个取消选择。可根据本文中所描述的方法执行1520的操作。在一些实例中，1520的操作的方面可由如参考图12所描述的存储器阵列执行。
在1525，存储器阵列可通过第一逻辑电路或第二逻辑电路中的一个，基于所述识别且在所述取消选择之后存取第一存储器区段或第二存储器区段中的修复单元而不是存储器单元。可根据本文中所描述的方法执行1525的操作。在一些实例中，1525的操作的方面可由如参考图12所描述的存储器阵列执行。
在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法1500。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在第一存储器区段中的第一逻辑电路和第二存储器区段中的第二逻辑电路处接收对应于第一存储器区段中的存储器单元的第一存储器地址，基于接收到第一存储器地址通过第一逻辑电路选择第一存储器区段中的第一存取线且通过第二逻辑电路选择第二存储器区段中的第二存取线，通过第一逻辑电路或第二逻辑电路中的至少一个基于第一存储器地址而识别修复单元，其中修复单元位于第一存储器区段或第二存储器区段中的一个中，通过第一逻辑电路或第二逻辑电路中的一个基于修复单元的位置将第一存取线或第二存取线中的一个取消选择，以及通过第一逻辑电路或第二逻辑电路中的一个，基于所述识别且在所述取消选择之后存取第一存储器区段或第二存储器区段中的修复单元而不是存储器单元。
本文所描述的方法1500和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于接收到第一存储器地址，通过第一逻辑电路将第一存储器地址与经识别为有缺陷的第一存储器地址进行比较，且通过第二逻辑电路将第一存储器地址与经识别为有缺陷的第二存储器地址进行比较。
本文所描述的方法1500和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：通过第一逻辑电路确定第一存储器地址与经识别为有缺陷的第一存储器地址中的存储器地址之间的匹配，其中修复单元可基于所述确定由第一逻辑电路识别为位于第一存储器区段中，以及通过第一逻辑电路向第二逻辑电路指示修复单元可位于第一存储器区段中，其中第二存取线可基于所述指示由第二逻辑电路取消选择，且其中第一存储器区段中的修复单元可在第二存取线可取消选择之后由第一逻辑电路存取。
本文所描述的方法1500和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：通过第二逻辑电路确定第一存储器地址与经识别为有缺陷的第二存储器地址中的存储器地址之间的匹配，修复单元可基于所述确定由第二逻辑电路识别为位于第二存储器区段中，以及通过第二逻辑电路向第一逻辑电路指示修复单元可位于第二存储器区段中，其中第一存取线可基于所述指示由第一逻辑电路取消选择；以及其中第二存储器区段中的修复单元可在第一存取线可取消选择之后由第二逻辑电路存取。
本文所描述的方法1500和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：通过第一逻辑电路确定第一存储器地址与经识别为有缺陷的第一存储器地址中的存储器地址之间的匹配，其中修复单元可基于所述确定由第一逻辑电路识别为位于第一存储器区段中，以及通过第二逻辑电路未能确定第一存储器地址与经识别为有缺陷的第二存储器地址之间的匹配，其中第二存取线可基于未能确定第一存储器地址与经识别为有缺陷的第二存储器地址中的一个之间的匹配而由第二逻辑电路取消选择。
本文所描述的方法1500和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：由第一逻辑电路和第二逻辑电路基于接收到第一存储器地址将第一存储器地址与经识别为有缺陷的存储器地址进行比较，由第一逻辑电路和第二逻辑电路基于所述比较确定第一存储器地址与经识别为有缺陷的存储器地址中的存储器地址之间的匹配，以及由第一逻辑电路和第二逻辑电路基于所述确定而识别修复单元的第二存储器地址，其中第二存储器地址指示修复单元可位于第二存储器区段中，且其中第一存取线可基于所述确定由第一逻辑电路取消选择。
在本文所描述的方法1500和设备的一些实例中，选择第一存取线和第二存取线可包含用于以下操作的操作、特征、装置或指令：由第一逻辑电路基于接收到第一存储器地址将第一信号传输到第一存储器区段中的第一解码电路，其中第一解码电路基于接收到第一信号激活第一存取线，以及由第二逻辑电路基于接收到第一存储器地址将第二信号传输到第二存储器区段中的第二解码电路，其中第二解码电路基于接收到第二信号激活第二存取线。
在本文所描述的方法1500和设备的一些实例中，将第一存取线或第二存取线中的一个取消选择可包含用于以下操作的操作、特征、构件或指令：由第一逻辑电路将第三信号传输到第二解码电路，其中第二解码电路基于接收到第三信号将第二存取线去活，或且由第二逻辑电路将第四信号传输到第一解码电路，其中第一解码电路基于接收到第四信号将第一存取线去活。
在本文所描述的方法1500和设备的一些实例中，存取修复单元可包含用于以下操作的操作、特征、构件或指令：由第一逻辑电路在第二存取线可停用之后将第五信号传输到第一存储器区段中的第三解码电路，其中第三解码电路激活可与第一存取线和修复单元耦合的第三存取线，或且由第二逻辑电路在第一存取线可停用之后将第六信号传输到第二存储器区段中的第四解码电路，其中第四解码电路激活可与第二存取线和修复单元耦合的第四存取线。
图16示出说明根据本公开的方面的支持存储器装置内的推测性区段选择的一或多种方法1600的流程图。方法1600的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法1600的操作可由如参考图12所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件以执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。
在1605，存储器阵列可确定存储器区段集合的第一存储器区段中的某一数量的修复单元已经配置以修复第一存储器区段中的有缺陷存储器单元。可根据本文中所描述的方法执行1605的操作。在一些实例中，1605的操作的方面可由如参考图12所描述的存储器阵列执行。
在1610，存储器阵列可基于所述确定将存储器区段集合中的每一个配置为基于对应于第一存储器区段中的存储器单元的存储器地址而激活。可根据本文中所描述的方法执行1610的操作。在一些实例中，1610的操作的方面可由如参考图12所描述的存储器阵列执行。
在1615，存储器阵列可通过存储器区段集合的至少一个存储器区段接收存储器命令，所述存储器命令指示对应于第一存储器区段中的存储器单元的存储器地址。可根据本文中所描述的方法执行1615的操作。在一些实例中，1615的操作的方面可由如参考图12所描述的存储器阵列执行。
在1620，存储器阵列可在存储器区段集合中的每一个中基于接收到存储器命令而选择至少一个存取线。可根据本文中所描述的方法执行1620的操作。在一些实例中，1620的操作的方面可由如参考图12所描述的存储器阵列执行。
在1625，存储器阵列可在存储器区段集合的子集中基于对应于第一存储器区段中的存储器单元的修复单元的位置将所述至少一个存取线取消选择。可根据本文中所描述的方法执行1625的操作。在一些实例中，1625的操作的方面可由如参考图12所描述的存储器阵列执行。
在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法1600。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：确定存储器区段集合的第一存储器区段中的某一数量的修复单元已经配置以修复第一存储器区段中的有缺陷存储器单元，基于所述确定将存储器区段集合中的每一个配置为基于对应于第一存储器区段中的存储器单元的存储器地址而激活，由存储器区段集合中的至少一个接收指示对应于第一存储器区段中的存储器单元的存储器地址的存储器命令，在存储器区段集合中的每一个中基于接收到存储器命令而选择至少一个存取线，以及在存储器区段集合的子集中基于对应于第一存储器区段中的存储器单元的修复单元的位置将所述至少一个存取线取消选择。
在本文所描述的方法1600和设备的一些实例中，存储器区段集合可包含用于以下操作的操作、特征、构件或指令：将第一存储器区段的第一存取线取消选择，以及维持第二存储器区段的第二存取线的选择。
在本文所描述的方法1600和设备的一些实例中，存储器区段集合可包含用于以下操作的操作、特征、构件或指令：将第一存储器区段的第一存取线取消选择，以及维持第二存储器区段的第二存取线的选择。
本文所描述的方法1600和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：基于存储器地址识别修复单元可位于第二存储器区段中，其中将所述至少一个存取线取消选择包含在所述多个存储器区段中的其它存储器区段中的每一个中基于识别修复单元位于第二存储器区段中将所述至少一个存取线取消选择。
本文所描述的方法1600和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：至少部分地与选择存储器区段集合中的每一个中的至少一个存取线同时地将存储器地址与有缺陷存储器单元的地址进行比较，以及使存储器地址与有缺陷存储器单元的地址中的一个匹配，其中可基于所述匹配识别修复单元的位置。
本文所描述的方法1600和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：向第一存储器区段指示修复单元可位于第二存储器区段中，其中将所述至少一个存取线取消选择包含基于修复单元位于第二存储器区段中将第一存储器区段的第一存取线取消选择，且基于修复单元位于第二存储器区段中维持第二存储器区段的第二存取线的选择。
本文所描述的方法1600和设备的一些实例还可包含用于以下操作的操作、特征、构件或指令：向存储器区段集合的第二存储器区段指示修复单元可位于第一存储器区段中，其中将所述至少一个存取线取消选择包含基于修复单元位于第一存储器区段中维持第一存储器区段的第一存取线的选择，以及基于修复单元位于第一存储器区段中将第二存储器区段的第二存取线取消选择。
应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。
描述一种设备。在一些情况下，所述设备可用以执行或支持本文描述的方法的方面的执行。所述设备可包含：第一存储器区段，其包含第一存取线，与第一存取线耦合的第一存储器单元，和经配置以基于对应于第一存储器区段的所接收存储器地址而选择第一存取线的第一解码电路；第二存储器区段，其包含第二存取线，和经配置以基于对应于第一存储器区段的所接收存储器地址而选择第二存取线的第二解码电路，且其中第一解码电路进一步经配置以基于用于第一存储器单元的修复单元的位置在第二存储器区段中而将第一存取线取消选择。
在一些实例中，第一存储器区段进一步包含经配置以将所接收存储器地址与用于有缺陷存储器单元的第一存储器地址集合进行比较的第一逻辑电路，且第二存储器区段进一步包含经配置以将所接收存储器地址与用于有缺陷存储器单元的第二存储器地址集合进行比较的第二逻辑电路。
所述设备的一些实例可包含：第一信号路径，其经配置以在第一逻辑电路与第二解码电路之间递送所接收存储器地址是否匹配于用于有缺陷存储器单元的第一存储器地址集合中的一个的第一指示，其中第二解码电路可经配置以基于所述第一指示将第二存取线取消选择；以及第二信号路径，其经配置以在第二逻辑电路与第一解码电路之间递送所接收存储器地址是否匹配于用于有缺陷存储器单元的第二存储器地址集合中的一个的第二指示，其中第一解码电路可经配置以基于第二指示将第一存取线取消选择。
在一些实例中，第一存储器区段进一步包含第一修复单元，其中第一存取线可与第一存储器单元和第一修复单元耦合，且第二存储器区段进一步包含第二存储器单元和第二修复单元，其中第二存取线可与第二存储器单元和第二修复单元耦合。
在一些实例中，第一存储器区段进一步包含与第一修复单元耦合的第三存取线以及经配置以基于所接收存储器地址是否匹配于用于有缺陷存储器单元的第一存储器地址集合中的一个而选择第三存取线的第三解码电路，且第二存储器区段进一步包含与第二修复单元耦合的第四存取线以及经配置以基于所接收存储器地址是否匹配于用于有缺陷存储器单元的第二存储器地址集合中的一个而选择第四存取线的第四解码电路。
所述设备的一些实例可包含存储器区段群组，其经配置以各自当可在所述存储器区段群组的任何一或多个存储器区段处接收所述存储器区段群组的一个存储器区段的存储器地址时被选择，且所述存储器区段群组包含第一存储器区段和第二存储器区段。
在一些实例中，第二存储器区段包含第二存储器单元，第二存储器单元中的每一个经编程以修复另一存储器区段中的有缺陷存储器单元。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地耦合的电路节点。因此，虚拟接地的电压可能会临时波动且在稳定状态下返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到近似0V。
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传送，在闭路关系中，信号可通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)并且可覆盖表面的至少一部分。举例来说，层可以是两个维度大于第三维度的三维结构，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或两个以上子层组成。在一些附图中，出于说明的目的而描绘三维层中的两个维度。
如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、引线、导电线、导电层等。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(silicon-on-insulator，SOI)衬底，例如玻璃上硅(silicon-on-glass，SOG)或蓝宝石上硅(silicon-on-sapphire，SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载体为电子)，那么FET可被称为n型FET。如果沟道是p型的(即，大部分载体为电洞)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述之、的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。此外，恰当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式复制数据，而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
接收对应于第一存储器区段中的存储器单元的存储器地址；
至少部分地基于接收到所述存储器地址而选择所述第一存储器区段中的第一存取线和第二存储器区段中的第二存取线；以及
至少部分地基于对应于所述存储器单元的修复单元的位置将所述第一存取线或所述第二存取线中的一个取消选择，其中所述修复单元位于所述第一存储器区段或所述第二存储器区段中的一个中。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述存储器地址识别所述修复单元；以及
在所述第一存储器区段或所述第二存储器区段中的所述一个中至少部分地基于所述识别而存取所述修复单元而不是所述存储器单元。
3.根据权利要求2所述的方法，其进一步包括：
至少部分地基于接收到所述存储器地址将所述存储器地址与经识别为有缺陷的存储器单元的地址进行比较；以及
使所述存储器地址与经识别为有缺陷的所述存储器单元的所述地址中的一个匹配，其中识别所述修复单元包括：
至少部分地基于所述匹配确定所述修复单元的地址。
4.根据权利要求2所述的方法，其中所述修复单元位于所述第一存储器区段中，所述方法进一步包括：
向所述第二存储器区段指示所述修复单元位于所述第一存储器区段中，其中：
至少部分地基于所述指示将所述第二存取线取消选择，且
存取所述修复单元包括在将所述第二存取线取消选择之后选择所述第一存储器区段中与所述修复单元耦合的第三存取线。
5.根据权利要求2所述的方法，其中所述修复单元位于所述第二存储器区段中，所述方法进一步包括：
向所述第一存储器区段指示所述修复单元位于所述第二存储器区段中，其中：
至少部分地基于所述指示将所述第一存取线取消选择，且
存取所述修复单元包括在将所述第一存取线取消选择之后选择所述第二存储器区段中与所述修复单元耦合的第三存取线。
6.根据权利要求1所述的方法，其进一步包括：
确定多个存储器区段中的一个中的所有修复单元已经编程以代替所述多个存储器区段中的所述一个中的对应存储器单元，其中所述多个存储器区段包括所述第一存储器区段和所述第二存储器区段；以及
至少部分地基于所述确定而启用操作模式，其中所述多个存储器区段中的每一个经配置为至少部分地基于在所述多个存储器区段中的任一个处接收到所述多个存储器区段中的一个的第二存储器地址而被选择。
7.根据权利要求1所述的方法，其进一步包括：
接收对应于所述第一存储器区段中的第二存储器单元的第二存储器地址；
至少部分地基于接收到所述第二存储器地址而选择所述第一存储器区段中的所述第一存取线和所述第二存储器区段中的所述第二存取线；以及
至少部分地基于确定所述第一存储器区段中的所述第二存储器单元不是有缺陷的而将所述第二存取线取消选择。
8.根据权利要求1所述的方法，其中：
选择所述第一存取线包括激活所述第一存储器区段中的第一板线和第一数字线，且
选择所述第二存取线包括激活所述第二存储器区段中的第二板线和第二数字线。
9.根据权利要求8所述的方法，其中：
将所述第一存取线取消选择包括至少部分地基于所述修复单元位于所述第二存储器区段中将所述第一板线和所述第一数字线去活，或
将所述第二存取线取消选择包括至少基于所述修复单元位于所述第一存储器区段中将所述第二板线和所述第二数字线去活。
10.根据权利要求9所述的方法，其中存取所述第一存储器区段或所述第二存储器区段中的一个中的所述修复单元包括：
在将所述第二板线和所述第二数字线去活之后激活所述第一存储器区段中的第一字线，其中所述第一字线与用于所述修复单元的第一选择装置耦合，或
在将所述第一板线和所述第一数字线去活之后激活所述第二存储器区段中的第二字线，其中所述第二字线与用于所述修复单元的第二选择装置耦合。
11.根据权利要求1所述的方法，其中接收所述存储器地址包括接收指示所述存储器地址的存储器命令。
12.一种方法，其包括：
确定多个存储器区段中的第一存储器区段中的某一数量的修复单元已经配置以修复所述第一存储器区段中的有缺陷存储器单元；
至少部分地基于所述确定将所述多个存储器区段中的每一个配置为至少部分地基于对应于所述第一存储器区段中的存储器单元的存储器地址而激活；
由所述多个存储器区段中的至少一个接收指示对应于所述第一存储器区段中的所述存储器单元的存储器地址的存储器命令；
在所述多个存储器区段中的每一个中至少部分地基于接收到所述存储器命令而选择至少一个存取线；以及
在所述多个存储器区段的子集中至少部分地基于对应于所述第一存储器区段中的所述存储器单元的修复单元的位置将所述至少一个存取线取消选择。
13.根据权利要求12所述的方法，其中所述多个存储器区段包括所述第一存储器区段和专用于修复单元的第二存储器区段，其中对应于所述存储器单元的所述修复单元位于所述第二存储器区段中，且其中将所述至少一个存取线取消选择包括：
将所述第一存储器区段的第一存取线取消选择；以及
维持所述第二存储器区段的第二存取线的选择。
14.根据权利要求12所述的方法，其中所述多个存储器区段包括所述第一存储器区段和紧邻于所述第一存储器区段的第二存储器区段，其中对应于所述存储器单元的所述修复单元位于所述第二存储器区段中，且其中将所述至少一个存取线取消选择包括：
将所述第一存储器区段的第一存取线取消选择；以及
维持所述第二存储器区段的第二存取线的选择。
15.根据权利要求12所述的方法，其进一步包括：
至少部分地基于所述存储器地址识别所述修复单元位于第二存储器区段中，其中将所述至少一个存取线取消选择包括：
在所述多个存储器区段中的其它存储器区段中的每一个中至少部分地基于识别所述修复单元位于所述第二存储器区段中将所述至少一个存取线取消选择。
16.根据权利要求12所述的方法，其进一步包括：
至少部分地与选择所述多个存储器区段中的每一个中的至少一个存取线同时地将所述存储器地址与有缺陷存储器单元的地址进行比较；以及
使所述存储器地址与有缺陷存储器单元的所述地址中的一个匹配，其中至少部分地基于所述匹配识别所述修复单元的所述位置。
17.根据权利要求16所述的方法，其中所述修复单元经识别为位于所述多个存储器区段中的第二存储器区段中，所述方法进一步包括：
向所述第一存储器区段指示所述修复单元位于所述第二存储器区段中，其中将所述至少一个存取线取消选择包括：
至少部分地基于所述修复单元位于所述第二存储器区段中将所述第一存储器区段的第一存取线取消选择；以及
至少部分地基于所述修复单元位于所述第二存储器区段中维持所述第二存储器区段的第二存取线的选择。
18.根据权利要求16所述的方法，其中所述修复单元经识别为位于所述第一存储器区段中，所述方法进一步包括：
向所述多个存储器区段中的第二存储器区段指示所述修复单元位于所述第一存储器区段中，其中将所述至少一个存取线取消选择包括：
至少部分地基于所述修复单元位于所述第一存储器区段中维持所述第一存储器区段的第一存取线的选择；以及
至少部分地基于所述修复单元位于所述第一存储器区段中将所述第二存储器区段的第二存取线取消选择。
19.一种设备，其包括：
第一存储器区段，其包括第一存取线、与所述第一存取线耦合的第一存储器单元，以及经配置以至少部分地基于对应于所述第一存储器区段的所接收存储器地址而选择所述第一存取线的第一解码电路；以及
第二存储器区段，其包括第二存取线，以及经配置以至少部分地基于对应于所述第一存储器区段的所述所接收存储器地址而选择所述第二存取线的第二解码电路，
其中所述第一解码电路进一步经配置以至少部分地基于用于所述第一存储器单元的修复单元的位置在所述第二存储器区段中而将所述第一存取线取消选择。
20.根据权利要求19所述的设备，其中：
所述第一存储器区段进一步包括经配置以将所接收存储器地址与用于有缺陷存储器单元的第一多个存储器地址进行比较的第一逻辑电路，且
所述第二存储器区段进一步包括经配置以将所接收存储器地址与用于有缺陷存储器单元的第二多个存储器地址进行比较的第二逻辑电路。
21.根据权利要求20所述的设备，其进一步包括：
第一信号路径，其经配置以在所述第一逻辑电路与所述第二解码电路之间递送所述所接收存储器地址是否匹配于用于有缺陷存储器单元的所述第一多个存储器地址中的一个的第一指示，其中所述第二解码电路经配置以至少部分地基于所述第一指示将所述第二存取线取消选择；以及
第二信号路径，其经配置以在所述第二逻辑电路与所述第一解码电路之间递送所述所接收存储器地址是否匹配于用于有缺陷存储器单元的所述第二多个存储器地址中的一个的第二指示，其中所述第一解码电路经配置以至少部分地基于所述第二指示将所述第一存取线取消选择。
22.根据权利要求20所述的设备，其中：
所述第一存储器区段进一步包括第一修复单元，其中所述第一存取线与所述第一存储器单元和所述第一修复单元耦合，且
所述第二存储器区段进一步包括第二存储器单元和第二修复单元，其中所述第二存取线与所述第二存储器单元和所述第二修复单元耦合。
23.根据权利要求22所述的设备，其中：
所述第一存储器区段进一步包括与所述第一修复单元耦合的第三存取线，以及经配置以至少部分地基于所述所接收存储器地址是否匹配于用于有缺陷存储器单元的所述第一多个存储器地址中的一个而选择所述第三存取线的第三解码电路，且
所述第二存储器区段进一步包括与所述第二修复单元耦合的第四存取线，以及经配置以至少部分地基于所述所接收存储器地址是否匹配于用于有缺陷存储器单元的所述第二多个存储器地址中的一个而选择所述第四存取线的第四解码电路。
24.根据权利要求19所述的设备，其进一步包括：
存储器区段群组，其经配置以各自当在所述存储器区段群组中的任何一或多个处接收到所述存储器区段群组中的一个的存储器地址时被选择，其中所述存储器区段群组包括所述第一存储器区段和所述第二存储器区段。
25.根据权利要求19所述的设备，其中所述第二存储器区段包括第二存储器单元，所述第二存储器单元中的每一个经编程以修复另一存储器区段中的有缺陷存储器单元。
CN202080050709.6A 2019-06-19 2020-05-12 存储器装置内的推测性区段选择 Active CN114127678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/446,467 US10872678B1 (en) 2019-06-19 2019-06-19 Speculative section selection within a memory device
US16/446,467 2019-06-19
PCT/US2020/032503 WO2020256857A1 (en) 2019-06-19 2020-05-12 Speculative section selection within a memory device

Publications (2)

Publication Number Publication Date
CN114127678A true CN114127678A (zh) 2022-03-01
CN114127678B CN114127678B (zh) 2024-05-07

Family

ID=73823560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080050709.6A Active CN114127678B (zh) 2019-06-19 2020-05-12 存储器装置内的推测性区段选择

Country Status (6)

Country Link
US (2) US10872678B1 (zh)
EP (1) EP3987519A4 (zh)
JP (1) JP2022537192A (zh)
KR (1) KR20220019056A (zh)
CN (1) CN114127678B (zh)
WO (1) WO2020256857A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115062352A (zh) * 2022-08-16 2022-09-16 湖南进芯电子科技有限公司 加密区域动态调节的数据处理方法、系统及电路结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144214B2 (en) * 2019-07-25 2021-10-12 Micron Technology, Inc. Memory authentication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144593A (en) * 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
JP2004103080A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体記憶装置
US20080259701A1 (en) * 2007-04-18 2008-10-23 Arm Limited Redundancy architecture for an integrated circuit memory
US20110161751A1 (en) * 2007-12-12 2011-06-30 Renesas Electronics Corporation Semiconductor integrated circuit with memory repair circuit
US20140369143A1 (en) * 2013-06-17 2014-12-18 Micron Technology, Inc. Apparatuses and methods for mapping memory addresses to redundant memory
US9711204B1 (en) * 2016-02-22 2017-07-18 SK Hynix Inc. Semiconductor device(s) and method of refreshing the semiconductor device

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885720A (en) * 1988-04-01 1989-12-05 International Business Machines Corporation Memory device and method implementing wordline redundancy without an access time penalty
US5377152A (en) * 1991-11-20 1994-12-27 Kabushiki Kaisha Toshiba Semiconductor memory and screening test method thereof
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
US5808943A (en) * 1993-12-28 1998-09-15 Nippon Steel Corporation Semiconductor memory and method of manufacturing the same
US6111800A (en) * 1997-12-05 2000-08-29 Cypress Semiconductor Corporation Parallel test for asynchronous memory
JP3206541B2 (ja) * 1998-03-04 2001-09-10 日本電気株式会社 半導体記憶装置
US6236602B1 (en) * 2000-05-25 2001-05-22 Robert Patti Dynamic configuration of storage arrays
US6813735B1 (en) * 2000-10-02 2004-11-02 Fasl, Llc. I/O based column redundancy for virtual ground with 2-bit cell flash memory
US6496428B2 (en) * 2001-01-19 2002-12-17 Fujitsu Limited Semiconductor memory
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
US8688892B2 (en) 2004-05-26 2014-04-01 OCZ Storage Solutions Inc. System and method for increasing DDR memory bandwidth in DDR SDRAM modules
US7193292B2 (en) * 2004-12-02 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Fuse structure with charge protection circuit
JP2006351082A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 半導体記憶装置
US7522464B2 (en) * 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7495976B2 (en) * 2007-01-08 2009-02-24 Arm Limited Repairing integrated circuit memory arrays
US7613060B2 (en) * 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions
TWI336890B (en) * 2007-12-21 2011-02-01 Nat Univ Tsing Hua Built-in self-repair method for nand flash memory and system thereof
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8144534B2 (en) * 2009-08-25 2012-03-27 Micron Technology, Inc. Methods and memory devices for repairing memory cells
JP2011060403A (ja) * 2009-09-14 2011-03-24 Toshiba Corp 半導体記憶装置およびその駆動方法
JP5538958B2 (ja) * 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2012174297A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8982598B2 (en) * 2012-04-18 2015-03-17 Rambus Inc. Stacked memory device with redundant resources to correct defects
KR102072449B1 (ko) * 2012-06-01 2020-02-04 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
US8885426B1 (en) * 2012-06-25 2014-11-11 Inphi Corporation Compression of content entries in storage for replacing faulty memory cells
US9318222B2 (en) * 2012-12-28 2016-04-19 Texas Instruments Incorporated Hierarchical, distributed built-in self-repair solution
US11087316B2 (en) * 2013-02-08 2021-08-10 Taiwan Development & Construction Co. Electronic tag and system and method for securing electronic tag
KR20150055933A (ko) * 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102083266B1 (ko) * 2013-11-29 2020-03-03 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
KR102171261B1 (ko) 2013-12-27 2020-10-28 삼성전자 주식회사 다수의 전압 발생부들을 갖는 메모리 장치
JP2015207334A (ja) * 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102324769B1 (ko) * 2015-06-29 2021-11-10 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10303571B2 (en) * 2015-11-04 2019-05-28 Intel Corporation Data recovery in memory devices
KR20170055222A (ko) * 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170073079A (ko) * 2015-12-18 2017-06-28 에스케이하이닉스 주식회사 비휘발성 메모리 회로 및 이를 포함하는 메모리 장치
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102512988B1 (ko) * 2016-05-11 2023-03-22 삼성전자주식회사 비아 플러그를 포함하는 반도체 소자
US10504909B2 (en) 2017-05-10 2019-12-10 Micron Technology, Inc. Plate node configurations and operations for a memory array
US10074422B1 (en) 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
US10163477B1 (en) * 2017-06-22 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Memory array having disturb detector and write assistor
KR20190000662A (ko) * 2017-06-23 2019-01-03 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10510423B2 (en) 2017-08-04 2019-12-17 Micron Technology, Inc. Mitigating disturbances of memory cells
KR20190017424A (ko) * 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 메모리 장치
US10713136B2 (en) * 2017-09-22 2020-07-14 Qualcomm Incorporated Memory repair enablement
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
KR20190054533A (ko) * 2017-11-14 2019-05-22 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102406868B1 (ko) * 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20190072306A (ko) * 2017-12-15 2019-06-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102534838B1 (ko) * 2017-12-20 2023-05-22 삼성전자주식회사 3차원 구조를 갖는 메모리 장치
KR102467455B1 (ko) * 2018-03-13 2022-11-17 에스케이하이닉스 주식회사 리던던시 영역을 리페어 하는 반도체 장치
KR102559528B1 (ko) * 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10971247B2 (en) * 2018-03-29 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices
KR102467624B1 (ko) * 2018-05-10 2022-11-16 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR102658230B1 (ko) * 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
JP7112904B2 (ja) * 2018-07-20 2022-08-04 ラピスセミコンダクタ株式会社 半導体メモリのテスト方法
KR102533072B1 (ko) * 2018-08-13 2023-05-17 에스케이하이닉스 주식회사 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102606009B1 (ko) * 2018-08-16 2023-11-27 에스케이하이닉스 주식회사 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치
US10832793B2 (en) * 2018-08-21 2020-11-10 Micron Technology, Inc. Defective memory cell detection circuitry including use in automotive control systems
KR102533207B1 (ko) * 2018-08-30 2023-05-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210058750A (ko) * 2018-09-15 2021-05-24 인텔 코포레이션 메모리의 런타임 셀 행 교체
KR102627897B1 (ko) * 2018-09-18 2024-01-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102573270B1 (ko) * 2018-10-08 2023-08-31 삼성전자주식회사 반도체 메모리 장치 및 이의 구동 방법
KR20200046820A (ko) * 2018-10-25 2020-05-07 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
JP6746659B2 (ja) * 2018-11-09 2020-08-26 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びその内蔵セルフテスト方法
KR102549173B1 (ko) * 2018-11-19 2023-07-03 삼성전자주식회사 메모리 장치
KR20220094990A (ko) * 2020-12-29 2022-07-06 삼성전자주식회사 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치
US11495314B2 (en) * 2021-01-08 2022-11-08 Taiwan Semiconductor Manufacturing Company Limited Memory repair using optimized redundancy utilization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144593A (en) * 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
JP2004103080A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体記憶装置
US20080259701A1 (en) * 2007-04-18 2008-10-23 Arm Limited Redundancy architecture for an integrated circuit memory
US20110161751A1 (en) * 2007-12-12 2011-06-30 Renesas Electronics Corporation Semiconductor integrated circuit with memory repair circuit
US20140369143A1 (en) * 2013-06-17 2014-12-18 Micron Technology, Inc. Apparatuses and methods for mapping memory addresses to redundant memory
US9711204B1 (en) * 2016-02-22 2017-07-18 SK Hynix Inc. Semiconductor device(s) and method of refreshing the semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115062352A (zh) * 2022-08-16 2022-09-16 湖南进芯电子科技有限公司 加密区域动态调节的数据处理方法、系统及电路结构
CN115062352B (zh) * 2022-08-16 2022-12-02 湖南进芯电子科技有限公司 加密区域动态调节的数据处理方法、系统及电路结构

Also Published As

Publication number Publication date
US11562805B2 (en) 2023-01-24
US20210134386A1 (en) 2021-05-06
KR20220019056A (ko) 2022-02-15
US20200402606A1 (en) 2020-12-24
JP2022537192A (ja) 2022-08-24
CN114127678B (zh) 2024-05-07
EP3987519A1 (en) 2022-04-27
US10872678B1 (en) 2020-12-22
WO2020256857A1 (en) 2020-12-24
EP3987519A4 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
CN113039528A (zh) 存储器装置的纠错管理
TWI741640B (zh) 記憶體子陣列之輸入/輸出線共用之記憶體裝置及方法
CN111063385A (zh) 智能封装后修复
US11483013B2 (en) Error correction on a memory device
CN110880342B (zh) 用于低速存储器操作的方法和设备
CN113168290A (zh) 命令阻止管理
CN114341828A (zh) 存储器系统的动态通道映射
CN113261061A (zh) 非法命令检测
CN114127678B (zh) 存储器装置内的推测性区段选择
CN112997163B (zh) 动态配置总线的传输线
CN111383678A (zh) 使用移动参考的感测技术
US11468934B2 (en) Access line disturbance mitigation
US11289146B2 (en) Word line timing management
US11791011B1 (en) Self-repair verification
US10908823B2 (en) Data transfer for wear leveling with bank clusters
US11217291B2 (en) Circuitry borrowing for memory arrays
US20230395123A1 (en) Techniques for memory cell reset using dummy word lines
CN112289350A (zh) 字线电容平衡
CN114287033A (zh) 可配置的存储器裸片电容
CN112116932A (zh) 用于冗余的高效电力方案

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant