JP2006351082A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2006351082A JP2006351082A JP2005174088A JP2005174088A JP2006351082A JP 2006351082 A JP2006351082 A JP 2006351082A JP 2005174088 A JP2005174088 A JP 2005174088A JP 2005174088 A JP2005174088 A JP 2005174088A JP 2006351082 A JP2006351082 A JP 2006351082A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- redundant
- memory block
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 冗長判定にともなうアクセスタイムの悪化をさせることなくワード線単位の冗長処理を行い、レイアウト面積をより縮小できる半導体記憶装置を提供する。
【解決手段】 ブロック構造のメモリにおいて、冗長アドレスのワードと非冗長アドレスのワードの割り当てをそれぞれのメモリブロックに割り当てて、ワード線選択をパラレルに行うことにより、冗長アドレス判定のためのワード線デコードのディレー悪化を避け、また、センスアンプやライトアンプ、またはカラムスイッチを制御することで、アクセスない方のメモリブロックに対するデータを抑止することにより、余分なセレクタ等を装備することなく、非冗長メモリと同様に高速なアクセスタイムを得ることができる。
【選択図】図1
【解決手段】 ブロック構造のメモリにおいて、冗長アドレスのワードと非冗長アドレスのワードの割り当てをそれぞれのメモリブロックに割り当てて、ワード線選択をパラレルに行うことにより、冗長アドレス判定のためのワード線デコードのディレー悪化を避け、また、センスアンプやライトアンプ、またはカラムスイッチを制御することで、アクセスない方のメモリブロックに対するデータを抑止することにより、余分なセレクタ等を装備することなく、非冗長メモリと同様に高速なアクセスタイムを得ることができる。
【選択図】図1
Description
本発明は、ブロック構造化されたメモリの冗長制御の技術に関する。
従来のメモリにおいて、RAM(Random Access Memory:特にブロック化されていないRAMなど)では、ワード線単位の冗長を行う場合、冗長するアドレスをアクセスするときに、冗長用のワード線を選択する必要がある。また、そうでないときは非冗長用のワード線を選択する必要がある。
そのため、ワード線の制御部にあるデコード回路では、冗長アドレスであるかを判定するために発生するディレーと、その結果に基づいてワード線を選択するためにディレーが発生する。
上記ディレーを避ける方式として、冗長専用のラッチ回路などを用意する。この方式は、非冗長側のメモリセルへアクセスを行うとともに、冗長用に設けたラッチ回路へのアクセスを並行して行い、その間にアドレスの冗長判定もする。その判定結果に基づいて読み出し/書き込みデータの入出力する経路を切り替える方式である。
上記説明した従来方式について図6に示す。図6の従来例のブロック図(レイアウト図)は、メモリ内部の構成1を示した図である。メモリ内部の構成は、メモリアレー2、SA/WA3(センスアンプ/ライトアンプ)、セレクタ4、制御部5、非冗長用デコーダ6、冗長判定7、冗長用FF8(ラッチ回路)、I/O9(入出力インタフェース)から構成される。
メモリアレー2は、複数のメモリセルから構成される。次に、SA/WA3のSAは、カラムスイッチがある場合に、カラムスイッチを介して、メモリセルの駆動を受ける信号がSAに入力され、その信号を増幅して出力する。また、WAは、カラムスイッチを介して、メモリセルへ書き込みデータをドライブする(例えば、単なる大きなインバータでもよい)。上記カラムスイッチは、トランジスタなどで構成され、上記アドレスにより制御され、ビット線とSA/WA3の間に設けられる。
制御部5は、非冗長用デコーダ6などから構成され。非冗長用デコーダ6は、メモリセルへのアクセスを行うときに、アドレスの示すメモリセルを指定する。
冗長判定7は、ワード冗長において、不良なメモリセルに対応するアドレス(不良アドレス)へのアクセスをするとき、冗長用のアクセスに切り替える。また、予め「不良アドレス」を設定し冗長アドレスとして保持する。また、アクセスするアドレスが、上記説明した「不良アドレス」であるかの判定が、アクセスの度に行われる。ここでアドレスの一致をチェックする回路は、かなり大きなディレーを必要とする。
冗長判定7は、ワード冗長において、不良なメモリセルに対応するアドレス(不良アドレス)へのアクセスをするとき、冗長用のアクセスに切り替える。また、予め「不良アドレス」を設定し冗長アドレスとして保持する。また、アクセスするアドレスが、上記説明した「不良アドレス」であるかの判定が、アクセスの度に行われる。ここでアドレスの一致をチェックする回路は、かなり大きなディレーを必要とする。
ここで「不良アドレス」は、チップ製造時の試験においてチェックされ、チップ内のラッチ回路(冗長用FF8:フリップフロップなど)等へ予め書き込みをしておく。次に、I/O9は、入出力インタフェースで読み出しデータ、書き込みデータのデータのやり取りを行う。
なお、制御部5からメモリアレー2に行く矢印がワード線を示し、メモリアレー2からカラムスイッチやSA/WA3に伸びる矢印がビット線を示す。また、SAから出力される線がSA出力を示す。また、WA出力はWAからの出力を示す。(図示しない)。
次に、同図に示すSTEP51の処理は、アドレスバスとクロック線を介してアドレス信号とクロック信号が入力され、アドレス信号が入力される度に、制御部内の非冗長用デコーダ6、冗長判定7に入力される。
そして、上記説明したように入力されたアドレスが「不良アドレス」であるかを冗長判定7で冗長アドレスと比較して判定する。図7では冗長判定の結果が、冗長アドレスと一致して「INVALID」から変化している。
STEP52の処理は、STEP51の処理と並行して行われ、読み出しの場合は、入力されたアドレス信号を非冗長用デコーダ6でデコードする。図7に示すタイムチャートでは、アドレス信号の「VALID」の部分(有効なアドレス)を、クロック信号の立ち上がりでデコードする。
STEP53では、そのデコード結果に基づいて、メモリアレー2内のメモリセルからデコード結果が示すデータを呼び出す。図7ではワード線とビット線がアサート(ワード線:high/ビット線:low)されている。
上記呼び出されたデータは、STEP54でSA/WA3に入力され、SAによりデータ信号を増幅してセレクタ4に入力する。図7ではSAの出力レベルはlowとなる。
STEP53では、STEP51の冗長判定の結果に基づいて切り替え制御をし、「不正アドレス」であれば、予め冗長用FF8に設定されているデータをI/O9に転送する。「不正アドレス」でなければ、STEP54でSA/WA3に入力されたデータをI/O9に転送する。図7では「不正アドレス」が存在するため、冗長用FFのデータを有効「VALID」にしセレクタ4を有効「VALID」にして読み出しデータをI/O9に出力する。
STEP53では、STEP51の冗長判定の結果に基づいて切り替え制御をし、「不正アドレス」であれば、予め冗長用FF8に設定されているデータをI/O9に転送する。「不正アドレス」でなければ、STEP54でSA/WA3に入力されたデータをI/O9に転送する。図7では「不正アドレス」が存在するため、冗長用FFのデータを有効「VALID」にしセレクタ4を有効「VALID」にして読み出しデータをI/O9に出力する。
STEP56では、I/O9を介してセレクタ4で選択されたデータを読み出す。
書き込みの場合は、メモリアレー2内の書き込み先メモリセルが不良であれば、データを冗長用FF8に書き込みを行う処理をする。
書き込みの場合は、メモリアレー2内の書き込み先メモリセルが不良であれば、データを冗長用FF8に書き込みを行う処理をする。
図8は、メモリアレー2に冗長セルを持つ例を示している。冗長/非冗長のどちらのワード線を開くか、冗長判定の結果を待ってから行っている。矢印の示す部分で冗長用の冗長ワード線がアサートされ、その後ビット線が、所定のレベルになった時点で、読み出しデータがSAから出力される。
また、特許文献1によれば、行アドレス信号によって選択された行デコーダを活性化してセンス増幅を行う動作と並行して、冗長判定を行うことで、行アドレス信号が入力されてから冗長判定を完了するまでのアクセス時間を短縮する提案がされている。
特開平4−369265号公報
しかしながら、従来例1で説明したような構成(図6、図7)では、余分に装備した冗長用の回路(冗長用FF8)やセレクタ4を備えることで、冗長処理をいれないメモリよりも、ディレーが余分にかかってしまう。また、冗長/非冗長の判定結果を待たずに、予めメモリへのアクセスと冗長用FF8の読み出しを並行して進めるため、セレクタの処理時間分で多少遅くなる程度のアクセスタイムが実現できるが、冗長用FF8やセレクタ4を配設する分のスペースを確保しなければならない。
また、特許文献1に示す構成の場合、メモリセルを利用することで、従来例1と比べてレイアウトに必要とする面積を縮小できるが、冗長/非冗長のどちらのワード線を開くか、冗長判定結果を待たなければならず、1回のアクセスにかかる時間(アクセスタイム)が増加する。
本発明は上記のような実情に鑑みてなされたものであり、冗長判定にともなうアクセスタイムを悪化させることなくワード線単位の冗長処理を行い、さらに、レイアウト面積をより縮小できる半導体記憶装置を提供することを目的とする。
発明の態様の1つである半導体記憶装置によれば、複数のメモリセルからなる2つ以上のメモリブロックと、上記メモリブロックに対応した冗長セルとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、予め上記メモリブロックに不良アドレスがあるときは、上記不良アドレスの番地を記憶して冗長アドレスにし、データの読み出し/書き込みのある度に、対応する上記メモリブロックと上記冗長セルのアドレスにアクセスし、並行して、上記冗長用アドレスと上記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ上記メモリブロック内の上記メモリセルを介する経路切り替えを、上記センスアンプ/ライトアンプの出力で行い、上記データの読み出し/書き込みをする構成とする。
好適には、上記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、上記冗長セルを1以上設け、上記メモリブロック1のための上記冗長セルは上記メモリブロック2に含む構成にし、上記メモリブロック2のための上記冗長セルは上記メモリブロック1に含む構成にしてもよい。
また、上記読み出しをするとき、上記不正アドレスへのアクセスがあれば、上記不正アドレスを含む上記メモリブロックに接続される上記センスアンプの出力を抑止し、上記書き込みをするとき、上記不正アドレスへのアクセスがあれば、上記不正アドレスを含む上記メモリブロックに接続される上記ライトアンプの出力を抑止する構成としてもよい。
また、発明の態様の1つである半導体記憶装置によれば、複数のメモリセルからなる2つ以上のメモリブロックと、上記メモリブロックに対応した冗長セルとカラムスイッチとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、上記カラムスイッチを上記メモリブロック毎に、上記カラムスイッチを配置し、上記カラムスイッチ毎の入出力を上記センスアンプ/ライトアンプに接続し、予め上記メモリブロックに不良アドレスがあるときは、上記不良アドレスの番地を記憶して冗長アドレスにし、データの読み出し/書き込みのある度に、対応する上記メモリブロックと上記冗長セルのアドレスにアクセスし、並行して、上記冗長用アドレスと上記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ上記メモリブロック内の上記メモリセルを介する経路切り替えを、上記カラムスイッチの出力で行い、上記データの読み出し/書き込みをする構成とする。
好適には、上記読み出しをするとき、上記不正アドレスへのアクセスがあれば、上記不正アドレスを含む上記メモリブロックに接続される上記カラムスイッチの出力を抑止し、 上記書き込みをするとき、上記不正アドレスへのアクセスがあれば、上記不正アドレスを含む上記メモリブロックに接続される上記カラムスイッチの出力を抑止する構成としてもよい。
上記構成により、ブロック構造のメモリにおいて、冗長アドレスのワードと非冗長アドレスのワードの割り当てをそれぞれのメモリブロックに割り当てて、ワード線選択をパラレルに行うことにより、冗長アドレス判定のためのワード線デコードのディレー悪化を避け、また、センスアンプやライトアンプ、またはカラムスイッチを制御することで、アクセスしない方のメモリブロックに対するデータを抑止することにより、余分なセレクタ等を装備することなく、非冗長メモリと同様に高速なアクセスタイムを得ることができる。
本発明によれば、ブロック構造化されたメモリにおいて、冗長処理を装備しないメモリと比較して、アクセスタイムを悪化させることなく、ワード線単位の冗長を行える。
また、冗長判定動作と、まだ判定が終わっていない冗長・非冗長のアクセスを、同時に処理させることにより、高速化ができる。
また、冗長判定動作と、まだ判定が終わっていない冗長・非冗長のアクセスを、同時に処理させることにより、高速化ができる。
また、冗長専用の回路ブロックを新たに設けることなく、メモリブロック構成である構造を活用して、余分なセレクタなどのスペースおよび処理速度の悪化要因を省くことができる。さらに、セレクタを追加するのではなく、カラムスイッチやSA出力のオア部分を流用して、処理速度の悪化要因を省くことができる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(実施例1)
センスアンプ・ライトアンプで制御する例を図1のブロック図(レイアウト図)とリードアクセス時のデータの流れを示すタイムチャートを図2、3に示す。
(実施例1)
センスアンプ・ライトアンプで制御する例を図1のブロック図(レイアウト図)とリードアクセス時のデータの流れを示すタイムチャートを図2、3に示す。
図1に示すブロック図は、従来例の図6に示したセレクタ4、冗長用FF8がなく、制御部5の場所にデコーダ12を備えている。デコーダ12は非冗長用デコーダ6と冗長用デコーダ13を備えている。
ブロック分けされたメモリアレーは、複数のメモリブロック10から構成されており、例えば、メモリブロック1(10)、メモリブロック2(10)からなる構成をしている。さらに各メモリブロック10には冗長用のメモリセル(冗長セル11)を非冗長用メモリセルとは別に備えている。図1に示す例では、メモリブロック1の「不正アドレス」がある場合は、冗長セル1(11)にデータの書き込みをする。また、メモリブロック2に「不正アドレス」がある場合の冗長用セルとして冗長セル2(11)に書き込みが行われる。
ここで、図1中の実線の矢印は、活性化された信号線であり、破線の矢印は、抑止されて動かない信号線を示す。
なお、デコーダ12からメモリブロック10に行く矢印がワード線を示し、メモリブロック10からカラムスイッチやSA/WA3に伸びる矢印がビット線を示す。SAから出力される線がSA出力を示す。また、WA出力はWAからの出力を示す(図1に図示しない)。
なお、デコーダ12からメモリブロック10に行く矢印がワード線を示し、メモリブロック10からカラムスイッチやSA/WA3に伸びる矢印がビット線を示す。SAから出力される線がSA出力を示す。また、WA出力はWAからの出力を示す(図1に図示しない)。
また、上記構成のメモリ内部の動作を図2、3のタイムチャートに示す。図2は読み出し時のタイムチャートを示し、図3は書き込み時のタイムチャートを示す。
図1のSTEP11では、デコード12と冗長判定7にアドレス信号とクロック信号が入力される。冗長判定7に入力された各信号は、予め冗長判定7に設定されている「不正アドレス」であるか否かを判定する。図2ではアドレス信号を介して入力された有効なアドレスを「VALID」の部分で、クロック信号の立ち上がりにより検出する。また、冗長判定7に設定された冗長アドレスがアドレス信号の示すアドレスと一致したため、「INVALID」から冗長アドレスと一致したことを示す内容に変化する。
図1のSTEP11では、デコード12と冗長判定7にアドレス信号とクロック信号が入力される。冗長判定7に入力された各信号は、予め冗長判定7に設定されている「不正アドレス」であるか否かを判定する。図2ではアドレス信号を介して入力された有効なアドレスを「VALID」の部分で、クロック信号の立ち上がりにより検出する。また、冗長判定7に設定された冗長アドレスがアドレス信号の示すアドレスと一致したため、「INVALID」から冗長アドレスと一致したことを示す内容に変化する。
また、STEP12でも並行して、デコーダ12に入力されたアドレス信号を非冗長用デコーダ6と冗長用デコーダ13によりデコードし、STEP13でメモリブロック10と冗長セル11内のメモリセルの内容を呼び出す。図2では、非冗長ワード線がアサートされhighになり、非冗長ビット線の信号レベルが所定レベルまで下がり、アドレスが指定したメモリセル10内のデータを読み出す。
同様に冗長ワード線がアサートされhighになり、冗長ビット線の信号レベルが所定レベルまで下がり、アドレスが指定した冗長セル11内のデータを読み出す。
次に、STEP14、STEP15で、上記読み出された各データをSA/WA3に転送する。STEP14では、STEP11の処理結果を、メモリブロック2の下に示されるSA/WA3にイネーブル信号として入力する。図1では上記で説明したように破線で示されているため、STEP13で読み出したデータはI/O9に転送されない。図2では、非冗長SA出力を示している。
次に、STEP14、STEP15で、上記読み出された各データをSA/WA3に転送する。STEP14では、STEP11の処理結果を、メモリブロック2の下に示されるSA/WA3にイネーブル信号として入力する。図1では上記で説明したように破線で示されているため、STEP13で読み出したデータはI/O9に転送されない。図2では、非冗長SA出力を示している。
また、STEP15では冗長判定7の結果を、メモリブロック2の下に示されるSA/WA3にイネーブル信号として入力する。図1ではメモリブロック2に「不正アドレス」がある例であるので、メモリブロック2の「不正アドレス」データ内容が冗長セル2に書き込みされている。よってアドレスが指すデータをSA/WA1から読み出しI/O9に転送する。図2では冗長SA出力がlowの状態になっている。
STEP16では、SA/WA1(3)から転送されたデータをI/O9の出力インタフェースから出力する。
上記説明したように、SA/WA3に設けられたセンスアンプ(SA)を起動するまでに、STEP11〜STEP14と並行して冗長判定7が、冗長判定の処理を済ませていれば、冗長処理が終了するまで遅らせる必要がなく、読み出し動作をする際のディレーは悪化しない。
上記説明したように、SA/WA3に設けられたセンスアンプ(SA)を起動するまでに、STEP11〜STEP14と並行して冗長判定7が、冗長判定の処理を済ませていれば、冗長処理が終了するまで遅らせる必要がなく、読み出し動作をする際のディレーは悪化しない。
また、複数のセンスアンプ出力は、信号線へのドットによるORやORゲートで出力をまとめればよいので、特にセレクタなどを備える必要もなくなる。
また、図3に示す書き込み動作は、アドレス信号の「VALID」をクロック信号の立ち上がりで検出し、冗長判定では、冗長判定7において冗長アドレスと「不正アドレス」が一致していれば冗長判定結果を「冗長アドレスと一致」にアサートする。
また、図3に示す書き込み動作は、アドレス信号の「VALID」をクロック信号の立ち上がりで検出し、冗長判定では、冗長判定7において冗長アドレスと「不正アドレス」が一致していれば冗長判定結果を「冗長アドレスと一致」にアサートする。
ここで、書き込みの場合、微小なセルでのビット線駆動が必要な読み出し動作に比べ、ディレー的に余裕がある。読み出し動作で必要となるサイクルタイム内に書き込み動作が完了できるような駆動力を持つ、ライトアンプ(WA)やプリチャージ回路を装備することによって、メモリ(RAMなど)のサイクルタイムなどのスペックを悪化させないようにできる。プリチャージ回路は、ビット線やSA入力の信号の状態を初期化するもので、電圧源(VDD)と初期化する信号の間に配設する。例えば、単にトランジスタを用いてもよい。
「不正アドレス」が、冗長アドレスと一致している場合は、アドレスが指す冗長セル11に対応する、冗長ワード線と冗長ビット線を変化させる。また、SA/WA3のWAから書き込みデータを出力し、冗長セル11に書き込みを行う。
同図のタイムチャート例では、書き込み時は、デコード開始信号を制御して遅らせることにより、ワード線信号の開始を遅らせ、無駄なセルの駆動を減らして、低消費電力化を狙っているが、読み出しと同様なワード線の開始タイミングでもかまわない。
冗長用のワード線のデコードは、アドレスのブロック部のビットだけでできるので、低消費電力化のため、書き込み時の冗長セルを使わないケースでは、選択しないような制御も可能である。同様な考え方で、「不良アドレス」がなく冗長セル11を使わない場合は、冗長ワード線を上げないで、低消費電力化を測ることも可能である。
また、サイクルタイムは延びるが、ワード線のアサートの終了タイミングを書き込みタイミングまで遅らせることによって、冗長判定処理時間をセンスアンプの起動前ぎりぎりまで取ることも可能となる。その結果、アクセスタイムを悪化させることなく、メモリブロック10内の複数箇所に冗長セルを入れることも可能になる。
(実施例2)
図4のブロック図(レイアウト図)にカラムスイッチを備えて制御する例を示す。実施例1と同様だが、本例では、カラムスイッチの導通を抑止することで制御を行っている。
図4のブロック図(レイアウト図)にカラムスイッチを備えて制御する例を示す。実施例1と同様だが、本例では、カラムスイッチの導通を抑止することで制御を行っている。
実施例1では、センスアンプ起動前に冗長判定が終わればよかったが、本例では、センスアンプ起動時よりさらに、ビット線からカラムスイッチ経由でSA入力を駆動するのに要する時間分前の時点で、冗長判定が終わる必要がある。
しかしながら、このビット線からセンスアンプ入力までのディレーは、メモリセルが、負荷の大きいビット線とそれにつながるセンスアンプ入力部までの容量分の電位を引き抜く能力で律速されており、カラムスイッチを開くタイミングは、アクセスタイムのディレーにはあまり影響しない。
図4のSTEP41では、デコード12と冗長判定7にアドレス信号とクロック信号が入力される。冗長判定7に入力された各信号は、予め冗長判定7に設定されている「不正アドレス」であるか否かを判定する。
STEP42でも並行して、デコーダ12に入力されたアドレス信号を非冗長用デコーダ6と冗長用デコーダ13によりデコードし、STEP43で冗長セル1内のメモリの内容を呼び出す。
次に、STEP44、上記読み出された各データをSA/WA3に転送する。STEP44では、STEP41の処理結果を、メモリブロック2の下に示されるSA/WA3にイネーブル信号として入力する。図4では上記説明したように破線で示されているため、STEP43で読み出したデータはカラムスイッチ14に転送されない。
また、STEP43と同時にSTEP45で、メモリブロック1内のメモリの内容を呼び出す。STEP46では冗長判定7の結果を、メモリブロック1の上に示されるSA/WA3にイネーブル信号として入力する。図4ではメモリブロック1に「不正アドレス」がある例であるので、メモリブロック2の冗長セル1に「不正アドレス」のデータ内容が書き込みされている。よって、アドレスが指すデータを冗長セル1から読み出し、カラムスイッチ14を介してSA/WA3から読み出し、STEP47ではI/O9に転送する。
STEP48では、SA/WA3から転送されたデータをI/O9の出力インタフェースから出力する。
上記構成により、カラムスイッチの選択が冗長判定によって、多少遅くなっても、アクセスタイムが悪化することはない。
上記構成により、カラムスイッチの選択が冗長判定によって、多少遅くなっても、アクセスタイムが悪化することはない。
(実施例3)
図5に、3つのメモリブロック10があるときの実施例を表に示す。3つのメモリブロックは、それぞれメモリブロックのアドレス範囲が割り付けられており、第1メモリブロックは000〜099までの番地、第2メモリブロックは100〜199までの番地、第3メモリブロックは200〜299番地を割り当てられている。
図5に、3つのメモリブロック10があるときの実施例を表に示す。3つのメモリブロックは、それぞれメモリブロックのアドレス範囲が割り付けられており、第1メモリブロックは000〜099までの番地、第2メモリブロックは100〜199までの番地、第3メモリブロックは200〜299番地を割り当てられている。
このように割り当てられた3つのメモリブロックのアドレス123番地に不良セルがある場合について動作説明する。ただし、第3メモリブロックには冗長セルは装備されていないものとする。
また、第1のメモリブロックの冗長セルは第2のメモリブロックにある。第2のメモリブロックの冗長セルは第1のメモリブロックにある。第3のメモリブロックの冗長セルは第1のメモリブロックにある。
例えば、アドレス050番地にアクセスがあった場合は、第1メモリブロックにおいてアドレス050番地へのアクセスは成功する。しかし第2メモリブロックでは冗長セルをアクセスしようとするが050番地は冗長アドレスに設定せれていないため何もしない。第3メモリブロックは冗長セルを装備していないので動かない。
次に、アドレス150番地にアクセスがあった場合は、第2メモリブロックにおいてアドレス150番地へのアクセスは成功する。しかし第1メモリブロックでは冗長セルをアクセスしようとするが150番地は冗長アドレスに設定せれていないため何もしない。第3メモリブロックは冗長セルを装備していないため動かない。
次に、アドレス250番地にアクセスがあった場合は、第3メモリブロックにおいてアドレス250番地へのアクセスは成功する。しかし第1メモリブロックでは冗長セルをアクセスしようとするが250番地は冗長アドレスに設定せれていないため何もしない。第2メモリブロックは第3メモリブロックの冗長セルを装備していないため動かない。
次に、アドレス123番地にアクセスがあった場合は、第2メモリブロックにおいてアドレス123番地へのアクセス「不正アドレス」なので、第1メモリブロックの冗長セルのデータを使用する。第3メモリブロックは、第2メモリブロックの冗長セルを装備していないため動かない。
ここで、第3メモリブロックに、冗長セルを装備しないとき。第1と第2メモリブロックに1ずつ「不正アドレス」があった場合、また、第3メモリブロックに1だけ「不正アドレス」があった場合などは、冗長セルからデータを読み出しができる。また、データを冗長セルに書き込みすることができる。しかし、第3のメモリブロックの冗長セル11を省略してしまうと、第1と第3メモリブロックに1ずつ「不正アドレス」がある場合は、第3メモリブロックの「不正アドレス」に対応する冗長セルのデータが読み出せない問題が発生する。このような場合は各メモリブロック10にそれぞれ冗長セルを装備する。例えば、第1メモリブロックは第2メモリブロック用の冗長セルを配設し、第2メモリブロックは第3メモリブロック用の冗長セルを配設し、第3メモリブロックは第1メモリブロック用の冗長セルを配設する。
上記説明によれば、冗長セル11と冗長用FF8の回路構成の違いは、回路のトポロジー的な面では、特に大きな違いはない。しかしメモリセルはラッチの構成に近く、フリップフロップ回路であれば、マスター・スレーブ2重化されたりしてしまうが、フリップフロップ回路でなくラッチ回路でもよい。ただし、メモリセルは物理的に小さなスケールで製造されるので、FFや通常のラッチ回路に比べ、サイズメリットがある。
また、メモリアレー2は製造ばらつきを抑えるため、周辺部のレイアウトに配慮が必要ないため、単独で配置すると周辺レイアウトのオーバーヘッドの比率が大きくなる。そのため、ある程度のかたまりのメモリアレーをブロック化してレイアウトする方が効率的にレイアウトすることができる。そのため、本発明の方が、図6の冗長用FF8を配置するより、サイズ的にメリットがある。
また、ブロック構造化されたメモリであるため、セレクタを装備することなく、OR回路(オアゲートでもよいが、ドットオアを特に想定している)の部分で処理できる。
なお、アドレスによって切り替えられるメモリ空間であるかは限定しないが、それぞれのメモリブロックのワード線に接続するメモリアレーは、ビット線が分断され(そのため物理的に区切られている)、カラムスイッチやSA/WAなどを介して、1系統の出力に合流した構成になっている。
なお、アドレスによって切り替えられるメモリ空間であるかは限定しないが、それぞれのメモリブロックのワード線に接続するメモリアレーは、ビット線が分断され(そのため物理的に区切られている)、カラムスイッチやSA/WAなどを介して、1系統の出力に合流した構成になっている。
また、出力がトライステート(あるいはカラムスイッチでの抑制時は0固定出力等)の複数RAMマクロであれば、カラムスイッチなどで制御して、セレクタでなく、OR回路をはさんで、同様な構成が可能である。さらに、1つのメモリ内部に配設されているカラムスイッチやセンスアンプを流用してもよい。
なお、図中の2つあるいは複数のメモリブロックは、冗長系と非冗長系の両方を含み、冗長すべきアドレスが製造時にどちらに含まれるか、あるいは両方に含まれるか、そして、メモリ動作中に、冗長アドレスに一致するアドレスが入力されたか否かによって、冗長にも非冗長にもなる。
また、実施例1と実施例2を組み合わせても同様に制御できる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
(付記1)
複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路切り替えを、前記センスアンプ/ライトアンプの出力で行い、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。
(付記2)
前記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、前記冗長セルを1以上設け、
前記メモリブロック1のための前記冗長セルは前記メモリブロック2に含む構成にし、
前記メモリブロック2のための前記冗長セルは前記メモリブロック1に含む構成にすることを特徴とする付記1に記載の半導体記憶装置。
(付記3)
前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記センスアンプの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記ライトアンプの出力を抑止することを特徴とする付記1または2に記載の半導体記憶装置。
(付記4)
複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとカラムスイッチとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
前記カラムスイッチを前記メモリブロック毎に、前記カラムスイッチを配置し、前記カラムスイッチ毎の入出力を前記センスアンプ/ライトアンプに接続し、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路切り替えを、前記カラムスイッチの出力で行い、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。
(付記5)
前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止することを特徴とする付記4に記載の半導体記憶装置。
(付記6)
前記メモリブロックが3以上から構成されているとき、前記冗長セルを1以上設け、前記メモリブロック以外に前記冗長セルを含む構成にすることを特徴とする付記1に記載の半導体記憶装置。
(付記7)
前記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、前記冗長セルを1以上設け、
前記メモリブロック1のための前記冗長セルは前記メモリブロック2に含む構成にし、
前記メモリブロック2のための前記冗長セルは前記メモリブロック1に含む構成にすることを特徴とする付記4に記載の半導体記憶装置。
(付記8)
前記カラムスイッチはトランジスタであることを特徴とする付記5に記載の半導体記憶装置
(付記9)
前記メモリブロックが3以上から構成されているとき、前記冗長セルを1以上設け、前記メモリブロックに対応する前記冗長セルは、前記メモリブロック以外に含む構成にすることを特徴とする付記4に記載の半導体記憶装置。
複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路切り替えを、前記センスアンプ/ライトアンプの出力で行い、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。
(付記2)
前記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、前記冗長セルを1以上設け、
前記メモリブロック1のための前記冗長セルは前記メモリブロック2に含む構成にし、
前記メモリブロック2のための前記冗長セルは前記メモリブロック1に含む構成にすることを特徴とする付記1に記載の半導体記憶装置。
(付記3)
前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記センスアンプの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記ライトアンプの出力を抑止することを特徴とする付記1または2に記載の半導体記憶装置。
(付記4)
複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとカラムスイッチとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
前記カラムスイッチを前記メモリブロック毎に、前記カラムスイッチを配置し、前記カラムスイッチ毎の入出力を前記センスアンプ/ライトアンプに接続し、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路切り替えを、前記カラムスイッチの出力で行い、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。
(付記5)
前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止することを特徴とする付記4に記載の半導体記憶装置。
(付記6)
前記メモリブロックが3以上から構成されているとき、前記冗長セルを1以上設け、前記メモリブロック以外に前記冗長セルを含む構成にすることを特徴とする付記1に記載の半導体記憶装置。
(付記7)
前記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、前記冗長セルを1以上設け、
前記メモリブロック1のための前記冗長セルは前記メモリブロック2に含む構成にし、
前記メモリブロック2のための前記冗長セルは前記メモリブロック1に含む構成にすることを特徴とする付記4に記載の半導体記憶装置。
(付記8)
前記カラムスイッチはトランジスタであることを特徴とする付記5に記載の半導体記憶装置
(付記9)
前記メモリブロックが3以上から構成されているとき、前記冗長セルを1以上設け、前記メモリブロックに対応する前記冗長セルは、前記メモリブロック以外に含む構成にすることを特徴とする付記4に記載の半導体記憶装置。
1 メモリ
2 メモリアレー
3 センスアンプ/ライトアンプ(SA/WA)
4 セレクタ
5 制御部
6 非冗長用デコーダ
7 冗長判定
8 冗長用FF
9 入出力インタフェース(I/O)
10 メモリブロック1,2
11 冗長セル1,2
12 デコーダ
13 冗長用デコーダ
14 カラムスイッチ
2 メモリアレー
3 センスアンプ/ライトアンプ(SA/WA)
4 セレクタ
5 制御部
6 非冗長用デコーダ
7 冗長判定
8 冗長用FF
9 入出力インタフェース(I/O)
10 メモリブロック1,2
11 冗長セル1,2
12 デコーダ
13 冗長用デコーダ
14 カラムスイッチ
Claims (5)
- 複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路に、前記センスアンプ/ライトアンプの出力で切り替え、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。 - 前記メモリブロックがメモリブロック1とメモリブロック2から構成されているとき、前記冗長セルを1以上設け、
前記メモリブロック1のための前記冗長セルは前記メモリブロック2に含む構成にし、
前記メモリブロック2のための前記冗長セルは前記メモリブロック1に含む構成にすることを特徴とする請求項1に記載の半導体記憶装置。 - 前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記センスアンプの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記ライトアンプの出力を抑止することを特徴とする請求項1または2に記載の半導体記憶装置。 - 複数のメモリセルからなる2つ以上のメモリブロックと、前記メモリブロックに対応した冗長セルとカラムスイッチとセンスアンプ/ライトアンプを有し、ワード線とビット線を制御してデータの読み出し/書き込みをする半導体記憶装置において、
前記カラムスイッチを前記メモリブロック毎に、前記カラムスイッチを配置し、前記カラムスイッチ毎の入出力を前記センスアンプ/ライトアンプに接続し、
予め前記メモリブロックに不良アドレスがあるときは、前記不良アドレスの番地を記憶して冗長アドレスにし、
データの読み出し/書き込みのある度に、対応する前記メモリブロックと前記冗長セルのアドレスにアクセスし、
並行して、前記冗長用アドレスと前記アクセスされたアドレスを比較する判定をし、一致していれば冗長用セルを、一致しなければ前記メモリブロック内の前記メモリセルを介する経路切り替えを、前記カラムスイッチの出力で行い、前記データの読み出し/書き込みをすることを特徴とする半導体記憶装置。 - 前記読み出しをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止し、
前記書き込みをするとき、前記不正アドレスへのアクセスがあれば、前記不正アドレスを含む前記メモリブロックに接続される前記カラムスイッチの出力を抑止することを特徴とする請求項4に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174088A JP2006351082A (ja) | 2005-06-14 | 2005-06-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174088A JP2006351082A (ja) | 2005-06-14 | 2005-06-14 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351082A true JP2006351082A (ja) | 2006-12-28 |
Family
ID=37646772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174088A Withdrawn JP2006351082A (ja) | 2005-06-14 | 2005-06-14 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351082A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022537192A (ja) * | 2019-06-19 | 2022-08-24 | マイクロン テクノロジー,インク. | メモリデバイス内の投機的セクション選択 |
-
2005
- 2005-06-14 JP JP2005174088A patent/JP2006351082A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022537192A (ja) * | 2019-06-19 | 2022-08-24 | マイクロン テクノロジー,インク. | メモリデバイス内の投機的セクション選択 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4852692B2 (ja) | 複数アドレス、データ及びコマンドバスを有するメモリデバイス及び方法 | |
US8788747B2 (en) | Independently controlled virtual memory devices in memory modules | |
JP3892678B2 (ja) | 半導体記憶装置 | |
US7515501B2 (en) | Memory architecture having local column select lines | |
JP2006323982A (ja) | メモリセルの集積回路アレイの動作方法及び集積回路 | |
JP2002025290A (ja) | カラム冗長回路 | |
US6304502B1 (en) | Semiconductor memory device connected to memory controller and memory system employing the same | |
CN114207720A (zh) | 具有存储体分配的多端口非易失性存储器设备以及相关系统和方法 | |
JP4903481B2 (ja) | メモリ装置の構造 | |
US6876557B2 (en) | Unified SRAM cache system for an embedded DRAM system having a micro-cell architecture | |
WO2006017461A2 (en) | Byte enable logic for memory | |
JP2004087100A (ja) | マイクロセル埋め込みDRAM(eDRAM)アーキテクチャのための列冗長システムおよび方法 | |
JP2007128603A (ja) | メモリ回路 | |
US6430660B1 (en) | Unified memory hard disk drive system | |
JP2006351082A (ja) | 半導体記憶装置 | |
JPH07161183A (ja) | 半導体記憶装置 | |
JP3872922B2 (ja) | 半導体記憶装置及びメモリ混載ロジックlsi | |
KR100842757B1 (ko) | 반도체 메모리 장치 | |
TW201115348A (en) | Apparatuses for register file with novel bit cell implementation | |
GB2381095A (en) | A multi-way set-associative cache memory in which an output is selected by selecting one of the sense amplifiers | |
KR101218919B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
JP3499120B2 (ja) | 半導体記憶装置 | |
JP4143515B2 (ja) | 半導体記憶装置 | |
US8441875B2 (en) | Mat compress circuit and semiconductor memory device having the same | |
JP2006040089A (ja) | セカンドキャッシュ駆動制御回路、セカンドキャッシュ、ram、及びセカンドキャッシュ駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |