CN112997163B - 动态配置总线的传输线 - Google Patents

动态配置总线的传输线 Download PDF

Info

Publication number
CN112997163B
CN112997163B CN201980071126.9A CN201980071126A CN112997163B CN 112997163 B CN112997163 B CN 112997163B CN 201980071126 A CN201980071126 A CN 201980071126A CN 112997163 B CN112997163 B CN 112997163B
Authority
CN
China
Prior art keywords
transmission lines
data
bits
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980071126.9A
Other languages
English (en)
Other versions
CN112997163A (zh
Inventor
M·D·里希特
T·海因
M·布罗克斯
P·迈尔
W·A·斯皮尔科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112997163A publication Critical patent/CN112997163A/zh
Application granted granted Critical
Publication of CN112997163B publication Critical patent/CN112997163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0056—Use of address and non-data lines as data lines for specific data transfers to temporarily enlarge the data bus and increase information transfer rate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请案涉及动态配置总线的传输线。所述总线可处于两个电子装置(例如，控制器和存储器装置)之间。第一装置可确定待经由数据总线与第二装置传送的位(例如，数据位、控制位)的数量。所述第一装置可将所述数据总线分割成第一组传输线(例如，基于数据位的所述数量)和第二组传输线(例如，基于控制位的所述数量)。所述第一装置可经由所述第一组传输线传送所述数量的数据位且经由所述第二组传输线传送所述数量的控制位。在一些情况下，所述第一装置可基于待在不同时间与所述第二装置传送的数据位和控制位的不同数量而重新分割所述数据总线。

Description

动态配置总线的传输线
交叉引用
本专利申请案要求瑞希特(Richter)等人的在2019年9月25日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSION LINES OF A BUS)”的PCT申请案第PCT/US2019/052839号的优先权，所述PCT申请案要求瑞希特等人的在2019年9月23日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSIONLINES OF A BUS)”的美国专利申请案第16/579,515号以及瑞希特等人的在2018年10月5日提交的名称为“动态配置总线的传输线(DYNAMICALLY CONFIGURING TRANSMISSION LINESOF A BUS)”的美国临时专利申请案第62/741,845号的优先权，所述申请案中的每一个让与给本受让人，且所述申请案中的每一个以全文引用的方式明确地并入本文中。
技术领域
本技术领域涉及动态配置总线的传输线。
背景技术
下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及动态配置总线的传输线。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置可存储两个状态中的一个，常常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其所存储的状态。
数据总线可用于在控制器与存储器装置之间传递信号。但在一些情况下，可能未充分利用数据总线。可能需要用于增加数据总线的利用率的方案。
发明内容
描述一种方法。所述方法可包含：通过主机装置确定与存储器装置相关联的数据位的数量和控制位的数量，所述主机装置和所述存储器装置与包括传输线的数据总线耦合；至少部分地基于数据位的数量从数据总线选择第一组传输线，且至少部分地基于控制位的数量从数据总线选择第二组传输线；经由第一组传输线将所述数量的数据位传递到存储器装置；以及经由第二组传输线在主机装置与存储器装置之间传递数量的控制位。
描述一种方法。所述方法可包含：通过存储器装置确定包括传输线的数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线；经由第一组传输线传送第一组控制位，且经由第二组传输线传送第一组数据位；确定数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线，所述第三和第四组传输线的划分不同于第一和第二组传输线；以及经由第三组传输线传送第二组控制位，且经由第四组传输线传送第二组数据位。
描述一种设备。所述设备可包含节点，所述节点配置成经由传输线与存储器装置连通。所述设备可包含存储器控制器，其与节点耦合且能够操作以：将节点划分成第一组节点和第二组节点；经由第一组节点将第一组控制位传输到存储器装置，且经由第二组节点与存储器装置交换第一组数据位；将节点划分成不同于第一和第二组节点的第三组节点和第四组节点；以及经由第三组节点将第二组控制位传输到存储器装置，且经由第四组节点与存储器装置交换第二组数据位。
描述一种设备。所述设备可包含传输线，所述传输线配置为数据总线。所述设备可包含存储器装置，其与传输线耦合且能够操作以：确定数据总线已划分成第一组传输线和第二组传输线；经由第一组传输线从存储器控制器接收第一组控制位，且经由第二组传输线与存储器控制器交换第一组数据位；确定传输线已从第一组传输线切换到第二组传输线；以及经由切换到第二组传输线的传输线与存储器控制器交换第二组数据位。
附图说明
图1说明如本文中所公开的使用一或多个存储器装置的系统的实例。
图2说明根据本文中所公开的各种实例的存储器装置的实例。
图3说明根据本文中所公开的各种实例的系统的实例。
图4到6说明根据本文中所公开的各种实例的时序图的实例。
图7和8说明根据本文中所公开的各种实例的过程流程的实例。
图9和10展示根据本文中所公开的各种实例的设备的框图。
图11和12展示说明根据本文中所公开的各种实例的一或多种方法的流程图。
具体实施方式
存储器控制器可(例如，基于待与例如DRAM的存储器装置传送的数据和控制内容的数量)动态配置数据总线的一些传输线以携载数据位且配置其它传输线以携载控制位。在数据和控制内容的数量改变时，一或多个装置可重新配置数据总线的传输线以适应新数量，使得可动态调适及配置所述数据总线。
装置可包含用于在两个组件之间交换控制和数据内容的多个数据总线，所述两个组件例如存储器装置和处理单元(例如，在DRAM与存储器控制器之间，例如图形处理单元(GPU)、通用GPU(GPGPU)或中央处理单元(CPU))。一般来说，数据总线中的一些可配置成传送控制内容，且其余数据总线可配置成传送数据内容。但在一些情况下，待传送的数据内容可由配置成携载数据位的总线容量的一部分传送，且控制信息可由配置成携载控制位的总线容量的一部分传送。在这种情况下，相较于总线在容量下运行的情况，总线的效率可降低，这可为系统带来不利地影响用户体验和系统性能的时延。
根据本文中所描述的技术，第一装置(例如，控制器)可确定待与第二装置(例如，存储器装置)交换的控制位的数量、数据位的数量或两者，使得可针对每一类型的内容适当地分配数据总线的传输线。举例来说，在控制位与数据位的比率改变时，第一装置可重新配置数据总线，使得针对每一类型的内容分配的传输线的数量适应于数据或控制信息的量的改变。举例来说，如果控制位与数据位的比率增大，那么第一装置可通过选择先前用于传递数据的传输线中的一或多个并切换所述一或多个传输线以传递控制信息来增大用于传递控制信息的传输线的数量。作为另一实例，如果控制位与数据位的比率减小，那么第一装置可通过选择先前用于传递控制信息的传输线中的一或多个并切换所述一或多个传输线以传递控制信息来增大用于传递数据的传输线的数量。
在其它系统中，出于可靠性目的，可以比数据内容更慢的数据速率传输控制内容。在这些系统使用用于控制和数据内容的单独数据总线时，控制传输线的数量可相对较大，使得下降的数据速率并不减缓数据通信。由于对应于传输线的每一输入/输出(I/O)节点需要裸片上的空间(例如，用于驱动器和接收器电路，以及静电放电(ESD)保护)，因此专用于控制业务的较大数量的传输线可能不必要地增大存储器装置的占据面积。
根据本文中所描述的技术，可通过配置总线(例如，数据总线)以使得其传输线中的一些可携载控制业务且其余可携载数据业务来降低专用于控制业务的数据总线的数量(且因此，对应电路占据面积)。在一些实例中，控制业务和数据业务可以相同数据速率发送，这可降低系统的复杂度。然而，为确保控制业务的可靠性，可利用错误保护来保护控制业务。举例来说，可利用奇偶校验或循环冗余校验(CRC)信息传输控制业务，接收装置可使用所述奇偶校验或循环冗余校验信息来检测控制业务中的错误。
参考图1到3在支持数据总线内的可配置传输线的存储器装置、系统和电路的上下文中进一步描述上文所引入的本公开的特征。接着参考图4到6描述特定实例，所述图4到6说明数据总线内的传输线的不同配置。进一步相对于图7到12描述本公开的这些和其它特征，所述图7到12说明支持动态配置总线的传输线的过程流程、设备图和流程图。
图1说明如本文中所公开的使用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可以是配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100配置成用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可以是主机装置的实例。这类主机装置可以是使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在一些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称为主机或主机装置。在一些实例中，系统100是图形卡。
在一些情况下，存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件与存储器装置110之间的传信可操作以支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟传信和同步、时序惯例和/或其它因素。
存储器装置110可配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。这类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。在一些情况下，存取命令可以是促使存储器装置存储数据或从一或多个存储器单元读取数据的命令。存储器装置110可包含支持用于数据存储的所需或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也被称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此耦合或电子连通。
处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可以是这些类型的组件的组合。在这种情况下，处理器120可以是中央处理单元(CPU)、GPU、GPGPU或芯片上系统(SoC)的实例，以及其它实例。
在一些情况下，处理器120可并入到外部存储器控制器105中或为外部存储器控制器105的部分。在一些情况下，处理器120可以是可包含具有输出驱动器(例如，芯片外驱动器(OCD))的I/O部分的GPU。替代地，GPU可包含或连接到DSP，所述DSP可替换为OCD或与OCD互补。处理器120可执行如本文中所描述的配置总线传输线(例如，数据总线传输线)的各方面。举例来说，处理器120可将数据总线划分成两组传输线：传递控制信号的第一组和传递数据信号的第二组。如果待传递的数据和控制信号的数量改变，那么处理器120可将传输线从一个组重新分配或重新配置到另一组以增加总线的效率和使用。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或这类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可以是所属领域的一般技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围装置。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示在系统100外部的可将信息、信号或数据提供到系统100或其组件的装置或信号。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
输出150可表示在系统100外部的配置成从系统100或其任何组件接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
系统100的组件可由设计成执行其功能的通用或专用电路构成。这可包含输出驱动器电路和各种其它电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器，或其它有源或无源元件，其配置成执行本文中所描述的功能。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元配置成存储至少一个位的数字数据。参考图2进一步描述存储器阵列170和/或存储器单元的特征。
存储器阵列170可以是二维(2D)存储器单元阵列的实例或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可被称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。这相比于单个2D存储器装置可增加可定位于衬底上的存储器单元的数量，又可减少生产成本或提高存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可包含配置成控制存储器装置110的操作的电路或组件。因此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可配置成接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可执行或促进如本文中所描述的配置数据总线传输线的各方面。举例来说，装置存储器控制器155可经由可能作为数据总线的一部分的多个不同组传输线接收控制和数据信号。在重新配置两组传输线时，装置存储器控制器155可经由重新配置的传输线接收控制和/或数据信号。
装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或控制信号(例如，命令和地址)。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收到的信号的接收器、用于调制信号并将信号传输到外部存储器控制器105的编码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，存储器裸片160的本地)可配置成控制存储器裸片160的操作。而且，本地存储器控制器165可配置成与装置存储器控制器155通信(例如，接收及传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或与外部存储器控制器105或处理器120直接通信。
外部存储器控制器105可配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据、命令和/或地址的传送。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。数据时钟信号可为在信道115上发送的多电平信号提供时序。举例来说，数据时钟可提供用于确定多电平信号的符号周期的持续时间的时序信息。
在一些情况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可以在一些情况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含外部存储器控制器105处的一或多个节点以及存储器装置110处的一或多个引脚或衬垫。节点可以是系统100的装置的导电输入或输出点的实例，且节点可配置成充当传输线的一部分。在一些情况下，端子的节点可以是信道115的信号路径的一部分。
额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。可使用一或多种类型的传输线(包含差分传输线和单端传输线)实施信号路径
信道115(及相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可包含多个单独信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。
在一些情况下，信道115可包含一或多个命令及地址(CA)信道186。CA信道186可配置成在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含八个或九个信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可配置成在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可配置成在高状态与低状态之间进行调整(例如，振荡)，并且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，并且CK信道188的信号路径可相应地予以配置。在一些情况下，时钟信号可以是单端的。在一些情况下，时钟信号可以是1.5GHz信号。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或存储器装置110的其它系统范围内的操作的时序参考。时钟信号CK因此可不同地被称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。举例来说，信道115可包含数据信道190-1到190-n。每一数据信道可与一或多个传输线相关联或包含一或多个传输线。数据信道190可配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送使用各种不同调制方案(例如，不归零制(NRZ)、PAM4)来调制的信号。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的时序参考(例如，用于读取和写入操作两者的时序参考)。因此，写入时钟信号WCK也可被称为数据时钟信号WCK。
WCK信道可配置成在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可配置成传送错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
可使用多种不同调制方案调制经由信道115(和其相关联的传输线)传送的信号。在一些情况下，可使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可配置成表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于NRZ、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号的脉冲幅度调制(PAM)(例如，PAM2)、PAM4等等。
在一些情况下，多符号(或多层级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可配置成表示多于一个位的数字数据(例如，PAM4符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8、正交幅度调制(QAM)、正交相移键控(QPSK)等。多符号信号(例如，PAM4信号)可以是使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地被称为非二进制、多位或高阶调制方案和符号。
在一些情况下，经由信道115通信的传输装置可选择包含多个信道(且因此多个传输线)的数据总线。装置可动态配置数据总线的传输线，使得不同组传输线用于取决于一或多种类型的内容的数量而传递控制信息和数据。
图2说明根据本文中所公开的各种实例的存储器装置200的实例。存储器装置200可以是参考图1所描述的存储器装置110或存储器裸片160的实例。在一些情况下，存储器装置200可被称为存储器芯片或电子存储器设备。存储器装置200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程以存储两个或更多个状态。举例来说，存储器单元205可配置成每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可配置成每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示电容器230中的可编程状态的电荷。在DRAM架构中，存储器单元205可包含电容器230，其包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。举例来说，可使用非线性电介质材料。
可通过激活或选择例如字线210和/或数字线215等存取线来对存储器单元205执行例如读取和写入等操作。在一些情况下，数字线215也可被称为位线。对存取线、字线和数字线或其类似物的引用可互换，但不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器装置200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位在字线210和数字线215的相交点处。通过使字线210和数字线215偏置(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。存储器装置200可包含一定数量的存储器组，所述存储器组中的至少一些(在并非存储器组中的每一个的情况下)可具有唯一地址且可包含大量行和列。
可通过行解码器220或列解码器225控制存取存储器组中的存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址激活数字线215。举例来说，存储器装置200可包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240为接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或取消建立(例如，中断)两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或取消选择存储器单元205可通过激活或解除激活开关组件235来实现。电容器230可使用开关组件235与数字线215电子连通。举例来说，在解除激活开关组件235时，电容器230可与数字线215隔离，且在激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235可以是或包含晶体管且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差分可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可以是或包含p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压而激活/解除激活开关组件235。
字线210可以是与可用于对存储器单元205执行存取操作的存储器单元205电子连通的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子连通，且可配置成控制存储器单元205的开关组件235。在一些架构中，字线210可与存储器单元205的电容器230的节点电子连通，且存储器单元205可不包含开关组件235。
数字线215可以是连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通。
感测组件245可配置成检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于所存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测读取操作期间的数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。
在读取操作期间，存储器单元205的电容器230可输出信号(例如，释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可配置成将跨越数字线215从存储器单元205接收到的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较确定存储器单元205的所存储状态。举例来说，在二进制传信中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的所存储状态为逻辑0。
感测组件245可包含各种晶体管或放大器，以检测及放大信号中的差异。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
作为一个实例，如由感测组件245所确定的存储器单元205的检测到的逻辑状态可通过列解码器225作为输出255输出。输出255可将检测到的逻辑状态传送到一或多个中间组件(例如，本地存储器控制器)以供在一或多个信道上传递(例如，供在一或多个传输线上传输)。因此，存储器单元205的检测到的逻辑状态可输送到存储器装置200外部的装置或组件。举例来说，检测到的逻辑状态可经由一或多个传输线传递(例如，到外部存储器控制器105)。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器装置200可使用的信息，对存储器装置200执行一或多个操作，且响应于执行一或多个操作将数据从存储器装置200传送到外部存储器控制器105(或装置存储器控制器155)。
存储器装置200可经由包含多个传输线的总线(例如，数据总线)将数据发送到一或多个外部装置且从一或多个外部装置接收数据。如本文中所描述，存储器装置200可使用不同传输线组合来传递控制信号和数据信号。存储器装置200可(例如，基于待传递的内容的数量)修改传输线的组合，使得先前所使用或先前配置成传递数据的一些传输线可用于或配置成传递控制信号，且反之亦然。选择以传递一种类型的内容(例如，控制内容或数据内容)的传输线的数量可与内容的数量相关(例如，与所述内容的数量成比例)。
本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可产生并控制在存储器装置200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可调整或改变且对于在操作存储器装置200中所论述的各种操作可不同。
在一些情况下，本地存储器控制器260可配置成对存储器装置200的一或多个存储器单元205执行写入操作(例如，编程操作)。写入操作可用于从外部装置接收到的数据。在写入操作期间，存储器装置200的存储器单元205可编程以存储所需逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将被执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将第一信号(例如，电压)施加到数字线215以将第一状态(例如，电荷)存储在存储器单元205的电容器230中，且第一状态(例如，电荷)可指示所需逻辑状态。
在一些情况下，本地存储器控制器260可配置成对存储器装置200的一或多个存储器单元205执行读取操作(例如，感测操作)。读取操作可用于外部装置所请求的或预期用于外部装置的数据。在读取操作期间，可确定存储在存储器装置200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将被执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。
目标存储器单元205可响应于使存取线偏置而将信号传递到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，且由此将从存储器单元205接收到的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的一部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可能使目标存储器单元205的电容器230部分或完全放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元恢复到其初始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元205。在一些情况下，重写操作可被视为读取操作的一部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子连通的一些存储器单元205中的状态。因此，可对可能尚未被存取的一或多个存储器单元205执行重写操作或刷新操作。
存储器装置200说明存储器单元205的二维(2D)阵列。在一些情况下，存储器装置可包含存储器单元205的三维(3D)阵列。3D存储器阵列可包含彼此上下堆叠的两个或更多个2D存储器阵列。在一些情况下，3D存储器阵列中的2D存储器阵列可被称为叠组、层级、层或裸片。3D存储器阵列可包含任何数量的堆叠2D存储器阵列(例如，二连、三连、四连、五连、六连、七连、八连)。这相比于单个2D存储器阵列可增加可定位于单个裸片或衬底上的存储器单元205的数量，又可减少生产成本、提高存储器阵列的性能或这两者。在一些3D存储器阵列中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线210或数字线215中的至少一个。
图3说明根据本文中所公开的各种实例的系统300。系统300可以是参考图1所描述的系统100的实例。系统300可包含控制器305和存储器装置310。控制器305可以是如参考图1所描述的外部存储器控制器105(也被称为主机、主机控制器或主机装置)或处理器120(例如，GPU、GPGPU、CPU)的实例。存储器装置310可以是如参考图1所描述的存储器装置110、装置存储器控制器155、存储器裸片160或本地存储器控制器165的实例。控制器305可与总线(例如数据总线315-a)电子连通或耦合，且存储器装置310可与另一总线(例如数据总线315-b)电子连通或耦合。作为本文中所公开的总线的一个实例，数据总线315可各自包含传输线320，且可经由节点325耦合到传输线320。虽然仅展示一个数据总线315，但控制器305和存储器装置310可包含多个数据总线315，且本文中所描述的技术可使用任何数量的不同数据总线315来实施。
如系统300中所展示，传输线320可在一个组件(例如，控制器305)处发起且在另一组件(例如，存储器装置310)处终止，所述组件可以或可以不在同一装置内。发起和终止点可被称为节点325(或在其它替代例中，被称为引脚、衬垫、端子、传输线接口、接口组件或连接点)，且可提供传输线320与传输和接收组件之间的接口。举例来说，节点325可由导电材料制成，所述导电材料能够将电流或电压传递到传输线320和控制器305(和/或存储器装置310)或从传输线320和控制器305(和/或存储器装置310)传递电流或电压。因此，节点可将传输线320连接(例如，物理连接或电连接或两者)到控制器305和存储器装置310的更大电气网络。
控制器305可通过经由传输线320将控制信号发送到存储器装置310来控制存储器装置310的操作，所述传输线320可连接对应的数据总线315-a和315-b。术语“数据总线”可指串联地操作以传送命令、地址和/或数据的集合的一定数量的节点325和对应传输线320。虽然以N个节点325和N个传输线320的固定宽度展示，但数据总线315-a(和315-b)可各自具有可配置的宽度。举例来说，控制器305可将数据总线315-a(且因此，数据总线315-b)的宽度调整为包含大于或小于N个节点325和N个传输线320。
存储器装置310可将信息存储在存储器组的存储器单元中(例如，存储器组0到x中)。存储器单元可按如参考图2所描述的行和列的集合布置在存储器组中。因此，为了以特定存储器单元为目标进行存储器操作，存储器装置310可能需要识别或定向到所讨论的存储器单元的组、列和行。可由地址指示或表示与存储器单元相关联的组、列和行。举例来说，包含存储器单元的组可与组地址(“BA”)相关联，包含存储器单元的列可与列地址(“CA”)相关联，且包含存储器单元的行可由行地址(“RA”)指示。
本文中所描述的地址(例如，BA、CA和RA)中的每一个可由控制位的数量(例如，地址位的数量)表示。举例来说，在存储器装置310包含十六(16)个组且那些组中的每一个包含一百二十八(128)个列和16384个行(例如，在16Gb GDDR6架构或8Gb GDDR5架构中)时，组地址可由四个地址位表示，列地址可由七个地址位表示，且行地址可由十四个地址位表示。在另一实例中(例如，在16Gb DDR4xl6架构中)，存储器装置310可包含八(8)个组，且那些组中的每一个包含1024个列和131072个行，在这种情况下，组地址可由三个地址位表示，列地址可由十个地址位表示，且行地址可由17个地址位表示。然而，这些地址是说明性实例，且可使用且特定地预期其它数量的地址位。
为了存取由存储器装置310存储的数据(或为了将信息存储在存储器装置310中)，控制器305可将命令和地址信号传输到存储器装置310。地址信号可包含一或多个目标存储器单元的组地址、列地址和行地址，且命令信号可包含用于待由存储器装置310对目标存储器单元执行的存储器操作(例如激活、读取、写入、预充电、刷新和训练操作)的命令。存储器操作可指操纵一或多个存储器单元、存取线(例如，字线、数字线或板线)或存储器组的操作(例如，存储器装置310采取的动作)。存取操作可指涉及或导致数据写入到存储器装置310中的存储器单元或从所述存储器单元读取数据的存储器操作的子集。
在存储器操作的一个实例中，激活(“ACT”)命令可向存储器装置310指示存储器单元行将被激活以准备用于或结合另一存储器操作(例如，读取或写入操作)。激活存储器单元可指对对应于所述存储器单元的字线供能。在激活命令传递到存储器装置310时，激活命令可包含或后接指示作为即将到来的读取或写入操作的目标的组以及待激活的所述组内的行的一定数量的地址位。因此，所传输的激活命令可包含或后接与即将到来的存储器操作相关的组和行地址。每当将新组作为读取操作的目标或每当将同一组中的新行作为写入操作的目标，控制器305可传输激活命令。
在存取操作的实例中，读取(“RD”)命令可向存储器装置310指示一或多个存储器单元将经历读取操作以使得其的所存储信息(例如，由逻辑状态表示)可传递到控制器305。读取存储器单元可指跨越存储器单元施加电压以使得存储器单元放电到用于感测的数字线上的过程。在读取命令传输到存储器装置310时，读取命令可包含或后接作为读取操作的目标的存储器单元的组地址和列地址。在一些情况下，读取命令还可指示待读取的存储器单元的数量，在初始地址点处开始。待响应于读取命令而读取的存储器单元的数量可被称为读取突发长度(BL)。
在存取操作的另一实例中，写入命令(WR)可向存储器装置310指示一或多个存储器单元将经历写入操作以使得来自控制器305的信息可存储在存储器装置310的存储器组中的一个中。写入存储器单元可指跨越存储器单元施加电压以使得存储器单元充电到指示逻辑一或零的状态的过程。在写入命令传输到存储器装置310时，写入命令可包含或后接作为写入操作的目标的存储器单元的组地址和列地址。在一些情况下，写入命令还可指示待写入的存储器单元的数量，在初始地址点处开始。待响应于写入命令而写入的存储器单元的数量可被称为写入BL。
虽然参考激活、读取和写入命令进行描述，但这些命令的变化和其它不同命令可与本文中所公开的所描述技术一起使用。
用于存储器操作的每一命令可由一定数量的控制位表示。因此，用于存储器操作的位的总数量(被称为x位)可以是控制位的数量加上地址位的数量。但x位可能并未填满专用于控制业务的传统数据总线。这是因为在一些情况下，数据总线的宽度可设计成适应于发起存储器操作所需的最大数量的控制位，这意味着在操作涉及小于所配置(例如，最大)数量的控制位时，可能未充分利用数据总线。举例来说，用于读取或写入操作的控制位可能占用可设计成适应于用于激活命令的控制位的数据总线的节点的一部分，从而使得一些节点未被使用。
根据本文中所描述的技术，系统可通过动态配置(或重新配置)数据总线315的传输线中的一些以携载控制内容且配置(或重新配置)其它传输线以携载数据内容来增加其数据总线的效率。对于一些实例，选择以携载控制内容的传输线的数量可基于待传递的控制位的数量(例如，与所述待传递的控制位的数量成比例)，且选择以携载数据内容的传输线的数量可基于待传递的数据位的数量(例如，与所述待传递的数据位的数量成比例)。因此，数据总线的每一传输线可在两个装置之间的信息传递操作期间携载内容。
图4说明根据本文中所公开的各种实例的时序图400。时序图400可表示经由数据总线405传递的命令、地址和数据，所述数据总线405可以是参考3图所描述的数据总线315的实例。数据总线405可包含一定数量(例如，二十四(24)个)传输线(“TL”)和对应节点。虽然参考24个传输线进行描述，但本文中所描述的技术可使用任何宽度的数据总线来实施。
根据本文中所描述的技术，已请求从存储器装置检索信息的存储器控制器可确定待针对读取操作检索(例如，读取)的数据位的数量和促进一或多个后续存储器操作所需的控制位的数量。每存取操作待检索或存储的数据位的数量在本文中可被称为分组大小。在时序图400中展示的实例中，存储器控制器可确定存在待检索的九十六(96)个数据位(例如，分组大小为96)作为第一存取操作的一部分，且将传递64个控制位以促进后续存取操作(例如，第二存取操作和第三存取操作，其在这种情况下为读取操作)。在一些情况下，存储器控制器还可确定数据总线的宽度(例如，包含在数据总线405中的传输线或节点的数量)。
基于数据和控制位的数量和传输线的数量，存储器控制器可将数据总线划分成第一组传输线(例如，传输线0到15)和第二组传输线(例如，传输线16到23)。因此，数据总线405可划分成用于数据内容的十六(16)个传输线和用于控制内容的八(8)个传输线。数据总线405可划分成使得在第一组传输线正传递用于先前存取操作的数据内容时，第二组传输线正传递用于即将到来的存取操作的控制内容。
举例来说，第一组传输线可选择以传递来自存储器装置的所请求数据(例如，96个数据位)，且第二组传输线可选择以将控制信号(例如，四十八(48)个控制位)传递到存储器装置。由于第一组传输线中存在16个传输线，因此每单元间隔(UI)可经由数据总线405传递16个数据位，且每一时钟周期可传递32个数据位。因此，在六(6)个UI(或三(3)个时钟周期)内可传递96个数据位。类似地，由于第二组传输线中存在八个传输线，因此每UI可经由数据总线传递八个控制位，且每一时钟周期可传递16个控制位。因此，在六个UI(或三个时钟周期)内可传递48个控制位。
为了促进即将到来的读取操作(例如在时钟周期T3中开始的第二存取操作)，读取命令(其前面可能是激活命令)和组地址可在第一UI期间传递，且列地址和CRC可在第二UI期间传递。因此，用于第二存取操作的控制内容可在时钟周期T0期间经由第二组传输线传递。这意味着第二组传输线可在T1、T2和T3期间可用于携载用于第三存取操作的控制内容，这是因为在这一时间期间，对应于第一存取操作的其余64个数据位经由第一组传输线传递。在用于第一存取操作的最后一个数据位经由第一组传输线传递之后(例如，在T2之后)，存储器装置可开始经由第一组传输线传递(或接收)与第二存取操作相关联的新数据内容。
由于用于第二存取操作的控制内容在时钟周期T0中传递，因此第二组传输线在时钟周期T1到T3期间可用于携载用于第三存取操作的控制内容。因此，在来自第一存取操作的数据结束传递时，第二组传输线不会未被使用。举例来说，在T1到T3期间，可通过以下来设置第三读取操作：经由第二组传输线在T1期间传递激活命令、组地址和行地址，在T2期间传递行地址和CRC，且在T3期间传递读取命令、组地址、列地址和CRC。因此，数据总线405的每一传输线可用于在四个时钟周期(例如，T0到T3)的每一UI期间携载业务，从而改进数据总线405的利用率(例如，100％)。
在一些系统中，可在一定时间内发出的激活命令的数量可能受到限制。各种命令相对于彼此的时序也可能受到约束。限制可以是材料、架构或配置的技术限制的结果。举例来说，技术约束可在例如激活命令与读取或写入命令之间施加延迟(例如，使得目标组可打开目标行)。在一些情况下，这些延迟可由行业标准施加(例如，以适应由标准指定的技术约束或其它方面)。
延迟(例如，任选或必选的延迟)可被称为时序参数或命令延迟参数，且可表示在传递特定命令与执行某一其它动作之间的时间段或时钟周期的数量。为了减少存取操作的时延，存储器控制器可分配数据总线的传输线，使得与必选延迟相关联的命令可以有效地隐藏所述延迟的方式传输。举例来说，存储器控制器可分割所述组传输线以使得激活和读取/写入命令恰当地分散于时域中，且使得激活命令与对应读取/写入命令之间的UI填充有有意义的控制内容(例如，由先前激活命令定为目标的其它组的读取和写入命令)。
如所论述，控制器(例如，存储器控制器、主机控制器)可基于待检索(或存储)的数据的分组大小选择传输线组。然而，在一些情况下，给定分组大小可防止控制器优化数据总线405。在这些情况下，控制器可选择用于存取操作的分组大小，其允许控制器(或在一些实例中，另一组件)以增加传输线的利用率的方式分离或配置数据总线。
举例来说，先前已使用或配置成使用用于一或多个存取操作的第一分组大小的控制器可切换为使用或配置成使用用于一或多个即将到来存取操作的第二分组大小。因此，存储器控制器可在动态基础上修改用于存取操作的分组大小。类似地，存储器控制器可修改读取操作的读突发长度或写入操作的写入突发长度(例如，相较于先前读取命令，存储器控制器可修改响应于后续读取命令而待读取的存储器单元的数量)。
可使用错误检测位来保护用于存储器操作的控制信息，使得控制信息可以与数据信息相同的数据速率发送而不会不利地影响准确性或其它参数。当信息在传播期间损坏时，错误检测位可指示损坏已发生，且在一些情况下指出已经损坏的信息的位。因此，错误检测位可用于保护信息。在图4中展示的实例中，使用CRC保护控制信息。然而，在其它情况下，可使用一些其它机制或技术来保护控制信息。举例来说，可使用奇偶校验位来保护控制信息。因此，可使用一组错误检测位(例如，CRC位或奇偶校验位)来保护控制信息。错误检测位也可被称为“错误校正位”或“差错检测和校正位”。
图5说明根据本文中所公开的各种实例的时序图500。时序图500可表示经由数据总线505传递的命令、地址和数据。数据总线可以是如参考图4所描述的数据总线405的新配置的实例。举例来说，数据总线505可表示在存储器控制器已基于数据和控制内容的新数量重新分割或重新配置数据总线405之后的数据总线405的新配置。或者，数据总线505可表示数据总线的初始配置，或在如数据总线405中所展示重新分割或重新配置数据总线之前的数据总线的配置。数据总线505可表示将控制器连接到存储器装置的数据总线。
如果数据总线505为数据总线405的新配置，那么控制器可与存储器装置通信以促进到新配置的转变。举例来说，控制器可确定与一或多个即将到来的存储器操作相关联的数据和控制位的数量不同于与一或多个先前存储器操作相关联的数据和控制位的数量。响应于这种确定，控制器可重新分割或重新配置数据总线405，使得其配置为数据总线505。控制器可将指示重新分割或重新配置的信息传输到存储器装置，使得存储器装置可发起适当动作(例如，准备经由重新分割或重新配置的数据总线505接收内容)。举例来说，存储器装置可确定数据总线505已分割成第一组传输线和第二组传输线。
根据本文中所描述的技术，数据总线505可动态分割成第一组传输线(传输线0:19)和第二组传输线(例如，传输线20:23)。因此，数据总线505可划分成第一组二十(20)个传输线和第二组四(4)个传输线。数据总线505的划分可基于与存储器装置相关联的数据位和控制位的数量(和/或其它信息)中的至少一个(如果不是这两者)。举例来说，数据总线505的划分可基于待传递到存储器装置以用于第一存取操作的数据位的数量以及待传递到存储器装置以用于第一存取操作之后的一或多个存取操作的控制位的数量。在这一实例中，在前六(6)个时钟周期(例如，T0到T5)期间待传递的数据位的数量(例如，用于读取或写入操作的分组大小)可为二百四十(240)个位，且待传递(例如，用于两个读取操作)的控制位的数量可为四十八(48)个位。
基于这些数量，控制器可分割数据总线505，使得每一传输线用于在用于传递数据内容的六个时钟周期的每一UI中递送内容。举例来说，虽然用于第一存取操作的数据在时钟周期T0和T1期间经由第一组传输线传递，但用于第二存取操作(例如，在时钟周期T6中开始的读取操作)的控制内容可经由第二组传输线传递。且虽然用于第一存取操作的数据在时钟周期T2到T5期间经由第一组传输线传递(且用于第二存取操作的数据在时钟周期T6期间传递)，但用于第三存取操作(例如，另一读取操作)的控制内容可经由第二组传输线传递。在一些实例中，用于第二存取操作的控制内容中的一些(例如，激活(ACT)命令和对应地址)可在时钟周期T0之前传输。因此，数据总线505的每一传输线可用于在七个时钟周期(例如，T0到T6)的每一UI期间携载业务，从而导致所述周期期间的数据总线505的100％利用率。
图6说明根据本文中所公开的各种实例的时序图600。时序图600可表示经由数据总线605传递的命令、地址和数据。数据总线可以是数据总线405或505的新配置的实例，如分别参考图4和5所描述。举例来说，数据总线605可表示在控制器已基于数据和控制内容的新数量重新分割数据总线405(或505)之后的数据总线405(或505)的新配置。
根据本文中所描述的技术，数据总线605可分离成第一组传输线(传输线0:21)和第二组传输线(例如，传输线22:23)。因此，数据总线605可划分成第一组二十二(22)个传输线和第二组两(2)个传输线。数据总线605的划分可适于读取或写入操作的分组大小，使得数据总线605中的所有传输线用于递送内容，而与读取或写入操作相关联的数据在存储器控制器与另一装置(例如，存储器装置)之间交换。举例来说，如果分组大小为一百七十六(176)个位，那么可分割数据总线605以使得在针对传送数据内容而调度的四个时钟周期(例如，T0到T3)期间使用每一传输线。
因此，虽然用于第一存取操作的数据在时钟周期T0到T3期间经由第一组传输线传递，但用于第二存取操作(例如，在时钟周期T4中开始的读取操作)的控制内容可经由第二组传输线(例如，并行地、同时地)传递。类似地，虽然用于第二存取操作的数据在时钟周期T4到T7期间经由第一组传输线传递，但用于第三存取操作(例如，另一读取操作)的控制内容可经由第二组传输线传递。在一些实例中，用于第二存取操作的控制内容中的一些(例如，ACT命令和对应地址)可在时钟周期T0之前传输。因此，数据总线605的每一传输线可用于在用于递送用于第一存取操作的数据内容的八(8)个UI中的每一UI期间携载业务，从而导致所述UI期间的数据总线605的100％利用率。实际上，在这一实例中，数据总线605的所有传输线用于递送所展示UI中的内容，从而导致所述UI期间的数据总线605的100％利用率。
图7说明根据本文中所公开的各种实例的过程流程700。过程流程700可包含由控制器305-a和存储器装置310-a进行的动作和操作，所述存储器装置310-a可与大量传输线耦合。在步骤705之前，控制器305-a可选择待包含的传输线中的一些作为用于传送数据和控制内容的总线(例如，数据总线)的至少一部分。在一些情况下，由于数据和控制可经由总线传送(例如，并行地、同时地)，所以数据总线可被称为组合的数据和控制总线。如本文中所使用，传送可指传输或接收。
在705处，控制器305-a可确定待与控制器305-a传送的数据内容的数量(例如，待在下一x时钟周期中传送的数据和控制内容的数量，或作为响应于来自另一组件或装置的请求的一或多个存取操作的一部分)。因此，存储器控制器可确定与存储器装置310-a相关联的数据位的数量和控制位的数量。
在710处，控制器305-a可将例如数据总线的总线分割成两组传输线。举例来说，控制器305-a可从数据总线中选择第一组传输线和第二组传输线。在一些情况下，可基于数据位的数量、控制位的数量或这两者来选择第一组传输线。在一些情况下，可基于控制位的数量、数据位的数量或这两者来选择第二组传输线。在一些情况下，数据总线的大小(例如，构成数据总线的传输线的数量)还可决定选择或配置传输线的组。在一些情况下，所述数量的控制位包含用于存储器操作的命令。在这类情况下，控制器305-a可确定与命令相关联的时序参数(例如，必选延迟)，且在选择传输线的组时考虑时序参数。
在一些情况下，控制器305-a可按节点层级分割数据总线。举例来说，控制器305-a可将对应于传输线的节点划分成第一组节点和第二组节点。在这类情况下，控制器305-a可经由第一组节点将第一组数据位交换(例如，传输或接收)到存储器装置且经由第二组节点将第一组控制位传输到存储器装置310-a。
在715处，控制器305-a可经由第一组传输线将所述数量的数据位或所述数量的数据位的至少一部分传送(例如，传递或接收)到存储器装置310-a。在720处，控制器305-a可经由第二组传输线将所述数量的控制位或所述控制位的至少一部分传递到存储器装置310-a。数据位和控制位的传送可在相同持续时间内进行(例如，数据位和控制位可在相同x时钟周期期间传送)。且在一些情况下，所述数量的数据位和所述数量的控制位可以相同数据速率传送。另外或替代地，可根据使用各自对应于表示多于一个位的符号的三个或更多个电压电平的调制方案(例如，PAM4)来调制数据位的数量和控制位的数量。虽然参考PAM4进行描述，但可使用任何合适类型的调制方案来实施本文中所描述的技术。
在一些情况下，所述数量的位可包含用于存储器操作的命令、指示用于存储器操作的位置的地址以及对应于所述命令和地址的错误检测位(例如，保护命令和地址的错误校正位)。在一些情况下，命令可以是存取命令(例如，读取或写入命令)。在这类情况下，控制器305-a可相对于先前存取命令修改待响应于存取命令而存取的存储器单元的数量(例如，控制器305-a可修改读取或写入突发长度)。修改可基于控制位的数量。在一些情况下，控制器305-a可基于控制位的数量选择待传送的分组大小(例如，数据位的数量)。在这类情况下，控制器305-a可向存储器装置310-a指示数据位的数量。
在725处，控制器305-a可确定与存储器装置310-a相关联的数据和控制的新数量。举例来说，控制器305-a可确定数据位的第二数量和控制位的第二数量。控制器305-a可确定数据和控制位的新数量不同于在705处确定的数据和控制位的初始数量。响应于这一确定，控制器305-a可在730处调整一或多个参数或配置。举例来说，控制器305-a可通过从总线添加或去除传输线(例如，在逻辑或概念层级处)来调整数据总线的宽度。另外或替代地，控制器305-a可针对即将到来的存取操作(相对于先前存取操作)调整分组大小。在一些情况下，控制器305-a还可修改存取命令的突发长度。
在735处，控制器305-a可基于控制和数据的新数量分割(例如，重新分割)数据总线。举例来说，控制器305-a可将至少一个传输线从第一组传输线切换到第二组传输线。这类调整可响应于确定控制位与数据位的比率已相对于先前比率增大而发生。或者，控制器305-a可将至少一个传输线从第二组传输线切换到第一组传输线。这类调整可响应于确定控制位与数据位的比率已相对于先前比率减小而发生。因此，传输线的组可动态配置成适应于控制和数据位的新数量。在一些情况下，传输线的新组可被称为第三和第四组传输线。
在控制器305-a在节点层级处分割数据总线时，分割数据总线可包含将数据总线的节点划分成第三组节点和第四组节点。第三和第四组节点可不同于第一和第二组节点且可基于控制和数据的新数量来确定。在一些情况下，第三组节点可以是第一组节点加上来自第二组节点的至少一个额外节点。在这类情况下，第四组节点可以是第二组节点减去所述至少一个节点。在其它情况下，第三组节点可以是第一组节点减去至少一个节点。在这类情况下，第四组节点可以是第二组节点加上来自第一组节点的至少一个额外节点。在确定第三和第四组节点之后，控制器305-a可经由第三组节点与存储器装置310-a交换(例如，传输或接收)第二组数据位，且经由第四组节点将第二组控制位传输到存储器装置310-a。
在740处，控制器305-a可将控制信息传输到存储器装置310-a。控制信息可指示在730处进行的调整中的一或多个，且/或控制信息可指示重新分割的数据总线的传输线的新组(例如，使得存储器装置310-a可准备用于即将到来的传送)。控制信息可经由第二组传输线传输。在745处，控制器305-a可经由第三组传输线传输或接收第二组数据位的至少一部分。且在750处，控制器305-a可经由第四组传输线传输第二组控制位的至少一部分。
图8说明根据本文中所公开的各种实例的过程流程800。过程流程800可包含由控制器305-b和存储器装置310-b进行的动作和操作，所述存储器装置310-b可与大量传输线耦合。
在805处，存储器装置310-b可从控制器305-b接收控制信息。控制信息可指示与控制器305-b和存储器装置310-b耦合的数据总线的配置。举例来说，控制信息可指示数据总线已分离成与数据内容相关联的第一组传输线和与控制内容相关联的第二组传输线。因此，在810处，存储器装置310-b可确定数据总线的配置(例如，存储器装置310-b可确定数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线)。
在815处，存储器装置310-b可经由第一组传输线接收第一组控制位。且在820处，存储器装置310-b可经由第二组传输线传送(例如，传输或接收)第一组数据位。可在与第一组数据位相同的时间段期间传送第一组控制位，或可在重叠时间段期间传送第一组控制位和第一组数据位。可以与第一组数据位相同的数据速率传送第一组控制位。
在825处，存储器装置310-b可从控制器305-b接收控制信息。可经由第一组传输线或经由不同的数据总线接收控制信息。控制信息可指示与每一传输线相关联的内容的类型。举例来说，控制信息可指示数据总线已重新配置(例如，重新分割)成与控制内容相关联的第三组传输线和与数据内容相关联的第四组传输线。控制信息可指示每一组中有哪些传输线。因此，在830处，存储器装置310-b可确定数据总线的新配置(例如，存储器装置310-b可确定数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线)。
在一些情况下，控制信息还可指示各种通信和存取参数中的调整。举例来说，控制信息可包含改变待响应于存取命令读取或写入的存储器单元的数量(例如，可将读取突发长度或写入突发长度从第一数量的位改变为第二数量的位)的命令。另外或替代地，控制信息可包含与即将到来的存取操作相关联的分组大小不同于与先前存取操作相关联的分组大小的指示。在一些情况下，控制信息还可指示已修改数据总线的大小。
在835处，存储器装置310-b可经由第三组传输线传送第二组控制位。且在840处，存储器装置310-b可经由第四组传输线传送第二组数据。可以相同数据速率传输第二组控制和数据位。在这类情况下，可利用错误检测和校正位(例如，CRC或奇偶校验位)保护控制位。因此，存储器装置310-b可经由第三组传输线接收第二组控制位中的一组错误检测位。
在一些情况下，在845处，存储器装置310-b可基于所述组错误检测位确定第二组控制位具有错误。响应于这一确定，存储器装置310-b可在850处将错误的指示发送到控制器305-b。存储器装置310-b还可忽略与错误相关联的命令。在一些情况下，存储器装置310-b还可在855处避免遵守来自控制器305-b的用于存储器操作的额外命令，直到控制器305-b传输恢复命令为止。举例来说，存储器装置310-b可进入锁定状态且关闭所有组(在满足关闭所述组的时序条件之后)。存储器装置310-b还可自主地进入自刷新模式且保留相关数据内容(例如，在控制器305-b处理错误时)。在860处，存储器装置310-b可从控制器305-b接收指示错误已解决和/或存储器装置310-b可恢复正常操作的恢复命令。因此，在865处，存储器装置310-b可(例如，响应于恢复命令)恢复正常操作。
图9展示根据本文中所公开的各种实例的设备905的框图900。设备905可包含配置成经由传输线915与存储器装置通信的节点910。传输线可构成数据总线。设备还可包含与节点910耦合的控制器305-c。控制器305-c可以是如参考图1所描述的外部存储器控制器105(也被称为主机或主机装置)或处理器120(例如，GPU、GPGPU、CPU)的实例。
控制器305-c可配置成或操作以将节点910划分成第一组节点920(例如，节点1到4)和第二组节点925(例如，节点5到N)。控制器305-c可配置成或操作以经由第一组节点920将第一组控制位传输到存储器装置，且经由第二组节点925与存储器装置交换第一组数据位。
控制器305-c可配置成或操作以将节点910划分成不同于第一和第二组节点的第三组节点930和第四组节点935。举例来说，第三组节点935可包含第一组节点920加上来自第二组节点925的一或多个额外节点(例如，节点4和5)。在这一实例中，第四组节点935可包含第二组节点925减去一或多个节点(例如，减去切换到第三组节点930的节点)。在其它实例中，第三组节点930可以是第一组节点920减去一或多个节点，且第四组节点935可以是第二组节点925加上来自第一组节点920的一或多个节点。
在一些情况下，控制器305-c可配置成或操作以确定第一组控制位的数量和第一组数据位的数量。在这类情况下，将节点910划分成第一和第二组节点是至少部分地基于第一组控制位的数量和第一组数据位的数量。
图10展示根据本文中所公开的各种实例的设备1005的框图1000。设备1005可包含配置为数据总线1015的传输线1010。每一传输线1010可经由节点连接到设备1005。设备1005还可包含与传输线1010耦合的存储器装置310-c。存储器装置310-c可以是如参考图1所描述的存储器装置110、装置存储器控制器155、存储器裸片160或本地存储器控制器165的实例。在一些情况下，数据总线1015可被称为组合的数据和控制总线，这是因为传输线1010的一部分可配置成作为控制总线(例如，用于传送控制信息的数据总线)操作而其余传输线1010可配置成作为数据总线(例如，用于传送数据信息的数据总线)操作。
存储器装置310-c可配置成或操作以确定数据总线1015已划分成第一组传输线1020(例如，传输线1到6)和第二组传输线1025(例如，传输线7到N)。存储器装置310-c可配置成或操作以经由第一组传输线1020从存储器控制器接收第一组控制位，且经由第二组传输线1025与存储器控制器交换第一组数据位。
存储器装置310-c可配置成或操作以确定至少一个传输线1010已从第一组传输线1020切换到第二组传输线1025。举例来说，存储器装置310-c可确定传输线6已从第一组传输线1020切换到第二组传输线1025-a。因此，存储器装置310-c可确定重新配置的第一组传输线1020-a为第一组传输线1020减去至少一个传输线1010。且存储器装置310-c可确定重新配置的第二组传输线1025-a为第二组传输线1025加上来自第一组传输线1020的至少一个传输线1010。
因此，存储器装置310-c可经由切换到第二组传输线的传输线1010(例如，传输线6)与存储器控制器交换第二组数据位。存储器装置310-c还可经由第一组传输线1020中的除切换到第二组传输线的传输线以外的传输线1010从存储器控制器接收第二组控制位(例如，存储器装置310-c还可经由重新配置的第一组传输线1020-a从存储器控制器接收第二组控制位)。
在一些情况下，存储器装置310-c可(例如，从存储器控制器)接收第一和第二组传输线的指示。在这类情况下，对数据总线已划分成第一和第二组传输线的确定可至少部分地基于所述指示。在一些情况下，存储器装置310-c可(例如，从存储器控制器)接收传输线已切换的指示。在这类情况下，对至少一个传输线已切换的确定可至少部分地基于所述指示。
图11展示说明根据本文中所公开的各种实例的方法1100的流程图。方法1100的操作可由如本文中所描述的设备或其组件来实施。举例来说，可由如参考图1到8所描述的存储器控制器或主机装置来执行方法1100的操作。在一些实例中，存储器控制器或主机装置可执行指令集以控制装置的功能元件来执行下文所描述的功能。另外或替代地，存储器控制器或主机装置可使用专用硬件来执行下文所描述的功能的各方面。
在1105处，方法可包含通过主机装置确定与存储器装置相关联的数据位的数量和控制位的数量。可根据参考图3到8所描述的方法来执行1105的操作。在一些实例中，可由如参考图3到9所描述的存储器控制器来执行1105的操作的各方面。
在1110处，方法可包含确定至少部分地基于数据位的数量从数据总线选择第一组传输线且至少部分地基于控制位的数量从数据总线选择第二组传输线。可根据参考图3到8所描述的方法来执行1110的操作。在一些实例中，可由如参考图3到9所描述的存储器控制器来执行1110的操作的各方面。
在1115处，方法可包含经由第一组传输线将所述数量的数据位传递到存储器装置。可根据参考图3到8所描述的方法来执行1115的操作。在一些实例中，可由如参考图3到9所描述的存储器控制器来执行1115的操作的各方面。
在1120处，方法可包含经由第二组传输线在主机装置与存储器装置之间传递所述数量的控制位。可根据参考图3到8所描述的方法来执行1120的操作。在一些实例中，可由如参考图3到9所描述的存储器控制器来执行1120的操作的各方面。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1100。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：确定与存储器装置相关联的数据位的数量和控制位的数量，所述主机装置和所述存储器装置与包括传输线的数据总线耦合；至少部分地基于数据位的数量从数据总线选择第一组传输线且至少部分地基于控制位的数量从数据总线选择第二组传输线；经由第一组传输线将所述数量的数据位传递到存储器装置；以及经由第二组传输线在主机装置与存储器装置之间传递所述数量的控制位。
在所述数量的控制位包含第一数量的控制位且所述数量的数据位包含第一数量的数据位时，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：1)确定与存储器装置相关联的数据位的第二数量和控制位的第二数量；以及2)至少部分地基于数据和控制位的第二数量将至少一个传输线从第一或第二组传输线中的一组切换到另一组。
在所述数量的控制位包含用于存储器操作的命令时，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：确定与命令相关联的时序参数，其中至少部分地基于时序参数选择第一和第二组传输线。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：以相同数据速率传递所述数量的控制位和所述数量的数据位。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：传递用于存储器操作的命令、指示作为存储器操作的目标的存储器位置的地址以及对应于命令和地址的错误检测位。在命令为存取命令时，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：相对于先前存取命令且至少部分地基于控制位的数量修改待响应于存取命令而存取的存储器单元的数量。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：至少部分地基于控制位的数量选择数据位的数量；以及将数据位的数量的指示发送到存储器装置。
在所述数量的数据位包含第一数量的数据位时，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：确定与存储器装置相关联的数据位的第二数量不同于数据位的第一数量；以及通过至少部分地基于确定数据位的第二数量从数据总线添加或去除一或多个传输线来调整数据总线。在这类情况下，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：经由第二组传输线传输所调整数据总线的指示。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：根据包含三个或更多个电压电平的调制方案调制控制位的数量和数据位的数量。
图12展示说明根据本文中所公开的各种实例的方法1200的流程图。方法1200的操作可由如本文中所描述的设备或其组件来实施。举例来说，可由如参考图1到8所描述的存储器装置来执行方法1200的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的各方面。
在1205处，方法可包含通过存储器装置确定包含传输线的数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线。可根据参考图3到8所描述的方法来执行1205的操作。在一些实例中，可由如参考图3到8和10所描述的存储器装置来执行1205的操作的各方面。
在1210处，方法可包含经由第一组传输线传送第一组控制位且经由第二组传输线传送第一组数据位。可根据参考图3到8所描述的方法来执行1210的操作。在一些实例中，可由如参考图3到8和10所描述的存储器装置来执行1210的操作的各方面。
在1215处，方法可包含确定数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线，第三和第四组传输线的所述划分不同于第一和第二组传输线。可根据参考图3到8所描述的方法来执行1215的操作。在一些实例中，可由如参考图3到8和10所描述的存储器装置来执行1215的操作的各方面。
在1220处，方法可包含经由第三组传输线传送第二组控制位且经由第四组传输线传送第二组数据位。可根据参考图3到8所描述的方法来执行1220的操作。在一些实例中，可由如参考图3到8和10所描述的存储器装置来执行1220的操作的各方面。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1200。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过存储器装置确定包含传输线的数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线；经由第一组传输线传送第一组控制位且经由第二组传输线传送第一组数据位；确定数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线，第三和第四组传输线的所述划分不同于第一和第二组传输线；以及经由第三组传输线传送第二组控制位且经由第四组传输线传送第二组数据位。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第三组传输线接收包含在第二组控制位中的一组错误检测位；以及至少部分地基于所述组错误检测位确定第二组控制位包括错误。在这类情况下，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：将错误的指示传输到与数据总线耦合的存储器控制器。另外或替代地，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：至少部分地基于确定错误而避免遵守用于存储器操作的额外命令，直到从与数据总线耦合的存储器控制器接收指示为止。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：接收将响应于存取命令而待读取或写入的存储器单元的数量从第一数量改变为第二数量的命令；以及响应于包含在第一组控制位中的存取命令而读取或写入对应于第二数量的一组存储器单元。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：在传送第二组控制位和第二组数据位之后，接收包含在数据总线中的传输线的数量已改变的指示；以及确定数据总线已划分成与控制内容相关联的第五组传输线和与数据内容相关联的第六组传输线。在这类情况下，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：经由第五组传输线传送第三组控制位且经由第六组传输线传送第四组数据位。
在一些实例中，如本文中所描述的设备可执行一或多个方法。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将节点划分成第一组节点和第二组节点；经由第一组节点将第一组控制位传输到存储器装置，且经由第二组节点与存储器装置交换第一组数据位；将节点划分成不同于第一和第二组节点的第三组节点和第四组节点；以及经由第三组节点将第二组控制位传输到存储器装置，且经由第四组节点与存储器装置交换第二组数据位。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定第一组控制位的数量和第一组数据位的数量，其中将节点划分成第一和第二组节点至少部分地基于第一组控制位的数量和第一组数据位的数量。在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第三组节点包括第一组节点加上至少一个节点，且其中第四组节点包括第二组节点减去至少一个节点。
在一些实例中，如本文中所描述的设备可执行一或多个方法。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：确定数据总线已划分成第一组传输线和第二组传输线；经由第一组传输线从存储器控制器接收第一组控制位，且经由第二组传输线与存储器控制器交换第一组数据位；确定传输线已从第一组传输线切换到第二组传输线；以及经由切换到第二组传输线的传输线与存储器控制器交换第二组数据位。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：经由第一组传输线中的除切换到第二组传输线的传输线以外的传输线从存储器控制器接收第二组控制位。本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：从存储器控制器接收第一和第二组传输线的指示，其中对数据总线已划分成第一和第二组传输线的确定至少部分地基于所述指示。本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：从存储器控制器接收传输线已切换的指示，其中对传输线已切换的确定至少部分地基于所述指示。
设备可包含节点，所述节点配置成经由传输线与存储器装置连通。设备可包含存储器控制器，所述存储器控制器与节点耦合且能够操作以使得设备：将节点划分成第一组节点和第二组节点；经由第一组节点将第一组控制位传输到存储器装置，且经由第二组节点与存储器装置交换第一组数据位；将节点划分成不同于第一和第二组节点的第三组节点和第四组节点；以及经由第三组节点将第二组控制位传输到存储器装置，且经由第四组节点与存储器装置交换第二组数据位。在一些实例中，存储器控制器能够操作以使得设备：确定第一组控制位的数量和第一组数据位的数量，其中将节点划分成第一和第二组节点至少部分地基于第一组控制位的数量和第一组数据位的数量。在一些实例中，第三组节点包括第一组节点加上至少一个节点，且其中第四组节点包括第二组节点减去至少一个节点。
设备可包含配置为数据总线的传输线和与传输线耦合的存储器装置。存储器装置能够操作以：确定数据总线已划分成第一组传输线和第二组传输线；经由第一组传输线从存储器控制器接收第一组控制位，且经由第二组传输线与存储器控制器交换第一组数据位；确定传输线已从第一组传输线切换到第二组传输线；以及经由切换到第二组传输线的传输线与存储器控制器交换第二组数据位。在一些实例中，存储器装置能够操作以经由第一组传输线中的除切换到第二组传输线的传输线以外的传输线从存储器控制器接收第二组控制位。在一些实例中，存储器装置能够操作以从存储器控制器接收第一和第二组传输线的指示，其中对数据总线已划分成第一和第二组传输线的确定至少部分地基于所述指示。在一些实例中，存储器装置能够操作以从存储器控制器接收传输线已切换的指示，其中对传输线已切换的确定至少部分地基于所述指示。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地面耦合的电路节点。因此，虚拟接地的电压可能会临时波动并且在稳定状态下返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V。
术语“电子通信”、“导电接触”、“连接”以及“耦合”和“与...耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法经由导电路径在组件之间传送，在闭路关系中，信号能够经由导电路径在组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文中所使用，术语“大体上”意指经修饰特征(例如，由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电触点。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。
本文中论述的装置(包含存储器阵列)可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道为n型(即，大部分载流子为信号)，那么FET可被称为n型FET。如果沟道为p型(即，大部分载流子为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，这些技术可在并无这些具体细节的情况下实践。在一些情况下，以框图形式展示熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或设计以执行本文中所描述的功能的其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它这类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种定位处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文中所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所需程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原和新颖特征一致的最宽范围。

Claims (24)

1.一种方法，其包括：
通过主机装置确定与存储器装置相关联的数据位的数量和控制位的数量，所述主机装置和所述存储器装置与包括传输线的数据总线耦合；
至少部分地基于数据位的所述数量从所述数据总线选择第一组所述传输线，且至少部分地基于控制位的所述数量从所述数据总线选择第二组所述传输线；
经由所述第一组所述传输线将所述数量的数据位传递到所述存储器装置；以及
经由所述第二组所述传输线在所述主机装置与所述存储器装置之间传递所述数量的控制位。
2.根据权利要求1所述的方法，其中所述数量的控制位包括第一数量的控制位，且所述数量的数据位包括第一数量的数据位，所述方法进一步包括：
确定与所述存储器装置相关联的数据位的第二数量和控制位的第二数量；以及
至少部分地基于数据位和控制位的所述第二数量将至少一个传输线从所述第一组传输线或所述第二组传输线中的一组切换到另一组。
3.根据权利要求1所述的方法，其中所述数量的控制位包括用于存储器操作的命令，所述方法进一步包括：
确定与所述命令相关联的时序参数，其中至少部分地基于所述时序参数选择所述第一组传输线和所述第二组传输线。
4.根据权利要求1所述的方法，其进一步包括：
以相同数据速率传递所述数量的控制位和所述数量的数据位。
5.根据权利要求1所述的方法，其进一步包括：
传递用于存储器操作的命令、指示作为所述存储器操作的目标的存储器位置的地址，以及对应于所述命令和所述地址的错误检测位。
6.根据权利要求5所述的方法，其中所述命令包括存取命令，所述方法进一步包括：
相对于先前存取命令且至少部分地基于控制位的所述数量，修改待响应于所述存取命令而存取的存储器单元的数量。
7.根据权利要求1所述的方法，其进一步包括：
至少部分地基于控制位的所述数量选择数据位的所述数量；以及
将数据位的所述数量的指示发送到所述存储器装置。
8.根据权利要求1所述的方法，其中所述数量的数据位包括第一数量的数据位，所述方法进一步包括：
确定与所述存储器装置相关联的数据位的第二数量不同于数据位的所述第一数量；以及
通过至少部分地基于确定数据位的所述第二数量从所述数据总线添加或去除一或多个传输线来调整所述数据总线。
9.根据权利要求8所述的方法，其进一步包括：
经由所述第二组所述传输线传输所调整数据总线的指示。
10.根据权利要求1所述的方法，其进一步包括：
根据包含三个或更多个电压电平的调制方案调制控制位的所述数量和数据位的所述数量。
11.一种方法，其包括：
通过存储器装置确定包括传输线的数据总线已划分成用于控制内容的第一组传输线和用于数据内容的第二组传输线；
经由所述第一组传输线传送第一组控制位，且经由所述第二组传输线传送第一组数据位；
确定所述数据总线已划分成用于控制内容的第三组传输线和用于数据内容的第四组传输线，所述第三组传输线和所述第四组传输线的划分不同于所述第一组传输线和所述第二组传输线；以及
经由所述第三组传输线传送第二组控制位，且经由所述第四组传输线传送第二组数据位。
12.根据权利要求11所述的方法，其进一步包括：
经由所述第三组传输线接收包含在所述第二组控制位中的一组错误检测位；以及
至少部分地基于所述组错误检测位确定所述第二组控制位包括错误。
13.根据权利要求12所述的方法，其进一步包括：
将所述错误的指示传输到与所述数据总线耦合的存储器控制器。
14.根据权利要求12所述的方法，其进一步包括：
至少部分地基于确定所述错误，避免遵守用于存储器操作的额外命令直到从与所述数据总线耦合的存储器控制器接收到指示为止。
15.根据权利要求11所述的方法，其进一步包括，
接收将响应于存取命令而待读取或写入的存储器单元的数量从第一数量改变为第二数量的命令；以及
响应于包含在所述第一组控制位中的所述存取命令而读取或写入对应于所述第二数量的一组存储器单元。
16.根据权利要求11所述的方法，其进一步包括：
在传送所述第二组控制位和所述第二组数据位之后，接收包含在所述数据总线中的传输线的数量已改变的指示；以及
确定所述数据总线已划分成与控制内容相关联的第五组传输线和与数据内容相关联的第六组传输线。
17.根据权利要求16所述的方法，其进一步包括：
经由所述第五组传输线传送第三组控制位，且经由所述第六组传输线传送第四组数据位。
18.一种设备，其包括：
节点，其配置成经由传输线与存储器装置连通；以及
存储器控制器，其与所述节点耦合且能够操作以：
将所述节点划分成第一组节点和第二组节点；
经由所述第一组节点将第一组控制位传输到所述存储器装置，且经由所述第二组节点与所述存储器装置交换第一组数据位；
将所述节点划分成不同于所述第一组节点和所述第二组节点的第三组节点和第四组节点；以及
经由所述第三组节点将第二组控制位传输到所述存储器装置，且经由所述第四组节点与所述存储器装置交换第二组数据位。
19.根据权利要求18所述的设备，其中所述存储器控制器能够进一步操作以：
确定所述第一组控制位的数量和所述第一组数据位的数量，其中将所述节点划分成所述第一组节点和所述第二组节点至少部分地基于所述第一组控制位的所述数量和所述第一组数据位的所述数量。
20.根据权利要求18所述的设备，其中所述第三组节点包括所述第一组节点加上至少一个节点，且其中所述第四组节点包括所述第二组节点减去所述至少一个节点。
21.一种设备，其包括：
传输线，其配置为数据总线；以及
存储器装置，其与所述传输线耦合且能够操作以：
确定所述数据总线已划分成第一组传输线和第二组传输线；
经由所述第一组传输线从存储器控制器接收第一组控制位，且经由所述第二组传输线与所述存储器控制器交换第一组数据位；
确定传输线已从所述第一组传输线切换到所述第二组传输线；以及
经由切换到所述第二组传输线的所述传输线与所述存储器控制器交换第二组数据位。
22.根据权利要求21所述的设备，其中所述存储器装置能够操作以：
经由所述第一组传输线中的除切换到所述第二组传输线的所述传输线以外的传输线从所述存储器控制器接收第二组控制位。
23.根据权利要求21所述的设备，其中所述存储器装置能够操作以：
从所述存储器控制器接收所述第一组传输线和所述第二组传输线的指示，其中对所述数据总线已划分成所述第一组传输线和所述第二组传输线的所述确定至少部分地基于所述指示。
24.根据权利要求21所述的设备，其中所述存储器装置能够操作以：
从所述存储器控制器接收所述传输线已切换的指示，其中对所述传输线已切换的所述确定至少部分地基于所述指示。
CN201980071126.9A 2018-10-05 2019-09-25 动态配置总线的传输线 Active CN112997163B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862741845P 2018-10-05 2018-10-05
US62/741,845 2018-10-05
US16/579,515 2019-09-23
US16/579,515 US11086803B2 (en) 2018-10-05 2019-09-23 Dynamically configuring transmission lines of a bus
PCT/US2019/052839 WO2020072242A1 (en) 2018-10-05 2019-09-25 Dynamically configuring transmission lines of a bus

Publications (2)

Publication Number Publication Date
CN112997163A CN112997163A (zh) 2021-06-18
CN112997163B true CN112997163B (zh) 2022-08-02

Family

ID=70051705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071126.9A Active CN112997163B (zh) 2018-10-05 2019-09-25 动态配置总线的传输线

Country Status (5)

Country Link
US (2) US11086803B2 (zh)
EP (1) EP3861453A4 (zh)
KR (1) KR20210049182A (zh)
CN (1) CN112997163B (zh)
WO (1) WO2020072242A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11086803B2 (en) * 2018-10-05 2021-08-10 Micron Technology, Inc. Dynamically configuring transmission lines of a bus
KR20200093363A (ko) * 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템
US20210303215A1 (en) * 2020-03-27 2021-09-30 Etron Technology, Inc. Memory controller, memory, and related memory system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697560B2 (ja) * 1987-11-19 1994-11-30 三菱電機株式会社 半導体記憶装置
US6138204A (en) * 1997-12-17 2000-10-24 Motorola, Inc. Multi bus access memory
US6662278B1 (en) 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
US7209998B2 (en) * 2004-02-04 2007-04-24 Qualcomm Incorporated Scalable bus structure
JP2008192264A (ja) * 2007-02-07 2008-08-21 Nec Electronics Corp 半導体記憶装置
US7949817B1 (en) 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
KR20090108182A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 반도체 메모리 장치의 병렬비트 테스트 회로
US8018752B2 (en) 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
KR20120001771U (ko) 2010-08-23 2012-03-09 권군호 미세기포발생장치기기
US9489333B2 (en) 2014-09-27 2016-11-08 Intel Corporation Adaptive termination scheme for low power high speed bus
US9741399B2 (en) * 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US10162558B2 (en) * 2015-10-30 2018-12-25 Micron Technology, Inc. Data transfer techniques for multiple devices on a shared bus
KR101935649B1 (ko) 2017-02-08 2019-01-04 연세대학교 산학협력단 메모리 대역폭을 가변적으로 결정하는 메모리 장치 및 그 동작 방법
US11086803B2 (en) * 2018-10-05 2021-08-10 Micron Technology, Inc. Dynamically configuring transmission lines of a bus

Also Published As

Publication number Publication date
EP3861453A4 (en) 2022-06-01
US20200110714A1 (en) 2020-04-09
KR20210049182A (ko) 2021-05-04
WO2020072242A1 (en) 2020-04-09
US20220027296A1 (en) 2022-01-27
CN112997163A (zh) 2021-06-18
EP3861453A1 (en) 2021-08-11
US11086803B2 (en) 2021-08-10
US11620241B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
US11087829B2 (en) Phase charge sharing
US11620241B2 (en) Dynamically configuring transmission lines of a bus
CN111063385A (zh) 智能封装后修复
CN111199761B (zh) 数据迁移动态随机存取存储器
CN110880342B (zh) 用于低速存储器操作的方法和设备
KR20210149216A (ko) 메모리 디바이스에 대한 안전 이벤트 검출
US20220391114A1 (en) Configuring command/address channel for memory
CN111326187A (zh) 存储器中的刷新相关激活
EP3928207A1 (en) Error correction on a memory device
CN111198654A (zh) 用于存储器操作的数据迁移
CN112306739A (zh) 多存储器裸片技术
CN113056789B (zh) 存储器命令验证
CN112997158A (zh) 用于错误校正的方法和装置
CN113574600B (zh) 接收侧串扰消除
CN111524541B (zh) 存储器装置中的电容组件的动态分配
US11650943B2 (en) Flexible bus management
US11037621B2 (en) Sensing techniques using a charge transfer device
US20230031126A1 (en) Wordline capacitance balancing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant