JP2008192264A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008192264A JP2008192264A JP2007027983A JP2007027983A JP2008192264A JP 2008192264 A JP2008192264 A JP 2008192264A JP 2007027983 A JP2007027983 A JP 2007027983A JP 2007027983 A JP2007027983 A JP 2007027983A JP 2008192264 A JP2008192264 A JP 2008192264A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- pin
- input
- transfer mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Abstract
【課題】従来の半導体記憶装置では、データ入出力に使用するピンをアドレスピンと共用した場合には、アドレスピンを介してのアドレス入力や、コマンド入力を行うことが出来ず、データの転送効率を低下させてしまう場合があった。
【解決手段】入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第1の転送モード時にアドレスが入出力され、第2の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有する。
【選択図】図1
【解決手段】入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第1の転送モード時にアドレスが入出力され、第2の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有する。
【選択図】図1
Description
本発明は、半導体記憶装置に関し、特にアドレスの入力端子とデータの入出力端子を兼用する端子を有する半導体記憶装置に関する。
携帯電話などに搭載される半導体素子では、半導体記憶装置(以下、メモリと称す)とCPU(Central Processing Unit)等の他の機能回路の間のデータ転送効率向上が求められている。このデータ転送効率向上の方法の1つに、メモリとCPU等を接続するバス幅を拡大させて、1回のアクセスで転送できるデータ量を増加させる方法がある。一方で、このようなメモリを搭載する携帯電話等のモバイル機器では、パッケージ等の小型化が求められている。そのため、バス幅を拡大させることにより、メモリに形成されるピン数が増加すると、メモリの小型化の弊害となるという問題点があった。
そこで、メモリのピン数を削減するために、データ信号の入出力とアドレス信号の入力のピンを共通にすることが特許文献1に示されている。
特許文献1に記載の技術では、特定の制御信号を入力することでアドレスを入力するピンを介して、データの入出力を行うことが開示されている。しかしながら、特許文献1に記載のメモリは、アドレス用のピンを介して、データの入出力を行う技術が開示されているのみであり、そのアドレス入力のアドレスの制御や、コマンドの入力は考慮されていない。また、特許文献1では、非同期型のメモリに関してそのアドレスピンの入力の切り替えが開示されているのみである。
一方で、近年のメモリでは同期型DRAM(Synchronous Dynamic Random Access Memory)のように、バーストモードで、バースト長を変化させながらメモリにアクセスする場合や、メモリに対してコマンドを入力することにより、メモリに特定の動作を行わせる場合がある。
特許文献1に記載したような、非同期型のメモリで、アドレス端子をデータ入出力の端子として用いた場合は、SDRAMのような、アドレスに対する細かいアクセス動作やコマンド入力は不可能となってしまう。その一方で、一度に多量のデータを転送したい場合には、SDRAMなどでは、アドレス端子、つまりコマンド入力の端子などによりデータ入出力端子のピン数が制限されてしまう場合があった。
特開平11−328971号公報
従来の半導体記憶装置では、データ入出力に使用するピンをアドレスピンと共用した場合には、アドレスピンを介してのアドレス入力や、コマンド入力を行うことが出来ず、データの転送効率を低下させてしまう場合があった。
上述した課題を解決するために、本発明に係る半導体記憶装置は、入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第1の転送モード時にアドレスが入出力され、第2の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有することを特徴とする。
このような構成により種々のコマンドを入力するような半導体記憶装置でも、大容量の転送に対応することが可能となる。
本発明に係る半導体記憶装置によれば、データ転送効率を向上させ、ピン数を最小限に抑えて半導体記憶装置を小型化することができる。
実施の形態1.
以下、図面を参照して本実施の形態について詳細に説明する。本実施の形態の半導体記憶装置(以下、メモリと称す)は、少なくとも2つの動作モードを有している。動作モードの一方(第1の転送モード)は、大容量の連続したデータを一度に入出力するシーケンシャル転送に対応するモードであり、他方(第2の転送モード)は、少容量の不連続なデータをランダムに入出力するランダム転送動作モードである。本実施形態のメモリは、大容量のデータを転送するモードでは、アドレス入力用のピンをデータ入出力ピンとして利用し、×32モードで動作する。ランダムにデータを転送する動作モードでは、データ入出力用のピンのみを用いて×16モードで動作を行うものとする。
図1に実施の本実施の形態にかかるSDRAMのブロック図を示す。図1に示すように、本実施の形態のSDRAMのメモリ1は、切り替え回路(Add/IO切り替え、CMD/IO切り替え回路)2、アドレスバッファ3、入出力バッファ4、メモリアレイ5、制御回路6、モード設定回路(Mode Register Set:以下、MRS制御回路と称す)7、データコントロール部8、クロックコントロール部9、スタンバイコントロール部10、アドレスラッチ回路11、ロウデコーダ12、カラムデコーダ13、センスアンプ14、ラッチ回路15とを有している。
切り替え回路2は、モード設定回路7の出力に基づいて、アドレス入力用のピンの接続先を切り替える回路である。本実施の形態では、切り替え回路はアドレスピンをアドレスバッファ3に接続する場合と、入出力バッファなどを介してメモリセルに接続する場合とを切り替える。アドレスバッファ3は、アドレスピンにアドレスが入力された場合、切り替え回路2、制御回路6を介して与えられたアドレス信号を出力する。入出力バッファ4は、メモリ外部とデータの入出力を行うためのバッファ回路である。メモリアレイ5は、複数のメモリセルがマトリクス状に配置され、データを記憶する部分である。
制御回路6は、切り替え回路2を介して入力されたコマンドに基づいて本実施形態のメモリの動作を制御する。制御回路6は、大容量転送を示すコマンドが与えられた場合に大容量転送であることをMRS回路7に保持させ、ランダム転送を示すコマンドが与えられた場合にランダム転送であることをMRS回路7に保持させる。
MRS回路7は、メモリの動作モードを保持するレジスタであり、ここに保持された動作モードに基づいて、メモリの動作を制御する信号を出力している。データコントロール部8は、動作モードに応じて、出力するデータを×32モードの32ビット出力とするか×16モードの16ビットで出力するかを選択する回路である。クロックコントロール部9は、外部から入力されるクロック信号に同期させて、メモリを動作させるための制御信号を出力している。スタンバイコントロール部10は、メモリがスタンバイ状態となった場合にメモリの動作を停止させ、待機モードとする信号を出力する。
アドレスラッチ回路11は、アドレスバッファ3が出力したアドレス信号を一時的に保持する。ロウデコーダ12は、アドレスラッチ回路11に保持されたアドレス信号からロウアドレスをデコードし、メモリアレイの任意の行選択を行う。カラムデコーダ13は、アドレスラッチ回路に保持されたアドレス信号をデコードし、メモリアレイの任意の列選択を行う。
センスアンプ14は、メモリアレイ5中のメモリセルから読み出された値を増幅する。ラッチ回路15は、読み出しデータあるいは書き込みデータを一時的に保持する。
また、本実施の形態のメモリ1は、複数種類のピンを有している。本実施の形態では、これらのピンは、メモリの動作モードに応じてアドレスデータあるいはデータ信号が入出力される複数のアドレスピンADQ1〜ADQ16、データが入出力される複数のデータピンDQ1〜DQ16、モード指定信号が入力されるモード指定ピンCMD_E、メモリに対する種々のコマンドを入力するコマンドピンCMDに相当する。これらのピンはメモリ1内の切り替え回路2に接続される。実際の半導体集積回路で構成されたメモリであれば、その他にもクロック入力や電源入力、データマスクの為のピンなどが存在するが、ここでは割愛する。
以上のように構成された本発明のメモリ1の動作について以下に説明する。上記したように、本実施の形態のメモリ1は大容量のデータを転送するモード(以下、大容量転送モードと呼ぶ)と、小容量のデータをランダムに転送するモード(以下、ランダム転送モードと呼ぶ)を有している。
大容量転送モードの場合、コマンドピンCMDを介して、外部よりメモリ1に大容量転送モードであることを示すコマンドが入力される。この大容量転送モードを示すコマンドは、切り替え回路2を介して制御回路2に入力される。制御回路6は、与えられたコマンドが示す転送モードに基づいて、MRS回路7に大容量転送モードであることを保持させる。MRS回路7は、大容量転送モードにセットされた場合、データコントロール部8、切り替え回路2に対して、大容量転送モードであることを示す信号を出力する。
データコントロール部8は、大容量転送モードの場合に、×32モードに設定され、メモリから入出力されるデータを、×32モードでラッチ回路15へ入出力する。
切り替え回路2は、大容量転送モードを示す信号を受け取った場合、アドレスピンADQ1〜ADQ16を、データピンとして扱う。つまり、アドレスピンADQ1〜ADQ16に入出力される信号は、データピンDQ1〜DQ16に入力された信号と同様に、入出力バッファ4、ラッチ回路15、データコントロール部8などを介してやり取りが行われる。
一方、ランダム転送モードの場合、コマンドピンCMDを介して、外部よりメモリ1にランダム転送モードであることを示すコマンドが入力される。このランダム転送モードを示す信号は、切り替え回路2を介して制御回路6に入力される。制御回路6は、与えられた信号に基づいて、MRS回路7にランダム転送モードであることを保持させる。MRS回路7は、ランダム転送モードにセットされた場合、データコントロール部8、切り替え回路2に対して、ランダム転送モードであることを示す信号を出力する。
データコントロール部8は、ランダム転送モードの場合に、×16モードに設定され、メモリから入出力されるデータを、×16モードでラッチ回路15へ入出力する。
切り替え回路2は、ランダム転送モードを示す信号を受け取った場合、アドレスピンADQ1〜ADQ16に与えられた信号を、メモリ上のアドレスを示すデータとしてアドレスバッファ3に入力する。ランダム転送モードでは、メモリ1としては、アドレスバッファ3、アドレスラッチ回路11を介したアドレスに基づいてメモリセルにアクセスを行う。
このように構成することにより、複雑なコマンドを用いずに、大容量のデータ転送を行うような場合には大容量転送モードとし、アドレスピンADQ1〜ADQ16を利用した×32モードの大容量データ転送を行うことが可能となる。
一方、メモリに対してのアクセスが複雑になる場合は、一部のアドレスピンADQも利用したSDRAMとしての複雑なコマンドを入力可能としている。ランダム転送モードではメモリ1に対してより細かいアクセスを行いつつ、×16モードでのSDRAMとしての入出力を行うことが可能となる。
この、本発明の実施の形態の動作について、より具体的な例を用いて以下に説明する。ここでは、例として512M×32ビットの構成のメモリを例として説明する。
図2に大容量データ転送モード時のピン配置を示す。図2に示すピン配置では、上記のアドレスピンとデータピンを兼用するピンをADQ[00]〜ADQ[23]として示し、データピンをDQ[24]〜DQ[30]で示している。また、転送モードに対応するモード指定ピンCMD_Eは、コマンドイネーブルCMD_Eに相当する。図2に示す例では、実際のメモリ1の動作に合わせて入出力データをマスクする信号を入力するデータマスクピンB、データの入出力のタイミングを調整する信号を入力するデータストローブピンDQS、クロック信号入力ピンCLK、#CLK、SDRAMのコマンド入力とデータ入出力として兼用されるピンCDQ、チップイネーブルピンCEなども示されている。
従来の512M×32ビット構成のSDRAMとして動作することが可能なメモリ装置の場合、必要なピンの数はアドレスピンが22本、データピンが32本、クロックピンが1本、コマンドピンが9本とされている。従来のメモリ装置では少なくとも32本のデータピンがなければ×32モードで出力することができないため、512M×32ビットのメモリ装置には少なくとも64本のピンが必要となる。
それに対し、本実施形態では、コマンドピンを介して大容量転送モードであることをMRS回路に保持させた後、モード指定ピンに所定のレベル(例えばLレベル)の信号を与えることにより切り替え回路2がアドレスピンの入出力をデータ入出力に切り替える。このためアドレスピンとデータピンを合わせて32本のピンがあれば×32モードで出力することが可能となる。
したがって、図2に示すような43本のピンで×32モードでデータの入出力を行うことが可能となる。この場合のメモリに対して入力可能なコマンドを図3に、メモリに対するアクセスのタイミングチャートを図4に示す。
図3に示すように、大容量転送モードで使用した場合、512M×32ビット構成のSDRAMと比較すると、メモリ1に対して入力が可能なコマンドは減少している。しかし、連続するデータを大量に入出力するような場合は、図4に示したようにデータの入出力前に、例えば読み出しの先頭となるアドレスを一度入力すればよく、その後は×32モードで高速にデータ転送を行うことが可能となる。
図5は、ランダム転送モードのピン配置を示す。ランダム転送モードを示すコマンドが入力された場合、制御回路6はMRS回路にその値を保持させ、切り替え回路2は、それぞれのピンに対しての入力を図5のように切り替える。このランダム転送モードの時に使用可能なコマンドを図6に示す。図6に示すように、ランダム転送モードに設定された場合は、メモリセルに対してバンク別にアクセスを行うことが可能となる。そのため、図7に示すようにメモリに対するアクセスは、コマンド、アドレスが入力され、入力されたアドレスに応じてアクセスを行い、データが入出力される。
このように本実施の形態によれば、アドレスピンを介して、データを入出力するモードを設け、外部からのコマンド入力によって、アドレスピンをアドレスの入出力及びデータの入出力に使用できるようにしたため、メモリのピン数を増加させずに大容量転送を行うことが可能となる。図8に示すように、例えば512M×32ビットのメモリであれば、そのピンの数を22本削減することが可能となる。また、アドレスピンを本来のアドレスピンとして使用するモードであれば、従来のSDRAM同様、種々のコマンドを用いたきめ細かいアクセスを行うことも可能である。
以上、本発明の実施の形態に基づいて詳細に説明したが、本発明は上記した実施の形態に限らず、種々の変形が可能である。例えば、図2乃至図7に示したピン配置などは、対象とするメモリ装置の仕様、容量などに基づいて適宜設定を変更することが可能である。また、より具体的な説明では、モードを指定するコマンドでMRS回路にモードをセットし、モード指定ピンによって切り替え回路のアドレスピンをデータピンに切り替える構成としているが、MRS回路の出力によって切り替え回路がアドレスピンをデータ入出力用のピンに変更すればよく、モード指定ピンは、必ずしも設ける必要はない。また、モード指定ピンによってアドレスピンをデータ入出力用のピンに切り替える構成であればモード指定ピンによって所定値がMRS回路に保持されるような構成とし、コマンド入力によるモード指定でなくてもよい。
1 メモリ
2 切り替え回路
3 アドレスバッファ
4 入出力バッファ
5 メモリアレイ
6 制御回路
7 モード設定回路
8 データコントロール部
9 クロックコントロール部
10 スタンバイコントロール部
11 アドレスラッチ回路
12 ロウデコーダ
13 カラムデコーダ
14 センスアンプ
15 ラッチ回路
ADQ1-ADQ16 アドレスピン
B データマスクピン
CDQ コマンドピン
CE チップイネーブルピン
CLK クロック信号入力ピン
CMD コマンドピン
CMD_E モード指定ピン
DQ1-DQ16 データピン
DQS データストローブピン
2 切り替え回路
3 アドレスバッファ
4 入出力バッファ
5 メモリアレイ
6 制御回路
7 モード設定回路
8 データコントロール部
9 クロックコントロール部
10 スタンバイコントロール部
11 アドレスラッチ回路
12 ロウデコーダ
13 カラムデコーダ
14 センスアンプ
15 ラッチ回路
ADQ1-ADQ16 アドレスピン
B データマスクピン
CDQ コマンドピン
CE チップイネーブルピン
CLK クロック信号入力ピン
CMD コマンドピン
CMD_E モード指定ピン
DQ1-DQ16 データピン
DQS データストローブピン
Claims (4)
- 入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、
転送モードを保持する転送モード設定回路と、
第1の転送モード時にアドレスが入出力され、第2の転送モード時にデータが入出力されるアドレスピンと、
前記転送モードに応じて前記アドレスピンの接続先を切り替える切り替え回路とを有する半導体記憶装置。 - 前記制御回路は、入力されたコマンドに応じて前記転送モード設定回路に前記第1の転送モードあるいは前記第2の転送モードを指定する信号を出力する請求項1に記載の半導体記憶装置。
- 前記半導体記憶装置は、同期型半導体記憶装置であることを特徴とする請求項1あるいは2に記載の半導体記憶装置。
- 前記半導体記憶装置は、さらに、
前記切り替え回路が接続するアドレスピンの接続先を指定するモード指定ピンを有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027983A JP2008192264A (ja) | 2007-02-07 | 2007-02-07 | 半導体記憶装置 |
US12/014,990 US7830740B2 (en) | 2007-02-07 | 2008-01-16 | Semiconductor memory device having selectable transfer modes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007027983A JP2008192264A (ja) | 2007-02-07 | 2007-02-07 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192264A true JP2008192264A (ja) | 2008-08-21 |
Family
ID=39676028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007027983A Pending JP2008192264A (ja) | 2007-02-07 | 2007-02-07 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7830740B2 (ja) |
JP (1) | JP2008192264A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200012346A (ko) * | 2018-07-27 | 2020-02-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 데이터 처리 시스템 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6275474B2 (ja) * | 2013-12-25 | 2018-02-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ転送装置 |
US11086803B2 (en) | 2018-10-05 | 2021-08-10 | Micron Technology, Inc. | Dynamically configuring transmission lines of a bus |
US20220188262A1 (en) * | 2020-12-11 | 2022-06-16 | Skyworks Solutions, Inc. | Auto-enumeration of peripheral devices on a serial communication bus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6396797A (ja) * | 1986-10-13 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
JPH01134790A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH06162762A (ja) * | 1992-11-16 | 1994-06-10 | Matsushita Electron Corp | 半導体記憶装置 |
JPH0721799A (ja) * | 1993-07-02 | 1995-01-24 | Sumitomo Metal Ind Ltd | 半導体記憶装置 |
JP2001067900A (ja) * | 1999-07-23 | 2001-03-16 | Samsung Electronics Co Ltd | 外部からデータ入出力モードが制御可能な半導体メモリ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086407A (en) * | 1989-06-05 | 1992-02-04 | Mcgarity Ralph C | Data processor integrated circuit with selectable multiplexed/non-multiplexed address and data modes of operation |
US5636174A (en) * | 1996-01-11 | 1997-06-03 | Cirrus Logic, Inc. | Fast cycle time-low latency dynamic random access memories and systems and methods using the same |
KR100329734B1 (ko) | 1998-04-03 | 2002-06-20 | 박종섭 | 어드레스입력및데이터입력용으로동일단자를겸용하는반도체메모리장치 |
US7102958B2 (en) * | 2001-07-20 | 2006-09-05 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods |
JP3953832B2 (ja) * | 2002-02-22 | 2007-08-08 | 株式会社村田製作所 | メディア媒体用インタフェースカード |
JP2004029898A (ja) * | 2002-06-21 | 2004-01-29 | Renesas Technology Corp | データプロセッサ |
-
2007
- 2007-02-07 JP JP2007027983A patent/JP2008192264A/ja active Pending
-
2008
- 2008-01-16 US US12/014,990 patent/US7830740B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6396797A (ja) * | 1986-10-13 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
JPH01134790A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH06162762A (ja) * | 1992-11-16 | 1994-06-10 | Matsushita Electron Corp | 半導体記憶装置 |
JPH0721799A (ja) * | 1993-07-02 | 1995-01-24 | Sumitomo Metal Ind Ltd | 半導体記憶装置 |
JP2001067900A (ja) * | 1999-07-23 | 2001-03-16 | Samsung Electronics Co Ltd | 外部からデータ入出力モードが制御可能な半導体メモリ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200012346A (ko) * | 2018-07-27 | 2020-02-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 데이터 처리 시스템 |
KR102605637B1 (ko) | 2018-07-27 | 2023-11-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 데이터 처리 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US20080186796A1 (en) | 2008-08-07 |
US7830740B2 (en) | 2010-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4808901B2 (ja) | 半導体メモリ装置及びこれを利用したメモリシステム | |
US6381190B1 (en) | Semiconductor memory device in which use of cache can be selected | |
EP1705663B1 (en) | Semiconductor memory and system apparatus | |
US7327613B2 (en) | Input circuit for a memory device | |
KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
KR100711100B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
JP3883087B2 (ja) | 半導体記憶装置及び半導体メモリ回路 | |
KR100648534B1 (ko) | 반도체 집적 회로 및 그 제어 방법 | |
JP2004171609A (ja) | 半導体記憶装置 | |
US6888760B2 (en) | System and method for multiplexing data and data masking information on a data bus of a memory device | |
JP2006018984A (ja) | 入出力回路 | |
KR100260851B1 (ko) | 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치 | |
US20110051534A1 (en) | Semiconductor storage device and its control method | |
JP2008192264A (ja) | 半導体記憶装置 | |
JP5042448B2 (ja) | 半導体メモリ装置、集積回路装置及びメモリシステム | |
EP1248267A2 (en) | Semiconductor memory device and information processing system | |
JP2000330967A (ja) | 半導体記憶装置とその製造方法 | |
US7898880B2 (en) | Dual port memory device, memory device and method of operating the dual port memory device | |
US6504767B1 (en) | Double data rate memory device having output data path with different number of latches | |
JP5398664B2 (ja) | 半導体メモリ | |
US7548465B2 (en) | Low current consumption semiconductor memory device | |
US7573776B2 (en) | Semiconductor memory device having data-compress test mode | |
US7755957B2 (en) | Semiconductor memory, method of controlling the semiconductor memory, and memory system | |
KR20080107559A (ko) | 반도체 메모리 장치 | |
KR100773063B1 (ko) | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |