CN112116932A - 用于冗余的高效电力方案 - Google Patents

Abstract

本申请案涉及用于冗余的高效电力方案。一种存储器装置可包含电路系统，其存储与一或多个有缺陷或不可靠的存储器组件相关的存储器地址信息，并且将存储器地址信息与作为存储器存取操作的目标的存储器地址进行比较。所述存储器装置可基于所述电路系统内的一或多个电路是否存储存储器地址信息来选择性地将目标存储器地址分配到那些电路。额外地或可替代地，所述存储器装置可基于所述电路系统内的一或多个电路是否存储存储器地址信息来选择性地为那些电路供电。

Description

用于冗余的高效电力方案

交叉参考

本专利申请案主张于2019年6月19日申请的法兰肯塔尔(Fackenthal)等人的标题为“用于冗余的高效电力方案(EFFICIENT POWER SCHEME FOR REDUNDANCY)”的第16/446,457号美国专利申请案的优先权，所述申请案转让给其受让人，并且所述申请案的全部内容以引用的方式明确并入本文中。

技术领域

技术领域涉及用于冗余的高效电力方案

背景技术

下文大体上涉及一种包含至少一个存储器装置的系统，并且更特定来说,涉及一种用于冗余的高效电力方案。

存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过编程存储器装置的不同状态而进行存储。举例来说，最常见的是，二进制装置存储由逻辑“1”或逻辑“0”表示的两个状态中的一者。在其它装置中，可存储两个以上状态。为存取所存储信息，所述装置的组件可读取或感测所述存储器装置中的至少一个所存储状态。为存储信息，所述装置的组件可写入或编程所述存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。在与外部电源断开连接时，易失性存储器装置(例如，DRAM)可能会丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度，但由于使用铁电电容器作为存储装置而可具有非易失性属性。

一些存储器装置可通过跟踪已被识别为有问题的存储器组件(例如，存取线或存储器单元)来提高可靠性。但使用与经识别问题相关的电路系统的存储器装置可能会消耗过多电力。可能需要用于减少存储器装置处的功耗的技术。

发明内容

描述了一种设备。所述设备包含：第一锁存器，其经配置以存储与经识别为有缺陷的存取线相关联的地址位；第二锁存器，其经配置以存储指示所述第一锁存器正在存储所述地址位的至少一个位；第一逻辑组件，其与所述第一锁存器耦合并且经配置以对表示存储在所述第一锁存器处的所述地址位的信号执行逻辑运算；及第二逻辑组件，其与所述第二锁存器耦合并且经配置以至少部分基于存储在所述第二锁存器处的所述至少一个位向所述第一逻辑组件发送表示与针对存储器存取操作选择的存取线相关联的第二地址位的第二信号。

描述了一种方法。所述方法包含：在第一锁存器处存储与经识别为不可靠的存储器组件相关联的第一地址位；在第二锁存器处存储指示所述第一锁存器正在存储所述第一地址位的启用位；对表示所述启用位及与针对存储器存取操作选择的存储器组件相关联的第二地址位的信号执行逻辑运算；以及至少部分基于所述逻辑运算，将表示所述第二地址位的信号输出到与所述第一锁存器耦合的逻辑组件。

描述了一种设备。所述设备包含：一组锁存器，其经配置以存储存储器地址信息；锁存器，其经配置以存储至少一个位，所述至少一个位指示所述组锁存器是否存储与经识别为有缺陷的存取线相关联的存储器地址；电力供应器，其与所述组锁存器及所述锁存器耦合；及切换组件，其与所述锁存器耦合并且经配置以至少部分基于存储在所述锁存器处的所述至少一个位来激活或去激活。

描述一种方法。所述方法包含在一组锁存器处存储与经识别为不可靠的存储器组件相关联的存储器地址；在锁存器处存储指示所述组锁存器正在存储所述存储器地址的至少一个位；将表示所述至少一个位的信号发送到与所述组锁存器及电力供应器耦合的切换组件；以及至少部分基于表示所述至少一个位的所述信号来激活所述切换组件，以将所述电力供应器与所述组锁存器耦合。

附图说明

图1说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的系统的实例。

图2说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的存储器裸片的实例。

图3到7说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统的实例。

图8展示根据本文中所揭示的实例的支持用于冗余的高效电力方案的装置的框图。

图9及10展示说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的方法的流程图。

具体实施方式

一些存储器装置可通过跟踪已被识别为具有缺陷或不可靠的存储器组件(例如，存取线或存储器单元)来增加可靠性。举例来说，存储器装置可包含电路系统，其存储有缺陷的存储器组件的地址并指示所述地址中的一者何时作为即将到来的存储器存取操作的目标。此指示可允许存储器装置避免使用有缺陷的存储器组件，借此增加可靠性。但使用此电路系统的某一存储器装置可能会消耗过多电力。除其它益处外，本发明描述与降低功耗相关的方面。

可通过选择性地分配作为存储器存取操作的目标的存储器地址来减少实施冗余的存储器装置所消耗的电力。举例来说，存储器装置可将目标存储器地址提供到用于冗余的一或多个组件而非其它组件。额外地或替代地，在存储器装置的一或多个组件不使用时，存储器装置可选择性地将所述组件与电力隔离。举例来说，存储器装置可连接以对用于冗余的一或多个组件而非其它组件供电。

存储器装置可实施冗余以增加其操作及数据的可靠性。在冗余方案中，存储器装置可验看其存储器组件(例如，存取线、存储器单元等)并识别有缺陷或不可靠的组件。存储器装置可存储有缺陷或不可靠组件的地址，使得在有缺陷或不可靠组件作为存储器操作的目标时，所述装置可检测到尽可能多的有缺陷或不可靠组件并且替代地使用不同的(例如，无缺陷、可靠)组件。

为实现此，可将有缺陷或不可靠的存储器组件的地址存储在称为修复解决方案或修复电路的一或多个电路中。对于存储器的给定区域，可能存在一或多个(例如，许多)修复电路，并且至少一些修复电路(如果不是每一修复电路)可包含用于存储有缺陷的存储器组件的地址的一或多个锁存器。在存储器装置将存储器组件作为存取操作的目标时，存储器装置可通过将存储器组件的地址与由修复电路存储的地址进行比较来确定存储器组件是否有缺陷。因为装置不知道哪个修复电路(如果存在)存储与目标存储器组件的地址匹配的地址，所以装置可将目标存储器地址提供到每一个修复电路用于比较。但将目标存储器地址提供到每一个修复电路可能浪费电力，这是因为可能不是每一个修复电路都在使用中(例如，当前正在存储存储器地址)。

根据本文中所描述的技术，存储器装置可通过选择性地将目标存储器地址提供到具有在使用中的至少一个修复电路的一或多组修复电路来节省电力。因此，存储装置可避免将目标存储器地址提供到不在使用中的一或多组修复电路，这节省电力并且还有其它益处。额外地或替代地，存储器装置可通过选择性地使不在使用中的锁存器掉电来节省电力(例如，存储用于有缺陷存储器组件的地址)。

首先在如参照图1到3所描述的存储器系统及存储器裸片的上下文中描述本发明的特征。在如参考图3到7描述的冗余电路系统的上下文中描述本发明的特征。通过参考与参考图8到10描述的用于冗余的高效电力方案相关的存储器控制器图及流程图来进一步说明及描述本发明的这些及其它特征。

图1说明根据本文中所揭示的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及将外部存储器控制器105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但为便于描述，一或多个存储器装置可被描述为单个存储器装置110。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机，平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可为经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100能够进行机器类型通信(MTC)、机器到机器(M2M)通信或装置到装置(D2D)通信。

系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、连接因特网的装置、某一其它固定或便携式电子装置或类似者。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。

在一些情况下，存储器装置110可为独立装置或组件，其经配置以与系统100的其它组件通信，并提供潜在地由系统100使用或参考的物理存储器地址/空间。在一些实例中，存储器装置110可经配置以与至少一种类型的系统100或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可操作以支持调制方案以调制信号、用于传达信号的不同引脚设计、系统100及存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令及同步、时序约定及/或其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应并执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持期望的或指定的数据存储容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。

处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例以及其它实例。

BIOS组件125可为包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理在处理器120与系统组件100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流动。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可为可集成到系统100中或与系统100集成的任何输入装置或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可为由所属领域的技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入145或输出150之间的数据通信。I/O控制器135可管理未集成到系统100中或与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示系统100外部的向系统100或其组件提供信息、信号或数据的装置或信号。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围设备，或者可由I/O控制器135管理。

输出150可表示系统100外部的经配置以从系统100或其组件中的任何者接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器，等等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围设备，或者可由I/O控制器135管理。

系统100的组件可由经设计以实行其功能的通用或专用电路系统组成。这可包含各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器、切换组件、锁存器、逻辑组件或其它有源或无源元件，其经配置以实行本文中所描述的功能。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。至少一些存储器裸片160(如果不是每一存储器裸片160)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储数字数据的至少一个位。参照图2更详细地描述存储器阵列170及/或存储器单元的特征。

存储器装置110可为存储器单元的二维(2D)阵列的实例，或者可为存储器单元的三维(3D)阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠或彼此紧挨着堆叠。在一些情况下，存储器裸片160可划分为存储器的区或区域。举例来说，存储器裸片160可包含一或多个存储器库，其中的至少一些(如果不是其中的每一者)可与相应冗余电路系统相关联。

在一些情况下，在3D存储器装置中的存储器裸片160-N可称为层面(deck)、层级(level)、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。与单个2D存储器装置相比，这可增加可定位在衬底上的存储器单元的数量，这又可降低生产成本或提高存储器阵列的性能或两者。在一些3D存储器装置中，不同层面可共享至少一个公共存取线，使得一些层面可共享字线、数字线及/或板线中的至少一者。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含硬件、固件及软件，其使存储器装置110能够执行命令并且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据及/或命令。举例来说，存储器装置110可接收指示存储器装置110将表示系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将向系统100的组件(例如，处理器120)提供存储在存储器裸片160中的某些数据的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。装置存储器控制器155及/或本地存储器控制器165中包含的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号并将信号传输到外部存储器控制器105、逻辑、解码器、放大器、滤波器或类似者的解码器。

本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。此外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据以及与/或命令)。本地存储器控制器165可支持装置存储器控制器155控制存储器装置110的操作，如本文中所描述。在一些情况下，存储器装置110不包含装置存储器控制器155、并且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或者直接与外部存储器控制器105或处理器120通信。在一些实例中，本地存储器控制器165可控制用于相关联存储器阵列170内的一或多个存储器区的冗余电路系统。

外部存储器控制器105可经配置以使得能够在系统100的组件(例如，处理器120)与存储器装置110之间进行信息、数据及/或命令的通信。举例来说，在将存储器地址作为存取操作的目标时，外部存储器控制器105可促进目标存储器地址到系统100的其它组件的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络员，使得系统100的组件可能不需要知道存储器装置的操作的细节。系统100的组件可向外部存储器控制器105提出外部存储器控制器105会满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生公共(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生公共(源)数据时钟信号的公共数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或本文中描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可跨越处理器120及存储器装置110分配，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些情况下可由外部存储器控制器105(与处理器120分离或如包含在处理器120中)执行。

系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中，通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，通道115可包含第一端子，其包含在外部存储器控制器105处的一或多个引脚或垫以及在存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，并且引脚可经配置以充当通道的部分。在一些情况下，端子的引脚或垫可为通道115的信号路径的部分。额外信号路径可与通道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部的信号路径，例如存储器裸片160内部的信号路径)，所述信号路径将信号从通道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。

通道115(以及相关联信号路径及端子)可专用于传达特定类型的信息。在一些情况下，通道115可为聚合通道，且因此可包含多个个别通道。举例来说，数据通道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。通过通道传达的信号可使用双倍数据速率(DDR)时序方案。举例来说，可在时钟信号的上升沿上寄存信号的一些符号，且可在时钟信号的下降沿上寄存信号的其它符号。通过通道传达的信号可使用单个数据速率(SDR)信令。举例来说，可针对每一时钟循环寄存信号的一个符号。

在一些情况下，通道115可包含一或多个命令及地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传达命令，所述命令包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA通道186可包含具有期望数据的地址的读取命令。在一些情况下，CA通道186可在上升时钟信号沿及/或下降时钟信号沿上被寄存。在一些情况下，CA通道186可包含任何数量的信号路径以对地址及命令数据进行解码(例如，八个或九个信号路径)。

在一些情况下，通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传达一或多个公共时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡并且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)，并且可相应地配置CK通道188的信号路径。在一些情况下，时钟信号可为单端的。CK通道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号及CK_c信号)可提供用于存储器装置110的命令及寻址操作或存储器装置110的其它系统范围操作的时序参考。时钟信号CK因此可被不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似者)。

在一些情况下，通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传达数据及/或控制信息。举例来说，数据通道190可传达待被写入存储器装置110的信息(例如，双向的)或从存储器装置110读取的信息。

在一些情况下，通道115可包含可专用于其它目的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。

在一些情况下，其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的‘W’可名义上表示“写入”，但写入时钟信号WCK(例如，WCK_t信号及WCK_c信号)可为通常用于存储器装置110的存取操作提供时序参考(例如，用于读取操作及写入操作两者的时序参考)。因此，写入时钟信号WCK也可称为数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传达公共数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号及WCK_c信号)，并且可相应地配置WCK通道的信号路径。WCK通道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或类似者)。

在一些情况下，其它通道192可包含一或多个错误检测码(EDC)通道。EDC通道可经配置以传达错误检测信号(例如校验和)以改进系统可靠性。EDC通道可包含任何数量的信号路径。

通道115可使用多种不同的架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、交叉开关、高密度插入器(例如硅插入器)或在有机衬底中形成的通道或其某一组合。举例来说，在一些情况下，信号路径可至少部分包含高密度插入器，例如硅插入器或玻璃插入器。

可使用多种不同的调制方案来调制通过通道115传达的信号。在一些情况下，二进制符号(或二进制级)调制方案可用以调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可经配置以表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)非归零(NRZ)、单极性编码、双极性编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(PAM)(例如，PAM2)及/或其它者。

在一些情况下，多符号(或多级)调制方案可用以调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示一个以上数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)PAM3、PAM4、PAM8等、正交幅度调制(QAM)、正交相移键控(QPSK)及/或其它者。多符号信号(例如，PAM3信号或PAM4信号)信号可为使用包含至少三个级以对一个以上信息位进行编码的调制方案来调制的信号。多符号调制方案及符号可替代地称为非二进制、多位或更高阶调制方案及符号。

在一些实例中，系统100可包含存储存储器地址信息的冗余电路系统。可从存储与系统100的特性相关的信息的熔丝电路(“熔丝”)传送(例如，自主地发送)存储器地址信息。存储器地址信息可包含与经识别为不可使用或具有问题的存储器组件(例如，存取线或存储器单元)相关联的存储器地址。举例来说，存储器组件可经识别为有缺陷或不可靠的。有缺陷的存储器组件可为无法正常运行的组件。不可靠的存储器组件可为行为不一致的组件。在一些情况下，组件可能既有缺陷又不可靠。为在本发明中易于参考，在某些实例中可参考一种类型的存储器组件(例如，不可靠或有缺陷)，然而，除非另外明确指示，否则相关概念的适用性对于两种类型可相等(例如，相同)。

在选择存储器地址用于存取操作时，冗余电路系统可将选定存储器地址与由冗余电路系统内的电路存储的一或多个存储器地址进行比较。如果选定存储器地址与由电路中的至少一者存储的存储器地址相匹配，那么冗余电路系统可向系统100的一或多个其它组件发送指示同样多的信号。一旦被告知选定存储器地址有缺陷或不可靠，系统100或系统100的一或多个组件就可采取步骤以避免使用那个存储器地址。

一般来说，冗余电路系统可将选定存储器地址(或存储器地址的表示)分配到冗余电路系统内的所有电路，所述冗余电路可在系统100处于操作时继续被供电。但当冗余电路中的仅一些在使用中(例如，存储有缺陷的存储器地址)时，向冗余电路系统内的所有电路提供一或多个存储器地址并为其供电可能会浪费电力。根据本文中所描述的技术，冗余电路系统可通过选择性地对使用中的电路供电以及将选定存储器地址分配到所述电路来减少系统100的功耗。

图2说明根据本文中所揭示的实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可经编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可为可经编程以存储两个或更多个状态。举例来说，存储器单元205可经配置以一次存储一个数字逻辑位(例如，逻辑0及逻辑1)。在一些情况下，单个存储器单元205(例如，多电平存储器单元)可经配置以一次存储一个以上的数字逻辑位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可存储表示数字数据的状态(例如，极化状态或电介质电荷)。在FeRAM架构中，存储器单元205可包含电容器，其包含铁电材料以存储表示可编程状态的电荷及/或极化。在DRAM架构中，存储器单元205可包含电容器，其包含电介质材料以存储表示可编程状态的电荷。可使用包含FeRAM及DRAM架构的任何类型的存储器架构来实施本文中所描述的技术。

可通过激活或选择例如字线210、数字线215及/或板线220的存取线来对存储器单元205执行例如读取及写入的操作。在一些情况下，数字线215可也称为位线。在不损失理解或操作的情况下，对存取线、字线、数字线、板线或其类似物的参考可互换。激活或选择字线210、数字线215或板线220可包含向相应线施加电压。

存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215及板线220)。存储器单元205可定位在字线210、数字线215及/或板线220的相交点处。通过偏置字线210、数字线215及板线220(例如，将电压施加到字线210、数字线215及板线220)，可存取在其相交点处的单个存储器单元205。

可通过行解码器225、列解码器230及板驱动器235来控制存取存储器单元205。举例来说，行解码器225可从本地存储器控制器265接收行地址并基于所接收行地址来激活字线210。列解码器230从本地存储器控制器265接收列地址，并基于所接收列地址来激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并基于所接收板地址来激活板线220。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215以及标记为PL_1到PL_P的多个板线，其中M、N及P取决于存储器阵列的大小。因此，通过激活字线210、数字线215及板线220(例如，WL_1、DL_3及PL_1)，可存取在其相交点处的存储器单元205。在二维或三维配置中的字线210及数字线215的相交点处可称为存储器单元205的地址。在一些情况下，字线210、数字线215及板线220的相交点可称为存储器单元205的地址。字线210、板线220或数字线215的地址在本文中可称为存取线地址。

存储器单元205可包含例如电容器240的逻辑存储组件及切换组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与切换组件245耦合，并且电容器240的第二节点可与板线220耦合。切换组件245可为晶体管或选择性地在两个组件之间建立或取消建立电子通信的任何其它类型的开关装置的实例。

可通过激活或去激活切换组件245来完成选择或取消选择存储器单元205。电容器240可使用切换组件245与数字线215电子通信。举例来说，在切换组件245被去激活时，电容器240可与数字线215隔离，并且在切换组件245被激活时，电容器240可与数字线215耦合。在一些情况下，切换组件245是晶体管，并且通过将电压施加到晶体管栅极来控制晶体管的操作，其中晶体管栅极与晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况下，切换组件245可为p型晶体管或n型晶体管。字线210可与切换组件245的栅极电子通信，并且可基于施加到字线210的电压来激活/去激活切换组件245。

字线210可为与存储器单元205电子通信的用以对存储器单元205执行存取操作的导线。在一些架构中，字线210可与存储器单元205的切换组件245的栅极电子通信，并且可经配置以控制存储器单元的切换组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，并且存储器单元205可不包含切换组件。

数字线215可为将存储器单元205与感测组件250连接的导线。在一些架构中，在部分存取操作期间，存储器单元205可选择性地与数字线215耦合。举例来说，存储器单元205的字线210及切换组件245可经配置以选择性地耦合及/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

板线220可为与存储器单元205电子通信的用以对存储器单元205执行存取操作的导线。板线220可与电容器240的节点(例如，单元底部)电子通信。在存储器单元205的存取操作期间，板线220可经配置以与数字线215合作以偏置电容器240。

感测组件250可经配置以确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并基于所检测状态来确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能非常小。因而，感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测放大器可在读取操作期间检测数字线215的电荷的微小改变，并且可基于所检测电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元205的电容器240可向其对应数字线215输出信号(例如，释放电荷)。所述信号可致使数字线215的电压改变。感测组件250可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。

感测组件250可基于比较来确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号255更高的电压，那么感测组件250可确定存储器单元205的存储状态是逻辑1，并且如果数字线215具有比参考信号255更低的电压，那么感测组件250可确定存储器单元205的存储状态为逻辑0。感测组件250可包含各种晶体管或放大器以检测及放大信号的差异。存储器单元205的所检测逻辑状态可被提供为感测组件250的输出(例如，到输入/输出260)，并且可向包含存储器裸片200的存储器装置110的另一组件指示所检测逻辑状态，例如装置存储器控制器155(例如，直接地或使用本地存储器控制器265)。在一些情况下，感测组件250可与行解码器225、列解码器230及/或板驱动器235电子通信。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、极板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230及板驱动器235及感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可经配置以接收来自外部存储器控制器105(或参考图1描述的装置存储器控制器155)的一或多个命令及/或数据，将命令及/或数据转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，并且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可产生行、列及/或板线地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的施加电压或电流的幅度、形状或持续时间可经调整或变化，并且可对于在操作存储器裸片200时论述的各种操作有所不同。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件及/或存取线预充电到一或多个预定电压电平。在一些情况下，可在不同存取操作之间对存储器单元205及/或存储器裸片200的部分预充电。在一些情况下，数字线215及/或其它组件可在读取操作之前被预充电。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可识别待对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子通信的目标字线210、目标数字线215及/或目标板线220(例如，目标存储器单元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215，并将特定信号(例如，电压)施加到板线220，以将特定状态存储在存储器单元205的电容器240中，所述特定状态指示期望逻辑状态。

在一些情况下，本地存储器控制器265可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器265可识别待对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205电子通信的目标字线210、目标数字线215及/或目标板线220(例如，目标存储器单元205的地址)。本地存储器控制器265可激活目标字线210、目标数字线215及/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可触发感测组件250(例如，锁存感测组件)，并且借此将从存储器单元205接收的信号与参考信号255进行比较。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器)。

在执行例如读取或写入操作的存取操作之前，本地存储器控制器265可检查以查看目标存储器地址是否有缺陷或不可靠。举例来说，本地存储器控制器265可将目标存储器地址提供到冗余电路系统，如果存储器地址有缺陷，那么冗余电路系统可返回匹配信号。根据本文中所描述的技术，冗余电路系统可通过基于其修复电路的使用状态将目标存储器地址选择性地分配到其修复电路的某些群组来实施高效电力方案。额外地或替代地，冗余电路还可基于那些修复电路的使用状态来选择性地将某些修复电路群组与电力隔离。

在一些存储器架构中，存取存储器单元205可降级或破坏存储在存储器单元205中的逻辑状态。举例来说，对铁电存储器单元执行的读取操作可破坏存储在铁电电容器中的逻辑状态。在另一实例中，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器265可执行重新写入操作或刷新操作以将存储器单元返回到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重新写入到目标存储器单元。在一些情况下，重新写入操作可被视为读取操作的部分。另外，激活例如字线210的单个存取线可能会扰乱与那条存取线电子通信的一些存储器单元中存储的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重新写入操作或刷新操作。

图3说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统300的实例。电路系统300可包含可彼此耦合的冗余电路305及控制器310。控制器310可控制冗余电路305的各种组件。

如本文中所描述，冗余电路305可与例如存储器库的存储器区相关联(例如，存储其地址)。冗余电路305可包含一或多个修复电路315，其也可称为修复解决方案。在一个实例中，冗余电路305可包含128个修复电路，如图3中所展示。修复电路315可经配置以存储存储器地址信息。举例来说，修复电路315可存储对应于已被识别为损坏、有缺陷、不可靠或以其它方式不可使用的一或多个存储器组件(例如，存取线或存储器单元)的一或多个地址。因此，在一些实例中，冗余电路305可具有存储128个存储器组件的地址的容量。可从一或多个熔丝(例如，在启动或复位之后)获得在修复电路315处存储的一或多个地址。

冗余电路305可确定有缺陷存储器组件何时作为存储器存取操作的目标，并将确定的指示提供到存储器控制器(例如，控制器310)或其它组件。举例来说，冗余电路305可(例如，从例如控制器310的存储器控制器)接收对应于已作为存储器存取操作的目标(例如，经选定)的存储器组件的传入地址(IA)。传入地址可包含x+1位，并且可表示目标存储器地址或具有反相(例如，翻转)位的目标存储器地址的补充版本。

可将传入地址分配到修复电路315中的至少一些(如果不是修复电路315中每一者)用于比较。修复电路315可对传入地址及由修复电路315存储的地址执行一或多个逻辑运算以比较传入地址与所存储地址。举例来说，修复电路315可对传入地址及由修复电路315存储的地址执行一或多个逻辑运算，以确定传入地址及所存储地址是否匹配(例如，相同)。如果地址匹配，那么修复电路315可将指示匹配的信号输出到外部组件或装置(例如，存储器控制器，例如控制器310)。

举例来说，修复电路315可断言匹配信号。如果地址不同，那么冗余电路305可不输出信号(例如，可避免输出相关信号)或将指示差异的信号输出到外部组件或装置。此类指示可通知存储器装置其何时具有作为操作的目标的有缺陷存储器组件，并且因此可使存储器装置能够避免使用所述存储器组件。举例来说，代替存取有缺陷存储器组件，存储器装置存取对应于断言匹配信号的修复电路315的备用(或“冗余”)存储器组件。

为执行其功能，至少一些修复电路315(如果不是每一修复电路315)可包含多个(例如，x+1)锁存器320及逻辑组件325。锁存器320-a可经配置以存储例如地址位的存储器信息。地址位可为与已被识别为有缺陷或不可靠的存储器组件相关联的存储器地址的部分。因此，修复电路315可通过使用多个锁存器来存储完整存储器地址，所述锁存器中的至少一些(如果不是所述锁存器中的每一者)存储相应位。由修复电路315存储的存储器地址相对于存储在冗余电路305处的其它存储器地址可为唯一的。举例来说，第一修复电路315可包含经配置以存储第一存储器地址的第一组锁存器，且第二修复电路315可包含经配置以存储第二存储器地址的第二组锁存器。

锁存器320-a可经配置以输出(例如，响应于由例如控制器310的存储器控制器的提示或命令)指示存储在所述锁存器320-a处的地址位的信号。所述信号可被输出(例如，提供到)与锁存器320-a耦合的一或多个逻辑组件325-a。举例来说，信号可通过将锁存器320-a的输出与逻辑组件325-a的输入耦合的导电路径来传播。

除从锁存器320-a接收所存储地址位之外，逻辑组件325-a还可接收对应传入地址位(例如，从控制器310)。逻辑组件325-a可对所接收位信号执行一或多个逻辑运算，并将逻辑运算的结果输出到另一逻辑组件325-b。尽管展示具有两个输入，但逻辑组件325-a可包含不同数目的输入，例如具有额外输入。举例来说，逻辑组件325-a可包含四个输入。在此类情况下，逻辑组件325-a还可接收所存储及传入地址位的补充版本。

逻辑组件325-b可对从逻辑组件325-a及锁存器320-b接收的信号执行逻辑运算。锁存器320-b可存储关于由其它锁存器320-a存储的内容的信息。举例来说，锁存器320-b可存储指示由锁存器320-a存储的内容是否是存储器地址信息的位。因此，所述位可指示修复电路315-a的使用状态。由锁存器320-b存储的位在本文中可称为“使用”位、“状态”位或“启用”位，并且在图式中可被表示为“E”。在目标地址与由锁存器320-a存储的随机内容一致地匹配时，启用位可防止修复电路315错误地断言匹配信号。因此，在启用位被断言并且目标地址与所存储地址匹配时，逻辑组件325-b可断言匹配信号。

上文解释单个修复电路315的功能性。但如所指出，可将传入地址提供到冗余电路305内的多个(如果不是每一个)修复电路315，以确保将传入地址与存储在冗余电路305中的至少一些(如果不是全部)地址进行比较。然而，只有一部分修复电路315可存储地址(例如，其余修复电路315可存储不同于存储器地址信息的随机内容)。在这些情况下，将传入地址分配到每一个修复电路315可能浪费电力。这是因为分配传入地址可能涉及每修复电路315对多个迹线或线进行充电。

在一些情况下，分配传入地址可增加由存储器装置消耗的峰值电力。如果传入地址及其补码在相对较短的时间段(例如1ns)内分配到每一个修复电路315，那么与所述分配相关联的充电可导致较大(例如，165mA)交流电(AC)电力尖峰。此电力尖峰可又有助于由存储器装置消耗的平均电力(例如，在一段时间内给定y存取操作所消耗的电力)。因此，将传入地址提供到每一个修复电路315可能会给主机装置的电池造成负担。

根据此处描述的技术，可通过将传入地址选择性地分配到具有至少一个在使用中的修复电路315的修复电路315的群组来降低由实施冗余的存储器装置所消耗的峰值及平均电力。因此，存储器装置可避免将传入地址分配到不在使用中的修复电路315的群组，这可节省电力。

但峰值及平均电力可能不是唯一的问题或与冗余相关的电力问题。存储器装置还可因对不在使用中(例如，存储存储器地址)的锁存器供电而浪费电力。因为对锁存器供电也会导致泄漏，所以对不在使用中的锁存器供电的电力成本可能是两倍。根据本文中所描述的技术，实施冗余的存储器装置可通过选择性地使修复电路315内的未使用的锁存器掉电来减少功耗及泄漏。

图4说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统400的实例。电路系统400可包含门控电路系统405、控制器410及修复电路415，其中的至少一些(如果不是每一者)可彼此耦合。控制器410可为参考图3描述的控制器310的实例，且修复电路415可为参考图3描述的修复电路315的实例。修复电路415可存储不可靠或有缺陷存储器组件的地址，并指示所述地址何时作为存储器操作的目标。门控电路系统405可基于修复电路415的使用状态来选择性地将传入地址提供到修复电路415。控制器410可控制由门控电路系统405及修复电路415使用的各种信号及组件。

修复电路415可包含多个锁存器及逻辑组件，例如XOR组件及AND组件。锁存器420-a可为参照图3描述的锁存器320-a的实例，且锁存器420-b可为参照图3描述的锁存器320-b的实例。XOR组件425及AND组件430可为如参照图3所描述的逻辑组件325的实例。锁存器420-a及XOR组件425可彼此耦合(例如，彼此电子通信)。在此实例中，修复电路415可包含十三个锁存器420及十二个XOR组件425。因此，修复电路415可具有比XOR组件425多一个的锁存器420。

至少一些锁存器420-a(如果不是每一锁存器420-a)可经配置以存储存储器地址内容。举例来说，每一锁存器420-a可经配置以存储与经识别为有缺陷或不可靠的存储器组件相关联的存储器地址的至少一个位(例如，单个位、多个位)。锁存器420-a可共同存储一个完整存储器地址(例如，不可靠或有缺陷的存取线或存储器单元的存储器地址)。举例来说，锁存器420-a-11可存储12位地址的第十二位(位11)，且锁存器420-a-0可存储12位地址的第一位(位0)。可例如在加电或复位之后从熔丝下载存储在锁存器420-a处的位。如果修复电路415没有从熔丝接收地址位，那么修复电路415可称为未使用，并且由修复电路415存储的内容可为随机的内容(例如，不同于存储器地址内容)。

除存储器地址位的锁存器420-a之外，修复电路415可包含存储启用位的锁存器。举例来说，修复电路415可包含锁存器420-b，其可存储用于修复电路415的启用位。启用位可指示其它锁存器420-a何时存储存储器地址位(与随机位相反)。在目标地址与由未使用的锁存器420-a存储的随机位一致地匹配时，此指示可防止修复电路415断言匹配信号。因此，启用位可允许修复电路415区分有效匹配与无效匹配。启用位可被标记为“E”位，并且可替代地称为使用位或状态位。

至少一些XOR组件425(如果不是每一XOR组件425)可与对应锁存器420-a的输出耦合。XOR组件425可从外部组件接收表示传入地址位的信号。如所指出，传入地址位可为作为存取操作的目标的存储器地址的位(或位的补充版本)。

在图4中所展示的实例中，传入地址位可为目标存储器地址位的补充版本。XOR组件425还可接收表示存储在与XOR组件425耦合的锁存器420-a处的地址位的信号。举例来说，XOR组件425-a可接收表示来自锁存器420-a-11的所存储器地址(位11)的第十二位的信号及表示第十二传入地址位(在图4中表示为<11>)的信号。

XOR组件425可对所接收信号执行逻辑运算(例如，按位比较)并输出结果。举例来说，如果输入信号表示相同位，那么XOR组件425可输出逻辑零，且如果输入信号表示不同位，那么XOR组件425可输出逻辑一。因此，如果所存储位与传入位匹配，那么XOR组件425可输出逻辑零，且如果所存储位与传入位不匹配，那么XOR组件425可输出逻辑一。逻辑一可由具有第一阈值电压的信号表示，且逻辑零可由具有第二阈值电压的信号表示。

至少一些XOR组件425(如果不是每一XOR组件425)的输出可被传送到AND组件430。AND组件430可对其输入执行逻辑运算(例如，AND运算)并输出结果。举例来说，如果AND组件430的所有输入均为逻辑一，那么其可输出逻辑一(例如，匹配信号)。换句话说，如果针对存储器存取操作选择的地址与由修复电路415存储的地址匹配，那么AND组件430可输出(或“断言”)匹配信号。

因此，修复电路415可对传入地址进行操作以确定目标地址是否有缺陷或不可靠。但在一些情况下，由修复电路415存储的内容可不同于存储器地址信息。在这些情况下，将传入地址提供到修复电路415可能浪费电力。根据本文中所描述的技术，如果修复电路415在使用中，那么可将传入地址提供到修复电路415，但如果修复电路415不在使用中，那么可保留传入地址。

举例来说，如果启用位被断言，那么门控电路系统405可接收传入地址并将其分配到修复电路415。如果启用位未被断言，那么门控电路系统405可将静态信号输出到修复电路415。因此，门控电路系统405可基于修复电路415的使用状态选择性地将传入地址提供到修复电路415。

尽管展示具有两个输入，但XOR组件425可包含额外输入。举例来说，XOR组件425可包含四个输入。在此类情况下，XOR组件425还可接收传入地址位及所存储地址位的补充版本。

尽管展示具有XOR逻辑门及AND逻辑门，但修复电路415可使用任何类型或组合的逻辑组件来实施，其包含OR逻辑门、XOR逻辑门、NAND逻辑门、NOT门(也称为反相器)、XNOR逻辑门等。举例来说，可通过使用表示目标地址而不是目标地址的补充版本的传入地址来使用XNOR逻辑门来实施修复电路415。

图5说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统500的实例。电路系统500可包含冗余电路505及门控电路520。冗余电路505可为如参考图3描述的冗余电路305的实例，且门控电路520可为包含在如参考图4描述的门控电路系统405中的电路系统的实例。冗余电路505可包含被分组为多个逻辑群组510的修复电路515。举例来说，修复电路515可被划分为八个逻辑群组510，每一逻辑群组包含十六个修复电路515。至少一些逻辑群组510(如果不是每一逻辑群组510)可与相应门控电路520耦合，门控电路520选择性地将传入地址分配到所述逻辑群组510内的修复电路515。此选择性分配可减小由电路系统500消耗的峰值及平均电力。

门控电路520可包含多个逻辑电路525。逻辑电路525的数量可等于组成传入地址的位的数量。因此，每地址位可存在一个逻辑电路525。至少一些逻辑电路525(如果不是每一逻辑电路525)可接收传入地址的相应位。举例来说，逻辑电路525-0可接收表示传入地址的第一位(位0)的信号，且逻辑电路525-x可接收表示传入地址的第x位(例如位x-1)的信号。另外，至少一些逻辑电路525(如果不是每一逻辑电路525)可接收表示与门控电路520的输入耦合的修复电路515的启用位的信号。举例来说，逻辑电路525-0可从修复电路515-a接收启用位。至少一些逻辑电路525(如果不是每一逻辑电路525)可包含一或多个逻辑组件。

如果修复电路515中的至少一者在使用中，那么逻辑电路525可将传入地址位分配到其对应逻辑群组510中的修复电路515。举例来说，如果来自修复电路515-a的启用位被断言，那么逻辑电路525-0可将传入地址位分配到修复电路515-a到515-p。除分配传入地址位之外，逻辑电路525还可分配传入地址位的补码(例如，反相版本)。然而，如果没有一个修复电路515在使用中，那么逻辑电路525可保留传入位地址而不将其分配到其对应逻辑群组510。举例来说，如果来自修复电路515-a的启用位未被断言，那么逻辑电路525-0可保留传入位地址而不将其分配到修复电路515-a到515-p。

为清楚起见，在逻辑电路525-0的上下文中解释逻辑电路525的操作。然而，逻辑电路525的其它组件、配置及操作可被预期并且落入本发明的范围内。举例来说，逻辑电路525可不包含反相器535(例如，在逻辑组件325-a如参考图3所描述具有两个输入而不是四个时)。

逻辑电路525-a可包含AND组件530及反相器535。AND组件530及反相器535可彼此耦合。举例来说，AND组件530的输出可与反相器535的输入耦合。AND组件530及反相器535也可与逻辑群组510-a中的修复电路515耦合。

举例来说，AND组件530的输出可与修复电路515-a的第一输入耦合(例如，经由导电路径540-a)，并且反相器535的输出可与修复电路515-a的第二输入耦合(例如，经由导电路径540-b)。各种导电路径可耦合电路系统500中的其它组件。举例来说，导电路径540-c可将存储启用位的锁存器的输出耦合到AND组件530的输入。导电路径可为元件(例如，迹线及/或组件)的组合，其允许电流不中断地从导电路径的一端流向另一端。举例来说，导电路径可包含一或多个切换组件，其沿迹线安置并且经激活以允许电流流动。

如所指出，逻辑电路525-0的逻辑组件可经配置以基于存储在修复电路515-a处的启用位来选择性地将传入地址位分配到逻辑群组510-a。在一个实例中，AND组件530可接收表示存储在修复电路515-a处的启用位的信号。AND组件530还可接收表示传入地址位的信号。AND组件530可对启用位及传入地址位执行逻辑运算(例如，AND运算)并输出结果。

在启用位被断言时(例如，是逻辑一)，AND组件530可输出传入地址。在启用位未被断言时(例如，是逻辑零)，AND组件530可输出逻辑零。因此，在那些修复电路515中的至少一者在使用中时，可将传入地址位提供(例如，发信号通知)到修复电路515-a到515-p，但在所有修复电路515都未被使用时，那么不将传入地址提供到修复电路515-a到515-p。通过防止通向未使用的修复电路515的导线的不必要的充电，此选择性分配可节省电力。

在一些情况下(例如，在逻辑组件325-a如参考图3所描述具有四个输入而不是两个时)，逻辑电路525-0也可将传入地址位的补充版本分配到逻辑群组510-a。举例来说，在启用位被断言时，反相器535可使由AND组件530输出的传入地址位反相，并且将所得补充版本发送到逻辑群组510-a中的修复电路515。

因此，可基于逻辑群组的使用状态将传入地址位(及/或其补充)分配到逻辑群组510-a。组成其余目标存储器地址的地址位可能会经历类似的操作，并因此可在类似基础上分配。在一些实例中，可并行(例如，同时地或在阈值持续时间内)分配传入地址位以减少等待时间。一旦修复电路515接收到目标存储器地址的所有地址位，修复电路515就可执行逻辑运算(例如，按位比较)以检测目标存储器地址是否与经识别为有缺陷的所存储存储器地址中的任何者匹配。

为确保不意外保留传入地址而不将其分配到使用中的修复电路515，可将由冗余电路505存储的有缺陷地址以特定顺序而不是随机地加载到修复电路515中。举例来说，存储在逻辑群组510处的第一缺陷地址可存储在与门控电路520的输入耦合的修复电路515处。因此，有缺陷地址可在任何其它有缺陷地址存储在逻辑群组515-a内的其它修复电路515处之前存储在修复电路515-a处。此排序可确保存储存储器地址的任何及所有修复电路515接收传入地址以用于比较。在一些情况下，可对有缺陷地址的存储进行进一步排序，使得功耗降低。例如，在将有缺陷地址存储在修复电路515-a之后，主机装置可选择在逻辑群组510-a中的其它修复电路处存储接下来的十五个地址，而不是在其它逻辑群组510中的修复电路515处存储接下来的十五个地址。因此，传入地址可仅分配到一个逻辑群组(而不是若干逻辑群组，这是有缺陷地址是随机或不加选择地存储时的情况)。

图6说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统600的实例。电路系统600可经配置以：如果逻辑群组中的修复电路中的至少一者在使用中，那么将电力提供到所述群组；且如果没有一个修复电路在使用中，那么将电力从逻辑群组去除。

电路系统600可包含逻辑电路605及逻辑群组610，其可分别为如参考图5描述的逻辑电路525及逻辑群组510的实例。电路系统600还可包含电力供应器625，其可为由全局电力供应器供电的局部电力供应器。电力供应器625也可称为电源、电压源或电流源。尽管展示为与逻辑电路605耦合，但逻辑群组610可独立于逻辑电路605而实施。

逻辑群组610可包含多个修复电路615及切换组件620。至少一些修复电路615(如果不是每一修复电路615)可包含一组锁存器并且可与切换组件620耦合。切换组件620可经配置以基于修复电路615-a的使用状态选择性地向修复电路615提供电力。此选择性可减少由电路系统600消耗及泄漏的电力。

切换组件620可与电力供应器625及将启用位存储在修复电路615-a内的锁存器耦合。举例来说，切换组件620的输入可与锁存器的输出耦合。切换组件620可经配置以基于启用位来修改其状态(例如，激活或去激活)。

举例来说，切换组件620可从修复电路615-a接收表示启用位的信号。如果启用位被断言，那么切换组件620可激活，借此在电力供应器及625与修复电路615之间建立导电路径。如果启用位未被断言，那么切换组件620可去激活，借此将电力供应器625与修复电路615隔离。因为对未使用的修复电路615供电可能是由于泄漏而加剧的不必要电力支出，因此使未使用的修复电路615掉电可减少电路系统600的功耗。

电路系统600可经配置以独立于启用位而供应在修复电路615-a中存储启用位的锁存器。此配置可允许电路系统600即使在启用位未被断言的情况下也控制供应到逻辑群组610的其余部分的电力。

图7说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的电路系统700的实例。与参考图6描述的逻辑分组基础相反，电路系统700可经配置以在修复电路基础上提供电力。与电路系统600相比，此配置可使电路系统700能够选择性地以更大粒度提供电力，这可增加电力节省。然而，与电路系统600的配置的占据面积相比，电路系统700的配置可具有更大的占据面积。

电路系统700可包含逻辑电路705及逻辑群组710，其分别是如参考图5及6所描述的逻辑电路及逻辑群组的实例。电路系统700还可包含多个一或多个电力供应器725。逻辑群组710可包含多个修复电路715、至少一些修复电路715(如果不是每一修复电路715)可与相应切换组件720耦合。

至少一些切换组件720(如果不是每一切换组件720)可经配置以基于所述修复电路715的使用状态(并且独立于其它修复电路715的使用状态)选择性地将电力提供到其对应修复电路715。举例来说，切换组件720-a可经配置以在存储在修复电路715-a处的启用位被断言时激活，并且在启用位未被断言时去激活。因此，在修复电路715-a在使用中时，切换组件720-a可建立从电力供应器725-a到修复电路715-a的导电路径，并且在修复电路715-b不在使用中时，切换组件720-a可将电力供应器725-a与修复电路715-a隔离。激活及去激活切换组件720-a可独立于存储在其它修复电路715处的启用位。

类似地，切换组件720-b可经配置以在存储在修复电路715-b处的启用电路被断言时激活，并且在启用位未被断言时去激活。因此，在修复电路715-b在使用中时，切换组件720-b可建立从电力供应器725-b到修复电路715-b的导电路径，并且在修复电路715-b不在使用中时，切换组件720-b可将电力供应器725-b与修复电路715-b隔离。激活及去激活切换组件720-b可独立于存储在其它修复电路715处的启用位。

电路系统700可经配置以独立于所述相应启用位将电力供应到在每一修复电路715中存储启用位的锁存器。即使存储在修复电路715处的启用位未被断言，此配置也可允许电路系统700控制供应到每一修复电路715的电力。

尽管展示有多个电力供应器725，但可使用与切换组件720中的每一者耦合的单个电力供应器725来实施本文中所描述的电力门控技术。

图8展示根据本文中所揭示的实例的支持用于冗余的高效电力方案的存储器控制器805的框图800。存储器控制器805可为如参照图1到4描述的存储器控制器的实例。存储器控制器805可包含存储管理器810、逻辑管理器815、信令管理器820及组件管理器825。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。存储器控制器805的模块可执行或指示其它组件执行实现本文中所描述的高效电力方案的各种操作。

举例来说，模块可经配置以促进针对参考图5描述的高效电力方案的操作。在此实例中，存储管理器810可致使或指示一或多个组件在第一锁存器处存储与经识别为不可靠的存储器组件相关联的第一地址位。存储管理器810还可致使或指示一或多个组件在第二锁存器处存储一个启用位，其指示第一锁存器正在存储第一地址位。逻辑管理器815可致使或指示一或多个组件对表示启用位及与针对存储器存取操作选择的存储器组件相关联的第二地址位的信号执行逻辑运算。信令管理器820可致使或指示一或多个组件至少部分基于逻辑运算来将表示第二地址位的信号输出到与第一锁存器耦合的逻辑组件。

在一些情况下，逻辑管理器815可致使或指示逻辑组件对表示第一及第二地址位的信号执行第二逻辑运算。在此类情况下，信令管理器820可致使或指示一或多个组件至少部分基于第二逻辑运算来输出第二信号。在一些情况下，逻辑管理器815可致使或指示第二逻辑组件对由逻辑组件输出的第二信号及表示启用位的第三信号执行第三逻辑运算。在此类情况下，信令管理器820可致使或指示一或多个组件至少部分基于第三逻辑运算来输出指示第一地址位是否与第二地址位匹配的第四信号。

在一些情况下，信令管理器820可致使或指示第二逻辑组件从第二锁存器接收表示启用位的信号。在此类情况下，信令管理器820可致使或指示第二逻辑组件接收表示至少一个第二地址位的信号，其中逻辑组件执行逻辑运算。

在一些实例中，逻辑管理器815可致使或指示一或多个组件在执行逻辑运算之后使第二地址位反相。在此类情况下，信令管理器820可致使或指示一或多个组件将至少一个经反相第二地址位发信号通知到与第一锁存器耦合的逻辑组件。此外，逻辑管理器815可致使或指示一或多个组件对表示第一地址位、第二地址位及经反相第二地址位的信号执行第二逻辑运算。

在一些情况下，模块可经配置以促进针对参考图6及7描述的高效电力方案的操作。举例来说，存储管理器810可致使或指示一或多个组件在一组锁存器处存储与经识别为不可靠的存储器组件相关联的存储器地址。存储管理器810还可致使或指示一或多个组件在锁存器处存储指示所述组锁存器正在存储存储器地址的位。信令管理器820可致使或指示一或多个组件向与所述组锁存器及电力供应器耦合的切换组件发送表示所述位的信号。并且组件管理器825可致使或指示一或多个组件至少部分基于表示位的信号激活切换组件，以将电力供应器与所述组锁存器耦合。

在一些实例中，存储管理器810可致使或指示一或多个组件在第二组锁存器处存储与经识别为不可靠的第二存储器组件相关联的第二存储器地址。在此类情况下，激活切换组件可将电力供应器与第二组锁存器耦合。

在一些实例中，存储管理器810可致使或指示一或多个组件以在第二锁存器处存储第二位，其指示第二组锁存器是否正在存储与经识别为不可靠的第二存储器组件相关联的第二存储器地址。在此类情况下，组件管理器825可致使或指示一或多个组件至少部分基于第二位来修改第二切换组件的状态。在此类情况下，第二切换组件可与电力供应器及第二组锁存器耦合。

在一些实例中(例如，在第二位指示第二组锁存器正在存储第二存储器地址时)，组件管理器825可致使或指示一或多个组件去激活切换组件，以便于将电力供应器与第二组锁存器隔离。

在一些实例中(例如，在至少一个第二位指示第二组锁存器并未正在存储第二存储器地址时)，组件管理器825可致使或指示一或多个组件激活第二切换组件以便于建立从电力供应器到第二组锁存器的导电路径。

图9展示说明根据本文中所揭示的实例的支持用于冗余的高效电力方案的一或多种方法900的流程图。方法900的操作可由如本文中所描述的存储器控制器或其组件来实施。举例来说，方法900的操作可由如参考图8描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行所描述功能。额外地或可替代地，存储器控制器可使用专用硬件来执行所描述功能。

在905，所述方法可包含在第一锁存器(例如，锁存器420-a-11)处存储与经识别为不可靠的存储器组件相关联的第一地址位。905的操作可根据本文中所描述的方法来执行。在一些实例中，905的操作可由如参考图8描述的存储管理器执行。

在910，所述方法可包含在第二锁存器(例如，锁存器420-b)处存储指示第一锁存器正在存储第一地址位的启用位。910的操作可根据本文中所描述的方法来执行。在一些实例中，910的操作可由如参考图8描述的存储管理器执行。

在915，所述方法可包含对表示启用位及与针对存储器存取操作选择的存储器组件相关联的第二地址位的信号执行逻辑运算(例如，AND运算)。操作915可根据本文中所描述的方法来执行。在一些实例中，操作915可由如参考图8描述的逻辑管理器执行。

在920，所述方法可包含基于逻辑运算将表示第二地址位的信号输出到与第一锁存器耦合的逻辑组件(例如，XOR组件425-a)。操作920可根据本文中所描述的方法来执行。在一些实例中，操作920可由如参考图8描述的信令管理器执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在第一锁存器处存储与经识别为不可靠的存储器组件相关联的第一地址位；在第二锁存器处存储指示第一锁存器正在存储第一地址位的启用位；对表示至少一个位及与针对存储器存取操作选择的存储器组件相关联的第二地址位的信号执行逻辑运算；以及基于逻辑运算将表示第二地址位的信号输出到与第一锁存器耦合的逻辑组件。

本文中所描述的方法900及设备的一些实例可进一步包含用于执行以下操作的操作、特征、构件或指令：在逻辑组件(例如，XOR组件425-a)处对表示第一及第二地址位的信号执行第二逻辑运算；及基于第二逻辑运算输出第二信号。在此类实例中，本文中所描述的方法900及设备可进一步包含用于以下操作的操作、特征、构件或指令：在第二逻辑组件(例如，AND组件430)处对由逻辑组件输出的第二信号及表示启用位的第三信号执行第三逻辑运算；基于第三逻辑运算而输出指示第一地址位是否与第二地址位匹配的第四信号(例如，匹配信号)。

本文中所描述的方法900及设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在第二逻辑组件(例如，AND组件530)处接收来自第二锁存器(例如，锁存器420-b)的启用位；在第二逻辑组件处接收第二地址位(例如，来自锁存器420-a-11)。在此类情况下，第二逻辑组件可对启用位及第二地址位执行逻辑运算。

本文中描述的方法900及设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在执行逻辑运算之后使第二地址位进行反相(例如，在反相器535处)；将经反相第二地址位发信号通知到与第一锁存器(例如，锁存器420-a-11)耦合的逻辑组件(例如，XOR组件425-a)。

本文描述的方法900及设备的一些实例可进一步包含用于对表示第一地址位、第二地址位及经反相第二地址位的信号执行(例如，在AND组件430处)第二逻辑运算的操作、特征、构件或指令。

在一些实例中，方法900可由设备执行。所述设备可包含：第一锁存器(例如，锁存器320-a或锁存器420-a-11)，其经配置以存储与经识别为有缺陷的存取线相关联的地址位；第二锁存器(例如，锁存器320-b或锁存器420-b)，其经配置以存储指示第一锁存器正在存储器地址位的至少一个位(例如，启用位)；第一逻辑组件(例如，逻辑组件325-a或XOR组件425-a)，其与第一锁存器耦合并且经配置以对表示存储在第一锁存器处的至少一个地址位的信号执行逻辑运算；及第二逻辑组件(例如，AND组件530)，其与第二锁存器耦合并且经配置以基于存储在第二锁存器处的至少一个位而向第一逻辑组件发送表示与针对存储器存取操作选择的存取线相关联的第二地址位的第二信号。

所述设备的一些实例可包含与第二锁存器的输出及第二逻辑组件的输入耦合的导电路径(例如，导电路径540-c)，以及与第二逻辑组件的输出及第一逻辑组件的输入耦合的第二导电路径(例如，导电路径540-a)。在此类实例中，所述设备可包含与第二逻辑组件的输出耦合的反相器(例如，反相器535)以及与反相器的输出及第一逻辑组件的第二输入耦合的第三导电路径(例如，导电路径540-b)。

所述设备的一些实例可包含与第一逻辑组件的输出及第二锁存器的输出耦合的第三逻辑组件(例如，逻辑组件325-b或AND组件430)。

在一些实例中，第一锁存器可经配置以将表示地址位的信号输出到第一逻辑组件，并且第二锁存器可经配置以将表示至少一个位的第三信号输出到第二逻辑组件。

在一些实例中(例如，在第二逻辑组件是AND组件时)，所述设备可包含与AND组件及第一逻辑组件耦合的反相器(例如，反相器535)。反相器可经配置以将表示第二地址位的补充版本的第三信号发送到第一逻辑组件。

图10展示说明根据本文所揭示的实例的支持用于冗余的高效电力方案的一或多种方法1000的流程图。可由如本文所描述的存储器控制器或其组件实施方法1000的操作。举例来说，方法1000的操作可由如参考图8描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行所描述功能。额外地或替代地，存储器控制器可使用专用硬件来执行所描述功能。

在1005，所述方法可包含在一组锁存器处存储与经识别为不可靠的存储器组件相关联的存储器地址。举例来说，所述组锁存器可包含在例如修复电路715-a的修复电路中。可根据本文中所描述的方法来执行操作1005。在一些实例中，操作1005可由如参考图8描述的存储管理器执行。

在1010，所述方法可包含在锁存器处存储指示所述组锁存器正在存储存储器地址的至少一个位。在一些实例中，锁存器可包含在修复电路中。可根据本文中所描述的方法来执行操作1010。在一些实例中，可由如参考图8描述的存储管理器执行操作1010。

在1015，所述方法可包含将表示至少一个位的信号发送到与所述组锁存器及电力供应器(例如，电力供应器725-a)耦合的切换组件(例如，切换组件720-a)。可根据本文中所描述的方法来执行操作1015。在一些实例中，操作1015可由如参考图8描述的信令管理器执行。

在1020，所述方法可包含基于表示至少一个位的信号来激活切换组件，以将电力供应器与所述组锁存器耦合。可根据本文中所描述的方法来执行操作1020。在一些实例中，可由如参考图8描述的组件管理器执行操作1020。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1000。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在一组锁存器处存储与经识别为不可靠的存储器组件相关联的存储器地址；在锁存器处存储指示所述组锁存器正在存储所述存储器地址的至少一个位；将表示至少一个位的信号发送到与所述组锁存器及电力供应器耦合的切换组件；及基于表示至少一个位的信号来激活切换组件，以将电力供应器与所述组锁存器耦合。

本文中所描述的方法1000及设备的一些实例可进一步包含用于以下操作的操作、特征、构件或指令：在第二组锁存器处存储与经识别为不可靠的第二存储器组件相关联的第二存储器地址。在此类情况下，激活切换组件可将电力供应器与第二组锁存器耦合。所属组锁存器可包含在逻辑群组610中包含的修复电路(例如，修复电路615-a)中，或者第二组锁存器可包含在逻辑群组710中包含的修复电路(例如，修复电路715-a)中。本文中所描述的方法1000及设备可进一步包含用于以下操作的操作、特征、构件或指令：在第二锁存器处存储指示第二组锁存器是否可能正在存储与经识别为不可靠的第二存储器组件相关联的第二存储器地址的至少一个第二位；基于至少一个第二位修改第二切换组件(例如，切换组件720-b)的状态。第二切换组件可与电力供应器及第二组锁存器耦合。

在本文中所描述的方法1000及设备的一些实例中，用于修改第二切换组件的状态的操作、特征、构件或指令可包含用于去激活切换组件(例如，在至少一个第二位指示第二组锁存器可能正在存储第二存储器地址时)以将电力供应器与第二组锁存器隔离的操作、特征、构件或指令。

在本文中所描述的方法1000及设备的一些实例中，用于修改第二切换组件的状态的操作、特征、构件或指令可包含用于激活第二切换组件(例如，在至少一个第二位指示第二组锁存器可能并未正在存储第二存储器地址时)以建立从电力供应器到第二组锁存器的导电路径的操作、特征、构件或指令。

应注意，上文描述的方法描述可能的实施方案，并且可重新布置或以其它方式修改操作及步骤，并且其它实施方案是可能的。此外，可组合来自两种或更多种方法的部分。

在一些实例中，方法1000可由设备执行。所述设备可包含一组锁存器(例如，在修复电路615-a或715-a中)，其经配置以存储存储器地址信息；锁存器(例如，在同一修复电路中)，其经配置以存储指示所述组锁存器是否存储与经识别为有缺陷的存取线相关联的存储器地址的至少一个位；电力供应器(例如，电力供应器625或电力供应器725-a)，其与所述组锁存器及锁存器耦合；及切换组件(例如，切换组件620或切换组件720-a)，其与锁存器耦合并且经配置以基于存储在锁存器处的至少一个位来激活或去激活。

在一些实例中，切换组件可与锁存器的输出耦合并且可经配置以接收表示至少一个位的信号。

在一些实例中，切换组件可经配置以在至少一个位指示所述组锁存器存储存储器地址时建立从电力供应器到所述组锁存器的导电路径。

在一些实例中，切换组件可经配置以在至少一个位指示所述组锁存器存储不同于存储器地址的信息时将电力供应器与所述组锁存器隔离。

所述设备的一些实例可包含第二组锁存器(例如，在另一修复电路615或修复电路715-b中)，其经配置以存储与经识别为有缺陷的第二存取线相关联的第二存储器地址；及第二锁存器，其经配置以存储指示第二组锁存器是否存储第二存储器地址的至少一个第二位。

在一些实例中，切换组件(例如，切换组件620)可经配置以在由锁存器存储的至少一个位指示所述组锁存器存储不同于存储器地址信息的信息时将电力供应器与第二组锁存器及第二锁存器隔离。

所述设备的一些实例可包含第二切换组件(例如，切换组件720-b)，其与第二锁存器耦合并且经配置以基于存储在第二锁存器处的至少一个第二位来建立从电力供应器到第二组锁存器的第二导电路径。

本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。

如本文中所使用，术语“虚拟接地”是指保持于近似零伏特(0V)的电压但不直接与接地耦合的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施。其它实施方案也是可能的。“虚拟接地”或“经虚接接地”意味着连接到近似0V。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间信号流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给时序间，基于包含连接组件的装置的操作，彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。连接组件之间的导电路径可为组件之间的直接导电路径，或者连接组件之间的导电路径可为间接导电路径，其可包含例如开关、晶体管或其它组件的中间组件。在一些情况下，例如可使用一或多个中间组件(如开关或晶体管)使连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系(其中信号当前不能够通过导电路径在组件之间传达)转变为组件之间的闭路关系(其中信号能够通过导电路径在组件之间传达)。在组件(例如控制器)将其它组件耦合在一起时，所述组件会起始改变，其允许信号通过先前不允许信号流动的导电路径在其它组件之间流动。

术语“隔离”是指其中信号目前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。举例来说，在开关断开时，由定位在组件之间的开关分离的两个组件彼此隔离。在控制器将两个组件彼此隔离时，控制器带来阻止信号使用先前允许信号流动的导电路径在组件之间流动的改变。

本文中所使用的术语“层”是指几何结构的层次或片。每一层可具有三个维度(例如、高度、宽度及深度)，并且可覆盖表面的至少一部分。举例来说，层可为三维结构，其中二个维度大于第三维度，例如薄膜。层可包含不同元件、组件及/或材料。在一些情况下，一个层可由两个或更多个子层组成。在一些附图中，出于说明的目的描绘三维层的两个维度。

本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。

本文中所论述的切换组件或晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极与栅极。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道而分离。如果沟道是n型(即，多数载流子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载流子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加于栅极而控制沟道导电率。举例来说，分别将正电压或负电压施加于n型FET或p型FET可导致沟道变为导电。在将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“接通”或“激活”。在将小于所述晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“关断”或“解除激活”。

本文中所阐述的描述结合所附图式描述实例配置且不表示可实施的或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。详细描述包含特定细节以提供对所描述技术的理解。然而，这些技术可在无这些特定细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。在仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标签的类似组件中的任一者，而与第二参考标签无关。

可使用各种不同科技及技术中的任一者来表示本文中描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。

可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文中的揭示内容描述的各种说明性框及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用，包含在权利要求书中，如项目列表(例如，以例如“至少一者”或“一或多者”的短语开始的项目列表)中使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应解释为对条件闭集的参考。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应按与短语“至少部分基于”相同的方式来解释。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要程序代码装置且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且本文中定义的通用原理可应用于其它变型而不背离本发明的范围。因此，本发明不限于本文中描述的实例及设计，而应符合与本文中揭示的原则及新颖特征一致的最广范围。

Claims (24)

1.一种设备，其包括：

第一锁存器，其经配置以存储与经标识为有缺陷的存取线相关联的地址位；

第二锁存器，其经配置以存储指示所述第一锁存器正在存储所述地址位的至少一个位；

第一逻辑组件，其与所述第一锁存器耦合并且经配置以对代表存储在所述第一锁存器处的所述地址位的信号执行逻辑运算；及

第二逻辑组件，其与所述第二锁存器耦合并且经配置以至少部分基于存储在所述第二锁存器处的所述至少一个位向所述第一逻辑组件发送代表与针对存储器存取操作选择的存取线相关联的第二地址位的第二信号。

2.根据权利要求1所述的设备，其进一步包括：

导电路径，其与所述第二锁存器的输出及所述第二逻辑组件的输入耦合；及

第二导电路径，其与所述第二逻辑组件的输出及所述第一逻辑组件的输入耦合。

3.根据权利要求2所述的设备，其进一步包括：

反相器，其与所述第二逻辑组件的所述输出耦合；及

第三导电路径，其与所述反相器的输出及所述第一逻辑组件的第二输入耦合。

4.根据权利要求1所述的设备，其进一步包括：

第三逻辑组件，其与所述第一逻辑组件的输出及所述第二锁存器的输出耦合。

5.根据权利要求1所述的设备，其中所述第一锁存器经配置以将代表所述地址位的所述信号输出到所述第一逻辑组件，并且所述第二锁存器经配置以将代表所述至少一个位的第三信号输出到所述第二逻辑组件。

6.根据权利要求1所述的设备，其中所述第二逻辑组件包括AND组件，所述设备进一步包括：与所述AND组件及所述第一逻辑组件耦合的反相器，所述反相器经配置以向所述第一逻辑组件发送代表所述第二地址位的补充版本的第三信号。

7.一种方法，其包括：

在第一锁存器处存储与经标识为不可靠的存储器组件相关联的第一地址位；

在第二锁存器处存储指示所述第一锁存器正在存储所述第一地址位的启用位；

对代表所述启用位及与针对存储器存取操作选择的存储器组件相关联的第二地址位的信号执行逻辑运算；以及

至少部分基于所述逻辑运算，将代表所述第二地址位的信号输出到与所述第一锁存器耦合的逻辑组件。

8.根据权利要求7所述的方法，其进一步包括：

在所述逻辑组件处，对代表所述第一及第二地址位的信号执行第二逻辑运算；以及

至少部分基于所述第二逻辑运算来输出第二信号。

9.根据权利要求8所述的方法，其进一步包括：

在第二逻辑组件处，对由所述逻辑组件输出的所述第二信号及代表所述启用位的第三信号执行第三逻辑运算；以及

至少部分基于所述第三逻辑运算，输出指示所述第一地址位是否匹配所述第二地址位的第四信号。

10.根据权利要求7所述的方法，其进一步包括：

在第二逻辑组件处，从所述第二锁存器接收所述启用位；以及

在所述第二逻辑组件处，接收所述第二地址位，其中所述第二逻辑组件执行所述逻辑运算。

11.根据权利要求7所述的方法，其进一步包括：

在执行所述逻辑运算之后使所述第二地址位反相；以及

将经反相第二地址位发信号通知到与所述第一锁存器耦合的所述逻辑组件。

12.根据权利要求11所述的方法，其进一步包括：

对代表所述第一地址位、所述第二地址位及所述经反相第二地址位的信号执行第二逻辑运算。

13.一种设备，其包括：

一组锁存器，其经配置以存储存储器地址信息；

锁存器，其经配置以存储至少一个位，所述至少一个位指示所述组锁存器是否存储与经标识为有缺陷的存取线相关联的存储器地址；

电力供应器，其与所述组锁存器及所述锁存器耦合；及

切换组件，其与所述锁存器耦合并且经配置以至少部分基于存储在所述锁存器处的所述至少一个位来激活或去激活。

14.根据权利要求13所述的设备，其中所述切换组件与所述锁存器的输出耦合并且经配置以接收代表所述至少一个位的信号。

15.根据权利要求13所述的设备，其中所述切换组件经配置以在所述至少一个位指示所述组锁存器存储所述存储器地址时建立从所述电力供应器到所述组锁存器的导电路径。

16.根据权利要求13所述的设备，其中所述切换组件经配置以在所述至少一个位指示所述组锁存器存储不同于所述存储器地址的信息时将所述电力供应器与所述组锁存器隔离。

17.根据权利要求13所述的设备，其进一步包括：

第二组锁存器，其经配置以存储与经标识为有缺陷的第二存取线相关联的第二存储器地址；及

第二锁存器，其经配置以存储指示所述第二组锁存器是否存储所述第二存储器地址的至少一个第二位。

18.根据权利要求17所述的设备，其中所述切换组件经配置以在由所述锁存器存储的所述至少一个位指示所述组锁存器存储不同于所述存储器地址信息的信息时，将所述电力供应器与所述第二组锁存器及所述第二锁存器隔离。

19.根据权利要求17所述的设备，其进一步包括：

第二切换组件，其与所述第二锁存器耦合并且经配置以至少部分基于存储在所述第二锁存器处的所述至少一个第二位来建立从所述电力供应器到所述第二组锁存器的第二导电路径。

20.一种方法，其包括：

在一组锁存器处存储与经标识为不可靠的存储器组件相关联的存储器地址；

在锁存器处存储指示所述组锁存器正在存储所述存储器地址的至少一个位；

将代表所述至少一个位的信号发送到与所述组锁存器及电力供应器耦合的切换组件；以及

至少部分基于代表所述至少一个位的所述信号来激活所述切换组件，以将所述电力供应器与所述组锁存器耦合。

21.根据权利要求20所述的方法，其进一步包括：

在第二组锁存器处存储与经标识为不可靠的第二存储器组件相关联的第二存储器地址，其中激活所述切换组件，将所述电力供应器与所述第二组锁存器耦合。

22.根据权利要求20所述的方法，其进一步包括：

在第二锁存器处存储至少一个第二位，其指示第二组锁存器是否正在存储与经标识为不可靠的第二存储器组件相关联的第二存储器地址；以及

至少部分基于所述至少一个第二位，修改第二切换组件的状态，所述第二切换组件与所述电力供应器及所述第二组锁存器耦合。

23.根据权利要求22所述的方法，其中修改所述第二切换组件的所述状态包括：

当所述至少一个第二位指示所述第二组锁存器正在存储所述第二存储器地址时，去激活所述切换组件，以将所述电力供应器与所述第二组锁存器隔离。

24.根据权利要求22所述的方法，其中修改所述第二切换组件的所述状态包括：

当所述至少一个第二位指示所述第二组锁存器并未正在存储所述第二存储器地址时，激活所述第二切换组件，以建立从所述电力供应器到所述第二组锁存器的导电路径。

Images