CN110233178A - 肖特基势垒二极管 - Google Patents

肖特基势垒二极管 Download PDF

Info

Publication number
CN110233178A
CN110233178A CN201910677483.1A CN201910677483A CN110233178A CN 110233178 A CN110233178 A CN 110233178A CN 201910677483 A CN201910677483 A CN 201910677483A CN 110233178 A CN110233178 A CN 110233178A
Authority
CN
China
Prior art keywords
semiconductor layer
schottky
layer
carrier density
electron carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910677483.1A
Other languages
English (en)
Inventor
泷沢胜
仓又朗人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Publication of CN110233178A publication Critical patent/CN110233178A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种即使增大反向耐压也能够抑制正向电压的增大以及与欧姆电极层的接触电阻的增大的肖特基势垒二极管。肖特基势垒二极管(1)具备：n型半导体层(3)，其由n型的具有导电性的Ga2O3类化合物半导体构成；以及肖特基电极层(2)，其与n型半导体层(3)肖特基接触，在n型半导体层(3)形成有与肖特基电极层(2)肖特基接触的电子载流子浓度比较低的n‑半导体层(31)、以及具有比n‑半导体层(31)高的电子载流子浓度的n+半导体层(32)。

Description

肖特基势垒二极管
本申请是分案申请，原案申请的申请号为201280054764.8，国际申请号为PCT/JP2012/078983，申请日为2012年11月08日，发明名称为“肖特基势垒二极管”。
技术领域
本发明涉及使金属与半导体肖特基接触而形成的肖特基势垒二极管。
背景技术
以往，作为例如逆变器电路等所使用的高耐压二极管，公知有使用了SiC的肖特基势垒二极管(例如，参照专利文献1)。肖特基势垒二极管与相同程度的电流容量的PN结二极管相比，通常正向电压(VF)小，反向恢复时间(trr)也短，且开关特性优良。但是，人们迫切地追求高耐压化与高效率化，因而寻求进一步的高耐压化与正向电压的降低。
专利文献1：日本特开2006-253521号公报
一般地，在肖特基势垒二极管中，正向电压(VF)与外加有反向偏置电压时的反向耐压(VRM)存在无法两全其美的关系。这是因为为了提高反向耐压(VRM)而需要降低载流子浓度，若载流子浓度降低则电阻增大从而正向电压(VF)增大。另外，存在若降低载流子浓度则与欧姆电极层的接触电阻增大从而正向电压(VF)增大的课题。
发明内容
鉴于此，本发明的目的在于提供一种即使增大反向耐压也能够抑制正向电压的增大以及与欧姆电极层的接触电阻的增大的肖特基势垒二极管。
为了实现上述目的，本发明提供以下[1]～[4]所述的肖特基势垒二极管。
[1]一种肖特基势垒二极管，其具备：n型半导体层，其由n型的具有导电性的Ga2O3类化合物半导体构成；以及电极层，其与上述n型半导体层形成肖特基接触，在上述n型半导体层形成有与上述电极层形成肖特基接触的第一半导体层、以及具有比上述第一半导体层高的电子载流子浓度的第二半导体层。
[2]在上述[1]所述的肖特基势垒二极管中，上述第一半导体层的厚度比与反向耐压对应的空乏层的厚度厚。
[3]在上述[1]或[2]所述的肖特基势垒二极管中，上述第一半导体层中的电子载流子浓度比1017cm-3低。
[4]在上述[1]～[3]中任意一项所述的肖特基势垒二极管中，上述第二半导体层的电子载流子浓度比1018cm-3高。
根据本发明，提供一种即使增大反向耐压也能够抑制正向电压的增大以及与欧姆电极层的接触电阻的增大的肖特基势垒二极管。
附图说明
图1是表示本发明的实施方式的肖特基二极管的构成例的剖视图。
图2A是表示针对使用Si作为半导体材料的情况与使用Ga2O3作为半导体材料的情况，在将反向耐压设定为100V的情况下，n-半导体层以及n+半导体的电子载流子浓度、电阻率、厚度与电压降的关系的比较表。
图2B是表示针对使用SiC作为半导体材料的情况与使用Ga2O3作为半导体材料的情况，在将反向耐压设定为600V的情况下，n-半导体层以及n+半导体的电子载流子浓度、电阻率、厚度与电压降的关系的比较表。
图2C是表示针对使用SiC作为半导体材料的情况与使用Ga2O3作为半导体材料的情况，在将反向耐压设定为1000V的情况下，n-半导体层以及n+半导体的电子载流子浓度、电阻率、厚度与电压降的关系的比较表。
图2D是表示针对使用SiC作为半导体材料的情况与使用Ga2O3作为半导体材料的情况，在将反向耐压设定为10000V的情况下，n-半导体层以及n+半导体的电子载流子浓度、电阻率、厚度与电压降的关系的比较表。
图3是示例表示本发明的实施方式的肖特基二极管的能带的示意图。
图4是表示比较例的肖特基二极管的构成例的剖视图。
图5是表示实施例的肖特基二极管、以及比较例的肖特基二极管的电压—电流密度特性的曲线图。
图6A是表示本发明的实施方式的第一变形例的肖特基二极管的俯视图。
图6B是图6A的A-A剖视图。
图7A是表示本发明的实施方式的第二变形例的肖特基二极管的俯视图。
图7B是图7A的A-A剖视图。
图8A是表示本发明的实施方式的第三变形例的肖特基二极管的俯视图。
图8B是图8A的A-A剖视图。
具体实施方式
以下，参照附图对本发明的肖特基势垒二极管(以下，称为“肖特基二极管”。)的实施方式进行说明。
图1是示意表示本实施方式的肖特基二极管1的剖面结构的图。肖特基二极管1具备：n型半导体层3，其由n型的具有导电性的Ga2O3类化合物半导体构成；肖特基电极层2，其与n型半导体层3的第一主表面3a肖特基接触；以及欧姆电极层4，其与n型半导体层3的与第一主表面3a相反一侧的第二主表面3b欧姆接触。此外，也可以在n型半导体层3的第一主表面3a侧设置将肖特基电极层2包含在最下层的层叠膜。另外，也可以在n型半导体层3的第二主表面3b侧设置将欧姆电极层4包含在最下层的层叠膜。
虽然n型半导体层3以β－Ga2O3为基本，但是可以由如下氧化物构成，即：添加了从Cu、Ag、Zn、Cd、Al、In、Si、Ge以及Sn构成的组中所选择的1种以上的物质而得的以Ga为主要成分的氧化物。更具体而言，例如能够使用以(AlxInyGa(1-x-y))2O3(其中，0≤x＜1，0≤y＜1，0≤x+y＜1)表示的镓的氧化物。
另外，n型半导体层3具备：作为第一半导体层的低电子载流子浓度的n-半导体层31；以及具有比该n-半导体层31高的电子载流子浓度的作为第二半导体层的高电子载流子浓度的n+半导体层32。低电子载流子浓度的n-半导体层31形成于n型半导体层3中与肖特基电极层2肖特基接触的一侧。
该n型半导体层3例如能够通过MBE(Molecular Beam Epitaxy：分子束外延)法，向真空槽内供给Ga蒸气与氧系气体而使β－Ga2O3单晶体在β－Ga2O3基板上进行外延结晶生长来形成。另外，为了提高低电子载流子浓度的控制性，优选Ga原料的纯度为6N以上。该β－Ga2O3基板相当于n+半导体层32，形成于其上的外延层相当于n-半导体层31。
β－Ga2O3基板例如能够通过EFG(Edge-defined Film-fed Growth：导模)法制成。在该情况下，β－Ga2O3基板的电子载流子浓度(n+半导体层32的电子载流子浓度)是由制造基板时产生的氧缺陷、Si等掺杂剂的量而决定的。另外，掺杂剂优选为在结晶生长中掺杂剂的获取量稳定的Si。通过将Si作为掺杂剂，从而电子载流子浓度的控制性提高。另外，n-半导体层31的电子载流子浓度例如能够通过控制在外延结晶生长中Si、Sn等IV族的掺杂剂的供给量或者氧缺陷来调节。并且，在考虑与Ga置换的情况下，优选离子半径接近的Sn。
在本实施方式的肖特基二极管1中，虽然n-半导体层31的电子载流子浓度Nd例如是1016cm-3，但是该电子载流子浓度Nd能够设定在比1018cm-3低的范围内。另外，优选电子载流子浓度Nd设定为比1017cm-3低的值。而且，n-半导体层31也可以由电子载流子浓度比较低的n-层、以及具有该n-层与n+半导体层32之间的电子载流子浓度的n层构成。该n-半导体层31的电子载流子浓度Nd能够根据肖特基二极管1所要求的反向耐压VRM与Ga2O3的击穿电场强度Em来设定。
这里，本发明的发明者们发现，击穿电场强度Em是Ga2O3固有的值，若与以往用作n型半导体材料的Si、SiC的击穿电场强度相比，Ga2O3的击穿电场强度Em较大。
一般地，肖特基二极管的反向耐压与击穿电场强度的平方成正比例，与电子载流子浓度成反比例。因此，若击穿电场强度增大，则即使电子载流子浓度相同，反向耐压也增大。另外，若为相同的反向耐压，则能够通过增大击穿电场强度来提高电子载流子浓度。若电子载流子浓度增高，则电阻变小，正向电压(VF)变小。
图2A～图2D是表示针对使用Si或者SiC作为半导体材料的情况与使用Ga2O3作为半导体材料的情况，n-半导体层(外延层)以及n+半导体层(基板)的电子载流子浓度、电阻率、厚度与将电流密度设为200A/cm2的情况下的电压降的关系的比较表，图2A是使用Si以及Ga2O3并将反向耐压设为100V的情况下的比较表，图2B是使用SiC以及Ga2O3并将反向耐压设为600V的情况下的比较表，图2C是使用SiC以及Ga2O3并将反向耐压设为1000V(1kV)的情况下的比较表，图2D是使用SiC以及Ga2O3并将反向耐压设为10000V(10kV)的情况下的比较表。
如图2A所示，在将反向耐压设定为100V的情况下，n-半导体层的电子载流子浓度以及厚度在Si中为2.47×1015cm-3、7.5μm，与此相对，在本实施方式的Ga2O3中为8.29×1017cm-3、0.402μm。由此，在n-半导体层中的电压降在Si的情况下为0.1955V，与此相对，在Ga2O3的情况下为0.0005V。其结果是，包括n-半导体层以及n+半导体层在内的总电压降在Si的情况下为0.2226V，在Ga2O3的情况下为0.0811V，能够将电压降降低约64％。
另外，如图2B所示，在将反向耐压设定为600V的情况下，n-半导体层的电子载流子浓度以及厚度在SiC中为2.16×1016cm-3、5.46μm，与此相对，在本实施方式的Ga2O3中为1.66×1017cm-3、2.0μm。由此，在n-半导体层中的电压降在SiC的情况下为0.0345V，与此相对，在Ga2O3的情况下为0.0107V。其结果是，包括n-半导体层以及n+半导体层在内的总电压降在SiC的情况下为0.0546V，在Ga2O3的情况下为0.0376V，能够将电压降降低约31％。
另外，如图2C所示，在将反向耐压设定为1000V的情况下，n-半导体层的电子载流子浓度以及厚度在SiC中为1.30×1016cm-3、9.1μm，与此相对，在本实施方式的Ga2O3中为9.95×1016cm-3、3.3μm。由此，在n-半导体层中的电压降在SiC的情况下为0.0914V，与此相对，在Ga2O3的情况下为0.0296V。其结果是，包括n-半导体层以及n+半导体层在内的总电压降在SiC的情况下为0.1115V，在Ga2O3的情况下为0.0565V，能够将电压降降低约49％。
另外，如图2D所示，在将反向耐压设定为10000V的情况下，n-半导体层的电子载流子浓度以及厚度在SiC中为1.30×1015cm-3、90.9μm，与此相对，在本实施方式的Ga2O3中为9.95×1015cm-3、33.3μm。由此，在n-半导体层中的电压降在SiC的情况下为8.1118V，与此相对，在Ga2O3的情况下为2.9449V。其结果是，包括n-半导体层以及n+半导体层在内的总电压降在SiC的情况下为8.1319V，在Ga2O3的情况下为2.9718V，能够将电压降降低约63％。
图1所示的肖特基电极层2例如通过EB(Electron Beam：电子束)蒸镀法、真空蒸镀法、或者溅射法来在n型半导体层3(n-半导体层31)的第一主表面3a成膜。对于肖特基电极层2的材料而言，选择能够与构成n-半导体层31的Ga2O3肖特基接触的金属。在本实施方式中，Pt作为肖特基电极层2而成膜于n型半导体层3。
一般地，为了能够实现在半导体与金属之间产生整流作用的肖特基接触，半导体的电子亲和势χ与成为电极的金属的功函数φm的关系必须为χ＜φm。作为满足该关系的金属，除了本实施方式的Pt以外，还有V、Mo、Ni、Pd等。
欧姆电极层4通过真空蒸镀法或者溅射法在n型半导体层3(n+半导体层32)的第二主表面3b成膜。作为欧姆电极层4的材料，例如选择Ti。此外，只要是功函数φm比Ga2O3的电子亲和势χ小的金属，使用其他元素作为欧姆电极层4的材料也可。
图3是表示肖特基接触部分的能带的示意图。这里，q是单电子的电荷，φBn是肖特基势垒，φd是电位势垒(内部电位)。
如该图3所示，n-半导体层31的厚度t对应于外加有反向耐压VRM的反向电压时的空乏层宽度W，且形成为比空乏层宽度W大。但是，理想而言，最优选空乏层宽度W与n-半导体层31的厚度t一致。这是因为若n-半导体层31的厚度t比空乏层宽度W宽，则n-半导体层31的电阻会增大相应的量。
这里，如下述式(1)中示出的那样，肖特基二极管1的空乏层宽度W取决于n-半导体层31的电子载流子浓度Nd。这里，ε是Ga2O3的介电常数。即，若上述反向耐压VRM以及电子载流子浓度Nd确定，则能够求出空乏层宽度W。然后，将该空乏层宽度W设为目标使低电子载流子浓度的Ga2O3的外延生长的厚度为空乏层宽度W以上(t≥W)，来形成n-半导体层31。
[式1]
根据肖特基二极管1所要求的电阻(正向导通电阻)或者正向电压，将n+半导体层32的电子载流子浓度设定为需要的浓度(例如比1018cm-3高的值)。另外，优选n+半导体层32的电子载流子浓度比n-半导体层31的电子载流子浓度高10倍以上。这是因为若n+半导体层32的电子载流子浓度高，则n型半导体层3整体的电阻变小。
(肖特基二极管1的动作)
若沿正向(肖特基电极层2侧为正电位)对肖特基二极管1外加电压V，则图3所示的φd成为(φd－V)，并且基于从n型半导体层3向肖特基电极层2移动的电子的电流增大。由此，正向电流从肖特基电极层2向欧姆电极层4流动。
另一方面，若对肖特基二极管1外加反向(肖特基电极层2侧为负电位)的电压V，则φd成为(φd+V)，并且基于从n型半导体层3向肖特基电极层2移动的电子的电流几乎为零。另外，空乏层根据电压V朝向n+半导体层32扩大。但是，由于n-半导体层31的厚度t形成为比基于上述式(1)求出的空乏层宽度W大，所以即使外加反向耐压VRM的反向电压，空乏层也不会到达n+半导体层32。
(实施方式的作用效果)
根据本实施方式，有下述作用效果。
在本实施方式的肖特基二极管1中，使用Ga2O3类化合物作为n型半导体层3的材料。由于该Ga2O3类化合物的击穿电场强度比现有的用作肖特基二极管的材料的Si、SiC高，所以与使用上述现有的材料的情况相比，能够提高反向耐压。
另外，由低电子载流子浓度的n-半导体层31与高电子载流子浓度的n+半导体层32构成n型半导体层3。如上所述，由于Ga2O3类化合物的击穿电场强度高，所以能够提高反向耐压，但是在将n型半导体层3整体形成为高电子载流子浓度的情况下，因为反向耐压与电子载流子浓度成反比例这一关系，提高反向耐压的效果会达到极限。但是，在本实施方式中，由于在肖特基电极层2一侧形成有n-半导体层31，所以能够进一步提高反向耐压。
另外，由于该n-半导体层31的厚度形成为比外加有反向耐压VRM的反向电压的情况下的空乏层宽度W厚，所以即使外加反向耐压VRM的反向电压，空乏层也不会到达n+半导体层32。
另外，若将n-半导体层31的电子载流子浓度设定在比1017cm-3低的范围内，则能够确保1000V以上的反向耐压VRM。而且，若将n-半导体层31的电子载流子浓度设定在比1016cm-3低的范围内，则能够确保10000V以上的反向耐压VRM。而且，通过将n+半导体层32的电子载流子浓度设定在1018cm-3以上，能够抑制n型半导体层3整体的电阻，进而能够抑制与欧姆电极层4接触的接触电阻的增大。由此，能够减小肖特基二极管1的正向电压。
实施例1
接下来，对本发明的更具体的实施例进行说明。
在本实施例中，使用通过FZ(Floating Zone：区熔)法制成的厚度为600μm的β－Ga2O3基板作为n+半导体层32。在该β－Ga2O3基板，掺杂Si作为掺杂剂，并将电子载流子浓度形成为1×1019cm-3。另外，将基板的面方向形成为(010)。虽然没有对基板的面方向特别地进行限定，但优选为从(100)面旋转50°以上90°以下的角度而成的面。例如，存在(010)面、(001)面、(－201)面、(101)面、以及(310)面。这样一来，能够抑制在外延生长时从基板的再蒸发，并且能够提高生长速度。另外，也可以是使基板面方向从(010)面旋转37.5°以下的角度而成的面。在该情况下，能够使n+半导体层32与n-半导体层31的界面变陡，并且能够高精度地控制n-半导体层31的厚度。
n-半导体层31通过MBE法使厚度为1.4μm的β－Ga2O3单晶体在上述β－Ga2O3基板(n+半导体层32)上外延生长来形成。将Sn用作掺杂剂，并且将电子载流子浓度形成为4×1016cm-3。
肖特基电极层2为与n-半导体层31肖特基接触的厚度为30nm的Pt、以及形成在该Pt上的厚度为170nm的Au的双层构造。
欧姆电极层4为与n+半导体层32欧姆接触的厚度为100nm的Ti、以及形成在该Ti上的厚度为100nm的Au的双层构造。
(比较例)
图4是示意表示作为比较例示出的肖特基二极管10的剖面结构的图。该肖特基二极管10是将通过EFG法制成的厚度为400μm的β－Ga2O3基板用作n-半导体层33的单层构造，并且在该n-半导体层33的一方的主面33a形成有肖特基电极层2，在另一方的主面33b形成有欧姆电极层4。肖特基电极层2以及欧姆电极层4的结构形成为与上述实施例相同的结构。另外，对于n-半导体层33而言，通过将厚度形成为400μm，并且不进行掺杂且不进行氮气气氛热处理，从而将电子载流子浓度形成为8×1016cm-3。
图5是表示如上述那样构成的本发明的实施例的肖特基二极管1、以及比较例的肖特基二极管10的电压—电流密度特性的曲线图。如该图所示，在肖特基二极管1中，在外加有正向电压时，电流密度急剧上升，与此相对，在肖特基二极管10中，与肖特基二极管1相比，电流密度上升缓慢。
这种情况表示：通过在肖特基二极管1中将半导体层3形成为由n-半导体层31以及n+半导体层32构成的多层构造，并降低n+半导体层32的电阻，从而能够减小正向电压。另外，可认为通过提高与欧姆电极4接触的n+半导体层32的电子载流子浓度来使欧姆电极4与半导体层3之间的接触电阻下降，也有助于减小正向电压。
(肖特基二极管的变形例)
接下来，参照图6A～图8B，对本发明的实施方式的肖特基二极管的构造的三个变形例进行说明。在这些变形例中，可以将n-半导体层31以及n+半导体层32的载流子浓度以及厚度等诸要素设定为与上述说明的内容相同。
(变形例1)
图6A以及图6B表示本发明的实施方式的第一变形例的肖特基二极管1A，其中，图6A是俯视图，图6B是图6A的A-A剖视图。
肖特基二极管1A在俯视观察下为四边形，在其中心部形成有同样四边形的肖特基电极层2。另外，肖特基二极管1A具备n型半导体层3，n型半导体层3具备低电子载流子浓度的n-半导体层31、以及具有比该n-半导体层31高的电子载流子浓度的高电子载流子浓度的n+半导体层32。低电子载流子浓度的n-半导体层31形成于n型半导体层3中与肖特基电极层2肖特基接触的一侧。在n+半导体层32的与n-半导体层31相反一侧的面，形成有欧姆电极4。
n-半导体层31具有台面构造，该台面构造具有：形成于与n+半导体层32相反一侧的平坦的上面31a；以及从上面31a的外缘向n+半导体层32扩展地倾斜而形成的侧面31b。在侧面31b的外侧，以包围侧面31b的方式形成有与上面31a平行的下面31c。将肖特基电极层2以在其与侧面31b之间设有规定的间隔的方式形成于上面31a。
在从肖特基电极层2的周缘部到下面31c的侧面31b侧的一部分之间的区域，形成有PV(钝化)膜6。该PV膜6形成为覆盖肖特基电极层2的周缘部、肖特基电极层2的外侧的n+半导体层32的上面31a、侧面31b、以及下面31c的侧面31b侧的一部分。
根据该肖特基二极管1A，能够利用基于n-半导体层31的台面构造的电场缓和效应，来缓和朝向肖特基电极层2的端部的电场集中，因此，能够抑制由于朝向肖特基电极层2的端部的电场集中而引起的反向耐压下降。
(变形例2)
图7A以及图7B表示本发明的实施方式的第二变形例的肖特基二极管1B，其中，图7A是俯视图，图7B是图7A的A-A剖视图。
对于肖特基二极管1B而言，在n-半导体层31的一部分形成有电阻层310的结构与肖特基二极管1A不同，其他结构与肖特基二极管1A相同。从n-半导体层31的上面31a侧的与肖特基电极层2的周缘部接触的部分到侧面31b形成有电阻层310。该电阻层310在n+半导体层32上形成有n-半导体层31以后，例如能够通过在氧气气氛中的退火处理而形成。另外，也可以代替电阻层310将该区域形成为P型层。
根据该肖特基二极管1B，除了由n-半导体层31的台面构造产生的电场缓和效果以外，还能够通过由电阻层310或者P型层产生的电场缓和效果，来进一步缓和朝向肖特基电极层2的端部的电场集中，因此，能够进一步抑制由于朝向肖特基电极层2的端部的电场集中而引起的反向耐压下降。
(变形例3)
图8A以及图8B表示本发明的实施方式的第三变形例的肖特基二极管1C，其中，图8A是俯视图，图8B是图8A的A-A剖视图。
肖特基二极管1C在俯视观察下为四边形，并且具备由n-半导体层31与n+半导体层32构成的n型半导体层3。在n-半导体层31的上面31a的周缘部形成有PV膜6。另外，在n-半导体层31的上面31a的中心部形成有肖特基电极层2。肖特基电极层2形成为其周缘部的一部分区域覆盖PV膜6。
在n-半导体层31的包括肖特基电极层2与PV膜6在上面31a侧中的边界的区域内，形成有电阻层310。另外，也可以代替电阻层310将该区域形成为由P型层构成的保护环构造。并且，对于电阻层310与PV膜6而言，也可以形成为没有电阻层310而仅有PV膜6的构造。
在n+半导体层32的与n-半导体层31相反一侧的面形成有欧姆电极层4。
根据该肖特基二极管1C，由于能够通过由形成在PV膜6上的肖特基电极层2产生的场板效果，来缓和朝向肖特基电极层2的端部的电场集中，所以能够抑制由于朝向肖特基电极层2的端部的电场集中而引起的反向耐压下降。另外，在形成有电阻层310或者P型层的情况下，能够通过它们的电场缓和效应，进一步缓和朝向肖特基电极层2的端部的电场集中，因此能够进一步抑制由于朝向肖特基电极层2的端部的电场集中而引起的反向耐压下降。
以上，对本发明的优选的多个实施方式进行了说明，但是本发明并不限定于这些实施方式，能够在不变更其主旨的范围内进行各种变形、应用。例如，肖特基二极管1除了上述实施方式的结构(纵型)以外，也可以是在n型半导体层3的相同面侧蒸镀有肖特基电极层2以及欧姆电极层4的横型。
本发明提供一种即使增大反向耐压也能够抑制正向电压的增大以及与欧姆电极层的接触电阻的增大的肖特基势垒二极管。
附图标记的说明：
1、1A、1B、1C…肖特基二极管；2…肖特基电极层；3…n型半导体层；3a…第一主表面；3b…第二主表面；4…欧姆电极层；5…保护电极层；6…PV膜；31…n-半导体层；31a…上面；31b…侧面；31c…下面；32…n+半导体层；33…n-半导体层；t…n-半导体层的厚度；W…空乏层宽度；φBn…肖特基势垒；φd…电位势垒；φm…金属的功函数；χ…电子亲和势。

Claims (4)

1.一种肖特基势垒二极管，具备：
n型半导体层，其由n型的具有导电性的Ga2O3类化合物半导体构成；以及
电极层，其与所述n型半导体层形成肖特基接触，
在所述n型半导体层形成有与所述电极层形成肖特基接触的第一半导体层、以及具有比所述第一半导体层高的电子载流子浓度的第二半导体层，
所述第二半导体层由将从(100)面旋转50°以上90°以下的角度而成的面作为主面的β－Ga2O3基板构成，
所述第一半导体层由位于所述β－Ga2O3基板的所述主面上的外延层构成。
2.根据权利要求1所述的肖特基势垒二极管，
所述第一半导体层的厚度比与反向耐压对应的空乏层的厚度厚。
3.根据权利要求1或2所述的肖特基势垒二极管，
所述第一半导体层中的电子载流子浓度比1×1017cm-3低。
4.根据权利要求1至3中的任意一项所述的肖特基势垒二极管，
所述第二半导体层的电子载流子浓度比1×1018cm-3高。
CN201910677483.1A 2011-11-09 2012-11-08 肖特基势垒二极管 Pending CN110233178A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-245519 2011-11-09
JP2011245519A JP2013102081A (ja) 2011-11-09 2011-11-09 ショットキーバリアダイオード
CN201280054764.8A CN103918082B (zh) 2011-11-09 2012-11-08 肖特基势垒二极管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280054764.8A Division CN103918082B (zh) 2011-11-09 2012-11-08 肖特基势垒二极管

Publications (1)

Publication Number Publication Date
CN110233178A true CN110233178A (zh) 2019-09-13

Family

ID=48290098

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280054764.8A Active CN103918082B (zh) 2011-11-09 2012-11-08 肖特基势垒二极管
CN201910677483.1A Pending CN110233178A (zh) 2011-11-09 2012-11-08 肖特基势垒二极管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280054764.8A Active CN103918082B (zh) 2011-11-09 2012-11-08 肖特基势垒二极管

Country Status (7)

Country Link
US (6) US9171967B2 (zh)
EP (1) EP2779242A4 (zh)
JP (1) JP2013102081A (zh)
KR (3) KR102191283B1 (zh)
CN (2) CN103918082B (zh)
TW (2) TWI627748B (zh)
WO (1) WO2013069728A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6260553B2 (ja) * 2015-02-27 2018-01-17 豊田合成株式会社 半導体装置およびその製造方法
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP2017045969A (ja) * 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
TWI667792B (zh) 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device
TWI795349B (zh) 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體
US10340356B2 (en) 2015-12-25 2019-07-02 Idemitsu Kosan Co., Ltd. Laminated article
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017139293A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2017139289A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP7433611B2 (ja) * 2016-04-28 2024-02-20 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
CN109478571B (zh) * 2016-07-26 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法
JP6812758B2 (ja) 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
EP3555925B1 (en) * 2016-12-15 2022-01-12 Griffith University Silicon carbide schottky diodes
CN106935661B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 垂直型肖特基二极管及其制作方法
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JP7116409B2 (ja) 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
TWI641152B (zh) * 2017-03-24 2018-11-11 王中林 電壓增加而電阻值增加的電阻元件
JP6809334B2 (ja) * 2017-03-29 2021-01-06 Tdk株式会社 半導体装置及びその製造方法
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7147141B2 (ja) 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
CN108597985B (zh) * 2018-04-17 2020-12-22 中山大学 一种叠层结构
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
KR102371319B1 (ko) 2019-04-16 2022-03-07 한국전자통신연구원 쇼트키 장벽 다이오드 및 그의 제조 방법
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
CN110085681A (zh) * 2019-05-20 2019-08-02 中山大学 一种氧化镓基异质pn结二极管及其制备方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JPWO2021066137A1 (zh) * 2019-10-03 2021-04-08
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
US11522103B1 (en) 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2024005152A1 (ja) * 2022-06-29 2024-01-04 株式会社Flosfia 半導体装置および半導体装置の製造方法
CN117954504A (zh) * 2022-10-19 2024-04-30 广州华瑞升阳投资有限公司 一种肖特基势垒二极管
CN116344626B (zh) * 2023-05-16 2024-06-18 重庆邮电大学 具有斜面终端的沟槽氧化镓异质结二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744326A (zh) * 2004-09-01 2006-03-08 住友电气工业株式会社 外延基底和半导体元件
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103781947A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 外延生长用基板和晶体层叠结构体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686753A (en) * 1994-11-11 1997-11-11 Murata Manufacturing Co., Ltd. Schottky barrier diode having a mesa structure
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
JP4100652B2 (ja) 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US7393411B2 (en) 2003-02-24 2008-07-01 Waseda University β-Ga2O3 single crystal growing method, thin-film single crystal growing method, Ga2O3 light-emitting device, and its manufacturing method
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2006253521A (ja) 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
JP5303819B2 (ja) * 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP5052807B2 (ja) 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP2008034572A (ja) 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009200222A (ja) * 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
JP4730422B2 (ja) 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP2011176090A (ja) * 2010-02-24 2011-09-08 Nippon Light Metal Co Ltd 紫外線センサ、およびその製造方法
JP5857337B2 (ja) * 2011-09-21 2016-02-10 並木精密宝石株式会社 酸化ガリウム基板とその製造方法
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754013A (zh) * 2003-02-24 2006-03-29 学校法人早稻田大学 β－Ga2O3单晶生长方法、薄膜单晶生长方法、Ga2O3发光器件及其制造方法
CN1744326A (zh) * 2004-09-01 2006-03-08 住友电气工业株式会社 外延基底和半导体元件
JP2010233406A (ja) * 2009-03-27 2010-10-14 Koha Co Ltd スイッチング制御装置及びショットキーダイオード
CN103781948A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 晶体层叠结构体及其制造方法
CN103781947A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 外延生长用基板和晶体层叠结构体

Also Published As

Publication number Publication date
TW201703255A (zh) 2017-01-16
US20160043238A1 (en) 2016-02-11
WO2013069728A1 (ja) 2013-05-16
KR102025449B1 (ko) 2019-09-25
KR102191283B1 (ko) 2020-12-15
US20200194560A1 (en) 2020-06-18
US11264466B2 (en) 2022-03-01
US9412882B2 (en) 2016-08-09
EP2779242A4 (en) 2015-03-25
TW201338155A (zh) 2013-09-16
TWI585973B (zh) 2017-06-01
CN103918082B (zh) 2019-08-20
US20170162655A1 (en) 2017-06-08
US20140332823A1 (en) 2014-11-13
US20220149158A1 (en) 2022-05-12
TWI627748B (zh) 2018-06-21
US20160322467A1 (en) 2016-11-03
EP2779242A1 (en) 2014-09-17
US9171967B2 (en) 2015-10-27
JP2013102081A (ja) 2013-05-23
KR102070847B1 (ko) 2020-01-30
KR20190094249A (ko) 2019-08-12
KR20200011561A (ko) 2020-02-03
CN103918082A (zh) 2014-07-09
US10600874B2 (en) 2020-03-24
US9595586B2 (en) 2017-03-14
KR20140095080A (ko) 2014-07-31

Similar Documents

Publication Publication Date Title
CN103918082B (zh) 肖特基势垒二极管
US9171914B2 (en) Semiconductor device
KR102552195B1 (ko) 반도체 장치
EP3035390A1 (en) Semiconductor device
JP6204436B2 (ja) ショットキーバリアダイオード
JP7142047B2 (ja) ショットキーバリアダイオード
JP6673984B2 (ja) ショットキーバリアダイオード
CN112382671A (zh) 一种基于纳米结构的结势垒肖特基二极管及其制备方法
JP6367436B2 (ja) ショットキーバリアダイオード
JP7513484B2 (ja) 半導体装置
WO2023093294A1 (zh) 一种氧化镓器件及制备方法
CN102129988A (zh) 一种低电容肖特基二极管的制造方法
CN116344625A (zh) 氧化镓整流器和制作工艺、氧化镓整流器结构和制作工艺
CN116314391A (zh) 基于氧化镓/阻挡层/氮化镓异质结的紫外光电探测器
Egami et al. Fabrication of pn-Junction Diode for N+ Implanted 4H-SiC (0001) Annealed by EBAS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination