TW201703255A - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TW201703255A
TW201703255A TW105119585A TW105119585A TW201703255A TW 201703255 A TW201703255 A TW 201703255A TW 105119585 A TW105119585 A TW 105119585A TW 105119585 A TW105119585 A TW 105119585A TW 201703255 A TW201703255 A TW 201703255A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
schottky
carrier concentration
electron carrier
Prior art date
Application number
TW105119585A
Other languages
English (en)
Other versions
TWI627748B (zh
Inventor
瀧澤勝
倉又朗人
Original Assignee
田村製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 田村製作所股份有限公司 filed Critical 田村製作所股份有限公司
Publication of TW201703255A publication Critical patent/TW201703255A/zh
Application granted granted Critical
Publication of TWI627748B publication Critical patent/TWI627748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種肖特基能障二極體，其即使在逆向耐壓增大的情況下，仍可抑制順向電壓的增大以及與歐姆電極層的接觸電阻的增大。本發明的肖特基能障二極體(1)，具備：由具有n型導電性的Ga2 O3 系化合物半導體所組成的n型半導體層(3)、與n型半導體層(3)為肖特基接觸的肖特基電極層(2)，其中在n型半導體層(3)中，形成有n- 半導體層(31)與n+ 半導體層(32)，n- 半導體層(31)與肖特基電極層(3)為肖特基接觸且電子載體濃度較低，而n+ 半導體層(32)的電子載體濃度高於n- 半導體層(31)。

Description

肖特基能障二極體
本發明關於一種使金屬與半導體達成肖特基接觸的肖特基能障二極體。
先前技術中，已知有使用SiC的肖特基能障二極體，這種二極體是作為例如用於相反器電路等中的高耐壓二極體(例如，參照專利文獻1)。肖特基能障二極體與電流容量為相同程度的PN接面二極體相比，一般而言順向電壓(VF)較小，而逆回復時間(trr)也較短，使其在交換特性上表現優異。然而，由於業界中越來越要求高耐壓化與高效率化，因而會想要追求進一步高耐壓化與減低順向電壓。
(先行技術文獻) (專利文獻) 專利文獻1：日本特開2006-253521號公報。
(發明所欲解決的問題) 一般而言，肖特基能障二極體中，順向電壓(VF)與施加逆向電壓時的逆向耐壓(VRM)具有取捨的關係。這是因為，為了要提高逆向耐壓(VRM)必需減低載體濃度，但若載體濃度變低則電阻會增大而使順向電壓(VF)變大。又，也有著若載體濃度減低，則與歐姆電極層的接觸電阻會增大而使順向電壓(VF)變大的問題。
於是，本發明的目的在於提供一種肖特基能障二極體，其即使在逆向耐壓增大的情況下，仍可抑制順向電壓的增大以及與歐姆電極層的接觸電阻的增大。
(用來解決問題的手段) 為了達成上述目的，本發明提供以下[1]~[4]所載的肖特基能障二極體。
[1]一種肖特基能障二極體，具備：由具有n型導電性的Ga2 O3 系化合物半導體所組成的n型半導體層、與前述n型半導體層為肖特基接觸的電極層，其中在前述n型半導體層中，形成有第1半導體層與第2半導體層，前述第1半導體層與前述電極層為肖特基接觸，而前述第2半導體層的電子載體濃度高於前述第1半導體層。
[2]如前述[1]所載的肖特基能障二極體，其中前述第1半導體層的厚度，大於與逆向耐壓對應的空乏層的厚度。
[3]如前述[1]或[2]所載的肖特基能障二極體，其中前述第1半導體層中的電子載體濃度低於1017 cm-3 。
[4]如前述[1]至[3]中任一者所載的肖特基能障二極體，其中前述第2半導體層中的電子載體濃度高於1018 cm-3 。
(發明的效果) 若根據本發明，則可提供一種肖特基能障二極體，其即使在逆向耐壓增大的情況下，仍可抑制順向電壓的增大以及與歐姆電極層的接觸電阻的增大。
以下，一邊參照圖式一邊說明本發明之肖能基能障二極體(以下稱為「肖特基二極體」)之實施型態。
第1圖是示意性表示本發明之肖特基二極體1的剖面構成的圖。肖特基二極體1具備n型半導體層3、肖特基電極層2、歐姆電極層4，其中該n型半導體層3由具有n型導電性的Ga2 O3 系化合物半導體所組成、該肖特基電極層2與n型半導體層3的第1主表面3a為肖特基接觸、該歐姆電極層4與n型半導體層3中第1主表面3a的相反側的第2主表面3b為歐姆接觸。此外，亦可在n型半導體層3的第1主表面3a側上，設置將肖特基電極層2包含在最下層的積層膜。又，亦可在n型半導體層3的第2主表面3b側上，設置將歐姆電極層4包含在最下層的積層膜。
n型半導體層3，雖然基本上是β- Ga2 O3 ，但亦可從Cu、Ag、Zn、Cd、Al、In、Si、Ge及Sn所構成的群組中選出一種以上，然後以將前述選出的材料添加至Ga作為主成分的氧化物來構成n型半導體層3。更具體而言，例如可使用以下述化學式來表示的鎵氧化物：(Alx Iny Ga(1-x-y) )2 O3 (其中，0≦x＜1，0≦y＜1，0≦x+y＜1)。
又，n型半導體層3具備n- 半導體層31及n+ 半導體層32，其中該n- 半導體層31作為第1半導體層且為低電子載體濃度，而該n+ 半導體層32作為第2半導體層且為高電子載體濃度，該n+ 半導體層32的電子載體濃度高於該n- 半導體層31。低電子載體濃度的n- 半導體層31，被形成在n型半導體層3中與肖特基電極層2為肖特基接觸的一側。
此n型半導體層3，例如可利用MBE(Molecular Beam Epitaxy，分子束磊晶)法，在真空槽中供給Ga蒸氣與氧系氣體，然後在β-Ga2 O3 基板上磊晶結晶成長出β-Ga2 O3 單結晶來形成。又，為了提高低電子載體濃度的控制性，Ga原料的純度較佳為6N以上。此β-Ga2 O3 基板相當於n+ 半導體層32，而形成於其上的磊晶層相當於n- 半導體層31。
β-Ga2 O3 基板，例如可利用EFG(Edge-defined Film-fed Growth，限邊饋膜生長)法來製作。此時，β-Ga2 O3 基板的電子載體濃度(n+ 半導體層32的電子載體濃度)，是根據製作基板時產生的氧缺陷或Si等的摻雜量來決定。又，雜質較佳為Si，因為Si在結晶成長中的雜質摻入量穩定。以Si作為雜質會提高電子載體濃度的控制性。又，n- 半導體層31的電子載體濃度，例如可藉由控制磊晶成長中的Si或Sn等IV族雜質的供給量或氧缺陷來加以調節。進而，考慮到與Ga置換的情況，較佳為離子半徑接近的Sn。
本實施型態之肖特基二極體1中，n- 半導體層31的電子載體濃度Nd例如是1016 cm-3 ，但此電子載體濃度Nd可設定在低於1018 cm-3 的範圍中。又，電子載體濃度Nd，適合設定在低於1017 cm-3 的範圍中。又進而，n- 半導體層31，亦可藉由電子載體濃度較低的n- 層，以及電子載體濃度介於此n- 層與n+ 半導體層32之間的n層來構成。此n- 半導體層31的電子載體濃度Nd，可基於希望肖特基二極體1要有的逆向耐壓VRM與Ga2 O3 的電場破壞強度Em來設定。
此處，電場破壞強度Em是Ga2 O3 固有的值，本發明者們已確認到，與用來作為先前n型半導體材料之Si或SiC的電場破壞強度相比，Ga2 O3 的電場破壞強度Em較大。
一般而言，肖特基二極體的逆向耐壓，正比於電場破壞強度的平方，且反比於電子載體濃度。因此，電場破壞強度若增大，則即使電子載體濃度相同，逆向耐壓也會增大。又，若為相同逆向耐壓，則可藉由使電場破壞強度增大而提高電子載體濃度。電子載體濃度若提高，則電阻會變小，且順向電壓(VF)變小。
第2A~2D圖是使用Si或SiC作為半導體材料時與使用Ga2 O3 作為半導體材料時的比較表，該表中係表示n- 半導體層(磊晶層)及n+ 半導體層(基板)的電子載體濃度、電阻率、厚度、與將電流密度設為200A/cm2 時的電壓下降量的關係，其中第2A圖是使用Si及Ga2 O3 且將逆向耐壓設為100V時的比較表，第2B圖是使用SiC及Ga2 O3 且將逆向耐壓設為600V時的比較表，第2C圖是使用SiC及Ga2 O3 且將逆向耐壓設為1000V(1kV)時的比較表，第2D圖是使用SiC及Ga2 O3 且將逆向耐壓設為10000V(10kV)時的比較表。
如第2A圖所示，將逆向耐壓設為100V時，n- 半導體層的電子載體濃度及厚度，在Si下是2.47×1015 cm-3 與7.5μm，而相對於此，在本實施型態之Ga2 O3 下是8.29×1017 cm-3 與0.402μm。藉此，n- 半導體層中的電壓下降量，在Si時是0.1955V，而相對於此，在Ga2 O3 時是0.0005V。結果，包含n- 半導體層與n+ 半導體層的全體電壓下降量，在Si時是0.2226V，而在Ga2 O3 時是0.0811V，可減低約64%的電壓下降量。
又，如第2B圖所示，將逆向耐壓設為600V時，n- 半導體層的電子載體濃度及厚度，在SiC下是2.16×1016 cm-3 與5.46μm，而相對於此，在本實施型態之Ga2 O3 下是1.66×1017 cm-3 與2.0μm。藉此，n- 半導體層中的電壓下降量，在SiC時是0.0345V，而相對於此，在Ga2 O3 時是0.0107V。結果，包含n- 半導體層與n+ 半導體層的全體電壓下降量，在SiC時是0.0546V，而在Ga2 O3 時是0.0376V，可減低約31%的電壓下降量。
又，如第2C圖所示，將逆向耐壓設為1000V時，n- 半導體層的電子載體濃度及厚度，在SiC下是1.30×1016 cm-3 與9.1μm，而相對於此，在本實施型態之Ga2 O3 下是9.95×1016 cm-3 與3.3μm。藉此，n- 半導體層中的電壓下降量，在SiC時是0.0914V，而相對於此，在Ga2 O3 時是0.0296V。結果，包含n- 半導體層與n+ 半導體層的全體電壓下降量，在SiC時是0.1115V，而在Ga2 O3 時是0.0565V，可減低約49%的電壓下降量。
又，如第2D圖所示，將逆向耐壓設為10000V時，n- 半導體層的電子載體濃度及厚度，在SiC下是1.30×1015 cm-3 與90.9μm，而相對於此，在本實施型態之Ga2 O3 下是9.95×1015 cm-3 與33.3μm。藉此，n- 半導體層中的電壓下降量，在SiC時是8.118V，而相對於此，在Ga2 O3 時是2.9449V。結果，包含n- 半導體層與n+ 半導體層的全體電壓下降量，在SiC時是8.1319V，而在Ga2 O3 時是2.9718V，可減低約63%的電壓下降量。
第1圖所示的肖特基電極層2，例如是利用EB(Electron Beam，電子束)蒸鍍法、真空蒸鍍法、或是濺鍍法來成膜於n型半導體層3(n- 半導體層31)的第1主表面3a。肖特基電極層2的材料，被選擇為可與構成n- 半導體層31之Ga2 O3 為肖特基接觸的金屬。本實施型態中，以Pt作為肖特基電極層2來成膜於n型半導體3上。
一般而言，為了能夠達成在半導體與金屬之間產生整流作用的肖特基接觸，半導體的電子親和力χ與成為電極之金屬的工作函數ψm 間的關係必需滿足χ＜ψm 。滿足此關係的金屬，除了本實施型態的Pt以外，還有V、Mo、Ni、Pd等。
歐姆電極層4，是利用真空蒸鍍法或濺鍍法來成膜於n型半導體層3(n+ 半導體層32)的第2主表面3b。歐姆電極層4的材料，例如選擇Ti。此外，只要是工作函數ψm 小於Ga2 O3 的電子親和力χ的金屬，則亦可使用其他金屬來作為歐姆電極層4的材料。
第3圖是表示肖特基接觸部分的能帶的示意圖。此處，q是單電子的電荷，ψBn是肖特基障壁，ψd 是電位障壁(內部電位)。
如第3圖所示，n- 半導體層31的厚度t，與施加逆向耐壓VRM之逆向電壓時的空乏層寬度W對應而被作成為大於空乏層寬度W。但是，理想上，最佳為空乏層寬度W與n- 半導體層31的厚度t一致。這是因為若n- 半導體層31的厚度t大於空乏層寬度W，則n- 半導體層31中的電阻會隨著兩者之差值而變大。
此處，如下述式(1)所示，肖特基二極體1的空乏層寬度W，會依存於n- 半導體層31的電子載體濃度Nd。此處，ε是Ga2 O3 的介電係數。也就是說，若決定了上述之逆向耐壓VRM及電子載體濃度Nd，便可求出空乏層寬度W。然後，以此空乏層寬度W為目標，以使低電子載體濃度之Ga2 O3 之磊晶成長的厚度來到空乏層寬度W以上之方式(t≧W)，來形成n-半導體層31。
…式(1)
n+ 半導體層32的電子載體濃度，是依據希望肖特基二極體1要有的電阻(順向開啟(ON)電阻)或順向電壓而被設定成必要的濃度(例如高於1018 cm-3 的值)。又，n+ 半導體層32的電子載體濃度，較佳為比n- 半導體層31的電子載體濃度高10倍以上。這是因為n+ 半導體層32的電子載體濃度高的話，可使n型半導體層3全體的電阻變小。
(肖特基二極體1的動作) 若在順向(肖特基電極層2側為正電位)上對肖特基二極體1施加電壓V，則第3圖所示的ψd 變成(ψd －V)，從n型半導體層3朝肖特基電極層2移動的電子所造成的電流增大。藉此，順向電流從肖特基電極層2流向歐姆電極層4。
另一方面，若在逆向(肖特基電極層2側為負電位)上對肖特基二極體1施加電壓V，則第3圖所示的ψd 變成(ψd +V)，從n型半導體層3朝肖特基電極層2移動的電子所造成的電流幾乎變成零。又，空乏層與電壓V對應而朝向n+ 半導體層32擴張。但是，因為n- 半導體層31的厚度t被形成為大於基於上述式(1)所求出的空乏層寬度W，所以即使施加逆向耐壓之逆向電壓，空乏層也不會到達n+ 半導體層32。
(實施型態的作用效果) 若根據本實施型態，有下述的作用效果。
本實施型態肖特基二極體1中，使用Ga2 O3 系化合物來作為n型半導體層3的材料。因為此Ga2 O3 系化合物的電場破壞強度比用來作為先前肖特基二極體的材料之Si或SiC高，可比使用這些先前材料之情況更提高逆向耐壓。
又，藉由低電子載體濃度之n- 半導體層31與高電子載體濃度之n+ 半導體層32來構成n型半導體層3。如前述，Ga2 O3 系化合物因為電場破壞強度高而可提高逆向耐壓，但在將n型半導體層3的全體作成高電子載體濃度的情況下，會由於逆向耐壓反比於電子載體濃度之關係，而在提高逆向耐壓的效果上產生極限。然而，在本實施型態中，因為在肖特基電極層2側上形成了n- 半導體層31，可更提高逆向耐壓。
又，因為此n- 半導體層31的厚度，被形成為比施加逆向耐壓VRM之逆向電壓時的空乏層寬度W更厚，所以即使施加逆向耐壓VRM之逆向電壓，空乏層也不會到達n+ 半導體層32。
又，若將n- 半導體層31的電子載體濃度設定在低於1017 cm-3 的範圍中，便可確保1000V以上的逆向耐壓VRM。又進而，若將n- 半導體層31的電子載體濃度設定在低於1016 cm-3 的範圍中，便可確保10000V以上的逆向耐壓VRM。並且，藉由將n+ 半導體層32的電子載體濃度設定在1018 cm-3 以上，可抑制n型半導體層3全體的電阻，且進而可抑制與歐姆電極層4之接觸電阻增大。藉此，可減低肖特基二極體1的順向電壓。
(實施例1) 接著，說明本發明之更具體的實施例。
本實施例中，使用以FZ(Floating Zone，浮動帶域)法製作出的厚600μm之β-Ga2 O3 基板作為n+ 半導體層32。此β-Ga2 O3 基板中，以Si作為雜質來進行摻雜，將電子載體濃度作成1×1019 cm-3 。又，將基板的面方位作成(010)。關於基板的面方位雖未特別加以限定，但較佳為自(100)面旋轉50°以上90°以下之角度的面，例如存在有(010)面、(001)面、(－201)面、(101)面、及(310)面。藉由這麼作，可抑制磊晶成長時來自基板的再蒸發，而可提高成長速度。又，亦可是基板面方位自(010)面旋轉37.5°以下之角度的面。此時，可使n+ 半導體層32與n- 半導體層31的界面變得陡峭，並同時可高精準度地控制n- 半導體層31的厚度。
n- 半導體層31，是在上述β-Ga2 O3 基板(n+ 半導體層32)上藉由MBE法磊晶成長出厚度1.4μm之β-Ga2 O3 單結晶而形成。其雜質使用Sn，將電子載體濃度作成4×1016 cm-3 。
肖特基電極層2，被作成Pt與Au的2層構造，其中Pt層與n- 半導體層31為肖特基接觸且厚度300nm，而Au層形成於此Pt層上且厚度170nm。
歐姆電極層4，被作成Ti與Au的2層構造，其中Ti層與n+ 半導體層32為歐姆接觸且厚度100nm，而Au層形成於此Ti層上且厚度100nm。
(比較例) 第4圖是示意性表示肖特基二極體10的剖面構成的圖，此肖特基二極體10是表示來作為比較例。此肖特基二極體10，是使用以EFG法製作出的厚400μm之β-Ga2 O3 基板來作為n- 半導體層33之單層構造，在此n- 半導體層33的一側主面33a上形成肖特基電極層2，並在另一側主面33b上形成歐姆電極層4。肖特基電極層2及歐姆電極層4的構成，為與上述實施例共通的構成。又，n- 半導體層33的厚度作成400μm，並在非摻雜且不進行氮環境熱處理的條件下，將電子載體濃度作成8×1016 cm-3 。
第5圖是表示如上述構成之本發明之實施例之肖特基二極體1、以及比較例之肖特基二極體10的電壓-電流密度特性的圖表。如此圖所示，在肖特基二極體1的情況中，施加正向電壓時電流密度陡峭上昇，而相對之下，在肖特基二極體10的情況中，電流密度的上昇幅度比肖特基二極體1平緩。
這情況表示，在肖特基二極體1中，藉由將半導體層3作成由n- 半導體層31及n+ 半導體層32所組成的複層構造而降低n+ 半導體層32的電阻，可減低順向電壓。又，本發明者認為，提高與歐姆電極4接觸之n+ 半導體層32的電子載體濃度，以藉此降低歐姆電極4與半導體層3之間的接觸電阻，也對減低順向電壓有所幫助。
(肖特基二極體的變形例) 接著，參照第6A圖至第8B圖說明本發明之實施型態之肖特基二極體構造的3種變形例。在這些變形例中，n- 半導體層31及n+ 半導體層32的載體濃度及厚度等各要素，可設定成與上述說明過之實施例相同。
(變形例1) 第6A圖及第6B圖表示本發明之實施型態之第1變形例之肖特基二極體1A，其中第6A圖是平面圖，而第6B圖是第6A圖的A-A線剖面圖。
肖特基二極體1A，在平面視下是四角形，且在其中心部上形成有同樣為四角形的肖特基電極層2。又，肖特基二極體1A，具備n型半導體層3，而n型半導體層3具備低電子載體濃度的n- 半導體層31，與電子載體濃度高於此n- 半導體層31之高電子載體濃度之n+ 半導體層32。低電子載體濃度的n- 半導體層31，被形成在n型半導體層3中與肖特基電極層2為肖特基接觸的一側。在n+ 半導體層32中的n- 半導體層31的相反側面上，形成有歐姆電極4。
n- 半導體層31，具有台狀構造，而此平台構造具有平坦的上面31a與側面31b，其中上面31a被形成在n+ 半導體層32的相反側，側面31b被形成為傾斜狀且自上面31a的外緣朝向n+ 半導體層32擴張。在側面31b的外側上，以圍住側面31b之方式形成有與上面31a平行的下面31c。肖特基電極層2，形成於上面31a且在與側面31b之間設有規定間隔。
自肖特基電極層2的周緣部起，到下面31c中靠近側面31b側的一部分為止的領域上，形成有PV(Passivation，鈍化)膜6。此PV膜6，被形成為覆蓋肖特基電極層2的周緣部、肖特基電極層2的外側中的n- 半導體層31的上面31a、側面31b、以及下面31c中靠近側面31b側的一部分。
若根據此肖特基二極體1A，因為藉由n- 半導體層31的台狀構造所發揮的電場緩和效果，來緩和朝向肖特基電極層2的端部之電場集中，故抑制了因朝向肖特基電極層2的端部之電場集中所導致之逆向耐壓降低的情形。
(變形例2) 第7A圖及第7B圖表示本發明之實施型態之第2變形例之肖特基二極體1B，其中第7A圖是平面圖，而第7B圖是第7A圖的A-A線剖面圖。
肖特基二極體1B，與肖特基二極體1A的差異在於n- 半導體層31的一部分上形成有電阻層310的構成，而其他構成與肖特基二極體1A相同。電阻層310，被形成為從n- 半導體層31的上面側31a中與肖特基電極層2的周緣部接觸的部分跨至側面31b。此電阻層310，可在n+ 半導體層32上形成出n- 半導體層31後，例如藉由氧環境中的退火處理來形成。又，亦可將此領域作成P型層來代替電阻層310。
若根據此肖特基二極體1B，因為在n- 半導體層31的台狀構造所發揮的電場緩和效果之外，再加上電阻層310或P型層所發揮的電場緩和效果，而進一步緩和朝向肖特基電極層2的端部之電場集中，故進一步抑制了因朝向肖特基電極層2的端部之電場集中所導致之逆向耐壓降低的情形。
(變形例3) 第8A圖及第8B圖表示本發明之實施型態之第3變形例之肖特基二極體1C，其中第8A圖是平面圖，而第8B圖是第8A圖的A-A線剖面圖。
肖特基二極體1C，在平面視下是四角形，且具備由n- 半導體層31與n+ 半導體層32所組成的n型半導體層3。在n- 半導體層31的上面31a上，於其周緣部形成有PV膜6。又，在n- 半導體層31的上面31a的中心部上，形成有肖特基電極層2。肖特基電極層2，被形成為其周緣部中的一部分領域覆蓋PV膜6。
在將n- 半導體層31的上面31a側中的肖特基電極層2與PV膜6的界限包含進去之領域上，形成有電阻層310。又，亦可將此領域形成為由P型層所組成的保護環構造，來代替電阻層310。進而，關於電阻層310與PV膜6，亦可形成為沒有電阻層310而只有PV膜6的構造。
在n+ 半導體層32中的n- 半導體層31的相反側面上，形成有歐姆電極4。
若根據此肖特基二極體1C，則藉由形成於PV膜6上之肖特基電極層2所發揮的場板效應，緩和朝向肖特基電極層2的端部之電場集中，因此抑制了因朝向肖特基電極層2的端部之電場集中所導致之逆向耐壓降低的情形。又，在形成電阻層310或P型層之情況下，因為藉由其電場緩和效果，進一步緩和朝向肖特基電極層2的端部之電場集中，故進一步抑制了因朝向肖特基電極層2的端部之電場集中所導致之逆向耐壓降低的情形。
以上說明了複數個本發明中適用的實施型態，但本發明並不限定於這些實施型態，可在不變更其要旨的範圍內作出各種變形與應用。例如，肖特基二極體1，在上述實施型態的構成(縱型)以外，亦可以是在n型半導體層3的同一面側上蒸鍍出肖特基電極層2及歐姆電極層4之橫型。
(產業利用性) 本發明提供一種肖特基能障二極體，其即使在逆向耐壓增大的情況下，仍可抑制順向電壓的增大以及與歐姆電極層的接觸電阻的增大。
1、1A、1B、1C‧‧‧肖特基二極體
2‧‧‧肖特基電極層
3‧‧‧n型半導體層
3a‧‧‧第1主表面
3b‧‧‧第2主表面
4‧‧‧歐姆電極層
5‧‧‧保護電極層
6‧‧‧PV膜
31‧‧‧n-半導體層
31a‧‧‧上面
31b‧‧‧側面
31c‧‧‧下面
32‧‧‧n+半導體層
33‧‧‧n-半導體層
33a‧‧‧一側主面
33b‧‧‧另一側主面
310‧‧‧電阻層
t‧‧‧n-半導體層的厚度
W‧‧‧空乏層寬度
ψBn‧‧‧肖特基障壁
ψd‧‧‧電位障壁
ψm‧‧‧金屬的工作函數
χ‧‧‧電子親和力
第1圖是表示本發明之實施型態之肖特基二極體的構成例的剖面圖。 第2A圖是使用Si作為半導體材料時與使用Ga2 O3 作為半導體材料時的比較表，該表中係表示將逆向耐壓設定在100V的情況下，n- 半導體層及n+ 半導體層的電子載體濃度、電阻率、厚度、與電壓下降量的關係。 第2B圖是使用SiC作為半導體材料時與使用Ga2 O3 作為半導體材料時的比較表，該表中係表示將逆向耐壓設定在600V的情況下，n- 半導體層及n+ 半導體層的電子載體濃度、電阻率、厚度、與電壓下降量的關係。 第2C圖是使用SiC作為半導體材料時與使用Ga2 O3 作為半導體材料時的比較表，該表中係表示將逆向耐壓設定在1000V的情況下，n- 半導體層及n+ 半導體層的電子載體濃度、電阻率、厚度、與電壓下降量的關係。 第2D圖是使用SiC作為半導體材料時與使用Ga2 O3 作為半導體材料時的比較表，該表中係表示將逆向耐壓設定在10000V的情況下，n- 半導體層及n+ 半導體層的電子載體濃度、電阻率、厚度、與電壓下降量的關係。 第3圖是例示本發明之實施型態之肖特基二極體中的能帶的示意圖。 第4圖是表示比較例之肖特基二極體的構成例的剖面圖。 第5圖是表示實施例之肖特基二極體及比較例之肖特基二極體的電壓-電流密度特性的圖表。 第6A圖表示本發明之實施型態之第1變形例之肖特基二極體的平面圖。 第6B圖是第6A圖中A-A線的剖面圖。 第7A圖表示本發明之實施型態之第2變形例之肖特基二極體的平面圖。 第7B圖是第7A圖中A-A線的剖面圖。 第8A圖表示本發明之實施型態之第3變形例之肖特基二極體的平面圖。 第8B圖是第8A圖中A-A線的剖面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
1‧‧‧肖特基二極體
2‧‧‧肖特基電極層
3‧‧‧n型半導體層
3a‧‧‧第1主表面
3b‧‧‧第2主表面
4‧‧‧歐姆電極層
31‧‧‧n-半導體層
32‧‧‧n+半導體層
t‧‧‧n-半導體層的厚度

Claims (4)

  1. 一種肖特基能障二極體，其具備： n型半導體層，其由具有n型導電性的Ga2 O3 系化合物半導體所組成；以及電極層，其與前述n型半導體層為肖特基接觸；並且，在前述n型半導體層中，形成有：第1半導體層，其與前述電極層為肖特基接觸；與第2半導體層，其電子載體濃度高於前述第1半導體層；其中，前述第2半導體層，是由β-Ga2 O3 基板所組成，且將自(100)面旋轉50°以上90°以下之角度的面作為主面。
  2. 如請求項1所述之肖特基能障二極體，其中： 前述第1半導體層的厚度，大於與逆向耐壓對應的空乏層的厚度。
  3. 如請求項1所述之肖特基能障二極體，其中： 前述第1半導體層中的電子載體濃度低於1017 cm-3 。
  4. 如請求項1 ~3中任一項所述之肖特基能障二極體，其中： 前述第2半導體層中的電子載體濃度高於1018 cm-3 。
TW105119585A 2011-11-09 2012-11-09 肖特基能障二極體 TWI627748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-245519 2011-11-09
JP2011245519A JP2013102081A (ja) 2011-11-09 2011-11-09 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
TW201703255A true TW201703255A (zh) 2017-01-16
TWI627748B TWI627748B (zh) 2018-06-21

Family

ID=48290098

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105119585A TWI627748B (zh) 2011-11-09 2012-11-09 肖特基能障二極體
TW101141829A TWI585973B (zh) 2011-11-09 2012-11-09 Schottky energy barrier diodes

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101141829A TWI585973B (zh) 2011-11-09 2012-11-09 Schottky energy barrier diodes

Country Status (7)

Country Link
US (6) US9171967B2 (zh)
EP (1) EP2779242A4 (zh)
JP (1) JP2013102081A (zh)
KR (3) KR102191283B1 (zh)
CN (2) CN103918082B (zh)
TW (2) TWI627748B (zh)
WO (1) WO2013069728A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
KR102267094B1 (ko) * 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP2016031953A (ja) 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6260553B2 (ja) * 2015-02-27 2018-01-17 豊田合成株式会社 半導体装置およびその製造方法
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
JP2017045969A (ja) * 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
TWI667792B (zh) 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device
TWI795349B (zh) 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體
US10340356B2 (en) 2015-12-25 2019-07-02 Idemitsu Kosan Co., Ltd. Laminated article
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017139293A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2017139289A (ja) 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP7433611B2 (ja) * 2016-04-28 2024-02-20 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
CN109478571B (zh) * 2016-07-26 2022-02-25 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN109643660B (zh) * 2016-08-31 2024-03-05 株式会社Flosfia p-型氧化物半导体及其制造方法
JP6812758B2 (ja) 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
EP3555925B1 (en) * 2016-12-15 2022-01-12 Griffith University Silicon carbide schottky diodes
CN106935661B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 垂直型肖特基二极管及其制作方法
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JP7116409B2 (ja) 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
TWI641152B (zh) * 2017-03-24 2018-11-11 王中林 電壓增加而電阻值增加的電阻元件
JP6809334B2 (ja) * 2017-03-29 2021-01-06 Tdk株式会社 半導体装置及びその製造方法
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7147141B2 (ja) 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
CN108597985B (zh) * 2018-04-17 2020-12-22 中山大学 一种叠层结构
WO2020013244A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
KR102371319B1 (ko) 2019-04-16 2022-03-07 한국전자통신연구원 쇼트키 장벽 다이오드 및 그의 제조 방법
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
CN110085681A (zh) * 2019-05-20 2019-08-02 中山大学 一种氧化镓基异质pn结二极管及其制备方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
JPWO2021066137A1 (zh) * 2019-10-03 2021-04-08
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
US11522103B1 (en) 2021-11-10 2022-12-06 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2024005152A1 (ja) * 2022-06-29 2024-01-04 株式会社Flosfia 半導体装置および半導体装置の製造方法
CN117954504A (zh) * 2022-10-19 2024-04-30 广州华瑞升阳投资有限公司 一种肖特基势垒二极管
CN116344626B (zh) * 2023-05-16 2024-06-18 重庆邮电大学 具有斜面终端的沟槽氧化镓异质结二极管

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686753A (en) * 1994-11-11 1997-11-11 Murata Manufacturing Co., Ltd. Schottky barrier diode having a mesa structure
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
JP4100652B2 (ja) 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP4630986B2 (ja) * 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
US7393411B2 (en) 2003-02-24 2008-07-01 Waseda University β-Ga2O3 single crystal growing method, thin-film single crystal growing method, Ga2O3 light-emitting device, and its manufacturing method
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP2006100801A (ja) 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2006253521A (ja) 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
JP5303819B2 (ja) * 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP5052807B2 (ja) 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP2008034572A (ja) 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2009200222A (ja) * 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
JP4730422B2 (ja) 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP5874946B2 (ja) * 2009-03-27 2016-03-02 株式会社光波 スイッチング制御装置及びショットキーダイオード
JP2011176090A (ja) * 2010-02-24 2011-09-08 Nippon Light Metal Co Ltd 紫外線センサ、およびその製造方法
EP2754736A4 (en) * 2011-09-08 2015-06-24 Tamura Seisakusho Kk CRYSTALLINE LAMINATE STRUCTURE AND MANUFACTURING METHOD THEREOF
WO2013035472A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 エピタキシャル成長用基板及び結晶積層構造体
JP5857337B2 (ja) * 2011-09-21 2016-02-10 並木精密宝石株式会社 酸化ガリウム基板とその製造方法
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography

Also Published As

Publication number Publication date
US20160043238A1 (en) 2016-02-11
WO2013069728A1 (ja) 2013-05-16
KR102025449B1 (ko) 2019-09-25
KR102191283B1 (ko) 2020-12-15
US20200194560A1 (en) 2020-06-18
US11264466B2 (en) 2022-03-01
US9412882B2 (en) 2016-08-09
EP2779242A4 (en) 2015-03-25
TW201338155A (zh) 2013-09-16
TWI585973B (zh) 2017-06-01
CN103918082B (zh) 2019-08-20
US20170162655A1 (en) 2017-06-08
US20140332823A1 (en) 2014-11-13
US20220149158A1 (en) 2022-05-12
TWI627748B (zh) 2018-06-21
US20160322467A1 (en) 2016-11-03
EP2779242A1 (en) 2014-09-17
CN110233178A (zh) 2019-09-13
US9171967B2 (en) 2015-10-27
JP2013102081A (ja) 2013-05-23
KR102070847B1 (ko) 2020-01-30
KR20190094249A (ko) 2019-08-12
KR20200011561A (ko) 2020-02-03
CN103918082A (zh) 2014-07-09
US10600874B2 (en) 2020-03-24
US9595586B2 (en) 2017-03-14
KR20140095080A (ko) 2014-07-31

Similar Documents

Publication Publication Date Title
TWI585973B (zh) Schottky energy barrier diodes
JP2022065153A (ja) ショットキーバリアダイオード及びｐｎ接合部
US9171914B2 (en) Semiconductor device
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
JP6803232B2 (ja) 新規な積層体
TWI508308B (zh) 具有雙金屬、部分凹陷電極之氮化鎵為基的肖特基二極體
CN1555581A (zh) 具有低正向电压及低反向电流操作的氮化镓基底的二极管
JP6204436B2 (ja) ショットキーバリアダイオード
JP7142047B2 (ja) ショットキーバリアダイオード
JP6673984B2 (ja) ショットキーバリアダイオード
JP6367436B2 (ja) ショットキーバリアダイオード
US11728393B2 (en) Semiconductor device
JP7513484B2 (ja) 半導体装置
JP2019047096A (ja) ダイヤモンド半導体素子
TW202329251A (zh) 接面能障肖特基二極體及其製造方法