CN108597985B - 一种叠层结构 - Google Patents

一种叠层结构 Download PDF

Info

Publication number
CN108597985B
CN108597985B CN201810342637.7A CN201810342637A CN108597985B CN 108597985 B CN108597985 B CN 108597985B CN 201810342637 A CN201810342637 A CN 201810342637A CN 108597985 B CN108597985 B CN 108597985B
Authority
CN
China
Prior art keywords
reaction chamber
gallium oxide
sapphire substrate
carrier gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810342637.7A
Other languages
English (en)
Other versions
CN108597985A (zh
Inventor
陈梓敏
王钢
李泽琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jingxu Semiconductor Technology Co ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201810342637.7A priority Critical patent/CN108597985B/zh
Publication of CN108597985A publication Critical patent/CN108597985A/zh
Application granted granted Critical
Publication of CN108597985B publication Critical patent/CN108597985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种能够获得ε相氧化镓半导体结晶膜的叠层结构,及相应的制备方法。该叠层结构主要由蓝宝石衬底和ε相氧化镓半导体结晶膜构成,该叠层结构的制备方式是利用化学气相沉积,在蓝宝石衬底上沉积ε相氧化镓半导体结晶膜。所述蓝宝石衬底厚度为100~1000μm,所述蓝宝石衬底的实际表面与蓝宝石c晶面呈0°~10°的偏离角;所述氧化镓半导体结晶膜是具有六方晶系的ε相氧化镓,厚度为0.1~100μm。本发明解决了纯相ε‑Ga2O3结晶膜难于制备的问题,为氧化镓半导体材料的制备提供了一条新技术路线。

Description

一种叠层结构
技术领域
本发明属于半导体薄膜材料领域,主要涉及一种含有半导体功能的ε-Ga2O3结晶膜叠层结构。
背景技术
在诸如大型交通、电力能源、军用雷达、航天器等应用中,常面临着高电压大功率的工作情况;传统Si材料禁带宽度小(1.1eV),临界击穿电场低(0.3MV/cm),故而Si基功率电子器件难以应用于这些场合。解决这一问题的方法是采用新型的宽禁带半导体材料,取代传统的硅材料,来制作电子器件。Ga2O3具有4.7~5.4eV的超宽禁带宽度,相应的Baliga品质因子远高于目前商用化的Si(1.1eV)、4H-SiC(3.3eV)和GaN(3.4eV)等材料。因此,将Ga2O3半导体材料应用于电子器件,尤其是大功率电子器件,将具有比Si、SiC和GaN更好的器件性能。
Ga2O3具有β、ε、α、γ、δ五种相,其中β相是稳定相,ε相次之,α相又次之。目前,能够用于功率电子器件的高质量Ga2O3薄膜的制备方法,得到了广泛研究。A.J.Green(IEEEElectronDevice Letters 37,902-905)研究了一种β相Ga2O3薄膜同质外延制备方法,但是,β-Ga2O3薄膜的制备需采用氧化镓同质衬底,成本高昂,且所制备的器件散热问题严重。专利申请文件CN106415845A公开了一种结晶性优异的层叠结构体和迁移率良好的上述层叠结构体的半导体装置,但是该专利申请文件所获得的氧化镓为α-Ga2O3薄膜,而α-Ga2O3存在稳定性不如β-Ga2O3和ε-Ga2O3的问题。
因此,制备高质量ε-Ga2O3薄膜可以有效克服目前β-Ga2O3和α-Ga2O3薄膜制备技术中存在的问题。但是,目前仍然未有有效的ε-Ga2O3薄膜生长方法。由于氧化镓的最稳定相是β-Ga2O3,因此采用不合理的制备方式往往获得纯β相Ga2O3或者β相和ε相混合的Ga2O3,而不是纯ε相Ga2O3。专利CN103469173B公开了一种空穴导电特性氧化镓膜的制备方法,专利CN103489967B公开了一种氧化镓外延膜的制备方法及氧化镓外延膜,但这两个专利都是针对β-Ga2O3薄膜的制备,而如何制备ε-Ga2O3薄膜仍是一个亟待解决的问题。因此有必要提供一种合适的技术方案,以制备出纯ε-Ga2O3薄膜。
发明内容
本发明针对现有技术存在的上述不足,提供一种叠层结构方案及其制备方法,该叠层结构含有纯相ε-Ga2O3半导体结晶膜。
为实现上述目的,本发明提供的技术方案如下:
一种叠层结构,将氧化镓半导体结晶膜在蓝宝石衬底上叠加而成;所述蓝宝石衬底厚度为100~1000μm,所述蓝宝石衬底的实际表面与蓝宝石c晶面呈0°~10°的偏离角;所述氧化镓半导体结晶膜是具有六方晶系的ε相氧化镓,厚度为0.1~100μm;
所述叠层结构的制备方法包括如下步骤:
S1:将蓝宝石衬底送入化学气相沉积反应室的托盘上,并让托盘旋转;
S2:反应室升温至450~800℃;向反应室通入补充性载气,并将反应室气压控制在20~400Torr;
S3:将装有有机金属源、氧源的鼓泡瓶沉浸在恒温水槽中,并通过质量流量计和压力计控制鼓泡瓶的流量和压力;
S4:待反应室温度稳定后,同时向有机金属源和氧源的鼓泡瓶通入载气,并让载气流入反应室中;控制生长时间,在蓝宝石衬底表面生长出0.1~100μm的氧化镓半导体结晶膜;
S5:保持补充性氩气通入反应室,停止携带有有机金属源和氧源的载气通入反应室,停止生长;降温至室温后取样,即得;
其中,S3所述有机金属源为三乙基镓,所述氧源为水。
优选地,所述氧化镓半导体结晶膜还可以含有掺杂剂;所述掺杂剂为锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合。
所述有机金属源还可使用三甲基镓作为辅助性镓源,所述氧源还可以使用氧气或笑气作为辅助性氧源。
蓝宝石为纯氧化铝单晶,常规蓝宝石衬底具有c、m、a、r四种晶面,本发明限定为c面蓝宝石;更具体的,蓝宝石衬底的实际表面还可以和c晶面存在0°~10°的偏离角,本发明优选0.2°~2°的偏离角;衬底的厚度可为100~1000μm,本发明优选350~500μm;衬底的形状未做特殊规定,优选圆形。
所述载气并未做特殊的规定,只要是惰性气体或者不与有机金属源发生反应的气体即可,优选氮气、氩气。
在蓝宝石衬底上沉积的ε-Ga2O3半导体结晶膜的厚度为0.01~100μm,优选为0.1~10μm。本发明的Ga2O3半导体结晶膜是采用化学气相沉积方法进行沉积生长;特别的,化学气相沉积方法包含各种具体的形式,包括等离子增强化学气相沉积、金属有机化学气相沉积、低压化学气相沉积、原子层沉积等。
在采用CVD法沉积薄膜时,会额外的、非故意的引入一些碳、氢杂质,这一过程被称为非故意掺杂,而本发明所谓的掺杂剂,并不指这些非故意掺杂引入的杂质。本发明所谓掺杂,是指生长过程中人为有意引入杂质的过程;这些杂质元素在结晶膜中浓度为1×1016~1×1021cm-3范围。这些掺杂剂包括锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合:其中,锡、硅、锗是n型掺杂剂,可以使ε-Ga2O3半导体结晶膜具有电子导电能力;镁、锌、氮是p型掺杂剂,可以使ε-Ga2O3半导体结晶膜具有空穴导电能力;铁是补偿性掺杂剂,可以使ε-Ga2O3半导体结晶膜形成高阻态,高阻态的ε-Ga2O3半导体结晶膜在功率器件中可用于防止器件漏电击穿。为了引入这些掺杂剂,相应的需在反应物中添加下述中任意一种或多种的混合:四(二甲氨基)锡用作锡掺杂、四甲基锡用作锡掺杂、四乙基锡用作锡掺杂、硅烷用作硅掺杂、锗烷用作锗掺杂、二茂镁用作镁掺杂、二乙基锌用作锌掺杂、二茂铁用作铁掺杂、氨气用作氮掺杂。
本发明所涉及的ε-Ga2O3半导体结晶膜,并不仅指单一层的无掺杂剂ε-Ga2O3半导体结晶膜、或者单一层的含掺杂剂ε-Ga2O3半导体结晶膜;所涉及的ε-Ga2O3半导体结晶膜,其可以是无掺杂的ε-Ga2O3结晶膜和含有任意一种或多种掺杂剂的ε-Ga2O3结晶膜,按照任意数量和顺序叠加而成。
本发明的有益效果:
本发明通过蓝宝石衬底规格的选择和半导体结晶膜制备工艺参数的控制,得到了在蓝宝石衬底上沉积的含有半导体特性的高质量ε-Ga2O3结晶膜。本发明解决了纯相ε-Ga2O3结晶膜难于制备的问题,为氧化镓半导体材料的制备提供了一条新技术路线。
附图说明
图1含有纯相ε-Ga2O3半导体结晶膜的叠层结构示意图。
图2实施例1制备的ε-Ga2O3半导体结晶膜的透过谱。
图3实施例1制备的ε-Ga2O3半导体结晶膜的X射线衍射图谱。
图4含有纯ε相N型Ga2O3半导体结晶膜的叠层结构示意图。
图5含有纯ε相Ga2O3半导体PN结的叠层结构示意图。
图6为对比例1制备的Ga2O3半导体结晶膜的X射线衍射图谱。
图7为对比例2制备的Ga2O3半导体结晶膜的X射线衍射图谱。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合说明书附图和具体实施例,对本发明进一步详细说明,但本发明要求的保护范围并不局限于实施例。
实施例1:
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:选取表面与c晶面存在0.2°偏离角、厚度430μm的洁净蓝宝石衬底。
步骤2:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至550℃;同时,向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室气压控制在80Torr。
步骤4:将装有三乙基镓、去离子水的鼓泡瓶沉浸在两个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃,并通过质量流量计和压力计,控制两个鼓泡瓶的压力为320Torr、280Torr。
步骤5:待反应室温度稳定在550℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为80sccm和800sccm;控制生长时间,在衬底表面生长出100nm的不含掺杂的Ga2O3半导体结晶膜。
步骤6:保持补充性氩气通入反应室,停止所有氩气载气通入反应室;直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图1,为本实施例的含有纯相ε-Ga2O3半导体结晶膜的叠层结构示意图。本例中ε-Ga2O3半导体结晶膜的厚度为100nm。
参见图2,为本实施例纯相ε-Ga2O3薄膜的透过谱,测试表明该薄膜具有4.7eV的光学带隙,且在300nm处仍有78%的透过率。
参见图3,为本实施例氧化镓薄膜的X射线衍射图谱,图中衍射峰位表明本实施例制得的氧化镓薄膜为纯ε相的Ga2O3半导体结晶膜。
实施例2:
制备含有高质量锡掺杂ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:选取表面与c晶面存在0°偏离角、厚度100μm的洁净蓝宝石衬底。
步骤2:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为700转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至450℃;同时向反应室通入8slm的氩气,并通过压力控制系统,将反应室气压控制在20Torr。
步骤4:将装有三乙基镓、去离子水、四(二甲氨基)锡的鼓泡瓶沉浸在三个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃、2℃,并通过质量流量计和压力计,控制三个鼓泡瓶的压力为320Torr、280Torr、440Torr。
步骤5:待反应室温度稳定在500℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为70sccm和700sccm;控制生长时间,在衬底表面生长出100nm的不含掺杂的Ga2O3半导体结晶膜。
步骤6:保持其他条件不变,同样以氩气作为载气,向四(二甲氨基)锡的鼓泡瓶通入氩气载气,并让这些载气流入反应室中,流量为5sccm;控制生长时间,在基底材料表面生长出500nm的含有锡掺杂剂的ε-Ga2O3半导体结晶膜。
步骤7:保持补充性氩气通入反应室,停止所有氩气载气通入反应室;直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图4,为含有纯ε相n型Ga2O3半导体结晶膜的叠层结构示意图。
实施例3:
制备含有高质量ε-Ga2O3半导体PN结的叠层结构。
步骤1:选取表面与c晶面存在10°偏离角、厚度1000μm的洁净蓝宝石衬底。
步骤2:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为900转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至800℃;同时向反应室通入12slm的氩气,并通过压力控制系统,将反应室气压控制在400Torr。
步骤4:将装有三乙基镓、去离子水、四(二甲氨基)锡、二茂镁、二茂铁的鼓泡瓶沉浸在五个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃、2℃、5℃、5℃,并通过质量流量计和压力计,控制五个鼓泡瓶的压力为320Torr、280Torr、440Torr、440Torr、440Torr。
步骤5:待反应室温度稳定在700℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为90sccm和900sccm;控制生长时间,在衬底表面生长出100nm的不含掺杂的ε-Ga2O3半导体结晶膜。
步骤6:保持其他条件不变,同样以氩气作为载气,向二茂铁的鼓泡瓶通入氩气载气,并让这些载气流入反应室中,流量为1sccm;控制生长时间,在基底材料表面生长出500nm的含有铁掺杂剂的ε-Ga2O3半导体结晶膜。
步骤7:保持其他条件不变,停止携带有二茂铁的氩气载气通入反应室;同样以氩气作为载气,向四(二甲氨基)锡的鼓泡瓶通入氩气载气,并让这些载气流入反应室中,载气流量为5sccm;控制生长时间,在基底材料表面生长出500nm的含有锡掺杂剂的ε-Ga2O3半导体结晶膜。
步骤8:保持其他条件不变,温度降低至540℃,并保持稳定。
步骤9:保持其他条件不变,停止带有四(二甲氨基)锡的载气氩气通入反应室;同样以氩气作为载气,向二茂镁的鼓泡瓶通入氩气载气,并让这些载气流入反应室中,流量为2sccm;控制生长时间,在基底材料表面生长出200nm的含有镁掺杂剂的ε-Ga2O3半导体结晶膜。
步骤10:保持补充性氩气通入反应室,停止所有氩气载气通入反应室;直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图5,为含有纯ε相Ga2O3半导体PN结的叠层结构示意图。
实施例4:
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:选取表面与c晶面存在2°偏离角、厚度350μm的洁净蓝宝石衬底。
步骤2:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至550℃;同时,向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室气压控制在80Torr。
步骤4:将装有三乙基镓、去离子水的鼓泡瓶沉浸在两个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃,并通过质量流量计和压力计,控制两个鼓泡瓶的压力为320Torr、280Torr。
步骤5:待反应室温度稳定在550℃后,同时向三乙基镓和去离子水的鼓泡瓶通入载气载气,并让这些氩气载气流入反应室中,流量分别为80sccm和800sccm;控制生长时间,在衬底表面生长出10um的不含掺杂的Ga2O3半导体结晶膜。
步骤6:保持补充性氩气通入反应室,停止所有氩气载气通入反应室;直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
实施例5:
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:选取表面与c晶面存在0.2°偏离角、厚度500μm的洁净蓝宝石衬底。
步骤2:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤3:反应室升温至550℃;同时,向反应室通入10slm的补充性氩气,并通过压力控制系统,将反应室气压控制在80Torr。
步骤4:将装有三乙基镓、去离子水的鼓泡瓶沉浸在两个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃,并通过质量流量计和压力计,控制两个鼓泡瓶的压力为320Torr、280Torr。
步骤5:待反应室温度稳定在550℃后,同时向三乙基镓和去离子水的鼓泡瓶通入载气载气,并让这些氩气载气流入反应室中,流量分别为80sccm和800sccm;控制生长时间,在衬底表面生长出100um的不含掺杂的Ga2O3半导体结晶膜。
步骤6:保持补充性氩气通入反应室,停止所有氩气载气通入反应室;直接降温至室温后取样,完成高质量氧化镓外延膜的制备。
对比例1:
与实施例1相比,其他条件相同,只是将氧源去离子水改为采用氧气。
参见图6,为对比例1制备的氧化镓薄膜的X射线衍射图谱。和实施例1的衍射峰图谱(图3)对比,对比例1的衍射峰位表明对比例1制得的氧化镓薄膜为纯β相的Ga2O3半导体结晶膜。
对比例2:
与实施例1相比,其他条件相同,只是将步骤3的反应室升温至420℃。
参见图7,为对比例2制备的氧化镓薄膜的X射线衍射图谱。图中衍射峰位表明对比例2制得的氧化镓薄膜为非晶相的Ga2O3膜。
根据上述说明书的揭示和教导,本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此,本发明并不局限于上面揭示和描述的具体实施方式,对发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。此外,尽管本说明书中使用了一些特定的术语,但这些术语只是为了方便说明,并不对本发明构成任何限制。

Claims (6)

1.一种叠层结构,其特征在于,将氧化镓半导体结晶膜在蓝宝石衬底上叠加而成;所述蓝宝石衬底厚度为100~1000μm,所述蓝宝石衬底的实际表面与蓝宝石c晶面呈0°~10°的偏离角;所述氧化镓半导体结晶膜是具有六方晶系的ε相氧化镓,厚度为0.1~100μm;
所述叠层结构的制备方法包括如下步骤:
S1:将蓝宝石衬底送入化学气相沉积反应室的托盘上,并让托盘旋转;
S2:反应室升温至450~800℃;向反应室通入补充性载气,并将反应室气压控制在20~400Torr;
S3:将装有有机金属源、氧源的鼓泡瓶沉浸在恒温水槽中,并通过质量流量计和压力计控制鼓泡瓶的流量和压力;
S4:待反应室温度稳定后,同时向有机金属源和氧源的鼓泡瓶通入载气,并让载气流入反应室中;控制生长时间,在蓝宝石衬底表面生长出0.1~100μm的氧化镓半导体结晶膜;
S5:保持补充性载气通入反应室,停止携带有有机金属源和氧源的载气通入反应室,停止生长;降温至室温后取样,即得;
其中,S3所述有机金属源为三乙基镓,所述氧源为水。
2.根据权利要求1所述叠层结构,其特征在于,所述蓝宝石衬底的实际表面与蓝宝石c晶面呈0.2°~2°的偏离角。
3.根据权利要求1所述叠层结构,其特征在于,所述蓝宝石衬底的厚度为350~500μm。
4.根据权利要求1所述叠层结构,其特征在于,所述氧化镓半导体结晶膜厚度为0.1~10μm。
5.根据权利要求1所述叠层结构,其特征在于,所述氧化镓半导体结晶膜含有掺杂剂。
6.根据权利要求5所述叠层结构,其特征在于,所述掺杂剂是锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合。
CN201810342637.7A 2018-04-17 2018-04-17 一种叠层结构 Active CN108597985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810342637.7A CN108597985B (zh) 2018-04-17 2018-04-17 一种叠层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810342637.7A CN108597985B (zh) 2018-04-17 2018-04-17 一种叠层结构

Publications (2)

Publication Number Publication Date
CN108597985A CN108597985A (zh) 2018-09-28
CN108597985B true CN108597985B (zh) 2020-12-22

Family

ID=63622820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810342637.7A Active CN108597985B (zh) 2018-04-17 2018-04-17 一种叠层结构

Country Status (1)

Country Link
CN (1) CN108597985B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109321888B (zh) * 2018-09-03 2020-07-31 北京镓族科技有限公司 一种氧化镓发光材料及其制备方法
CN111710592B (zh) * 2020-06-28 2022-08-12 中国科学院长春光学精密机械与物理研究所 一种Ga2O3薄膜及其制备方法
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件
CN114141909B (zh) * 2021-11-26 2023-09-29 北京铭镓半导体有限公司 在蓝宝石衬底生长不同晶向氧化镓薄膜的方法及基于该薄膜的紫外光探测器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103469173A (zh) * 2013-09-12 2013-12-25 大连理工大学 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
JP2017007871A (ja) * 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子
CN107697945A (zh) * 2017-10-23 2018-02-16 浙江理工大学 一种Ga2O3相结纳米棒及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709320B (zh) * 2012-02-15 2014-09-24 中山大学 纵向导通的GaN基MISFET 器件及其制作方法
TWI583831B (zh) * 2016-05-31 2017-05-21 國立中山大學 M面氮化鎵的製備方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103918082A (zh) * 2011-11-09 2014-07-09 株式会社田村制作所 肖特基势垒二极管
CN103469173A (zh) * 2013-09-12 2013-12-25 大连理工大学 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜
JP2017007871A (ja) * 2015-06-16 2017-01-12 国立研究開発法人物質・材料研究機構 ε−Ga2O3単結晶、ε−Ga2O3の製造方法、および、それを用いた半導体素子
CN107697945A (zh) * 2017-10-23 2018-02-16 浙江理工大学 一种Ga2O3相结纳米棒及其制备方法

Also Published As

Publication number Publication date
CN108597985A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108615672B (zh) 一种半导体结晶膜的制备方法及其半导体结晶膜
CN108597985B (zh) 一种叠层结构
US9905420B2 (en) Methods of forming silicon germanium tin films and structures and devices including the films
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
US20230197792A1 (en) Structures with doped semiconductor layers and methods and systems for forming same
TWI692545B (zh) 形成高p型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置
CN110085658B (zh) 氧化镓半导体及其制备方法
US4404265A (en) Epitaxial composite and method of making
KR20210091081A (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
TW202129063A (zh) 用於選擇性沉積經摻雜半導體材料之方法
US4368098A (en) Epitaxial composite and method of making
US20170051400A1 (en) Method for manufacturing a doped metal chalcogenide thin film, and same thin film
CN112309832B (zh) 可转移氧化镓单晶薄膜的制备方法
US6911084B2 (en) Low temperature epitaxial growth of quaternary wide bandgap semiconductors
CN104220651B (zh) 具有偏角的硅单晶和iii族氮化物单晶的层叠基板
JP2014058411A (ja) エピタキシャル炭化珪素ウエハの製造方法
US20140014965A1 (en) Chemical vapor deposition system with in situ, spatially separated plasma
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
WO2014038634A1 (ja) エピタキシャルウエハ及びその製造方法
CN110085661B (zh) 一种氧化镓半导体叠层结构及其制备方法
JP7120598B2 (ja) 窒化アルミニウム単結晶膜及び半導体素子の製造方法
JP2020535626A (ja) Iii/v族材料の高成長速度の堆積
US11837635B2 (en) Method of forming graphene on a silicon substrate
CN110670138A (zh) 用于氮化铝单晶生长的复合籽晶及其制备方法
US6284395B1 (en) Nitride based semiconductors and devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220622

Address after: 364000 No. 18, Yanhe Road, Huangzhu Village Industrial Zone, Lincheng Town, Shanghang County, Longyan City, Fujian Province

Patentee after: Fujian Jingxu Semiconductor Technology Co.,Ltd.

Address before: No.135, Xingang West Road, Haizhu District, Guangzhou City, Guangdong Province

Patentee before: SUN YAT-SEN University