CN110085661B - 一种氧化镓半导体叠层结构及其制备方法 - Google Patents

一种氧化镓半导体叠层结构及其制备方法 Download PDF

Info

Publication number
CN110085661B
CN110085661B CN201910328191.7A CN201910328191A CN110085661B CN 110085661 B CN110085661 B CN 110085661B CN 201910328191 A CN201910328191 A CN 201910328191A CN 110085661 B CN110085661 B CN 110085661B
Authority
CN
China
Prior art keywords
gallium oxide
oxide semiconductor
layer
phase
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910328191.7A
Other languages
English (en)
Other versions
CN110085661A (zh
Inventor
陈梓敏
王钢
陈伟驱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Youdian Semiconductor Technology Co.,Ltd.
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201910328191.7A priority Critical patent/CN110085661B/zh
Priority to PCT/CN2019/089460 priority patent/WO2020215445A1/zh
Publication of CN110085661A publication Critical patent/CN110085661A/zh
Application granted granted Critical
Publication of CN110085661B publication Critical patent/CN110085661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种氧化镓半导体的叠层结构及其制备方法,包括硅衬底和生长在所述硅衬底上的氧化镓半导体层,所述硅衬底和氧化镓半导体层之间设置有金属插入层;所述硅衬底表面与硅(111)晶面存在0°~10°的偏离角;所述金属插入层是立方相的钨、钼、铱、铑、钒、铬、铂、钯、铁、镍、铜、金、银、铝中的一种或多种,或者是六方相的铼、钌、铪、锆、钛、钴中的一种或多种;所述氧化镓半导体层为具有六方对称性的ε相或α相氧化镓,厚度不超过50μm。本发明通过引入金属插入层,解决了高质量Ga2O3结晶膜难于在Si衬底上制备的问题,该结构同时还可以用于制备具有垂直结构的半导体器件。

Description

一种氧化镓半导体叠层结构及其制备方法
技术领域
本发明属于半导体材料与器件制备领域,主要涉及在能在硅衬底上实现高质量氧化镓半导体的生长方法及基于此制备的半导体器件。
背景技术
氧化镓(Ga2O3)具有β、ε、α、γ、δ五种相,其中β相是稳定相,ε相次之,α相又次之,而γ、δ相稳定性差。由于不同相Ga2O3均具有4.7~5.4eV的超宽禁带宽度和高临界击穿电场,因此,Ga2O3半导体是理想的电子器件材料,具有耐高电压、耐高温、器件功率大、热损耗低、寄生效应小的优点;特别是在ε-Ga2O3中,由于极化效应和二维电子气的存在,ε-Ga2O3还能用于制作高频电子器件(Applied Physics Letters,112,162101,2018)。
在制备Ga2O3半导体功率电子器件的过程中,为使器件能够工作在大功率大电流的应用场合,垂直结构相比起水平结构是更理想的器件结构。采用β相Ga2O3晶体作为同质衬底,可以制备具有垂直结构的Ga2O3功率器件(IEEE Electron Device Letters39,869-872,2018),但是,β-Ga2O3衬底尺寸小且成本高昂,不利于氧化镓半导体材料与器件的商用化进程。专利申请文件CN106415845A和CN106796891A通过采用蓝宝石作为Ga2O3生长的衬底,公开了一种结晶性优异的α相Ga2O3层叠结构和相应的半导体垂直结构器件;但是,一方面,蓝宝石不是电子器件的理想衬底,其在价格、尺寸、导热性上均不如硅材料衬底,另一方面,在蓝宝石衬底上制作α-Ga2O3垂直器件,需要对蓝宝石衬底进行剥离,而蓝宝石衬底的剥离是一道难度大、成本高的工艺步骤。硅(Si)材料的<111>晶向具有六方对称性,可以作为ε相或α相Ga2O3的异质外延衬底。采用Si衬底生长Ga2O3,可以将Ga2O3半导体器件的制备兼容到现有的Si基半导体工艺中,有效降低Ga2O3半导体材料的制备成本;并且,由于n型Si导电性能优良,其可以作为底电极而无需进行衬底剥离,有利于垂直结构器件的制备。
但采用Si作为衬底生长Ga2O3薄膜并制备相应的垂直结构器件,面临两方面的难题:一是生长的初期很容易在单晶Si表面形成一层非晶态的氧化硅,这一层非晶态的氧化硅晶向一致性差,因而会严重降低后续生长的Ga2O3薄膜质量;其次,由于Ga2O3导电性差,其很难和n型Si形成良好的欧姆接触,会导致所制备的垂直结构器件具有过高的接触电阻,严重降低器件的工作效率。因此,目前迫切需要一种硅衬底上生长氧化镓的新技术新工艺,以解决以上两方面问题。
发明内容
本发明针对现有硅衬底氧化镓半导体材料和垂直器件结构,克服生长技术上存在的不足,提供一种氧化镓半导体叠层结构及其制备方法,该叠层结构含有纯相的ε-Ga2O3或纯相的α-Ga2O3半导体结晶膜,所采用的衬底为Si(111)衬底,通过引入金属插入层,生长高质量α-Ga2O3半导体结晶膜。
为实现上述发明目的,本发明提供的技术方案如下:
一种氧化镓半导体的叠层结构,包括硅衬底和生长在所述硅衬底上的氧化镓半导体层;所述硅衬底和氧化镓半导体层之间设置有金属插入层;所述硅衬底表面与硅(111)晶面存在0°~10°的偏离角;所述金属插入层的晶体结构为六方相或者立方相;所述氧化镓半导体层为ε相或α相氧化镓。
优选地,所述金属插入层是立方相的钨、钼、铱、铑、钒、铬、铂、钯、铁、镍、铜、金、银、铝中的一种或多种,或者是六方相的铼、钌、铪、锆、钛、钴中的一种或多种;
优选地,所述六方相金属的<001>晶向与硅<111>晶向存在0°~10°的偏离角。
优选地,所述立方相金属的<111>晶向与硅<111>晶向存在0°~10°的偏离角。
优选地,所述金属插入层厚度为2~2000nm。
优选地,所述氧化镓半导体层的厚度不超过100μm。
一种如上述所述的一种氧化镓半导体叠层结构的制备方法,该方法包括如下步骤:
S1:硅衬底清洗,去除表面氧化层;
S2:沉积金属插入层;
S3:沉积氧化镓半导体层,所沉积的氧化镓为具有六方对称性的ε相或α相氧化镓。
优选地,所述氧化镓半导体层还含有掺杂剂,所述掺杂剂是锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种。
一种具有上述所述的一种氧化镓半导体叠层结构的半导体器件,所述半导体器件为垂直结构器件。
优选地,所述半导体器件为肖特基势垒二极管、场效应晶体管、PN结二极管、PNP和NPN三极管或绝缘栅双击晶体管。
Si具有金刚石结构,而其(111)晶面具有六方对称性,可用于同样具有六方对称性的ε相或α相氧化镓的生长;更具体的,Si衬底表面还可以和(111)晶面存在0°~10°的偏离角,本发明优选0.1°~2°的偏离角;衬底的厚度可为100~2000μm,本发明优选300~1500μm。
在Si(111)衬底上沉积金属插入层,一方面防止Si表面在沉积氧化镓的过程中被氧化形成氧化硅,另一方面金属层可以实现氧化镓和硅衬底之间的优良电学接触。所述金属插入层可以含有钨、铼、钼、铱、钌、铪、铑、钒、铬、锆、铂、钛、钯、铁、钴、镍、铜、金、银、铝中的一种或多种。所述金属插入层可以是单层结构,也可以是不同金属形成的多层结构,并且总厚度为10~1000nm,优选10~500nm。所述金属插入层可以采用的制备方法包括直流磁控溅射、交流磁控溅射、热蒸发、电子束蒸发。所述金属插入层在硅衬底上沉积之后,还可以进行热退火,进一步提高金属层的结晶质量。
所述金属插入层在沉积后,仍能保持来自Si(111)衬底的六方对称性;因此,在所述金属插入层上进行氧化镓半导体层的沉积,氧化镓为纯ε相Ga2O3或纯α相Ga2O3半导体;更具体的,所述氧化镓的晶向分别为同样具有六方对称性的ε-Ga2O3<001>或α-Ga2O3<001>晶向;且允许与Si<111>晶向存在0°~10°的偏离角,优选0°~1°的偏离角。所述氧化镓半导体层厚度不超过100μm,优选不超过10μm。
所述氧化镓半导体层可以含有掺杂剂,所述掺杂剂是锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合。沉积氧化镓半导体层的过程中,会额外的、非故意的引入一些杂质元素,这一过程被称为非故意掺杂,而本发明所谓的掺杂剂,并不指这些非故意掺杂引入的杂质。本发明所谓掺杂,是指生长过程中人为有意引入杂质的过程;这些杂质元素在结晶膜中浓度为1×1015~1×1020cm-3范围。这些掺杂剂包括锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种的混合:其中,锡、硅、锗是n型掺杂剂,可以使Ga2O3半导体层具有电子导电能力;镁、锌、氮是p型掺杂剂,可以使ε-Ga2O3半导体结晶膜具有空穴导电能力;镁和铁还可以作为补偿性掺杂剂,使Ga2O3半导体结晶膜形成高阻态。
所述氧化镓半导体层可以是单层结构,也可以是多层结构;其可以是含有任意一种或多种掺杂剂的单层,也可以是不含有故意掺杂的单层,还可以是这两种单层按照任意顺序叠加而成的多层结构。
一种半导体器件,所述器件包含有上述硅衬底、金属插入层、氧化镓半导体层自下而上叠加而成的结构。所述半导体器件为垂直器件结构,亦即器件在正常工作时,底层的硅衬底作为电流流通的路径之一。
本发明的有益效果:
与现有技术相比,本发明取得的有益效果为:本发明通过引入金属插入层,一方面防止Si表面在沉积氧化镓的过程中被氧化形成氧化硅,另一方面金属层可以实现氧化镓和硅衬底之间的优良电学接触,得到了在Si(111)衬底上沉积的高质量ε-Ga2O3或α-Ga2O3半导体结晶膜。本发明解决了高质量Ga2O3结晶膜难于在Si衬底上制备的问题,该结构同时还可以用于制备具有垂直结构的半导体器件。
附图说明
图1是实施例1的硅衬底本征ε-Ga2O3半导体叠层结构示意图;
图2是实施例1硅衬底本征ε-Ga2O3半导体叠层的X射线衍射图谱;
图3是本发明的硅衬底本征ε-Ga2O3半导体两步生长法叠层结构示意图;
图4是本发明的硅衬底N型α-Ga2O3半导体叠层结构示意图;
图5是本发明的ε-Ga2O3半导体肖特基势垒二极管示意图;
图6是本发明的水平栅结构ε-Ga2O3半导体场效应晶体管示意图;
图7是本发明的凹栅结构ε-Ga2O3半导体场效应晶体管示意图;
图8是本发明的α-Ga2O3半导体NPN双极晶体管示意图。
附图中的标记所对应的技术特征为:
1 Si(111)衬底
102 金插入层
103 本征ε-Ga2O3半导体结晶膜
203A 本征ε-Ga2O3高温层
302 铝金属插入层
303A 本征α-Ga2O3半导体结晶膜
303B 锡掺杂的N型α-Ga2O3半导体结晶膜
402 钼金属插入层
403 锗掺杂的N型ε-Ga2O3半导体结晶膜
404A 肖特基接触电极
404B 欧姆接触电极
502 钛金属插入层
503A 硅掺杂的N型ε-Ga2O3半导体结晶膜
503B 镁注入P型ε-Ga2O3
503C 硅注入重掺N型ε-Ga2O3
504A 漏电极
504B 源电极
504C 栅电极
504D 氧化铝栅介质
504E 二氧化硅栅保护层
603A 锗掺杂的N型ε-Ga2O3半导体结晶膜
603B 镁掺杂的P型ε-Ga2O3半导体结晶膜
603C 锗注入重掺N型ε-Ga2O3
604A 漏电极
604B 源电极
604C 栅电极
604D 二氧化硅栅保护层
604E 氧化铝栅介质
702 金属钒插入层
703A 锡掺杂N型α-Ga2O3半导体层
703B 铁掺杂P型α-Ga2O3半导体层
703C 锡掺杂N型α-Ga2O3半导体层
704A 集电极
704B 基极
704C 发射极
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合说明书附图和具体实施例,对本发明进一步详细说明,但本发明要求的保护范围并不局限于实施例。
实施例1
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:Si(111)衬底1清洗,去除表面氧化层。
步骤2:利用电子束蒸发方法,在清洗后的Si(111)衬底1上沉积100nm的金插入层102。
步骤3:将衬底送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤4:反应室升温至550℃,气压控制在80Torr。
步骤5:将装有三乙基镓、去离子水的鼓泡瓶沉浸在两个恒温水槽中,通过恒温水槽将鼓泡瓶温度控制为25℃、25℃,并通过质量流量计和压力计,控制两个鼓泡瓶的压力为320Torr、280Torr。
步骤6:待反应室温度稳定在550℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为30sccm和800sccm;控制生长时间,在衬底表面生长出300nm的本征ε-Ga2O3半导体结晶膜103。
步骤7:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图1,实施例1硅衬底本征ε-Ga2O3半导体叠层结构示意图。本例中金属插入层的厚度为100nm,氧化镓半导体层的厚度为200nm,Torr为压强单位,sccm为体积流量单位。
参见图2,实施例1硅衬底本征ε-Ga2O3半导体叠层结构的X射线衍射图谱(在上);该样品在ε-Ga2O3衍射峰位处具有较强的衍射强度,说明通过引入金插入层,实现了高质量的硅衬底ε-Ga2O3结晶膜。作为对比,同时还给出了一个对比样品的X射线衍射图谱(在下);该样品与实施例1的差别在于不含金插入层。对比样品在ε-Ga2O3衍射峰位处的衍射强度低,说明由于不含有金插入层,其ε-Ga2O3层的结晶质量极差。
实施例2
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1~6与实施例1相同。
步骤7:停止含有三乙基镓的载气通入反应室,保持去离子水的载气通入反应室,将生长气压降低至10Torr,生长温度升高至640℃,并保持稳定。
步骤8:再次将含有三乙基镓的氩气载气流入反应室中,流量分别为20sccm和1500sccm;控制生长时间,在衬底表面生长出1000nm的本征ε-Ga2O3高温层203A。
步骤9:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图3,硅衬底本征ε-Ga2O3半导体两步生长法叠层结构示意图。本例中金属插入层的总厚度为100nm,氧化镓半导体层的厚度为1100nm。
实施例3
金属有机化学气相沉积(MOCVD)方法制备含有高质量α-Ga2O3半导体结晶膜的叠层结构。
步骤1:Si(111)衬底1清洗,去除表面氧化层。
步骤2:利用热蒸发方法,在清洗后的Si(111)衬底1上沉积100nm的铝金属插入层302。
步骤3:采用快速退火,在600℃氮气环境下对金属铝退火20分钟。
步骤4:在氮气环境下降温至室温,取出样品。
步骤5:将衬底送入CVD设备的反应室,反应室升温至500℃,准备进行氧化镓膜的外延生长。
步骤6:将装有三乙基镓、四二甲氨基锡、去离子水的鼓泡瓶沉浸在三个恒温水槽中,通过恒温水槽将三个鼓泡瓶温度控制为25℃,并通过质量流量计和压力计,控制三个鼓泡瓶的压力为320Torr、280Torr、280Torr。
步骤7:待反应室温度稳定在500℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为30sccm和800sccm;控制生长时间,在衬底表面生长出1000nm的本征α-Ga2O3半导体结晶膜303A。
步骤8:保持其他条件不变,向四二甲氨基锡的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量为20sccm;控制生长时间,在衬底表面生长出1000nm含有锡掺杂的N型α-Ga2O3半导体结晶膜303B。
步骤9:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
参见图4,硅衬底N型α-Ga2O3半导体叠层结构示意图。本例中金属插入层的厚度为100nm,氧化镓半导体层的厚度为2000nm。通过引入铝插入层,防止硅衬底表面氧化而形成非晶氧化硅层,从而提高后续生长α-Ga2O3半导体结晶膜的结晶质量。
实施例4
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:Si(111)衬底清洗,去除表面氧化层。
步骤2:利用电子束蒸发方法,在清洗后的Si(111)衬底1上沉积300nm的钼金属插入层402。
步骤3:将衬底重新送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤4:反应室升温至600℃,压控制在30Torr。
步骤5:将装有三乙基镓、去离子水的鼓泡瓶沉浸在恒温水槽中,通过恒温水槽将两个鼓泡瓶温度控制为25℃,并通过质量流量计和压力计,控制两个鼓泡瓶的压力为320Torr、280Torr。
步骤6:待反应室温度稳定在600℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为30sccm和800sccm;与此同时,向反应室中通入2sccm的锗烷;控制生长时间,在衬底表面生长出1000nm的锗掺杂的N型ε-Ga2O3半导体结晶膜403。
步骤7:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
步骤8:在硅衬底背部制备欧姆接触电极404B。
步骤9:在N型ε-Ga2O3半导体层的上表面制备如图4的肖特基接触电极404A,形成具有垂直结构的肖特基势垒二极管。
参见图5,ε-Ga2O3半导体肖特基势垒二极管示意图。本例中金属插入层的总厚度为300nm,氧化镓半导体层的厚度为1000nm。通过引入钼金属插入层,防止硅衬底表面氧化而形成非晶氧化硅层,从而提高后续生长ε-Ga2O3半导体结晶膜的结晶质量。
实施例5
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1:Si(111)衬底1清洗,去除表面氧化层。
步骤2:利用电子束蒸发方法,在清洗后的Si(111)衬底1上沉积200nm的钛金属插入层502。
步骤3:将衬底重新送入MOCVD设备的反应室,并让托盘旋转,转速为750转/分,准备进行氧化镓膜的外延生长。
步骤4:反应室升温至600℃,气压控制在30Torr。
步骤5:将装有三乙基镓、去离子水的鼓泡瓶沉浸在两个个恒温水槽中,通过恒温水槽将两个鼓泡瓶温度控制为25℃,并通过质量流量计和压力计,控制两个个鼓泡瓶的压力为320Torr、280Torr。
步骤6:待反应室温度稳定在600℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为30sccm和800sccm;与此同时,向反应室中通入2sccm的硅烷;控制生长时间,在衬底表面生长出3000nm的硅掺杂的N型ε-Ga2O3半导体结晶膜503A。
步骤7:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
步骤8:如图6所示,采用离子注入方法,在N型ε-Ga2O3中的特定区域形成镁注入P型ε-Ga2O3层503B和硅注入重掺N型ε-Ga2O3层503C;然后在ε-Ga2O3层上分别制备100nm的氧化铝栅介质504D、栅电极504C、400nm的二氧化硅栅保护层504E、源电极504B。
步骤9:在硅衬底背部制作漏电极504A,完成垂直结构的ε-Ga2O3场效应晶体管制备。
参见图6,水平栅结构ε-Ga2O3半导体场效应晶体管示意图。本例中金属插入层的厚度为200nm,氧化镓半导体层的厚度为3000nm。通过引入钛金属插入层,防止硅衬底表面氧化而形成非晶氧化硅层,从而提高后续生长ε-Ga2O3半导体结晶膜的结晶质量。
实施例6
金属有机化学气相沉积(MOCVD)方法制备含有高质量ε-Ga2O3半导体结晶膜的叠层结构。
步骤1~4与实施例5相同。
步骤5:将装有二茂镁、三乙基镓、去离子水的鼓泡瓶沉浸在恒温水槽中,通过恒温水槽将三个鼓泡瓶温度控制为25℃,并通过质量流量计和压力计,控制三个鼓泡瓶的压力为320Torr、320Torr、280Torr。
步骤6:待反应室温度稳定在600℃后,同时向三乙基镓和去离子水的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为30sccm和800sccm;与此同时,向反应室中通入2sccm的硅烷;控制生长时间,在衬底表面生长出2000nm的锗掺杂的N型ε-Ga2O3半导体结晶膜603A。
步骤7:停止通入硅烷;与此同时,向二茂镁的鼓泡瓶通入氩气载气,并让这些氩气载气流入反应室中,流量分别为20sccm;控制生长时间,在衬底表面生长出4000nm的镁掺杂的P型ε-Ga2O3半导体结晶膜603B。
步骤8:停止生长,降温至室温后取样,完成高质量氧化镓外延膜的制备。
步骤9:如图7所示,采用离子注入方法,在P型ε-Ga2O3中的特定区域形成锗注入重掺N型ε-Ga2O3层603C;然后在ε-Ga2O3层上通过湿法腐蚀形成凹栅结构;而后分别制备100nm的氧化铝栅介质604E、栅电极604C、400nm的二氧化硅栅保护层604D、源电极604B。
步骤10:在硅衬底背部制作漏电极604A,完成垂直结构的ε-Ga2O3场效应晶体管制备。
参见图7,凹栅结构ε-Ga2O3半导体场效应晶体管示意图。本例中金属插入层的厚度为200nm,氧化镓半导体层的厚度为6000nm。
实施例7
金属有机化学气相沉积(MOCVD)方法制备含有高质量α-Ga2O3半导体结晶膜的叠层结构。
步骤1:Si(111)衬底1清洗,去除表面氧化层。
步骤2:利用热蒸发方法,在清洗后的Si(111)衬底1上沉积500nm的金属钒。
步骤3:在氮气环境下降温至室温,取出样品。
步骤4:将衬底送入CVD设备的反应室,反应室升温至500℃,准备进行氧化镓膜的外延生长。
步骤5:待反应室温度稳定在500℃后,依次分别生长1000nm的锡掺杂N型α-Ga2O3半导体层703A、400nm的铁掺杂P型α-Ga2O3半导体层703B、200nm的锡掺杂N型α-Ga2O3半导体层703C。
步骤6:降温至室温后取样,完成高质量α-Ga2O3器件外延结构的制备。
步骤7:如图8所示,在金属插入层上形成集电极704A,在P型α-Ga2O3层上形成基极704B、在顶层的N型α-Ga2O3层上形成发射极704C。
参见图8,α-Ga2O3半导体NPN双极晶体管示意图。本例中金属插入层的厚度为500nm,氧化镓半导体层的厚度为1600nm。通过引入钒插入层,防止硅衬底表面氧化而形成非晶氧化硅层;因此可以提高后续生长α-Ga2O3半导体结晶膜的结晶质量,从而制备高质量的晶体管器件。
根据上述说明书的揭示和教导,本发明所属领域的技术人员还可以对上述实施方式进行变更和修改。因此,本发明并不局限于上面揭示和描述的具体实施方式,对发明的一些修改和变更也应当落入本发明的权利要求的保护范围内。此外,尽管本说明书中使用了一些特定的术语,但这些术语只是为了方便说明,并不对本发明构成任何限制。

Claims (10)

1.一种氧化镓半导体的叠层结构,包括硅衬底和生长在所述硅衬底上的氧化镓半导体层,其特征在于:所述硅衬底和氧化镓半导体层之间设置有金属插入层;所述硅衬底表面与硅(111)晶面存在0°~10°的偏离角;所述金属插入层的晶体结构为六方相或立方相;所述氧化镓半导体层为ε相或α相氧化镓。
2.根据权利要求1所述的一种氧化镓半导体叠层结构,其特征在于:所述金属插入层是立方相的钨、钼、铱、铑、钒、铬、铂、钯、铁、镍、铜、金、银、铝中的一种或多种,或者是六方相的铼、钌、铪、锆、钛、钴中的一种或多种。
3.根据权利要求1所述的一种氧化镓半导体叠层结构,其特征在于:所述六方相金属的<001>晶向与硅<111>晶向存在0°~10°的偏离角。
4.根据权利要求1所述的一种氧化镓半导体叠层结构,其特征在于:所述立方相金属的<111>晶向与硅<111>晶向存在0°~10°的偏离角。
5.根据权利要求1所述的一种氧化镓半导体叠层结构,其特征在于:所述金属插入层厚度为2~2000nm。
6.根据权利要求1所述的一种氧化镓半导体叠层结构,其特征在于:所述氧化镓半导体层的厚度不超过100μm。
7.一种如权利要求1-6任意一项所述的一种氧化镓半导体叠层结构的制备方法,其特征在于:该方法包括如下步骤:
S1:硅衬底清洗,去除表面氧化层;
S2:沉积金属插入层;
S3:沉积氧化镓半导体层,所沉积的氧化镓为具有六方对称性的ε相或α相氧化镓。
8.根据权利要求7所述一种氧化镓半导体叠层结构的制备方法,其特征在于:所述氧化镓半导体层还含有掺杂剂,所述掺杂剂是锡、硅、锗、镁、锌、铁、氮七种元素中的一种或多种。
9.一种具有权利要求1-6任意一项所述的一种氧化镓半导体叠层结构的半导体器件,其特征在于:所述半导体器件为垂直结构器件。
10.如权利要求9所述的一种氧化镓半导体叠层结构的半导体器件,其特征在于,所述半导体器件为肖特基势垒二极管、场效应晶体管、PN结二极管、PNP和NPN三极管或绝缘栅双击晶体管。
CN201910328191.7A 2019-04-23 2019-04-23 一种氧化镓半导体叠层结构及其制备方法 Active CN110085661B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910328191.7A CN110085661B (zh) 2019-04-23 2019-04-23 一种氧化镓半导体叠层结构及其制备方法
PCT/CN2019/089460 WO2020215445A1 (zh) 2019-04-23 2019-05-31 一种氧化镓半导体叠层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910328191.7A CN110085661B (zh) 2019-04-23 2019-04-23 一种氧化镓半导体叠层结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110085661A CN110085661A (zh) 2019-08-02
CN110085661B true CN110085661B (zh) 2020-09-04

Family

ID=67416231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910328191.7A Active CN110085661B (zh) 2019-04-23 2019-04-23 一种氧化镓半导体叠层结构及其制备方法

Country Status (2)

Country Link
CN (1) CN110085661B (zh)
WO (1) WO2020215445A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640857A (zh) * 2020-07-20 2020-09-08 中山大学 氧化镓在压电材料上的应用及压电薄膜、压电器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135659A (zh) * 2006-09-01 2008-03-05 湖南大学 β-Ga2O3纳米线及其气体传感器的制备和实现快速响应的气体传感方法
CN104313548A (zh) * 2014-10-08 2015-01-28 上海理工大学 一种氮化镓纳米线的制备方法
CN105552160A (zh) * 2016-03-13 2016-05-04 浙江理工大学 基于金纳米粒子增强氧化镓薄膜的紫外探测器件及其制备方法
CN105826362B (zh) * 2016-03-13 2018-08-31 浙江理工大学 一种氧化镓纳米线阵列及其制备方法
CN108987257B (zh) * 2018-07-12 2021-03-30 南京南大光电工程研究院有限公司 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法

Also Published As

Publication number Publication date
CN110085661A (zh) 2019-08-02
WO2020215445A1 (zh) 2020-10-29

Similar Documents

Publication Publication Date Title
CN110085658B (zh) 氧化镓半导体及其制备方法
US8491718B2 (en) Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
CN101896998B (zh) 半导体基板、半导体基板的制造方法及电子器件
US20060208257A1 (en) Method for low-temperature, hetero-epitaxial growth of thin film cSi on amorphous and multi-crystalline substrates and c-Si devices on amorphous, multi-crystalline, and crystalline substrates
US20030070611A1 (en) SiC single crystal, method for manufacturing SiC single crystal, SiC water having an epitaxial film, method for manufacturing SiC wafer having an epitaxial film, and SiC electronic device
CN103367115A (zh) 半导体基板、半导体基板的制造方法及电子器件
WO2008011979A1 (en) Deposition of group iii-nitrides on ge
CN104205294A (zh) 基于氮化镓纳米线的电子器件
TW200946724A (en) Group III nitride semiconductor crystal substrate and semiconductor device
CN112309832B (zh) 可转移氧化镓单晶薄膜的制备方法
US6967355B2 (en) Group III-nitride on Si using epitaxial BP buffer layer
CN111681947B (zh) 一种降低外延片堆垛层错缺陷的外延方法及其应用
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
CN102623521A (zh) 一种氧化亚铜薄膜的制备方法
CN108597985B (zh) 一种叠层结构
CN110085661B (zh) 一种氧化镓半导体叠层结构及其制备方法
US20220051892A1 (en) Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN110600554A (zh) 一种(100)晶向金刚石n-i-p结二极管及其制备方法
JP2019048766A (ja) α−Ga2O3単結晶、α−Ga2O3の製造方法、および、それを用いた半導体素子
US8236603B1 (en) Polycrystalline semiconductor layers and methods for forming the same
JP6842128B2 (ja) α−Ga2O3単結晶の製造装置
JPH0513342A (ja) 半導体ダイヤモンド
CN113675260A (zh) 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法
CN111962153A (zh) 一种单晶TiN电极薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210329

Address after: 201600 G08, 7th floor, building 11, 1569 Yushu Road, Songjiang District, Shanghai

Patentee after: Shanghai Youdian Semiconductor Technology Co.,Ltd.

Address before: 510006 nano building, Sun Yat sen University, 132 Waihuan East Road, University Town, Panyu District, Guangzhou City, Guangdong Province

Patentee before: SUN YAT-SEN University

TR01 Transfer of patent right