CN109148514B - 显示设备及制造该显示设备的方法 - Google Patents

显示设备及制造该显示设备的方法 Download PDF

Info

Publication number
CN109148514B
CN109148514B CN201810619392.8A CN201810619392A CN109148514B CN 109148514 B CN109148514 B CN 109148514B CN 201810619392 A CN201810619392 A CN 201810619392A CN 109148514 B CN109148514 B CN 109148514B
Authority
CN
China
Prior art keywords
layer
electrode
region
display device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810619392.8A
Other languages
English (en)
Other versions
CN109148514A (zh
Inventor
孙暻锡
金亿洙
金宰范
林俊亨
林志勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109148514A publication Critical patent/CN109148514A/zh
Application granted granted Critical
Publication of CN109148514B publication Critical patent/CN109148514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • External Artificial Organs (AREA)

Abstract

提供了一种显示设备和一种制造该显示设备的方法。所述显示设备包括：基底，其上限定有第一区域、与第一区域间隔开的第二区域和在第一区域和第二区域之间并且沿弯曲轴弯曲的弯曲区域；第一薄膜晶体管(“TFT”)和第二TFT；以及第一导电层和第二导电层。第一TFT包括：第一有源层，包括多晶硅；第一栅电极；以及第一电极，设置在与第一导电层的水平相同的水平处，第二TFT包括：第二有源层，包括氧化物半导体；第二栅电极；以及第二电极，设置在与第二导电层的水平相同的水平处。

Description

显示设备及制造该显示设备的方法
本申请要求于2017年6月16日提交的第10-2017-0076821号韩国专利申请的优先权和由此产生的所有权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
一个或更多个实施例涉及一种显示设备和一种制造该显示设备的方法，更具体地，涉及一种由包括多晶硅的薄膜晶体管(“TFT”)和包括氧化物半导体的TFT驱动的显示设备，以及一种制造该显示设备的方法。
背景技术
显示设备通常包括显示装置和用于驱动显示装置的驱动电路。驱动电路可以包括薄膜晶体管(“TFT”)和电容器。近来，包括多晶硅的TFT已经被广泛用于实现具有高分辨率的显示设备。
一般来说，显示设备在基底上具有显示区域。近来，已经对通过弯曲显示设备的至少一部分来改善各种角度下的可视性或减小非显示区域的尺寸进行了研究。
发明内容
在包括多晶硅的薄膜晶体管(“TFT”)中，会发生泄漏电流，使得包括这样的TFT的显示设备的功耗会增大。
在包括含有弯曲区域以改善各种角度下的可视性或减小非显示区域的尺寸的基底的显示设备中，弯曲区域的结构会是复杂的，以防止由于施加到弯曲区域的拉应力而导致布线断开，因此显示设备的制造成本会提高。
一个或更多个实施例涉及一种具有低功耗和高分辨率的显示设备以及一种制造该显示设备的方法。
一个或更多个实施例涉及一种其中包括多晶硅的有源层和接触有源层的导电层之间的接触电阻大幅减小或最小化的显示设备。
一个或更多个实施例涉及一种通过使在显示设备的制造过程期间使用的掩模的数量最小化而具有降低的制造成本的显示设备。
根据一个或更多个实施例，一种显示设备包括：基底，其上限定有第一区域、与第一区域间隔开的第二区域以及在第一区域和第二区域之间并且沿弯曲轴弯曲的弯曲区域；第一薄膜晶体管(“TFT”)，设置在基底上的第一区域中；第二TFT，设置在基底上的第一区域中；第一导电层，从第一区域通过弯曲区域延伸到第二区域；第二导电层，从第一区域通过弯曲区域延伸到第二区域，其中，第一导电层和第二导电层设置在彼此不同的水平处。在这样的实施例中，第一TFT包括：第一有源层，包括多晶硅；第一栅电极，与第一有源层绝缘；以及第一电极，连接到第一有源层并设置在与第一导电层的水平相同的水平处，第二TFT包括：第二有源层，包括氧化物半导体；第二栅电极，与第二有源层绝缘；以及第二电极，连接到第二有源层并设置在与第二导电层的水平相同的水平处。
在实施例中，显示设备还可以包括由第一TFT和第二TFT驱动的显示装置，其中，第一TFT是将驱动电流传输到显示装置的驱动TFT。
在实施例中，显示设备还可以包括设置在基底上以覆盖第一栅电极的第一层间绝缘层，其中，第二有源层设置在第一层间绝缘层上。
在实施例中，显示设备还可以包括设置在第一层间绝缘层上以覆盖第二栅电极的第二层间绝缘层，其中，第一电极设置在第二层间绝缘层上。
在实施例中，显示设备还可以包括设置在第二层间绝缘层上以覆盖第一电极的平坦化层，其中，第二电极设置在平坦化层上。
在实施例中，显示设备还可以包括电连接到第一电极并设置在与第二电极的水平相同的水平处的连接电极。
在实施例中，第一导电层和第二导电层可以彼此电连接，并且可以被构造为将驱动信号传输到第一TFT和第二TFT中的至少一个。
在实施例中，在第一导电层和第二导电层中的每个中可以限定有多个通孔。
在实施例中，第一导电层、第二导电层、第一电极和第二电极中的每个可以包括铝(Al)。
在实施例中，显示设备还可以包括设置在基底和第一导电层之间的弯曲有机层，其中，弯曲有机层的至少一部分设置在弯曲区域中。
在实施例中，显示设备还可以包括设置在第一栅电极上以面对第一栅电极的电容器电极，其中，第二有源层设置在电容器电极之上。
根据一个或更多个实施例，一种显示设备包括：基底，包括显示区域；第一TFT，设置在基底上的显示区域中，并且包括含有多晶硅的第一有源层、与第一有源层绝缘的第一栅电极和连接到第一有源层的第一电极；第二TFT，设置在基底上的显示区域中，并且包括含有氧化物半导体的第二有源层、与第二有源层绝缘的第二栅电极和连接到第二有源层的第二电极；第一层间绝缘层，设置在第一栅电极和第二有源层之间；第二层间绝缘层，设置在第二栅电极和第一电极之间；以及平坦化层，设置在第一电极和第二电极之间。
在实施例中，基底还可以包括弯曲区域，显示设备还可以包括：第一导电层，在与第一电极的水平相同的水平处设置在弯曲区域中；以及第二导电层，在与第二电极的水平相同的水平处设置在弯曲区域中。
根据一个或更多个实施例，一种制造显示设备的方法，所述显示设备包括：基底，包括第一区域；第一TFT，包括第一有源层、第一栅电极和第一电极；以及第二TFT，包括第二有源层、第二栅电极和第二电极，所述方法包括以下步骤：在基底上的第一区域中设置第一有源层，其中，第一有源层包括多晶硅；在第一有源层上将第一栅电极设置为与第一有源层绝缘；在第一栅电极上设置第一层间绝缘层；在第一层间绝缘层上设置第二有源层，其中，第二有源层包括氧化物半导体；在第二有源层上设置与第二有源层绝缘的第二栅电极；在第二栅电极上设置第二层间绝缘层；在第一层间绝缘层和第二层间绝缘层中形成接触孔，第一有源层的一部分通过接触孔被暴露；在第二层间绝缘层上设置填充在接触孔中并与第一有源层接触的第一电极；在第二层间绝缘层中形成第一开口，第二有源层的一部分通过第一开口被暴露；在第二层间绝缘层上设置第一平坦化层以覆盖第一电极；在第一平坦化层中形成第二开口以与第一开口叠置；以及在第一平坦化层上设置填充在第一开口和第二开口中并与第二有源层接触的第二电极。
在实施例中，基底还可以包括第二区域以及在第一区域和第二区域之间的弯曲区域，并且所述方法还可以包括以下步骤：在弯曲区域中设置第一导电层；以及在第一导电层上设置第二导电层。
在实施例中，设置第一导电层的步骤和设置第一电极的步骤可以彼此同时执行，并且设置第二导电层的步骤和设置第二电极的步骤可以彼此同时执行。
在实施例中，第一导电层和第二导电层可以彼此电连接。
在实施例中，第一导电层、第二导电层、第一电极和第二电极中的每个可以包括铝(Al)。
在实施例中，所述方法还可以包括以下步骤：在第一平坦化层上设置第二平坦化层以覆盖第二电极；以及在第二平坦化层上设置由第一TFT和第二TFT驱动的显示装置。
在实施例中，第一TFT可以将驱动电流传输到显示装置。
在实施例中，所述方法还可以包括以下步骤：设置电连接到第一电极的连接电极，其中，设置连接电极的步骤和设置第二电极的步骤可以彼此同时执行。
在实施例中，所述方法还可以包括以下步骤：在设置第一栅电极的步骤和设置第二有源层的步骤之间，在第一栅电极上设置与第一栅电极绝缘的电容器电极。
在实施例中，所述方法还可以包括以下步骤：在形成接触孔的步骤之后，对第一有源层执行热处理；以及在执行热处理的步骤之后，清洁第一有源层的表面。
附图说明
通过下面结合附图对实施例的描述，这些和/或其它特征将变得清楚且更容易理解，在附图中：
图1是根据实施例的显示设备的透视图；
图2是示出图1的显示设备的一部分的剖视图；
图3A是根据可选实施例的显示设备的剖视图；
图3B是图3A的圈出部分A的放大图；
图4A至图4O是示出制造图3A的显示设备的方法的实施例的剖视图；
图5是示出根据实施例和对比例的第一漏区和第一电极之间的接触电阻的曲线图；
图6是根据另一可选实施例的显示设备的剖视图；以及
图7是根据另一可选实施例的显示设备的剖视图。
具体实施方式
现在将参照其中示出了各种实施例的附图在下文中更充分地描述发明。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为局限于在此阐述的实施例。而是，提供这些实施例使得本公开将是彻底的和完整的，并将本发明的范围充分地传达给本领域的技术人员。同样的附图标记始终表示同样的元件。
将理解的是，当元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上或者可以在其间存在中间元件。相反地，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面讨论的“第一元件”、“组件”、“区域”、“层”或“部分”可被称为第二元件、组件、区域、层或部分。
这里使用的术语仅是为描述特定实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚指出，否则单数形式“一个(者)”、“一种”和“所述(该)”意图包括复数形式(包括“至少一个(种)”)。“或”表示“和/或”。如这里所使用的，术语“和/或”包括一个或更多个相关所列项的任何组合或全部组合。将进一步理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
这里，X轴、Y轴和Z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，X轴、Y轴和Z轴可以相互垂直，或者可以表示相互不垂直的不同方向。
此外，可在这里使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中示出的一个元件与另一元件的关系。将理解的是，除了附图中描述的方位之外，相对术语意图包含装置的不同方位。例如，如果在一张图中的装置被翻转，则描述为在其它元件的“下”侧的元件随后将被定位为在所述其它元件的“上”侧。因此，示例性术语“下”可以根据附图的具体方位而包括“下”和“上”两种方位。相似地，如果在一张图中的装置被翻转，则描述为“在”其它元件“下方”或“下面”的元件随后将定位为在所述其它元件“上方”。因此，示例性术语“在……下方”或“在……下面”可以包括上方和下方两种方位。
除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域的普通技术人员所通常理解的意义相同的意义。将进一步理解的是，除非这里清楚地如此定义，否则诸如在常用字典中定义的那些术语应该被解释为具有与其在相关领域的背景和本公开中的意义一致的意义，并且将不以理想化或过度形式化的意义进行解释。
这里参照作为理想实施例的示意图的剖视图来描述示例性实施例。如此，将预期出现例如由制造技术和/或公差引起的图示的形状的变化。因此，这里描述的实施例不应该被解释为受限于如这里所示的区域的特定形状，而是包括例如由制造导致的形状上的偏差。例如，示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，示出的尖角可以被倒圆。因此，附图中示出的区域在本质上是示意性的，它们的形状并不意图示出区域的精确形状，并且不意图对权利要求的范围进行限制。
图1是根据实施例的显示设备1的透视图。图2是示出图1的显示设备1的一部分的剖视图。
根据实施例，如图1中所示，显示设备1的基底100的一部分是弯曲的，所以显示设备1的一部分是弯曲的。然而，为了便于说明，图2示出显示设备1未弯曲的状态。供参照，为了便于说明，示出了显示设备1未弯曲的状态下的实施例的剖视图。
参照图1和图2，显示设备1的实施例包括基底100、第一薄膜晶体管(“TFT”)210和第二TFT 220，并且还包括第一导电层310和第二导电层320，在基底100上限定有第一区域1A、第二区域2A以及位于第一区域1A和第二区域2A之间并且沿弯曲轴BAX弯曲的弯曲区域BA，第一TFT 210和第二TFT 220位于基底100上的第一区域1A中，第一导电层310和第二导电层320从第一区域1A通过弯曲区域BA延伸到第二区域2A并且位于彼此不同水平处。这里，显示设备的元件的水平被限定为该元件的上表面(或上平坦部分的下表面)相对于基底100的上表面的高度。
基底100可以是可以有效弯曲的柔性基底，并且包括在第一方向(例如，+y方向)上延伸的弯曲区域BA。弯曲区域BA在与第一方向相交的第二方向(例如，+x方向)上被限定在第一区域1A和第二区域2A之间。如图1中所示，基底100沿在第一方向(例如，+y方向)上延伸的弯曲轴BAX弯曲。柔性的基底100可以包括各种材料中的至少一种，例如，诸如聚醚砜(“PES”)、聚丙烯酸酯(“PAR”)、聚醚酰亚胺(“PEI”)、聚萘二甲酸乙二醇酯(“PEN”)、聚对苯二甲酸乙二醇酯(“PET”)、聚苯硫醚(“PPS”)、聚芳酯、聚酰亚胺(“PI”)、聚碳酸酯(“PC”)或醋酸丙酸纤维素(“CAP”)的聚合物树脂。根据实施例，基底100可以包括具有高弯曲度的PI并可以具有从几微米(μm)到几十微米的范围内的厚度。
在实施例中，第一区域1A包括显示区域DA。除如图2中所示的显示区域DA之外，第一区域1A可以包括显示区域DA外部的非显示区域的一部分。可选地，显示区域DA可以延伸到弯曲区域BA。第二区域2A也可以包括非显示区域。在实施例中，显示区域DA还可以延伸到第二区域2A，或者第二区域2A可以包括单独的显示区域。
在实施例中，如图2中所示，显示装置(或显示元件)400和用于驱动显示装置400的驱动电路可以设置在基底100的显示区域DA中。驱动电路可以包括第一TFT 210和第二TFT220。第二TFT 220可以是连接到扫描线和数据线并从扫描线接收导通信号并将数据信号传输到第一TFT 210的开关TFT。第一TFT 210可以是将与传输的数据电压对应的电流输出到显示装置400的驱动TFT。在可选实施例中，第二TFT 220可以是在驱动电路中执行诸如补偿和初始化的各种功能的TFT。
在实施例中，如图2中所示，显示装置400在显示区域DA中可以是有机发光装置，显示装置400可以包括像素电极410、设置在像素电极410上并包括有机发射层的中间层420和对电极430。
第一TFT 210可以通过通孔VIA(见图3A)直接连接到有机发光装置的像素电极410，或者可以通过诸如发射TFT的另一TFT间接连接到像素电极410。
在实施例中，TFT(未示出)可以设置在基底100的显示区域DA外部的非显示区域中。非显示区域中的TFT可以是例如用于控制施加到显示区域DA的电信号的电路单元的一部分。
第一TFT 210可以包括含有多晶硅的第一有源层211、与第一有源层211绝缘的第一栅电极213以及连接到第一有源层211的第一电极215。在实施例中，第一TFT 210可以用作驱动TFT。
第二TFT 220可以包括含有氧化物半导体的第二有源层221、与第二有源层221绝缘的第二栅电极223以及包括源电极225S和漏电极225D并连接到第二有源层221的第二电极225。在实施例中，第二TFT 220可以用作开关TFT。可选地，第二TFT 220可以是包括在驱动电路中的除了驱动TFT之外的任何TFT。
根据实施例，用作驱动TFT的第一TFT 210的第一有源层211可以包括具有高可靠性的多晶硅或者由具有高可靠性的多晶硅形成，用作开关TFT的第二TFT 220的第二有源层221可以包括具有低泄漏电流的氧化物半导体或者由具有低泄漏电流的氧化物半导体形成。
在这样的实施例中，由于直接影响显示装置400的亮度的驱动TFT包括含有具有高可靠性的多晶硅或由具有高可靠性的多晶硅形成的有源层，所以显示设备1可以具有高分辨率。
在这样的实施例中，由于氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使当驱动时间长时也不会发生不希望的或剧烈的电压降。在这样的实施例中，由于即使在低频驱动期间也不会发生由于电压降引起的不希望的或剧烈的图像颜色的改变，所以可以有效地执行低频驱动。在这样的实施例中，当驱动电路包括包含具有氧化物半导体或由氧化物半导体形成的有源层的TFT时的功耗可以比当包括在驱动电路中的所有TFT中的每一个TFT包括含有多晶硅或由多晶硅形成的有源层时的功耗小。因此，当除了驱动TFT以外的TFT中的至少一个TFT包括含有氧化物半导体或由氧化物半导体形成的有源层时，可以减少显示设备1的功耗。
现在，将参照图2对包括在显示设备1中的元件进行更详细的描述。
包括多晶硅的第一有源层211可以设置在基底100上，缓冲层111可以设置在基底100和第一有源层211之间。缓冲层111可以具有单层结构或多层结构，并且可以使基底100的顶表面平坦化并防止或减小杂质从基底100渗透到第一有源层211中。
第一有源层211可以设置在缓冲层111上，并且可以包括掺杂有杂质、导电且彼此间隔开的第一源区211S和第一漏区211D以及位于第一源区211S和第一漏区211D之间的第一沟道区211C。第一源区211S和第一漏区211D可以分别与第一TFT 210的源电极和漏电极对应。
第一栅电极213可以设置在第一有源层211上，包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的第一栅极绝缘层112可以位于第一有源层211和第一栅电极213之间。在一个实施例中，例如，第一栅电极213可以具有包括钼(Mo)的单层结构。
包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料的第一层间绝缘层114可以设置在第一栅电极213上。
包括氧化物半导体的第二有源层221可以设置在第一层间绝缘层114上，并且可以包括导电且彼此间隔开的第二源区221S和第二漏区221D以及位于第二源区221S和第二漏区221D之间的第二沟道区221C。在一个实施例中，例如，氧化物半导体可以包括氧化铟镓锌(InGaZnO)。在这样的实施例中，第二TFT 220可以设置在第一栅电极213之上。
第二栅电极223可以设置在第二有源层221上，并且用于使第二有源层221和第二栅电极223绝缘的第二栅极绝缘层115可以设置在第二有源层221和第二栅电极223之间。第二栅极绝缘层115和第二栅电极223可以通过相同的掩模工艺形成，因此第二栅极绝缘层115和第二栅电极223可以具有彼此基本相同的面积(或相同的平面形状)。在一个实施例中，例如，第二栅电极223可以具有包括钼(Mo)的单层结构。
第二层间绝缘层116可以设置在第二栅电极223上，连接到第一有源层211的第一漏区211D的第一电极215可以设置在第二层间绝缘层116上。第二栅极绝缘层115和第二层间绝缘层116中的每个可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料，第一电极215可以通过第一接触孔CNT1直接接触第一有源层211的第一漏区211D，第一接触孔CNT1包括分别限定在第一栅极绝缘层112、第一层间绝缘层114和第二层间绝缘层116中的开口。
第一有源层211的第一漏区211D和第一电极215可以彼此直接接触。在这样的实施例中，如果第一漏区211D和第一电极215之间的接触电阻大时，则驱动电流会减小且从显示装置400发射的光的强度会降低。因此，希望使第一漏区211D和第一电极215之间的接触电阻最小化。
第一平坦化层118可以设置在第一电极215上，并且连接到第二TFT 220的第二有源层221的第二电极225可以设置在第一平坦化层118上。在实施例中，如图2中所示，第二电极225包括分别连接到第二有源层221的第二源区221S和第二漏区221D的源电极225S和漏电极225D，但不限于此。可选地，第二电极225可以仅包括源电极225S和漏电极225D中的一个。
第一平坦化层118可以包括有机材料，并且可以位于第一TFT 210的第一电极215和第二TFT 220的第二电极225之间。源电极225S可以通过第二接触孔CNT2连接到第二有源层221的第二源区221S，第二接触孔CNT2包括分别限定在第二层间绝缘层116和第一平坦化层118中的开口，漏电极225D可以通过第三接触孔CNT3连接到第二有源层221的第二漏区221D，第三接触孔CNT3包括分别限定在第二层间绝缘层116和第一平坦化层118中的开口。
缓冲层111、第一栅极绝缘层112、第一层间绝缘层114和第二层间绝缘层116中的每个可以包括无机材料或由无机材料形成，使得在弯曲期间在其中会发生裂纹。因此，在这样的实施例中，缓冲层111、第一栅极绝缘层112、第一层间绝缘层114和第二层间绝缘层116可以不设置在基底100上的弯曲区域BA中。参照图2，开口分别限定在第一栅极绝缘层112、第一层间绝缘层114和第二层间绝缘层116中，并且开口可以限定第一开口H1。在这样的实施例中，与第一开口H1的至少一部分叠置的第二开口H2可以通过缓冲层111来限定。第一开口H1和第二开口H2可以被限定在与弯曲区域BA、第一区域1A的与弯曲区域BA相邻的部分以及第二区域2A的与弯曲区域BA相邻的部分对应(例如，之上)的位置处，弯曲有机层301可以设置或提供在第一开口H1和第二开口H2中。
在这样的实施例中，由于弯曲有机层301包括有机材料，所以裂纹发生的可能性低。因此，可以有效地防止在第一导电层310和第二导电层320的位于弯曲有机层301上并位于弯曲区域BA中的部分中的裂纹发生的可能性，或者基本上使在第一导电层310和第二导电层320的位于弯曲有机层301上并位于弯曲区域BA中的部分中的裂纹发生的可能性最小化。在这样的实施例中，由于弯曲有机层301具有比包括无机材料或由无机材料形成的层的刚性小的刚性，所以弯曲有机层301可以吸收当基底100等弯曲时产生的拉应力，因此可以有效地使第一导电层310和第二导电层320上的拉应力的集中最小化。
第一导电层310可以设置在弯曲有机层301上。第一导电层310可以从第一区域1A通过弯曲区域BA延伸到第二区域2A。在一个实施例中，例如，第一导电层310可以电连接到设置在第二区域2A中的集成电路(“IC”)芯片(未示出)，并且可以将用于驱动显示设备1的信号从IC芯片传输到位于显示区域DA中的驱动电路。
第一平坦化层118可以设置在第一导电层310上，并且第二导电层320可以设置在第一平坦化层118上。第二导电层320可以通过限定在第一平坦化层118中的第四接触孔CNT4连接到第一导电层310。第一导电层310和第二导电层320中的每个可以包括铝(Al)，并且可以具有其中例如钛、铝和钛(Ti/Al/Ti)彼此顺序地堆叠的三层结构。
显示设备1包括弯曲区域BA，第一导电层310被希望在弯曲区域BA中以连接第一区域1A和第二区域2A。尽管弯曲区域BA包括具有高伸长率的铝(Al)，但是在弯曲期间会发生断开。根据实施例，显示设备1还可以包括处于与第一导电层310的水平不同的水平处或与第一导电层310的层不同的层中并且电连接到第一导电层310的第二导电层320，以即使在第一导电层310的一部分中发生断开时也有效地传输信号。
在实施例中，第一导电层310可以处于与第一TFT 210的第一电极215的水平相同的水平，并且可以包括与第一电极215的材料相同的材料。在这样的实施例中，第一电极215可以设置在第二层间绝缘层116上，第一导电层310的至少一部分也可以设置在第二层间绝缘层116上。在这样的实施例中，第一电极215和第一导电层310可以通过相同的掩模工艺设置或形成，后面将进行更加详细的描述。
在实施例中，第二导电层320可以设置在与第二TFT 220的第二电极225的水平相同的水平处(或在与第二TFT 220的第二电极225的层相同的层中)，并且可以包括与第二电极225的材料相同的材料。在这样的实施例中，包括源电极225S和漏电极225D的第二电极225可以设置在第一平坦化层118上，第二导电层320的至少一部分也可以设置在第一平坦化层118上。在这样的实施例中，第二电极225和第二导电层320可以通过相同的掩模工艺设置或形成，后面将进行更加详细的描述。
第二平坦化层119可以设置在第二电极225和第二导电层320上，显示装置400可以设置在第二平坦化层119上。第二平坦化层119可以包括诸如亚克力、聚酰亚胺、苯并环丁烯(“BCB”)或六甲基二硅氧烷(“HMDSO”)的有机材料或由诸如亚克力、聚酰亚胺、苯并环丁烯(“BCB”)或六甲基二硅氧烷(“HMDSO”)的有机材料形成，显示装置400可以设置在由第二平坦化层119平坦化的表面上。在实施例中，如图2中所示，第二平坦化层119设置在第一区域1A、弯曲区域BA和第二区域2A中，但不限于此。可选地，第二平坦化层119可以仅设置在第一区域1A中。
尽管未示出，但是在实施例中，弯曲保护层(“BPL”，未示出)可以设置在弯曲区域BA中的第二导电层320上。在这样的实施例中，当弯曲堆叠体时，在堆叠体中存在应力中性面。如果BPL不存在，则当基底100等弯曲时，由于第一导电层310和第二导电层320的位置可能与应力中性面的位置不对应，所以过大的拉应力等会被施加到弯曲区域BA中的第一导电层310和第二导电层320。在设置有BPL的实施例中，包括基底100、第一导电层310和第二导电层320以及BPL的堆叠体中的应力中性面的位置可以通过调整BPL的厚度和模量来调节。因此，在这样的实施例中，可以通过利用BPL将应力中性面定位在第一导电层310和第二导电层320的附近来使施加到第一导电层310和第二导电层320的拉应力最小化。
在一个实施例中，例如，显示装置400可以是有机发光装置，并且可以包括像素电极410、设置在像素电极410上并包括有机发射层的中间层420以及设置在中间层420上的对电极430。
像素电极410可以直接连接到第一TFT 210，或者可以通过用于控制光发射的另一TFT(未示出)间接连接到第一TFT 210。
像素电极410可以是包括反射层的反射电极。在一个实施例中，例如，反射层可以包括选自银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)中的至少一种或由选自银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)和铬(Cr)中的至少一种形成，并且包括选自氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)和氧化铝锌(“AZO”)中的至少一种或由选自氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(“IGO”)和氧化铝锌(“AZO”)中的至少一种形成的透明或半透明电极层还可以设置在反射层上。
根据实施例，像素电极410可以具有ITO/Ag/ITO的三层结构。
有机发光装置的中间层420可以包括有机发射层，并且还可以包括空穴注入层(“HIL”)、空穴传输层(“HTL”)、电子传输层(“ETL”)和电子注入层(“EIL”)中的至少一种，但不限于此。可选地，中间层420还可以包括各种其他功能层中的任何一种。
在这样的实施例中，中间层420的结构可以各种地修改。在实施例中，中间层420可以包括集成在多个像素电极410之上的层，或者可以包括被图案化为与多个像素电极410中的每个像素电极410对应的层。
有机发射层可以具有其中红色发光层、绿色发光层和蓝色发光层彼此堆叠以发射白光的多层结构，或者可以具有包括红色发光材料、绿色发光材料和蓝色发光材料的单层结构。包括有机发射层的有机发光装置可以另外包括红色滤色器、绿色滤色器和蓝色滤色器以发射全色光。
对电极430可以是透明(或半透明)电极。在一个实施例中，例如，对电极430可以包括选自银(Ag)、铝(Al)、镁(Mg)、锂(Li)、钙(Ca)、铜(Cu)、LiF/Ca、LiF/Al、MgAg和CaAg中的一种或更多种材料，并且可以是具有从几纳米至几十纳米的范围内的厚度以透射光的薄膜。
尽管未示出，但是覆盖显示装置400的封装层(未示出)可以设置在显示装置400上，并且可以保护显示装置400免受外部湿气或氧的影响。
图3A是根据可选实施例的显示设备2的剖视图，图3B是图3A中的圈出部分A的放大图。已经用与上面用于描述图2中的显示设备1的实施例的附图标记相同的附图标记来标记图3A中示出的相同或相似的元件，并且将在下文中省略或简化其任何重复的详细描述。
在实施例中，如图3A中所示，显示设备2包括：基底100，包括在第一区域1A和第二区域2A之间且沿弯曲轴BAX(见图1)弯曲的弯曲区域BA；第一TFT 210和第二TFT 220，设置在基底100上的第一区域1A中；以及第一导电层310和第二导电层320，从第一区域1A通过弯曲区域BA延伸到第二区域2A且设置在彼此不同的水平处(或者在不同的层中)。在这样的实施例中，第一TFT 210包括含有多晶硅的第一有源层211、与第一有源层211绝缘的第一栅电极213以及连接到第一有源层211并位于与第一导电层310的水平相同的水平处的第一电极215，第二TFT 220包括含有氧化物半导体的第二有源层221、与第二有源层221绝缘的第二栅电极223以及包括源电极225S和漏电极225D、连接到第二有源层221并位于与第二导电层320的水平相同的水平处的第二电极225。
显示装置400和用于驱动显示装置400的驱动电路设置在基底100上的显示区域DA中。驱动电路可以包括第一TFT 210、第二TFT 220和存储电容器Cst，存储电容器Cst可以包括第一电容器电极CE1和面对第一电容器电极CE1的第二电容器电极CE2。根据实施例，第一栅电极213可以用作第一电容器电极CE1。在这样的实施例中，第二电容器电极CE2在平面图中可以与第一栅电极213叠置，并且可以与第一栅电极213一起构成存储电容器Cst。设置在第一栅电极213和第二电容器电极CE2之间的第三栅极绝缘层113可以用作存储电容器Cst的介电层。根据实施例，在像素中占据大的面积的第一TFT 210和存储电容器Cst在平面图中彼此叠置，使得在没有额外的空间的情况下可以增大存储电容器Cst的容量。
第一层间绝缘层114可以设置在第二电容器电极CE2上，并且可以包括无机材料。第二TFT 220的第二有源层221可以设置在第一层间绝缘层114上。在这样的实施例中，第二TFT 220可以设置在存储电容器Cst的第二电容器电极CE2和第一TFT 210的第一栅电极213之上。
第二栅电极223可以设置在第二有源层221上，覆盖第二栅电极223和第一层间绝缘层114的第二层间绝缘层116可以设置在第二栅电极223上。第一TFT 210的第一电极215可以设置在第二层间绝缘层116上。覆盖第二层间绝缘层116和第一电极215的钝化层117和第一平坦化层118可以顺序地堆叠在第一电极215上。
根据实施例，钝化层117和第一平坦化层118可以分别包括无机材料和有机材料。钝化层117可以保护第一电极215，第一平坦化层118可以使表面平坦化。包括无机材料的钝化层117可以不设置或提供在弯曲区域BA和第一区域1A的与弯曲区域BA相邻的部分中，包括有机材料的第一平坦化层118可以延伸到弯曲区域BA。
连接电极217可以设置在第一平坦化层118上，并且可以通过包括分别限定在钝化层117和第一平坦化层118中的开口的第五接触孔CNT5连接到第一电极215。第二电极225可以设置在第一平坦化层118上，并且可以包括通过第二接触孔CNT2连接到第二有源层221的第二源区221S的源电极225S和通过第三接触孔CNT3连接到第二有源层221的第二漏区221D的漏电极225D。
包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320可以设置在彼此相同的水平处，并且可以包括彼此相同的材料。包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320通过相同的掩模工艺形成，后面将进行更加详细的描述。
参照图3B，在实施例中，多个通孔TH被限定在弯曲区域BA中的第一导电层310和第二导电层320的至少部分中。在这样的实施例中，可以通过多个通孔TH有效地防止或减少第一导电层310和第二导电层320由于弯曲而损坏的可能性。在这样的实施例中，在多个通孔TH被限定在第一导电层310和第二导电层320中的情况下，第一导电层310和第二导电层320的柔性可以增加，并且即使当由于弯曲而产生拉应力时，也可以有效地防止在第一导电层310和第二导电层320中发生断开等。
显示装置400可以设置在第二平坦化层119上的显示区域DA中，并且可以包括像素电极410、包括有机发射层的中间层420和对电极430。像素限定膜120可以设置在第二平坦化层119上。在这样的实施例中，像素电极410的中心部分被暴露所通过的开口通过像素限定膜120来限定以限定像素。在这样的实施例中，像素限定膜120通过增大像素电极410的边缘与设置在像素电极410之上的对电极430之间的距离来防止在像素电极410的边缘处发生电弧等。像素限定膜120可以包括诸如聚酰亚胺或HMDSO的有机材料或由诸如聚酰亚胺或HMDSO的有机材料形成。
根据实施例，像素限定膜120可以具有足够大的预定高度以限定像素和以执行用于维持对电极430和封装单元(未示出)之间的间距的间隔件功能。图3A的像素限定膜120可以具有两个台阶的形状(或具有向上突出部分的形状)以用作间隔件。
像素电极410可以通过限定在第二平坦化层119中的通孔VIA连接到连接电极217，连接电极217可以通过第五接触孔CNT5连接到第一TFT 210的第一电极215。然而，实施例不限于此，连接电极217可以通过另一个TFT间接连接到第一电极215而不直接连接到第一电极215，并且可以通过另一个TFT间接连接到像素电极410而不直接连接到像素电极410。
图4A至图4O是示出制造图3A的显示设备2的方法的实施例的剖视图。可以对设置在载体基底(未示出)上的基底100执行与图4A至图4N对应的工艺，并且可以在图4N的工艺之后移除载体基底。
参照图4A，在基底100上的显示区域DA中设置或形成缓冲层111和多晶硅层211'。基底100可以包括第一区域1A、第二区域2A以及在第一区域1A和第二区域2A之间的弯曲区域BA，第一区域1A可以包括显示区域DA。缓冲层111可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料，并且可以具有单层或多层结构。
可以通过在基底100的整个表面上形成非晶硅并对非晶硅退火以形成多晶硅，然后利用第一掩模(未示出)对多晶硅图案化来形成多晶硅层211'。然而，实施例不限于此，可选地，可以通过在基底100的整个表面上直接设置或形成多晶硅，然后对多晶硅图案化来设置多晶硅层211'。
参照图4B，可以在缓冲层111上设置或形成第一栅极绝缘层112以覆盖多晶硅层211'，然后可以在第一栅极绝缘层112上设置或形成第一栅电极213。
可以通过在第一栅极绝缘层112上涂覆导电材料然后利用第二掩模(未示出)对导电材料图案化来形成第一栅电极213。在一个实施例中，例如，导电材料可以包括Mo。
在第一栅极绝缘层112上设置第一栅电极213之后，可以通过利用作为屏蔽构件的第一栅电极213用杂质掺杂多晶硅层211'来设置掺杂有杂质且导电的第一源区211S和第一漏区211D，使得可以设置包括第一源区211S、第一漏区211D和未掺杂杂质的第一沟道区211C的第一有源层211。
参照图4C，可以在第一栅极绝缘层112上设置或形成第三栅极绝缘层113以覆盖第一栅电极213，然后可以在第三栅极绝缘层113上设置或形成第二电容器电极CE2。第二电容器电极CE2与用作第一电容器电极CE1的第一栅电极213一起构成存储电容器Cst。可以通过在第三栅极绝缘层113上涂覆导电材料然后通过利用第三掩模(未示出)对导电材料图案化来设置或形成第二电容器电极CE2。
在可选实施例中，在显示设备不包括如图3A中所示的第二电容器电极CE2的情况下，可以省略设置图4C的第二电容器电极CE2的工艺。
参照图4D，可以在第三栅极绝缘层113上设置或形成第一层间绝缘层114以覆盖第二电容器电极CE2，然后可以在第一层间绝缘层114上设置或形成氧化物半导体层221'。在可选实施例中，在如图3A中所示的第三栅极绝缘层113上设置氧化物半导体层221'的情形下，可以省略设置第一层间绝缘层114的工艺。
根据实施例，氧化物半导体层221'可以包括氧化铟镓锌(InGaZnO)，并且可以通过在第一层间绝缘层114上涂覆氧化物半导体，然后通过利用第四掩模(未示出)对氧化物半导体图案化来形成氧化物半导体层221'。在这样的实施例中，由于在第一栅电极213和第二电容器电极CE2形成之后形成氧化物半导体层221'，所以氧化物半导体层221'可以位于比第一栅电极213的水平高的水平处。
参照图4E，可以在氧化物半导体层221'上设置或形成第二栅极绝缘层115和第二栅电极223。可以通过在第一层间绝缘层114上顺序地涂覆绝缘材料和导电材料，然后利用第五掩模(未示出)同时地对绝缘材料和导电材料图案化来形成第二栅极绝缘层115和第二栅电极223。在这样的实施例中，由于通过利用相同的掩模(即，第五掩模)同时地形成第二栅极绝缘层115和第二栅电极223，所以第二栅极绝缘层115和第二栅电极223可以具有彼此基本相同的面积(或相同的平面形状)。
参照图4F，可以在第一层间绝缘层114上设置或形成第二层间绝缘层116以覆盖氧化物半导体层221'、第二栅极绝缘层115和第二栅电极223，然后可以通过利用作为屏蔽构件的第二栅电极223用杂质掺杂氧化物半导体层221'来形成第二源区221S和第二漏区221D。在这样的实施例中，可以形成包括第二源区221S、第二漏区221D和未掺杂杂质的第二沟道区221C的第二有源层221。
在实施例中，可以通过利用第六掩模(未示出)同时移除第一栅极绝缘层112、第三栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116的相应部分来形成第一接触孔CNT1和第一开口H1，第一有源层211的第一漏区211D通过第一接触孔CNT1被暴露，第一开口H1至少与弯曲区域BA对应并且缓冲层111通过第一开口H1被暴露。
参照图4G，可以通过利用第七掩模(未示出)移除缓冲层111的通过第一开口H1暴露的至少一部分来在缓冲层111中形成第二开口H2。因此，第二开口H2在平面图中可以与第一开口H1叠置，并且可以形成为至少与弯曲区域BA对应。
参照图4H，可以通过利用第八掩模(未示出)在第一开口H1和第二开口H2中设置或形成弯曲有机层301。在这样的实施例中，可以在图3A中的第一开口H1和第二开口H2二者中填充弯曲有机层301，但不限于此。
在图4H的工艺中，在弯曲有机层301形成之前或之后，可以对第一有源层211退火。图4O是图4H的圈出部分的放大图。退火可以是通过对第一有源层211施加热来增加第一有源层211的载流子迁移率的工艺，如图4O中所示，在退火期间，会在第一有源层211的第一漏区211D的通过第一接触孔CNT1暴露的表面上形成氧化物膜211DO。在这样的实施例中，如图4O中所示，在退火之后还可以执行清洁工艺C以移除形成在第一漏区211D的表面上的氧化物膜211DO。在这样的实施例中，可以使用缓冲氧化物蚀刻剂(“BOE”)作为清洁溶液。
BOE能够蚀刻氧化物半导体，在如图4O中所示的清洁工艺C中，可以通过第二层间绝缘层116来保护包括氧化物半导体的第二有源层221。
参照图4I，在第二层间绝缘层116和弯曲有机层301上形成第一电极215和第一导电层310。可以通过在第二层间绝缘层116和弯曲有机层301上形成导电材料以及通过利用第九掩模(未示出)对导电材料图案化来同时形成第一电极215和第一导电层310。因此，第一电极215和第一导电层310可以位于彼此相同的水平处并且可以包括彼此相同的材料。在一个实施例中，例如，第一电极215和第一导电层310中的每个可以具有其中Ti、Al和Ti彼此顺序堆叠的三层结构。
根据实施例，可以使第一漏区211D暴露于空气的时间最小化，并且通过在图4O的清洁工艺C之后立即形成填充在第一接触孔CNT1中并接触第一有源层211的第一漏区211D的第一电极215可以使第一漏区211D几乎不受后续工艺的影响。
参照图4J，可以在第二层间绝缘层116上设置或形成钝化层117以覆盖第一电极215。钝化层117包括无机材料，并且至少不设置在弯曲区域BA中。在实施例中，如图4J中所示，可以不在第一导电层310上设置钝化层117。
可以通过在第二层间绝缘层116和弯曲有机层301上涂覆绝缘材料以覆盖第一电极215和第一导电层310，然后通过利用第十掩模(未示出)对绝缘材料图案化来形成钝化层117。在图案化期间，可以形成通过其暴露第一电极215的第五开口H5并且可以移除至少弯曲区域BA中的绝缘材料。在这样的实施例中，可以通过同时移除第二层间绝缘层116和其上的钝化层117来形成通过其分别暴露第二有源层221的第二源区221S和第二漏区221D的第三开口H3和第四开口H4。
在设置第二层间绝缘层116和钝化层117的工艺中，可以在绝缘材料上形成光刻胶，然后可以通过利用包括与要被移除的部分对应的图案的第十掩模(未示出)来顺序地执行曝光、显影和剥离。如果在前一操作中没有形成第一电极215，则用于剥离的溶液会渗透到包括多晶硅的第一有源层211的第一漏区211D，并会氧化第一漏区211D的表面。然而，在实施例中，由于在图4J的操作之前形成第一电极215，所以用于剥离的溶液不渗透到第一有源层211中，因此可以有效地防止第一漏区211D的表面被氧化。
在制造图2的显示设备1的方法的实施例中，可省略设置钝化层117的工艺，并且可以仅执行在第二层间绝缘层116中形成通过其暴露第二有源层221的第二源区221S和第二漏区221D的开口的工艺。
参照图4K，可以在第二层间绝缘层116上设置或形成第一平坦化层118以覆盖钝化层117和第一导电层310。可以通过在第二层间绝缘层116上形成有机绝缘材料以覆盖钝化层117和第一导电层310，然后通过利用第十一掩模(未示出)形成第六开口H6和第七开口H7以与第三开口H3和第四开口H4叠置并且形成第八开口H8以与第五开口H5叠置来形成第一平坦化层118。
在这样的实施例中，彼此叠置的第三开口H3和第六开口H6可以构成通过其暴露第二有源层221的第二源区221S的第二接触孔CNT2，第四开口H4和第七开口H7可以构成通过其暴露第二有源层221的第二漏区221D的第三接触孔CNT3。在这样的实施例中，第五开口H5和第八开口H8可以构成通过其暴露第一电极215的第五接触孔CNT5。在制造图2的显示设备1的方法的实施例中，可以省略形成第五接触孔CNT5的工艺，并且可以执行形成通过其暴露第一导电层310的第四接触孔CNT4的工艺。
在实施例中，如上面所描述的，由无机材料形成钝化层117，由有机材料形成第一平坦化层118，但不限于此。在可选实施例中，可以如图2中所示省略钝化层117，在另一可选实施例中，可以由有机材料形成钝化层117并且可以由无机材料形成第一平坦化层118。在这样的实施例中，可以在弯曲区域BA中设置钝化层117，并且可以在弯曲区域BA中不设置第一平坦化层118。
参照图4L，可以在第一平坦化层118上设置或形成包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320。可以通过在第一平坦化层118上形成导电材料，然后通过利用第十二掩模(未示出)对导电材料图案化来同时形成包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320。在这样的实施例中，包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320可以设置在彼此相同的水平处(在彼此相同的层中或直接设置在彼此相同的层上)，并且可以由彼此相同的材料形成。在一个实施例中，例如，包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320中的每个可以具有其中Ti、Al和Ti彼此顺序堆叠的三层结构。
第二电极225可以包括源电极225S和漏电极225D，源电极225S填充在第二接触孔CNT2中并与第二有源层221的第二源区221S接触，漏电极225D填充在第三接触孔CNT3中并与第二有源层221的第二漏区221D接触。连接电极217可以填充在第五接触孔CNT5中并且可以接触第一电极215，第二导电层320可以如图2中所示电连接到第一导电层310。在制造图2的显示设备1的方法的实施例中，可以省略设置连接电极217的工艺。
如上面所描述的，尽管图3A为了方便示出了在显示设备2未被弯曲状态下的显示设备2，但是在显示设备2的实施例中，基底100等实际上如图1中所示在弯曲区域BA中弯曲。在实施例中，在制造工艺期间，在基底100如图3A中所示基本平坦的状态下制造显示设备2，然后通过在弯曲区域BA中弯曲基底100等而使显示设备2具有如图1中所示的形状。在这样的实施例中，当基底100等在弯曲区域BA中弯曲时，拉应力会被施加到第一导电层310和第二导电层320。然而，在显示设备2的这样的实施例中，当基底100等弯曲时，可以防止或抑制在第一导电层310和第二导电层320中发生缺陷。
如果在诸如缓冲层111、第一栅极绝缘层112、第三栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116的无机绝缘层中在它们的位于弯曲区域BA中的部分处没有限定开口，无机绝缘层从第一区域1A连续地延伸到第二区域2A，并且第一导电层310和第二导电层320设置在无机绝缘层上，则当基底100等弯曲时，大的拉应力被施加到第一导电层310和第二导电层320。具体地，由于无机绝缘层的刚性比包括有机材料的层的刚性大，所以裂纹会发生在弯曲区域BA中的无机绝缘层中的可能性非常高。一旦在无机绝缘层中发生裂纹，则在无机绝缘层上的第一导电层310和第二导电层320中发生裂纹以及在第一导电层310和第二导电层320中发生断开等的可能性也非常高。
在根据发明的显示设备2的实施例中，在无机绝缘层的位于弯曲区域BA中的部分中限定开口，第一导电层310和第二导电层320的位于弯曲区域BA中的部分设置在如上所述填充在无机绝缘层的开口的至少部分中的弯曲有机层301上。由于弯曲有机层301的刚性比无机层的刚性小，因此弯曲有机层301可以吸收当基底100等弯曲时产生的拉应力，从而有效地使第一导电层310上的拉应力的集中最小化。
尽管无机绝缘层包括图3A中的开口，但实施例不限于此。在一个实施例中，例如，无机绝缘层可以包括凹槽，而不是开口。在一个实施例中，例如，缓冲层111可以从第一区域1A通过弯曲区域BA延伸到第二区域2A而且不包括第二开口H2，并且仅在第一栅极绝缘层112、第三栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116中限定第一开口H1。在这样的实施例中，可以将均包括无机材料的第一栅极绝缘层112、第三栅极绝缘层113、第一层间绝缘层114和第二层间绝缘层116统称为无机绝缘层。这里，无机绝缘层可以被理解为包括与弯曲区域BA对应的凹槽。在这样的实施例中，可以在凹槽的至少部分中填充弯曲有机层301。
在这样的实施例中，由于无机绝缘层在弯曲区域BA中包括凹槽，所以可以减小无机绝缘层在弯曲区域BA中的厚度，从而允许容易地弯曲基底100等。在这样的实施例中，由于弯曲有机层301设置在弯曲区域BA中，并且第一导电层310设置在弯曲有机层301上，所以可以有效地防止第一导电层310由于弯曲而被损坏。在这样的实施例中，还可以在弯曲区域BA中设置第二导电层320以防在第一导电层310中发生断开。在这样的实施例中，可以在第一导电层310和第二导电层320之间仅设置包含有机材料的第一平坦化层118。
参照图4M，可以在第一平坦化层118上设置或形成第二平坦化层119以覆盖包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320。可以通过在第一平坦化层118上形成有机材料以覆盖包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320，然后通过利用第十三掩模(未示出)对有机材料图案化形成通过其暴露连接电极217的通孔VIA来形成第二平坦化层119。
参照图4N，可以通过利用第十四掩模(未示出)在第二平坦化层119上的显示区域DA中设置或形成像素电极410，然后可以通过利用第十五掩模(未示出)形成其中限定有暴露像素电极410的一部分的开口的像素限定膜120。
像素电极410可以填充在通孔VIA中并且可以接触连接电极217。然而，实施例不限于此，可选地，连接电极217和像素电极410彼此连接的部分可以不在第一TFT 210上。在这样的实施例中，如上面所描述的，第一TFT 210和像素电极410可以通过另一TFT而彼此连接，连接电极217可以与所述另一TFT相邻地设置。
返回参照图3A，可以通过在像素电极410上形成包括有机发射层的中间层420并且在中间层420上形成对电极430来在显示区域DA中设置或形成显示装置400。
根据制造显示设备2的方法的实施例，由于通过利用相同的掩模同时形成第一电极215和第一导电层310并且通过利用相同的掩模同时形成包括源电极225S和漏电极225D的第二电极225、连接电极217以及第二导电层320，所以可以减少掩模的数量并且可以在弯曲区域BA中形成双布线。
在实施例中，由于在如图4I中所示地形成有第一电极215并且第一有源层211的第一漏区211D被完全覆盖的状态下执行图案化以如图4J所示地暴露第二有源层221的第二源区221S和第二漏区221D，所以可以有效地防止第一漏区211D在图4J的图案化期间的氧化。在这样的实施例中，可以有效地防止由于第一漏区211D的表面的氧化而引起的第一漏区211D和第一电极215之间的接触电阻的增大。
图5是示出根据实施例和对比例的第一漏区211D和第一电极215之间的接触电阻的曲线图。
实施例对应于如下情况：如上面所描述的，在如图4I中所示地形成有第一电极215并且第一有源层211的第一漏区211D被完全覆盖的状态下，如图4J中所示地执行用于暴露第二有源层221的第二源区221S和第二漏区221D的图案化工艺。对比例对应于如下情况：在不形成第一电极215并从而暴露第一有源层211的第一漏区211D的状态下执行图4J的操作。
水平轴表示第一漏区211D的测量位置，竖直轴表示接触电阻值。如图5的曲线图中所示，在对比例中，由于在图4J的剥离中使用的溶液，第一漏区211D的表面被氧化，从而接触电阻增大。
图6是根据可选实施例的显示设备3的剖视图。除了下面描述的一些差异之外，图6的显示设备3与图3A的显示设备2基本相同。已经采用与上面用于描述图3A中所示的显示设备2的实施例的附图标记相同的附图标记来标记图7中所示的相同或相似的元件，并且在下文中将省略或简化其任何重复的详细描述。
在实施例中，如图6中所示，缓冲层111可以位于基底100上，并且可以包括第一下缓冲层111a和第一上缓冲层111b。第一下缓冲层111a和第一上缓冲层111b中的每个可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。
在这样的实施例中，如图6中所示，下基底200可以设置在基底100下面，阻挡层201可以设置在基底100和下基底200之间。下基底200可以包括与基底100的材料相同的材料。
在实施例中，基底100和下基底200中的每个可以是可以容易地弯曲的柔性基底，并且可以包括诸如PES、PAR、PEI、PEN、PET、PPS、PI、PC或CAP的聚合物树脂。在一个实施例中，例如，基底100和下基底200中的每个可以包括具有高弯曲性的PI或由具有高弯曲性的PI形成，并且可以具有从几μm到几十μm的范围内的厚度。
支撑基底300设置在下基底200下。支撑基底300可以包括基底100下面的设置在第一区域1A中的一部分以及基底100下面的设置在第二区域2A中的一部分，并且该两部分可以彼此完全间隔开。在这样的实施例中，支撑基底300可以不设置在弯曲区域BA中。根据实施例，除了弯曲区域BA之外，支撑基底300还可以不设置在第一区域1A的一部分和第二区域2A的一部分中。支撑基底300的彼此间隔开的两个部分之间的距离可以比弯曲区域BA的宽度大。
支撑基底300可以具有比基底100和下基底200的刚性大的刚性，并且可以包括诸如PES、PAR、PEI、PEN、PET、PPS、PI、PC或CAP的聚合物树脂。在一个实施例中，例如，支撑基底300可以包括PEN或由PEN形成，并且可以具有比由PI形成的基底100和下基底200的厚度大的厚度。
在这样的实施例中，粘合层303可以设置在支撑基底300和下基底200之间。在实施例中，在下基底200和基底100上设置显示装置400等之后，在随后的工艺中将支撑基底300设置在下基底200的后表面上。在一个实施例中，例如，支撑基底300可以通过利用粘合层303附着到下基底200的后表面。
根据实施例，可以通过将支撑基底300定位在具有高柔性的基底100和下基底200下面来加强显示设备3，并且可以通过不将支撑基底300设置在弯曲区域BA中来有效地防止显示设备3的柔性降低。
图7是根据另一可选实施例的显示设备4的剖视图。
除了基底100不包括弯曲区域BA之外，图7的显示设备4的元件与图2的显示区域DA中的显示设备1的元件基本相同。
在这样的实施例中，基底100可以是柔性基底或者由玻璃等形成且没有柔性的基底。第一TFT 210和第二TFT 220可以设置在基底100上。在这样的实施例中，第一TFT 210包括含有多晶硅的第一有源层211、第一栅电极213以及第一电极215，第二TFT 220包括含有氧化物半导体的第二有源层221、第二栅电极223以及包括源电极225S和漏电极225D的第二电极225。
第一电极215以及包括源电极225S和漏电极225D的第二电极225可以设置在彼此不同的水平处，第二有源层221可以设置在第一栅电极213之上。
如上所示，第一TFT 210可以是驱动TFT，并且可以包括含有具有高可靠性的多晶硅的第一有源层211以实现具有高分辨率的显示设备4。第二TFT 220可以是具有与驱动TFT的功能不同的功能的TFT，并且可以包括含有具有低泄漏电流的氧化物半导体的第二有源层221以降低功耗。
包括在图7的显示设备4中的元件与图2的显示设备1的元件相同，因此，将省略其任何重复的详细描述。
在根据发明的显示设备1、2、3或4的实施例中，由于用于驱动显示装置400的驱动电路包括含有第一有源层211的第一TFT 210以及含有第二有源层221的第二TFT 220，第一有源层211包括多晶硅或由多晶硅形成，第二有源层221包括氧化物半导体或由氧化物半导体形成，所以这样的显示设备1、2、3或4的实施例可以具有高分辨率和低功耗。
根据显示设备1、2、3或4的制造方法的实施例，由于首先执行设置第一有源层211的第一漏区211D以接触第一电极215的工艺，然后执行暴露第二有源层221的一部分的图案化工艺，所以可以有效地防止由于在图案化期间会发生的第一漏区211D的表面的氧化而引起的第一漏区211D与第一电极215之间的接触电阻的增大。
根据显示设备1、2或3的制造方法的实施例，由于第一导电层310和第二导电层320设置在弯曲区域BA中并且设置在彼此不同的水平处，以及通过利用相同的掩模工艺形成第一TFT 210的第一电极215和第二TFT 220的第二电极225，所以可以减少在制造工艺中使用的掩模的数量。
如上所述，根据实施例，由于用于驱动显示装置的驱动电路包括含有具有多晶硅或由多晶硅形成的第一有源层的第一TFT以及含有具有氧化物半导体或由氧化物半导体形成的第二有源层的第二TFT，所以可以提供具有高分辨率和低功耗的显示设备以及制造该显示设备的方法。
在实施例中，由于首先执行设置第一有源层的第一漏区以接触第一电极的工艺，然后执行暴露第二有源层的一部分的图案化工艺，所以可以提供可以有效地防止第一漏区与第一电极之间的接触电阻增大的显示设备以及制造该显示设备的方法。
在实施例中，由于第一导电层和第二导电层位于弯曲区域BA中且位于彼此不同的水平处，并且通过利用相同的掩模工艺来形成第一TFT的第一电极和第二TFT的第二电极，所以可以提供可以减少在制造工艺中使用的掩模的数量的显示设备以及制造该显示设备的方法。
尽管已经参照本发明的示例性实施例具体地示出和描述了本发明，但是本领域普通技术人员将理解的是，在不脱离由所附权利要求限定的发明的精神或范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (22)

1.一种显示设备，所述显示设备包括：
基底，其上限定有第一区域、与所述第一区域间隔开的第二区域以及在所述第一区域和所述第二区域之间并且沿弯曲轴弯曲的弯曲区域；
第一薄膜晶体管，设置在所述第一区域中；
第二薄膜晶体管，设置在所述第一区域中；
第一导电层，从所述第一区域通过所述弯曲区域延伸到所述第二区域；以及
第二导电层，从所述第一区域通过所述弯曲区域延伸到所述第二区域，其中，所述第一导电层和所述第二导电层设置在彼此不同的水平处，
其中，所述第一薄膜晶体管包括：第一有源层，包括多晶硅；第一栅电极，与所述第一有源层绝缘；以及第一电极，连接到所述第一有源层并设置在与所述第一导电层的水平相同的水平处，并且
所述第二薄膜晶体管包括：第二有源层，包括氧化物半导体；第二栅电极，与所述第二有源层绝缘；以及第二电极，连接到所述第二有源层并设置在与所述第二导电层的水平相同的水平处，并且
其中，所述第一导电层和所述第二导电层彼此电连接，并且所述第一导电层和所述第二导电层中的每个将驱动信号传输到所述第一薄膜晶体管和所述第二薄膜晶体管中的至少一个。
2.根据权利要求1所述的显示设备，所述显示设备还包括：
显示装置，由所述第一薄膜晶体管和所述第二薄膜晶体管驱动，
其中，所述第一薄膜晶体管是将驱动电流传输到所述显示装置的驱动薄膜晶体管。
3.根据权利要求1所述的显示设备，所述显示设备还包括：
第一层间绝缘层，设置在所述基底上以覆盖所述第一栅电极，
其中，所述第二有源层设置在所述第一层间绝缘层上。
4.根据权利要求3所述的显示设备，所述显示设备还包括：
第二层间绝缘层，设置在所述第一层间绝缘层上以覆盖所述第二栅电极，
其中，所述第一电极设置在所述第二层间绝缘层上。
5.根据权利要求4所述的显示设备，所述显示设备还包括：
平坦化层，设置在所述第二层间绝缘层上以覆盖所述第一电极，
其中，所述第二电极设置在所述平坦化层上。
6.根据权利要求1所述的显示设备，所述显示设备还包括：
连接电极，电连接到所述第一电极并设置在与所述第二电极的水平相同的水平处。
7.根据权利要求1所述的显示设备，其中，
在所述第一导电层和所述第二导电层中的每个中限定有多个通孔。
8.根据权利要求1所述的显示设备，其中，
所述第一导电层、所述第二导电层、所述第一电极和所述第二电极中的每个包括铝。
9.根据权利要求1所述的显示设备，所述显示设备还包括：
弯曲有机层，设置在所述基底和所述第一导电层之间，
其中，所述弯曲有机层的至少一部分设置在所述弯曲区域中。
10.根据权利要求1所述的显示设备，所述显示设备还包括：
电容器电极，设置在所述第一栅电极上以面对所述第一栅电极，
其中，所述第二有源层设置在所述电容器电极之上。
11.一种显示设备，所述显示设备包括：
基底，包括显示区域；
第一薄膜晶体管，设置在所述基底上的所述显示区域中，其中，所述第一薄膜晶体管包括含有多晶硅的第一有源层、与所述第一有源层绝缘的第一栅电极和连接到所述第一有源层的第一电极；
第二薄膜晶体管，设置在所述基底上的所述显示区域中，其中，所述第二薄膜晶体管包括含有氧化物半导体的第二有源层、与所述第二有源层绝缘的第二栅电极和连接到所述第二有源层的第二电极；
第一层间绝缘层，设置在所述第一栅电极和所述第二有源层之间；
第二层间绝缘层，设置在所述第二栅电极和所述第一电极之间；以及
平坦化层，设置在所述第一电极和所述第二电极之间，
其中，所述第一电极设置在所述第二层间绝缘层上，并且通过贯穿所述第一层间绝缘层和所述第二层间绝缘层的接触孔连接到所述第一有源层，所述第二电极设置在所述平坦化层上，并且通过贯穿所述第二层间绝缘层和所述平坦化层的开口连接到所述第二有源层。
12.根据权利要求11所述的显示设备，其中，
所述基底还包括弯曲区域，
其中，所述显示设备还包括：第一导电层，在与所述第一电极的水平相同的水平处设置在所述弯曲区域中；以及第二导电层，在与所述第二电极的水平相同的水平处设置在所述弯曲区域中。
13.一种制造显示设备的方法，所述显示设备包括：基底，包括第一区域；第一薄膜晶体管，包括第一有源层、第一栅电极和第一电极；以及第二薄膜晶体管，包括第二有源层、第二栅电极和第二电极，所述方法包括以下步骤：
在所述基底上的所述第一区域中设置所述第一有源层，其中，所述第一有源层包括多晶硅；
在所述第一有源层上将所述第一栅电极设置为与所述第一有源层绝缘；
在所述第一栅电极上设置第一层间绝缘层；
在所述第一层间绝缘层上设置所述第二有源层，其中，所述第二有源层包括氧化物半导体；
在所述第二有源层上将所述第二栅电极设置为与所述第二有源层绝缘；
在所述第二栅电极上设置第二层间绝缘层；
在所述第一层间绝缘层和所述第二层间绝缘层中形成接触孔，所述第一有源层的一部分通过所述接触孔被暴露；
在所述第二层间绝缘层上设置填充在所述接触孔中并与所述第一有源层接触的所述第一电极，
在所述第二层间绝缘层中形成第一开口，所述第二有源层的一部分通过所述第一开口被暴露；
在所述第二层间绝缘层上设置第一平坦化层以覆盖所述第一电极；
在所述第一平坦化层中形成第二开口以与所述第一开口叠置；以及
在所述第一平坦化层上设置填充在所述第一开口和第二开口中并与所述第二有源层接触的所述第二电极。
14.根据权利要求13所述的方法，其中，
所述基底还包括第二区域以及在所述第一区域和所述第二区域之间的弯曲区域，并且
所述方法还包括以下步骤：
在所述弯曲区域中设置第一导电层；以及
在所述第一导电层上设置第二导电层。
15.根据权利要求14所述的方法，其中，
所述设置所述第一导电层的步骤和所述设置所述第一电极的步骤彼此同时执行，并且
所述设置所述第二导电层的步骤和所述设置所述第二电极的步骤彼此同时执行。
16.根据权利要求14所述的方法，其中，所述第一导电层和所述第二导电层彼此电连接。
17.根据权利要求14所述的方法，其中，所述第一导电层、所述第二导电层、所述第一电极和所述第二电极中的每个包括铝。
18.根据权利要求13所述的方法，所述方法还包括以下步骤：
在所述第一平坦化层上设置第二平坦化层以覆盖所述第二电极；以及
在所述第二平坦化层上设置由所述第一薄膜晶体管和所述第二薄膜晶体管驱动的显示装置。
19.根据权利要求18所述的方法，其中，所述第一薄膜晶体管将驱动电流传输到所述显示装置。
20.根据权利要求13所述的方法，所述方法还包括以下步骤：
设置电连接到所述第一电极的连接电极，
其中，所述设置所述连接电极的步骤和所述设置所述第二电极的步骤彼此同时执行。
21.根据权利要求13所述的方法，所述方法还包括以下步骤：
在所述设置所述第一栅电极的步骤和所述设置所述第二有源层的步骤之间，在所述第一栅电极上设置与所述第一栅电极绝缘的电容器电极。
22.根据权利要求13所述的方法，所述方法还包括以下步骤：
在所述形成所述接触孔的步骤之后，对所述第一有源层执行热处理；以及
在所述执行所述热处理的步骤之后，清洁所述第一有源层的表面。
CN201810619392.8A 2017-06-16 2018-06-15 显示设备及制造该显示设备的方法 Active CN109148514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170076821A KR102465376B1 (ko) 2017-06-16 2017-06-16 표시 장치 및 표시 장치의 제조 방법
KR10-2017-0076821 2017-06-16

Publications (2)

Publication Number Publication Date
CN109148514A CN109148514A (zh) 2019-01-04
CN109148514B true CN109148514B (zh) 2023-08-01

Family

ID=64658427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810619392.8A Active CN109148514B (zh) 2017-06-16 2018-06-15 显示设备及制造该显示设备的方法

Country Status (3)

Country Link
US (2) US11088284B2 (zh)
KR (1) KR102465376B1 (zh)
CN (1) CN109148514B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
CN106972030B (zh) * 2017-03-30 2019-09-03 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及柔性显示面板的制作方法
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN107845643B (zh) * 2017-09-25 2020-09-08 上海天马微电子有限公司 一种显示面板及显示装置
WO2019064497A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示装置
CN109755256B (zh) * 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102562900B1 (ko) * 2018-02-02 2023-08-04 삼성디스플레이 주식회사 가요성 표시장치 및 터치감지 표시장치
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
US11430856B2 (en) * 2018-03-27 2022-08-30 Sharp Kabushiki Kaisha Display device with island-shaped conductors overlapping wiring lines in bending portion
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
CN110459505B (zh) * 2018-05-07 2022-01-11 京东方科技集团股份有限公司 过孔连接结构及阵列基板的制造方法、阵列基板
CN112056005B (zh) * 2018-05-10 2024-04-30 夏普株式会社 显示装置
KR102538829B1 (ko) * 2018-09-18 2023-06-02 삼성디스플레이 주식회사 전자 장치
WO2020066020A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその製造方法
CN109346484A (zh) * 2018-10-12 2019-02-15 武汉华星光电半导体显示技术有限公司 折叠显示屏及其制作方法
KR102620972B1 (ko) * 2018-10-23 2024-01-05 삼성디스플레이 주식회사 디스플레이 장치
CN109411522A (zh) * 2018-11-06 2019-03-01 京东方科技集团股份有限公司 一种透明显示面板及其制备方法、显示装置
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
CN109585511A (zh) 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
US10950677B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN109671724B (zh) * 2018-12-21 2020-11-24 武汉华星光电半导体显示技术有限公司 发光面板及显示装置
WO2020140228A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 显示背板及其制造方法、显示面板和显示装置
KR20200087368A (ko) * 2019-01-10 2020-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2020148852A1 (ja) * 2019-01-17 2020-07-23 シャープ株式会社 表示装置
US20200235180A1 (en) * 2019-01-18 2020-07-23 Samsung Display Co., Ltd. Display panel
CN109887972A (zh) * 2019-02-27 2019-06-14 武汉华星光电半导体显示技术有限公司 阵列基板及具有该阵列基板的显示装置
US11264443B2 (en) 2019-03-29 2022-03-01 Boe Technology Group Co., Ltd. Display substrate with light shielding layer and manufacturing method thereof, and display panel
KR20200117101A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
US11996486B2 (en) * 2019-04-26 2024-05-28 Sharp Kabushiki Kaisha Display device
CN110211971B (zh) * 2019-05-16 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
KR20200136550A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조방법
CN110265569A (zh) * 2019-06-10 2019-09-20 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制造方法
KR20200142631A (ko) 2019-06-12 2020-12-23 삼성디스플레이 주식회사 디스플레이 장치
KR20210007073A (ko) * 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
KR20210011545A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치
CN110190073B (zh) * 2019-07-25 2019-11-19 武汉华星光电半导体显示技术有限公司 阵列基板
KR20210013460A (ko) 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
US11374035B2 (en) 2019-07-25 2022-06-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display panel
CN110416227B (zh) * 2019-07-30 2021-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110581140B (zh) * 2019-08-12 2022-01-25 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
CN110571225B (zh) 2019-08-13 2021-09-24 武汉华星光电半导体显示技术有限公司 显示面板
KR20210024339A (ko) 2019-08-22 2021-03-05 삼성디스플레이 주식회사 표시 장치
KR20210024368A (ko) * 2019-08-23 2021-03-05 삼성디스플레이 주식회사 표시 장치
CN110797348B (zh) * 2019-10-12 2022-01-04 武汉华星光电半导体显示技术有限公司 一种显示面板
KR20210046114A (ko) 2019-10-17 2021-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110718572B (zh) * 2019-10-17 2022-10-11 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置
CN110865732A (zh) * 2019-10-28 2020-03-06 武汉华星光电半导体显示技术有限公司 柔性触控显示面板及柔性触控显示装置
CN110828479A (zh) * 2019-10-30 2020-02-21 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制备方法
CN111106154A (zh) * 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制造方法
KR20210086230A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널
KR20210101378A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시장치
KR20210102555A (ko) 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
CN111415969B (zh) * 2020-04-27 2022-04-08 武汉华星光电半导体显示技术有限公司 柔性显示面板及其制作方法
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
CN111725324B (zh) 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111710645B (zh) * 2020-06-15 2023-04-07 深圳市华星光电半导体显示技术有限公司 一种显示装置制程方法和显示装置
KR20220002795A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220010692A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220019160A (ko) 2020-08-06 2022-02-16 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220026002A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220027350A (ko) 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시 장치
KR20220046054A (ko) 2020-10-06 2022-04-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20220047460A (ko) 2020-10-08 2022-04-18 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220060022A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 전자 기기
CN112838110B (zh) * 2021-01-04 2022-09-16 厦门天马微电子有限公司 一种显示面板及显示装置
KR20220143207A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN113241368B (zh) * 2021-07-09 2021-11-12 北京京东方技术开发有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218357A (ja) * 2002-01-21 2003-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置
CN103226268A (zh) * 2013-04-12 2013-07-31 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
CN106067466A (zh) * 2015-04-20 2016-11-02 乐金显示有限公司 薄膜晶体管基板及其制造方法
JP2017098020A (ja) * 2015-11-20 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720222B2 (ja) * 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
JP5909746B2 (ja) * 2011-11-30 2016-05-11 株式会社Ｊｏｌｅｄ 半導体装置及び表示装置
US9195108B2 (en) * 2012-08-21 2015-11-24 Apple Inc. Displays with bent signal lines
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102302802B1 (ko) 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102255199B1 (ko) * 2014-08-04 2021-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
US10283574B2 (en) * 2016-03-25 2019-05-07 Samsung Display Co., Ltd. Display apparatus with bending area capable of minimizing manufacturing defects
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
US10153322B2 (en) * 2016-07-29 2018-12-11 Lg Display Co., Ltd. Organic light emitting display device
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102104981B1 (ko) * 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218357A (ja) * 2002-01-21 2003-07-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置
CN103226268A (zh) * 2013-04-12 2013-07-31 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
CN106067466A (zh) * 2015-04-20 2016-11-02 乐金显示有限公司 薄膜晶体管基板及其制造方法
JP2017098020A (ja) * 2015-11-20 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN109148514A (zh) 2019-01-04
US11088284B2 (en) 2021-08-10
US20210336061A1 (en) 2021-10-28
KR102465376B1 (ko) 2022-11-10
KR20180137640A (ko) 2018-12-28
US20180366586A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN109148514B (zh) 显示设备及制造该显示设备的方法
US10963083B2 (en) Display apparatus and method of manufacturing the same
US11342361B2 (en) Display device
US10777630B2 (en) Display device and method of manufacturing the same
US10748984B2 (en) Display device and method of manufacturing the same
US11282900B2 (en) Display device with dummy pixels in a non-display area
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
CN117412633A (zh) 显示设备
KR20170066767A (ko) 표시 장치
KR20200029681A (ko) 표시장치
US20210257433A1 (en) Display device
US20220013614A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant