JP2003218357A

JP2003218357A - 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置

Info

Publication number: JP2003218357A
Application number: JP2002011344A
Authority: JP
Inventors: Yukihiro Morita; 幸弘森田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-01-21
Filing date: 2002-01-21
Publication date: 2003-07-31

Abstract

(57)【要約】【課題】薄膜トランジスタの温度上昇を抑制して、発
熱による劣化を防ぐことができる薄膜トランジスタを提
供し、また、それを用いてアレイ基板を形成することに
より、液晶表示装置及び有機ＥＬ表示装置の信頼性を向
上させることを目的とする。【解決手段】半導体膜の端部とゲート電極が交差する
２点を結ぶ直線上からその垂直方向に向かってゲート電
極を屈曲させることにより、チャネル部からの放熱を大
きくして温度上昇を抑制し、信頼性に優れた薄膜トラン
ジスタが得られる。また、その薄膜トランジスタを用い
て、駆動回路及び画素部を形成することにより、信頼性
に優れた液晶表示装置及び有機ＥＬ表示装置が得られ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジス
タ、液晶表示装置、及び有機ＥＬ表示装置に関する。

【０００２】

【従来の技術】近年、アモルファスシリコンよりも移動
度の大きい多結晶シリコンを半導体層とする多結晶シリ
コン薄膜トランジスタの開発が盛んである。多結晶シリ
コン薄膜トランジスタは、半導体層にアモルファスシリ
コンを用いたアモルファスシリコン薄膜トランジスタよ
りもはるかに移動度が大きいため、液晶のスイッチング
に用いる画素トランジスタのみならず、画素トランジス
タを駆動する駆動回路をもガラス基板上に形成すること
が可能となる。この特徴を生かして、コンパクト化、低
コスト化、高信頼性化等、従来よりも付加価値をつけた
液晶表示装置が開発され、現在、デジタルスチルカメラ
やデジタルビデオカメラ、そしてカーナビやノートパソ
コン等に広く用いられている。また、最近、液晶表示装
置とは異なり、自発光型表示装置である有機ＥＬ表示装
置の開発が盛んである。自発光型であるため、液晶に比
べて明るく、視野角が広く、低電力である特徴を生か
し、携帯端末への応用を目指し、各社で開発にしのぎを
削っている。有機ＥＬ表示装置は、液晶のように電圧駆
動ではなく、電流駆動であるため、画素部に比較的大き
な電流を流す必要がある。これに移動度の大きな多結晶
シリコン薄膜トランジスタを用いることによって、より
効果的に有機ＥＬを発光させることができ、また、駆動
回路も作ることができるため、現在、多結晶シリコン薄
膜トランジスタを用いた有機ＥＬ表示装置の開発が盛ん
に行われている。

【０００３】また、多結晶シリコン薄膜トランジスタ
は、アモルファスシリコン薄膜トランジスタに比べて、
はるかに大きい移動度が得られるため、上述のように、
その特徴を生かして、ガラス基板などの絶縁基板上に多
結晶シリコン薄膜トランジスタを形成した液晶表示装置
や有機ＥＬ表示装置の開発が行われている。

【０００４】しかし、上記のように多結晶シリコン薄膜
トランジスタは、安価なガラス基板などの絶縁基板上に
作成でき、様々なアプリケーションがあるが、シリコン
基板に作成したＭＯＳトランジスタに比べて信頼性が悪
く、また、特性バラツキが大きい、という問題がある。

【０００５】信頼性における大きな問題のひとつは、自
己発熱劣化である。自己発熱劣化とは、ジュール熱によ
って薄膜トランジスタの温度が上昇し、熱によってトラ
ンジスタ特性が劣化する現象であり、図１１に示すよう
に、Ｓ値の劣化やＶｔｈシフトが生じる。特に、チャネ
ル幅の大きいトランジスタは、熱のこもりが大きく、到
達温度が高くなるため、より顕著な劣化が生じる。この
ような特性変化は当然、液晶表示装置や有機ＥＬ表示装
置の画像劣化を招く。この劣化は、電流量が大きい薄膜
トランジスタにおいて生じる劣化であるため、特に液晶
表示装置では、駆動回路を構成する薄膜トランジスタに
おいて見られる。中でも、ソース信号線やゲート信号線
に信号を出力するバッファを構成するトランジスタは、
大きい電流を流す必要があるため、サイズも大きく、高
温に達するため、自己発熱劣化が大きい。一方、有機Ｅ
Ｌ表示装置では、駆動回路部はもちろんであるが、画素
部においても、大きい電流が流れるため、発熱による劣
化が生じ、正しい表示ができなくなる。温度上昇抑制の
対策としては、特開平５−２０６４６８号公報や特開平
６−１７７３８６号公報などのように熱伝導率の良い放
熱層を多結晶シリコン膜の上部や下部に新たに形成する
ことで、チャネル部で発生した熱を逃がして温度上昇を
抑制する方法が提案されているが、新たに熱伝導率の良
い膜を形成すると、工程数が増加し、コストアップにも
つながる。また、新たに形成した膜によってトランジス
タ特性が変化する場合もあるので、あまり実用には適さ
ない。

【０００６】

【発明が解決しようとする課題】そこで、本発明の課題
は、工程数を増やすことなく、マスクパターンの変更の
みで、ジュール熱による薄膜トランジスタの温度上昇を
極力抑え、自己発熱劣化を生じない薄膜トランジスタを
提供し、また、その薄膜トランジスタを用いて、画像劣
化しない液晶表示装置及び有機ＥＬ表示装置を提供する
ことにある。

【０００７】

【課題を解決するための手段】この課題を解決するため
に、本発明では、多結晶シリコン膜における熱のこもり
を小さくし、また、多結晶シリコン膜外への熱伝導を大
きくすることによって、ジュール熱による温度上昇を抑
制する。そして、このような薄膜トランジスタを、駆動
回路を構成する薄膜トランジスタ等、発熱が大きい、す
なわち、自己発熱劣化しやすい部分に用いることによ
り、画像劣化を生じない信頼性の優れた液晶表示装置及
び有機ＥＬ表示装置を得る。

【０００８】以下、それぞれの発明について説明する。

【０００９】本発明の薄膜トランジスタは、薄膜トラン
ジスタを構成する半導体膜の端部とゲート電極が交差す
る２点を結ぶ直線上から、その垂直方向へ向かってゲー
ト電極を屈曲させていることを特徴とする。ゲート電極
を屈曲させることにより放熱面積が増大するとともに、
屈曲部における電流密度の低減により発熱を分散させる
ことができるため、熱のこもりが小さくなって温度上昇
が小さくなる。従って、熱による自己発熱劣化が抑制さ
れる。

【００１０】さらに、本発明の薄膜トランジスタは、２
つ以上のゲート電極を有するマルチゲート薄膜トランジ
スタであって、チャネル領域を形成する半導体膜がドレ
イン電極に最も近いゲート電極と重なり合う領域におい
て一部除去されることを特徴とする。マルチゲート薄膜
トランジスタでは、ドレイン電極に最も近いゲート電極
の部分での発熱がとくに大きいので、その部分の半導体
膜を一部除去して発熱部分を分離することによって温度
上昇を抑えることができる。除去する部分の幅を１０μ
ｍ以上にすることにより、完全分離したときと同様の効
果が得られる。

【００１１】さらに、本発明の薄膜トランジスタは、２
つ以上のゲート電極を有するマルチゲート薄膜トランジ
スタであって、隣接するゲート電極間の半導体膜が一部
除去されていることを特徴とする。これにより発熱部分
が分離され放熱面積が増大するので発熱による温度上昇
を抑えることができる。

【００１２】特に、チャネルの中央部、すなわち、チャ
ネル幅をＷとすると、チャネルの端からＷ／２の部分を
含んで半導体膜を除去すると一層効果的である。ジュー
ル熱による温度上昇は、熱のこもりによって助長される
ため、チャネル幅方向に対して、中央部、すなわち、チ
ャネル端からＷ／２の距離の部分が最も温度が高くな
り、チャネル端に向かって温度が低くなる。最も温度が
高くなるチャネル幅方向の中央部を含んで半導体膜を除
去することによってその部分の発熱をなくし、もっとも
温度の高い領域の温度を下げることができる。これによ
って、自己発熱劣化を抑制することができるのである。

【００１３】本発明では、液晶表示装置や有機ＥＬ表示
装置の駆動回路を形成する薄膜トランジスタのうち、少
なくとも、電力が大きく、温度上昇が大きい薄膜トラン
ジスタを、本発明による温度上昇を抑制した構造の薄膜
トランジスタとする。これによって、駆動回路を構成す
る薄膜トランジスタの自己発熱劣化を防ぎ、画像劣化の
ない、液晶表示装置及び有機ＥＬ表示装置を得ることが
できる。

【００１４】また、本発明では、画像表示領域にソース
信号やゲート信号、また、画素選択信号を出力する駆動
回路のバッファを構成する薄膜トランジスタを、本発明
の温度上昇を抑制した薄膜トランジスタとする。論理回
路部で作成された制御信号及び映像信号は、画素へ出力
される前に、バッファによって増幅される。そして、バ
ッファ部を構成する薄膜トランジスタは、大きな電流を
流す必要があるため、チャネル幅の大きいトランジスタ
になる。従って、温度上昇が大きくなり、自己発熱劣化
が生じるが、この薄膜トランジスタを本発明の薄膜トラ
ンジスタにすることにより、自己発熱劣化を抑制するこ
とができ、論理回路部で作成された信号を正しく、画像
表示部へ送ることができ、良好な画像を得ることができ
る。

【００１５】本発明では、有機ＥＬ表示装置の画素部を
構成する薄膜トランジスタを、本発明の薄膜トランジス
タとしている。有機ＥＬ素子は自発光型素子であるた
め、発光させる間は、電流を流し続けなければならな
い。従って、ジュール熱による温度上昇が大きくなり、
自己発熱劣化を生じ、トランジスタ特性が変化して、発
光強度が変わり、画像劣化を生じることになる。そこ
で、画素を構成する薄膜トランジスタとして、本発明の
薄膜トランジスタを用いることにより、発熱劣化を防ぐ
ことができ、信頼性の向上した有機ＥＬ表示装置が得ら
れる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図１２を用いて説明する。

【００１７】（実施の形態１）図１（ａ）は、実施形態
１の最初の実施例を示す薄膜トランジスタの構造を示す
平面図、図１２は従来例を示す平面図である。本実施例
と従来例は構成要素が同じなので同一構成要素は同一符
号で表している。

【００１８】図１（ａ）と図１２の比較から明らかなよ
うに本実施の形態１では、ソース電極３０とドレイン電
極４０との間の半導体膜１０内でゲート電極５０を屈曲
させて形成していることに特徴がある。

【００１９】なお、本実施の形態１の薄膜トランジスタ
の断面構造にはとくに制約はないが、以下の説明を容易
にするために図３に示すものを例にとる。図３に示すよ
うに、本実施形態の薄膜トランジスタは、アンダーコー
ト絶縁膜７０が被覆されたガラス基板６０上に半導体膜
１０の島が形成され、その上にゲート絶縁膜８０、ゲー
ト電極５０、層間絶縁膜９０およびバックパシベーショ
ン膜１００が積層された構造である。多結晶シリコンか
らなる半導体膜１０は、ゲート電極をマスクとして不純
物が注入され、ソースドレイン領域となる不純物領域１
０ｂと、不純物の注入されていないチャネル領域１０ａ
が構成されている。つまり、ゲート電極５０で覆われた
半導体膜の部分がチャネル領域１０ａである。ゲート絶
縁膜８０と層間絶縁膜９０にはコンタクトホール２０が
開けられ、ソース電極３０およびドレイン電極４０がそ
れぞれ半導体膜のソースおよびドレイン領域（不純物領
域）１０ｂに電気的に接続されている。

【００２０】絶縁基板上に形成された薄膜トランジスタ
は、熱伝導率の良いシリコン基板上に形成されたＭＯＳ
トランジスタに比べて、基板側への放熱が非常に少な
く、ジュール熱による自己発熱が大きい。従って、基板
方向への放熱が小さい分、膜厚方向に垂直な、平面方向
の放熱の程度によって温度上昇の度合いが大きく変化す
る。即ち、チャネル幅が大きいほど、平面方向への放熱
の寄与が小さくなり、温度上昇が大きくなるのである。
図４はチャネル幅２００μｍの直線ゲート電極薄膜トラ
ンジスタのチャネル部分の温度分布を示したものであ
る。図５は、チャネル幅Ｗによって、自己発熱による最
高到達温度がどのように変化するかを、電流密度一定の
下でシミュレーションによって調べた結果である。図か
ら分かるように、チャネル幅Ｗの増加とともに急激に到
達温度が高くなり、チャネル幅Ｗが５０μｍ程度で、ほ
ぼ、飽和してくる。チャネル幅Ｗの増加による到達温度
の上昇はチャネル幅Ｗが小さいほど大きい。これは、平
面方向への放熱の影響が、チャネル幅Ｗが小さいほど大
きいからである。このようなチャネル幅Ｗの範囲では、
温度上昇は、チャネル幅Ｗによって決まっている。一
方、チャネル幅Ｗがある程度（約５０μｍ）以上になる
と、ジュール熱による温度上昇は飽和してくる。この領
域では、平面方向の放熱の影響が小さく、温度上昇は、
電力によって決まる。

【００２１】図５から明らかなように、チャネル幅Ｗを
小さくすることによって自己発熱を大きく抑制すること
ができる。かと言って、単純に完全分離して、電気的に
並列に接続すると、平面的に占める面積が大幅に増加す
ることになり、また、配線の引き回しが複雑になってし
まう。

【００２２】そこで、本発明では、図１（ａ）のように
半導体膜の中でゲート電極を屈曲させることにより実効
的にチャネルの発熱部を空間的に分離する。すなわち図
１（ａ）では、チャネルは、５０ａ、５０ｂ、５０ｃ、
５０ｄ、５０ｅの要素により構成され、各チャネル要素
間のつなぎ部分ではチャネル内での電界が小さくなるの
で発熱が少ない。従ってこの構造は、各チャネル要素が
実質的に分離されたものとなり、個別のチャネル要素は
チャネル幅を小さくすることができるので、自己発熱に
よる温度上昇を抑制することができるのである。

【００２３】図１（ａ）では、半導体膜１０の端部とゲ
ート電極５０が交差する２点を結ぶ直線上からその垂直
方向に向かってゲート電極を一方にのみ屈曲させたが、
その他の実施例として図１（ｂ）のようにゲート電極５
０を両側に屈曲させる構成も可能である。

【００２４】また、ソースあるいはドレイン領域での不
要な電圧の消費を低減するために、図１（ｃ）に示すよ
うに、屈曲したゲート電極５０に沿ってソース電極３０
あるいはドレイン電極４０との距離が一定になるように
ソース電極あるいはドレイン電極を構成することも有効
である。その際、コンタクトホール２０もソース電極あ
るいはドレイン電極の端から一定距離で形成することが
望ましい。なお、ひとつのアレイ基板には、様々なサイ
ズの薄膜トランジスタが形成されるため、コンタクトホ
ールは、最も小さいサイズの薄膜トランジスタのサイズ
に合わせた大きさにしなければならない。これは、コン
タクトホールの大きさが異なると、ローディング効果に
よって、エッチングのされ方が異なり、すべてのサイズ
のコンタクトホールに対して、良好なエッチングができ
ないためである。従って、大きなサイズの薄膜トランジ
スタに対しては、図１（ａ）〜（ｃ）のように、小さな
コンタクトホールを複数個形成することになる。

【００２５】また、ゲート電極を屈曲させるとともに、
図２（ａ）のようにゲート電極と重なる半導体膜１０を
二つに分離しその間の半導体膜を除去し、チャネルを分
離することにより発熱の影響をさらに低減することが可
能になる。

【００２６】このようにチャネルを二つの部分に分離す
ることにより温度上昇を抑えることができる。この温度
上昇の減少分は、分離する距離Δによって、大きく変化
する。チャネル幅Ｗの２つのトランジスタを分離距離Δ
で分離したときの効果をシミュレーションにより調べた
結果を図６に示す。縦軸は、（（分離構造での到達温
度）―（完全独立チャネル幅Ｗトランジスタの到達温
度））／（完全独立チャネル幅２Ｗトランジスタの到達
温度―完全独立チャネル幅Ｗトランジスタの到達温度）
×１００、としている。縦軸の値が１００のときには、
分離した効果がゼロ、即ち、２Ｗのチャネル幅を持つト
ランジスタの到達温度と同じであり、縦軸の値がゼロに
なると、分離構造のトランジスタの到達温度は、完全独
立（分離）のチャネル幅Ｗのトランジスタの到達温度と
等しくなったことを表す。図６を見ると、分離距離Δが
５μｍで、チャネル幅２Ｗの到達温度とチャネル幅Ｗの
到達温度の差の４１％まで減少し、１０μｍでは２１
％、２０μｍでは５％、そして、３０μｍでは、完全独
立（分離）のチャネル幅Ｗの到達温度と完全に等しくな
ることが分かる。分離距離Δが５μｍでも到達温度減少
の効果は大きいが、分離距離Δを１０μｍ以上にするこ
とにより、より有効に温度抑制効果を得ることができ
る。これによって、発熱に起因する自己発熱劣化を抑制
することができ、信頼性の向上した薄膜トランジスタが
得られる。

【００２７】分離するには様々な仕方があるが、要はチ
ャネル領域において分離すれば良いのである。従って、
図２（ａ）、（ｂ）のように、多結晶シリコン膜をチャ
ネル幅方向で完全に分離しても良いし、図２（ｃ）のよ
うに、チャネル部付近のみ半導体膜を部分除去して分離
領域１１０を形成してもよい。また、分離領域の数を増
やしてチャネルを多数に分離するとより温度上昇を抑制
することができる。

【００２８】図５から分かるように、分離することによ
る温度上昇の抑制は、分離した後の、多結晶シリコン膜
のチャネル幅方向の長さを５０μｍ以下にしたときに、
その効果が大きくなる。逆に言えば、分離後の連続する
チャネル幅方向の長さが５０μｍより大きいと、分離す
ることによる効果は小さい。従って、分離した後の多結
晶シリコン膜の連続するチャネル幅方向の長さが５０μ
ｍ以下になるまで多数分割することにより、温度上昇を
防ぐ効果が大きくなるのである。

【００２９】（実施の形態２）本実施の形態２は、ゲー
ト電極を２つ以上備えたマルチゲート型薄膜トランジス
タに関する。図７（ａ）は最初の実施例を示すものであ
り、ソース電極３０とドレイン電極４０の間に形成した
第１のゲート電極５０と第２のゲート電極５１のうち第
２のゲート電極５１を屈曲させて構成している。この屈
曲構成によって実施の形態１で説明したと同じ理由によ
り薄膜トランジスタの発熱を抑制することができる。な
おこのほか、図７（ｂ）、（ｃ）に示すように第１およ
び第２のゲート電極をともに屈曲させると発熱抑制効果
が高まる。屈曲の方向は互いに同じ方向あるいは互いに
反対方向とも可能である。

【００３０】さらに図７（ｄ）に示すように、少なくと
も１つのゲート電極と半導体膜が重なる領域で半導体膜
の一部を除去して分離領域１１０を作成することによ
り、発熱はさらに抑制される。分離領域の幅は１０μｍ
以上であることが効果的である。また、除去する半導体
膜は、最もドレイン電極に近いゲート電極に重なる部分
であることがより効果的である。これは一般に、トラン
ジスタにおいて最も電界が集中するのはドレイン電極近
辺であり、その部分での発熱が最も大きいことによる。
なお、ｎチャネル型トランジスタではソース・ドレイン
電極のうち電位の高い方の電極、ｐチャネル型トランジ
スタでは電位の低い方の電極がドレイン電極である。

【００３１】また、本実施の形態２の他の実施例として
図８（ａ）は、マルチゲート薄膜トランジスタのゲート
電極間に存在する半導体膜の一部を除去する構造を示し
たものである。このように一部の半導体膜を除去するこ
とにより実効的にチャネルを分離したと同じ効果が得ら
れる。除去する位置はゲート幅方向の中心部を含むこと
が好ましい。また、除去する半導体の位置は図８（ｂ）
に示すように複数であってもよく、また、除去する半導
体の領域は、図８（ｃ）に示すようにソース或いはドレ
イン電極とゲート電極の間の領域であってもよい。図８
（ａ）〜（ｃ）においてはゲート電極がとくに屈曲して
いない場合を示したが、ゲート電極が屈曲している場合
に適用することも勿論可能である。

【００３２】なお、この他に本実施の形態２の他の実施
例として図８（ｄ）に示すように、ゲート電極を半導体
膜の領域内で複数に枝分かれさせる構造もある。これに
よっても発熱部分が分散されて温度上昇が抑制される。

【００３３】（実施の形態３）図９は、本発明にかかる
第３の実施形態を示す液晶表示装置のアレイ基板の平面
図である。

【００３４】ガラス基板６０上に多結晶シリコン薄膜ト
ランジスタを形成し、Ｘドライバ及びＹドライバ、そし
て、画像表示部が形成されている。Ｘドライバ、Ｙドラ
イバは、信号波形を作る論理回路部とその信号を増幅す
るバッファとから成る。一般に、Ｘドライバから出力さ
れる信号がゲート線１８０に入力され、映像信号を書き
込む薄膜トランジスタを選択し、Ｙドライバから出力さ
れる映像信号がソース線２００に入力され、映像信号が
画素に形成された薄膜トランジスタ１３０を通じて液晶
セル（図９ではコンデンサで表示）に書き込みされる。
これをすべてのゲート線、ソース線に対して行うこと
で、画像表示部全体に映像信号を書き込むのである。

【００３５】ドライバを形成する薄膜トランジスタは、
もちろん、駆動方法によって様々であるが、個々のトラ
ンジスタでみたときに、電力が大きいトランジスタもあ
り、電力が小さいトランジスタもある。この中で、電力
が大きいトランジスタでは、もちろん、ジュール熱によ
る発熱によって温度上昇が生じ、自己発熱劣化が引き起
こされ、正しい信号波形を作ることができなくなり、結
果として、良好な画像を表示できなくなる。従って、電
力が大きいトランジスタを、実施の形態１で説明した、
本発明による温度上昇を抑制した構造のトランジスタに
することにより、自己発熱劣化を抑制し、信号波形の劣
化を防ぎ、良好な画像を表示することができる。

【００３６】ジュール熱による温度上昇は、トランジス
タのサイズによって大きく変化し、サイズの増加ととも
に到達温度が高くなる。そういう意味では、論理回路よ
りもバッファ部に、サイズの大きなトランジスタが用い
られるため、論理回路部よりもバッファ部の方が、よ
り、自己発熱劣化が懸念される。バッファ部を形成する
トランジスタのサイズが大きくなる理由は、バッファ
は、論理回路部で形成された信号波形を増幅して、ゲー
ト線やソース線に出力しなければならないからである。
パネルによって、様々な設計が可能だが、バッファ部の
インバータ１２０を形成するトランジスタのサイズ（チ
ャネル幅Ｗ）は、数百μｍのトランジスタを用いること
がある。このくらい大きいサイズになると、図４に示す
ように熱のこもりが大きく、ジュール熱による温度上昇
が非常に大きくなって自己発熱劣化を生じ、正しい出力
を得られなくなり、結果として、良好な画像表示ができ
なくなるのである。従って、特にサイズの大きいバッフ
ァ部を形成する薄膜トランジスタを、実施の形態１およ
び２で説明した、温度上昇を抑制する構造の薄膜トラン
ジスタにすることにより、自己発熱劣化を防ぎ、良好な
画像表示が得られる。

【００３７】（実施の形態４）図１０は、本発明にかか
る第４の実施形態を示す有機ＥＬ表示装置のアレイ基板
の平面図である。

【００３８】ガラス基板６０上に、多結晶シリコン薄膜
トランジスタが形成され、Ｘドライバ、Ｙドライバ、及
び、画像表示部が形成されている。

【００３９】ゲート線１８０とソース線２００によっ
て、映像信号を書き込む画素が特定され、その画素にお
いてスイッチング用薄膜トランジスタ１７０がオンされ
る。これにより、電流制御用薄膜トランジスタ１５０が
オンされ、電源線１９０から供給される電流により、有
機ＥＬ素子１４０に電流が流れ、有機ＥＬ素子が発光す
る。このようにして、すべての画素に映像信号が書き込
まれ、画像を表示するのである。

【００４０】実施形態３の場合と同様に、論理回路部や
バッファ部を形成する薄膜トランジスタのうち、電力が
大きく、ジュール熱による温度上昇が大きいトランジス
タ、特に、電力が大きく、サイズ（チャネル幅Ｗ）が大
きい薄膜トランジスタに対して、実施形態１および２で
説明した、本発明による温度上昇を防ぐ構造の薄膜トラ
ンジスタを用いることにより、自己発熱劣化を防ぎ、正
しい駆動波形を信頼性良く出力することができるように
なり、良好な画像表示が得られる。

【００４１】ドライバ部に関しては、実施形態３の本発
明の液晶表示装置の場合と同様に、電力の大きい薄膜ト
ランジスタ、または、サイズの大きな薄膜トランジスタ
に対して、本発明の温度上昇を抑制する構造を持つ薄膜
トランジスタを用いることにより、信頼性の高い、有機
ＥＬ表示装置が得られる。有機ＥＬ表示装置が液晶表示
装置と大きく違う点のひとつは、電圧駆動ではなく、電
流駆動である、という点である。液晶表示装置の場合は
自発光ではないため、映像に対応する電位を画素に形成
された薄膜トランジスタによって、コンデンサに書き込
み、次に書き込まれるまでの間、その電位を保持してお
けばよい。従って、画素に形成された薄膜トランジスタ
は、１フレームの間の、ほんのわずかな時間だけ、コン
デンサに書き込むための電流が流れるだけである。この
電流は小さく、しかも短い時間だけ流れるので、これに
よる発熱は非常に小さく、自己発熱劣化は生じない。一
方、有機ＥＬ表示装置の場合、自発光であるため、映像
を表示するためには、有機ＥＬ素子１４０に、電流を流
し続けなければならない。しかも、その電流は、液晶表
示装置の画素に形成された薄膜トランジスタに流れる電
流に比べて、はるかに大きい。従って、有機ＥＬ表示装
置の場合は、画素に形成された薄膜トランジスタ、とく
に電流制御用薄膜トランジスタ１５０においても、ジュ
ール熱による温度上昇が無視できず、場合によっては、
自己発熱劣化が生じる場合がある。さらに、有機ＥＬ素
子の発光強度は、トランジスタ特性の変化に非常に敏感
であるため、トランジスタ特性の変化に対するマージン
が少なく、液晶表示装置の場合よりも、トランジスタ特
性の劣化に対してよりシビアである。そこで、実施の形
態１で説明した本発明による温度上昇を抑制する構造を
もつ薄膜トランジスタを用いることにより、画素部に形
成された薄膜トランジスタの温度上昇を抑制し、自己発
熱劣化を防ぐことで、信頼性に優れた良好な画像表示が
可能な有機ＥＬ表示装置を得ることができる。

【００４２】なお、本発明は、多結晶シリコン薄膜トラ
ンジスタに関する発明であるが、半導体膜が、単結晶シ
リコンや微結晶シリコン、また、ゲルマニウムや他の半
導体膜、化合物半導体膜においても、ジュール熱は同様
に生じるので、まったく同様の構造で発熱を抑制するこ
とができる。また、ＳＯＩについても、絶縁膜上に形成
されているためシリコン基板上のＭＯＳトランジスタに
比べてジュール熱による温度上昇が大きく、発熱による
特性変化が問題になっているが、これについても、本発
明は同様に適用することができる。

【００４３】

【発明の効果】以上のように、本発明によれば、薄膜ト
ランジスタの、自己発熱による温度上昇を抑制し、自己
発熱劣化を防ぐことができ、信頼性に優れた薄膜トラン
ジスタが得られる。本発明の薄膜トランジスタを用い
て、駆動回路、画素トランジスタを形成することによ
り、液晶表示装置及び有機ＥＬ表示装置の信頼性が向上
するという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明にかかる第１の実施形態を示す平面図

【図２】本発明にかかる第１の実施形態を示す平面図

【図３】薄膜トランジスタの断面図

【図４】チャネル幅方向の温度分布の図

【図５】チャネル幅による温度上昇の変化を示した図

【図６】分離距離Δによる到達温度の変化を示した図

【図７】本発明にかかる第２の実施形態を示す平面図

【図８】本発明にかかる第２の実施形態を示す平面図

【図９】本発明にかかる第３の実施形態を示す構成図

【図１０】本発明にかかる第４の実施形態を示す構成図

【図１１】自己発熱劣化の例を示す図

【図１２】従来の薄膜トランジスタの構造を示す平面図

【符号の説明】

１０半導体膜１０ａチャネル領域１０ｂ不純物領域２０コンタクトホール３０ソース電極４０ドレイン電極５０，５１ゲート電極６０ガラス基板７０アンダーコート絶縁膜８０ゲート絶縁膜９０層間絶縁膜１００バックパシベーション膜１１０分離領域１２０インバータ１３０薄膜トランジスタ１４０有機ＥＬ素子１５０電流制御用薄膜トランジスタ１６０コンデンサ１７０スイッチング用薄膜トランジスタ１８０ゲート線１９０電源線２００ソース線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｈ０５Ｂ 33/14 ＡＨ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６２３Ｚ６１７Ｋ６１７Ｎ６１８ＣＦターム(参考） 2H092 GA59 JA24 JA29 JA38 KA04 KA07 NA11 PA06 3K007 AB11 DB03 GA00 5C094 AA31 AA33 BA03 BA27 BA43 CA19 EA04 EA07 JA08 5F110 AA14 AA23 BB02 CC02 DD02 DD11 EE24 EE28 GG02 GG03 GG12 GG13 GG14 GG23 GG29 HM04 NN02 NN72 QQ11

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成され、半導体膜とソー
ス電極とドレイン電極と、前記ソース電極とドレイン電
極の間に形成されたゲート電極を有する薄膜トランジス
タにおいて、前記半導体膜の端部と前記ゲート電極が交
差する２点を結ぶ直線上から、その垂直方向へ向かって
ゲート電極が屈曲していることを特徴とする薄膜トラン
ジスタ。
【請求項２】前記２点を結ぶ直線から、その一方の垂
直方向へ向かってゲート電極が屈曲していることを特徴
とする請求項１に記載の薄膜トランジスタ。
【請求項３】前記２点を結ぶ直線から、その両側の垂
直方向へ向かってゲート電極が屈曲していることを特徴
とする請求項１に記載の薄膜トランジスタ。
【請求項４】前記ソース電極またはドレイン電極のう
ち、少なくとも一方の電極と前記ゲート電極との距離が
一定であることを特徴とする請求項１〜３のいずれかに
記載の薄膜トランジスタ。
【請求項５】前記ソース電極またはドレイン電極のう
ち、少なくとも一方の電極と、前記半導体膜を電気的に
接続するためのコンタクトホールとの距離が一定である
ことを特徴とする請求項１〜４のいずれかに記載の薄膜
トランジスタ。
【請求項６】チャネル領域を形成する半導体膜がゲー
ト電極と平面的に重なり合う領域において一部除去され
ていることを特徴とする請求項１〜５のいずれかに記載
の薄膜トランジスタ。
【請求項７】チャネル領域を形成する半導体膜がゲー
ト電極と平面的に重なり合う領域において一部除去され
ており、除去された距離が１０μｍ以上であることを特
徴とする請求項６に記載の薄膜トランジスタ。
【請求項８】絶縁基板上に形成され、半導体膜とソー
ス電極とドレイン電極と、前記ソース電極とドレイン電
極の間に形成された２つのゲート電極を有するデュアル
ゲート薄膜トランジスタにおいて、少なくとも一方のゲ
ート電極が、前記半導体膜の端部とゲート電極が交差す
る２点を結ぶ直線上から、その垂直方向へ向かって屈曲
していることを特徴とする薄膜トランジスタ。
【請求項９】前記一方のゲート電極のみが、前記半導
体膜の端部とゲート電極が交差する２点を結ぶ直線上か
ら、その垂直方向へ向かって屈曲していることを特徴と
する請求項８に記載の薄膜トランジスタ。
【請求項１０】前記両方のゲート電極が、それぞれ前
記半導体膜の端部とゲート電極が交差する２点を結ぶ直
線上から、その垂直方向へ向かって屈曲していることを
特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１１】前記２つのゲート電極が同じ方向に屈
曲していることを特徴とする請求項１０に記載の薄膜ト
ランジスタ。
【請求項１２】前記２つのゲート電極が互いに逆方向
に屈曲していることを特徴とする請求項１０に記載の薄
膜トランジスタ。
【請求項１３】チャネル領域を形成する前記半導体膜
が、少なくとも一方のゲート電極と平面的に重なり合う
領域において一部除去されていることを特徴とする請求
項８〜１２のいずれかに記載の薄膜トランジスタ。
【請求項１４】チャネル領域を形成する前記半導体膜
が、少なくとも一方のゲート電極と平面的に重なり合う
領域において一部除去されており、除去された距離が１
０μｍ以上であることを特徴とする請求項１３に記載の
薄膜トランジスタ。
【請求項１５】絶縁基板上に形成され、半導体膜とソ
ース電極とドレイン電極と、前記ソース電極とドレイン
電極の間に形成された２つ以上のゲート電極を有するマ
ルチゲート薄膜トランジスタにおいて、チャネル領域を
形成する前記半導体膜が、ドレイン電極に最も近いゲー
ト電極と重なり合う領域において一部除去されているこ
とを特徴とする薄膜トランジスタ。
【請求項１６】チャネル領域を形成する前記半導体膜
が、ドレイン電極に近い方のゲート電極と重なり合う領
域において一部除去されていることを特徴とする請求項
８〜１４のいずれかに記載の薄膜トランジスタ。
【請求項１７】絶縁基板上に形成され、半導体膜とソ
ース電極とドレイン電極と、前記ソース電極とドレイン
電極の間に形成された２つ以上のゲート電極を有するマ
ルチゲート薄膜トランジスタにおいて、隣接するゲート
電極間あるいはソースまたはドレイン電極とゲート電極
間の半導体膜が一部除去されていることを特徴とする薄
膜トランジスタ。
【請求項１８】隣接するゲート電極間あるいはソース
電極、ドレイン電極とゲート電極間の半導体膜がチャネ
ルの幅方向に対して中心部を含むように一部除去されて
いることを特徴とする請求項１７に記載の薄膜トランジ
スタ。
【請求項１９】絶縁基板上に形成され、半導体膜とソ
ース電極とドレイン電極と、前記ソース電極とドレイン
電極の間に形成されたゲート電極を有する薄膜トランジ
スタにおいて、前記ゲート電極が半導体膜と平面的に重
なる領域において複数に枝分かれしていることを特徴と
する薄膜トランジスタ。
【請求項２０】前記ゲート電極が半導体膜と平面的に
重なる領域において２つに枝分かれしていることを特徴
とする請求項１９に記載の薄膜トランジスタ。
【請求項２１】隣接するゲート電極間あるいはソース
電極、ドレイン電極とゲート電極間の半導体膜が一部除
去されていることを特徴とする請求項８〜１６のいずれ
かに記載の薄膜トランジスタ。
【請求項２２】駆動回路を薄膜トランジスタで形成し
たアクティブマトリクス型の液晶表示装置において、駆
動回路の少なくとも一部が請求項１〜２１のいずれかに
記載の薄膜トランジスタで構成されていることを特徴と
する液晶表示装置。
【請求項２３】駆動回路を薄膜トランジスタで形成し
たアクティブマトリクス型の液晶表示装置において、表
示部のソース信号線もしくはゲート信号線に信号を出力
するバッファが請求項１〜２１のいずれかに記載の薄膜
トランジスタで構成されていることを特徴とする液晶表
示装置。
【請求項２４】駆動回路を薄膜トランジスタで形成し
たアクティブマトリクス型の有機ＥＬ表示装置におい
て、表示部のソース信号線もしくはゲート信号線に信号
を出力するバッファが請求項１〜２１のいずれかに記載
の薄膜トランジスタで構成されていることを特徴とする
有機ＥＬ表示装置。
【請求項２５】駆動回路を薄膜トランジスタで形成し
たアクティブマトリクス型の有機ＥＬ表示装置におい
て、画素部を構成する薄膜トランジスタの少なくとも一
部が請求項１〜２１のいずれかに記載の薄膜トランジス
タで構成されていることを特徴とする有機ＥＬ表示装
置。