CN110190073B - 阵列基板 - Google Patents

Abstract

本发明提供一种阵列基板，包括衬底、有源层、第一金属层、第二金属层、柔性材料层和源漏极层；有源层形成在衬底一侧，图案化形成沟道区和掺杂区；第一金属层形成在有源层远离衬底的一侧，图案化形成栅极；第二金属层形成在第一金属层远离有源层的一侧，图案化形成第一连接构件；柔性材料层形成在第二金属层远离第一金属层的一侧；源漏极层形成在柔性材料层远离第二金属层的一侧，图案化形成源极和漏极；其中，源极或漏极通过第一过孔与第一连接构件连接，第一连接构件通过第二过孔与掺杂区连接。通过设置第一过孔与第二过孔，使得过孔两端的膜层更易实现连接，缓解了现有柔性显示面板源极和漏极与有源层连接不良的技术问题。

Description

阵列基板

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板。

背景技术

目前，在柔性显示面板的制程中，为提高面板的弯曲性能，通常会在层间绝缘层上形成一层有机柔性材料层，源极和漏极再通过有机柔性材料层、层间绝缘层以及栅极绝缘层中的过孔与有源层连接，然而，有机材料层的存在会导致膜层段差增大，过孔深度增大，导致源漏极与有源层断线，以致数据信号无法写入。

因此，现有柔性显示面板存在源极和漏极与有源层连接不良的技术问题，需要改进。

发明内容

本发明提供一种阵列基板，以缓解现有柔性显示面板源极和漏极与有源层连接不良的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种阵列基板，包括：

衬底；

有源层，形成在所述衬底一侧，图案化形成沟道区和掺杂区；

第一金属层，形成在所述有源层远离所述衬底的一侧，图案化形成栅极；

第二金属层，形成在所述第一金属层远离所述有源层的一侧，图案化形成第一连接构件；

柔性材料层，形成在所述第二金属层远离所述第一金属层的一侧；

源漏极层，形成在所述柔性材料层远离所述第二金属层的一侧，图案化形成源极和漏极；

其中，所述源极或漏极通过第一过孔与所述第一连接构件连接，所述第一连接构件通过第二过孔与所述掺杂区连接。

在本发明的阵列基板中，所述第一连接构件包括第一连接端和第二连接端，所述第一连接端与所述第一过孔连接，所述第二连接端与所述第二过孔连接，所述第一连接端与所述第二连接端在所述衬底上的投影重合。

在本发明的阵列基板中，所述第一连接构件包括第一连接端和第二连接端，所述第一连接端与所述第一过孔连接，所述第二连接端与所述第二过孔连接，所述第一连接端与所述第二连接端在所述衬底上的投影不重合。

在本发明的阵列基板中，所述第一连接构件与所述第二极板平行。

在本发明的阵列基板中，所述第一连接构件与所述第二极板的距离大于或等于所述阵列基板中子像素宽度的四分之一。

在本发明的阵列基板中，所述第一连接构件的长度小于所述第二极板的长度。

在本发明的阵列基板中，所述第一过孔的孔径大于或等于所述第二过孔的孔径。

在本发明的阵列基板中，所述阵列基板还形成有第三过孔，所述柔性材料层通过第三过孔与所述衬底连接，所述第一过孔与所述第三过孔的距离大于预设值。

在本发明的阵列基板中，所述第二过孔包括第一分过孔和第二分过孔，所述第一金属层图案化形成第二连接构件，所述第一连接构件通过第一分过孔与所述第二连接构件连接，所述第二连接构件通过所述第二分过孔与所述掺杂区连接。

在本发明的阵列基板中，所述阵列基板包括多个像素，所述像素的子像素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容，所述源漏极层图案化形成数据信号线和电源线，所述第一金属层图案化形成第一扫描信号线和所述存储电容的第一极板，所述第二金属层图案化形成第一连接构件和所述存储电容的第二极板，所述第一连接构件包括第一子连接构件、第二子连接构件、第三子连接构件和第四子连接构件，其中，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管，所述源漏极层通过所述第一连接构件，与所述第二晶体管、所述第三晶体管、所述第五晶体管以及所述第六晶体管中的至少一个的有源层的掺杂区连接。

在本发明的阵列基板中，所述第二晶体管的栅极连接所述第一扫描信号线，所述第二晶体管的第一电极连接所述数据信号线，所述第二晶体管的第一电极通过第一子过孔与所述第一子连接构件连接，所述第一子连接构件通过第五子过孔与所述第二晶体管的有源层的掺杂区连接。

在本发明的阵列基板中，所述第五晶体管的第一电极与所述电源线连接，所述第五晶体管的第一电极通过第二子过孔与所述第二子连接构件连接，所述第二子连接构件通过第六子过孔与所述第五晶体管的有源层的掺杂区连接。

在本发明的阵列基板中，所述源漏极层还图案化形成第一连接线，所述第一连接线的一端与所述存储电容的第一极板连接，所述第一连接线的另一端通过第三子过孔与第三子连接构件连接，所述第三子连接构件通过第七子过孔与所述第三晶体管的有源层的掺杂区连接。

在本发明的阵列基板中，所述源漏极层还图案化形成第二连接线，所述第二连接线的一端与像素的阳极连接，所述第二连接线的另一端通过第四子过孔与所述第四子连接构件连接，所述第四子连接构件通过第八子过孔与所述第六晶体管的有源层的掺杂区连接。

本发明的有益效果为：本发明提供一种阵列基板，包括衬底、有源层、第一金属层、第二金属层、柔性材料层和源漏极层；所述有源层形成在所述衬底一侧，图案化形成沟道区和掺杂区；所述第一金属层形成在所述有源层远离所述衬底的一侧，图案化形成栅极；所述第二金属层形成在所述第一金属层远离所述有源层的一侧，图案化形成第一连接构件；所述柔性材料层形成在所述第二金属层远离所述第一金属层的一侧；所述源漏极层形成在所述柔性材料层远离所述第二金属层的一侧，图案化形成源极和漏极；其中，所述源极或漏极通过第一过孔与所述第一连接构件连接，所述第一连接构件通过第二过孔与所述掺杂区连接。通过设置第一过孔与第二过孔，源极和漏极与有源层以第二金属层作为过渡分两次连接，相对于只通过一次过孔连接，每种过孔的深度减小，使得过孔两端的膜层更易实现连接，缓解了现有柔性显示面板源极和漏极与有源层连接不良的技术问题。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的阵列基板的第一种结构示意图；

图2为现有技术的阵列基板中源漏极断线情况的电镜切片图；

图3为现有技术中阵列基板中源漏极层与各膜层连接情况的电镜切片对比图；

图4为本发明实施例提供的阵列基板中各膜层的平面连接原理图；

图5为本发明实施例提供的阵列基板中7T1C电路图；

图6为本发明实施例提供的阵列基板中各膜层的平面叠加结构示意图；

图7为本发明实施例提供的阵列基板中源漏极层和第一过孔的平面结构示意图；

图8为本发明实施例提供的阵列基板中第二金属层和第一过孔以及第二过孔的平面结构示意图；

图9为本发明实施例提供的阵列基板中第一金属层的平面结构示意图；

图10为本发明实施例提供的阵列基板中有源层和第二过孔的平面结构示意图；

图11为现有技术和本发明中各膜层平面叠加结构对比示意图；

图12为现有技术和本发明中各膜层结构的对比示意图；

图13为本发明实施例提供的阵列基板的第二种结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相近的单元是用以相同标号表示。

本发明提供一种阵列基板，以缓解现有柔性显示面板源极和漏极与有源层连接不良的技术问题。

本发明的阵列基板包括衬底、有源层、第一金属层、第二金属层、柔性材料层和源漏极层，有源层形成在衬底一侧，图案化形成沟道区和掺杂区；第一金属层形成在有源层远离衬底的一侧，图案化形成栅极；第二金属层形成在第一金属层远离有源层的一侧，图案化形成第一连接构件；柔性材料层形成在第二金属层远离第一金属层的一侧；源漏极层形成在柔性材料层远离第二金属层的一侧，图案化形成源极和漏极；其中，源极或漏极通过第一过孔与第一连接构件连接，第一连接构件通过第二过孔与掺杂区连接。

如图1所示，为本发明实施例提供的阵列基板的第一种结构示意图。衬底为柔性衬底，通常为单层柔性材料或柔性材料的叠层结构，在本实施例中，衬底包括第一柔性衬底101、形成在第一柔性衬底101一侧的阻挡层102、以及形成在阻挡层102一侧的第二柔性衬底103，阻挡层102用于隔绝水氧，第一柔性衬底101和第二柔性衬底103的材料可以是聚酰亚胺，也可以是其他柔性材料。

在第二柔性衬底103远离阻挡层102的一侧还形成有缓冲层104。

有源层201形成在缓冲层104远离衬底的一侧，图案化形成掺杂区211和位于两个掺杂区211之间的沟道区212。

第一栅绝缘层202形成在有源层201远离缓冲层104的一侧，并延伸覆盖有源层201。

第一金属层形成在有源层201远离衬底的一侧，图案化形成栅极231。

第二栅绝缘层204形成在第一金属层远离第一栅绝缘层202的一侧。

第二金属层形成在第二栅绝缘层204远离有源层201的一侧，图案化形成第一连接构件252。

层间绝缘层206形成在第二金属层远离第二栅绝缘层204的一侧。

在层间绝缘层206远离第二金属层的一侧，还形成有柔性材料层207，柔性材料层207通常为有机柔性材料，柔性材料层207可以提高阵列基板的柔性。在柔性材料层207远离层间绝缘层206的一侧形成有源漏极层，图案化形成源极281和漏极282。

阵列基板还包括第一过孔110和第二过孔120，源极281或漏极282通过第一过孔110与第一连接构件252连接，第一连接构件252通过第二过孔120与有源层201的掺杂区211连接。如图1所示，第一过孔110包括左右两部分，源极281通过左侧的第一过孔110和第一连接构件252连接，漏极282通过右侧的第一过孔110与第一连接构件252连接；第二过孔120也包括左右两部分，第一连接构件252分别通过左侧的第二过孔120和右侧的第二过孔与有源层201的掺杂区211连接。

在现有技术中，为增加阵列基板的柔性，先在层间绝缘层206远离第二金属层的一侧形成柔性材料层207，再形成源漏极层，源极281和漏极282分别通过一次过孔连接至有源层201的掺杂区211。

源漏极层通常使用溅射的方法形成，由于设置有柔性材料层207，使得源漏极层与有源层201之间的膜层厚度较大，当仅设置一次过孔直接从源漏极层连接至有源层201时，该过孔的深度较大，溅射时该过孔靠近有源层201的部分，源漏极层材料难以填充进去，最终会造成断线，即源极281和漏极282与有源层201连接不良，导致显示画面异常。

具体断线情况如图2所示，第一区域500中源漏极层材料未与有源层连接，GOA无信号输出，导致柔性OLED画面不可控。

图3对源漏极层与各膜层之间的连接情况进行对比。图3中的a为源漏极层与第一金属层的连接情况，图3中的b为源漏极层与第二金属层的连接情况，图3中的c为源漏极层与有源层的连接情况，由图3可以看出，当源漏极层通过过孔与第一金属层连接、以及源漏极层通过过孔与第二金属层连接时，未出现断线情况，而源漏极层与有源层连接时，在图3中的第二区域600内出现断线，更高的段差使得源漏极层材料难以进入过孔中，造成源极和漏极与有源层连接不良，导致显示画面异常。

事实上，不管有无柔性材料层207，源漏极层在断线时都十分容易断线，只是在增加了柔性材料层207之后，段差更大，使得源漏极层薄化的情况更加恶化，暴露出断线而已。因此，需要对连接方式进行改进，以缓解断线的情况。

本发明通过设置第一过孔110和第二过孔120，使得源极281和漏极282与有源层201连接时，经过第二金属层作为过渡层，将原本仅由一次过孔连接的方式转换为由两次过孔连接，即经过换线操作，第一过孔110和第二过孔120的深度相对于现有技术中的过孔变小，在溅射源漏极层时，源漏极层的材料可以很容易进入第一过孔110和第二过孔120中，因此提升了源极281和漏极282与有源层201的连接良率。

为方便理解，换线的平面连接原理图如图4所示。图4中的a为现有技术中源漏极层30与有源层20的平面连接示意图，源漏极层30直接通过过孔23实现与有源层20的连接；图4中的b为本发明中源漏极层30与有源层20的平面连接示意图，本发明中增加第一连接构件40，源漏极层30先通过第一过孔34与第一连接构件40连接，第一连接构件40再通过第二过孔24与有源层20连接。即现有技术源漏极层30与有源层20直接连接，本发明源漏极层30通过第一连接构件40与有源层20间接连接。

阵列基板包括多个像素，每个像素包括3个子像素，每个子像素由一个7T1C电路控制发光。下面结合7T1C电路对本发明进行详细说明。图5为7T1C电路，其包括第一晶体管321、第二晶体管322、第三晶体管323、第四晶体管324、第五晶体管325、第六晶体管326、第七晶体管327和存储电容331，其中第一晶体管321为驱动晶体管，第二晶体管322为开关晶体管。

第一扫描信号线311用于控制第二晶体管322、第三晶体管323以及第七晶体管327的打开与关闭，第二扫描信号线312用于控制第四晶体管324的开启和关闭。数据信号线314的数据信号在第二晶体管322打开时输入，为存储电容331充电，复位信号端351用于发出复位信号将像素的阳极电压和存储电容331的电压复位，电源线361用于提供数据信号使像素发光。

在本实施例中，第五晶体管325用于在发光控制线313的控制下将电源线361的数据信号提供给第一晶体管321的第一电极；第六晶体管326用于在发光控制线313的控制下将第一晶体管321的第二电极与像素的阳极导通；第二晶体管322用于在第一扫描信号线311的控制下将数据信号线314的数据信号储存至存储电容331；第三晶体管323用于在第一扫描信号线311的控制下将第一晶体管321的阈值信号储存至存储电容331；第四晶体管324用于在第二扫描信号线312的控制下将复位信号端351的复位信号提供给存储电容331，用以将存储电容331复位；第七晶体管327用于在第一扫描信号线311的控制下将复位信号端351的复位信号提供给像素的阳极，用以将像素的阳极电压复位。

在一种实施例中，第五晶体管325的栅极与发光控制线313连接，第五晶体管325的第一电极与存储电容331和电源线361连接，第五晶体管325的第二电极与第一晶体管321的第一电极连接，第一晶体管321的栅极与存储电容331连接，第一晶体管321的第二电极与第六晶体管326的第一电极连接，第六晶体管326的栅极与发光控制线313连接，第六晶体管326的第二电极与像素的阳极连接。

在一种实施例中，第二晶体管322、第三晶体管323、第七晶体管327的栅极均连接第一扫描信号线311，第二晶体管322的第一电极连接数据信号线314，第二晶体管322的第二电极连接第一晶体管321的第一电极，第三晶体管323的第一电极连接第一晶体管321的第二电极，第三晶体管323的第二电极连接存储电容331，第七晶体管327的第一电极连接复位信号端351，第七晶体管327的第二电极与像素的阳极连接。

在一种实施例中，第四晶体管324的栅极与第二扫描信号线312连接，第四晶体管324的第一电极与复位信号端351连接，第四晶体管324的第二电极与存储电容331连接。

在一种实施例中，第一电极为源极、第二电极为漏极或者第一电极为漏极、第二电极为源极；开关晶体管和驱动晶体管均为P型晶体管，或者开关晶体管和驱动晶体管均为N型晶体管，或者开关晶体管为P型晶体管、驱动晶体管为N型晶体管，或者开关晶体管为N型晶体管、驱动晶体管为P型晶体管。

图6为本发明的阵列基板中各膜层的平面叠加结构示意图，包括层叠设置的有源层201、第一金属层301、第二金属层401以及漏极层501。图7至图10分别为阵列基板中各膜层和过孔的平面结构示意图，下面以图5中电路为基础，结合图6至图10对源漏极层501与有源层201的连接方式进行具体说明。

源漏极层501图案化形成数据信号线314、电源线361、第一连接线371和第二连接线381。

第二金属层401图案化形成存储电容331的第二极板251和第一连接构件252，第一连接构件252包括第一子连接构件2521、第二子连接构件2522、第三子连接构件2523以及第四子连接构件2524。

第一金属层301图案化形成第一扫描信号线311、第二扫描信号线312、发光控制线313和存储电容331的第一极板300。

源漏极层501通过第一过孔110与第二金属层401中第一连接构件252连接，第一连接构件252通过第二过孔120与有源层201的掺杂区连接。第一过孔110包括第一子过孔111、第二子过孔112、第三子过孔113和第四子过孔114，第二过孔120包括第五子过孔121、第六子过孔122、第七子过孔123和第八子过孔124。

在图6中，阵列基板包括第一晶体管321、第二晶体管322、第三晶体管323、第四晶体管324、第五晶体管325、第六晶体管326、第七晶体管327和存储电容331。其中，有源层201与第一金属层301在衬底（图未示出）上的投影存在多个相交的区域，第一金属层301位于各相交区域内的部分形成各晶体管的栅极，有源层201位于各相交区域内的部分未进行离子掺杂，形成沟道区；位于各相交区域外的部分进行离子掺杂，形成掺杂区。

源漏极层501通过第一连接构件252，与第二晶体管322、第三晶体管323、第五晶体管325以及第六晶体管326中的至少一个的有源层201的掺杂区连接。

第一扫描信号线311用于控制第二晶体管322、第三晶体管323以及第七晶体管327的打开与关闭，第二扫描信号线312用于控制第四晶体管324的开启和关闭。

在本实施例中，数据信号线314与第二晶体管322的第一电极连接，输入数据信号，第二晶体管322的第一电极通过第一子过孔111与第一子连接构件2521的第一连接端25211连接，第一子连接构件2521的第二连接端25212通过第五子过孔121与第二晶体管322的有源层201的掺杂区连接。

第二晶体管322的第二电极与第五晶体管325的第二电极、第一晶体管321的第一电极均连接，在本实施例中，由于第二晶体管322、第五晶体管325以及第一晶体管321的有源层201的掺杂区连接在一起，第二晶体管322的第二电极可以沿着有源层201的掺杂区输出数据信号，至第五晶体管325的第二电极和第一晶体管321的第一电极。

电源线361与第五晶体管325的第一电极连接，输入电源信号，第五晶体管325的第一电极通过第二子过孔112与第二子连接构件2522的第三连接端25221连接，第二子连接构件2522的第四连接端25222通过第六子过孔122与第五晶体管325的有源层201的掺杂区连接。

电源线361还通过第一电容过孔3611与存储电容331的第二电极板251连接。

第一晶体管321的第二电极与第三晶体管323的第一电极、第六晶体管326的第一电极均连接，在本实施例中，由于第一晶体管321、第三晶体管323以及第六晶体管326的有源层201的掺杂区连接在一起，第一晶体管321的第二电极可以沿着有源层201的掺杂区输出数据信号，至第三晶体管323的第一电极和第六晶体管326的第一电极。

存储电容331的第一电极板300的一部分还作为第一晶体管321的栅极，存储电容331的第一电极板300与第四晶体管324的第二电极、第三晶体管323的第二电极均连接。在本实施例中，存储电容331的第一电极板300通过第二电容过孔3612连接至源漏极层501中的第一连接线371的一端，第一连接线371的另一端再通过第三子过孔113与第三子连接构件2523的第五连接端25231连接，第三子连接构件2523的第六连接端25232通过第七子过孔123与第三晶体管323的有源层201的掺杂区连接，最终实现了存储电容331的第一电极板300与第四晶体管324的第二电极、第三晶体管323的第二电极连接。

复位信号端（图未示出）与第四晶体管324的第一电极、第七晶体管327的第一电极连接，输入复位信号。

第六晶体管326的第二电极与第七晶体管327的第二电极连接，在本实施例中，由于第六晶体管326和第七晶体管327的有源层201的掺杂区连接在一起，第七晶体管327的第二电极输出的复位信号可以通过有源层201的掺杂区输入到第六晶体管326的第二电极。

在第六晶体管326的第二电极处，第四子连接构件2524的第八连接端25242通过第八子过孔124与第六晶体管326的有源层201的掺杂区连接，第四子连接构件2524的第七连接端25241通过第四子过孔114与源漏极层501中的第二连接线381的一端连接，第二连接线381的另一端再通过源漏过孔5011与像素的阳极（图未示出）连接。

其中，第三连接端25221、第五连接端25231、第七连接端25241与第一连接端25211对应，即都用于连接第一过孔110，第四连接端25222、第六连接端25232、第八连接端25242与第二连接端25212对应，即都用于连接第二过孔120。

第一连接构件252的形状可以有多种，下面以第一子连接构件2521为例说明，第二子连接构件2522、第三子连接构件2523以及第四子连接构件2524的设置方式和原理与第一子连接构件2521类似。

在一种实施例中，第一连接端25211与第二连接端25212在衬底上的投影不重合，即第一子连接构件2521的第一连接端25211与第二连接端25212之间有一定的距离，第一子连接构件2521相当于一段直线或曲线，第一子过孔111与第五子过孔121在衬底上的投影也不完全重合。

在一种实施例中，第一连接端25211与第二连接端25212在衬底上的投影重合，即第一子连接构件2521的第一连接端25211与第二连接端25212实际上是同一端，第一子连接构件2521相当于一个点，第一子过孔111与第五子过孔121在衬底上的投影重合。

在上述实施例中，第一过孔110的孔径大于或等于第二过孔的120的孔径。

第一过孔110形成在源漏极层501与第二金属层401之间，即形成于层间绝缘层206和柔性材料层207中；第二过孔120形成在第二金属层401与有源层201之间，即形成于第二栅极绝缘层204和第一栅极绝缘层202中。在本发明的阵列基板中，第一栅极绝缘层202的厚度为130纳米，第二栅极绝缘层204的厚度为110纳米，层间绝缘层206的厚度为500纳米，柔性材料层207的厚度为1500纳米，因此第一过孔110的深度要大于第二过孔120的深度，在填充第一过孔110时更易发生断线，将第一过孔110的孔径增大，提高了第一过孔110处的连接良率。

在一种实施例中，第一连接构件252与第二极板251平行。由于第一连接构件252与第二极板251均为第二金属层401图案化形成，而第二极板251通常为矩形结构，第一连接构件252与第二极板251平行，即第一连接构件252为线形结构，制作工艺简单，且第一过孔110和第二过孔120也更易对位。第一连接构件252与第二极板251平行的情况如图8中的第五晶体管325和第六晶体管326中所示。

在一种实施例中，第一连接构件252与第二极板251不平行。如图6中的第二晶体管322和第三晶体管323中所示，第一过孔110和第二过孔120设置受到源漏极层501和有源层201中金属走线的限制，此时第一连接构件252与第二极板251不平行，第一连接构件252可以是直接连接第一过孔110和第二过孔120的直线，也可以是曲线。由于现有技术中第二金属层401只用作存储电容，存在大范围可以设计第一连接构件252的空间，如此可根据需要设计第一连接构件252的形状和位置。

在一种实施例中，第一连接构件252与第二极板251的距离大于或等于阵列基板中子像素宽度的四分之一。由于第一金属层301和第二金属层401之间形成有存储电容，第一连接构件252与第二极板251之间需保持合适的距离，防止第一连接构件252与第一极板300之间产生作用，影响阵列基板的性能。

在一种实施例中，第一连接构件252的长度小于第二极板251的长度。由于第一连接构件252仅作为第一过孔110和第二过孔120之间的过渡，第一连接构件252的长度不需过长，以免与其他层的金属走线之间发生作用，影响阵列基板的性能。

如图11所示，为现有技术和本发明中各膜层平面叠加结构对比示意图。如图12所示，为现有技术和本发明中各膜层结构的对比示意图。下面结合图11和图12对现有技术和本发明进行对比说明。

在图11中，如图11中的a所示，为现有技术中7T1C电路的各膜层平面叠加结构示意图，包括层叠设置的有源层201、第一金属层301、第二金属层401以及漏极层501。

第二晶体管322的第一电极通过第四过孔11与有源层201的掺杂区连接；第五晶体管325的第一电极通过第五过孔12与有源层201的掺杂区连接；存储电容331的第一电极板300通过第二电容过孔3612连接至第一连接线371，第一连接线371再通过第六过孔13与第三晶体管323的有源层201的掺杂区连接；在第六晶体管326的第二电极处，有源层201的掺杂区通过第七过孔14与第二连接线381连接。即，现有技术中各晶体管的源漏极层501仅通过一次过孔与有源层201的掺杂区连接。

如图11中的b所示，为本发明中7T1C电路的各膜层平面叠加结构示意图，其中第二晶体管324、第五晶体管325、第三晶体管32以及第六晶体管326均经过两次过孔，实现源漏极层501与有源层201的掺杂区的连接。

在图12中，如图12中的a所示，为现有技术中各膜层结构示意图。源极281和漏极282仅经过一次过孔1连接至有源层201的掺杂区211。如图12中的b所示，为本发明中各膜层结构示意图。源极281和漏极282先通过第一过孔110与第一连接构件252连接，第一连接构件252再通过第二过孔120与有源层201的掺杂区211连接。

在上述对比中，当仅设置一次过孔直接从源漏极层501连接至有源层201时，该过孔的深度较大，溅射时该过孔靠近有源层201的部分，源漏极层材料难以填充进去，最终会造成断线，即源极281和漏极282与有源层201连接不良，导致显示画面异常。

而本发明实施例中，晶体管的源漏极层501与有源层201的掺杂区通过两次过孔连接，通过图6至图10可以看出，新增第二金属层401作为换线过渡层可以在不增加空间占据的前提下，完美实现源漏极层501和有源层201的转接，故该方案对于解决柔性OLED产品源漏极连接断线的问题有非常高的实际应用价值。

如图1所示，阵列基板还形成有第三过孔130，柔性材料层207通过第三过孔130与衬底连接，第一过孔110和第二过孔120中的至少一个，与第三过孔130的距离大于预设值。

柔性材料层207的设置是为了增大阵列基板的柔性，在阵列基板中设置第三过孔130与衬底连接，可以进一步提高阵列基板的柔性。

柔性材料层207的材料为有机柔性材料，在制备柔性材料层207时，由于有机柔性材料极佳的流动性，在填充第三过孔130的同时，有机柔性材料将会有向第一过孔110内填充的趋势，且第三过孔130与第一过孔110越接近，有机柔性材料填充第一过孔110的趋势越强，而有机柔性材料对第一过孔110的填充将会对后续源漏极层的形成产生不利影响，进而可能造成源漏极层出现断层的问题。因此，第一过孔110和第三过孔130的距离应尽可能远，以减小源漏极层出现断层的风险。

如图13所示，为本发明实施例提供的阵列基板的第二种结构示意图。在本实施例中，第二过孔120包括第一分过孔121和第二分过孔122，第一金属层图案化形成第二连接构件232，第一连接构件252通过第一分过孔121与第二连接构件232连接，第二连接构件232通过第二分过孔122与掺杂区211连接。

第一金属层图案化形成栅极231和第二连接构件232，第一过孔110、第一分过孔121和第二分过孔122均包括左右两部分，源极281通过左侧的第一过孔110和第二金属层中的第一连接构件252连接，漏极282通过右侧的第一过孔110与第二金属层中的第一连接构件252连接；第一连接构件252分别通过左侧的第一分过孔121和右侧的第一分过孔121与第一金属层中的第二连接构件232连接；第二连接构件232分别通过左侧的第二分过孔122和右侧的第二分过孔122与有源层201的掺杂区211连接。

通过设置第一过孔110、第一子过孔121和第二子过孔122，使得源极281和漏极282与有源层201连接时，经过第二金属层和第一金属层作为过渡层，将原本仅由一次过孔连接的方式转换为由三次过孔连接，第一过孔110、第一子过孔121和第二子过孔122的深度相对于现有技术中的过孔变小，在溅射源漏极层时，源漏极层的材料可以很容易进入第一过孔110、第一子过孔121和第二子过孔122中，因此提升了源极281和漏极282与有源层201的连接良率。

本发明还提供一种显示面板，包括阵列基板，阵列基板包括衬底、有源层、第一金属层、第二金属层、柔性材料层和源漏极层；有源层形成在衬底一侧，图案化形成沟道区和掺杂区；第一金属层形成在有源层远离衬底的一侧，图案化形成栅极；第二金属层形成在第一金属层远离有源层的一侧，图案化形成第一连接构件；柔性材料层形成在第二金属层远离第一金属层的一侧；源漏极层形成在柔性材料层远离第二金属层的一侧，图案化形成源极和漏极；其中，源极或漏极通过第一过孔与第一连接构件连接，第一连接构件通过第二过孔与掺杂区连接。

在一种实施例中，第一连接构件包括第一连接端和第二连接端，第一连接端与第一过孔连接，第二连接端与第二过孔连接，第一连接端与第二连接端在衬底上的投影重合。

在一种实施例中，第一连接构件包括第一连接端和第二连接端，第一连接端与第一过孔连接，第二连接端与第二过孔连接，第一连接端与第二连接端在衬底上的投影不重合。

在一种实施例中，第一连接构件与第二极板平行。

在一种实施例中，第一连接构件与第二极板的距离大于或等于阵列基板中子像素宽度的四分之一。

在一种实施例中，第一连接构件的长度小于第二极板的长度。

在一种实施例中，第一过孔的孔径大于或等于第二过孔的孔径。

在一种实施例中，阵列基板还形成有第三过孔，柔性材料层通过第三过孔与衬底连接，第一过孔与第三过孔的距离大于预设值。

在一种实施例中，第二过孔包括第一分过孔和第二分过孔，第一金属层图案化形成第二连接构件，第一连接构件通过第一分过孔与第二连接构件连接，第二连接构件通过第二分过孔与掺杂区连接。

在一种实施例中，阵列基板包括多个像素，像素的子像素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容，源漏极层图案化形成数据信号线和电源线，第一金属层图案化形成第一扫描信号线和存储电容的第一极板，第二金属层图案化形成第一连接构件和存储电容的第二极板，第一连接构件包括第一子连接构件、第二子连接构件、第三子连接构件和第四子连接构件，其中，第一晶体管为驱动晶体管，第二晶体管为开关晶体管，源漏极层通过第一连接构件，与第二晶体管、第三晶体管、第五晶体管以及第六晶体管中的至少一个的有源层的掺杂区连接。

在一种实施例中，第二晶体管的栅极连接第一扫描信号线，第二晶体管的第一电极连接数据信号线，第二晶体管的第一电极通过第一子过孔与第一子连接构件连接，第一子连接构件通过第五子过孔与第二晶体管的有源层的掺杂区连接。

在一种实施例中，第五晶体管的第一电极与电源线连接，第五晶体管的第一电极通过第二子过孔与第二子连接构件连接，第二子连接构件通过第六子过孔与第五晶体管的有源层的掺杂区连接。

在一种实施例中，源漏极层还图案化形成第一连接线，第一连接线的一端与存储电容的第一极板连接，第一连接线的另一端通过第三子过孔与第三子连接构件连接，第三子连接构件通过第七子过孔与第三晶体管的有源层的掺杂区连接。

在一种实施例中，源漏极层还图案化形成第二连接线，第二连接线的一端与像素的阳极连接，第二连接线的另一端通过第四子过孔与第四子连接构件连接，第四子连接构件通过第八子过孔与第六晶体管的有源层的掺杂区连接。

根据上述实施例可知：

本发明提供一种阵列基板和显示面板，阵列基板包括衬底、有源层、第一金属层、第二金属层、柔性材料层和源漏极层；有源层形成在衬底一侧，图案化形成沟道区和掺杂区；第一金属层形成在有源层远离衬底的一侧，图案化形成栅极；第二金属层形成在第一金属层远离有源层的一侧，图案化形成第一连接构件；柔性材料层形成在第二金属层远离第一金属层的一侧；源漏极层形成在柔性材料层远离第二金属层的一侧，图案化形成源极和漏极；其中，源极或漏极通过第一过孔与第一连接构件连接，第一连接构件通过第二过孔与掺杂区连接。通过设置第一过孔与第二过孔，源极和漏极与有源层以第二金属层作为过渡分两次连接，相对于只通过一次过孔连接，每种过孔的深度减小，使得过孔两端的膜层更易实现连接，缓解了现有柔性显示面板源极和漏极与有源层连接不良的技术问题。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (13)

1.一种阵列基板，其特征在于，包括：

衬底；

有源层，形成在所述衬底一侧，图案化形成沟道区和掺杂区；

第一金属层，形成在所述有源层远离所述衬底的一侧，图案化形成栅极；

第二金属层，形成在所述第一金属层远离所述有源层的一侧，图案化形成第一连接构件；

柔性材料层，形成在所述第二金属层远离所述第一金属层的一侧；

源漏极层，形成在所述柔性材料层远离所述第二金属层的一侧，图案化形成源极和漏极；

其中，所述源极或漏极通过第一过孔与所述第一连接构件连接，所述第一连接构件通过第二过孔与所述掺杂区连接，所述第一过孔的孔径大于所述第二过孔的孔径。

2.如权利要求1所述的阵列基板，其特征在于，所述第一连接构件包括第一连接端和第二连接端，所述第一连接端与所述第一过孔连接，所述第二连接端与所述第二过孔连接，所述第一连接端与所述第二连接端在所述衬底上的投影重合。

3.如权利要求1所述的阵列基板，其特征在于，所述第一连接构件包括第一连接端和第二连接端，所述第一连接端与所述第一过孔连接，所述第二连接端与所述第二过孔连接，所述第一连接端与所述第二连接端在所述衬底上的投影不重合。

4.如权利要求1所述的阵列基板，其特征在于，所述第二金属层图案化形成存储电容的第二极板，所述第一连接构件与所述第二极板平行。

5.如权利要求1所述的阵列基板，其特征在于，所述第二金属层图案化形成存储电容的第二极板，所述第一连接构件与所述第二极板的距离大于或等于所述阵列基板中子像素宽度的四分之一。

6.如权利要求1所述的阵列基板，其特征在于，所述第二金属层图案化形成存储电容的第二极板，所述第一连接构件的长度小于所述第二极板的长度。

7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还形成有第三过孔，所述柔性材料层通过第三过孔与所述衬底连接，所述第一过孔与所述第三过孔的距离大于预设值。

8.如权利要求1所述的阵列基板，其特征在于，所述第二过孔包括第一分过孔和第二分过孔，所述第一金属层图案化形成第二连接构件，所述第一连接构件通过第一分过孔与所述第二连接构件连接，所述第二连接构件通过所述第二分过孔与所述掺杂区连接。

9.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个像素，所述像素的子像素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容，所述源漏极层图案化形成数据信号线和电源线，所述第一金属层图案化形成第一扫描信号线和所述存储电容的第一极板，所述第二金属层图案化形成第一连接构件和所述存储电容的第二极板，所述第一连接构件包括第一子连接构件、第二子连接构件、第三子连接构件和第四子连接构件，其中，所述第一晶体管为驱动晶体管，所述第二晶体管为开关晶体管，所述源漏极层通过所述第一连接构件，与所述第二晶体管、所述第三晶体管、所述第五晶体管以及所述第六晶体管中的至少一个的有源层的掺杂区连接。

10.如权利要求9所述的阵列基板，其特征在于，所述第二晶体管的栅极连接所述第一扫描信号线，所述第二晶体管的第一电极连接所述数据信号线，所述第二晶体管的第一电极通过第一子过孔与所述第一子连接构件连接，所述第一子连接构件通过第五子过孔与所述第二晶体管的有源层的掺杂区连接。

11.如权利要求9所述的阵列基板，其特征在于，所述第五晶体管的第一电极与所述电源线连接，所述第五晶体管的第一电极通过第二子过孔与所述第二子连接构件连接，所述第二子连接构件通过第六子过孔与所述第五晶体管的有源层的掺杂区连接。

12.如权利要求9所述的阵列基板，其特征在于，所述源漏极层还图案化形成第一连接线，所述第一连接线的一端与所述存储电容的第一极板连接，所述第一连接线的另一端通过第三子过孔与第三子连接构件连接，所述第三子连接构件通过第七子过孔与所述第三晶体管的有源层的掺杂区连接。

13.如权利要求9所述的阵列基板，其特征在于，所述源漏极层还图案化形成第二连接线，所述第二连接线的一端与像素的阳极连接，所述第二连接线的另一端通过第四子过孔与所述第四子连接构件连接，所述第四子连接构件通过第八子过孔与所述第六晶体管的有源层的掺杂区连接。