KR20220046054A - 디스플레이 패널 및 이를 구비하는 디스플레이 장치 - Google Patents

디스플레이 패널 및 이를 구비하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220046054A
KR20220046054A KR1020200128901A KR20200128901A KR20220046054A KR 20220046054 A KR20220046054 A KR 20220046054A KR 1020200128901 A KR1020200128901 A KR 1020200128901A KR 20200128901 A KR20200128901 A KR 20200128901A KR 20220046054 A KR20220046054 A KR 20220046054A
Authority
KR
South Korea
Prior art keywords
auxiliary
main
area
pixel circuit
display
Prior art date
Application number
KR1020200128901A
Other languages
English (en)
Inventor
정선영
김건희
김현호
심동환
양태훈
장상희
최충석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200128901A priority Critical patent/KR20220046054A/ko
Priority to US17/305,503 priority patent/US11659744B2/en
Priority to CN202111172479.3A priority patent/CN114388578A/zh
Publication of KR20220046054A publication Critical patent/KR20220046054A/ko
Priority to US18/321,718 priority patent/US20230292566A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H01L27/3211—
    • H01L27/3225—
    • H01L27/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Abstract

본 발명은 컴포넌트 영역에 화소 회로가 배치되지 않아 보다 넓은 투과 영역을 확보하여 투과율이 개선된 디스플레이 패널 및 이를 구비한 디스플레이 장치를 위하여, 메인 표시 영역 및 컴포넌트 영역을 포함한 표시 영역, 및 상기 표시 영역 외곽의 주변 영역을 포함하는 기판; 상기 메인 표시 영역에 배치되는 복수의 메인 화소 회로들; 각각 제1 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 행에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 게이트 라인들; 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 열에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 데이터 라인들; 상기 컴포넌트 영역에서, 상기 제1 방향 및 상기 제2 방향으로 각각 배열된 복수의 보조 표시 요소들; 상기 메인 표시 영역에 인접한 상기 주변 영역에서, 동일 행에 위치하고 상기 복수의 보조 표시 요소들에 각각 연결되는 복수의 보조 화소 회로들; 상기 복수의 메인 게이트 라인들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 게이트 라인들; 및 상기 복수의 데이터 라인들 중 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 데이터 라인들;을 구비하는 디스플레이 패널을 제공한다.

Description

디스플레이 패널 및 이를 구비하는 디스플레이 장치{Display panel and display apparatus including the same}
본 발명은 디스플레이 패널 및 이를 구비하는 디스플레이 장치에 관한 것으로서, 더 상세하게는 전자 요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시 영역이 확장된 디스플레이 패널 및 이를 구비하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
이러한 디스플레이 장치는 표시 영역과 주변 영역으로 구획된 기판을 포함하며 표시 영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성된다. 표시 영역에 복수의 화소 영역이 정의되며, 복수의 화소 영역에 각각 배치되는 화소들은 외부로 이미지를 표시하기 위해 서로 교치하는 게이트 라인 및 데이터 라인으로부터 전기적 신호들을 받아 발광한다. 각 화소 영역(each pixel region or each of pixel regions(화소 영역들 각각))에는 박막 트랜지스터, 및 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극이 구비되며, 상기 화소 영역들에 공통으로 대향 전극이 구비된다. 주변 영역에는 표시 영역 내의 화소들에 전기적 신호를 전달하는 다양한 배선들, 게이트 구동부, 및 데이터 구동부와 제어부가 연결될 수 있는 패드들 등이 구비될 수 있다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
디스플레이 장치가 다양하게 활용됨에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명은 여러 문제점들을 해결하기 위한 것으로서, 전자 요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시 영역이 확장된 디스플레이 패널 및 이를 구비하는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 메인 표시 영역 및 컴포넌트 영역을 포함한 표시 영역, 및 상기 표시 영역 외곽의 주변 영역을 포함하는 기판; 상기 메인 표시 영역에 배치되는 복수의 메인 화소 회로들; 각각 제1 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 행에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 게이트 라인들; 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 열에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 데이터 라인들; 상기 컴포넌트 영역에서, 상기 제1 방향 및 상기 제2 방향으로 각각 배열된 복수의 보조 표시 요소들; 상기 메인 표시 영역에 인접한 상기 주변 영역에서, 동일 행에 위치하고 상기 복수의 보조 표시 요소들에 각각 연결되는 복수의 보조 화소 회로들; 상기 복수의 메인 게이트 라인들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 게이트 라인들; 및 상기 복수의 메인 데이터 라인들 중 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 데이터 라인들;을 구비하는 디스플레이 패널이 제공된다.
일 예에 따르면, 상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고, 상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고, 상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 열에 위치하는 보조 표시 요소들의 집합일 수 있다.
일 예에 따르면, 상기 복수의 보조 데이터 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결될 수 있다.
일 예에 따르면, 상기 복수의 보조 게이트 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결될 수 있다.
일 예에 따르면, 상기 복수의 화소 회로 그룹들 각각에 포함된 보조 화소 회로들의 개수는 상기 복수의 표시 요소 그룹들 각각에 포함된 보조 표시 요소들의 개수와 동일할 수 있다.
일 예에 따르면, 상기 컴포넌트 영역에서 제n 열에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹과 상기 제1 표시 요소 그룹에 연결된 제1 화소 회로 그룹이 이격된 거리는, 상기 컴포넌트 영역에서 제n+1 열에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹과 상기 제2 표시 요소 그룹에 연결된 제2 화소 회로 그룹이 이격된 거리보다 가까울 수 있다.
일 예에 따르면, 상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고, 상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고, 상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 행에 위치하는 보조 표시 요소들의 집합일 수 있다.
일 예에 따르면, 상기 복수의 보조 데이터 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결될 수 있다.
일 예에 따르면, 상기 복수의 보조 게이트 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결될 수 있다.
일 예에 따르면, 상기 복수의 보조 게이트 라인들은 상기 복수의 화소 회로 그룹들과 일대일 연결되고, 상기 복수의 화소 회로 그룹들 각각에 포함된 보조 화소 회로들에 공유될 수 있다.
일 예에 따르면, 상기 컴포넌트 영역에서 n 번째 행에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹에 연결된 제1 화소 회로 그룹은, 상기 컴포넌트 영역에서 n+1 번째 행에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹에 연결된 제2 화소 회로 그룹 보다 상기 컴포넌트 영역으로부터 멀리 위치할 수 있다.
일 예에 따르면, 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들과 상기 복수의 보조 데이터 라인들을 각각 연결하는 복수의 데이터 연결 배선들을 더 포함하고, 상기 복수의 데이터 연결 배선들은 상기 메인 표시 영역에 위치하고 상기 컴포넌트 영역을 우회할 수 있다.
일 예에 따르면, 상기 복수의 데이터 연결 배선들 각각은 적어도 1회 이상 절곡된 형상일 수 있다.
일 예에 따르면, 상기 주변 영역의 일측에 위치하고, 상기 복수의 메인 게이트 라인들에 각각 연결되는 복수의 게이트 구동 회로들; 및 상기 복수의 게이트 구동 회로들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들에 각각 연결된 게이트 구동 회로들에 각각 연결되는 복수의 게이트 연결 배선들;을 더 포함할 수 있다.
일 예에 따르면, 상기 복수의 메인 게이트 라인들 각각은 상기 복수의 게이트 구동 회로들로부터 상기 메인 표시 영역 측으로 연장되고, 상기 복수의 게이트 연결 배선들 각각은 상기 복수의 게이트 구동 회로들로부터 상기 주변 영역 측으로 연장될 수 있다.
일 예에 따르면, 각각 상기 복수의 보조 표시 요소들과 상기 복수의 보조 화소 회로들을 연결하고, 서로 다른 물질로 구비된 제1 전극 연결 배선 및 제2 전극 연결 배선을 포함하는 복수의 전극 연결 배선들을 더 포함할 수 있다.
일 예에 따르면, 상기 제1 전극 연결 배선과 상기 제2 전극 연결 배선은 동일 층에 배치되고, 상기 제2 전극 연결 배선의 끝단이 상기 제1 전극 연결 배선의 끝단을 덮도록 구비될 수 있다.
일 예에 따르면, 상기 복수의 보조 표시 요소들 중 서로 이웃하는 보조 표시 요소들 간의 이격 거리는 일정할 수 있다.
일 예에 따르면, 상기 메인 표시 영역에 배치되고, 상기 복수의 메인 화소 회로들에 각각 연결되는 복수의 메인 표시 요소들을 더 포함하고, 상기 복수의 메인 표시 요소들 중 제1 색의 광을 발광하는 메인 표시 요소의 발광 영역은 상기 복수의 보조 표시 요소들 중 상기 제1 색의 광을 발광하는 보조 표시 요소의 발광 영역보다 작을 수 있다.
본 발명의 다른 관점에 따르면, 메인 표시 영역 및 컴포넌트 영역을 포함한 표시 영역, 및 상기 표시 영역 외곽의 주변 영역을 포함하는 디스플레이 패널; 및 상기 디스플레이 패널의 하부에서 상기 컴포넌트 영역에 대응하도록 배치된 컴포넌트;를 구비하고, 상기 디스플레이 패널은, 기판; 상기 메인 표시 영역에 배치되는 복수의 메인 화소 회로들; 각각 제1 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 행에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 게이트 라인들; 각각 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 열에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 데이터 라인들; 상기 컴포넌트 영역에서, 상기 제1 방향 및 상기 제2 방향으로 각각 배열된 복수의 보조 표시 요소들; 상기 메인 표시 영역에 인접한 상기 주변 영역에서, 동일 행에 위치하고 상기 복수의 보조 표시 요소들에 각각 연결되는 복수의 보조 화소 회로들; 상기 복수의 메인 게이트 라인들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 게이트 라인들; 및 상기 복수의 메인 데이터 라인들 중 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 데이터 라인들;을 포함하는 디스플레이 장치가 제공된다.
일 예에 따르면, 상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고, 상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고, 상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 열 또는 동일 행에 위치하는 보조 표시 요소들의 집합일 수 있다.
일 예에 따르면, 상기 복수의 표시 요소 그룹들 각각이 복수의 보조 표시 요소들 중 동일 열에 위치하는 보조 표시 요소들의 집합인 경우, 상기 복수의 보조 데이터 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되고, 상기 복수의 보조 게이트 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결될 수 있다.
일 예에 따르면, 상기 복수의 표시 요소 그룹들 각각이 복수의 보조 표시 요소들 중 동일 행에 위치하는 보조 표시 요소들의 집합인 경우, 상기 복수의 보조 데이터 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되고, 상기 복수의 보조 게이트 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결될 수 있다.
일 예에 따르면, 각각 상기 복수의 보조 표시 요소들과 상기 복수의 보조 화소 회로들을 연결하고, 서로 다른 물질로 구비된 제1 전극 연결 배선 및 제2 전극 연결 배선을 포함하는 복수의 전극 연결 배선들을 더 포함할 수 있다.
일 예에 따르면, 상기 제2 전극 연결 배선은 상기 컴포넌트 영역과 중첩되고, 투명 전도성 산화물로 구비될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 컴포넌트 영역에 화소 회로가 배치되지 않아 보다 넓은 투과 영역을 확보하여 투과율이 개선된 디스플레이 패널 및 이를 구비한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 디스플레이 패널을 개략적으로 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널에 적용될 수 있는 화소 회로를 개략적으로 나타낸 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 6a는 도 5의 주변 영역을 개략적으로 도시한 확대 평면도이다.
도 6b는 도 5의 메인 화소 회로와 도 6a의 게이트 연결 배선 및 데이터 연결 배선을 각각 I-I' 및 II-II'을 따라 절취한 예시적인 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 전극 연결 배선을 개략적으로 도시하는 단면도이다.
도 7b는 본 발명의 다른 실시예에 따른 전극 연결 배선을 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 패널의 일부 영역을 나타낸 개략적인 평면 배치도이다.
도 9는 도 8의 주변 영역을 개략적으로 도시한 확대 평면도이다.
도 10은 도 9의 게이트 연결 배선, 데이터 연결 배선 및 전극 연결 배선을 각각 III-III' 및 IV-IV'을 따라 절취한 예시적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 표시 영역(DA)과 표시 영역(DA) 외측의 주변 영역(DPA)을 포함할 수 있다. 표시 영역(DA)은 컴포넌트 영역(CA)과, 컴포넌트 영역(CA)을 적어도 부분적으로 둘러싸는 메인 표시 영역(MDA)을 포함할 수 있다. 즉, 컴포넌트 영역(CA)과 메인 표시 영역(MDA) 각각은 개별적으로 또는 함께 이미지를 디스플레이 할 수 있다. 주변 영역(DPA)은 표시 요소들이 배치되지 않은 일종의 비표시 영역일 수 있다. 표시 영역(DA)은 주변 영역(DPA)에 의해 전체적으로 둘러싸일 수 있다.
도 1은 메인 표시 영역(MDA)의 내에 하나의 컴포넌트 영역(CA)이 위치하는 것을 도시한다. 다른 실시예로, 디스플레이 장치(1)는 2개 이상의 컴포넌트 영역(CA)들을 가질 수 있고, 복수의 컴포넌트 영역(CA)들의 형상 및 크기는 서로 상이할 수 있다. 디스플레이 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 컴포넌트 영역(CA)의 형상은 원형, 타원형, 사각형 등의 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다. 그리고 도 1에서는 디스플레이 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인 표시 영역(MDA)의 (+y 방향) 상측 중앙에 컴포넌트 영역(CA)이 배치된 것으로 도시하고 있으나, 컴포넌트 영역(CA)은 사각형인 메인 표시 영역(MDA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다.
디스플레이 장치(1)는 표시 영역(DA)에 배치된 복수의 화소(PX)들을 이용하여 이미지를 제공할 수 있다. 디스플레이 장치(1)는 메인 표시 영역(MDA)에 배치된 복수의 메인 화소(PXm)들과 컴포넌트 영역(CA)에 배치된 복수의 보조 화소(PXa)들을 이용하여 이미지를 제공할 수 있다. 복수의 메인 화소(PXm)들 및 복수의 보조 화소(PXa)들 각각은 표시 요소를 구비할 수 있다. 복수의 메인 화소(PXm)들 및 복수의 보조 화소(PXa)들 각각은 유기 발광 다이오드(OLED)와 같은 표시 요소를 포함할 수 있다. 각 화소(PX)는 유기 발광 다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 이하 본 명세서에서, 각 화소(PX)는 각각 서로 다른 색을 발광하는 부화소(Sub-Pixel)을 의미하며, 각 화소(PX)는 예컨대 적색 부화소, 녹색 부화소 및 청색 부화소 중 하나일 수 있다.
컴포넌트 영역(CA)에는 도 2를 참조하여 후술하는 것과 같이, 컴포넌트 영역(CA)에 대응하여 디스플레이 패널의 하부에 전자 요소인 컴포넌트(40)가 배치될 수 있다. 컴포넌트(40)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상 소자를 구비할 수도 있다. 또는 컴포넌트(40)는 태양 전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 컴포넌트(40)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(40)의 기능이 제한되는 것을 최소화하기 위해, 컴포넌트 영역(CA)은 컴포넌트(40)로부터 외부로 출력되거나 외부로부터 컴포넌트(40)를 향해 진행하는 빛 또는/및 음향 등이 투과할 수 있는 투과 영역(TA)을 포함할 수 있다. 본 발명의 일 실시예에 따른 디스플레이 패널 및 이를 구비하는 디스플레이 장치의 경우, 컴포넌트 영역(CA)을 통해 광이 투과하도록 할 시, 광 투과율은 약 10% 이상, 보다 바람직하게 40% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
컴포넌트 영역(CA)에는 복수의 보조 화소(PXa)들이 배치될 수 있다. 복수의 보조 화소(PXa)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 컴포넌트 영역(CA)에서 표시되는 이미지는 보조 이미지로, 메인 표시 영역(MDA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 컴포넌트 영역(CA)은 빛 및 음향이 투과할 수 있는 투과 영역(TA)을 구비하며, 투과 영역(TA) 상에 화소가 배치되지 않는 경우, 단위 면적 당 배치될 수 있는 보조 화소(PXa)들의 수가 메인 표시 영역(MDA)에 단위 면적 당 배치되는 메인 화소(PXm)들의 수에 비해 적을 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 일부를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10) 및 상기 디스플레이 패널(10)과 중첩 배치된 컴포넌트(40)을 포함할 수 있다. 디스플레이 패널(10) 상부에는 디스플레이 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
디스플레이 패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트 영역(CA) 및 메인 이미지가 표시되는 메인 표시 영역(MDA)를 포함한다. 디스플레이 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치 스크린층(TSL), 광학 기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다.
표시층(DISL)은 박막 트랜지스터(TFTm, TFTa)를 포함하는 회로층(PCL), 표시 요소(DEm, DEa)를 포함하는 표시 요소층(DEL), 및 박막 봉지층(TFEL) 또는 밀봉 기판(미도시)과 같은 밀봉 부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
디스플레이 패널(10)의 메인 표시 영역(MDA)에는 메인 화소 회로(PCm) 및 이와 연결된 메인 표시 요소(DEm)가 배치될 수 있다. 메인 화소 회로(PCm)은 적어도 하나의 메인 박막 트랜지스터(TFTm)을 포함하며, 메인 표시 요소(DEm)의 발광을 제어할 수 있다. 메인 화소(PXm)는 메인 표시 요소(DEm)의 발광에 의해서 구현될 수 있다.
디스플레이 패널(10)의 컴포넌트 영역(CA)에는 보조 표시 요소(DEa)가 배치되어 보조 화소(PXa)를 구현할 수 있다. 본 실시예에서, 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)는 컴포넌트 영역(CA)에 배치되지 않고, 비표시 영역인 주변 영역(DPA)에 배치될 수 있다. 다른 실시예로서, 보조 화소 회로(PCa)는 메인 표시 영역(MDA)의 일부에 배치되거나, 메인 표시 영역(MDA)와 컴포넌트 영역(CA)의 사이에 배치될 수 있는 등 다양한 변형이 가능할 수 있다. 즉, 보조 화소 회로(PCa)는 보조 표시 요소(DEa)와 비중첩되도록 배치될 수 있다.
보조 화소 회로(PCa)는 적어도 하나의 보조 박막 트랜지스터(TFTa)를 포함하며, 전극 연결 배선(EWL)에 의해서 보조 표시 요소(DEa)와 전기적으로 연결될 수 있다. 전극 연결 배선(EWL)은 투명 전도성 물질로 구비될 수 있다. 보조 화소 회로(PCa)는 보조 표시 요소(DEa)의 발광을 제어할 수 있다. 보조 화소(PXa)는 보조 표시 요소(DEa)의 발광에 의해서 구현될 수 있다. 컴포넌트 영역(CA) 중 보조 표시 요소(DEa)가 배치되는 영역을 보조 표시 영역(ADA)라 할 수 있다.
또한, 컴포넌트 영역(CA)에서 보조 표시 요소(DEa)가 배치되지 않는 영역을 투과 영역(TA)이라 할 수 있다. 투과 영역(TA)은 컴포넌트 영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호나 컴포넌트(40)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 보조 표시 영역(ADA)과 투과 영역(TA)은 컴포넌트 영역(CA)에서 교번적으로 배치될 수 있다. 보조 화소 회로(PCa)와 보조 표시 요소(DEa)를 연결하는 전극 연결 배선(EWL)은 투과 영역(TA)에 배치될 수 있다. 전극 연결 배선(EWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있는 바, 투과 영역(TA)에 전극 연결 배선(EWL)이 배치된다고 하더라도, 투과 영역(TA)의 투과율은 확보될 수 있다.
본 실시예에서는, 컴포넌트 영역(CA)에 보조 화소 회로(PCa)가 배치되지 않는 바, 투과 영역(TA)의 면적이 확보될 수 있어 광 투과율이 보다 향상될 수 있다.
표시 요소층(DEL)은 박막 봉지층(TFEL)으로 커버되거나, 밀봉 기판으로 커버될 수 있다. 일부 실시예에서, 박막 봉지층(TFEL)은 도 2에 도시된 바와 같이 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 일 실시예로, 박막 봉지층(TFEL)은 제1 무기 봉지층(131) 및 제2 무기 봉지층(133), 및 이들 사이의 유기 봉지층(132)을 포함할 수 있다.
제1 무기 봉지층(131) 및 제2 무기 봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학 기상 증착법(CVD) 등에 의해 형성될 수 있다. 유기 봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1 무기 봉지층(131), 유기 봉지층(132) 및 제2 무기 봉지층(133)은 메인 표시 영역(MDA) 및 컴포넌트 영역(CA)을 커버하도록 일체로 형성될 수 있다.
표시 요소층(DEL)이 밀봉 기판(미도시)으로 밀봉되는 경우, 밀봉 기판은 표시 요소층(DEL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉 기판과 표시 요소층(DEL) 사이에는 갭이 존재할 수 있다. 밀봉 기판은 글래스를 포함할 수 있다. 기판(100)과 밀봉 기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변 영역(DPA)에 배치될 수 있다. 주변 영역(DPA)에 배치된 실런트는 표시 영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치 스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표 정보를 획득할 수 있다. 터치 스크린층(TSL)은 터치 전극 및 터치 전극과 연결된 터치 배선들을 포함할 수 있다. 터치 스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치 스크린층(TSL)은 박막 봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치 스크린층(TSL)은 터치 기판 상에 별도로 형성된 후 광학 투명 접착제(optically clear adhesive, OCA)와 같은 점착층을 통해 박막 봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 터치 스크린층(TSL)은 박막 봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치 스크린층(TSL)과 박막 봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학 기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 디스플레이 장치(1)를 향해 입사하는 빛(외부 광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학 기능층(OFL)은 편광 필름일 수 있다. 광학 기능층(OFL)은 투과 영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과 영역(TA)의 광 투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광 투명 수지(optically clear resin, OCR)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학 기능층(OFL)은 블랙 매트릭스와 컬러 필터들을 포함하는 필터 플레이트로 구비될 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 패널 보호 부재(PB)는 컴포넌트 영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트 영역(CA)의 광 투과율을 향상시킬 수 있다. 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
컴포넌트 영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트 영역(CA)의 면적과 일치하지 않을 수 있다.
또한, 컴포넌트 영역(CA)에는 복수의 컴포넌트(40)가 배치될 수 있다. 상기 복수의 컴포넌트(40)는 서로 기능을 달리할 수 있다. 예컨대, 복수의 컴포넌트(40)는 카메라(촬상 소자), 태양 전지, 플래시(flash), 근접 센서, 조도 센서, 홍채 센서 중 적어도 두 개를 포함할 수 있다.
도 2에 도시되지 않았으나, 컴포넌트 영역(CA)의 보조 표시 요소(DEa)의 하부에는 하부 금속층(bottom metal layer, BML)이 배치될 수 있다. 즉, 디스플레이 장치(1)는 하부 금속층(BML)을 포함할 수 있다.
하부 금속층(BML)은 기판(100)과 보조 표시 요소(DEa) 사이에서, 보조 표시 요소(DEa)와 중첩되도록 배치될 수 있다. 이러한 하부 금속층(BML)은 외부 광이 보조 표시 요소(DEa)에 도달하는 것을 차단할 수 있다. 한편, 하부 금속층(BML)은 컴포넌트 영역(CA) 전체에 대응하도록 형성되고, 투과 영역(TA)에 대응하는 하부-홀을 포함하도록 구비될 수 있다. 이 경우, 하부-홀은 다각형, 원형, 또는 비정형 형상 등 다양한 형상으로 구비되어 외부 광의 회절 특성을 조절하는 역할을 할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 포함될 수 있는 디스플레이 패널(10)을 개략적으로 나타내는 평면도이다.
도 3을 참조하면, 디스플레이 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치될 수 있다. 기판(100)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역(DPA)을 포함할 수 있다. 표시 영역(DA)은 메인 이미지가 표시되는 메인 표시 영역(MDA)과, 투과 영역(TA)을 가지며 보조 이미지가 표시되는 컴포넌트 영역(CA)을 포함할 수 있다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인 표시 영역(MDA)에는 복수의 메인 화소(PXm)들이 배치된다. 메인 화소(PXm)들은 각각 유기 발광 다이오드(OLED)와 같은 표시 요소로 구현될 수 있다. 상기 메인 화소(PXm)를 구동하는 메인 화소 회로(PCm)는 메인 표시 영역(MDA)에 배치되며, 메인 화소 회로(PCm)는 메인 화소(PXm)와 중첩되어 배치될 수 있다. 각 메인 화소(PXm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인 표시 영역(MDA)은 밀봉 부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트 영역(CA)은 전술한 바와 같이 메인 표시 영역(MDA)의 일측에 위치거나, 표시 영역(DA)의 내측에 배치되어 메인 표시 영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트 영역(CA)에는 복수의 보조 화소(PXa)들이 배치된다. 복수의 보조 화소(PXa)들은 각각 유기 발광 다이오드(OLED)와 같은 표시 요소에 의해서 구현될 수 있다. 상기 보조 화소(PXa)를 구동하는 보조 화소 회로(PCa)는 컴포넌트 영역(CA)과 가까운 주변 영역(DPA)에 배치될 수 있다. 예컨대, 컴포넌트 영역(CA)이 표시 영역(DA)의 상측에 배치되는 경우, 보조 화소 회로(PCa)는 주변 영역(DPA)의 상측에 배치될 수 있다. 보조 화소 회로(PCa)는 메인 표시 영역(MDA)에 인접한 주변 영역(DPA)에 배치될 수 있다. 보조 화소 회로(PCa)와 보조 화소(PXa)를 구현하는 표시 요소는 전극 연결 배선(EWL)에 의해 연결될 수 있다. 전극 연결 배선(EWL)의 일부분은 y 방향으로 연장되고, 다른 일부분은 x 방향으로 연장될 수 있다.
각 보조 화소(PXa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트 영역(CA)은 밀봉 부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트 영역(CA)은 투과 영역(TA)을 가질 수 있다. 투과 영역(TA)은 복수의 보조 화소(PXa)들을 둘러싸도록 배치될 수 있다. 또는 투과 영역(TA)은 복수의 보조 화소(PXa)들과 격자 형태로 배치될 수도 있다.
컴포넌트 영역(CA)은 투과 영역(TA)을 갖기에, 컴포넌트 영역(CA)의 해상도는 메인 표시 영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트 영역(CA)의 해상도는 메인 표시 영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/12.25, 1/16 등일 수 있다. 예컨대 메인 표시 영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트 영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
화소(PX)들을 구동하는 화소 회로(PC)들 각각은 주변 영역(DPA)에 배치된 외곽 회로들과 전기적으로 연결될 수 있다. 주변 영역(DPA)에는 제1 구동부(DU1), 제2 구동부(DU2), 패드부(PAD), 구동 전압 공급 라인(11) 및 공통 전압 공급 라인(13)이 배치될 수 있다.
제1 구동부(DU1)는 복수의 게이트 구동 회로들을 포함할 수 있다. 게이트 구동 회로는 x 방향으로 연장된 메인 게이트 라인(GLm) 및 보조 게이트 라인(GLa)과 연결될 수 있다. 메인 게이트 라인(GLm)은 동일 행에 위치하는 메인 화소 회로(PCm)에 연결될 수 있으며, 메인 게이트 라인(GLm)을 통해 동일 행에 위치하는 메인 화소(PXm)들에 전기적 신호를 순차적으로 전달할 수 있다. 보조 게이트 라인(GLa)은 보조 화소 회로(PCa)에 연결될 수 있으며, 보조 게이트 라인(GLa)을 통해 보조 화소 회로(PCa)와 연결된 보조 화소(PXa)에 전기적 신호를 전달할 수 있다. 좌측에 배치된 보조 화소 회로(PCa)를 기준으로 설명하였으나, 우측에 배치된 보조 화소 회로(PCa)도 동일하게 적용될 수 있다.
도 3에서는 메인 게이트 라인(GLm) 및 보조 게이트 라인(GLa) 각각을 하나의 배선으로 도시하고 있으나, 메인 게이트 라인(GLm) 및 보조 게이트 라인(GLa) 각각은 복수의 배선들로 이루어질 수 있다. 메인 게이트 라인(GLm)은 메인 스캔 라인, 메인 발광 제어 라인 등을 포함할 수 있고, 보조 게이트 라인(GLa)은 보조 스캔 라인, 보조 발광 제어 라인 등을 포함할 수 있다.
복수의 게이트 구동 회로들 각각은 스캔 구동 회로 및 발광 제어 구동 회로를 포함할 수 있다. 게이트 구동 회로에 포함된 스캔 구동 회로는 메인 스캔 라인을 통해 각 메인 화소(PXm)에 스캔 신호를 제공할 수 있고, 보조 스캔 라인을 통해 각 보조 화소(PXa)에 스캔 신호를 제공할 수 있다. 또한, 게이트 구동 회로에 포함된 발광 제어 구동 회로는 메인 발광 제어 라인을 통해 각 메인 화소(PXm)에 발광 제어 신호를 제공할 수 있고, 보조 발광 제어 라인을 통해 각 보조 화소(PXa)에 발광 제어 신호를 제공할 수 있다.
제2 구동부(DU2)는 표시 영역(DA)을 사이에 두고 제1 구동부(DU1)와 나란하게 배치될 수 있다. 표시 영역(DA)에 배치된 화소(PX)들은 제1 구동부(DU1)와 제2 구동부(DU2)에 공통으로 연결될 수 있다. 다른 실시예로, 표시 영역(DA)에 배치된 화소(PX)들 중 일부는 제1 구동부(DU1)와 전기적으로 연결될 수 있고, 나머지는 제2 구동부(DU2)에 연결될 수 있다. 다른 실시예로, 제2 구동부(DU2)는 생략될 수 있다.
패드부(PAD)는 기판(100)의 일측에 배치될 수 있다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결될 수 있다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다.
표시 구동부(32)는 제1 구동부(DU1)와 제2 구동부(DU2)에 전달하는 제어 신호를 생성할 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 메인 데이터 라인(DLm)을 통해 메인 화소 회로(PCm)들에 전달될 수 있다. 또한, 생성된 데이터 신호는 메인 데이터 라인(DLm)과 연결된 보조 데이터 라인(DLa)을 통해 보조 화소 회로(PCa)들에 전달될 수 있다. 보조 데이터 라인(DLa)은 데이터 연결 배선을 통해 메인 데이터 라인(DLm)과 연결될 수 있다. 이에 대해서는 후술하고자 한다.
표시 구동부(32)는 구동 전압 공급 라인(11)에 구동 전압(ELVDD)을 공급할 수 있고, 공통 전압 공급 라인(13)에 공통 전압(ELVSS)을 공급할 수 있다. 구동 전압(ELVDD)은 구동 전압 공급 라인(11)과 연결된 구동 전압선(PL)을 통해 화소(PX)들의 화소 회로(PC)에 인가되고, 공통 전압(ELVSS)은 공통 전압 공급 라인(13)과 연결되어 표시 요소의 대향 전극에 인가될 수 있다.
구동 전압 공급 라인(11)은 메인 표시 영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통 전압 공급 라인(13)은 루프 형상에서 일측이 개방된 형상을 가질 수 있으며, 메인 표시 영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 3에서는 컴포넌트 영역(CA)이 하나인 경우를 도시하고 있으나, 컴포넌트 영역(CA)은 복수로 구비될 수 있다. 이 경우, 복수의 컴포넌트 영역(CA)은 서로 이격되어 배치되며, 하나의 컴포넌트 영역(CA)에 대응하여 제1 카메라가 배치되고, 다른 컴포넌트 영역(CA)에 대응하여 제2 카메라가 배치될 수 있다. 또는, 하나의 컴포넌트 영역(CA)에 대응하여 카메라가 배치되고, 다른 컴포넌트 영역(CA)에 대응하여 적외선 센서가 배치될 수 있다. 복수의 컴포넌트 영역(CA)의 형상 및 크기는 서로 다르게 구비될 수 있다.
한편, 컴포넌트 영역(CA)은 원형, 타원형, 다각형 또는 비정형 형상으로 구비될 수 있다. 일부 실시예에서, 컴포넌트 영역(CA)은 팔각형으로 구비될 수 있다. 컴포넌트 영역(CA)은 사각형, 육각형 등 다양한 형태의 다각형으로 구비될 수 있다. 컴포넌트 영역(CA)은 메인 표시 영역(MDA)에 의해서 둘러싸일 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 패널(10)에 적용될 수 있는 화소 회로(PC)를 개략적으로 나타낸 등가회로도이다.
도 4를 참조하면, 화소 회로(PC)는 스캔 라인(SL), 데이터 라인(DL) 및 표시 요소(DE) 등에 연결될 수 있다. 표시 요소(DE)는 유기 발광 다이오드(OLED)일 수 있다.
일 예로, 화소 회로(PC)는, 도 4에 도시된 바와 같이, 제1 내지 제7 박막 트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함한다. 제1 내지 제7 박막 트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)는 제1 내지 제3 스캔 신호(Sn, Sn-1, Sn+1)을 각각 전달하는 제1 내지 제3 스캔 라인(SL, SL-1, SL+1), 데이터 전압(Dm)을 전달하는 데이터 라인(DL), 발광 제어 신호(En)를 전달하는 발광 제어 라인(EL), 구동 전압(ELVDD)을 전달하는 구동 전압선(PL), 초기화 전압(Vint)을 전달하는 초기화 전압선(VL) 및 공통 전압(ELVSS)이 인가되는 공통 전극에 연결된다.
제1 박막 트랜지스터(T1)는 게이트-소스 전압에 따라 드레인 전류의 크기가 결정되는 구동 트랜지스터이고, 제2 내지 제7 박막 트랜지스터(T2 내지 T7)는 게이트-소스 전압, 실질적으로 게이트 전압에 따라 턴 온/오프되는 스위칭 트랜지스터일 수 있다.
제1 박막 트랜지스터(T1)는 구동 박막 트랜지스터로 지칭되고, 제2 박막 트랜지스터(T2)는 스캔 박막 트랜지스터로 지칭되고, 제3 박막 트랜지스터(T3)는 보상 박막 트랜지스터로 지칭되고, 제4 박막 트랜지스터(T4)는 게이트 초기화 박막 트랜지스터로 지칭되고, 제5 박막 트랜지스터(T5)는 제1 발광 제어 박막 트랜지스터로 지칭되고, 제6 박막 트랜지스터(T6)는 제2 발광 제어 박막 트랜지스터로 지칭되고, 제7 박막 트랜지스터(T7)는 애노드 초기화 박막 트랜지스터로 지칭될 수 있다.
스토리지 커패시터(Cst)는 구동 전압선(PL)과 구동 박막 트랜지스터(T1)의 구동 게이트 사이에 연결된다. 스토리지 커패시터(Cst)는 구동 전압선(PL)에 연결되는 상부 전극, 및 구동 박막 트랜지스터(T1)의 구동 게이트에 연결되는 하부 전극을 가질 수 있다.
구동 박막 트랜지스터(T1)는 게이트-소스 전압에 따라 구동 전압선(PL)에서 유기 발광 다이오드(OLED)로 흐르는 구동 전류(IOLED)의 크기를 제어할 수 있다. 구동 박막 트랜지스터(T1)는 스토리지 커패시터(Cst)의 하부 전극에 연결되는 구동 게이트, 제1 발광 제어 박막 트랜지스터(T5)를 통해 구동 전압선(PL)에 연결되는 구동 소스, 제2 발광 제어 박막 트랜지스터(T6)를 통해 유기 발광 다이오드(OLED)에 연결되는 구동 드레인을 가질 수 있다.
구동 박막 트랜지스터(T1)는 게이트-소스 전압에 따라 구동 전류(IOLED)를 유기 발광 다이오드(OLED)에 출력할 수 있다. 구동 전류(IOLED)의 크기는 구동 박막 트랜지스터(T1)의 게이트-소스 전압과 문턱 전압의 차에 기초하여 결정된다. 유기 발광 다이오드(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(IOLED)를 수신하고, 구동 전류(IOLED)의 크기에 따른 밝기로 발광할 수 있다.
스캔 박막 트랜지스터(T2)는 제1 스캔 신호(Sn)에 응답하여 데이터 전압(Dm)을 구동 박막 트랜지스터(T1)의 구동 소스에 전달한다. 스캔 박막 트랜지스터(T2)는 제1 스캔 라인(SL)에 연결되는 스캔 게이트, 데이터 라인(DL)에 연결되는 스캔 소스, 및 구동 박막 트랜지스터(T1)의 구동 소스에 연결되는 스캔 드레인을 가질 수 있다.
보상 박막 트랜지스터(T3)는 구동 박막 트랜지스터(T1)의 구동 드레인과 구동 게이트 사이에 직렬로 연결되며, 제1 스캔 신호(Sn)에 응답하여 구동 박막 트랜지스터(T1)의 구동 드레인과 구동 게이트를 서로 연결한다. 보상 박막 트랜지스터(T3)는 제1 스캔 라인(SL)에 연결되는 보상 게이트, 구동 박막 트랜지스터(T1)의 구동 드레인에 연결되는 보상 소스, 및 구동 박막 트랜지스터(T1)의 구동 게이트에 연결되는 보상 드레인을 가질 수 있다. 도 4에서는 보상 박막 트랜지스터(T3)가 한 개의 박막 트랜지스터로 구성되는 것으로 도시하고 있으나, 보상 박막 트랜지스터(T3)는 서로 직렬로 연결되는 2개의 박막 트랜지스터를 포함할 수도 있다.
게이트 초기화 박막 트랜지스터(T4)는 제2 스캔 신호(Sn-1)에 응답하여 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 구동 게이트에 인가한다. 게이트 초기화 박막 트랜지스터(T4)는 제2 스캔 라인(SL-1)에 연결되는 제1 초기화 게이트, 구동 박막 트랜지스터(T1)의 구동 게이트에 연결되는 제1 초기화 소스, 및 초기화 전압선(VL)에 연결되는 제1 초기화 드레인을 가질 수 있다. 도 4에서는 게이트 초기화 박막 트랜지스터(T4)가 한 개의 박막 트랜지스터로 구성되는 것으로 도시하고 있으나, 게이트 초기화 박막 트랜지스터(T4)는 서로 직렬로 연결되는 2개의 박막 트랜지스터를 포함할 수도 있다.
애노드 초기화 박막 트랜지스터(T7)는 제3 스캔 신호(Sn+1)에 응답하여 초기화 전압(Vint)을 유기 발광 다이오드(OLED)의 애노드에 인가한다. 애노드 초기화 박막 트랜지스터(T7)는 제3 스캔 라인(SL+1)에 연결되는 제2 초기화 게이트, 유기 발광 다이오드(OLED)의 애노드에 연결되는 제2 초기화 소스, 및 초기화 전압선(VL)에 연결되는 제2 초기화 드레인을 가질 수 있다.
제1 발광 제어 박막 트랜지스터(T5)는 발광 제어 신호(En)에 응답하여 구동 전압선(PL)과 구동 박막 트랜지스터(T1)의 구동 소스를 서로 접속할 수 있다. 제1 발광 제어 박막 트랜지스터(T5)는 발광 제어 라인(EL)에 연결되는 제1 발광 제어 게이트, 구동 전압선(PL)에 연결되는 제1 발광 제어 소스, 및 구동 박막 트랜지스터(T1)의 구동 소스에 연결되는 제1 발광 제어 드레인을 가질 수 있다.
제2 발광 제어 박막 트랜지스터(T6)는 발광 제어 신호(En)에 응답하여 구동 박막 트랜지스터(T1)의 구동 드레인과 유기 발광 다이오드(OLED)의 애노드를 서로 접속할 수 있다. 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어 라인(EL)에 연결되는 제2 발광 제어 게이트, 구동 박막 트랜지스터(T1)의 구동 드레인에 연결되는 제2 발광 제어 소스, 및 유기 발광 다이오드(OLED)의 애노드에 연결되는 제2 발광 제어 드레인을 가질 수 있다.
제2 스캔 신호(Sn-1)는 이전 행의 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다. 제3 스캔 신호(Sn+1)는 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다. 다른 예에 따르면, 제3 스캔 신호(Sn+1)는 다음 행의 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다.
본 실시예에서, 제1 내지 제7 박막 트랜지스터(T1 내지 T7)는 실리콘을 포함하는 반도체층을 포함할 수 있다. 일 예로, 제1 내지 제7 박막 트랜지스터(T1 내지 T7)는 저온 폴리실리콘(Low Temperature Poly-Silicon; LTPS)을 포함하는 반도체층을 포함할 수 있다. 폴리실리콘 물질은 전자이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하다. 다른 예로, 제1 내지 제7 박막 트랜지스터(T1 내지 T7)의 반도체층들은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(A)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 또 다른 예로, 제1 내지 제7 박막 트랜지스터(T1 내지 T7) 중 일부 반도체층은 저온 폴리실리콘(LTPS)으로 형성되고, 다른 일부 반도체층은 산화물 반도체(IGZO 등)로 형성될 수도 있다.
이하에서 일 실시예에 따른 디스플레이 패널(10)의 한 화소 회로(PC) 및 표시 요소(DE)인 유기 발광 다이오드(OLED)의 구체적인 동작 과정을 상세히 설명한다. 도 4에 도시된 바와 같이, 제1 내지 제7 박막 트랜지스터(T1 내지 T7)는 p형 MOSFET인 것으로 가정한다.
우선, 하이 레벨의 발광 제어 신호(En)가 수신되면, 제1 발광 제어 박막 트랜지스터(T5)와 제2 발광 제어 박막 트랜지스터(T6)가 턴 오프되고, 구동 박막 트랜지스터(T1)는 구동 전류(IOLED)의 출력을 멈추고, 유기 발광 다이오드(OLED)는 발광을 멈춘다.
이후, 로우 레벨의 제2 스캔 신호(Sn-1)가 수신되는 게이트 초기화 기간 동안, 게이트 초기화 박막 트랜지스터(T4)가 턴 온되며, 초기화 전압(Vint)은 구동 박막 트랜지스터(T1)의 구동 게이트, 즉, 스토리지 커패시터(Cst)의 하부 전극에 인가된다. 스토리지 커패시터(Cst)에는 구동 전압(ELVDD)과 초기화 전압(Vint)의 차(ELVDD - Vint)가 저장된다.
이후, 로우 레벨의 제1 스캔 신호(Sn)가 수신되는 데이터 기입 기간 동안, 스캔 박막 트랜지스터(T2)와 보상 박막 트랜지스터(T3)가 턴 온되며, 데이터 전압(Dm)은 구동 박막 트랜지스터(T1)의 구동 소스에 수신된다. 보상 박막 트랜지스터(T3)에 의해 구동 박막 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스 된다. 구동 박막 트랜지스터(T1)의 게이트 전압은 초기화 전압(Vint)에서 상승한다. 구동 박막 트랜지스터(T1)의 게이트 전압이 데이터 전압(Dm)에서 구동 박막 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 데이터 보상 전압(Dm - |Vth|)과 동일해지면, 구동 박막 트랜지스터(T1)이 턴 오프되면서 구동 박막 트랜지스터(T1)의 게이트 전압의 상승은 멈춘다. 그에 따라, 스토리지 커패시터(Cst)에는 구동 전압(ELVDD)과 데이터 보상 전압(Dm - |Vth|)의 차(ELVDD - Dm + |Vth|)가 저장된다.
또한, 로우 레벨의 제3 스캔 신호(Sn+1)가 수신되는 애노드 초기화 기간 동안, 애노드 초기화 박막 트랜지스터(T7)가 턴 온되며, 초기화 전압(Vint)은 유기 발광 다이오드(OLED)의 애노드에 인가된다. 초기화 전압(Vint)을 유기 발광 다이오드(OLED)의 애노드에 인가하여 유기 발광 다이오드(OLED)를 완전히 비발광시킴으로써, 다음 프레임에 화소 회로(PC)가 블랙 계조에 대응하는 데이터 전압(Dm)을 수신하였지만, 유기 발광 다이오드(OLED)가 미세하게 발광하는 현상을 제거할 수 있다.
제1 스캔 신호(Sn)와 제3 스캔 신호(Sn+1)는 실질적으로 동기화될 수 있으며, 이 경우 데이터 기입 기간과 애노드 초기화 기간은 동일한 기간일 수 있다.
이후, 로우 레벨의 발광 제어 신호(En)가 수신되면, 제1 발광 제어 박막 트랜지스터(T5)와 제2 발광 제어 박막 트랜지스터(T6)가 턴 온되고, 구동 박막 트랜지스터(T1)는 스토리지 커패시터(Cst)에 저장되었던 전압, 즉, 구동 박막 트랜지스터(T1)의 소스-게이트 전압(ELVDD - Dm + |Vth|)에서 구동 박막 트랜지스터(T1)의 문턱 전압(|Vth|)을 감산한 전압(ELVDD - Dm)에 대응하는 구동 전류(IOLED)를 출력하고, 유기 발광 다이오드(OLED)는 구동 전류(IOLED)의 크기에 대응하는 휘도로 발광할 수 있다.
도 4에서는 화소 회로(PC)가 7개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소 회로(PC)는 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있고, 3개 이상의 박막 트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 일부 영역을 나타낸 개략적인 평면 배치도이고, 도 6a는 도 5의 주변 영역(DPA)을 개략적으로 도시한 확대 평면도이다. 도 6a는 일부 부재가 생략되어 있을 수 있다.
도 5를 참조하면, 메인 표시 영역(MDA)에는 복수의 메인 화소(PXm)들이 배치될 수 있다. 본 명세서에서 화소(PX)는 이미지를 구현하는 최소 단위로 표시 요소(DE)에 의해 발광하는 발광 영역일 수 있다. 메인 화소(PXm)는 메인 표시 요소(DEm)에 의해 빛이 방출되는 발광 영역일 수 있고, 보조 화소(PXa)는 보조 표시 요소(DEa)에 의해 빛이 방출되는 발광 영역일 수 있다. 한편, 유기 발광 다이오드를 표시 요소(DE)로 채용하는 경우, 상기 발광 영역은 화소 정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술하고자 한다.
화소(PX)는 표시 요소(DE)에 의해 빛이 방출되는 발광 영역일 수 있으므로, 표시 요소(DE)가 배치되는 곳에 대응하여 위치할 수 있다. 메인 화소(PXm)는 메인 표시 요소(DEm)가 배치되는 곳에 대응하여 위치할 수 있고, 보조 화소(PXa)는 보조 표시 요소(DEa)가 배치되는 곳에 대응하여 위치할 수 있다.
일부 실시예에서, 메인 표시 영역(MDA)에 배치된 메인 화소(PXm)는 제1 메인 화소(PXm1), 제2 메인 화소(PXm2) 및 제3 메인 화소(PXm3)를 포함할 수 있다. 제1 메인 화소(PXm1), 제2 메인 화소(PXm2) 및 제3 메인 화소(PXm3)는 각각 적색, 녹색, 청색을 구현할 수 있다.
제1 메인 화소(PXm1), 제2 메인 화소(PXm2) 및 제3 메인 화소(PXm3)는 펜타일 구조로 배치될 수 있다. 예컨대, 제2 메인 화소(PXm2)의 중심점을 사각형의 중심점으로 하는 가상의 사각형의 꼭지점 중에 서로 마주보는 제1 꼭지점 및 제3 꼭지점에는 제1 메인 화소(PXm1)가 배치되며, 나머지 꼭지점인 제2 꼭지점 및 제4 꼭지점에는 제3 메인 화소(PXm3)가 배치될 수 있다. 제2 메인 화소(PXm2)의 크기는 제1 메인 화소(PXm1) 및 제3 메인 화소(PXm3)보다 작게 구비될 수 있다. 이러한 화소 배열 구조를 펜타일 매트릭스(pentile matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 5에서는 복수의 메인 화소(PXm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수의 메인 화소(PXm)들은 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
메인 표시 영역(MDA)에서 메인 화소 회로(PCm)들은 메인 화소(PXm)들과 중첩되어 배치될 수 있다. 메인 화소 회로(PCm)들은 메인 표시 요소(DEm)들과 중첩되어 배치될 수 있다. 메인 화소 회로(PCm)들은 x 방향 및 y 방향을 따라 매트릭스 형상으로 배치될 수 있다. 본 명세서에서 메인 화소 회로(PCm)라 함은 하나의 메인 화소(PXm)를 구현하는 화소 회로(PC)의 단위를 의미한다.
컴포넌트 영역(CA)에는 복수의 보조 화소(PXa)들이 배치될 수 있다. 복수의 보조 화소(PXa)들 각각은 적색, 녹색 및 청색 중 어느 하나의 광을 방출할 수 있다.
컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들의 단위 면적당 개수는 메인 표시 영역(MDA)에 배치된 메인 화소(PXm)들의 단위 면적당 개수보다 적을 수 있다. 예컨대, 동일 면적당 배치된 보조 화소(PXa)들의 개수와 메인 화소(PXm)들의 개수는 1:2, 1:4, 1:8, 1:9, 1:12.25의 비율로 구비될 수 있다. 즉, 컴포넌트 영역(CA)의 해상도는 메인 표시 영역(MDA)의 해상도의 1/2, 1/4, 1/8, 1/9, 1:12.25일 수 있다. 도 5에서는 컴포넌트 영역(CA)의 해상도가 1:12.25인 경우를 도시하고 있다.
컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들은 다양한 형상으로 배치될 수 있다. 보조 화소(PXa)들은 일부 보조 화소(PXa)들이 모여 화소 그룹을 형성할 수 있으며, 화소 그룹 내에서 펜타일 구조, 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다. 이 때, 화소 그룹 내에 배치된 보조 화소(PXa)들 간의 거리는 메인 화소(PXm)들 간의 거리와 동일할 수 있다.
또는, 도 5에 도시된 것처럼, 보조 화소(PXa)들은 컴포넌트 영역(CA) 내에서 분산되어 배치될 수 있다. 복수의 보조 화소(PXa)들 중 서로 이웃하는 보조 화소(PXa)들 간의 이격 거리는 일정할 수 있다.
예를 들어, 컴포넌트 영역(CA) 내에서 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제2 행 제4 열에 위치하는 보조 화소(PXa24) 간의 이격 거리(d1)는 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제3 행 제3 열에 위치하는 보조 화소(PXa33) 간의 이격 거리(d2)와 동일할 수 있다. 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제3 행 제3 열에 위치하는 보조 화소(PXa33) 간의 이격 거리(d2)는 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제2 행 제2 열에 위치하는 보조 화소(PXa22) 간의 이격 거리(d3)와 동일할 수 있다. 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제2 행 제2 열에 위치하는 보조 화소(PXa22) 간의 이격 거리(d3)는 제2 행 제3 열에 위치하는 보조 화소(PXa23)와 제1 행 제3 열에 위치하는 보조 화소(PXa13) 간의 이격 거리(d4)와 동일할 수 있다. 컴포넌트 영역(CA) 내에서 제2 행 제3 열에 위치하는 보조 화소(PXa23)를 기준으로 설명하였으나, 다른 보조 화소(PXa)들도 동일하게 적용될 수 있다.
복수의 보조 화소(PXa)들 각각은 복수의 보조 표시 요소(DEa)들에 대응하여 위치할 수 있으므로, 복수의 보조 표시 요소(DEa)들 중 서로 이웃하는 보조 표시 요소(DEa)들 간의 이격 거리는 일정할 수 있다.
예를 들어, 컴포넌트 영역(CA) 내에서 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제2 행 제4 열에 위치하는 보조 표시 요소(DEa24) 간의 이격 거리(d1)는 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제3 행 제3 열에 위치하는 보조 표시 요소(DEa33) 간의 이격 거리(d2)와 동일할 수 있다. 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제3 행 제3 열에 위치하는 보조 표시 요소(DEa33) 간의 이격 거리(d2)는 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제2 행 제2 열에 위치하는 보조 표시 요소(DEa22) 간의 이격 거리(d3)와 동일할 수 있다. 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제2 행 제2 열에 위치하는 보조 표시 요소(DEa22) 간의 이격 거리(d3)는 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)와 제1 행 제3 열에 위치하는 보조 표시 요소(DEa13) 간의 이격 거리(d4)와 동일할 수 있다. 컴포넌트 영역(CA) 내에서 제2 행 제3 열에 위치하는 보조 표시 요소(DEa23)를 기준으로 설명하였으나, 다른 보조 표시 요소(DEa)들도 동일하게 적용될 수 있다.
도 5에서는 복수의 보조 표시 요소(DEa)들 중 서로 이웃하는 보조 표시 요소(DEa)들 간의 이격 거리가 동일하도록 도시하고 있으나, 다른 예로, 서로 이웃하는 보조 표시 요소(DEa)들 간의 이격 거리는 서로 상이할 수 있다.
보조 화소(PXa)들 간에 거리는 메인 화소(PXm)들 간의 거리에 비해 클 수 있다. 한편, 컴포넌트 영역(CA)에서 보조 화소(PXa)들이 배치되지 않은 영역은 광 투과율이 높은 투과 영역(TA)이라 할 수 있다.
보조 화소(PXa)들의 발광을 구현하는 보조 화소 회로(PCa)들은 주변 영역(DPA)에 배치될 수 있다. 보조 화소 회로(PCa)들은 메인 표시 영역(MDA)에 인접한 주변 영역(DPA)에 배치될 수 있으며, x 방향으로 배열될 수 있다. 즉, 보조 화소 회로(PCa)들은 동일 행에 위치할 수 있다. 보조 화소 회로(PCa)들은 컴포넌트 영역(CA)에 배치되지 않는 바, 컴포넌트 영역(CA)은 보다 넓은 투과 영역(TA)을 확보할 수 있다.
보조 화소 회로(PCa)들 각각은 전극 연결 배선(EWL)들을 통해 보조 표시 요소(DEa)들과 연결될 수 있다. 디스플레이 패널의 y 방향의 대략 중앙을 지나는 가상의 선(ℓ)의 좌측에 위치한 복수의 보조 화소 회로(PCa)들과 가상의 선(ℓ)의 우측에 위치한 복수의 보조 화소 회로(PCa)들은 가상의 선(ℓ)을 기준으로 대략 좌우 대칭일 수 있다. 또한, 가상의 선(ℓ)의 좌측에 위치한 복수의 전극 연결 배선(EWL)들과 가상의 선(ℓ)의 우측에 위치한 복수의 전극 연결 배선(EWL)들은 가상의 선(ℓ)을 기준으로 대략 좌우 대칭일 수 있다.
이하에서는 가상의 선(ℓ)의 좌측에 위치한 복수의 보조 화소 회로(PCa)들 및 복수의 전극 연결 배선(EWL)들을 기준으로 설명하며, 가상의 선(ℓ)의 우측에 위치한 복수의 보조 화소 회로(PCa)들 및 복수의 전극 연결 배선(EWL)들도 동일하게 적용될 수 있다.
복수의 보조 화소 회로(PCa)들은 복수의 화소 회로 그룹(GPC)들로 나누어질 수 있다. 복수의 보조 표시 요소(DEa)들은 복수의 화소 회로 그룹(GPC)들에 각각 연결되는 복수의 표시 요소 그룹(GDE)들로 나누어질 수 있다. 이 때, 복수의 표시 요소 그룹(GDE)들 각각은 복수의 보조 표시 요소(DEa)들 중 동일 열에 위치하는 보조 표시 요소들의 집합일 수 있다. 즉, 복수의 보조 표시 요소(DEa)들을 열 단위로 묶을 수 있다. 열 단위로 묶인 보조 표시 요소(DEa)들 각각은 동일한 화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들에 연결될 수 있다.
예를 들어, 복수의 보조 화소 회로(PCa)들은 제1 화소 회로 그룹(GPC1) 및 제2 화소 회로 그룹(GPC2)으로 나누어질 수 있다. 복수의 보조 표시 요소(DEa)들은 제1 표시 요소 그룹(GDE1) 및 제2 표시 요소 그룹(GDE2)으로 나누어질 수 있다. 제1 표시 요소 그룹(GDE1)은 제1 화소 회로 그룹(GPC1)에 연결되고, 제2 표시 요소 그룹(GDE2)은 제2 화소 회로 그룹(GPC2)에 연결될 수 있다. 이 때, 제1 표시 요소 그룹(GDE1)은 복수의 보조 표시 요소(DEa)들 중 제1 열에 위치하는 보조 표시 요소들의 집합이고, 제2 표시 요소 그룹(GDE2)은 복수의 보조 표시 요소(DEa)들 중 제2 열에 위치하는 보조 표시 요소들의 집합일 수 있다. 즉, 제1 표시 요소 그룹(GDE1)에는 제1 행 제1 열에 위치하는 보조 표시 요소(DEa11), 제2 행 제1 열에 위치하는 보조 표시 요소(DEa21), 제3 행 제1 열에 위치하는 보조 표시 요소(DEa31), 및 제4 행 제1 열에 위치하는 보조 표시 요소(DEa41)가 포함될 수 있다. 제2 표시 요소 그룹(GDE2)에는 제1 행 제2 열에 위치하는 보조 표시 요소(DEa12), 제2 행 제2 열에 위치하는 보조 표시 요소(DEa22), 제3 행 제2 열에 위치하는 보조 표시 요소(DEa32), 및 제4 행 제2 열에 위치하는 보조 표시 요소(DEa42)가 포함될 수 있다.
화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들의 개수는 표시 요소 그룹(GDE)에 포함된 보조 표시 요소(DEa)들의 개수와 동일할 수 있다. 예를 들어, 도 5에 도시된 것처럼, 표시 요소 그룹(GDE)에 4개의 보조 표시 요소(DEa)가 배치되는 경우, 화소 회로 그룹(GPC)에 4개의 보조 화소 회로(PCa)가 포함될 수 있다.
컴포넌트 영역(CA)에서 제n 열에 위치하는 보조 표시 요소들의 집합인 표시 요소 그룹과 상기 표시 요소 그룹에 연결된 화소 회로 그룹이 이격된 거리는, 제n+1 열에 위치하는 보조 표시 요소들의 집합인 표시 요소 그룹과 상기 표시 요소 그룹에 연결된 화소 회로 그룹이 이격된 거리보다 가까울 수 있다. 여기서, n은 자연수이다.
예를 들어, 도 5에 도시된 것처럼, 컴포넌트 영역(CA)에서 제1 열에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹(GDE1)과 제1 표시 요소 그룹(GDE1)에 연결된 제1 화소 회로 그룹(GPC1)이 이격된 거리는 제2 열에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹(GDE2)과 제2 표시 요소 그룹(GDE2)에 연결된 제2 화소 회로 그룹(GPC2)이 이격된 거리보다 가까울 수 있다.
화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들 각각은 컴포넌트 영역(CA)에 인접한 순서대로 보조 표시 요소(DEa)들과 연결될 수 있다. 이 때, 보조 표시 요소(DEa)들 각각은 주변 영역(DPA)에 인접한 순서대로 보조 화소 회로(PCa)들과 연결된 것일 수 있다.
예를 들어, 도 5 및 도 6a에 도시된 것처럼, 제1 화소 회로 그룹(GPC1)은 제1-1 보조 화소 회로(PCa1-1), 제1-2 보조 화소 회로(PCa1-2), 제1-3 보조 화소 회로(PCa1-3), 및 제1-4 보조 화소 회로(PCa1-4)를 포함할 수 있다. 제1-1 보조 화소 회로(PCa1-1), 제1-2 보조 화소 회로(PCa1-2), 제1-3 보조 화소 회로(PCa1-3), 및 제1-4 보조 화소 회로(PCa1-4)를 순서로 컴포넌트 영역(CA)과 인접할 수 있다. 컴포넌트 영역(CA)과 가장 인접한 제1-1 보조 화소 회로(PCa1-1)는 주변 영역(DPA)에서 가장 인접한 제1 행 제1 열에 위치하는 보조 표시 요소(DEa11)와 연결될 수 있다. 컴포넌트 영역(CA)과 가장 먼 제1-4 보조 화소 회로(PCa1-4)는 주변 영역(DPA)에서 가장 먼 제4 행 제1 열에 위치하는 보조 표시 요소(DEa41)와 연결될 수 있다. 제1 화소 회로 그룹(GPC1)을 기준으로 설명하였으나, 제2 화소 회로 그룹(GPC2)도 동일하게 적용될 수 있다.
전극 연결 배선(EWL)들 각각은 주변 영역(DPA)에 위치하는 제1 전극 연결 배선(EWL1), 및 컴포넌트 영역(CA)에 위치하는 제2 전극 연결 배선(EWL2)을 포함할 수 있다. 제1 전극 연결 배선(ELW1)은 x 방향 및 y 방향으로 각각 연장되고, 제2 전극 연결 배선(EWL2)도 x 방향 및 y 방향으로 각각 연장될 수 있다.
제1 전극 연결 배선(EWL1)의 일단은 보조 화소 회로(PCa)와 연결되고, 제1 전극 연결 배선(EWL1)의 타단은 제2 전극 연결 배선(EWL2)과 연결될 수 있다. 제1 전극 연결 배선(EWL1)은 y 방향으로 연장되는 제1 부분(EWL1a), x 방향으로 연장되는 제2 부분(EWL1b), 및 y 방향으로 연장되는 제3 부분(EWL1c)을 포함할 수 있다. 제1 전극 연결 배선(EWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1 전극 연결 배선(EWL1)의 제2 부분(EWL1b)이 컴포넌트 영역(CA)과 이격된 거리가 증가할수록 제1 전극 연결 배선(EWL1)의 총 길이는 점점 증가할 수 있다. 제1 전극 연결 배선(EWL1)의 제2 부분(EWL1b)이 컴포넌트 영역(CA)과 가장 많이 이격된 경우, 제1 전극 연결 배선(EWL1)의 총 길이는 가장 길 수 있다.
제2 전극 연결 배선(EWL2)의 일단은 제1 전극 연결 배선(EWL1)과 연결되고, 제2 전극 연결 배선(EWL2)의 타단은 보조 표시 요소(DEa)와 연결될 수 있다. 도 5에 도시된 것처럼, 제2 전극 연결 배선(EWL2)의 일단은 제1 전극 연결 배선(EWL1)과 컴포넌트 영역(CA)의 가장자리에서 연결될 수 있다. 제2 전극 연결 배선(EWL2)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 제2 전극 연결 배선(EWL2)은 투명한 전도성 산화물(transparent conducting oxide, TCO)로 구비될 수 있다. 제2 전극 연결 배선(EWL2)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
도 5에서는 제2 전극 연결 배선(EWL2)들 각각의 길이가 상이하도록 도시하고 있으나, 제2 전극 연결 배선(EWL2)들 각각의 길이는 동일할 수 있다. 예를 들어, 제2 전극 연결 배선(EWL2)들 각각의 끝단은 메인 표시 영역(MDA)과 컴포넌트 영역(CA)의 경계까지 연장되어 구비될 수 있다. 이는 제2 전극 연결 배선(EWL2)들에 의한 전기적 로드를 맞춰주기 위함일 수 있다. 이에 따라, 컴포넌트 영역(CA)에서 휘도 편차가 최소화될 수 있다.
제1 전극 연결 배선(EWL1)과 제2 전극 연결 배선(EWL2)은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 제1 전극 연결 배선(EWL1)과 제2 전극 연결 배선(EWL2)이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다.
제1 전극 연결 배선(EWL1)은 제2 전극 연결 배선(EWL2) 보다 도전율이 높게 구비될 수 있다. 제1 전극 연결 배선(EWL1)은 주변 영역(DPA)에 배치되는 바, 광 투과율을 확보할 필요가 없기에 제2 전극 연결 배선(EWL2) 보다 광 투과율은 낮지만 도전율이 높은 물질을 채용할 수 있다. 이에 따라, 전극 연결 배선(EWL)의 저항 값을 최소화할 수 있다.
도 5에서는 전극 연결 배선(EWL)은 서로 다른 물질로 구비된 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)을 포함하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 예로, 전극 연결 배선(EWL)이 주변 영역(DPA)에서부터 컴포넌트 영역(CA)의 보조 표시 요소(DEa)들까지 일체로 구비될 수도 있다.
전극 연결 배선(EWL)이 보조 표시 요소(DEa)와 연결된다고 함은, 보조 표시 요소(DEa)의 화소 전극과 전기적으로 연결됨을 의미할 수 있다. 또한, 전극 연결 배선(EWL)이 보조 표시 요소(DEa)로 구현되는 보조 화소(PXa)와 연결됨을 의미할 수도 있다.
게이트 라인(GL)은 메인 화소 회로(PCm)들에 연결되는 메인 게이트 라인(GLm) 및 보조 화소 회로(PCa)들에 연결되는 보조 게이트 라인(GLa)을 포함할 수 있다.
메인 게이트 라인(GLm)은 x 방향으로 연장되어, 동일 행에 배치된 메인 화소 회로(PCm)들과 연결될 수 있다. 메인 게이트 라인(GLm)은 컴포넌트 영역(CA)에는 배치되지 않을 수 있다. 즉, 메인 게이트 라인(GLm)은 컴포넌트 영역(CA)을 사이에 두고 단선되어 구비될 수 있다. 이 경우, 컴포넌트 영역(CA)의 좌측에 배치된 메인 게이트 라인(GLm)은 좌측 게이트 구동 회로(GDC)로부터 신호를 전달 받고, 컴포넌트 영역(CA)의 우측에 배치된 메인 게이트 라인(GLm)은 우측 게이트 구동 회로(GDC)로부터 신호를 전달 받을 수 있다.
보조 게이트 라인(GLa)은 게이트 연결 배선(GWL)을 통해 메인 게이트 라인(GLm)과 연결될 수 있다. 보조 게이트 라인(GLa)은 게이트 연결 배선(GWL)을 통해 메인 게이트 라인(GLm)들 중 컴포넌트 영역(CA)에 의해 단선된 메인 게이트 라인(GLm)과 연결될 수 있다. 보조 게이트 라인(GLa)은 게이트 연결 배선(GWL)을 통해 메인 게이트 라인(GLm)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 메인 게이트 라인(GLm)과 연결될 수 있다. 예를 들어, 보조 게이트 라인(GLa)들 각각은 메인 게이트 라인(GLm)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 게이트 라인(GLm1), 제2 메인 게이트 라인(GLm2), 제3 메인 게이트 라인(GLm3), 및 제4 메인 게이트 라인(GLm4)과 연결될 수 있다.
도 3에서 서술한 바와 같이, 주변 영역(DPA)의 일측에는 복수의 메인 게이트 라인(GLm)들에 각각 연결되는 복수의 게이트 구동 회로(GDC)들이 배치될 수 있다. 복수의 게이트 구동 회로(GDC)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 메인 게이트 라인(GLm)들에 각각 연결된 게이트 구동 회로(GDC)들에 각각 게이트 연결 배선(GWL)들이 연결될 수 있다. 이 때, 메인 게이트 라인(GLm)들 각각은 게이트 구동 회로(GDC)들로부터 메인 표시 영역(MDA) 측으로 연장될 수 있다. 즉, 메인 게이트 라인(GLm)들 각각은 게이트 구동 회로(GDC)들로부터 +x 방향으로 연장될 수 있다. 게이트 연결 배선(GWL)들 각각은 게이트 구동 회로(GDC)들로부터 주변 영역(DPA) 측으로 연장될 수 있다. 즉, 게이트 연결 배선(GWL)들 각각은 게이트 구동 회로(GDC)들로부터 -x 방향으로 연장될 수 있다.
예를 들어, 도 5에 도시된 것처럼, x 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 게이트 라인(GLm1)은 제1 게이트 구동 회로(GDC1)와 연결되고, 제1 게이트 구동 회로(GDC1)로부터 메인 표시 영역(MDA) 측으로 연장될 수 있다. 게이트 연결 배선(GWL)은 제1 게이트 구동 회로(GDC1)와 연결되고, 제1 게이트 구동 회로(GDC1)로부터 주변 영역(DPA) 측으로 연장될 수 있다. 게이트 연결 배선(GWL)은 제1 게이트 구동 회로(GDC1)를 통해 제1 메인 게이트 라인(GLm1)과 연결될 수 있다. 제1 메인 게이트 라인(GLm1)을 기준으로 설명하였으나, 제2 내지 제4 메인 게이트 라인(GLm2, GLm3, GLm4)도 동일하게 적용될 수 있다.
보조 게이트 라인(GLa)과 연결된 메인 게이트 라인(GLm)의 개수는 컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들이 y 방향으로 배열된 개수와 동일할 수 있다. 예를 들어, 도 5에 도시된 것처럼, 컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들이 y 방향으로 배열된 개수가 4개인 경우, 보조 게이트 라인(GLa)과 연결된 메인 게이트 라인(GLm)의 개수는 4개일 수 있다.
게이트 연결 배선(GWL)은 메인 게이트 라인(GLm)과 연결되고 x 방향 및 y 방향으로 각각 연장되는 제1 게이트 연결 배선(GWL1), 및 y 방향으로 연장되어 보조 게이트 라인(GLa)과 연결되는 제2 게이트 연결 배선(GWL2)을 포함할 수 있다. 보조 게이트 라인(GLa)은 제1 게이트 연결 배선(GWL1) 및 제2 게이트 연결 배선(GWL2)을 통해 메인 게이트 라인(GLm)과 연결될 수 있다.
도 6a를 참조하면, 일 실시예에 있어서, 복수의 보조 게이트 라인(GLa)들 중 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 보조 게이트 라인(GLa)들은 서로 연결될 수 있다.
예를 들어, 제1 보조 게이트 라인(GLa1)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1)에 연결될 수 있다. 제5 보조 게이트 라인(GLa5)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-1 보조 화소 회로(PCa2-1)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제1 보조 게이트 라인(GLa1)과 제5 보조 게이트 라인(GLa5)은 서로 연결될 수 있다. 즉, 제1 보조 게이트 라인(GLa1)에 연결된 제2-1 게이트 연결 배선(GWL2-1)과 제5 보조 게이트 라인(GLa5)에 연결된 제2-5 게이트 연결 배선(GWL2-5)은 각각 제1-1 게이트 연결 배선(GWL1-1)에 연결될 수 있고, 제1 보조 게이트 라인(GLa1)과 제5 보조 게이트 라인(GLa5)은 서로 연결될 수 있다.
제2 보조 게이트 라인(GLa2)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-2 보조 화소 회로(PCa1-2)에 연결될 수 있다. 제6 보조 게이트 라인(GLa6)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-2 보조 화소 회로(PCa2-2)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제2 보조 게이트 라인(GLa2)과 제6 보조 게이트 라인(GLa6)은 서로 연결될 수 있다. 즉, 제2 보조 게이트 라인(GLa2)에 연결된 제2-2 게이트 연결 배선(GWL2-2)과 제6 보조 게이트 라인(GLa6)에 연결된 제2-6 게이트 연결 배선(GWL2-6)은 각각 제1-2 게이트 연결 배선(GWL1-2)에 연결될 수 있고, 제2 보조 게이트 라인(GLa2)과 제6 보조 게이트 라인(GLa6)은 서로 연결될 수 있다.
제3 보조 게이트 라인(GLa3)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-3 보조 화소 회로(PCa1-3)에 연결될 수 있다. 제7 보조 게이트 라인(GLa7)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-3 보조 화소 회로(PCa2-3)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제3 보조 게이트 라인(GLa3)과 제7 보조 게이트 라인(GLa7)은 서로 연결될 수 있다. 즉, 제3 보조 게이트 라인(GLa3)에 연결된 제2-3 게이트 연결 배선(GWL2-3)과 제7 보조 게이트 라인(GLa7)에 연결된 제2-7 게이트 연결 배선(GWL2-7)은 각각 제1-3 게이트 연결 배선(GWL1-3)에 연결될 수 있고, 제3 보조 게이트 라인(GLa3)과 제7 보조 게이트 라인(GLa7)은 서로 연결될 수 있다.
제4 보조 게이트 라인(GLa4)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-4 보조 화소 회로(PCa1-4)에 연결될 수 있다. 제8 보조 게이트 라인(GLa8)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-4 보조 화소 회로(PCa2-4)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제4 보조 게이트 라인(GLa4)과 제8 보조 게이트 라인(GLa8)은 서로 연결될 수 있다. 즉, 제4 보조 게이트 라인(GLa4)에 연결된 제2-4 게이트 연결 배선(GWL2-4)과 제8 보조 게이트 라인(GLa8)에 연결된 제2-8 게이트 연결 배선(GWL2-8)은 각각 제1-4 게이트 연결 배선(GWL1-4)에 연결될 수 있고, 제4 보조 게이트 라인(GLa4)과 제8 보조 게이트 라인(GLa8)은 서로 연결될 수 있다.
이 때, 도 5에 도시된 것처럼, 제1-1 보조 화소 회로(PCa1-1)는 컴포넌트 영역(CA)에서 제1 행 제1 열에 위치한 보조 표시 요소(DEa11)에 연결되고, 제2-1 보조 화소 회로(PCa2-1)는 컴포넌트 영역(CA)에서 제1 행 제2 열에 위치한 보조 표시 요소(DEa12)에 연결될 수 있다. 즉, 동일 행에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 게이트 라인(GLa)들은 서로 연결될 수 있으므로, 동일 행에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에는 동일한 신호가 인가될 수 있다. 또한, 제1-1 게이트 연결 배선(GWL1-1)은 제1 게이트 구동 회로(GDC1)를 통해 제1 메인 게이트 라인(GLm1)과 연결될 수 있으므로, 동일 행에 위치한 메인 표시 요소(DEm)와 보조 표시 요소(DEa)를 구동하는 화소 회로(PC)들에는 동일한 신호가 인가될 수 있다. 제1-1 보조 화소 회로(PCa1-1) 및 제2-1 보조 화소 회로(PCa2-1)를 기준으로 설명하였으나, 나머지 보조 화소 회로(PCa)들도 동일하게 적용될 수 있다.
제1 게이트 연결 배선(GWL1)과 제2 게이트 연결 배선(GWL2)은 서로 다른 층에 배치될 수 있고, 절연층에 형성된 콘택홀을 통해 제1 게이트 연결 배선(GWL1)과 제2 게이트 연결 배선(GWL2)은 연결될 수 있다. 제2 게이트 연결 배선(GWL2)과 보조 게이트 라인(GLa)은 서로 다른 층에 배치될 수 있고, 절연층에 형성된 콘택홀을 통해 제2 게이트 연결 배선(GWL2)과 보조 게이트 라인(GLa)은 연결될 수 있다.
다시 도 5를 참조하면, 데이터 라인(DL)은 메인 화소 회로(PCm)들에 연결되는 메인 데이터 라인(DLm)과 보조 화소 회로(PCa)들에 연결되는 보조 데이터 라인(DLa)을 포함할 수 있다.
메인 데이터 라인(DLm)은 y 방향으로 연장되어, 동일 열에 배치된 메인 화소 회로(PCm)들과 연결될 수 있다. 메인 데이터 라인(DLm)은 컴포넌트 영역(CA)에는 배치되지 않을 수 있다.
보조 데이터 라인(DLa)은 데이터 연결 배선(DWL)을 통해 메인 데이터 라인(DLm)과 연결될 수 있다. 보조 데이터 라인(DLa)은 데이터 연결 배선(DWL)을 통해 메인 데이터 라인(DLm)들 중 컴포넌트 영역(CA)에 의해 단선된 메인 데이터 라인(DLm)과 연결될 수 있다. 보조 데이터 라인(DLa)은 데이터 연결 배선(DWL)을 통해 메인 데이터 라인(DLm)들 중 y 방향으로 컴포넌트 영역(CA)과 인접한 메인 데이터 라인(DLm)과 연결될 수 있다. 예를 들어, 보조 데이터 라인(DLa)들 각각은 메인 데이터 라인(DLm)들 중 y 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 데이터 라인(DLm1) 및 제2 메인 데이터 라인(DLm2)과 연결될 수 있다. 도 5에서는 보조 데이터 라인(DLa)들 각각이 제1 메인 데이터 라인(DLm1) 및 제2 메인 데이터 라인(DLm2)과 연결되도록 도시하고 있으나, 보조 데이터 라인(DLa)들 각각은 컴포넌트 영역(CA)에 의해 단선된 메인 데이터 라인(DLm)들 중 어느 하나와 연결될 수 있다.
데이터 연결 배선(DWL)은 x 방향 및 y 방향으로 각각 연장되어 메인 데이터 라인(DLm)과 보조 데이터 라인(DLa)을 연결할 수 있다. 데이터 연결 배선(DWL)은 적어도 1회 이상 절곡된 형상일 수 있다. 데이터 연결 배선(DWL)은 컴포넌트 영역(CA)을 우회하도록 배치될 수 있다. 데이터 연결 배선(DWL)은 메인 표시 영역(MDA)에 배치된 메인 화소 회로(PCm)들과 중첩되어 배치될 수 있다. 데이터 연결 배선(DWL)이 메인 표시 영역(MDA)에 배치됨에 따라, 데이터 연결 배선(DWL)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
데이터 연결 배선(DWL)은 메인 데이터 라인(DLm) 및 보조 데이터 라인(DLa)과 다른 층에 배치되어, 데이터 연결 배선(DWL)은 콘택홀들을 통해서 메인 데이터 라인(DLm) 및 보조 데이터 라인(DLa)과 각각 연결될 수 있다.
도 6a를 참조하면, 일 실시예에 있어서, 복수의 보조 데이터 라인(DLa)들 중 동일한 화소 회로 그룹(GPC)에 각각 연결된 보조 데이터 라인(DLa)들은 서로 연결될 수 있다.
예를 들어, 제1 보조 데이터 라인(DLa1), 제2 보조 데이터 라인(DLa2), 제3 보조 데이터 라인(DLa3) 및 제4 보조 데이터 라인(DLa4)은 각각 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1), 제1-2 보조 화소 회로(PCa1-2), 제1-3 보조 화소 회로(PCa1-3) 및 제1-4 보조 화소 회로(PCa1-4)에 연결될 수 있다. 동일한 제1 화소 회로 그룹(GPC1)에 각각 연결된 제1 보조 데이터 라인(DLa1), 제2 보조 데이터 라인(DLa2), 제3 보조 데이터 라인(DLa3) 및 제4 보조 데이터 라인(DLa4)은 서로 연결될 수 있다. 즉, 제1 보조 데이터 라인(DLa1), 제2 보조 데이터 라인(DLa2), 제3 보조 데이터 라인(DLa3) 및 제4 보조 데이터 라인(DLa4)은 모두 동일한 데이터 연결 배선(DWL)에 연결될 수 있다.
제5 보조 데이터 라인(DLa5), 제6 보조 데이터 라인(DLa6), 제7 보조 데이터 라인(DLa7) 및 제8 보조 데이터 라인(DLa8)은 각각 제2 화소 회로 그룹(GPC2)에 포함된 제2-1 보조 화소 회로(PCa2-1), 제2-2 보조 화소 회로(PCa2-2), 제2-3 보조 화소 회로(PCa2-3) 및 제2-4 보조 화소 회로(PCa2-4)에 연결될 수 있다. 동일한 제2 화소 회로 그룹(GPC2)에 각각 연결된 제5 보조 데이터 라인(DLa5), 제6 보조 데이터 라인(DLa6), 제7 보조 데이터 라인(DLa7) 및 제8 보조 데이터 라인(DLa8)은 서로 연결될 수 있다. 즉, 제5 보조 데이터 라인(DLa5), 제6 보조 데이터 라인(DLa6), 제7 보조 데이터 라인(DLa7) 및 제8 보조 데이터 라인(DLa8)은 모두 동일한 데이터 연결 배선(DWL)에 연결될 수 있다.
이 때, 도 5에 도시된 것처럼, 제1-1 보조 화소 회로(PCa1-1)는 컴포넌트 영역(CA)에서 제1 행 제1 열에 위치한 보조 표시 요소(DEa11)에 연결되고, 제1-2 보조 화소 회로(PCa1-2)는 컴포넌트 영역(CA)에서 제2 행 제1 열에 위치한 보조 표시 요소(DEa21)에 연결되고, 제1-3 보조 화소 회로(PCa1-3)는 컴포넌트 영역(CA)에서 제3 행 제1 열에 위치한 보조 표시 요소(DEa31)에 연결되고, 제1-4 보조 화소 회로(PCa1-4)는 컴포넌트 영역(CA)에서 제4 행 제1 열에 위치한 보조 표시 요소(DEa41)에 연결될 수 있다. 즉, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 데이터 라인(DLa)들은 서로 연결될 수 있으므로, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에는 동일한 신호가 인가될 수 있다. 또한, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 데이터 라인(DLa)들은 데이터 연결 배선(DWL)을 통해 제1 메인 데이터 라인(DLm1)과 연결될 수 있으므로, 동일 열에 위치한 메인 표시 요소(DEm)와 보조 표시 요소(DEa)를 구동하는 화소 회로(PC)들에는 동일한 신호가 인가될 수 있다. 제1-1 보조 화소 회로(PCa1-1), 제1-2 보조 화소 회로(PCa1-2), 제1-3 보조 화소 회로(PCa1-3) 및 제1-4 보조 화소 회로(PCa1-4)를 기준으로 설명하였으나, 나머지 보조 화소 회로(PCa)들도 동일하게 적용될 수 있다.
도 5에서는 가상의 선(ℓ)을 기준으로 좌우가 대칭이 되도록 도시하고 있으나, 우측에 위치한 보조 화소 회로(PCa)들이 모두 좌측에 배치될 수도 있다. 또는, 반대로 좌측에 위치한 보조 화소 회로(PCa)들이 모두 우측에 배치될 수도 있다.
도 6b는 도 5의 메인 화소 회로(PCm)와 도 6a의 게이트 연결 배선(GWL) 및 데이터 연결 배선(DWL)을 각각 I-I' 및 II-II'을 따라 절취한 예시적인 단면도이다. 도 6b에 있어서, 도 5 및 도 6a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 6b를 참조하면, 메인 표시 영역(MDA)에는 메인 화소(PXm)가 배치될 수 있다. 또한, 메인 표시 영역(MDA)에는 메인 박막 트랜지스터(TFTm)와 스토리지 커패시터(Cst)를 포함하는 메인 화소 회로(PCm), 및 메인 화소 회로(PCm)와 연결된 메인 표시 요소(DEm)가 배치될 수 있다. 본 실시예에서는 표시 요소로써 유기 발광 다이오드가 채용된 것을 예로 들고 있으나, 다른 실시예로, 표시 요소로써 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 도 6b를 참조하여 디스플레이 패널(10)에 포함된 구성을 적층 구조에 따라 보다 구체적으로 설명하며, 게이트 연결 배선(GWL) 및 데이터 연결 배선(DWL) 등의 위치관계에 대해 설명하고자 한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 반도체층(A)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
반도체층(A)은 채널 영역과 상기 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A)은 단층 또는 다층으로 구성될 수 있다.
기판(100) 상에는 반도체층(A)을 덮도록 제1 게이트 절연층(113) 및 제2 게이트 절연층(115)이 적층되어 배치될 수 있다. 제1 게이트 절연층(113) 및 제2 게이트 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제1 게이트 절연층(113) 상에는 반도체층(A)과 적어도 일부 중첩되도록 게이트 전극(G)이 배치될 수 있다. 또한, 제1 게이트 절연층(113) 상에는 보조 게이트 라인(GLa) 및 제1 게이트 연결 배선(GWL1)이 배치될 수 있다. 게이트 전극(G), 보조 게이트 라인(GLa) 및 제1 게이트 연결 배선(GWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.
도 6a에서는 게이트 전극(G), 보조 게이트 라인(GLa) 및 제1 게이트 연결 배선(GWL1)이 제1 게이트 절연층(113)에 배치된 것으로 도시하고 있으나, 다른 실시예로, 게이트 전극(G), 보조 게이트 라인(GLa) 및 제1 게이트 연결 배선(GWL1)은 제2 게이트 절연층(115) 상면에 배치될 수 있다.
일 실시예에 있어서, 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)로 구비되며, 도 6b에 도시한 바와 같이 메인 박막 트랜지스터(TFTm)와 중첩될 수 있다. 예컨대, 메인 박막 트랜지스터(TFTm)의 게이트 전극(G)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로의 기능을 수행할 수 있다. 이와 다르게 스토리지 커패시터(Cst)는 메인 박막 트랜지스터(TFTm)와 중첩되지 않고, 따로 존재할 수도 있다.
스토리지 커패시터(Cst)의 상부 전극(CE2)은 제2 게이트 절연층(115)을 사이에 두고 하부 전극(CE1)과 중첩하며, 커패시턴스를 형성한다. 이 경우, 제2 게이트 절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
제2 게이트 절연층(115) 상에는 스토리지 커패시터(Cst)의 상부 전극(CE2)을 덮도록 층간 절연층(117)이 구비될 수 있다. 층간 절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
층간 절연층(117) 상부에는 소스 전극, 드레인 전극, 메인 데이터 라인(DLm), 보조 데이터 라인(DLa), 제1 연결 전극(CM1) 및 제2 연결 전극(CM2)이 배치될 수 있다.
소스 전극, 드레인 전극, 메인 데이터 라인(DLm), 보조 데이터 라인(DLa), 제1 연결 전극(CM1) 및 제2 연결 전극(CM2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스 전극, 드레인 전극, 메인 데이터 라인(DLm), 보조 데이터 라인(DLa), 제1 연결 전극(CM1) 및 제2 연결 전극(CM2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스 전극 및 드레인 전극은 콘택홀을 통해서 반도체층(A)의 소스 영역 또는 드레인 영역에 접속될 수 있다.
소스 전극, 드레인 전극, 메인 데이터 라인(DLm), 보조 데이터 라인(DLa), 제1 연결 전극(CM1) 및 제2 연결 전극(CM2)은 무기 보호층(미도시)으로 커버될 수 있다. 무기 보호층은 질화실리콘(SiNX)과 산화실리콘(SiOX)의 단일막 또는 다층막일 수 있다. 무기 보호층은 층간 절연층(117) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다.
소스 전극, 드레인 전극, 메인 데이터 라인(DLm), 보조 데이터 라인(DLa), 제1 연결 전극(CM1) 및 제2 연결 전극(CM2)을 덮도록 평탄화층(119)이 배치되며, 평탄화층(119)은 메인 박막 트랜지스터(TFTm)와 제1 화소 전극(210)을 연결하기 위한 콘택홀을 포함한다.
평탄화층(119)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 평탄화층(119)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
일 실시예에 있어서, 도 6b에 도시된 것처럼, 평탄화층(119)은 제1 평탄화층(119a) 및 제2 평탄화층(119b)을 포함할 수 있다.
제1 평탄화층(119a) 상에는 제3 연결 전극(CM3), 데이터 연결 배선(DWL), 제2 게이트 연결 배선(GWL2)이 배치될 수 있다. 데이터 연결 배선(DWL)은 제1 평탄화층(119a)에 형성된 콘택홀을 통해 보조 데이터 라인(DLa)과 연결될 수 있다. 제2 게이트 연결 배선(GWL2)은 제1 평탄화층(119a) 및 층간 절연층(117) 각각에 형성된 콘택홀들과 제1 연결 전극(CM1)을 통해 제1 게이트 연결 배선(GWL1)에 연결될 수 있다. 또한, 제2 게이트 연결 배선(GWL2)은 제1 평탄화층(119a) 및 층간 절연층(117) 각각에 형성된 콘택홀들과 제2 연결 전극(CM2)을 통해 보조 게이트 라인(GLa)에 연결될 수 있다. 도 6a에서는 제2 게이트 연결 배선(GWL2)이 제1 평탄화층(119a) 상에 배치되는 것으로 도시하고 있으나, 다른 예로, 제2 게이트 연결 배선(GWL2)은 층간 절연층(117) 상에 배치될 수 있다.
평탄화층(119) 상에는 메인 표시 요소(DEm)가 배치된다. 메인 표시 요소(DEm)는 제1 화소 전극(210), 유기 발광층을 포함하는 제1 중간층(220) 및 대향 전극(230)을 포함한다. 메인 표시 요소(DEm)는 평탄화층(119)에 형성된 콘택홀들과 제3 연결 전극(CM3)을 통해 메인 박막트랜지스터(TFTm)와 연결될 수 있다. 즉, 메인 표시 요소(DEm)는 메인 화소 회로(PCm)와 연결될 수 있다.
제1 화소 전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1 화소 전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 제1 화소 전극(210)은 ITO/Ag/ITO로 구비될 수 있다.
기판(100)의 표시 영역(DA)에 있어서, 평탄화층(119) 상에는 화소 정의막(121)이 배치될 수 있다. 화소 정의막(121)은 제1 화소 전극(210)의 가장자리를 덮으며, 제1 화소 전극(210)의 중앙부를 노출하는 제1 개구(OP)를 구비할 수 있다. 상기 제1 개구(OP)에 의해서 메인 표시 요소(DEm)의 발광 영역(EAm)이 정의된다. 즉, 메인 화소(PXm)의 크기 및 형상이 정의된다. 화소 정의막(121)은 제1 화소 전극(210)의 가장자리와 제1 화소 전극(210) 상부의 대향 전극(230)의 사이의 거리를 증가시킴으로써 제1 화소 전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(121)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
제1 중간층(220)은 화소 정의막(121)에 의해 형성된 개구(OP) 내에 배치되며, 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(230)은 표시 영역(DA)에 걸쳐 배치되며, 제1 중간층(220)과 화소 정의막(121)의 상부에 배치될 수 있다. 대향 전극(230)은 복수의 유기 발광 다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 제1 화소 전극(210)에 대응할 수 있다.
이러한 유기 발광 다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기 발광 다이오드(OLED)를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 표시 영역(DA)을 덮으며 주변 영역(DPA)의 적어도 일부에까지 연장될 수 있다. 이러한 봉지층은 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 전극 연결 배선(EWL)을 개략적으로 도시하는 단면도이고, 도 7b는 본 발명의 다른 실시예에 따른 전극 연결 배선(EWL)을 개략적으로 도시하는 단면도이다. 도 7a 및 도 7b에 있어서, 도 5, 도 6a 및 도 6b와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 메인 표시 영역(MDA)에는 메인 화소(PXm)가 배치되고, 컴포넌트 영역(CA)에는 보조 화소(PXa)가 배치될 수 있다. 또한, 메인 표시 영역(MDA)에는 메인 박막 트랜지스터(TFTm)를 포함하는 메인 화소 회로(PCm), 및 메인 화소 회로(PCm)와 연결된 메인 표시 요소(DEm)가 배치될 수 있다. 컴포넌트 영역(CA)에는 보조 박막 트랜지스터(TFTa)를 포함하는 보조 화소 회로(PCa), 및 보조 화소 회로(PCa)와 연결된 보조 표시 요소(DEa)가 배치될 수 있다.
보조 화소 회로(PCa)와 연결된 보조 표시 요소(DEa)는 평탄화층(119) 상에 배치된다. 보조 표시 요소(DEa)는 제2 화소 전극(210'), 유기 발광층을 포함하는 제2 중간층(220') 및 대향 전극(230)을 포함한다. 보조 표시 요소(DEa)는 평탄화층(119), 층간 절연층(117), 게이트 절연층(113, 115)에 각각 형성된 콘택홀들과 전극 연결 배선(EWL)을 통해 보조 박막 트랜지스터(TFTa)에 연결될 수 있다. 즉, 보조 표시 요소(DEa)는 보조 화소 회로(PCa)와 연결될 수 있다.
평탄화층(119) 상에 배치되는 화소 정의막(121)은 제2 화소 전극(210')의 가장자리를 덮으며, 제2 화소 전극(210')의 중앙부를 노출하는 제2 개구(OP')를 구비할 수 있다. 상기 제2 개구(OP')에 의해서 보조 표시 요소(DEa)의 발광 영역(EAa)이 정의된다. 즉, 보조 화소(PXa)의 크기 및 형상이 정의된다.
일 실시예에 있어서, 제1 색의 광을 발광하는 메인 표시 요소(DEm)의 발광 영역(EAm)은 상기 제1 색의 광을 발광하는 보조 표시 요소(DEa)의 발광 영역(EAa)은 보다 작을 수 있다. 즉, 동일 색의 광을 발광하는 메인 화소(PXm)와 보조 화소(PXa)의 크기를 비교했을 때, 보조 화소(PXa)의 크기가 메인 화소(PXm)의 크기 보다 클 수 있다.
일 실시예에 있어서, 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)은 서로 다른 층에 배치될 수 있다. 예를 들어, 도 7a에 도시된 것처럼, 제1 전극 연결 배선(EWL1)은 제2 게이트 절연층(115) 상에 배치되고, 제2 전극 연결 배선(EWL2)은 제1 평탄화층(119a) 상에 배치될 수 있다. 제1 전극 연결 배선(EWL1)과 제2 전극 연결 배선(EWL2)은 평탄화층(119) 및 층간 절연층(117)에 각각 형성된 콘택홀들과 층간 절연층(117) 상에 배치된 제4 연결 전극(CM4)을 통해 연결될 수 있다. 다른 예로, 제1 전극 연결 배선(EWL1)은 제1 게이트 절연층(113) 또는 층간 절연층(117) 또는 제1 평탄화층(119a) 상에 배치될 수 있다. 제2 전극 연결 배선(EWL2)은 층간 절연층(117) 상에 배치될 수 있다.
다른 실시예에 있어서, 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)은 동일 층에 배치될 수 있다. 예를 들어, 도 7b에 도시된 것처럼, 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)은 제1 평탄화층(119a) 상에 배치될 수 있다. 제2 전극 연결 배선(EWL2)의 끝단이 제1 전극 연결 배선(EWL1)의 끝단을 덮도록 구비될 수 있다. 이를 통해 제1 전극 연결 배선(EWL1)과 제2 전극 연결 배선(EWL2)은 연결될 수 있다. 제1 전극 연결 배선(EWL1)은 평탄화층(119), 층간 절연층(117) 및 게이트 절연층(113, 115)에 각각 형성된 콘택홀들과 층간 절연층(117) 상에 배치된 제5 연결 전극(CM5)을 통해 보조 박막트랜지스터(TFTa)에 연결될 수 있다.
도 7b에서는 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)은 제1 평탄화층(119a) 상에 배치되도록 도시하고 있으나, 또 다른 예로, 제1 전극 연결 배선(EWL1) 및 제2 전극 연결 배선(EWL2)은 층간 절연층(117) 상에 배치될 수 있다.
제1 전극 연결 배선(EWL1)과 제2 전극 연결 배선(EWL2)은 서로 다른 물질로 구비될 수 있다. 예를 들어, 제1 전극 연결 배선(EWL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 제2 전극 연결 배선(EWL2)은 투명한 전도성 물질로 구비될 수 있다. 예컨대, 제2 전극 연결 배선(EWL2)은 투명한 전도성 산화물(transparent conducting oxide, TCO)로 구비될 수 있다. 제2 전극 연결 배선(EWL2)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 패널(10)의 일부 영역을 나타낸 개략적인 평면 배치도이고, 도 9는 도 8의 주변 영역(DPA)을 개략적으로 도시한 확대 평면도이다. 또한, 도 10은 도 9의 게이트 연결 배선(GWL), 데이터 연결 배선(DWL) 및 전극 연결 배선(EWL)을 각각 III-III' 및 IV-IV'을 따라 절취한 예시적인 단면도이다. 도 8, 도 9 및 도 10에 있어서, 도 5, 도 6a 및 도 6b와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 보조 화소(PXa)들의 발광을 구현하는 보조 화소 회로(PCa)들은 주변 영역(DPA)에 배치될 수 있다. 보조 화소 회로(PCa)들은 메인 표시 영역(MDA)에 인접한 주변 영역(DPA)에 배치될 수 있으며, x 방향으로 배열될 수 있다. 즉, 보조 화소 회로(PCa)들은 동일 행에 위치할 수 있다. 보조 화소 회로(PCa)들은 컴포넌트 영역(CA)에 배치되지 않는 바, 컴포넌트 영역(CA)은 보다 넓은 투과 영역(TA)을 확보할 수 있다.
보조 화소 회로(PCa)들 각각은 전극 연결 배선(EWL')들을 통해 보조 표시 요소(DEa)들과 연결될 수 있다. 디스플레이 패널의 y 방향의 대략 중앙을 지나는 가상의 선(ℓ')의 좌측에 위치한 복수의 보조 화소 회로(PCa)들과 가상의 선(ℓ')의 우측에 위치한 복수의 보조 화소 회로(PCa)들은 가상의 선(ℓ')을 기준으로 대략 좌우 대칭일 수 있다. 또한, 가상의 선(ℓ')의 좌측에 위치한 복수의 전극 연결 배선(EWL')들과 가상의 선(ℓ')의 우측에 위치한 복수의 전극 연결 배선(EWL')들은 가상의 선(ℓ')을 기준으로 대략 좌우 대칭일 수 있다.
이하에서는 가상의 선(ℓ')의 좌측에 위치한 복수의 보조 화소 회로(PCa)들 및 복수의 전극 연결 배선(EWL')들을 기준으로 설명하며, 가상의 선(ℓ')의 우측에 위치한 복수의 보조 화소 회로(PCa)들 및 복수의 전극 연결 배선(EWL')들도 동일하게 적용될 수 있다.
복수의 보조 화소 회로(PCa)들은 복수의 화소 회로 그룹(GPC)들로 나누어질 수 있다. 복수의 보조 표시 요소(DEa)들은 복수의 화소 회로 그룹(GPC)들에 각각 연결되는 복수의 표시 요소 그룹(GDE)들로 나누어질 수 있다. 이 때, 복수의 표시 요소 그룹(GDE)들 각각은 복수의 보조 표시 요소(DEa)들 중 동일 행에 위치하는 보조 표시 요소들의 집합일 수 있다. 즉, 복수의 보조 표시 요소(DEa)들을 행 단위로 묶을 수 있다. 행 단위로 묶인 보조 표시 요소(DEa)들 각각은 동일한 화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들에 연결될 수 있다.
예를 들어, 복수의 보조 화소 회로(PCa)들은 제1 화소 회로 그룹(GPC1), 제2 화소 회로 그룹(GPC2), 제3 화소 회로 그룹(GPC3) 및 제4 화소 회로 그룹(GPC4)으로 나누어질 수 있다. 복수의 보조 표시 요소(DEa)들은 제1 표시 요소 그룹(GDE1), 제2 표시 요소 그룹(GDE2), 제3 표시 요소 그룹(GDE3) 및 제4 표시 요소 그룹(GDE4)으로 나누어질 수 있다. 제1 표시 요소 그룹(GDE1)은 제1 화소 회로 그룹(GPC1)에 연결되고, 제2 표시 요소 그룹(GDE2)은 제2 화소 회로 그룹(GPC2)에 연결되고, 제3 표시 요소 그룹(GDE3)은 제3 화소 회로 그룹(GPC3)에 연결되고, 제4 표시 요소 그룹(GDE4)은 제4 화소 회로 그룹(GPC4)에 연결될 수 있다. 이 때, 제1 표시 요소 그룹(GDE1)은 복수의 보조 표시 요소(DEa)들 중 제1 행에 위치하는 보조 표시 요소들의 집합이고, 제2 표시 요소 그룹(GDE2)은 복수의 보조 표시 요소(DEa)들 중 제2 행에 위치하는 보조 표시 요소들의 집합이고, 제3 표시 요소 그룹(GDE3)은 복수의 보조 표시 요소(DEa)들 중 제3 행에 위치하는 보조 표시 요소들의 집합이고, 제4 표시 요소 그룹(GDE4)은 복수의 보조 표시 요소(DEa)들 중 제4 행에 위치하는 보조 표시 요소들의 집합일 수 있다. 즉, 제1 표시 요소 그룹(GDE1)에는 제1 행 제1 열에 위치하는 보조 표시 요소(DEa11), 제1 행 제2 열에 위치하는 보조 표시 요소(DEa12)가 포함되고, 제2 표시 요소 그룹(GDE2)에는 제2 행 제1 열에 위치하는 보조 표시 요소(DEa21), 제2 행 제2 열에 위치하는 보조 표시 요소(DEa22)가 포함될 수 있다. 제3 표시 요소 그룹(GDE3)에는 제3 행 제1 열에 위치하는 보조 표시 요소(DEa31), 제3 행 제2 열에 위치하는 보조 표시 요소(DEa32)가 포함되고, 제4 표시 요소 그룹(GDE4)에는 제4 행 제1 열에 위치하는 보조 표시 요소(DEa41), 제4 행 제2 열에 위치하는 보조 표시 요소(DEa42)가 포함될 수 있다.
화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들의 개수는 표시 요소 그룹(GDE)에 포함된 보조 표시 요소(DEa)들의 개수와 동일할 수 있다. 예를 들어, 도 8에 도시된 것처럼, 표시 요소 그룹(GDE)에 2개의 보조 표시 요소(DEa)가 배치되는 경우, 화소 회로 그룹(GPC)에 2개의 보조 화소 회로(PCa)가 포함될 수 있다.
컴포넌트 영역(CA)에서 제n 행에 위치하는 보조 표시 요소들의 집합인 표시 요소 그룹에 연결된 화소 회로 그룹은, 제n+1 행에 위치하는 보조 표시 요소들의 집합인 표시 요소 그룹에 연결된 화소 회로 그룹 보다 컴포넌트 영역(CA)에서 더 멀리 위치할 수 있다. 여기서, n은 자연수이다.
예를 들어, 도 8에 도시된 것처럼, 컴포넌트 영역(CA)에서 제1 행에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹(GDE1)에 연결된 제1 화소 회로 그룹(GPC1)은, 제2 행에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹(GDE2)에 연결된 제2 화소 회로 그룹(GPC2) 보다 컴포넌트 영역(CA)에서 더 멀리 위치할 수 있다. 컴포넌트 영역(CA)에서 제2 행에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹(GDE2)에 연결된 제2 화소 회로 그룹(GPC2)은, 제3 행에 위치하는 보조 표시 요소들의 집합인 제3 표시 요소 그룹(GDE3)에 연결된 제3 화소 회로 그룹(GPC3) 보다 컴포넌트 영역(CA)에서 더 멀리 위치할 수 있다. 또한, 컴포넌트 영역(CA)에서 제3 행에 위치하는 보조 표시 요소들의 집합인 제3 표시 요소 그룹(GDE3)에 연결된 제3 화소 회로 그룹(GPC3)은, 제4 행에 위치하는 보조 표시 요소들의 집합인 제4 표시 요소 그룹(GDE4)에 연결된 제4 화소 회로 그룹(GPC4) 보다 컴포넌트 영역(CA)에서 더 멀리 위치할 수 있다. 즉, 제1 표시 요소 그룹(GDE1)에 연결된 제1 화소 회로 그룹(GPC1)은 컴포넌트 영역(CA)과 가장 많이 이격될 수 있다.
화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들 각각은 컴포넌트 영역(CA)에 인접한 순서대로 보조 표시 요소(DEa)들과 연결될 수 있다. 이 때, 보조 표시 요소(DEa)들 각각은 메인 표시 영역(MDA)과 컴포넌트 영역(CA)의 경계에 인접한 순서대로 보조 화소 회로(PCa)들과 연결된 것일 수 있다.
예를 들어, 도 8 및 도 9에 도시된 것처럼, 제1 화소 회로 그룹(GPC1)은 제1-1 보조 화소 회로(PCa1-1) 및 제1-2 보조 화소 회로(PCa1-2)를 포함할 수 있다. 제1-1 보조 화소 회로(PCa1-1)는 제1-2 보조 화소 회로(PCa1-2) 보다 컴포넌트 영역(CA)에 인접할 수 있다. 컴포넌트 영역(CA)에 인접한 제1-1 보조 화소 회로(PCa1-1)는 메인 표시 영역(MDA)과 컴포넌트 영역(CA)의 경계에 인접한 제1 행 제1 열에 위치하는 보조 표시 요소(DEa11)와 연결될 수 있다. 제1-2 보조 화소 회로(PCa1-2)는 제1 행 제1 열에 위치하는 보조 표시 요소(DEa11) 보다 메인 표시 영역(MDA)과 컴포넌트 영역(CA)의 경계에서 먼 제1 행 제2 열에 위치하는 보조 표시 요소(DEa12)와 연결될 수 있다. 제1 화소 회로 그룹(GPC1)을 기준으로 설명하였으나, 다른 화소 회로 그룹(GPC)들도 동일하게 적용될 수 있다.
전극 연결 배선(EWL')들 각각은 주변 영역(DPA)에 위치하는 제1 전극 연결 배선(EWL1'), 및 컴포넌트 영역(CA)에 위치하는 제2 전극 연결 배선(EWL2')을 포함할 수 있다. 제1 전극 연결 배선(ELW1')은 x 방향 및 y 방향으로 각각 연장되고, 제2 전극 연결 배선(EWL2')도 x 방향 및 y 방향으로 각각 연장될 수 있다.
제1 전극 연결 배선(EWL1')의 일단은 보조 화소 회로(PCa)와 연결되고, 제1 전극 연결 배선(EWL1')의 타단은 제2 전극 연결 배선(EWL2')과 연결될 수 있다. 제1 전극 연결 배선(EWL1')은 y 방향으로 연장되는 제1 부분(EWL1'a), x 방향으로 연장되는 제2 부분(EWL1'b), 및 y 방향으로 연장되는 제3 부분(EWL1'c)을 포함할 수 있다. 제1 전극 연결 배선(EWL1')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
일 실시예에 있어서, 제1 부분(EWL1'a), 제2 부분(EWL1'b) 및 제3 부분(EWL1'c)은 서로 상이한 층에 배치될 수 있다. 제1 부분(EWL1'a), 제2 부분(EWL1'b) 및 제3 부분(EWL1'c)이 서로 다른 층에 배치되는 경우, 콘택홀들을 통해서 연결될 수 있다. 예를 들면, 도 10에 도시된 것처럼, 제1 부분(EWL1'a)은 층간 절연층(117) 상에 배치되고, 제2 부분(EWL1'b)은 제1 게이트 절연층(113) 상에 배치될 수 있다. 다른 예로, 제1 부분(EWL1'a)은 제1 평탄화층(119a) 상에 배치될 수 있다. 제2 부분(EWL1'b)은 제2 게이트 절연층(115) 상에 배치될 수 있다. 다른 실시예에 있어서, 제1 부분(EWL1'a)과 제3 부분(EWL1'c)은 동일한 층에 배치될 수도 있다.
제2 전극 연결 배선(EWL2')의 일단은 제1 전극 연결 배선(EWL1')과 연결되고, 제2 전극 연결 배선(EWL2')의 타단은 보조 표시 요소(DEa)와 연결될 수 있다. 도 8에 도시된 것처럼, 제2 전극 연결 배선(EWL2')의 일단은 제1 전극 연결 배선(EWL1')과 컴포넌트 영역(CA)의 가장자리에서 연결될 수 있다. 제2 전극 연결 배선(EWL2')은 투명한 전도성 물질로 구비될 수 있다.
도 7a 및 도 7b에서 서술한 바와 같이 제1 전극 연결 배선(EWL1')과 제2 전극 연결 배선(EWL2')은 동일한 층에 배치될 수도 있으며, 서로 다른 층에 배치될 수도 있다. 제1 전극 연결 배선(EWL1')과 제2 전극 연결 배선(EWL2')이 서로 다른 층에 배치되는 경우 콘택홀을 통해서 연결될 수 있다.
게이트 라인(GL)은 메인 화소 회로(PCm)들에 연결되는 메인 게이트 라인(GLm) 및 보조 화소 회로(PCa)들에 연결되는 보조 게이트 라인(GLa')을 포함할 수 있다.
보조 게이트 라인(GLa')은 게이트 연결 배선(GWL')을 통해 메인 게이트 라인(GLm)과 연결될 수 있다. 보조 게이트 라인(GLa')은 게이트 연결 배선(GWL')을 통해 메인 게이트 라인(GLm)들 중 컴포넌트 영역(CA)에 의해 단선된 메인 게이트 라인(GLm)과 연결될 수 있다. 보조 게이트 라인(GLa')은 게이트 연결 배선(GWL')을 통해 메인 게이트 라인(GLm)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 메인 게이트 라인(GLm)과 연결될 수 있다. 예를 들어, 보조 게이트 라인(GLa')들 각각은 메인 게이트 라인(GLm)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 게이트 라인(GLm1), 제2 메인 게이트 라인(GLm2), 제3 메인 게이트 라인(GLm3), 및 제4 메인 게이트 라인(GLm4)과 연결될 수 있다.
도 3에서 서술한 바와 같이, 주변 영역(DPA)의 일측에는 복수의 메인 게이트 라인(GLm)들에 각각 연결되는 복수의 게이트 구동 회로(GDC)들이 배치될 수 있다. 복수의 게이트 구동 회로(GDC)들 중 x 방향으로 컴포넌트 영역(CA)과 인접한 메인 게이트 라인(GLm)들에 각각 연결된 게이트 구동 회로(GDC)들에 각각 게이트 연결 배선(GWL')들이 연결될 수 있다. 이 때, 메인 게이트 라인(GLm)들 각각은 게이트 구동 회로(GDC)들로부터 메인 표시 영역(MDA) 측으로 연장될 수 있다. 즉, 메인 게이트 라인(GLm)들 각각은 게이트 구동 회로(GDC)들로부터 +x 방향으로 연장될 수 있다. 게이트 연결 배선(GWL')들 각각은 게이트 구동 회로(GDC)들로부터 주변 영역(DPA) 측으로 연장될 수 있다. 즉, 게이트 연결 배선(GWL')들 각각은 게이트 구동 회로(GDC)들로부터 -x 방향으로 연장될 수 있다.
예를 들어, 도 8에 도시된 것처럼, x 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 게이트 라인(GLm1)은 제1 게이트 구동 회로(GDC)와 연결되고, 제1 게이트 구동 회로(GDC)로부터 메인 표시 영역(MDA) 측으로 연장될 수 있다. 게이트 연결 배선(GWL')은 제1 게이트 구동 회로(GDC)와 연결되고, 제1 게이트 구동 회로(GDC)로부터 주변 영역(DPA) 측으로 연장될 수 있다. 게이트 연결 배선(GWL')은 제1 게이트 구동 회로(GDC)를 통해 제1 메인 게이트 라인(GLm1)과 연결될 수 있다. 제1 메인 게이트 라인(GLm1)을 기준으로 설명하였으나, 제2 내지 제4 메인 게이트 라인(GLm2, GLm3, GLm4)도 동일하게 적용될 수 있다.
보조 게이트 라인(GLa')과 연결된 메인 게이트 라인(GLm)의 개수는 컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들이 y 방향으로 배열된 개수와 동일할 수 있다. 예를 들어, 도 8에 도시된 것처럼, 컴포넌트 영역(CA)에 배치된 보조 화소(PXa)들이 y 방향으로 배열된 개수가 4개인 경우, 보조 게이트 라인(GLa')과 연결된 메인 게이트 라인(GLm)의 개수는 4개일 수 있다.
게이트 연결 배선(GWL')은 x 방향 및 y 방향으로 각각 연장되어 보조 게이트 라인(GLa')에 연결될 수 있다. 일 실시예에 있어서, 게이트 연결 배선(GWL')과 보조 게이트 라인(GLa')은 일체(一體)로 형성될 수 있다. 게이트 연결 배선(GWL')은 도 10에 도시된 바와 같이 제1 게이트 절연층(113) 상에 배치될 수 있다.
도 9를 참조하면, 일 실시예에 있어서, 복수의 보조 게이트 라인(GLa')들 중 동일한 화소 회로 그룹(GPC)에 각각 연결된 보조 게이트 라인(GLa')들은 서로 연결될 수 있다. 즉, 복수의 화소 회로 그룹(GPC)들 중 어느 한 화소 회로 그룹(GPC)에 포함된 보조 화소 회로(PCa)들은 보조 게이트 라인(GLa')을 공유할 수 있다. 복수의 보조 게이트 라인(GLa')들은 복수의 화소 회로 그룹(GPC)들과 일대일 연결될 수 있다.
예를 들어, 제1 보조 게이트 라인(GLa'1)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1) 및 제1-2 보조 화소 회로(PCa1-2)에 연결될 수 있다. 즉, 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1) 및 제1-2 보조 화소 회로(PCa1-2)는 제1 보조 게이트 라인(GLa'1)을 공유할 수 있다.
제2 보조 게이트 라인(GLa'2)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-1 보조 화소 회로(PCa2-1) 및 제2-2 보조 화소 회로(PCa2-2)에 연결될 수 있다. 즉, 제2 화소 회로 그룹(GPC2)에 포함된 제2-1 보조 화소 회로(PCa2-1) 및 제2-2 보조 화소 회로(PCa2-2)는 제2 보조 게이트 라인(GLa'2)을 공유할 수 있다.
제3 보조 게이트 라인(GLa'3)은 제3 화소 회로 그룹(GPC3)에 포함된 제3-1 보조 화소 회로(PCa3-1) 및 제3-2 보조 화소 회로(PCa3-2)에 연결될 수 있다. 즉, 제3 화소 회로 그룹(GPC3)에 포함된 제3-1 보조 화소 회로(PCa3-1) 및 제3-2 보조 화소 회로(PCa3-2)는 제3 보조 게이트 라인(GLa'3)을 공유할 수 있다.
제4 보조 게이트 라인(GLa'4)은 제4 화소 회로 그룹(GPC4)에 포함된 제4-1 보조 화소 회로(PCa4-1) 및 제4-2 보조 화소 회로(PCa4-2)에 연결될 수 있다. 즉, 제4 화소 회로 그룹(GPC4)에 포함된 제4-1 보조 화소 회로(PCa4-1) 및 제4-2 보조 화소 회로(PCa4-2)는 제4 보조 게이트 라인(GLa'4)을 공유할 수 있다.
이 때, 도 8에 도시된 것처럼, 제1-1 보조 화소 회로(PCa1-1)는 컴포넌트 영역(CA)에서 제1 행 제1 열에 위치한 보조 표시 요소(DEa11)에 연결되고, 제1-2 보조 화소 회로(PCa1-2)는 컴포넌트 영역(CA)에서 제1 행 제2 열에 위치한 보조 표시 요소(DEa12)에 연결될 수 있다. 즉, 동일 행에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 게이트 라인(GLa')들은 서로 연결될 수 있으므로, 동일 행에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에는 동일한 신호가 인가될 수 있다. 또한, 제1 보조 게이트 라인(GLa'1)과 연결되는 게이트 연결 배선(GWL')은 제1 게이트 구동 회로(GDC1)를 통해 제1 메인 게이트 라인(GLm1)과 연결될 수 있으므로, 동일 행에 위치한 메인 표시 요소(DEm)와 보조 표시 요소(DEa)를 구동하는 화소 회로(PC)들에는 동일한 신호가 인가될 수 있다. 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1) 및 제1-2 보조 화소 회로(PCa1-2)를 기준으로 설명하였으나, 나머지 보조 화소 회로(PCa)들도 동일하게 적용될 수 있다.
다시 도 8을 참조하면, 데이터 라인(DL)은 메인 화소 회로(PCm)들에 연결되는 메인 데이터 라인(DLm)과 보조 화소 회로(PCa)들에 연결되는 보조 데이터 라인(DLa')을 포함할 수 있다.
보조 데이터 라인(DLa')은 데이터 연결 배선(DWL')을 통해 메인 데이터 라인(DLm)과 연결될 수 있다. 보조 데이터 라인(DLa')은 데이터 연결 배선(DWL')을 통해 메인 데이터 라인(DLm)들 중 컴포넌트 영역(CA)에 의해 단선된 메인 데이터 라인(DLm)과 연결될 수 있다. 보조 데이터 라인(DLa')은 데이터 연결 배선(DWL')을 통해 메인 데이터 라인(DLm)들 중 y 방향으로 컴포넌트 영역(CA)과 인접한 메인 데이터 라인(DLm)과 연결될 수 있다. 예를 들어, 보조 데이터 라인(DLa')들 각각은 메인 데이터 라인(DLm)들 중 y 방향으로 컴포넌트 영역(CA)과 인접한 제1 메인 데이터 라인(DLm1) 및 제2 메인 데이터 라인(DLm2)과 연결될 수 있다. 도 8에서는 보조 데이터 라인(DLa')들 각각이 제1 메인 데이터 라인(DLm1) 및 제2 메인 데이터 라인(DLm2)과 연결되도록 도시하고 있으나, 보조 데이터 라인(DLa')들 각각은 컴포넌트 영역(CA)에 의해 단선된 메인 데이터 라인(DLm)들 중 어느 하나와 연결될 수 있다.
데이터 연결 배선(DWL')은 보조 데이터 라인(DLa')과 메인 데이터 라인(DLm)을 연결하는 제1 데이터 연결 배선(DWL'1), 및 보조 데이터 라인(DLa')들을 서로 연결하는 제2 데이터 연결 배선(DWL'2)을 포함할 수 있다. 데이터 연결 배선(DWL')은 보조 데이터 라인(DLa')과 다른 층에 배치되어, 데이터 연결 배선(DWL')은 콘택홀들을 통해서 보조 데이터 라인(DLa')과 연결될 수 있다. 일 실시예에 있어서, 도 10에 도시된 것처럼, 데이터 연결 배선(DWL')은 제1 게이트 절연층(113) 상에 배치되고, 보조 데이터 라인(DLa')은 층간 절연층(117) 상에 배치될 수 있다. 다른 예로, 데이터 연결 배선(DWL')은 제2 게이트 절연층(115) 상에 배치될 수 있다. 보조 데이터 라인(DLa')은 제1 평탄화층(119a) 상에 배치될 수 있다.
제1 데이터 연결 배선(DWL'1)은 x 방향 및 y 방향으로 각각 연장되어 메인 데이터 라인(DLm)과 보조 데이터 라인(DLa')을 연결할 수 있다. 제1 데이터 연결 배선(DWL'1)은 적어도 1회 이상 절곡된 형상일 수 있다. 제1 데이터 연결 배선(DWL'1)은 컴포넌트 영역(CA)을 우회하도록 배치될 수 있다. 제1 데이터 연결 배선(DWL'1)은 메인 표시 영역(MDA)에 배치된 메인 화소 회로(PCm)들과 중첩되어 배치될 수 있다. 제1 데이터 연결 배선(DWL'1)이 메인 표시 영역(MDA)에 배치됨에 따라, 제1 데이터 연결 배선(DWL'1)이 배치되는 별도의 공간을 확보하지 않아도 되는 바, 데드 스페이스(dead space) 면적을 최소화할 수 있다.
복수의 화소 회로 그룹(GPC) 중 어느 하나는 메인 데이터 라인(DLm)과 연결된 제1 데이터 연결 배선(DWL'1)과 연결될 수 있다. 예를 들어, 도 9에 도시된 것처럼, 메인 데이터 라인(DLm)과 연결된 제1-1 데이터 연결 배선(DWL'1-1) 및 제1-2 데이터 연결 배선(DWL'1-2)은 제4 화소 회로 그룹(GPC4)에 연결될 수 있다. 제1-1 데이터 연결 배선(DWL'1-1)은 제4-1 보조 화소 회로(PCa4-1)에 연결된 제7 보조 데이터 라인(DLa'7)과 연결되고, 제1-2 데이터 연결 배선(DWL'4)은 제4-2 보조 화소 회로(PCa4-2)에 연결된 제8 보조 데이터 라인(DLa'8)과 연결될 수 있다.
도 9에서는 제1-1 데이터 연결 배선(DWL'1-1) 및 제1-2 데이터 연결 배선(DWL'1-2)이 제4 화소 회로 그룹(GPC4)에 연결되도록 도시하고 있으나, 제1-1 데이터 연결 배선(DWL'1-1) 및 제1-2 데이터 연결 배선(DWL'1-2)은 제1 화소 회로 그룹(GPC1), 제2 화소 회로 그룹(GPC2), 제3 화소 회로 그룹(GPC3) 및 제4 화소 회로 그룹(GPC4) 중 적어도 어느 하나에 연결될 수 있다. 예를 들면, 제1-1 데이터 연결 배선(DWL'1-1) 및 제1-2 데이터 연결 배선(DWL'1-2)은 제1 화소 회로 그룹(GPC1)에 연결되거나, 제1 화소 회로 그룹(GPC1) 및 제3 화소 회로 그룹(GPC3)에 연결될 수도 있다.
도 9를 참조하면, 일 실시예에 있어서, 복수의 보조 데이터 라인(DLa')들 중 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 보조 데이터 라인(DLa')들은 서로 연결될 수 있다. 복수의 보조 데이터 라인(DLa')들 중 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 보조 데이터 라인(DLa')들은 제2 데이터 연결 배선(DWL'2)을 통해 서로 연결될 수 있다.
예를 들어, 제1 보조 데이터 라인(DLa'1)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-1 보조 화소 회로(PCa1-1)에 연결되고, 제3 보조 데이터 라인(DLa'3)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-1 보조 화소 회로(PCa2-1)에 연결되고, 제5 보조 데이터 라인(DLa'5)은 제3 화소 회로 그룹(GPC3)에 포함된 제3-1 보조 화소 회로(PCa3-1)에 연결되고, 제7 보조 데이터 라인(DLa'7)은 제4 화소 회로 그룹(GPC4)에 포함된 제4-1 보조 화소 회로(PCa4-1)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제1 보조 데이터 라인(DLa'1), 제3 보조 데이터 라인(DLa'3), 제5 보조 데이터 라인(DLa'5) 및 제7 보조 데이터 라인(DLa'7)은 서로 연결될 수 있다. 제1 보조 데이터 라인(DLa'1), 제3 보조 데이터 라인(DLa'3), 제5 보조 데이터 라인(DLa'5) 및 제7 보조 데이터 라인(DLa'7)은 제2-1 데이터 연결 배선(DWL'2-1)을 통해 서로 연결될 수 있다.
제2 보조 데이터 라인(DLa'2)은 제1 화소 회로 그룹(GPC1)에 포함된 제1-2 보조 화소 회로(PCa1-2)에 연결되고, 제4 보조 데이터 라인(DLa'4)은 제2 화소 회로 그룹(GPC2)에 포함된 제2-2 보조 화소 회로(PCa2-2)에 연결되고, 제6 보조 데이터 라인(DLa'6)은 제3 화소 회로 그룹(GPC3)에 포함된 제3-2 보조 화소 회로(PCa3-2)에 연결되고, 제8 보조 데이터 라인(DLa'8)은 제4 화소 회로 그룹(GPC4)에 포함된 제4-2 보조 화소 회로(PCa4-2)에 연결될 수 있다. 서로 다른 화소 회로 그룹(GPC)에 각각 연결된 제2 보조 데이터 라인(DLa'2), 제4 보조 데이터 라인(DLa'4), 제6 보조 데이터 라인(DLa'6) 및 제8 보조 데이터 라인(DLa'8)은 서로 연결될 수 있다. 제2 보조 데이터 라인(DLa'2), 제4 보조 데이터 라인(DLa'4), 제6 보조 데이터 라인(DLa'6) 및 제8 보조 데이터 라인(DLa'8)은 제2-2 데이터 연결 배선(DWL'2-2)을 통해 서로 연결될 수 있다.
이 때, 도 8에 도시된 것처럼, 제1-1 보조 화소 회로(PCa1-1)는 컴포넌트 영역(CA)에서 제1 행 제1 열에 위치한 보조 표시 요소(DEa11)에 연결되고, 제2-1 보조 화소 회로(PCa2-1)는 컴포넌트 영역(CA)에서 제2 행 제1 열에 위치한 보조 표시 요소(DEa21)에 연결되고, 제3-1 보조 화소 회로(PCa3-1)는 컴포넌트 영역(CA)에서 제3 행 제1 열에 위치한 보조 표시 요소(DEa31)에 연결되고, 제4-1 보조 화소 회로(PCa4-1)는 컴포넌트 영역(CA)에서 제4 행 제1 열에 위치한 보조 표시 요소(DEa41)에 연결될 수 있다. 즉, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 데이터 라인(DLa')들은 서로 연결될 수 있으므로, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에는 동일한 신호가 인가될 수 있다. 또한, 동일 열에 위치한 보조 표시 요소(DEa)를 구동하는 보조 화소 회로(PCa)들에 각각 연결된 보조 데이터 라인(DLa')들은 데이터 연결 배선(DWL')을 통해 제1 메인 데이터 라인(DLm1)과 연결될 수 있으므로, 동일 열에 위치한 메인 표시 요소(DEm)와 보조 표시 요소(DEa)를 구동하는 화소 회로(PC)들에는 동일한 신호가 인가될 수 있다. 제1-1 보조 화소 회로(PCa1-1), 제2-1 보조 화소 회로(PCa2-1), 제3-1 보조 화소 회로(PCa3-1) 및 제4-1 보조 화소 회로(PCa4-1)를 기준으로 설명하였으나, 나머지 보조 화소 회로(PCa)들도 동일하게 적용될 수 있다.
도 8에서는 가상의 선(ℓ')을 기준으로 좌우가 대칭이 되도록 도시하고 있으나, 우측에 위치한 보조 화소 회로(PCa)들이 모두 좌측에 배치될 수도 있다. 또는, 반대로 좌측에 위치한 보조 화소 회로(PCa)들이 모두 우측에 배치될 수도 있다.
지금까지는 디스플레이 패널 및 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 패널을 제조하기 위한 디스플레이 패널 제조 방법 및 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조 방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치
10: 디스플레이 패널
100: 기판
MDA: 메인 표시 영역
CA: 컴포넌트 영역
PXm, PXa: 메인 화소, 보조 화소
DEm, DEa: 메인 표시 요소, 보조 표시 요소
PCm, PCa: 메인 화소 회로, 보조 화소 회로
GLm, GLa: 메인 게이트 라인, 보조 게이트 라인
DLm, DLa: 메인 데이터 라인, 보조 데이터 라인
GWL, GWL': 게이트 연결 배선
DWL, DWL': 데이터 연결 배선

Claims (25)

  1. 메인 표시 영역 및 컴포넌트 영역을 포함한 표시 영역, 및 상기 표시 영역 외곽의 주변 영역을 포함하는 기판;
    상기 메인 표시 영역에 배치되는 복수의 메인 화소 회로들;
    각각 제1 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 행에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 게이트 라인들;
    각각 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 열에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 데이터 라인들;
    상기 컴포넌트 영역에서, 상기 제1 방향 및 상기 제2 방향으로 각각 배열된 복수의 보조 표시 요소들;
    상기 메인 표시 영역에 인접한 상기 주변 영역에서, 동일 행에 위치하고 상기 복수의 보조 표시 요소들에 각각 연결되는 복수의 보조 화소 회로들;
    상기 복수의 메인 게이트 라인들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 게이트 라인들; 및
    상기 복수의 메인 데이터 라인들 중 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 데이터 라인들;을 구비하는 디스플레이 패널.
  2. 제1 항에 있어서,
    상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고,
    상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고,
    상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 열에 위치하는 보조 표시 요소들의 집합인 디스플레이 패널.
  3. 제2 항에 있어서,
    상기 복수의 보조 데이터 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되는 디스플레이 패널.
  4. 제2 항에 있어서,
    상기 복수의 보조 게이트 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결되는 디스플레이 패널.
  5. 제2 항에 있어서,
    상기 복수의 화소 회로 그룹들 각각에 포함된 보조 화소 회로들의 개수는 상기 복수의 표시 요소 그룹들 각각에 포함된 보조 표시 요소들의 개수와 동일한 디스플레이 패널.
  6. 제2 항에 있어서,
    상기 컴포넌트 영역에서 제n 열에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹과 상기 제1 표시 요소 그룹에 연결된 제1 화소 회로 그룹이 이격된 거리는,
    상기 컴포넌트 영역에서 제n+1 열에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹과 상기 제2 표시 요소 그룹에 연결된 제2 화소 회로 그룹이 이격된 거리보다 가까운 디스플레이 패널.(여기서 n은 자연수이다.)
  7. 제1 항에 있어서,
    상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고,
    상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고,
    상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 행에 위치하는 보조 표시 요소들의 집합인 디스플레이 패널.
  8. 제7 항에 있어서,
    상기 복수의 보조 데이터 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되는 디스플레이 패널.
  9. 제7 항에 있어서,
    상기 복수의 보조 게이트 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결되는 디스플레이 패널.
  10. 제7 항에 있어서,
    상기 복수의 보조 게이트 라인들은 상기 복수의 화소 회로 그룹들과 일대일 연결되고, 상기 복수의 화소 회로 그룹들 각각에 포함된 보조 화소 회로들에 공유되는 디스플레이 패널.
  11. 제7 항에 있어서,
    상기 컴포넌트 영역에서 n 번째 행에 위치하는 보조 표시 요소들의 집합인 제1 표시 요소 그룹에 연결된 제1 화소 회로 그룹은,
    상기 컴포넌트 영역에서 n+1 번째 행에 위치하는 보조 표시 요소들의 집합인 제2 표시 요소 그룹에 연결된 제2 화소 회로 그룹 보다 상기 컴포넌트 영역으로부터 멀리 위치한 디스플레이 패널. (여기서 n은 자연수이다.)
  12. 제1 항에 있어서,
    상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들과 상기 복수의 보조 데이터 라인들을 각각 연결하는 복수의 데이터 연결 배선들을 더 포함하고,
    상기 복수의 데이터 연결 배선들은 상기 메인 표시 영역에 위치하고 상기 컴포넌트 영역을 우회하는 디스플레이 패널.
  13. 제12 항에 있어서,
    상기 복수의 데이터 연결 배선들 각각은 적어도 1회 이상 절곡된 형상인 디스플레이 패널.
  14. 제1 항에 있어서,
    상기 주변 영역의 일측에 위치하고, 상기 복수의 메인 게이트 라인들에 각각 연결되는 복수의 게이트 구동 회로들; 및
    상기 복수의 게이트 구동 회로들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들에 각각 연결된 게이트 구동 회로들에 각각 연결되는 복수의 게이트 연결 배선들;을 더 포함하는 디스플레이 패널.
  15. 제14 항에 있어서,
    상기 복수의 메인 게이트 라인들 각각은 상기 복수의 게이트 구동 회로들로부터 상기 메인 표시 영역 측으로 연장되고,
    상기 복수의 게이트 연결 배선들 각각은 상기 복수의 게이트 구동 회로들로부터 상기 주변 영역 측으로 연장되는 디스플레이 패널.
  16. 제1 항에 있어서,
    각각 상기 복수의 보조 표시 요소들과 상기 복수의 보조 화소 회로들을 연결하고, 서로 다른 물질로 구비된 제1 전극 연결 배선 및 제2 전극 연결 배선을 포함하는 복수의 전극 연결 배선들을 더 포함하는 디스플레이 패널.
  17. 제16 항에 있어서,
    상기 제1 전극 연결 배선과 상기 제2 전극 연결 배선은 동일 층에 배치되고, 상기 제2 전극 연결 배선의 끝단이 상기 제1 전극 연결 배선의 끝단을 덮도록 구비되는 디스플레이 패널.
  18. 제1 항에 있어서,
    상기 복수의 보조 표시 요소들 중 서로 이웃하는 보조 표시 요소들 간의 이격 거리는 일정한 디스플레이 패널.
  19. 제1 항에 있어서,
    상기 메인 표시 영역에 배치되고, 상기 복수의 메인 화소 회로들에 각각 연결되는 복수의 메인 표시 요소들을 더 포함하고,
    상기 복수의 메인 표시 요소들 중 제1 색의 광을 발광하는 메인 표시 요소의 발광 영역은 상기 복수의 보조 표시 요소들 중 상기 제1 색의 광을 발광하는 보조 표시 요소의 발광 영역보다 작은 디스플레이 패널.
  20. 메인 표시 영역 및 컴포넌트 영역을 포함한 표시 영역, 및 상기 표시 영역 외곽의 주변 영역을 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널의 하부에서 상기 컴포넌트 영역에 대응하도록 배치된 컴포넌트;를 구비하고,
    상기 디스플레이 패널은,
    기판;
    상기 메인 표시 영역에 배치되는 복수의 메인 화소 회로들;
    각각 제1 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 행에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 게이트 라인들;
    각각 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 복수의 메인 화소 회로들 중 동일 열에 위치하는 메인 화소 회로들에 연결되는 복수의 메인 데이터 라인들;
    상기 컴포넌트 영역에서, 상기 제1 방향 및 상기 제2 방향으로 각각 배열된 복수의 보조 표시 요소들;
    상기 메인 표시 영역에 인접한 상기 주변 영역에서, 동일 행에 위치하고 상기 복수의 보조 표시 요소들에 각각 연결되는 복수의 보조 화소 회로들;
    상기 복수의 메인 게이트 라인들 중 상기 제1 방향으로 상기 컴포넌트 영역과 인접한 메인 게이트 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 게이트 라인들; 및
    상기 복수의 메인 데이터 라인들 중 상기 제2 방향으로 상기 컴포넌트 영역과 인접한 메인 데이터 라인들, 및 상기 복수의 보조 화소 회로들과 각각 연결되는 복수의 보조 데이터 라인들;을 포함하는 디스플레이 장치.
  21. 제20 항에 있어서,
    상기 복수의 보조 화소 회로들은 복수의 화소 회로 그룹들로 나누어지고,
    상기 복수의 보조 표시 요소들은 상기 복수의 화소 회로 그룹들에 각각 연결되는 복수의 표시 요소 그룹들로 나누어지고,
    상기 복수의 표시 요소 그룹들 각각은 복수의 보조 표시 요소들 중 동일 열 또는 동일 행에 위치하는 보조 표시 요소들의 집합인 디스플레이 장치.
  22. 제21 항에 있어서,
    상기 복수의 표시 요소 그룹들 각각이 복수의 보조 표시 요소들 중 동일 열에 위치하는 보조 표시 요소들의 집합인 경우, 상기 복수의 보조 데이터 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되고, 상기 복수의 보조 게이트 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결되는 디스플레이 장치.
  23. 제21 항에 있어서,
    상기 복수의 표시 요소 그룹들 각각이 복수의 보조 표시 요소들 중 동일 행에 위치하는 보조 표시 요소들의 집합인 경우, 상기 복수의 보조 데이터 라인들 중 서로 다른 화소 회로 그룹에 각각 연결된 보조 데이터 라인들은 서로 연결되고, 상기 복수의 보조 게이트 라인들 중 동일한 화소 회로 그룹에 각각 연결된 보조 게이트 라인들은 서로 연결되는 디스플레이 장치.
  24. 제20 항에 있어서,
    각각 상기 복수의 보조 표시 요소들과 상기 복수의 보조 화소 회로들을 연결하고, 서로 다른 물질로 구비된 제1 전극 연결 배선 및 제2 전극 연결 배선을 포함하는 복수의 전극 연결 배선들을 더 포함하는 디스플레이 장치.
  25. 제24 항에 있어서,
    상기 제2 전극 연결 배선은 상기 컴포넌트 영역과 중첩되고, 투명 전도성 산화물로 구비된 디스플레이 장치.
KR1020200128901A 2020-10-06 2020-10-06 디스플레이 패널 및 이를 구비하는 디스플레이 장치 KR20220046054A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200128901A KR20220046054A (ko) 2020-10-06 2020-10-06 디스플레이 패널 및 이를 구비하는 디스플레이 장치
US17/305,503 US11659744B2 (en) 2020-10-06 2021-07-08 Display panel and display apparatus including the same
CN202111172479.3A CN114388578A (zh) 2020-10-06 2021-10-08 显示面板和包括该显示面板的显示装置
US18/321,718 US20230292566A1 (en) 2020-10-06 2023-05-22 Display panel and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128901A KR20220046054A (ko) 2020-10-06 2020-10-06 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220046054A true KR20220046054A (ko) 2022-04-14

Family

ID=80932432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128901A KR20220046054A (ko) 2020-10-06 2020-10-06 디스플레이 패널 및 이를 구비하는 디스플레이 장치

Country Status (3)

Country Link
US (2) US11659744B2 (ko)
KR (1) KR20220046054A (ko)
CN (1) CN114388578A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088071A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107591145B (zh) * 2017-11-03 2019-11-26 武汉天马微电子有限公司 一种异形显示面板及其驱动方法、显示装置
US10707281B2 (en) * 2018-08-10 2020-07-07 Au Optronics Corporation Display apparatus
CN110942746B (zh) * 2018-09-21 2022-07-01 北京小米移动软件有限公司 有机发光二极管显示屏、显示控制方法和电子设备
KR20200037029A (ko) 2018-09-28 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111180483B (zh) * 2019-04-04 2021-02-26 昆山国显光电有限公司 Oled阵列基板、显示面板及显示装置
CN110047897B (zh) 2019-04-26 2021-08-06 武汉天马微电子有限公司 一种显示面板及显示装置
CN110767141B (zh) 2019-05-31 2022-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
KR20210081572A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
CN110827744B (zh) 2019-12-25 2022-10-04 上海天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN111063719B (zh) 2019-12-30 2022-08-12 武汉天马微电子有限公司 显示面板及显示装置
CN111128079B (zh) * 2020-01-02 2021-04-30 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN114388578A (zh) 2022-04-22
US20230292566A1 (en) 2023-09-14
US11659744B2 (en) 2023-05-23
US20220109040A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
KR20200066505A (ko) 표시 패널
KR20200097371A (ko) 표시 장치
EP3822959A2 (en) Display apparatus
EP3836220A1 (en) Display apparatus
US11844248B2 (en) Display panel and display apparatus including the same
EP3706107A1 (en) Display panel
US11386850B2 (en) Display panel and display apparatus including the same
US20210351261A1 (en) Display panel and display apparatus including the same
KR20210154301A (ko) 표시장치
KR20220019160A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220060022A (ko) 표시 장치 및 이를 구비한 전자 기기
US20230292566A1 (en) Display panel and display apparatus including the same
US20220020835A1 (en) Display device
KR20210142033A (ko) 표시장치
KR20210157512A (ko) 디스플레이 장치
KR20210155442A (ko) 표시 장치
CN217086574U (zh) 显示设备
KR20220124320A (ko) 표시 패널 및 이를 구비하는 표시 장치
US11651734B2 (en) Display panel and display apparatus including the same
CN218388533U (zh) 显示设备
CN218353027U (zh) 显示设备
KR20220124314A (ko) 표시장치
KR20210103632A (ko) 표시 장치
KR20220009545A (ko) 디스플레이 장치
KR20220042020A (ko) 표시 패널 및 이를 구비하는 표시 장치