CN108847386A - 用于图案化应用的原子层蚀刻、反应性前体和能量源 - Google Patents

用于图案化应用的原子层蚀刻、反应性前体和能量源 Download PDF

Info

Publication number
CN108847386A
CN108847386A CN201810371597.9A CN201810371597A CN108847386A CN 108847386 A CN108847386 A CN 108847386A CN 201810371597 A CN201810371597 A CN 201810371597A CN 108847386 A CN108847386 A CN 108847386A
Authority
CN
China
Prior art keywords
plasma
gas
carbonaceous material
oxygen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810371597.9A
Other languages
English (en)
Other versions
CN108847386B (zh
Inventor
阿德里安·拉瓦伊
普尔凯特·阿加瓦尔
普鲁肖坦·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/582,359 external-priority patent/US9997371B1/en
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN108847386A publication Critical patent/CN108847386A/zh
Application granted granted Critical
Publication of CN108847386B publication Critical patent/CN108847386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

本发明涉及用于图案化应用的原子层蚀刻、反应性前体和能量源。本文提供了在待蚀刻的层上图案化含碳材料的方法和装置。方法涉及通过原子层蚀刻来修整含碳材料，原子层蚀刻包括在没有等离子体的情况下将含碳材料暴露于含氧气体以修改含碳材料的表面和将含碳材料暴露于惰性气体并点燃等离子体以去除含碳材料的经修改的表面。方法可用于多重图案化技术。方法还包括在不破坏真空的情况下在使用原子层蚀刻图案化的含碳材料上沉积共形膜。含氧气体可以是含氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气和/或二氧化碳中的任一种或多种的气体。装置可包括替代的能量源，能量源包括27和/或13MHz电容耦合等离子体和/或电感耦合等离子体。

Description

用于图案化应用的原子层蚀刻、反应性前体和能量源
技术领域
本发明涉及半导体处理领域，更具体地涉及用于图案化应用的原子层蚀刻、反应性前体和能量源。
背景技术
先进集成电路的制造通常涉及在大批量生产半导体中对小特征进行图案化。多种图案化技术可以实现基于诸如193nm浸没式光刻的光刻技术的特征尺寸缩放。自对准双重图案化是多重图案化技术的一个例子。多重图案化涉及材料的通常通过常规各向同性蚀刻技术执行的蚀刻。
发明内容
本文提供了处理半导体衬底的方法。一个方面涉及一种处理半导体衬底的方法，所述方法包括：(a)向室提供包括含碳材料的半导体衬底，所述含碳材料具有含碳特征的图案；(b)通过原子层蚀刻修整所述含碳特征以减小关键尺寸并形成具有垂直侧壁的经修整的含碳特征，所述原子层蚀刻包括：(i)在没有等离子体的情况下将含碳特征的表面暴露于含氧气体以使所述含碳材料的所述表面改性；和(ii)将所述含碳特征的经改性的表面暴露于惰性气体并点燃等离子体以除去所述含碳材料的所述经改性的表面。
在各种实施方式中，含氧气体可以是含有氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气和/或二氧化碳中的任何一种或多种的气体。惰性气体可以是氦气、氮气、氩气及其组合中的任何一种。
在各种实施方式中，含碳特征包括旋涂碳、光致抗蚀剂和无定形碳中的任何一种。
室可以被设定为介于约1托和约10托之间的室压强。在一些实施方式中，使用约50W与250W之间的等离子体功率来点燃等离子体。
该方法还可以包括于在没有等离子体的情况下将含碳特征的表面暴露于含氧气体与使含碳特征的表面暴露于惰性气体并点燃等离子体之间吹扫室。室可以被吹扫持续约0.1秒至约0.5秒的持续时间。
在一些实施方式中，原子层刻蚀还包括重复(i)和(ii)多个循环。例如，在一些实施方式中，执行大约5个循环到大约100个循环。
该方法还可以包括，在形成经修整的含碳特征之后，(c)通过原子层沉积共形地在经修整的含碳特征上沉积膜而不破坏真空。共形地沉积的膜可以包括诸如氧化硅、氮化硅、碳化硅和金属氧化物中的任何一种或多种的材料。在一些实施方式中，修整和共形膜沉积在相同室中执行。
在一些实施方式中，该方法还包括在提供衬底之后并且在修整含碳特征之前，将半导体衬底加热至约35℃与约100℃之间的温度。
在各种实施方式中，提供给室的半导体衬底上的含碳特征的图案的特征的深宽比在大约6:1和大约10:1之间。
在各种实施方案中，将含碳特征的表面暴露于含氧气体还包括引入载气，载气例如氦气、氮气、氩气以及它们的组合中的任何一种或多种。
另一方面涉及用于处理半导体衬底的装置，该装置包括：(a)一个或多个处理室，每个处理室包括基座；(b)用于耦合至真空的一个或多个出口；(c)耦合到一个或多个含氧气体源和相关联的含氧气体流量控制硬件的一个或多个气体入口；(d)耦合到一个或多个惰性气体源和相关联的惰性气体流量控制硬件的一个或多个气体入口；(e)等离子体发生器；(f)用于控制所述装置中的操作的控制器，所述控制器包括至少一个处理器和存储器，使得所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少可操作地与所述流量控制硬件连接，并且所述存储器存储用于以下操作的计算机可执行指令：将含氧气体引入第一处理室；以及引入惰性气体并点燃等离子体，使得(i)和(ii)在不破坏真空的情况下进行。
在一些实施方案中，该装置还包括耦合到含硅前体气体源的一个或多个气体入口和耦合到用于与含硅前体气体反应的含氧反应物的一个或多个气体入口；并且使得所述存储器进一步存储用于(iii)重复(i)和(ii)n个循环的计算机可执行指令，其中n是介于5和100之间且包括5和100的整数；(iv)在重复(iii)之后，引入交替脉冲的含硅前体气体和含氧反应物以通过原子层沉积来沉积氧化硅膜；并且使得(i)-(iv)在不破坏真空的情况下执行。
在各种实施方式中，该装置可以包括可选的能量源，包括27MHz和/或13MHz电容耦合等离子体；和/或电感耦合等离子体，例如远程等离子体。
在一些实施方式中，该装置还包括光发射光谱传感器。
具体而言，本发明的一些方面可以阐述如下：
1.一种处理半导体衬底的方法，所述方法包括：
向处理室提供包含含碳材料中的特征的图案的半导体衬底；以及
通过原子层蚀刻修整所述含碳材料中的所述特征以减小关键尺寸并形成具有基本垂直的侧壁的经修整的含碳特征，所述原子层蚀刻包括：
在没有等离子体的情况下将所述含碳材料中的所述特征的表面暴露于含氧气体以使所述含碳材料的所述表面改性，从而形成所述含碳材料的经改性的表面；和
将所述含碳材料的所述经改性的表面暴露于惰性气体并点燃等离子体以除去所述含碳材料的所述经改性的表面并形成所述经修整的含碳特征。
2.根据条款1所述的方法，其中所述含氧气体选自由氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气、二氧化碳及其组合组成的组。
3.根据条款1所述的方法，其中所述惰性气体选自由氦气、氮气、氩气及其组合组成的组。
4.根据条款1所述的方法，其中所述含碳材料选自由旋涂碳、光致抗蚀剂和无定形碳组成的组。
5.根据条款1所述的方法，其中所述处理室被设定为介于约1托和约10托之间的室压强。
6.根据条款1所述的方法，其中所述等离子体使用介于约50W与250W之间的等离子体功率来点燃。
7.根据条款1所述的方法，其还包括于在没有等离子体的情况下将所述含碳材料中的所述特征的所述表面暴露于所述含氧气体与将所述含碳材料的所述经改性的表面暴露于所述惰性材料气体并点燃所述等离子体之间吹扫所述处理室。
8.根据条款7所述的方法，其中所述室被吹扫持续介于约0.1秒至约0.5秒之间的持续时间。
9.根据条款1所述的方法，其中所述原子层蚀刻还包括将所述暴露所述含碳材料中的所述特征的所述表面以及所述暴露所述含碳材料的所述经改性的表面重复多个循环。
10.根据条款9所述的方法，其中执行大约5个循环到大约100个循环。
11.根据条款9所述的方法，其还包括在形成所述经修整的含碳特征之后，
通过原子层沉积在所述经修整的含碳特征上共形地沉积膜而不破坏真空。
12.根据条款11所述的方法，其中修整所述含碳材料中的所述特征以及在所述经修整的含碳特征上共形地沉积膜在相同的室中进行。
13.根据条款11所述的方法，其中共形地沉积的所述膜包含选自氧化硅、氮化硅、碳化硅和金属氧化物的材料。
14.根据条款1所述的方法，其还包括在提供所述半导体衬底之后且在修整所述含碳材料中的所述特征之前，将所述衬底加热至介于约35℃和约100℃之间的温度。
15.根据条款1所述的方法，其中提供给所述处理室的所述半导体衬底上的所述含碳材料中的特征的所述图案的深宽比在约6:1和约10:1之间。
16.根据条款1或2所述的方法，其中将所述含碳材料中的所述特征的表面暴露于所述含氧气体还包括引入选自氦气、氮气、氩气及其组合的载气。
17.根据条款1或2所述的方法，其中在暴露所述含碳材料的所述经改性的表面的操作时点燃的所述等离子体是从一个或多个能量源产生的，所述能量源选自27MHz电容耦合等离子体、13MHz电容式耦合等离子体、电感耦合等离子体和远程等离子体。
18.根据条款1或17所述的方法，其中所述修整包括以下中的一个或多个：在13.56MHz、27MHz或60MHz下的喷头输送的电容耦合等离子体(CCP)，具有接地基座，其中所述含氧气体和所述惰性气体经由所述喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的电感耦合等离子体(ICP)，具有接地基座，并且其中所述含氧气体和所述惰性气体经由所述喷头输送；在有或没有接地基座的情况下所述含氧气体的喷头输送，其中所述惰性气体也经由所述喷头输送；具有13.56MHz、27MHz或60MHz的任何组合的混合频率CCP等离子体，具有接地基座并且所述含氧气体和所述惰性气体经由喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的CCP等离子体，具有接地基座并且经由所述喷头输送所述含氧气体和所述惰性气体；在13.56MHz、27MHz或60MHz下的基座输送的CCP等离子体，其具有接地基座并且所述含氧气体和所述惰性气体经由喷头输送；和在13.56MHz、27MHz或60MHz下的混合频率的基座输送的CCP等离子体，具有接地基座，并且所述含氧气体和所述惰性气体经由喷头输送。
19.一种用于处理半导体衬底的装置，所述装置包括：一个或多个处理室，每个处理室包括基座；用于耦合到真空的一个或多个出口；耦合到一个或多个含氧气体源和相关联的含氧气体流量控制硬件的一个或多个气体入口；耦合到一个或多个惰性气体源和相关联的惰性气体流量控制硬件的一个或多个气体入口；等离子体发生器；以及用于控制所述装置中的操作的控制器，所述控制器包括至少一个处理器和存储器，使得所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少与所述流量控制硬件操作性地连接，并且所述存储器存储用于以下操作的计算机可执行指令：在没有等离子体的情况下将含氧气体引入第一处理室；以及在不破坏真空的情况下将惰性气体引入第一处理室并点燃等离子体。
20.根据条款19所述的装置，其中所述装置进一步包含耦合到含硅前体气体源的一个或多个气体入口以及耦合到用于与含硅前体气体反应的含氧反应物的一个或多个气体入口；并且使得所述存储器进一步存储用于重复条款19所述的操作n个循环的计算机可执行指令，其中n是5和100之间并且包括5和100的整数；然后在不破坏真空的情况下通过原子层沉积引入交替脉冲的所述含硅前体气体和所述含氧反应物以沉积氧化硅膜。
21.根据条款19或20所述的装置，其中所述等离子体源包括从由27MHz和/或13MHz电容耦合等离子体、电感耦合等离子体和远程等离子体组成的组中选择的一个或多个能量源。
22.根据条款19或20所述的装置，其中所述装置被配置用于以下一项或者多项：在13.56MHz、27MHz或60MHz下的喷头输送的电容耦合等离子体(CCP)，具有接地基座，其中所述含氧气体和所述惰性气体经由所述喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的电感耦合等离子体(ICP)，具有接地基座，并且其中所述含氧气体和所述惰性气体经由所述喷头输送；在有或没有接地基座的情况下所述含氧气体的喷头输送，其中所述惰性气体也经由所述喷头输送；具有13.56MHz、27MHz或60MHz的任何组合的混合频率CCP等离子体，具有接地基座并且所述含氧气体和所述惰性气体经由喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的CCP等离子体，具有接地基座并且经由所述喷头输送所述含氧气体和所述惰性气体；在13.56MHz、27MHz或60MHz下的基座输送的CCP等离子体，具有接地基座并且所述含氧气体和所述惰性气体经由喷头输送；和在13.56MHz、27MHz或60MHz下的混合频率的基座输送的CCP等离子体，具有接地基座，并且所述含氧气体和所述惰性气体经由喷头输送。
23.根据条款19或20所述的装置，其中所述装置还包括光发射光谱学传感器。
24.根据条款19或20所述的装置，其中所述计算机可执行指令进一步包含用于将含碳材料中的特征的表面暴露于所述含氧气体以形成所述含碳材料的经改性的表面的指令，其中含氧气体选自氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气、二氧化碳及其组合。
25.根据条款24所述的装置，其中所述计算机可执行指令进一步包括用于将所述含碳材料的所述经改性的表面暴露于所述惰性气体并激励所述等离子体的指令，其中所述惰性气体选自氦气、氮气、氩气及其组合。
26.根据条款25所述的装置，其中所述计算机可执行指令进一步包含用于在在不使用等离子体的情况下将所述含碳材料中的所述特征的所述表面暴露于所述含氧气体和将所述含碳材料的所述经改性的表面暴露于所述惰性气体并点燃所述等离子体之间吹扫所述室的指令。
下面参照附图进一步描述这些和其他方面。
附图说明
图1A-1I是四重图案化方案的示例中的衬底的示意图。
图2是原子层蚀刻的示例的示意图。
图3是描绘根据某些公开实施方式执行的方法的操作的工艺流程图。
图4A-4E是根据某些公开实施方式执行的四重图案化方案的示例中的衬底的示意图。
图5是描绘根据某些公开的实施方式执行的操作的示例的时序示意图。
图6是根据或适合于执行某些公开的实施方式的示例处理室的示意图。
图7是根据或适合于执行某些公开的实施方式的示例处理工具的示意图。
图8是根据某些实施方式的根据或适合于进行处理的处理系统的框图。
图9是根据某些实施方式的根据或适合于进行处理的替代处理系统的框图。
具体实施方式
在以下描述中，阐述了许多具体细节以提供对所给出的实施方式的透彻理解。所公开的实施方式可以在没有这些具体细节中的一些或全部的情况下实施。在其他实例中，众所周知的处理操作未被详细描述以免不必要地模糊所公开的实施方式。尽管将结合具体实施方式描述所公开的实施方式，但应理解的是，其不旨在限制所公开的实施方式。
图案化方法被用于许多半导体制造工艺中。特别是，多重图案化已被用于将光刻技术扩展到超出其光学极限。双重图案化和四重图案化是用于将光刻技术扩展到超出其光学限制的示例技术，并且双重图案化现在在工业中广泛用于小于约80nm的节距。目前的双重图案化技术包括对芯部材料进行图案化以形成芯部图案。修整是减小芯部图案关键尺寸的工艺。修整处理通常用于在光刻地限定图案后减小关键尺寸，并可用于将光刻技术扩展至超出其光学极限。例如，修整处理减小了衬底上特征的关键尺寸。
芯部材料包括但不限于光致抗蚀剂、旋涂碳和无定形碳。修整涉及蚀刻含碳芯部材料，这可以在不同的等离子体环境中完成。用于光致抗蚀剂修整的常规技术涉及使用非氧化等离子体来固化光致抗蚀剂以降低粗糙度(例如，线边缘粗糙度)以及使用氧化等离子体来蚀刻光致抗蚀剂以修改光致抗蚀剂轮廓。氧化等离子体包括离子和自由基等，并且可以通过引入含氧气体(例如，其包含氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气、二氧化碳或其中任何两种或更多种的混合物)与稀释气体(如氩气、氦气或氮气)产生。一些常规技术还包括使用含氯或溴的等离子体来蚀刻光致抗蚀剂。然而，由于离子引起的损伤，常规技术在等离子体蚀刻过程期间引起各向同性损伤。这种现象被称为“底脚(footing)”。在图1A-1I中描绘的衬底序列中提供了一个例子。
图1A示出了在第二芯部103、第三芯部105和目标层107上具有光刻限定或图案化的第一芯部101的衬底100。本领域的普通技术人员将认识到，适用于如本文所述的半导体处理的多层堆叠还可以包括其他层，诸如蚀刻停止层、覆盖层、阻挡层和其他底层。
图案化的第一芯部101可以是含碳或含硅材料。在一些实施方式中，图案化的第一芯部101是光致抗蚀剂。图案化的第一芯部101被光刻限定并用于蚀刻第二芯部103。第二芯部103可以通过任何合适的沉积技术(诸如等离子体增强化学气相沉积(PECVD))沉积，并且沉积技术可以涉及在沉积室中从包括烃前体的沉积气体产生等离子体。烃前体可以由式CxHy-定义，其中x是2和10之间的整数，并且y是2和24之间的整数。实例包括甲烷(CH4)、乙炔(C2H2)、乙烯(C2H4)，丙烯(C3H6)，丁烷(C4H10)，环己烷(C6H12)、苯(C6H6)和甲苯(C7H8)。可以使用包括高频(HF)功率和低频(LF)功率的双射频(RF)等离子体源。
第二芯部103下方是第三芯部105，第三芯部105也可以是通过PECVD沉积的含碳材料。
在第三芯部105之下是目标层107。目标层107可以是最终要被图案化的层。目标层107可以是半导体、电介质或其他层，并且可以例如由硅(Si)、氧化硅(SiO2)、氮化硅(SiN)或氮化钛(TiN)制成。目标层107可以通过原子层沉积(ALD)、PEALD、化学气相沉积(CVD)或其他合适的沉积技术来沉积。
在图1B中，使用图案化的第一芯部101作为掩模来蚀刻第二芯部103，以形成图案化的第二芯部113，并且移除图案化的第一芯部101。第一共形膜109沉积在图案化的第二芯部113上。在一些实施方式中，第一共形膜109可以通过ALD或PEALD沉积。第一共形膜109可以是诸如氧化硅(SiO2)或氧化钛(TiO2)之类的氧化物，或者可以是诸如氮化硅(SiN)之类的氮化物。
通过蚀刻第一共形膜109来形成图案化的第二芯部113以形成如图1C所示的第一间隔物119。第一间隔物119的图案用于图案化随后的层。应该理解，这里使用的术语“间隔物”是指与芯部材料相邻的掩模材料。
在图1D中，图案化的第二芯部113被选择性蚀刻，在衬底100上留下独立的第一间隔物119。如本文所使用的选择性去除或选择蚀刻被定义为相对于另一种材料选择性地蚀刻一种材料。例如，在图1D中，图案化的第二芯部113相对于第一间隔物119被选择性蚀刻并且相对于第三芯部105被选择性蚀刻。应该理解，在一些实施方式中，如果第一材料相对于第二材料被选择性蚀刻，则第一材料的蚀刻速率比第二材料的蚀刻速率快，使得对于给定的持续时间，相比于第二材料，第一材料被蚀刻得更多。
在一些实施方式中，第一间隔物119的图案可具有约30nm至约50nm的节距。由于关键尺度相当大，因此在这些较大的关键尺度上节距行走(walking)的风险很小。
在图1E中，使用第一间隔物119作为掩模来蚀刻第三芯部105，由此将图案转移到第三芯部105以形成图案化的第三芯部115。可以使用适用于蚀刻第三芯部105而非第一间隔物119的化学物质蚀刻图案化的第三芯部115。图案化的第三芯部115可以是非晶碳层、非晶硅层或光致抗蚀剂，例如聚(甲基丙烯酸甲酯)或聚(甲基戊二酰亚胺)(PMGI)或苯酚甲醛树脂。
在图1F中，使用常规技术通过修整芯部材料来减小图案化的第三芯部115的关键尺寸。通过点燃含氧气体并施加偏置，使图案化的第三芯部115暴露于各向同性等离子体蚀刻，这导致锥形的修整的第三芯部135。在一些实施方式中，不施加偏置。与经修整的第三芯部135相比较，轮廓线125示出了图案化的第三芯部115的轮廓。然而，由于第三芯部115的修整通常使用各向同性等离子蚀刻工艺来执行，因此难以蚀刻图案化的第三芯部芯部115和目标层107相接的拐角(如示例箭头180所示)，由此形成如图1F所示的锥形底脚效应，使得经修整的第三芯部135的侧壁是倾斜的。这导致侧壁以大于90°的角度与靶层107的表面相接。在许多实施方式中，希望侧壁基本上是垂直的，使得经修整的第三芯部135的侧壁与目标层107的表面相接的角度为约90°。
如下文关于图1G-1I进一步描述的那样，修整处理影响经修整的第三芯部135的轮廓，其影响后续处理轮廓。
在图1G中，第二共形膜120被沉积在经修整的第三芯部135上。由于经修整的第三芯部135具有倾斜的侧壁，所以第二共形膜120也沿着经修整的第三芯部135的侧壁倾斜。第二共形膜120可以是通过ALD或PEALD沉积的电介质材料。例如，在一些实施方式中，第二共形膜120可以是氧化硅。在一些实施方式中，第二共形膜120可与第一共形膜109具有相同或相似的组成。注意，在常规技术中，如上关于图1F所述的修整处理在与共形薄膜120的沉积的蚀刻工具或室分离的蚀刻工具或室中执行，这会降低生产量和效率。
在图1H中，第二共形膜120被定向蚀刻以形成侧接修整的第三芯部135的第二间隔物121。第二间隔物121的侧壁由于经修整的第三芯部135的倾斜侧壁而倾斜。
在图1I中，经修整的第三芯部135被选择性地移除以留下随后用于蚀刻目标层107的独立的第二间隔物，从而产生图案化的目标层127。在一些实施方式中，由于经修整的第三芯部135的倾斜侧壁，甚至可能存在留在衬底100上的一些剩余的第三芯部材料145。可以使用与选择性地蚀刻图1D中的图案化的第二芯部113的化学物质相同或类似的化学物质来选择性地去除经修整的第三芯部135。如图1I所示，由于来自现有芯部修整处理的锥形底脚，目标层127的所得图案不一致，使得由于经修整的第三芯部135的底脚化，侧壁可能不会被垂直蚀刻。期望在沉积第二共形膜120之前形成间隔物，使得间隔物具有垂直侧壁。
除了导致图案化问题的底脚之外，还观察到节距行走，使得衬底上的节距显著变化；例如如图1I所示，如关于在α、β和γ处描绘的箭头所示，节距也可以不一致。由于从等离子体产生的蚀刻物质的方向性，常规技术不足以蚀刻拐角以减少底脚，由此导致芯部材料在芯部材料与目标层的表面相接的拐角处未被蚀刻。
本文提供了用于通过原子层蚀刻(ALE)技术蚀刻含碳材料的方法和装置，以在经蚀刻的含碳材料上实现用于图案化应用的基本垂直的侧壁。方法涉及通过在逐层蚀刻工艺中将含碳材料暴露于不含等离子体的含氧气体以使含碳材料的表面修性并将经修性的表面暴露于惰性气体并点燃等离子体以除去经修性的表面来修整含碳材料。原子层蚀刻的逐层特征允许共形蚀刻，使得不会发生底脚并且芯部材料的侧壁与待蚀刻的下层的平坦表面在约90°±5°的部位(point)处相接。如本文所述的垂直侧壁意味着芯部材料的侧壁在大约90°±5°的部位处与待蚀刻的下层的平坦表面相接。方法适用于多重图案化技术，例如双重图案化和四重图案化。方法适用于将光刻限定的含碳材料的关键尺寸减小任何期望的量。例如，在一些实施方案中，使用某些公开的实施方案可以将含碳特征的关键尺寸减小约至约方法涉及使用ALE进行蚀刻。
ALE是一种利用顺序自限性反应去除薄层材料的技术。通常，ALE可以使用任何合适的技术来执行。2014年11月11日授权的美国专利No.8,883,028以及2014年8月19日授权的美国专利No.8,808,561中描述了原子层蚀刻技术的实例，为了描述示例性原子层蚀刻和蚀刻技术的目的而将其通过引用并入本文。与原子层沉积(ALD)技术结合的原子层蚀刻技术的示例在2017年2月21日授权的美国专利No.9,576,811中描述，其通过引用并入本文。在各种实施方式中，ALE可以用等离子体执行，或者可以热执行。
ALE循环执行。“ALE循环”的概念与本文各种实施方式的讨论相关。通常，ALE循环是用于执行一次蚀刻工艺的最小操作集合，例如蚀刻单层。一个循环的结果是衬底表面上的膜层的至少一些被蚀刻。通常，ALE循环包括用于形成反应层的改性操作，接着是去除操作以仅去除或蚀刻经改性的层。循环可能包括某些辅助操作，例如清扫其中反应物或副产物中的一种。通常，一个循环包含一个唯一操作序列的一个实例。例如，ALE循环可以包括以下操作：(i)输送反应物气体，(ii)从反应室中吹扫反应物气体，(iii)输送去除气体和任选的等离子体，和(iv)吹扫室。在一些实施方式中，可以非共形地执行蚀刻。图2显示了ALE循环的两个示例性示意图。图271a-271e显示了一个通用的ALE循环。在271a中，提供衬底。在271b中，衬底的表面被改性。在271c中，下一步准备就绪。在271d中，经改性的层正在被蚀刻。在271e中，经改性的层被去除。类似地，图272a-272e示出了用于蚀刻含碳膜的ALE循环的示例。在272a中，提供含碳衬底，其包含许多碳原子。在272b中，将反应物气体氧气引入到衬底，这使衬底的表面改性。举例来说，272b中的示意图示出了一些氧气被吸附到衬底的表面上。尽管图2中描述了氧气，但可以使用任何含氧化合物或合适的反应物。在272c中，从室吹扫反应物气体氧气。在272d中，如Ar+等离子体物质和箭头所示，用方向性等离子体引入去除气体氩气，并且执行离子轰击以去除衬底的经改性的表面。尽管在图2中描绘了氩气，但将理解的是可以使用其他去除气体，例如氦气、氮气、氩气及其组合。在去除期间，将偏置施加到衬底以将离子朝向衬底吸引。在272e中，室被吹扫并且副产品被移除。
循环可以仅部分蚀刻介于约0.1nm至约50nm之间的材料、或介于约0.1nm至约5nm之间的材料、或介于约0.2nm至约50nm之间的材料、或介于约0.2nm至约5nm之间的材料。在一个循环中蚀刻的材料的量可能取决于蚀刻的目的；例如，在蚀刻含碳材料以形成图案之后，蚀刻材料的量取决于使用图案化含碳材料蚀刻的层的期望关键尺寸。
图3示出了用于执行根据某些公开实施方式的方法中的操作的工艺流程图。图3中的操作可以在约1毫托与约100托之间的室压强(例如在约4托与约10托之间、或在约1托与约10托之间、或在约1托与约2托之间)下执行。在操作301中，将衬底或晶片提供到处理室。该室可以是多室装置或单室装置中的室。衬底可以是硅晶片，例如200mm晶片、300mm晶片或450mm晶片，包括具有沉积在其上的一层或多层材料(例如电介质、导电或半导电材料)的晶片。衬底可以位于用于保持衬底的基座上。基座可以设定在约35℃与约100℃之间的温度。该温度在本文中可以被称为衬底温度，但应该理解，衬底温度是保持衬底的基座被设定的温度。
在一些实施方式中，衬底包括含碳材料，例如旋涂碳、无定形碳或光致抗蚀剂。衬底可以包括先前在衬底上沉积并图案化的图案化掩模层。
在各种实施方式中，衬底上的层被图案化。衬底包括“特征”，其可以被光刻限定，或者可以被图案化或蚀刻为来自一个或多个先前蚀刻工艺的图案化芯部材料。光刻限定是指通过光刻(例如193nm光刻)图案化，由此通过从光子源发射光子到掩模上并将该图案印刷到光敏光致抗蚀剂上，从而引起光致抗蚀剂中的化学反应，该化学反应去除光致抗蚀剂中的某些部分以形成图案。在各种实施方式中，提供给室的衬底包括光刻限定的含碳特征的图案。这里使用的特征是指图案化的含碳材料的阳性特征(positive feature)。节距是特征之间的中心到中心的距离。特征在衬底表面上间隔开，由此特征之间的空间被称为“沟槽”或“孔”。在各种实施方式中，位于含碳特征下方的衬底可以包括底层，诸如阻挡层或粘合层。底层的非限制性示例包括介电层和导电层，例如氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化物和金属层。
在一些实施方案中，特征具有至少约2:1、至少约4:1、至少约6:1、至少约10:1、至少约30:1或更高的深宽比。在一些实施方式中，特征具有介于约6:1与约10:1之间的深宽比。公开的方法可以在具有特征的衬底上执行，其中特征之间的沟槽或孔的开口的宽度小于约150nm。
在图3的操作304中，将衬底暴露于含氧气体而不点燃等离子体以使衬底上的含碳材料的表面改性。改性操作形成了薄的反应性表面层，其厚度在随后的去除操作中比未改性材料更容易去除。在改性操作中，可以通过将含氧气体引入室中来使衬底上的含碳材料改性。在所公开的实施方式中氧气被用作蚀刻剂物质的示例，但是应该理解的是，在一些实施方式中，将不同的蚀刻气体(例如一氧化二氮)引入到室中。在一些实施方式中，氧气可以被吸附到衬底的表面上而不与含碳材料反应。在各种实施方式中，氧气以气体形式引入室中，并且可以任选地伴随有载气，载气可以是氦气、氮气、氩气及其组合中的任一种。在一些实施方式中，氧气与氮气一起被引入处理室。操作304可以执行足够长的时间以实现含氧气体在衬底表面的完全饱和。在一些实施方式中，持续时间可以是大约0.1秒。在一些实施方式中，持续时间可以在约0.1秒与约5秒之间，诸如约0.5秒或约1秒。
在操作306中，可以执行吹扫。在吹扫操作中，可以从处理室去除非表面结合的活性氧物质。这可以通过吹扫和/或抽空处理室以去除活性物质而不去除吸附层来完成。吹扫可以使用任何惰性气体(如N2、Ar、Ne、He及其组合)进行。在一些实施方式中，可以使用“突发式(burst)”吹扫，由此吹扫的持续时间在大约0.1秒和大约0.5秒之间。
在操作308中，将衬底暴露于惰性气体并点燃等离子体以除去经改性的表面。在去除操作中，衬底可以暴露于能量源(例如激活或溅射气体或诱导去除的化学反应性物质)，例如氩或氦，以通过定向溅射来蚀刻衬底。在一些实施方式中，去除操作可以通过离子轰击来执行。在一些实施方式中，可能适合施加偏置来调节蚀刻的方向性以实现期望的轮廓。然而，请注意，在本文描述的大多数实施方式中，可以在不施加偏置的情况下实现共形蚀刻。
可以控制溅射气体的量，以便仅蚀刻目标量的材料。在各种实施方式中，室压强可以在改性和去除操作之间变化。气体的压强可以取决于室的大小、气体的流率、反应器的温度、衬底的类型以及待蚀刻的衬底的尺寸。
在所选择的等离子体功率下点燃等离子体，以减少衬底表面上材料的溅射，同时控制在每个循环中蚀刻的材料的量。对于四站室(例如同时处理四个衬底)，等离子体功率可以在约250W和约750W之间。在一些实施方式中，单个衬底站的等离子体功率可以在大约50W和大约250W之间。尽管等离子体的使用通常会引起一些溅射，但通常通过以低等离子体功率在高压下执行所公开的实施方式来控制溅射，以获得对每循环蚀刻的材料量的精确调节控制，并由此图案化含碳材料以获得垂直侧壁。例如，在一些实施方式中，室压强可以为约2托，每衬底站的等离子体功率在约50W和约250W之间。在一些实施方式中，等离子体可被点燃少于约5秒的持续时间，诸如在约1秒与约5秒之间。
在操作310中，可在去除操作后吹扫室。吹扫处理可以是改性操作后用于吹扫的处理中的任何处理。在一些实施方式中，如上面关于操作306所描述的那样执行“突发式”吹扫。
在操作399中，确定衬底是否被充分蚀刻。如果否，则操作304-310可以可选地重复。执行操作304-310可以构成一个ALE循环。在各种实施方式中，蚀刻可以循环执行。循环次数取决于特定应用所需的蚀刻量。在各种实施方式中，可以使用大约1循环和大约100循环之间的循环。在一些实施方式中，可以使用约5个循环至约100个循环。在一些实施方式中，循环数可以是约1至约40个循环，或约1至约20个循环，或约30至约40个循环。可以包括任何合适数量的ALE循环来蚀刻期望量的膜。在一些实施方式中，循环执行ALE以蚀刻衬底上的层的表面的约至约在一些实施方式中，ALE循环蚀刻衬底上的层的表面的约至约在一些实施方式中，可以通过使用光学发射光谱学(OES)来识别蚀刻量并且设定终点以在终点处停止蚀刻来选择循环的数量。在一些实施方式中，循环时间(单个循环的持续时间)可以小于1秒。
在操作350中，在衬底被充分蚀刻以形成图案的期望关键尺寸之后，可以可选地通过原子层沉积来沉积共形膜而不破坏真空。在一些实施方式中，共形膜包括氧化硅。在一些实施方式中，共形膜包括氮化硅、碳化硅、金属氧化物及其组合。也就是说，在一些实施方式中，可以在不破坏真空的情况下执行操作304-350。在一些实施方式中，操作304-350在相同的室中执行。在一些实施方式中，室包括两个或更多个处理站，并且ALE在一个处理站处执行，而ALD在另一个处理站处执行。
应该理解的是，在一些实施方式中，操作304在操作308之前执行。然而，在一些实施方式中，操作308可以在操作304之前执行。在这样的实施方式中，等离子体可以在引入含氧气体的情况下点燃，而惰性气体在没有等离子体的情况下被引入。例如，在一个实施方式中，在提供衬底之后，衬底可以暴露于惰性气体流而不点燃等离子体，可以任选地吹扫该室，然后衬底可以暴露于含氧气体并且气体可以在不施加偏置的情况下被点燃，然后室可以可选地再次被吹扫。对惰性气体流和含氧等离子体的暴露可根据需要循环重复以蚀刻所需厚度的含碳材料。
在另一个实施方式中，在提供衬底之后，衬底可以暴露于惰性气体流并且等离子体可以被点燃，可以任选地吹扫该室，然后衬底可以暴露于含氧气体而不点燃等离子体，然后可以任选地再次吹扫室。对惰性气体等离子体和含氧气体的暴露可根据需要循环重复以蚀刻所需厚度的含碳材料。在ALE的整个操作过程中，不施加偏置。
在另一个实施方式中，在提供衬底之后，衬底可以暴露于在远程等离子体室中产生的含氧等离子体，该室可以任选地被吹扫，衬底然后可以暴露于惰性气体，同时点燃原位等离子体，然后可以任选地再次吹扫室。对于远程产生的含氧等离子体和原位产生的惰性气体等离子体的暴露可根据需要循环重复以蚀刻所需厚度的含碳材料。
图4A至4C示出了经历某些公开实施方式的衬底的示意图。图4A对应于图1E，其中在衬底400上具有图案化的第三芯部415和目标层407。在图4B中，通过原子层蚀刻来修整图案化的第三芯部415，如上面关于图3所述，该原子层蚀刻使用交替脉冲的不含等离子体的含氧气体以使衬底改性和没有偏置的惰性气体等离子体以去除经改性的表面，由此形成经修整的第三芯部435。注意，由于通过原子层刻蚀逐层刻蚀，没有底脚效应(参见480)并且经修整的第三芯部435的侧壁是垂直的并且与目标层407的表面成约90°角。轮廓线425示出了在原子层蚀刻之前的图案化的第三芯部415的轮廓。
在图4C中，共形膜420沉积在修整的第三芯部435上方。这可对应于图3的操作350，由此在通过原子层蚀刻来蚀刻之后通过原子层沉积来沉积共形膜而不破坏真空。在一些实施方式中，蚀刻和沉积在相同的室中执行。在一些实施方式中，蚀刻和沉积在沉积室中进行。
在图4D中，定向蚀刻共形膜420以从经修整的第三芯部435的顶部和沟槽的底部移除该膜以暴露目标层407并形成间隔物421。在图4E中，经修整的第三芯部435被选择性地去除并且间隔物421被用作掩模来蚀刻目标层407以产生图案化的目标层427，使得图案化的目标层427的柱之间的间隔是一致的并与垂直侧壁对称。
图5是描绘根据某些公开的实施方式执行的操作的示例的时序示意图。在图5中提供的示例中，工艺500包括两个蚀刻循环512A和512B。蚀刻循环512A包括含氧气体暴露阶段504A、吹扫阶段506A，在具有等离子体情况下的惰性气体暴露阶段508A和吹扫阶段510A。
在可对应于图3的操作304的含氧气体暴露阶段504A期间，关闭吹扫气流，关闭等离子体，关闭此实例中的惰性气体流，并打开含氧气流。注意，虽然惰性气体流被描绘为关闭，但在一些实施方式中，可以是惰性气体的载气可以与含氧气体一起流动。在一些实施方式中，在将含氧气体输送到处理室之前转移载气。
在含氧气体暴露阶段504A之后，执行吹扫阶段506A，其可对应于图3的操作306。在吹扫阶段506A期间，吹扫气体流动，同时含氧气体和惰性气体流动被关闭并且等离子体被关闭。注意，虽然吹扫气体和惰性气体在图3中单独列出，但在一些实施方案中，相同的气体可以用作吹扫气体，并且用作在具有等离子体情况下的惰性气体暴露阶段508A中使用的惰性气体。
在具有等离子体情况下的惰性气体暴露阶段508A期间，关闭吹扫气体流以及含氧气流，同时打开惰性气体流并开启等离子体。该阶段可对应于图3的操作308。虽然图5中未描绘是否施加偏置，但在一些实施方式中，在具有等离子体情况下的惰性气体暴露阶段508A期间不施加偏置。类似地，在一些实施方式中，在含氧气体暴露阶段504A期间也不施加偏置。
在可对应于图3的操作310的吹扫阶段510A中，吹扫气体流动，同时关闭含氧气流和惰性气体流并关闭等离子体。
在特定实施方式中，蚀刻循环512A的阶段504A(其有时可被称为“投配”阶段)/506A(吹扫)/508A(其有时可被称为“等离子体”或“RF”阶段)/510A(吹扫)的定时(有时称为脉冲序列定时)可以是如下范围：0.1-1.0s/0.1-1.0s/0.1-1.0s/0.1-1.0s。例如，可以使用0.25s/0.25s/0.25s/0.1s的脉冲序列定时。
在特定实施方式中，用于含氧气体暴露阶段504A的喷头流量范围可以从约5-15slm；具有等离子体的惰性气体暴露阶段508A的喷头流量可以在约5-15μm的范围内(在喷头上方的惰性物)；吹扫阶段506A和510A的吹扫流量可以在约20-40slm的范围内。
蚀刻循环512A可以如蚀刻循环512B中所示重复，蚀刻循环512B包括含氧气体暴露阶段504B、吹扫阶段506B、具有等离子体的惰性气体暴露阶段508B和吹扫阶段510B。在含氧气体暴露阶段504B期间，吹扫气流和惰性气体流被关闭，同时打开含氧气流并关闭等离子体。在吹扫阶段506B期间，吹扫气流被打开，同时含氧气流和惰性气体流被关闭并且等离子体也被关闭。在具有等离子体的惰性气体暴露阶段508B期间，吹扫气体流和含氧气体流被关闭，同时惰性气体流动被打开并且等离子体也被打开。在吹扫阶段510B期间，吹扫气体流动被打开，同时含氧气流和惰性气体流被关闭，并且等离子体被关闭。
尽管在图5中描绘了两个蚀刻循环，但应理解的是也可以执行额外的蚀刻循环。此外，尽管未描绘沉积阶段，但在一些实施方式中，在原子层蚀刻的若干蚀刻循环之后，通过原子层沉积在由蚀刻工艺形成的图案化衬底上沉积共形膜。
装置
图6描绘了具有处理室602的原子层沉积(ALD)处理站600的实施方式的示意图。处理站600可以用于执行某些公开的实施方式。例如，虽然处理站600通常可以用于在衬底上沉积膜，但是在某些公开的实施方式中可以使用处理站600以通过原子层蚀刻(ALE)在图案化方案中蚀刻含碳材料，如本文其他地方所述。在一些实施方式中，处理站600可以用于ALE和ALD两者，或者在一些实施方式中，多站工具中的多个处理站可以包括用于ALE的站和用于ALD的站，使得衬底可以在ALE站和ALD站之间转移，而不会破坏真空。
处理室602可用于维持低压环境。多个处理站可被包括在共同的低压处理工具环境中。例如，图7描述了多站处理工具700的一个实施方式。另外，多个处理工具可以被包括在共同的低压处理群集工具环境中，诸如参考图8和图9所示出和描述的。在一些实施方式中，处理站600的一个或多个硬件参数(包括以下详细讨论的那些参数)可以由一个或多个计算机控制器650以编程方式进行调整。
处理站600与反应物输送系统601a流体连通，以将处理气体输送到分配喷头606。反应物输送系统601a包括用于混合和/或调节处理气体(例如含氧气体)或惰性气体，以用于输送到喷头606。一个或多个混合容器入口阀620可以控制处理气体到混合容器604的引入。
作为示例，图6的实施方式包括汽化点603，其用于汽化待供应到混合容器604的液体反应物。在一些实施方式中，可以提供沉积化学物质作为汽化液体反应物。在处理室602中执行ALE之后可使用沉积化学物质以形成图案化的含碳材料，使得可通过ALD在图案化的含碳材料上沉积共形膜。在一些实施方式中，汽化点603可以是加热的汽化器。由这种汽化器产生的饱和反应物蒸气可能在下游输送管道中冷凝。不相容气体暴露于冷凝的反应物可能会产生小颗粒。这些小颗粒可能堵塞管道、阻碍阀门操作、污染衬底等。解决这些问题的一些方法涉及吹扫和/或排空输送管道以去除残余反应物。但是，吹扫输送管道可能会增加处理站循环时间、降低处理站的生产量。因此，在一些实施方式中，汽化点603下游的输送管道可以被加热追踪。在一些示例中，混合容器604也可以被加热追踪。在一个非限制性示例中，汽化点603下游的管道具有在混合容器604处从大约100℃延伸到大约150℃的增加的温度分布。
在一些实施方式中，液体前体或液体反应物可以在液体注射器(未示出)处被汽化。例如，液体注射器可将液体反应物的脉冲注入到混合容器604上游的载气流中。在一个实施方式中，液体注射器可通过使液体从较高压强闪蒸至较低压强而蒸发反应物。在另一个例子中，液体注射器可以将液体雾化成分散的微滴，其随后在加热的输送管道中蒸发。较小的液滴可能比较大的液滴蒸发得更快，从而减少液体注入和完全汽化之间的延迟。更快的蒸发可以减少汽化点603下游的管道长度。在一种情况下，液体注射器可以直接安装到混合容器604。在另一种情况下，液体注射器可以直接安装到喷头606。
在一些实施方式中，可提供汽化点603上游的液体流量控制器(LFC)，用于控制液体的质量流量以汽化并传送至处理室602。例如，LFC可包括位于LFC的下游的热质量流量计(MFM)。随后可以响应于与MFM电通信的比例积分微分(PID)控制器提供的反馈控制信号来调节LFC的柱塞阀。但是，使用反馈控制可能需要一秒或更长时间来稳定液体流量。这可能会延长液体反应物的投配时间。因此，在一些实施方式中，LFC可以在反馈控制模式和直接控制模式之间动态地切换。在一些实施方式中，这可以通过禁用LFC和PID控制器的感测管来执行。
在其他实施方案中，可以将一些或全部处理气体以气相提供给室装置，因此不需要汽化。
喷头606向衬底612分配处理气体。在图6所示的实施方式中，衬底612位于喷头606下方并且示出为搁置在卡盘或基座608上。在一些实施方式中，室可以包括多个卡盘或基座。喷头606可以具有任何合适的形状，并且可以具有用于将处理气体分配到衬底612的任何合适数量和布置的端口。例如：在13.56MHz、27MHz或60MHz下的喷头输送的电容耦合等离子体(CCP)，具有接地基座，其中处理气体化学物质经由所述喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的电感耦合等离子体(ICP)，具有接地基座，并且其中化学物质经由喷头输送；在有或没有接地基座的情况下含氧气体的喷头输送，其中其他化学物质经由喷头输送；具有13.56MHz、27MHz或60MHz的任何组合的混合频率CCP等离子体，具有接地基座并且化学物质经由喷头输送；在13.56MHz、27MHz或60MHz下的喷头输送的CCP等离子体，具有接地基座并且经由喷头输送化学物质；在13.56MHz、27MHz或60MHz下的基座输送的CCP等离子体，具有接地基座并且化学物质经由喷头输送；和频率为13.56MHz、27MHz或60MHz的混合频率的基座输送的CCP等离子体，具有接地基座，并且化学物质经由喷头输送。
在一些实施方式中，微体积607位于喷头606下方。以微体积而不是在处理站的整个体积中执行ALD和/或CVD工艺可以减少反应物暴露和打扫时间，可以减少用于改变工艺条件(例如，压强、温度等)的次数，可限制处理站机械手对处理气体的暴露等。示例微体积尺寸包括但不限于0.1升和2升之间的体积。这个微体积也会影响生产力吞吐量。虽然每个循环的沉积速率下降，但循环时间也同时减少。在某些情况下，后者的效果足以提高模块对于给定目标膜厚度的整体吞吐量。
在一些实施方式中，可以升高或降低基座608以将衬底612暴露于衬底612和喷头606之间的体积。在一些实施方式中，基座608可以通过加热器610进行温度控制。在用于执行各种公开实施方式的操作期间，基座608可以设置为任何合适的温度，诸如在约25℃与约650℃之间或在约35℃与约100℃之间。应该理解的是，在一些实施方式中，基座高度可以由合适的计算机控制器650以编程方式调整。
在另一种情况下，调节基座608的高度可以允许在某些公开的实施方式中执行的等离子体激活期间改变等离子体密度。例如，当芯部材料暴露于含氧气体之后，当惰性气体经由喷头606流到衬底612以去除经改性的芯部材料时，等离子体可被点燃。在处理阶段结束时，基座608可在另一衬底传送阶段期间降低以允许从基座608移除衬底612。
在一些实施方式中，喷头606的位置可以相对于基座608进行调整，以改变衬底612和喷头606之间的体积。此外，应该理解的是，基座608和/或喷头606的垂直位置可以通过在本公开的范围内的任何合适的机制来改变。在一些实施方式中，基座608可以包括用于旋转衬底612的取向的旋转轴线。应该理解，在一些实施方式中，这些示例调整中的一个或多个可以由一个或多个合适的计算机控制器650以编程方式执行。计算机控制器650可以包括以下关于图7的控制器750描述的特征中的任一个，和/或如本文描述的控制器可以被配置在本文中在图6-9中描述的站、工具或集群实现实施方式中的任何一个或多个中。
在可以如上所述使用等离子体的一些实施方式中，喷头606和基座608电连接射频(RF)电源614和匹配网络616以用于为等离子体供电。在一些实施方式中，可以通过控制处理站压强、气体浓度、RF源功率、RF源频率和等离子体功率脉冲定时中的一个或多个来控制等离子体能量。例如，RF电源614和匹配网络616可以以任何合适的功率运行以形成具有期望组成的自由基物质的等离子体。类似地，RF电源614可以提供任何合适频率的RF功率。在一些实施方式中，RF电源614可以被配置为独立于彼此地控制高频和低频RF功率源。示例性低频RF频率可以包括但不限于0kHz和500kHz之间的频率。示例性高频RF频率可以包括但不限于1.8MHz与2.45GHz之间的频率，或者大于约13.56MHz的频率，或者大于27MHz的频率，或者大于40MHz的频率，或者大于60MHz的频率。应该理解的是，可以离散地或连续地调制任何合适的参数以为表面反应提供等离子体能量。
在一些实施方式中，等离子体可以由一个或多个等离子体监测器原位监测。在一种情况下，等离子体功率可以通过一个或多个电压、电流传感器(例如，VI探针)来监测。在另一种情况下，等离子体密度和/或处理气体浓度可以通过一个或多个光学发射光谱传感器(OES)来测量。在一些实施方式中，一个或多个等离子体参数可以基于来自这种原位等离子体监测器的测量结果被编程地调整。例如，OES传感器可以用在反馈回路中以提供对等离子体功率的编程控制。在一些实施方式中，使用某些公开的实施方式，可以使用OES传感器来设置终点以在一定量的时间之后停止蚀刻。应该理解，在一些实施方式中，可以使用其他监视器来监视等离子体和其他处理特性。这种监视器可以包括但不限于红外(IR)监视器、声音监视器和压强传感器。
在一些实施方式中，可以经由输入/输出控制(IOC)排序指令来提供用于控制器650的指令。在一个示例中，用于设置工艺阶段的条件的指令可以被包括在工艺配方的相应配方阶段中。在某些情况下，工艺配方阶段可能会按顺序排列，以便工艺阶段的所有指令都与该工艺阶段同时执行。在一些实施方式中，用于设定一个或多个反应器参数的指令可以被包括在配方阶段中。例如，第一配方阶段可以包括用于设定惰性气体和/或反应物气体(例如，含氧气体)的流率的指令、用于设定载气(例如氩)的流率的指令以及用于第一个配方阶段的时间延迟指令。随后的第二配方阶段可以包括用于调节或停止惰性气体和/或反应物气体的流率的指令、以及用于调节载气或吹扫气体的流率的指令以及用于第二配方阶段的时间延迟指令。第三配方阶段可以包括用于调节诸如氩气之类的第二气体的流率的指令，用于调节载体或吹扫气体的流率的指令、用于针对四站处理工具以约250W至约750W之间的低等离子体功率点燃等离子体的指令和用于第三个配方阶段的时间延迟指令。随后的第四配方阶段可包括用于调节或停止惰性气体和/或反应物气体的流率的指令、以及用于调节载气或吹扫气体的流率的指令以及用于第四配方阶段的时间延迟指令。这样的配方可以用于在衬底上蚀刻诸如芯部材料之类的含碳材料，以产生与在大约90°±5°的部位处与待蚀刻的下层的表面相接的垂直侧壁。另外的配方也可以跟随并且可以用于通过ALD在图案化的芯部材料上沉积共形膜。例如，为了在图案化的芯部材料上沉积氧化硅共形膜，一个附加配方阶段可以包括用于设定含硅前体的流率的指令，而另一个附加配方阶段可以包括用于设定含氧前体的流率的指令和用于该附加配方阶段的时间延迟指令。应该理解的是，在本公开的范围内，这些配方阶段可以以任何合适的方式被进一步细分和/或重复。
此外，在一些实施方式中，用于处理站600的压强控制可由蝶阀618提供。如图6的实施方式所示，蝶阀618节流由下游真空泵(未示出)提供的真空。然而，在一些实施方式中，处理站600的压强控制也可以通过改变引入处理站600的一种或多种气体的流率来调节。
如上所述，一个或多个处理站可以被包括在多站处理工具中。图7示出了具有入站装载锁702和出站装载锁704的多站处理工具700的实施方式的示意图，所述入站装载锁702和出站装载锁704中的任一个或两者可以包括远程等离子体源(未示出)。在大气压强下的机械手706被配置为将晶片从通过容器708加载的盒子经由大气端口710移动到入站装载锁702中。通过机械手706将晶片(未示出)放置在入站装载锁702中的基座712上，大气端口710被关闭，并且入站装载锁702被抽排。在入站装载锁702包括远程等离子体源的情况下，晶片在被引入处理室714之前可以在入站装载锁702中暴露于远程等离子体处理。此外，晶片还可以在入站装载锁中被加热，例如，以去除水分和吸附的气体。接下来，打开处理室714的室输送口716，另一个机械手(未示出)将晶片放入反应器中，在反应器中示出的第一站的基座上以进行处理。尽管图7中描绘的实施方式包括装载锁，但应该理解的是，在一些实施方式中，可以提供晶片直接进入处理站。
所描绘的处理室714包括四个处理站，在图7所示的实施方式中从1到4编号。每个站具有加热基座(在718处示出用于站1)和气体管线入口。应该理解，在一些实施方式中，每个处理站可以具有不同的或多个目的。例如，在一些实施方式中，处理站可以在ALE、ALD和等离子体增强ALD工艺模式之间切换。在一些实施方式中，暴露于沉积前体和暴露于第二反应物和等离子体在相同的站中进行。另外地或替代地，在一些实施方式中，处理室714可以包括一个或多个匹配的ALD处理站和等离子体增强ALD处理站对。虽然所描绘的处理室714包括四个站，但应理解，根据本公开的处理室可具有任何合适数量的站。例如，在一些实施方式中，处理室可具有五个或更多个站，而在其他实施方式中，处理室可具有三个或更少的站。
图7描绘了用于在处理室714内传送晶片的晶片搬运系统790的一个实施方式。在一些实施方式中，晶片搬运系统790可以在各个处理站之间和/或在处理站与装载锁之间传送晶片。应该理解，可以使用任何合适的晶片搬运系统。非限制性示例包括晶片传送带和晶片处理机械手。图7还描绘了用于控制处理工具700的处理条件和硬件状态的系统控制器750的实施方式。系统控制器750可以包括一个或多个存储器设备756、一个或多个大容量存储设备754以及一个或多个处理器752。处理器752可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制板等。
在一些实施方式中，系统控制器750控制处理工具700的所有活动。系统控制器750执行系统控制软件758，系统控制软件758存储在大容量存储设备754中、加载到存储器设备756中并在处理器752上执行。或者，控制逻辑可以在控制器750中硬编码。专用集成电路、可编程逻辑器件(例如，现场可编程门阵列或FPGA)等可以用于这些目的。在下面的讨论中，凡是使用“软件”或“代码”的地方，都可以使用功能相当的硬编码逻辑。系统控制软件758可以包括用于控制定时、气体混合物、气体流速、室和/或站压强、室和/或站温度、晶片温度、目标功率电平、RF功率电平、衬底基座、卡盘和/或感受器位置以及由处理工具700执行的特定处理的其他参数的指令。系统控制软件758可以以任何合适的方式来配置。例如，可以编写各种处理工具组件子例程或控制对象来控制用于执行各种处理工具处理的处理工具组件的操作。系统控制软件758可以用任何合适的计算机可读编程语言编码。
在一些实施方式中，系统控制软件758可以包括用于控制上述各种参数的输入/输出控制(IOC)定序指令。在一些实施方式中可以采用存储在与系统控制器750相关联的大容量存储设备754和/或存储器设备756上的其他计算机软件和/或程序。用于此目的的程序或程序段的例子包括衬底定位程序、处理气体控制程序、压强控制程序、加热器控制程序和等离子体控制程序。
衬底定位程序可以包括用于处理工具部件的程序代码，该程序代码用于将衬底加载到基座718上并且控制衬底和处理工具700的其他部分之间的间隔。
处理气体控制程序可以包括用于控制气体组成(例如，如本文所述的含硅气体、含氧气体和吹扫气体)和流速的代码，并且可选地用于在沉积之前使气体流入一个或多个处理站以稳定处理站的压强。压强控制程序可以包括用于通过调节例如处理站的排气系统中的节流阀、进入处理站的气流等来控制处理站中的压强的代码。
加热器控制程序可以包括用于控制流向用于加热衬底的加热单元的电流的代码。或者，加热器控制程序可以控制传热气体(例如氦气)向衬底的传送。
根据这里的实施方式，等离子体控制程序可以包括用于设置施加到一个或多个处理站中的处理电极的RF功率电平的代码。
根据本文的实施方式，压强控制程序可以包括用于维持反应室中的压强的代码。
在一些实施方式中，可以存在与系统控制器750相关联的用户界面。用户界面可以包括显示屏幕、设备和/或工艺条件的图形软件显示以及用户输入设备，诸如定点设备、键盘、触摸屏、麦克风等
在一些实施方式中，由系统控制器750调整的参数可涉及工艺条件。非限制性示例包括处理气体组成和流量、温度、压强、等离子体条件(诸如RF偏置功率电平)等。这些参数可以以配方的形式提供给用户，该配方可以利用用户界面输入。
通过系统控制器750的来自各种处理工具传感器的模拟和/或数字输入连接可以提供用于监视处理的信号。用于控制处理的信号可以在处理工具700的模拟和数字输出连接上输出。可以被监测的处理工具传感器的非限制性示例包括：质量流量控制器、压强传感器(诸如压强计)、热电偶等。适当地编程的反馈和控制算法可以与来自这些传感器的数据一起使用以保持工艺条件。
系统控制器750可以提供用于实现上述沉积工艺的程序指令。程序指令可以控制各种处理参数，例如DC功率电平、RF偏置功率电平、压强、温度等等。根据本文描述的各种实施方式，指令可以控制参数以操作膜堆叠的原位沉积。
系统控制器750通常将包括一个或多个存储器设备以及被配置为执行指令的一个或多个处理器，使得该设备将执行根据所公开的实施方式的方法。包含根据所公开实施方式的用于控制处理操作的指令的机器可读介质可以耦合到系统控制器750。
在一些实现方式中，系统控制器750是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，系统控制器750可以被编程以控制本文公开的任何工艺，任何工艺包括工艺气体的输送、温度设置(例如加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、进出工具和其他输送工具和/或连接到特定系统或与特定系统接口的装载锁的晶片输送。
广义地说，系统控制器750可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用终点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式输送到系统控制器750或系统的指令，单独设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片执行特定工艺的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实施方式中，系统控制器750可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，系统控制器750可以在“云”中或在晶片厂(fab)主机系统的全部或一部分中，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、从多个制造操作研究趋势或性能度量，以改变当前处理的参数、设置要跟随当前处理的处理步骤、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户接口，然后将该参数和/或设置从远程计算机输送到系统。在一些示例中，系统控制器750接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，系统控制器750被配置为与该工具接口或控制该工具。因此，如上所述，系统控制器750可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个离散系统控制器750而呈分布式。用于这种目的的分布式系统控制器750的示例将是在与远程(例如在平台级或作为远程计算机的一部分)定位的一个或多个集成电路通信的在室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、ALD室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
如上所述，根据将由工具执行的一个或多个处理步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。
在2011年4月11日提交的标题为“PLASMA ACTIVATED CONFORMAL FILMDEPOSITION”的美国专利申请No.13/084,399(现为美国专利No.8,728,956)和2011年4月11日提交的标题为“SILICON NITRIDE FILMS AND METHODS”的美国专利申请No.13/084,305中进一步讨论和描述了用于执行本文公开的方法的合适装置，其各自的全部内容并入本文。
在各种实施方式中，该装置可以包括可选的能量源，可选的能量源包括27MHz和/或13MHz电容耦合等离子体；和/或电感耦合等离子体，例如远程等离子体。
可以使用任何合适的室和/或工具来实施所公开的实施方式。示例处理装置包括但不限于：均可从加利福尼亚州弗里蒙特的Lam研究公司获得的来自产品系列、产品系列，产品系列和/或产品系列(例如StrikerOxide)的装置或任何其他商业上可用的处理系统。两个或更多站可以执行相同的功能。类似地，两个或更多站可以执行不同的功能。每个站可以设计或配置为根据需要执行特定的功能/方法。
图8是适合于执行根据某些实施方式的处理的处理系统(有时也称为群集工具)的框图。系统800包括传送模块803。传送模块803提供清洁的加压环境以最小化在被处理的衬底在各种反应器模块之间移动时被污染的风险。根据某些实施方式，安装在传送模块803上的是两个多站反应器809和810，每个都能够执行原子层沉积(ALD)和/或化学气相沉积(CVD)和/或原子层蚀刻(ALE)。反应器809和810可以包括多个站811,813,815和817，其可以依次或非顺序地执行根据所公开的实施方式的操作。这些站可以包括加热的基座或衬底支撑件、一个或多个气体入口或喷头或分散板。
还安装在传送模块803上的可以是能够执行等离子体或化学(非等离子体)预清洁或者关于所公开的方法描述的任何其他处理的一个或多个单站或多站模块807。模块807在一些情况下可以用于各种处理以例如为沉积或蚀刻工艺准备衬底。模块807也可以被设计/配置为执行各种其他处理，诸如蚀刻或抛光。系统800还包括一个或多个晶片源模块801，其中在处理之前和之后存储晶片。大气传输室819中的大气机械手(未示出)可首先从源模块801移除晶片到装载锁821。传输模块803中的晶片传输装置(通常为机械臂单元)将晶片从装载锁821移动到在安装在传送模块803上的模块上或者在模块之间移动。
在各种实施方式中，采用系统控制器829来控制处理期间的处理条件。控制器829通常将包括一个或多个存储器设备和一个或多个处理器。处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
控制器829可以控制处理装置的全部活动。系统控制器829执行系统控制软件，该系统控制软件包括用于控制定时、气体混合物、室压强、室温度、晶片温度、射频(RF)功率电平、晶片卡盘或基座位置以及特定工艺的其他参数的指令集。在一些实施方式中可以采用存储在与控制器829相关联的存储器设备上的其他计算机程序。
通常会存在与控制器829相关联的用户界面。用户界面可以包括显示屏幕、设备和/或工艺条件的图形软件显示以及用户输入设备，诸如定点设备、键盘、触摸屏、麦克风等。
系统控制逻辑可以以任何合适的方式来配置。通常，逻辑可以用硬件和/或软件来设计或配置。用于控制驱动电路的指令可以被硬编码或提供为软件。这些指令可以通过“编程”来提供。这样的编程被理解为包括任何形式的逻辑，包括数字信号处理器、专用集成电路以及其他具有以硬件实现的特定算法的装置中的硬编码逻辑。编程也被理解为包括可以在通用处理器上执行的软件或固件指令。系统控制软件可以用任何合适的计算机可读编程语言编码。
用于控制含锗还原剂脉冲、氢流和含钨前体脉冲的计算机程序代码以及处理序列中的其他处理可以用任何常规计算机可读编程语言来编写：例如汇编语言、C、C++、Pascal、Fortran或其他。编译目标代码或脚本由处理器执行以执行程序中标识的任务。同样如所指出的，程序代码可以是硬编码的。
控制器参数涉及工艺条件，例如处理气体成分和流量、温度、压强、冷却气体压强、衬底温度和室壁温度。这些参数以配方形式提供给用户，并且可以利用用户界面输入。用于监视处理的信号可以由系统控制器829的模拟和/或数字输入连接提供。用于控制处理的信号在处理系统800的模拟和数字输出连接上输出。
系统软件可以以许多不同的方式来设计或配置。例如，可以写入各种室部件子程序或控制对象以控制执行根据所公开的实施方式的处理所必需的室部件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压强控制代码和加热器控制代码。
在一些实现方式中，控制器829是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器829可以被编程以控制本文公开的任何工艺，任何工艺包括工艺气体的输送、温度设置(例如加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、进出工具和其他输送工具和/或连接到特定系统或与特定系统接口的装载锁的晶片输送。
图9是根据某些实施方式的根据或适合于进行处理的替代处理系统的框图。系统900包括传送模块903。传送模块903提供清洁的加压环境以最小化在被处理的衬底在各种反应器模块之间移动时被污染的风险。安装在传送模块903上的是两个多站反应器907,908和909，在本文中称为反应器或工具模块或仅仅称为模块，每个反应器能够根据某些实施方式执行原子层沉积(ALD)和/或化学气相沉积(CVD)和/或原子层蚀刻(ALE)。反应器907,908和909可以包括多个站911,913,915和917，其可以依次或非顺序地执行根据所公开的实施方式的操作。这些站可以包括加热的基座或衬底支撑件、一个或多个气体入口或喷头或分散板。模块907,908和909中的一个或多个可以能够执行等离子体或化学(非等离子体)预清洁或关于所公开的方法描述的任何其他处理，包括在一些情况下用于各种处理以例如准备用于沉积或蚀刻工艺的衬底。
系统900还包括一个或多个晶片源模块901，其中在处理之前和之后存储晶片。大气传输室919中的大气机械手904可首先从源模块901将晶片移到装载锁921。传输模块903中的第二晶片传输装置(通常为机械臂单元)905将晶片从装载锁921移动到在加压(例如真空)环境中安装在传送模块903上的模块上或在模块之间移动。
在各种实施方式中，采用系统控制器929来控制处理期间的处理条件。控制器929通常将包括一个或多个存储器设备和一个或多个处理器。处理器可以包括CPU或计算机、模拟和/或数字输入/输出连接、步进电机控制器板等。
控制器929可以控制处理装置的所有活动。系统控制器929执行系统控制软件，该系统控制软件包括用于控制定时、气体混合物、室压强、室温度、晶片温度、射频(RF)功率电平、晶片卡盘或基座位置以及特定工艺的其他参数的指令集。在一些实施方式中可以采用存储在与控制器929相关联的存储器设备上的其他计算机程序。
通常会存在与控制器929相关联的用户界面。用户界面可以包括显示屏幕、设备和/或工艺条件的图形软件显示以及用户输入设备，诸如定点设备、键盘、触摸屏、麦克风等。
系统控制逻辑可以以任何合适的方式来配置。通常，逻辑可以用硬件和/或软件来设计或配置。用于控制驱动电路的指令可以被硬编码或提供为软件。这些指令可以通过“编程”来提供。这样的编程被理解为包括任何形式的逻辑，包括在数字信号处理器、专用集成电路以及其他具有以硬件实现的特定算法的装置中的硬编码逻辑。编程也被理解为包括可以在通用处理器上执行的软件或固件指令。系统控制软件可以用任何合适的计算机可读编程语言编码。
用于控制含锗还原剂脉冲、氢流和含钨前体脉冲的计算机程序代码以及处理序列中的其他处理可以用任何常规计算机可读编程语言来编写，可读编程语言：例如汇编语言、C、C++、Pascal、Fortran或其他。编译目标代码或脚本由处理器执行以执行程序中标识的任务。同样如所指出的，程序代码可以是硬编码的。
控制器参数涉及工艺条件，例如处理气体成分和流量、温度、压强、冷却气体压强、衬底温度和室壁温度。这些参数以配方形式提供给用户，并且可以利用用户界面输入。用于监视处理的信号可以由系统控制器929的模拟和/或数字输入连接提供。用于控制处理的信号在处理系统900的模拟和数字输出连接上输出。
系统软件可以以许多不同的方式来设计或配置。例如，可以写入各种室部件子程序或控制对象以控制执行根据所公开的实施方式的过程所必需的室部件的操作。用于此目的的程序或程序段的示例包括衬底定位代码、处理气体控制代码、压强控制代码和加热器控制代码。
在一些实施方式中，控制器929是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理装置，半导体处理装置包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器929可以被编程以控制本文公开的任何工艺，包括控制处理气体的输送、温度设置(例如加热和/或冷却)、压强设置、真空设置、功率设置、在一些系统中的射频(RF)发生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、进出工具和其他输送工具和/或连接到特定系统或与特定系统接口的装载锁的晶片输送。
广义地说，控制器829/929可以被定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用终点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式输送到控制器或系统的指令，单独设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片执行特定工艺的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯部的制造期间完成一个或多个处理步骤。
在一些实现方式中，控制器可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或在晶片厂(fab)主机系统的全部或一部分中，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、从多个制造操作研究趋势或性能度量，以改变当前处理的参数、设置要跟随当前处理的处理步骤、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机输送到系统。在一些示例中，系统控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，系统控制器可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个离散控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)定位的一个或多个集成电路通信的在室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
如上所述，根据将由群集工具执行的一个或多个处理步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。
上文所述的装置/处理可结合光刻图案化工具或工艺使用，例如用于制备或制造半导体器件、显示器、LED、光伏板等。典型地，虽然不一定，但是这样的工具/处理将在共同的制造设施中执行或使用。对膜进行光刻图案化通常包括以下操作中的一些或全部，每个操作使用许多可能的工具实现：(1)使用旋涂或喷涂工具在工件(即衬底)上涂覆光致抗蚀剂；(2)使用热板或炉或UV固化工具固化光致抗蚀剂；(3)用诸如晶片步进机之类的工具将光致抗蚀剂暴露于可见光或UV光或X射线光；(4)使抗蚀剂显影以选择性地去除抗蚀剂，从而使用诸如湿台之类的工具使其图案化；(5)通过使用干式蚀刻工具或等离子体辅助蚀刻工具将抗蚀剂图案转移到底层膜或工件中；和(6)使用诸如RF或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
结论
尽管为了清楚理解的目的已经相当详细地描述了前述实施方式，但是显而易见的是，可以在所附权利要求的范围内实施某些改变和修改。应该注意的是，存在实现本实施方式的工艺、系统和装置的许多替代方式。因此，本实施方式被认为是说明性的而非限制性的，并且实施方式不限于这里给出的细节。

Claims (10)

1.一种处理半导体衬底的方法，所述方法包括：
向处理室提供包含含碳材料中的特征的图案的半导体衬底；以及
通过原子层蚀刻修整所述含碳材料中的所述特征以减小关键尺寸并形成具有基本垂直的侧壁的经修整的含碳特征，所述原子层蚀刻包括：
在没有等离子体的情况下将所述含碳材料中的所述特征的表面暴露于含氧气体以使所述含碳材料的所述表面改性，从而形成所述含碳材料的经改性的表面；和
将所述含碳材料的所述经改性的表面暴露于惰性气体并点燃等离子体以除去所述含碳材料的所述经改性的表面并形成所述经修整的含碳特征。
2.根据权利要求1所述的方法，其中所述含氧气体选自由氧气、臭氧、水蒸气、一氧化二氮、一氧化碳、甲酸蒸气、二氧化碳及其组合组成的组。
3.根据权利要求1所述的方法，其中所述惰性气体选自由氦气、氮气、氩气及其组合组成的组。
4.根据权利要求1所述的方法，其中所述含碳材料选自由旋涂碳、光致抗蚀剂和无定形碳组成的组。
5.根据权利要求1所述的方法，其中所述处理室被设定为介于约1托和约10托之间的室压强。
6.根据权利要求1所述的方法，其中所述等离子体使用介于约50W与250W之间的等离子体功率来点燃。
7.根据权利要求1所述的方法，其还包括于在没有等离子体的情况下将所述含碳材料中的所述特征的所述表面暴露于所述含氧气体与将所述含碳材料的所述经改性的表面暴露于所述惰性材料气体并点燃所述等离子体之间吹扫所述处理室。
8.根据权利要求7所述的方法，其中所述室被吹扫持续介于约0.1秒至约0.5秒之间的持续时间。
9.根据权利要求1所述的方法，其中所述原子层蚀刻还包括将所述暴露所述含碳材料中的所述特征的所述表面以及所述暴露所述含碳材料的所述经改性的表面重复多个循环。
10.根据权利要求9所述的方法，其中执行大约5个循环到大约100个循环。
CN201810371597.9A 2017-04-24 2018-04-24 用于图案化应用的原子层蚀刻、反应性前体和能量源 Active CN108847386B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762489113P 2017-04-24 2017-04-24
US62/489,113 2017-04-24
US15/582,359 2017-04-28
US15/582,359 US9997371B1 (en) 2017-04-24 2017-04-28 Atomic layer etch methods and hardware for patterning applications
US201862624520P 2018-01-31 2018-01-31
US62/624,520 2018-01-31
US15/955,099 2018-04-17
US15/955,099 US10832909B2 (en) 2017-04-24 2018-04-17 Atomic layer etch, reactive precursors and energetic sources for patterning applications

Publications (2)

Publication Number Publication Date
CN108847386A true CN108847386A (zh) 2018-11-20
CN108847386B CN108847386B (zh) 2024-01-30

Family

ID=63854077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810371597.9A Active CN108847386B (zh) 2017-04-24 2018-04-24 用于图案化应用的原子层蚀刻、反应性前体和能量源

Country Status (6)

Country Link
US (1) US10832909B2 (zh)
JP (2) JP7165506B2 (zh)
KR (1) KR102625972B1 (zh)
CN (1) CN108847386B (zh)
SG (1) SG10201803376RA (zh)
TW (1) TWI780145B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614775A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 半导体器件及其制造方法
CN112802736A (zh) * 2019-11-14 2021-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113140458A (zh) * 2020-01-17 2021-07-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US10304680B1 (en) * 2017-12-22 2019-05-28 Macronix International Co., Ltd. Fabricating semiconductor devices having patterns with different feature sizes
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
US20190390341A1 (en) * 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10714380B2 (en) * 2018-10-26 2020-07-14 Globalfoundries Inc. Method of forming smooth sidewall structures using spacer materials
WO2020160016A1 (en) 2019-01-29 2020-08-06 Lam Research Corporation Sacrificial protection layer for environmentally sensitive surfaces of substrates
US11189516B2 (en) * 2019-05-24 2021-11-30 Applied Materials, Inc. Method for mask and substrate alignment
CN111211046B (zh) * 2019-07-08 2020-12-11 合肥晶合集成电路有限公司 预处理方法、金属硅化物的形成方法以及半导体处理装置
KR20210010816A (ko) * 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR102224128B1 (ko) * 2019-08-05 2021-03-09 한양대학교 산학협력단 탄소 함유 박막의 증착방법
US11862473B2 (en) * 2020-05-12 2024-01-02 Lam Research Corporation Controlled degradation of a stimuli-responsive polymer film
US11823910B2 (en) * 2020-07-31 2023-11-21 Tokyo Electron Limited Systems and methods for improving planarity using selective atomic layer etching (ALE)
CN116210072A (zh) 2020-09-01 2023-06-02 株式会社Adeka 蚀刻方法
US11640905B2 (en) * 2020-12-17 2023-05-02 Applied Materials, Inc. Plasma enhanced deposition of silicon-containing films at low temperature
JP2022129872A (ja) * 2021-02-25 2022-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TW202316488A (zh) * 2021-04-06 2023-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、裝置結構、及形成結構之系統
US20240355624A1 (en) * 2021-08-24 2024-10-24 Lam Research Corporation In-situ core protection in multi-patterning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077349A1 (en) * 2010-09-23 2012-03-29 Ming Li Plasma-activated deposition of conformal films
US20130115763A1 (en) * 2011-11-04 2013-05-09 ASM International. N.V. Methods for forming doped silicon oxide thin films
US20140178568A1 (en) * 2011-04-29 2014-06-26 Applied Materials, Inc. Devices and methods for passivating a flexible substrate in a coating process
US20150037972A1 (en) * 2013-07-30 2015-02-05 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
CN106067513A (zh) * 2015-04-20 2016-11-02 朗姆研究公司 图案化mram堆栈的干法等离子体蚀刻法
US20170069462A1 (en) * 2015-09-04 2017-03-09 Lam Research Corporation Ale smoothness: in and outside semiconductor industry

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061769B2 (ja) 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
US4756794A (en) 1987-08-31 1988-07-12 The United States Of America As Represented By The Secretary Of The Navy Atomic layer etching
JPH03133128A (ja) 1989-10-19 1991-06-06 Res Dev Corp Of Japan ディジタル・エッチング方法
US5298451A (en) 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
JPH06151382A (ja) 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH06326060A (ja) 1993-05-12 1994-11-25 Hitachi Ltd 固体表面加工方法
EP0635884A1 (de) 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
DE19681602T1 (de) 1995-10-19 1998-11-26 Massachusetts Inst Technology Verfahren zum Entfernen von Metall
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6177353B1 (en) 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
JP2001255670A (ja) * 2000-03-10 2001-09-21 Mitsubishi Electric Corp 微細レジストパターン形成方法および装置
US6517602B2 (en) 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
JP3662472B2 (ja) 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
KR100463237B1 (ko) * 2000-06-28 2004-12-23 주식회사 하이닉스반도체 감광막패턴의 형성 방법
US6677242B1 (en) 2000-08-12 2004-01-13 Applied Materials Inc. Integrated shallow trench isolation approach
US6527855B2 (en) 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US6448192B1 (en) 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
KR100878103B1 (ko) 2001-05-04 2009-01-14 도쿄엘렉트론가부시키가이샤 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
WO2003098662A2 (en) 2002-05-14 2003-11-27 Tokyo Electron Limited PLASMA ETCHING OF Cu-CONTAINING LAYERS
US6884730B2 (en) 2002-07-02 2005-04-26 Headway Technologies, Inc. Method of etching a film of magnetic material and method of manufacturing a thin-film magnetic head
WO2004009861A2 (en) 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP3878577B2 (ja) * 2003-06-06 2007-02-07 株式会社東芝 半導体装置の製造方法
TWI303090B (en) 2002-08-13 2008-11-11 Lam Res Corp Method for in-situ monitoring of patterned substrate processing using reflectometry
US6933239B2 (en) 2003-01-13 2005-08-23 Applied Materials, Inc. Method for removing conductive residue
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
JP2004332045A (ja) 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US7067407B2 (en) 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US7018469B2 (en) 2003-09-23 2006-03-28 Micron Technology, Inc. Atomic layer deposition methods of forming silicon dioxide comprising layers
US20050233555A1 (en) 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7115522B2 (en) 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CN100576474C (zh) 2004-07-20 2009-12-30 应用材料股份有限公司 以钽前驱物taimata进行含钽材料的原子层沉积
US7196955B2 (en) 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7365026B2 (en) 2005-02-01 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. CxHy sacrificial layer for cu/low-k interconnects
JP4860219B2 (ja) 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7214626B2 (en) 2005-08-24 2007-05-08 United Microelectronics Corp. Etching process for decreasing mask defect
US20070087581A1 (en) 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US20070095367A1 (en) 2005-10-28 2007-05-03 Yaxin Wang Apparatus and method for atomic layer cleaning and polishing
US7662718B2 (en) 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US7795148B2 (en) 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US20070238301A1 (en) 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US7368393B2 (en) 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
KR100905278B1 (ko) 2007-07-19 2009-06-29 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법
KR101330707B1 (ko) 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US8481423B2 (en) 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US20090286402A1 (en) 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
JP5085595B2 (ja) 2008-09-08 2012-11-28 株式会社東芝 コアシェル型磁性材料、コアシェル型磁性材料の製造方法、デバイス装置、およびアンテナ装置。
JP5275094B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
US7759239B1 (en) 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
WO2012023537A1 (ja) 2010-08-19 2012-02-23 株式会社 アルバック ドライエッチング方法及び半導体装置の製造方法
US20120100308A1 (en) 2010-10-25 2012-04-26 Asm America, Inc. Ternary metal alloys with tunable stoichiometries
US8546263B2 (en) 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
FR2975823B1 (fr) 2011-05-27 2014-11-21 Commissariat Energie Atomique Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8808561B2 (en) 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
US20130129922A1 (en) 2011-11-21 2013-05-23 Qualcomm Mems Technologies, Inc. Batch processing for electromechanical systems and equipment for same
US8633115B2 (en) 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US8809994B2 (en) 2011-12-09 2014-08-19 International Business Machines Corporation Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
JP2013235912A (ja) 2012-05-08 2013-11-21 Tokyo Electron Ltd 被処理基体をエッチングする方法、及びプラズマエッチング装置
US8802572B2 (en) 2012-07-10 2014-08-12 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
JP6035117B2 (ja) 2012-11-09 2016-11-30 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US8969997B2 (en) 2012-11-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures and methods of forming the same
JP5918108B2 (ja) 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8927989B2 (en) 2012-11-28 2015-01-06 International Business Machines Corporation Voltage contrast inspection of deep trench isolation
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US20140349469A1 (en) 2013-05-22 2014-11-27 Qualcomm Mems Technologies, Inc. Processing for electromechanical systems and equipment for same
JP6170754B2 (ja) 2013-06-18 2017-07-26 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8940646B1 (en) 2013-07-12 2015-01-27 Lam Research Corporation Sequential precursor dosing in an ALD multi-station/batch reactor
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9257431B2 (en) 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US20150111374A1 (en) 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
JP6347695B2 (ja) 2013-11-20 2018-06-27 東京エレクトロン株式会社 被エッチング層をエッチングする方法
CN105917445B (zh) * 2014-01-13 2020-05-22 应用材料公司 具有空间原子层沉积的自对准式双图案化
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
KR20160136303A (ko) 2014-03-26 2016-11-29 도레이 카부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
JP6159757B2 (ja) 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9675811B2 (en) 2014-08-28 2017-06-13 Cardiac Pacemakers, Inc. Display of temporally aligned heart information from separate implantable medical devices on an extracorporeal display
US9520294B2 (en) 2014-08-29 2016-12-13 Applied Materials, Inc. Atomic layer etch process using an electron beam
US9627608B2 (en) 2014-09-11 2017-04-18 Lam Research Corporation Dielectric repair for emerging memory devices
US9609730B2 (en) 2014-11-12 2017-03-28 Lam Research Corporation Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
US10170324B2 (en) 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US10381227B2 (en) 2014-12-18 2019-08-13 The Regents Of The University Of Colorado, A Body Corporate Methods of atomic layer etching (ALE) using sequential, self-limiting thermal reactions
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
TWI750120B (zh) 2015-06-05 2021-12-21 美商蘭姆研究公司 GaN及其他Ⅲ-Ⅴ族材料之原子層蝕刻
US9449843B1 (en) 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9659771B2 (en) 2015-06-11 2017-05-23 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9620376B2 (en) * 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US9520821B1 (en) 2015-08-19 2016-12-13 Nidec Motor Corporation System and method for optimizing flux regulation in electric motors
US9633896B1 (en) * 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
KR20170050056A (ko) 2015-10-29 2017-05-11 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10494715B2 (en) 2017-04-28 2019-12-03 Lam Research Corporation Atomic layer clean for removal of photoresist patterning scum
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077349A1 (en) * 2010-09-23 2012-03-29 Ming Li Plasma-activated deposition of conformal films
US20140178568A1 (en) * 2011-04-29 2014-06-26 Applied Materials, Inc. Devices and methods for passivating a flexible substrate in a coating process
US20130115763A1 (en) * 2011-11-04 2013-05-09 ASM International. N.V. Methods for forming doped silicon oxide thin films
US20150037972A1 (en) * 2013-07-30 2015-02-05 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
CN106067513A (zh) * 2015-04-20 2016-11-02 朗姆研究公司 图案化mram堆栈的干法等离子体蚀刻法
US20170069462A1 (en) * 2015-09-04 2017-03-09 Lam Research Corporation Ale smoothness: in and outside semiconductor industry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802736A (zh) * 2019-11-14 2021-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113140458A (zh) * 2020-01-17 2021-07-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN112614775A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20180308695A1 (en) 2018-10-25
JP2018186269A (ja) 2018-11-22
KR20180119133A (ko) 2018-11-01
TWI780145B (zh) 2022-10-11
US10832909B2 (en) 2020-11-10
SG10201803376RA (en) 2018-11-29
JP7165506B2 (ja) 2022-11-04
CN108847386B (zh) 2024-01-30
TW201903886A (zh) 2019-01-16
JP2023012492A (ja) 2023-01-25
JP7460727B2 (ja) 2024-04-02
KR102625972B1 (ko) 2024-01-16

Similar Documents

Publication Publication Date Title
CN108847386A (zh) 用于图案化应用的原子层蚀刻、反应性前体和能量源
KR102439391B1 (ko) 반도체 디바이스 제조시 주석 옥사이드 박막 스페이서들
US9997371B1 (en) Atomic layer etch methods and hardware for patterning applications
CN110892332B (zh) 除去光致抗蚀剂图案化浮渣的原子层清洁
JP6948797B2 (ja) 不揮発性金属をパターニングするためのチャンバ
CN108183071A (zh) 采用ald填隙间隔物掩模的自对准多重图案化处理流程
TW201834008A (zh) 用於高模數原子層沉積二氧化矽間隔件的方法
US20200299838A1 (en) Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
CN107799390A (zh) 用于半导体图案化应用的高干法蚀刻速率材料
US10651080B2 (en) Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
CN111886689A (zh) 无倒角通孔集成方案
CN115244664A (zh) 用于减少euv图案化缺陷的多层硬掩模
CN112005339A (zh) 碳膜的原子层沉积
JP2024500671A (ja) 広いギャップ電極間隔の低圧条件における、高選択性、低応力、および低水素の炭素ハードマスク
CN113302716A (zh) 针对3d nand集成具有改善的蚀刻选择性的氮化物膜

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant