CN108198581B - 用于先进纳米闪速存储器装置的高速感测技术 - Google Patents

用于先进纳米闪速存储器装置的高速感测技术 Download PDF

Info

Publication number
CN108198581B
CN108198581B CN201810146062.1A CN201810146062A CN108198581B CN 108198581 B CN108198581 B CN 108198581B CN 201810146062 A CN201810146062 A CN 201810146062A CN 108198581 B CN108198581 B CN 108198581B
Authority
CN
China
Prior art keywords
coupled
terminal
read block
nmos transistor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810146062.1A
Other languages
English (en)
Other versions
CN108198581A (zh
Inventor
H.V.特兰
A.利
T.伍
H.Q.阮
V.蒂瓦里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to CN201810146062.1A priority Critical patent/CN108198581B/zh
Publication of CN108198581A publication Critical patent/CN108198581A/zh
Application granted granted Critical
Publication of CN108198581B publication Critical patent/CN108198581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及用于先进纳米闪速存储器装置的高速感测技术。本发明公开了用于先进纳米闪速存储器装置的改进的感测电路和改进的位线布局。

Description

用于先进纳米闪速存储器装置的高速感测技术
本申请为分案申请，其母案的发明名称为“用于先进纳米闪速存储器装置的高速感测技术”，申请日为2014年1月14日，申请号为201480005640.X。
优先权声明
本申请根据《美国法典》第35卷第119和120节要求2013年3月15日提交的美国临时专利申请序列号61/799,970的优先权，该临时专利申请以引用方式并入本文。
技术领域
本发明公开了用于先进纳米闪速存储器装置的改进的感测电路和改进的位线布局。
背景技术
使用浮栅而在其上存储电荷的闪速存储器单元以及形成于半导体衬底中的这些非易失性存储器单元的存储器阵列在现有技术中是众所周知的。通常，这些浮栅存储器单元一直是分裂栅类型或层栅类型。
闪速存储器装置通常包括往往容纳在半导体内同一金属层中的平行位线，用于在读写操作期间选择适当的存储器单元。
图1描绘了典型的现有技术构型。位线10、20和30彼此大致平行并且彼此相对紧密接近。位线10、20和30通常被制造为半导体管芯内同一金属层的一部分。位线10、20和30经由连接器40连接到其他电路部件。
图2以俯视图描绘了同一现有技术构型。位线10、20和30仍然是彼此大致平行。这些位线的接近性和长度导致寄生电容，此寄生电容可被模型化为电容器15和电容器25。
随着闪速存储器的设计变得越来越小且越来越密集，相邻位线间的寄生电容将变得更为棘手。
需要补偿位线间的寄生电容的改进的电路设计。
需要改进的布局设计来减少先进纳米闪速存储器装置中的寄生电容的量。
发明内容
前述问题和需求通过用于补偿相邻位线间的寄生电容的改进的电路设计得以解决。另外，改进的布局技术还减小了寄生电容。
附图说明
图1描绘了现有技术位线布局的立面立面侧视图。
图2描绘了图1的现有技术位线布局的俯视图。
图3描绘了现有技术感测电路。
图4描绘了感测电路实施例。
图5描绘了另一个感测电路实施例。
图6描绘了另一个感测电路实施例。
图7描绘了位线布局的一个实施例的立面侧视图。
图8描绘了图7的实施例的俯视图。
图9描绘了位线布局的一个实施例的立面侧视图。
图10描绘了图9的实施例的俯视图。
图11描绘了感测框图。
图12描绘了用于跟踪感测信号控制的时序图。
图13描绘了字线偏置和位线偏置基于沿位线的位置而变化的曲线图。
具体实施方式
图3描绘了现有技术感测电路100。从图3可以看出，现有技术设计并未对寄生电容进行建模，也未以其他方式将其考虑在内。感测电路100包括存储器数据读取块110、存储器参考读取块120和差分放大器块130。数据读取块110包括电流源111、共源共栅感测NMOS晶体管113、位线箝位NMOS晶体管114、二极管连接的感测负载PMOS晶体管112和电容器115。
存储器参考读取块120包括电流源121、参考位线箝位NMOS晶体管124、共源共栅感测NMOS晶体管123、二极管连接的感测负载PMOS晶体管122和电容器125。
差分放大器块130包括输入差分对NMOS晶体管131和134、电流镜负载PMOS晶体管132和133、输出PMOS晶体管135、电流偏置NMOS晶体管136、输出电流偏置NMOS晶体管和输出140。
节点116耦接到选择的待读取存储器单元（未示出），节点117耦接到将用于确定选择的存储器单元的值的参考存储器单元（未示出）。
差分放大器块130用于比较从数据读取块110和参考读取块120接收的信号，以便生成指示存储在选择的存储器单元中的数据值的输出140。这些部件如图3所示那样彼此连接。
图4描绘了改进的感测电路200。感测电路200包括存储器数据读取块210、存储器参考读取块220和差分放大器块230。数据读取块210包括电流源211、共源共栅感测NMOS晶体管213、位线箝位NMOS晶体管214、二极管连接的感测负载PMOS晶体管212和电容器215。
存储器参考读取块220包括电流源221、参考位线箝位NMOS晶体管224、共源共栅感测NMOS晶体管223、二极管连接的感测负载PMOS晶体管222和电容器225。
差分放大器块230包括输入差分对NMOS晶体管231和234、电流镜负载PMOS晶体管232和233、输出PMOS晶体管235、电流偏置NMOS晶体管236、输出电流偏置NMOS晶体管237和输出240。
节点216耦接到选择的待读取存储器单元（未示出），节点217耦接到将用于确定选择的存储器单元的值的参考存储器单元（未示出）。
节点216为选择的位线，其耦接到电容器217和电容器218（这两个电容器各自代表来自相邻位线的寄生电容），并被驱动以补偿电容器215。预充电开关250和平衡开关260选择性地接通。相邻位线可被驱动至电压VB，该电压小于或等于所选择位线被驱动至的电压。这样做会减小电容器217和电容器218所代表的寄生电容的影响。
差分放大器块230用于比较从数据读取块210和参考读取块220接收的信号，以便生成指示存储在选择的存储器单元中的数据值的输出240。这些部件如图4所示那样彼此连接。
图5描绘了另一种改进的感测电路300。感测电路300包括PMOS晶体管301、共源共栅NMOS晶体管302、输出PMOS晶体管308、电流偏置NMOS晶体管307和输出310。节点304耦接到选择的待读取存储器单元（未示出）。晶体管301的栅极接收预充电节点电压309，在该示例中此电压可为1.2V或接地电压。晶体管307、308构成用于输出的单端放大器。这些部件如图5所示那样彼此连接。
感测节点（晶体管308的栅极）经由晶体管301被接地的预充电节点电压309预充电至偏置电平。然后预充电节点电压309变成一电压电平以释放（微弱地偏置或截止）晶体管301。根据耦接到节点304的存储器单元的状态，如果存在电流（例如，美国专利No. 8,072,815中描述的分裂栅单元的擦除状态，该专利以引用方式并入本文且作为附录A附于本文），那么感测节点的电压会下降，这将接通晶体管308以使输出310升高。如果不存在电流（例如，美国专利No. 8,072,815中描述的分裂栅单元的编程状态），那么感测节点的电压会保持在高水平，这将截止晶体管308以使输出310降低。这种方案称为无参考感测。
PMOS晶体管301的块体（n阱）衬底端子311和PMOS晶体管308的块体（n阱）端子312进一步正向偏置（源电压-体电压=较小正数，如0.4V，该正数值小于正向结的Vp/n（约0.6V）），以增大较低电压余度和较高速度下的阈值电压（已降低）和高饱和驱动电流。这种块体技术可应用于其他附图。
节点304耦接到电容器305和电容器306（这两个电容器各自代表来自相邻位线的寄生电容），并被驱动以补偿连接到节点304的电容器303。
图6描绘了另一种改进的感测电路400。感测电路400包括PMOS晶体管401、共源共栅NMOS晶体管403、输出PMOS晶体管409、电流偏置NMOS晶体管410和输出420。节点405耦接到选择的待读取存储器单元（未示出），节点412耦接到参考存储器单元（未示出）。
晶体管401的栅极接收预充电节点电压421，在该示例中此电压可为1.2V或接地电压。晶体管409、410构成用于输出的单端放大器。这些部件如图6所示那样彼此连接。
PMOS晶体管401的块体（n阱）衬底端子422和PMOS晶体管409的块体（n阱）端子423进一步正向偏置（源电压-体电压=较小正数，如0.4V，该正数值小于正向结的Vp/n（约0.6V）），以增大较低电压余度和较高速度下的阈值电压（已降低）和高饱和驱动电流。这种块体技术可应用于其他附图。
节点405耦接到电容器406和电容器407，这两个电容器各自代表来自相邻位线的寄生电容。节点412耦接到电容器413和电容器414（这两个电容器各自代表来自相邻位线的寄生电容），并被驱动以补偿电容器404和电容器411。开关402和开关408选择性地接通。
图7描绘了用于减小位线间寄生电容的改进的位线布局500。位线510和530形成于一个金属层中。然而，位线520形成于不同的金属层中。因此，位线510和520间的距离以及位线520和530间的距离长于如现有技术那样将位线520形成于与位线510和530相同的金属层中时的距离。位线520经由通孔560、金属550和连接器540连接到其他电路部件。位线510和530经由连接器40连接到其他电路部件。
图8以俯视图描绘了图7的布局。从该视图可以看出，位线510、520和530看起来彼此相邻。然而，如不同阴影所指示的那样，位线520以及位线510和530形成在不同的金属层中。
图9描绘了用于在不增大位线间寄生电容的情况下减小位线电阻的改进的布局700。此处，位线510、520和530彼此平行相邻，且像在现有技术构型中那样形成于同一金属层中。附加结构550在不同金属层中设置在位线510的一部分上方，并经由连接器540连接到位线510。类似地，附加结构560在不同金属层中设置在位线520的一部分上方，并经由连接器540连接到位线520；而附加结构570在不同金属层中设置在位线530的一部分上方，并经由连接器540连接到位线530。每个附加结构550、560和570起减小其连接的位线的电阻的作用，但不会由于每个附加结构的长度和布置而使寄生电容增大。具体地讲，附加结构550、560和570被布置成交错格式，使得它们三者间或两两间不会生成显著的寄生电容，且位线510、520和530三者间或两两间不会生成显著的寄生电容。
图10以俯视图描绘了图9的布局。位线510、520和530彼此相邻且彼此平行。在该视图中，附加结构550、560和570的交错形成显而易见。
图11描绘了闪速存储器装置900。闪速存储器装置900包括：存储器单元910的阵列，其中这种单元可被字线和位线访问；水平解码器905；垂直解码器920；读取脉冲控制块915；读取控制块930；感测放大器电路块925；以及IO块935。
读取控制块930用于生成跟踪字线位置、位线位置和IO宽度的读取定时脉冲，并用于补偿PVT。
图12描绘了显示各种控制信号随时间推移的工作情况的时序图950。信号951是T_SEN-CYC信号，信号952是T-ATD信号，信号953是T-PRECHa信号，信号954是T-EQ信号，信号955是T-SENSEa信号，信号956是T-DOLATCH信号，信号957是T-BL0,BL1信号，信号958是T-SO0,SO1信号，信号959是T-SOUT信号。
信号953 (T-PRECHa)执行自适应预充电脉冲。此脉冲在WL0（沿字线的位置0）处较短，在WL-N（沿字线的位置N）处较长；在IO0（沿IO线的位置0）处较短，在IO-N（沿IO线的位置N）处较长。信号953 (T-PRECHa)跟踪字线延迟和位线延迟，例如，其在WL0/BL0处有最短的脉冲。
信号955 (T-SENSAa)执行自适应感测脉冲。此脉冲在IO0处较短，在IO-N处较长；在WL0处较短，在WL端处较长。信号955跟踪字线延迟和位线延迟，例如，其在WL-N/BL-N处有最长的脉冲。
信号951(T-SEN-CYC)在感测循环完成后执行自动去电。
图13描绘了两个曲线图。第一曲线图显示位线一端的字线偏置比另一端高，第二曲线图显示位线一端的位线偏置比另一端高。这两个曲线图示出想要不增大位线间寄生电容，有必要减小位线电阻，如先前结合图9和图10所论述。
本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文描述的材料、工艺和数字例子仅仅是示例性的，并且不应被认为限制权利要求。应当指出的是，如本文所使用，术语“在…上方”和“在…上”都包含性地包括“直接在…上”（两者间未设置中间材料、元件或空间）和“间接在…上”（两者间设置有中间材料、元件或空间）。同样，术语“相邻”包括“直接相邻”（两者间未设置中间材料、元件或空间）和“间接相邻”（两者间设置有中间材料、元件或空间）。例如，“在衬底上方”形成元件可包括在衬底上直接形成元件，此时衬底和元件间没有中间材料/元件；以及在衬底上间接形成元件，此时衬底和元件间有一个或多个中间材料/元件。

Claims (4)

1.一种闪速存储器感测电路，包括：
存储器数据读取块，所述存储器数据读取块耦接到选择的闪速存储器单元，并包括位线、来自第一相邻位线的第一寄生电容器、来自第二相邻位线的第二寄生电容器、以及存储器数据读取块输出节点；
存储器参考读取块，所述存储器参考读取块耦接到参考存储器单元并且包括存储器参考读取块输出节点；
预充电电路，用于将所述存储器数据读取块输出节点和所述存储器参考读取块输出节点预充电到偏置电压并用于将所述第一相邻位线和所述第二相邻位线预充电到小于或等于所述偏置电压的电压以补偿所述第一寄生电容器和所述第二寄生电容器，其中所述偏置电压的量值基于存储器阵列内的所述选择的闪速存储器单元的位置而选择；以及
差分放大器块，所述差分放大器块耦接到所述存储器数据读取块输出节点和所述存储器参考读取块输出节点，用于确定存储在所述选择的闪速存储器单元中的值。
2.根据权利要求1所述的闪速存储器感测电路，其中所述存储器数据读取块包括：
电流源；
共源共栅感测NMOS晶体管，包括第一端子、第二端子和栅极，其中所述栅极耦接到所述电流源；
位线箝位NMOS晶体管，包括耦接到所述共源共栅感测NMOS晶体管的所述第二端子的栅极，耦接到所述共源共栅感测NMOS晶体管的所述栅极的第一端子，以及耦接到接地的第二端子；
二极管连接的感测负载PMOS晶体管，包括耦接到电源的第一端子、耦接到所述第一端子的衬底、耦接到所述存储器数据读取块输出节点的栅极、以及耦接到所述共源共栅感测NMOS晶体管的所述第一端子的第二端子；和
耦接到所述位线的电容器。
3.根据权利要求2所述的闪速存储器感测电路，其中所述存储器参考读取块包括：
第二电流源；
参考位线箝位NMOS晶体管，包括栅极、耦接到所述第二电流源的第一端子、以及耦接到接地的第二端子；
共源共栅感测NMOS晶体管，包括耦接到所述第二电流源的栅极、第一端子、以及耦接到所述参考位线箝位NMOS晶体管的所述栅极的第二端子；
二极管连接的感测负载PMOS晶体管，包括耦接到第二电流源的第一端子、耦接到所述第一端子的衬底、耦接到所述存储器参考读取块输出节点的栅极、以及耦接到所述共源共栅感测NMOS晶体管的所述第一端子的第二端子；和
耦接到所述参考存储器单元的电容器(225)。
4.根据权利要求1所述的闪速存储器感测电路，其中所述差分放大器块包括：
NMOS晶体管的输入差分对，包括耦接到所述存储器数据读取块输出节点和所述存储器参考读取块输出节点的栅极；
耦接到所述NMOS晶体管的输入差分对的电流镜负载PMOS晶体管；
耦接到所述电流镜负载 PMOS 晶体管的输出PMOS晶体管；
耦接在所述NMOS晶体管的输入差分对和接地之间的电流偏置NMOS晶体管；和
耦接在所述输出PMOS晶体管和接地之间的输出电流偏置NMOS晶体管(237)。
CN201810146062.1A 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术 Active CN108198581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810146062.1A CN108198581B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361799970P 2013-03-15 2013-03-15
US61/799970 2013-03-15
US13/958415 2013-08-02
US13/958,415 US20140269061A1 (en) 2013-03-15 2013-08-02 High Speed Sensing For Advanced Nanometer Flash Memory Device
CN201480005640.XA CN104937718B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术
PCT/US2014/011554 WO2014149166A1 (en) 2013-03-15 2014-01-14 High speed sensing for advanced nanometer flash memory device
CN201810146062.1A CN108198581B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480005640.XA Division CN104937718B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术

Publications (2)

Publication Number Publication Date
CN108198581A CN108198581A (zh) 2018-06-22
CN108198581B true CN108198581B (zh) 2023-04-07

Family

ID=51526478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810146062.1A Active CN108198581B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术
CN201480005640.XA Active CN104937718B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480005640.XA Active CN104937718B (zh) 2013-03-15 2014-01-14 用于先进纳米闪速存储器装置的高速感测技术

Country Status (7)

Country Link
US (2) US20140269061A1 (zh)
EP (2) EP3264416A3 (zh)
JP (2) JP2016514366A (zh)
KR (1) KR101691319B1 (zh)
CN (2) CN108198581B (zh)
TW (1) TWI545697B (zh)
WO (1) WO2014149166A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782649B (zh) * 2015-11-20 2020-07-14 华邦电子股份有限公司 感测放大器电路
CN106935267B (zh) * 2015-12-31 2020-11-10 硅存储技术公司 用于闪速存储器系统的低功率感测放大器
US10149377B2 (en) 2016-06-24 2018-12-04 Invensas Corporation Stacked transmission line
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
JP2020102290A (ja) 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置
CN110704332B (zh) * 2019-08-29 2021-11-09 深圳大普微电子科技有限公司 一种闪存介质优化方法及非易失性存储设备
CN111758171B (zh) * 2020-05-12 2024-04-05 长江先进存储产业创新中心有限责任公司 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构
CN114171083A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 存储器器件
CN117015229A (zh) * 2022-04-26 2023-11-07 长鑫存储技术有限公司 三维存储器及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器
JP2007080424A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 不揮発性メモリ
CN101123115A (zh) * 2006-08-11 2008-02-13 松下电器产业株式会社 半导体存储装置
CN101203919A (zh) * 2005-03-04 2008-06-18 爱特梅尔公司 用于寄存器文件的快速读取端口
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN102568554A (zh) * 2010-12-15 2012-07-11 闪晶半导体股份有限公司 数据读取装置、非易失性存储器装置及其读取方法
CN202534357U (zh) * 2012-03-19 2012-11-14 河南科技大学 一种用于铁电随机存储器读出电路的电流型灵敏放大器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195990A (ja) * 1992-12-21 1994-07-15 Kawasaki Steel Corp 半導体記憶装置
DE69621323T2 (de) * 1995-02-10 2002-09-05 Micron Technology Inc Schneller leseverstärker für einen flash-speicher
US6108237A (en) * 1997-07-17 2000-08-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
EP0907954B1 (en) * 1996-06-24 2000-06-07 Advanced Micro Devices, Inc. A method for a multiple bits-per-cell flash eeprom with page mode program and read
JPH11134891A (ja) * 1997-10-31 1999-05-21 Sanyo Electric Co Ltd 半導体メモリ装置
JP2002057227A (ja) * 2000-08-11 2002-02-22 Mitsubishi Electric Corp 半導体記憶装置
JP2004111478A (ja) * 2002-09-13 2004-04-08 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
JP2004119457A (ja) * 2002-09-24 2004-04-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4012144B2 (ja) * 2003-12-25 2007-11-21 株式会社東芝 半導体記憶装置
US7177176B2 (en) * 2004-06-30 2007-02-13 Intel Corporation Six-transistor (6T) static random access memory (SRAM) with dynamically variable p-channel metal oxide semiconductor (PMOS) strength
KR100632656B1 (ko) * 2005-05-23 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 비트라인 형성방법
KR100675517B1 (ko) * 2005-09-09 2007-01-30 주식회사 엑셀반도체 시리얼 플래쉬 메모리 장치 및 프리차아지 방법
US7638878B2 (en) * 2006-04-13 2009-12-29 Micron Technology, Inc. Devices and systems including the bit lines and bit line contacts
US7675783B2 (en) * 2007-02-27 2010-03-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and driving method thereof
JP4504397B2 (ja) * 2007-05-29 2010-07-14 株式会社東芝 半導体記憶装置
US7755962B2 (en) * 2007-07-09 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and computing systems including the same
JP2009016016A (ja) * 2007-07-09 2009-01-22 Samsung Electronics Co Ltd 半導体集積回路
US7697365B2 (en) * 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7977709B2 (en) * 2008-01-02 2011-07-12 Infineon Technologies Ag MOS transistor and semiconductor device
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
US8018773B2 (en) 2009-03-04 2011-09-13 Silicon Storage Technology, Inc. Array of non-volatile memory cells including embedded local and global reference cells and system
KR20110056005A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 반도체 장치의 배선 구조체
JP2011138569A (ja) * 2009-12-25 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
US8385147B2 (en) * 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
JP4982606B2 (ja) * 2010-12-22 2012-07-25 株式会社東芝 半導体記憶装置およびその制御方法
US8605521B2 (en) * 2011-05-12 2013-12-10 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
KR101916192B1 (ko) * 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
US8928406B2 (en) * 2013-03-13 2015-01-06 Texas Instruments Incorporated Low-power inverter-based differential amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203919A (zh) * 2005-03-04 2008-06-18 爱特梅尔公司 用于寄存器文件的快速读取端口
CN1716448A (zh) * 2005-06-02 2006-01-04 复旦大学 高速低功耗电流灵敏放大器
JP2007080424A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 不揮発性メモリ
CN101123115A (zh) * 2006-08-11 2008-02-13 松下电器产业株式会社 半导体存储装置
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN102081959A (zh) * 2009-11-26 2011-06-01 中国科学院微电子研究所 一种存储器读出电路以及存储器
CN102568554A (zh) * 2010-12-15 2012-07-11 闪晶半导体股份有限公司 数据读取装置、非易失性存储器装置及其读取方法
CN202534357U (zh) * 2012-03-19 2012-11-14 河南科技大学 一种用于铁电随机存储器读出电路的电流型灵敏放大器

Also Published As

Publication number Publication date
EP2973708A1 (en) 2016-01-20
JP2016514366A (ja) 2016-05-19
CN104937718B (zh) 2018-03-06
TWI545697B (zh) 2016-08-11
US20180047454A1 (en) 2018-02-15
JP6676081B2 (ja) 2020-04-08
US20140269061A1 (en) 2014-09-18
CN108198581A (zh) 2018-06-22
EP2973708B1 (en) 2017-10-18
EP3264416A3 (en) 2018-04-04
JP2018101457A (ja) 2018-06-28
KR20150103708A (ko) 2015-09-11
TW201440174A (zh) 2014-10-16
CN104937718A (zh) 2015-09-23
KR101691319B1 (ko) 2016-12-29
EP3264416A2 (en) 2018-01-03
WO2014149166A1 (en) 2014-09-25
US10283206B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
CN108198581B (zh) 用于先进纳米闪速存储器装置的高速感测技术
CN107424643B (zh) 读出放大器和使用读出放大器的存储器设备
CN111684525B (zh) 浮动源极存储器架构中的感测
KR100615423B1 (ko) 반도체 기억장치
US9025382B2 (en) Lithography-friendly local read circuit for NAND flash memory devices and manufacturing method thereof
JP5915121B2 (ja) 抵抗変化型不揮発性メモリ
US20140003129A1 (en) Semiconductor memory apparatus and method of operating using the same
US9224466B1 (en) Dual capacitor sense amplifier and methods therefor
KR20170098716A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9858977B1 (en) Programming of magnetic random access memory (MRAM) by boosting gate voltage
JP4186119B2 (ja) 強誘電体メモリ装置
US7924644B2 (en) Semiconductor memory device including floating body transistor memory cell array and method of operating the same
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
KR20010100877A (ko) 플래시 이이피롬 워드라인 드라이버
JP4012144B2 (ja) 半導体記憶装置
WO2019087769A1 (ja) 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法
JP6290034B2 (ja) 不揮発性半導体記憶装置、及びその読み出し方法
JP2023179834A (ja) 半導体装置
JP4021806B2 (ja) 不揮発性半導体記憶装置
TWI497524B (zh) 記憶體頁面緩衝器
JP2003331590A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant