CN107078015A - 用于等离子体切割的接近接触盖环 - Google Patents

用于等离子体切割的接近接触盖环 Download PDF

Info

Publication number
CN107078015A
CN107078015A CN201580056404.5A CN201580056404A CN107078015A CN 107078015 A CN107078015 A CN 107078015A CN 201580056404 A CN201580056404 A CN 201580056404A CN 107078015 A CN107078015 A CN 107078015A
Authority
CN
China
Prior art keywords
substrate
bezel ring
carrier
plane
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580056404.5A
Other languages
English (en)
Other versions
CN107078015B (zh
Inventor
詹姆斯·M·霍顿
亚历山大·N·勒纳
阿杰伊·库马尔
阿帕娜·伊耶
艾伦·希罗什·奥叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107078015A publication Critical patent/CN107078015A/zh
Application granted granted Critical
Publication of CN107078015B publication Critical patent/CN107078015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

用于切割半导体晶片的方法与载体，每个晶片具有多个集成电路。在一个示例中，用于在蚀刻工艺期间保护载体与基板组件的一种盖环包括内部开孔，内部开孔具有直径，所述内部开孔的直径小于载体与基板组件的基板的直径。外部框体围绕内部开孔。外部框体具有用于容纳载体与基板组件的基板的最外部分的斜面。

Description

用于等离子体切割的接近接触盖环
背景技术
1)技术领域
本发明的实施方式关于半导体工艺的领域，且具体而言，是关于用于切割半导体晶片的方法与载体，每个晶片上具有多个集成电路。
2)相关技术说明
在半导体晶片工艺中，集成电路形成于晶片(也称为基板)上，晶片包含硅或其他半导体材料。通常，半导电、导电或绝缘的各种材料层用于形成集成电路。使用各种熟知的工艺来掺杂、沉积与蚀刻这些材料，以形成集成电路。每个晶片经处理以形成大量包含集成电路的单独区域，被称为晶粒(dice)。
在集成电路形成工艺之后，晶片被“切割(diced)”，以将单独的晶粒彼此分离，以用于封装或以未封装的形式用于较大电路内。用于晶片切割的两个主要技术为划线(scribing)与锯切(sawing)。在划线技术中，钻石尖端的划线器沿着预先形成的划线而移动跨越晶片表面。这些划线沿着晶粒之间的空间延伸。这些空间通常称为“切割道(street)”。钻石划线器沿着切割道在晶片表面中形成浅刻痕。在施加压力后(例如利用滚轴)，晶片沿着划线分开。晶片中的断裂遵循晶片基板的晶格结构。划线可用于厚度为大约10密尔(千分的一英寸)或更小厚度的晶片。对于较厚的晶片，目前用于切割的较佳方法为锯切。
在锯切技术中，以每分钟高旋转度旋转的钻石尖端的锯子来接触晶片表面并且沿着切割道锯切晶片。晶片安装在支撑构件上，例如伸长跨越膜框架的粘合膜，且将锯子重复应用于垂直和水平的切割道。划线或锯切的一个问题是：碎片(chip)与凿槽(gouge)会沿着晶粒的切断边缘形成。另外，会形成裂纹并且从晶粒的边缘扩散至基板中，并使得集成电路失效。碎裂与破裂特别是在划线中存在的问题，因为方形或矩形的晶粒仅有一侧可在晶体结构的<110>方向中进行划线。因此，晶粒的另一侧的裂开导致锯齿状的分离线。由于碎裂与破裂的原因，晶片上的晶粒之间需要额外的间距，以防止损伤集成电路，例如，碎片与裂痕被维持在距离实际的集成电路的一段距离处。因为间距的需求，导致了在标准尺寸的晶片上不能形成那么多的晶粒，且可用于电路的晶片面积被浪费。使用锯子则加剧了半导体晶片上的面积的浪费。锯子的刀片大约为15微米厚。因此，为了确保锯子所形成的切口周围的破裂与其他损伤不会伤害集成电路，每个晶粒的电路通常必须分隔三百至五百微米。此外，在切割后，每个晶粒需要实质清洁，以移除由锯切工艺产生的粒子与其他污染物。
等离子体切割也已经被使用，但是等离子体切割可能也有局限性。例如，妨碍等离子体切割的实施的一个限制可能是成本。用于图案化抗蚀的标准光刻操作可能导致实施成本过高。可能妨碍等离子体切割的实施的另一个限制可能是：等离子体工艺在沿着切割道进行切割时通常会遇到金属(例如，铜)，这可能产生生产问题或产量限制。
发明内容
本发明的实施方式包括用于切割半导体晶片的方法与设备。
在一个实施方式中，一种用于在蚀刻工艺期间保护载体与基板组件的盖环包括：内部开孔，内部开孔具有直径，该直径小于载体与基板组件的基板的直径。围绕内部开孔的外部框体。外部框体具有斜面，用于容纳载体与基板组件的基板的最外部分。
在另一个实施方式中，一种切割半导体晶片的方法，其中所述半导体晶片具有前表面，前表面上具有多个集成电路，该方法包括：在基板载体上提供半导体晶片，半导体晶片具有覆盖集成电路的图案化掩膜，并且具有位于集成电路之间的划线。所述方法还包括：在半导体晶片与基板载体之上定位盖环。盖环具有内部开孔，内部开孔具有直径，该直径小于半导体晶片的直径。盖环还具有围绕内部开孔的外部框体。外部框体具有用于容纳半导体晶片的最外部分的斜面。所述方法还包括：通过划线来等离子体蚀刻半导体晶片，以使集成电路单片化。
在另一个实施方式中，一种等离子体蚀刻腔室包括用于支撑载体与基板组件的基板处理区域。等离子体蚀刻腔室还包括盖环，盖环以能够移动的方式定位在基板处理区域之上。盖环用于在蚀刻工艺期间保护载体与基板组件。盖环包括内部开孔，内部开孔具有直径，该直径小于载体与基板组件的基板的直径。盖环还包括围绕内部开孔的外部框体，外部框体具有用于在蚀刻工艺期间容纳载体与基板组件的基板的最外部分的斜面。
附图说明
图1绘示了根据本发明的实施方式的需要切割的半导体晶片的俯视图。
图2绘示了根据本发明的实施方式的要切割的半导体晶片的俯视图，所述半导体晶片具有形成于半导体晶片上的切割掩膜。
图3A与图3B分别绘示了由传统的基板载体支撑的半导体基板的横截面视图与对应的平面视图。
图4A绘示了根据本发明的实施方式的位于基板载体上方的接近接触盖环的横截面视图。
图4B绘示了根据本发明的实施方式的图4A的接近接触盖环降低至图4A的基板载体上时的横截面视图。
图4C绘示了根据本发明的实施方式的图4B的组件的平面视图。
图5绘示了根据本发明的实施方式的用于接近接触盖环的几何形状的示例性选项的横截面视图。
图6A绘示了另一个接近接触盖环降低至基板载体上时的横截面视图，且图6B绘示了根据本发明的实施方式的图6A的组件的平面视图。
图7绘示了根据本发明的实施方式的蚀刻反应器的横截面视图。
图8绘示了根据本发明的实施方式的表示切割半导体晶片的方法中的操作的流程图，，其中半导体晶片包括多个集成电路。
图9A绘示了根据本发明的实施方式的包括多个集成电路的半导体晶片在执行切割半导体晶片的方法的期间的横截面视图，对应于图8的流程图的操作802。
图9B绘示了根据本发明的实施方式的包括多个集成电路的半导体晶片在执行切割半导体晶片的方法的期间的横截面视图，对应于图8的流程图的操作804。
图9C绘示了根据本发明的实施方式的包括多个集成电路的半导体晶片在执行切割半导体晶片的方法的期间的横截面视图，对应于图8的流程图的操作806与808。
图10绘示了根据本发明的实施方式的用于激光与等离子体切割晶片或基板的工具布局的方块图。
图11绘示了根据本发明的实施方式的示例性电脑系统的方块图。
具体实施方式
用于切割半导体晶片的方法与载体，每个晶片上具有多个集成电路。在下面的叙述中，阐述多种特定细节，例如用于薄晶片的基板载体、划线与等离子体蚀刻的条件以及材料体系，以提供本发明的实施方式的彻底了解。对于熟悉本领域的技术人员显而易见的是，没有这些特定细节也可实施本发明的实施方式。在其他实例中，熟知的构想(例如集成电路制造)并未被详细叙述，以避免不必要地模糊本发明的实施方式。另外，将了解到，附图中表示的各种实施方式为说明性表示，且不需要依尺寸绘制。
本文所述的一个或多个实施方式是针对用于等离子体切割应用的接近接触盖环。一个或多个实施方式可体现在半导体集成电路生产期间所使用的等离子体切割工艺硬件中。
为提供上下文关联，在集成电路器件已经形成在半导体基板(例如300mm的硅晶片)上之后，单独的器件必须通过被称为单片化(singulation)或简称为“切割(dicing)”的工艺来从半导体基板分离，其中在晶片被抓取来进行后续工艺并且封装成产品之前，晶片被“切割”成称作“芯片”的单独器件。存在各种方法来将基板切割成芯片，包括划线与断裂、机械锯切、激光切割、与等离子体切割。本文所述的实施方式可特别适合于等离子体切割工艺。
为提供更多的上下文关联，在等离子体切割期间，基板通过施加到切割胶带的粘合剂而被固定到切割胶带上，其中所述基板的已经薄化的顶侧上具有成品器件，且选择性地有金属施加到所述基板的底侧。切割胶带固定在金属或塑料的切割环。切割环围绕晶片的周缘来支撑胶带。切割环与晶片均从相同侧附接至切割胶带。在切割工艺已经完成之后，切割胶带继续将切割而成的芯片支撑在这些芯片从半导体基板被切出的地方。切割框然后被传送至可从胶带抓取单独晶粒的设备。为了促进安全输送同时易于晶粒抓取，通常使用“UV释放式切割胶带”，在这种情况下，当曝露至紫外(UV)光时，晶粒与胶带粘合剂的粘性降低。通常，在切割之后，就在晶粒抓取之前，抓取机器会仅将要抓取的晶粒之下的UV释放式切割胶带的部分进行曝光。曝光可固化UV释放式切割胶带，使得当机器从胶带抓取晶粒时，仅有很小的粘合力，且以最小的损伤可能性来升举晶粒。
但是，针对等离子体切割的目的，UV释放式胶带的使用可能会引起问题，因为切割等离子体是能够固化UV释放式粘合剂的紫外光的天然来源。晶粒(特别是基板的周边处的晶粒)可因此自由移动而移动进入等离子体蚀刻腔室内，导致切割工艺的灾难式失败——包括所有器件的总损失与等离子体腔室的脏污。本文所述的一个或多个实施方式的优点可提供上述问题的解决方案，其中使用传统的UV释放式胶带实际上会有显著的缺点。
在最一般的情况中，本文所述的实施方式特别适于单片化方法，单片化方法包括用于单片化的至少一个等离子体蚀刻工艺。在一个此种实施方式中，单片化由等离子体蚀刻工艺来主导(若并非完全由等离子体蚀刻工艺来达成)。但是，在另一实施方式中，混合式晶片或基板切割工艺(包括初始激光划线与随后的等离子体蚀刻)被实施来用于晶粒单片化。激光划线工艺可用于干净地移除掩膜层、有机与无机电介质层、与器件层。然后激光蚀刻工艺可在曝光或局部蚀刻晶片或基板时被终止。切割工艺的等离子体蚀刻部分可接着用来蚀刻通过晶片或基板块，例如通过单块结晶硅，以产生晶粒或芯片单片化或切割。在一个实施方式中，至少在单片化工艺的蚀刻部分期间，晶片或基板由基板载体来支撑并且由接近接触盖环来保护。
因此，根据本发明的实施方式，激光划线与等离子体蚀刻的组合被用于将半导体晶片切割成为单独的或单片化的集成电路。在一个实施方式中，飞秒型(femtosecond-based)激光划线被用作实质(但非完全)的非热工艺。例如，飞秒型激光划线可局部化成没有或微乎其微的热损伤区域。在一个实施方式中，本文的方法被用于单片化具有超低介电常数膜的集成电路。在传统的切割中，锯子可能需要减速以适应此种低介电常数膜。另外，在切割之前，现在通常将半导体晶片薄化。因此，在一个实施方式中，利用飞秒型激光的部分晶片划线与掩膜图案化的组合，接着再进行等离子体蚀刻工艺，现在是实用的。在一个实施方式中，利用激光来直接写入可以消除对于光刻胶层的光刻图案化操作的需求，且可以用很少的成本实施。在一个实施方式中，直通穿孔型(through-via type)硅蚀刻被用于在等离子体蚀刻环境中完成切割工艺。针对例示的目的，图1绘示了根据本发明的实施方式的要切割的半导体晶片的顶部平面图。图2绘示了根据本发明的实施方式的要切割的半导体晶片的顶部平面图，所述半导体晶片上具有形成在晶片上的切割掩膜。
参见图1，半导体晶片100具有多个区域102，多个区域102包括集成电路。区域102被垂直的切割道104与水平的切割道106分隔。切割道104与106为半导体晶片的不含有集成电路的区域，且切割道104与106被设计作为晶片将沿着被切割的位置。本发明的一些实施方式包括使用结合激光划线与等离子体蚀刻技术沿着切割道而通过半导体晶片切割沟槽，使得晶粒分离成单独的芯片或晶粒。因为激光划线与等离子体蚀刻工艺均独立于晶体结构定向，要被切割的半导体晶片的晶体结构可为非物质的，以实现通过晶片的垂直沟槽。
参见图2，半导体晶片100具有沉积在半导体晶片100上的掩膜200。在一个实施方式中，掩膜使用传统的方式进行沉积，以达到大约4-10微米厚的层。在一个实施方式中，利用激光划线工艺来图案化掩膜200与半导体晶片100的一部分，以界定半导体晶片100被切割时所沿着的切割道104与106的位置(例如，间隙202与204)。半导体晶片100的集成电路区域被掩膜200覆盖并保护。掩膜200的区域206被定位，使得在随后的蚀刻工艺期间，集成电路不会被蚀刻工艺所劣化。水平的间隙204与垂直的间隙202形成于区域206之间，以界定在蚀刻工艺期间将被蚀刻从而最后分割半导体晶片100的区域。根据本发明的实施方式，半导体晶片100在激光划线和/或等离子体蚀刻工艺的一者或两者期间由晶片载体支撑。
如上所述，半导体基板可被UV释放式切割胶带固定至切割框。图3A与图3B分别绘示由传统的基板载体支撑的半导体基板的横截面视图与对应的平面视图。
参见图3A与图3B，基板载体300包括由胶带环或胶带框304围绕的一层衬背(backing)或切割胶带302。晶片或基板306由基板载体300的切割胶带302支撑。基板载体300的组件可通过有基板支座308来支撑基板载体300(包括晶片或基板306)而被处理，如图3A所示。
再次参见图3A与图3B，切割胶带302的顶侧(晶片或基板侧)是有粘性的，这是因为存在UV固化粘合剂。UV固化粘合剂将晶片或基板306轻轻地保持就位，允许晶片或基板306的输送与切割。
再次参见图3A与图3B，若胶带框(切割环)、胶带、与基板曝露在切割等离子体，来自切割等离子体的紫外线(UV)辐射很可能导致胶带上的粘合剂固化并松开。因此，取决于基板的厚度,基板边缘接着会开始松开，这会导致一种或多种现象：基板中的拉伸或压缩应力，以及当前已经切割的晶片的深度发生松开。例如，在基板的顶膜(例如，上方器件与钝化层)中的净拉伸应力的状况之下，基板的周边边缘会从胶带升起。可预期的是，UV光将继续对新升起的基板下方的粘合剂进行曝光，直到基板周边的大部分从切割胶带分离。另外，一旦单片化已经完成，单独的晶粒将被松开，并且甚至可能在腔室中四处移动，这会导致灾难式的故障。
根据本发明的实施方式，保护性的盖环被引入等离子体工艺腔室中，并作为等离子体切割腔室的一部分。作为示例，图4A绘示了根据本发明的实施方式的位于基板载体上方的接近接触盖环的横截面视图。
参见图4A，基板载体400(例如结合图3A与图3B所叙述的载体)被用于支撑晶片或基板406。基板载体400包括被胶带环或框404围绕的衬背或切割胶带402层。晶片或基板406由基板载体400的切割胶带402支撑。基板载体400的组件可通过由基板支座408来支撑基板载体400(包括晶片或基板406)而被处理，如图4A所示。
再次参见图4A，如同图3A的实例，在一个实施方式中，切割胶带402的顶侧(晶片或基板侧)是有粘性的，这是因为存在UV固化粘合剂。UV固化粘合剂将晶片或基板406轻轻地保持就位，允许晶片或基板406的输送与切割。将了解到，在其他实施方式中，可使用非UV可固化的切割胶带来取代UV可固化切割胶带。
基板支座408可为夹盘，例如氦冷却的静电夹盘或被动式机械夹盘。因此，在一个实施方式中，图4A的基板、载体与支撑组件包括样品基板406，样品基板406通过UV释放式切割胶带402固定在切割框404并且保持在支座408上。在具体的实施方式中，晶片或基板406直接附接到切割胶带402。但是，在另一具体实施方式中，晶片或基板406通过插入的晶粒附接膜而附接到切割胶带402。
再次参见图4A，接近接触盖环410被定位在晶片或基板406与载体400组件上方。如同从横截面视图所见，接近接触盖环410包括外部框体412与内部开孔414。在一个此种实施方式中，外部框体412为环形框体，且内部开孔414为圆形开孔。在具体的实施方式中，从横截面来看，框体具有上宽度(W1)与下凹陷宽度(W2)(从内部开孔414凹陷)。所形成的接近接触盖环410的形状可叙述为包括斜面416，斜面416具有悬垂表面418与周边表面420。因此，在一个具体实施方式中，内部开孔414具有上直径(D1)，上直径(D1)小于下直径(D2)，如图4A所示。在一个实施方式中，外部框体412由不锈钢或耐热的材料组成。
在准备等离子体工艺时，接近接触盖环可降低到由基板支座支撑的切割框组件上。例如，图4B绘示了根据本发明的实施方式的图4A的接近接触盖环降低到图4A的基板载体上时的横截面视图。
参见图4B，接近接触盖环410降低到了载体400与晶片或基板406的组件上。如所描绘的，在一个实施方式中，接近盖环410被降低，以最终提供与切割胶带402接触的外部框体412(胶带到框体的接触422)。也如所描绘的，在一个实施方式中，接近盖环410的降低提供斜面416的悬垂表面418与晶片或基板406的上表面接触(基板到框体的接触424)。虽然未描绘，在一实施方式中，接近盖环410的降低提供斜面416的周边表面420与晶片或基板406的周边表面接触(即，在位置426处，位置426本身可叙述为晶片或基板406的斜面边缘)。此外，虽然未描绘，在一个实施方式中，接近盖环410的降低提供胶带环或框404与接近盖环410接触和/或被接近盖环410覆盖。
将了解到，在一个实施方式中，接近盖环410可仅实际接触以下对象中的一个：切割胶带402(即胶带到框体的接触422)、晶片或基板406的上表面(即基板到框体的接触424)、晶片或基板406的周边表面(即在位置426处)、或者胶带环或框404。但是，在其他实施方式中，接近盖环410实际接触以下对象中的两个或更多个，也可能是全部：切割胶带402(即胶带到框体的接触422)、晶片或基板406的上表面(即基板到框体的接触424)、晶片或基板406的周边表面(即在位置426处)、或者胶带环或框404。在并未实际接触的位置中，接近盖环410被叙述为接近那些位置。
或许更一般来说，一旦降低接近盖环410，可叙述为紧密接近以及可能接触(1)基板前表面，(2)周边处的基板的斜面区域，(3)释放式切割胶带(可为UV释放式切割胶带)，或(4)基板载体的框。在一个实施方式中，在等离子体工艺之前，接近接触盖环410降低至基板载体400与晶片或基板406的组件上，以在等离子体工艺期间保护胶带402的粘合剂免于等离子体产生的紫外线辐射。此外，在一个实施方式中，当接触到基板或基板斜面时，接近接触盖环410可起作用以围绕基板边缘维持切割胶带与基板边缘周围的基板之间的积极接触。将了解到，在叙述将接近接触盖环410带至与载体组件一起时所提及的“被降低”或“降低”是相对的，且实际上可表示为：朝向接近接触盖环410升高载体400/基板406组件，或者朝向接近接触盖环410升高载体400/基板406组件并朝向载体400/基板406组件降低接近接触盖环410。
图4C绘示了根据本发明的实施方式的图4B的组件的平面视图。参见图4C，从上往下的来看，晶片或基板406的一部分由接近接触盖环410覆盖。在一个此种实施方式中，晶片或基板406的最外面0.5-1.5毫米围绕晶片或基板406的圆周被覆盖。被覆盖的部分可称为晶片或基板406的排除区域，因为此区域不用作晶粒区域。
与图4B的绘示一致，在图4C中，从上往下来看，切割胶带402的一部分被曝露。但是，在其他实施方式中，接近接触盖环410覆盖切割胶带402的全部。在另外的其他实施方式中，为了保护载体胶带和/或框，在等离子体工艺期间，额外的遮蔽环可与接近接触盖环410联合使用。
因此，在一个实施方式中，用于在蚀刻工艺期间保护载体400与基板406组件的盖环410包括内部开孔414，内部开孔414具有直径(D1)，直径(D1)小于载体400与基板406组件的基板406的直径。外部框体412围绕内部开孔414。外部框体412具有斜面416，用于容纳载体400与基板406组件的基板406的最外部分。
再次参见接近接触盖环410的外部框体412的横截面视图，用于描绘下斜面区域的轮廓并不限于此。例如，图5绘示了根据本发明的实施方式的用于接近接触盖环的几何形状的示例性选项的横截面视图。
参见图5的(a)部分，作为参考，描绘了图4A与图4B的外部框体412的轮廓。如同图5所示，外部框体412轮廓412包括斜面416，斜面416具有悬垂表面418(水平的)与周边表面420(垂直的)。在一个实施方式中，轮廓(a)为简单的轮廓，而允许接触基板顶表面、胶带、或以上两者。
在另一实施方式中，参见图5的(b)部分，外部框体轮廓412b包括斜面416b。斜面416b具有水平的悬垂表面418b与垂直的周边表面420b，悬垂表面418b与周边表面420b通过突伸的倾斜表面502来接合。在一个实施方式中，轮廓(b)允许接触基板顶表面、胶带、和基板斜面区域中的任意一个或全部。
在另一实施方式中，参见图5的(c)部分，外部框体轮廓412c包括斜面416c。斜面416c具有水平的悬垂表面418c与垂直的周边表面420c，悬垂表面418c与周边表面420c通过凹陷的倾斜表面504来接合。将了解到，其他几何形状可适合于接近接触盖环的外部框体轮廓。在一个实施方式中，轮廓(c)允许接触基板顶表面、胶带表面、或以上两者，且轮廓(c)具有额外增加的光阱区域506。在光阱区域506中，盖环下方渗出的光可被捕捉，并且通过在光阱区域506内多次反射而消失。
在任何情况中，在一个实施方式中，接近接触盖环的外部框体由不锈钢组成。但是，在另一实施方式中，接近接触盖环的外部框体由耐热塑料组成。在后一个实施方式的具体示例中，外部框体可由聚苯硫醚(polyphenylene sulfide，PPS)组成。在一个实施方式中，接近接触盖环由实质上(若非完全的)不透射UV辐射的材料组成。即，接近接触盖环会阻挡入射在接近接触盖环上的实质上全部的UV辐射。
如同上述，接近接触盖环的尺寸可设计成延伸超过基板载体框的一部分或全部，以提供在等离子体工艺期间对基板载体框与胶带的进一步保护。作为示例，图6A绘示了另一接近接触盖环降低到基板载体上时的横截面视图，且图6B绘示了根据本发明的实施方式的图6A的组件的平面视图。
参见图6A与图6B，结合图4A～图4C所述的基板载体400/基板406组件被描绘为具有接近接触盖环600降低到组件的上方。接近接触盖环600具有覆盖晶片或基板406的最外区域的部分606，且其中的开孔604曝露晶片或基板406的其余部分。接近接触盖环600的另一部分602覆盖基板载体400的胶带框404。虽然仅一般性地表示，在一个实施方式中，部分606可包括具有斜面的特征，如同结合图5中所述的那样。
再次参见图6A与图6B，使用时，接近接触盖环600被带到紧密接近或接触边缘排除区域中的晶片或基板406。接近接触盖环600也表示为对另外曝露在晶片或基板406与切割胶带框404之间的切割胶带402提供保护。在一个实施方式中，所述配置允许用于保护胶带免于UV曝光，而且同时为基板载体400的切割胶带402与框404提供额外的热保护。
根据本发明的一个或多个实施方式，在等离子体工艺期间接近接触盖环相对于基板载体组件的接近或实际接触的程度通过利用准确位置控制的驱动机构而被控制。例如，在一个实施方式中，使用具有编码器与线性引导器(linear guide)的伺服马达(servomotor)来提供此种控制。在一个实施方式中，晶片与接近接触盖环之间的距离作为等离子体工艺的一部分，并且在从零间距(接触)到数百微米间距中的任何位置都受到控制。
在本实施方式的一个构想中，蚀刻反应器经构造来调节由基板载体支撑并且由接近接触盖环保护的晶片或基板的蚀刻。例如，根据本发明的实施方式，图11绘示了蚀刻反应器的横截面视图。
参见图7，蚀刻反应器700包括腔室702。包括终端受动器704，以用于将基板载体706转移到腔室702和从腔室702转移出基板载体706。反应耦合等离子体(inductivelycoupled plasma,ICP)源708定位在腔室702的上方部分中。腔室702另外配备有节流阀710与涡轮分子泵712。蚀刻反应器700也包括阴极组件714。
在容纳基板或晶片载体706的区域上方包括有接近接触盖环组件715。在一个实施方式中，接近接触盖环组件715包括胶带框升举件。在一个实施方式中，接近接触盖环组件715为接近接触盖环或包括接近接触盖环，所述接近接触盖环是结合图4A～图4C、图5、图6A与图6B所述的接近接触盖环。可包括用于移动接近接触环盖的接近接触盖环致动器718。在一个此种实施方式中，接近接触盖环致动器718移动耦接胶带框升举件与接近接触盖环的单一升举箍(lift hoop)。也可包括其他致动器，例如，用于移动基板载体升举机构的致动器716。在另外的其他实施方式中，为了保护载体胶带及/或框，在等离子体工艺期间，额外的遮蔽环可与接近接触盖环组件715联合使用。
在一个实施方式中，终端受动器704为设计成用于处理基板载体的尺寸的机器人叶片。在一个此种实施方式中，机器人终端受动器704在次大气压(真空)之下在转移到蚀刻反应器和从蚀刻反应器转移出的期间支撑膜框组件(例如，上述基板载体400)。终端受动器704包括特征以利用重力辅助而在X-Y-Z轴中支撑基板载体。终端受动器704也包括特征以相对于工艺工具的圆形特征(例如双极型静电夹盘的中心或圆形硅晶片的中心)来校准与置中终端受动器。
在另一构想中，图8为根据本发明的实施方式的表示切割半导体晶片的方法中的操作的流程图800，，其中半导体晶片包括多个集成电路。图9A～图9C绘示了根据本发明的实施方式的包括多个集成电路的半导体晶片在执行切割半导体晶片的方法的期间的横截面视图，对应于流程图800的操作。
参见流程图800的选择性操作802与对应的图9A，掩膜902形成于半导体晶片或基板904之上。掩膜902包括覆盖与保护形成在半导体晶片904的表面上的集成电路906的一层。掩膜902也覆盖形成在每个集成电路906之间的插入的切割道907。半导体晶片或基板904由基板载体914(仅描绘了基板载体914的胶带部分)支撑，例如上述的基板载体400。在一个实施方式中，基板载体914包括一层衬背胶带(衬背胶带的一部分描绘为图9A中的914)，衬背胶带由胶带环或框围绕(未图示)。在一个此种实施方式中，半导体晶片或基板904设置在晶粒附接膜916上，晶粒附接膜916设置在基板载体914上，如图9A所示。
根据本发明的实施方式，形成掩膜902的步骤包括形成例如(但不限于)光刻胶层或I-线图案层的层。例如，聚合体层(例如，光刻胶层)可由适合用于光刻工艺中的材料组成。在一个实施方式中，光刻胶层由正性光刻胶材料组成，例如(但不限于)248纳米(nm)光刻胶、193nm光刻胶、157nm光刻胶、极紫外(extreme ultra-violet,EUV)光刻胶、或具有重氮萘醌敏化剂的酚醛树脂基质。在另一实施方式中，光刻胶层由负性光刻胶材料组成，例如(但不限于)聚顺异戊二烯与聚乙烯基肉桂酸酯。
在另一实施方式中，掩膜902为水溶性掩膜层。在一个实施方式中，水溶性掩膜层轻易地可溶解于水媒介中。例如，在一个实施方式中，水溶性掩膜层由可溶于碱性溶液、酸性溶液、或去离子水中的一个或多个的材料组成。在一个实施方式中，水溶性掩膜层在曝露于加热工艺时维持其自身的水溶性，例如在大约50-160摄氏度的范围内的加热。例如，在一个实施方式中，水溶性掩膜层在曝露于激光与等离子体蚀刻单片化工艺中使用的腔室条件之后，仍可溶于水溶液中。在一个实施方式中，组成水溶性掩膜层的材料，例如(但不限于)聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亚胺、或聚环氧乙烷。在一个具体实施方式中，水溶性掩膜层具有在水溶液中的蚀刻速度，所述蚀刻速度大约在每分钟1-15微米的范围中，且更具体地，大约为每分钟1.3微米。
在另一实施方式中，掩膜902为UV可固化掩膜层。在一个实施方式中，所述掩膜层具有对UV光的易感性，UV光可以将UV可固化层的粘合性降低至少大约80％。在一个此种实施方式中，UV层由聚氯乙烯或丙烯酸类的材料组成。在一个实施方式中，UV可固化层由材料或材料堆叠组成，所述材料或材料堆叠具有曝露至UV光时会弱化的粘合特性。在一个实施方式中，UV可固化粘合膜对于大约365nm的UV光具有敏感性。在一个此种实施方式中，此敏感性使得使用LED光来执行固化成为可能。
在一个实施方式中，半导体晶片或基板904由适于承受制造工艺的材料组成，且在所述材料上可合适地设置半导体工艺层。例如，在一个实施方式中，半导体晶片或基板904由IV族类型的材料组成，例如(但不限于)结晶硅、锗、或硅/锗。在一个具体实施方式中，提供半导体晶片904的步骤包括提供单晶硅基板。在一个特定实施方式中，单晶硅基板掺杂有杂质原子。在另一实施方式中，半导体晶片或基板904由III-V材料组成，诸如例如用于发光二极管(LED)制造中的III-V材料基板。
在一个实施方式中，半导体晶片或基板904具有大约300微米或更小的厚度。例如，在一个实施方式中，块状单晶硅基板在固定到晶粒附接膜916之前从背侧薄化。所述薄化可通过背侧研磨工艺来执行。在一个实施方式中，块状单晶硅基板被薄化至大约50-300微米范围内的厚度。重要的是要注意到，在一个实施方式中，所述薄化在激光烧蚀与等离子体蚀刻切割工艺之前被执行。在一个实施方式中，晶粒附接膜916(或者可以将薄化的或薄的晶片或基板接合到基板载体914的任何合适的替代物)具有大约20微米的厚度。
在一个实施方式中，半导体晶片或基板904已经在半导体晶片或基板904上或半导体晶片或基板904中设置有半导体器件阵列，作为集成电路906的一部分。此种半导体器件的示例包括(但不限于)制造在硅基板中且封装在电介质层中的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连(metal interconnect)可形成在这些器件或晶体管上方且在围绕的电介质层中，且多个金属互连可用于电耦接这些器件或晶体管，以形成集成电路906。构成切割道907的材料可与那些用于形成集成电路906的材料相似或相同。例如，切割道907可由电介质材料层、半导体材料层、与金属化层组成。在一个实施方式中，一个或多个切割道907包括测试器件，测试器件与集成电路906的实际器件类似。
参见流程图800的选择性操作804与对应的图9B，利用激光划线工艺将掩膜902图案化，以提供具有间隙910的图案化掩膜908，曝露位于集成电路906之间的半导体晶片或基板904的区域。在一个此种实施方式中，激光划线工艺为飞秒型激光划线工艺。激光划线工艺被用于移除最初的形成在集成电路906之间的切割道907的材料。根据本发明的实施方式，利用激光划线工艺来图案化所述掩膜902的步骤包括：形成沟槽912，沟槽912部分地进入集成电路906之间的半导体晶片904的区域中，如图9B所示。
在一个实施方式中，利用激光划线工艺来图案化所述掩膜902的步骤包括使用具有在飞秒范围内的脉冲宽度的激光。具体地，具有波长在可见光频谱以及紫外光(UV)与红外光(IR)范围(共计为宽带光频谱)的激光可用于提供飞秒型激光，即，具有脉冲宽度在飞秒(10-15秒)级数的激光。在一个实施方式中，烧蚀并非(或实质上并非)依赖波长，且因此适于复杂的膜，例如掩膜902、切割道907以及可能还有半导体晶片或基板904的一部分的膜。通过使用具有脉冲宽度在飞秒范围内的激光，热损伤问题可被减轻或消除。损伤的减轻或消除可能是由于缺少低能量再耦合(low energy recoupling)(如同皮秒型激光烧蚀所见的那样)或缺少热平衡(如同纳秒型激光烧蚀所见的那样)。
激光参数的选择(例如脉冲宽度)对于开发出成功的激光划线与切割工艺来最少化碎裂、微裂痕与脱层(delamination)而达到干净的激光划线切痕是关键的。激光划线切痕越干净，则可执行以用于最终的晶粒单片化的蚀刻工艺越平顺。在半导体器件晶片中，许多不同材料类型(例如导体、绝缘体、半导体)与厚度的功能层通常设置在晶片上。此种材料可包括(但不限于)有机材料(例如聚合体)、金属、或无机电介质(例如二氧化硅与氮化硅)。
相比之下，若选择了并非最佳的激光参数，在包括二层或更多层的无机电介质、有机电介质、半导体、或金属的堆叠结构中，激光烧蚀工艺会导致脱层的问题。例如，激光穿透高带隙能量电介质(例如具有大约9eV带隙的二氧化硅)而没有可量测到的吸收。但是，激光能量会在下面的金属或硅层中被吸收，导致金属或硅层的显著蒸发。所述蒸发会产生高压，以剥离(lift-off)上面的二氧化硅电介质层，且潜在地导致层与层之间严重的脱层与微破裂。在一个实施方式中，虽然皮秒型激光照射工艺在复杂的堆叠中导致微破裂与脱层，飞秒型激光照射工艺已经证明不会导致相同材料堆叠的微破裂或脱层。
为了可以直接烧蚀电介质层，可能需要发生电介质材料的离子化，使得通过强力吸收光子使电介质材料的表现与导电材料类似。所述吸收在最终烧蚀电介质层之前可阻挡大多数的激光能量穿透到下面的硅或金属层。在一个实施方式中，当激光强度足够高以在无机电介质材料中激发光子离子化和冲击电离时，无机电介质的离子化是可行的。
根据本发明的实施方式，使用通常导致各种材料的非线性交互作用的高峰值强度(辐照度(irradiance))来特征化合适的飞秒型激光工艺。在一个此种实施方式中，飞秒激光源具有大约在10飞秒至500飞秒的范围内的脉冲宽度，但是较佳地在100飞秒至400飞秒的范围内。在一个实施方式中，飞秒激光源具有大约在1570纳米至200纳米的范围内的波长，但是较佳地在540纳米至250纳米的范围内。在一个实施方式中，激光与对应的光学系统在工作表面处提供的焦点大约在3微米至15微米的范围内，但是较佳地大约在5微米至10微米的范围内。
在工作表面处的空间光束分布可为单一模式(高斯(Gaussian))或具有形状为帽顶(top-hat)的分布。在一个实施方式中，激光源具有大约在200kHz至10MHz的范围内的脉冲重复率，但是较佳地大约在500kHz至5MHz的范围内。在一个实施方式中，激光源传送在工作表面处的脉冲能量大约在0.5uJ至100uJ的范围内，但是较佳地大约在1uJ至5uJ的范围内。在一个实施方式中，激光划线工艺沿着工件表面以大约500mm/sec至5m/sec的范围内的速度行进，但是较佳地在大约600mm/sec至2m/sec的范围内。
划线工艺可仅运行单次通过，或多次通过，但是在一个实施方式中，较佳地为1-2次通过。在一个实施方式中，工件中的划线深度大约在5微米至50微米的深度范围内，较佳地大约在10微米至20微米的深度范围内。激光可在给定脉冲重复率的单脉冲串中被施加或在脉冲突发串中被施加。在一个实施方式中，产生的激光束的切口宽度大约在2微米至15微米的范围内，但是在硅晶片划线/切割中较佳地大约在6微米至10微米的范围内(在器件/硅界面处量测得到)。
可与益处与优点一起来选择激光参数，例如提供足够高的激光强度，以达成无机电介质(例如，二氧化硅)的离子化并在直接烧蚀无机电介质之前最小化由下层损伤而导致的碎裂与脱层。另外，参数可经选择，以提供工业应用上具有准确控制的烧蚀宽度(例如切口宽度)与深度的重要的工艺产量。如同上述，相较于皮秒型与纳秒型激光烧蚀工艺，飞秒型激光更适合于提供此种优点。但是，即使在飞秒型激光烧蚀的频谱中，某些波长可提供比其他波长更佳的性能。例如，在一个实施方式中，相较于具有更靠近IR范围或在IR范围中的波长的飞秒型激光工艺，具有更靠近UV范围或在UV范围中的波长放的飞秒型激光工艺可提供更干净的烧蚀工艺。在具体的此种实施方式中，适于半导体晶片或基板划线的飞秒型激光工艺是基于具有大约小于或等于540纳米的波长的激光。在特定的此种实施方式中，使用具有大约小于或等于540纳米的波长、大约小于或等于400飞秒的脉冲的激光。但是，在替代的实施方式中，使用双激光波长(例如IR激光与UV激光的组合)。
参见流程图800的操作806，半导体晶片或基板904的一部分覆盖有接近接触盖环，例如，以在等离子体蚀刻期间保护基板载体914的胶带与胶带框和/或固定半导体晶片或基板904。在一个实施方式中，接近接触盖环曝露出半导体晶片或基板904的一部分(但非全部)，如同上面结合图4C与图6B所述的那样。在一个实施方式中，接近接触盖环与结合图4A～图4C、图5、图6A与图6B所述的接近接触盖环中的一个或多个相同或相似。在另外的其他实施方式中，为了保护载体胶带及/或框，在等离子体工艺期间，额外的遮蔽环可与接近接触盖环联合使用。
参见流程图800的操作808与对应的图9C，半导体晶片或基板904接着通过图案化掩膜908中的间隙910来进行蚀刻，以单片化这些集成电路906。根据本发明的实施方式，蚀刻半导体晶片904的步骤包括蚀刻来延伸利用激光划线工艺形成的沟槽912，且最终完全蚀刻通过半导体晶片或基板904，如图9C所示。
在一个实施方式中，蚀刻半导体晶片或基板904的步骤包括使用等离子体蚀刻工艺。在一个实施方式中，使用直通硅穿孔(through-silicon via)类型的蚀刻工艺。例如，在一个具体实施方式中，半导体晶片或基板904的材料的蚀刻速度大于每分钟25微米。超高密度的等离子体源可用于晶粒单片化工艺中的等离子体蚀刻部分。适于执行此种等离子体蚀刻工艺的工艺腔室的示例为可从美国加州的桑尼维尔(Sunnyvale)的应用材料公司取得的Applied CenturaviSilviaTM Etch系统。Applied Centuraavia使用。性TM Etch系统结合了电容性与电感性RF耦合，相较于仅有电容性耦合所可能赋予的控制(即使有磁性增强所提供的改良)，这赋予对于离子密度与离子能量多得多的独立控制。此结合可实现离子密度与离子能量的有效的去耦合，以达到较高密度的等离子体而没有高的、潜在损伤性的DC偏置电平，即使在非常低的压力时。这导致超宽的工艺窗口。但是，可使用可以蚀刻硅的任何等离子体蚀刻腔室。在一个示例性实施方式中，使用深硅蚀刻来以大于传统硅蚀刻速度大约40％的蚀刻速度来蚀刻单晶硅基板或晶片1304，同时维持基本准确的轮廓控制与几乎无扇形的侧壁。在一个具体实施方式中，使用直通硅穿孔类型的蚀刻工艺。所述蚀刻工艺基于从反应气体产生的等离子体，所述反应气体通常为氟类气体，例如SF6、C4F8、CHF3、XeF2，或者可以以较快的蚀刻速度来蚀刻硅的任何其他反应物气体。但是，在一个实施方式中，使用了包括形成扇形轮廓的博世(Bosch)工艺。
在一个实施方式中，单片化的步骤可进一步包括晶粒附接膜916的图案化。在一个实施方式中，晶粒附接膜916通过例如(但不限于)激光烧蚀、干式(等离子体)蚀刻或湿式蚀刻的技术来图案化。在一个实施方式中，晶粒附接膜916的图案化的顺序在单片化工艺的激光划线与等离子体蚀刻部分之后，以提供晶粒附接膜部分918，如图9C所示。在一个实施方式中，在单片化工艺的激光划线与等离子体蚀刻部分之后，移除图案化掩膜908，者也描绘在了图9C中。图案化掩膜908可在晶粒附接膜916的图案化之前、期间、或之后被移除。在一个实施方式中，半导体晶片或基板904在由基板载体914支撑且被接近接触盖环保护时被蚀刻。在一个实施方式中，晶粒附接膜916也在设置于基板载体914上时且半导体晶片或基板904被接近接触盖环保护时被图案化。
因此，再次参见流程图800与图9A～图9C，晶片切割通过最初激光烧蚀通过掩膜、通过晶片切割道(包括金属化层)、以及部分进入硅基板而被执行。激光脉冲宽度可选择在飞秒范围内。接着，通过随后的直通硅的深等离子体蚀刻可完成晶粒单片化。在一个实施方式中，接近接触盖环在切割工艺的蚀刻部分期间实施。另外，可执行晶粒附接膜的曝露部分的移除，以提供已单片化的集成电路，每个集成电路上具有一部分的晶粒附接膜。单独的集成电路(包括晶粒附接膜部分)可接着从基板载体914移除，如图9C所示。在一个实施方式中，已单片化的集成电路从基板载体914移除以用于封装。在一个此种实施方式中，图案化的晶粒附接膜918保留在了每个集成电路的背侧上并包括在了最后的封装中。但是，在另一实施方式中，图案化的晶粒附接膜914在单片化工艺之后或期间被移除。
单一工艺工具可经构造来执行混合式激光烧蚀与等离子体蚀刻单片化工艺中的许多或所有操作。例如，图10绘示了根据本发明的实施方式的用于激光与等离子体切割晶片或基板的工具布局的方块图。
参见图10，工艺工具1000包括工厂接口1002(factory interface,FI)，工厂接口1002具有多个耦接工厂接口1002的负载锁1004。集群工具1006耦接于工厂接口1002。集群工具1006包括一个或多个等离子体蚀刻腔室，例如等离子体蚀刻腔室1008。激光划线设备1010也耦接于工厂接口1002。在一个实施方式中，工艺工具1000的整体占地面积可为大约3500毫米(3.5米)×大约3800毫米(3.8米)，如图10所示。
在一个实施方式中，一个或多个等离子体蚀刻腔室1008经构造用于通过图案化掩膜中的间隙来蚀刻晶片或基板，从而单片化多个集成电路。在一个此种实施方式中，一个或多个等离子体蚀刻腔室1008经构造来执行深硅蚀刻工艺。在一个具体实施方式中，一个或多个等离子体蚀刻腔室1008为可从美国加州的桑尼维尔(Sunnyvale)的应用材料公司取得的Applied Centuraace接板他反应TM Etch系统。所述蚀刻腔室可被特别设计来用于深硅蚀刻，深硅蚀刻用于产生容纳在单晶硅基板或晶片中或容纳在单晶硅基板或晶片上的单片化集成电路。在一个实施方式中，高密度等离子体源被包括在等离子体蚀刻腔室1008中，以促进高硅蚀刻速度。在一个实施方式中，多于一个的蚀刻腔室被包括在工艺工具1000的集群工具1006部分中，以实现单片化或切割工艺的高制造产量。根据本发明的实施方式，至少一个蚀刻腔室808配备有接近接触盖环，例如结合图4A～图4C、图5、图6A与图6B所述的接近接触盖环。
在一个实施方式中，激光划线设备1010容纳有飞秒型激光。飞秒型激光可适于执行混合式激光与蚀刻单片化工艺的激光烧蚀部分，例如上述的激光烧蚀工艺。在一个实施方式中，可移动台也包括在激光划线设备1000中，可移动台经构造以相对于飞秒型激光移动晶片或基板(或其载体)。在一个具体实施方式中，飞秒型激光也是能够移动的。在一个实施方式中，激光划线设备1010的整体占地面积可为大约2240毫米×大约1270毫米，如图10所示。
工厂接口1002可为合适的大气端口，在具有激光划线设备1010的外部制造设备和集群工具1006之间进行接合。工厂接口1002可包括具有手臂或叶片的机器人，用于从储存单元(例如前开孔统一容器)将晶片(或其载体)转移进入集群工具1006或激光划线设备1010、或上述两者中。
集群工具1006可包括适于执行单片化方法中的功能的其他腔室。例如，在一个实施方式中，取代额外的蚀刻腔室，包括有沉积腔室1012。沉积腔室1012可经构造以在激光划线晶片或基板之前，在晶片或基板的器件层上或晶片或基板的器件层的上方进行掩膜沉积。在一个此种实施方式中，沉积腔室1012适于沉积水溶性掩膜层。在另一实施方式中，取代额外的蚀刻腔室，包括有干式/湿式处理站1014。在晶片或基板的激光划线与等离子体蚀刻单片化工艺之后，干式/湿式处理站可适于清洁残留物与碎片，或者适于移除水溶性掩膜。在一个实施方式中，也包括有计量站，以作为工艺工具1000的元件。
共同参见图7与图10，在一个实施方式中，单片化工艺可容纳在系统中，所述系统的尺寸经设计而可以接收例如基板载体400的基板载体。在一个此种实施方式中，系统(例如系统700或1000)可容纳晶片框，而不会影响系统的占地面积，所述系统的占地面积的尺寸经设计以容纳不被基板载体支撑的基板或晶片。在一个实施方式中，此种工艺系统的尺寸经设计以容纳直径300毫米的晶片或基板。相同的系统可容纳大约380毫米宽×380毫米长的晶片载体，如图3B、图4C与图6B所示。但是，将了解到，系统可经设计来处理450毫米的晶片或基板，或更具体地为450毫米的晶片或基板载体。
本发明的实施方式可提供作为电脑程序产品或软件，电脑程序产品或软件可包括机器可读取媒介，所述机器可读取媒介上储存有指令，所述指令可用于编程电脑系统(或其他电子器件)，以执行根据本发明的实施方式的工艺。在一个实施方式中，电脑系统耦接于结合图7所述的工艺工具700或结合图10所述的工艺工具1000。机器可读取媒介包括用于以机器(例如电脑)可读取的格式储存或传输信息的任何机构。例如，机器可读取(例如电脑可读取)媒介包括机器(例如电脑)可读取的储存媒介(例如只读存储区(“ROM”)、随机存取存储器(“RAM”)、磁盘储存媒介、光学储存媒介、闪存存储器器件等)、机器(例如电脑)可读取传输媒介(电性、光学、声学或其他格式的传输信号(例如红外线信号、数字信号等))等。
图11绘示了以电脑系统1100的示例形式的机器的示意图，电脑系统1100内具有可执行指令集，以使机器执行本文所述的任何一个或多个方法(例如端点侦测)。在替代的实施方式中，机器可连接(例如联网)至局域网络(LAN)、内部网络、外部网络、或互联网中的其他机器。所述机器可在客户端-服务器网络环境中的服务器或客户端机器的能力下进行操作，或者作为点对点(或分散式)网络环境中的节点机器。所述机器可为个人电脑(PC)、平板PC、机顶盒(STB)、掌上电脑(PDA)、手机、网页设备、服务器、网络路由器、交换器或网桥、或可以执行指令集(连续地或以其他形式)的任何机器，所述指令集指定了所述机器要采取的作动。另外，虽然仅绘示了单一机器，用语“机器”也应视为包括单独地或联合地执行指令集(或多个指令集)的任何机器(例如电脑)集，以执行本文所述的任何一个或多个方法。
示例的电脑系统1100包括处理器1102、主要存储器1104(例如只读存储器(ROM)、闪存存储器、诸如同步动态随机存取存储器(SDRAM)或Rambus动态随机存取存储器(RDRAM)的动态随机存取存储器(DRAM)等)、静态存储器1106(例如，闪存存储器、静态随机存取存储器(SRAM)等)、与二级存储器1118(例如，数据储存器件)，这些元件经由总线1130而彼此通信。
处理器1102代表一个或多个通用目的处理器件，例如微处理器、中央处理单元、或类似的处理器件。更具体地，处理器1102可为复杂指令集运算(complex instruction setcomputing,CISC)微处理器、精简指令集运算(reduced instruction set computing,RISC)微处理器、超长指令字(very long instruction word,VLIW)微处理器、实行其他指令集的处理器、或实行组合的指令集的处理器。处理器1102也可为一个或多个专用目的处理器件，例如特殊应用集成电路(ASIC)、现场可编程门阵列(FPGA)、数位信号处理器(DSP)、网络处理器、或类似的处理器件。处理器1102经构造来执行处理逻辑1126，处理逻辑1126用于执行本文所述的操作。
电脑系统1100可进一步包括网络接口器件1108。电脑系统1100也可包括视频显示器单元1110(例如液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入器件1112(例如键盘)、光标控制器件1114(例如鼠标)、与信号产生器件1116(例如扬声器)。
二级存储器1118可包括机器可存取储存媒介(或更具体地，电脑可读取储存媒介)1132，机器可存取储存媒介上储存有一个或多个指令集(例如软件1122)，所述指令集实行本文所述的任何一个或多个方法或功能。软件1122也可在其被电脑系统1100执行的期间全部或至少部分地暂存在主要存储器1104和/或处理器1102内，主要存储器1104与处理器1102也构成了机器可读取储存媒介。软件1122可进一步经由网络接口器件1108在网络1120上传送或接收。
虽然机器可存取储存媒介1132在示例性实施方式中表示为单一媒介，用语“机器可读取储存媒介”应视为包括储存一个或多个指令集的单一媒介或多个媒介(例如集中式或分散式数据库，和/或相关的缓存与服务器)。用语“机器可读取储存媒介”也应视为包括可以储存或编码用于机器执行的指令集并且使所述机器执行本发明的任何一个或多个方法的任何媒介。因此，用语“机器可读取储存媒介”应视为包括(但不限于)：固态存储器、以及光学与磁性媒介。
根据本发明的实施方式，机器可存取储存媒介具有储存在机器可存取储存媒介的指令，所述指令使数据处理系统执行一种切割半导体晶片的方法(所述半导体晶片之上或之中具有多个集成电路)。
因此，公开了用于切割半导体晶片的方法与载体，其中每个晶片具有多个集成电路。

Claims (15)

1.一种盖环，用于在蚀刻工艺期间保护载体与基板组件，所述盖环包括：
内部开孔，具有直径，所述直径小于所述载体与基板组件的基板的直径；及
外部框体，围绕所述内部开孔，所述外部框体具有斜面，用于容纳所述载体与基板组件的所述基板的最外部分。
2.根据权利要求1所述的盖环，其中所述斜面包括悬垂表面与周边表面。
3.根据权利要求1所述的盖环，其中所述斜面的所述悬垂表面用于接触所述载体与基板组件的所述基板的所述最外部分的上表面。
4.根据权利要求1所述的盖环，其中所述斜面的所述周边表面用于接触所述载体与基板组件的所述基板的所述最外部分的周边表面。
5.根据权利要求2所述的盖环，其中所述斜面进一步包括突伸倾斜表面，所述突伸倾斜表面接合所述斜面的所述悬垂表面与所述周边表面。
6.根据权利要求2所述的盖环，其中所述斜面进一步包括凹陷倾斜表面，所述凹陷倾斜表面接合所述斜面的所述悬垂表面与所述周边表面。
7.根据权利要求6所述的盖环，其中所述凹陷倾斜表面用于提供所述外部框体的光阱区域。
8.根据权利要求1所述的盖环，其中所述外部框体包括实质不透射紫外线辐射的材料。
9.一种切割半导体晶片的方法，所述半导体晶片包括前表面，所述前表面上具有多个集成电路，所述方法包括：
在基板载体上提供所述半导体晶片，所述半导体晶片具有覆盖这些集成电路的图案化掩膜，并且具有位于这些集成电路之间的划线；
在所述半导体晶片与基板载体的上定位盖环，所述盖环包括内部开孔，所述内部开孔具有直径，所述直径小于所述半导体晶片的直径，所述盖环还具有外部框体，所述外部框体围绕所述内部开孔，所述外部框体具有斜面，用于容纳所述半导体晶片的最外部分；及
通过这些划线来等离子体蚀刻所述半导体晶片，以使这些集成电路单片化。
10.根据权利要求9所述的方法，其中所述盖环保护所述基板载体的切割胶带的一部分免于在所述等离子体蚀刻期间产生的紫外线辐射。
11.根据权利要求9所述的方法，其中所述盖环在所述等离子体蚀刻期间抑制所述基板载体的切割胶带的紫外线固化。
12.一种等离子体蚀刻腔室，包括：
基板处理区域，用于支撑载体与基板组件；及
盖环，以能够移动的方式定位在所述基板处理区域之上，所述盖环用于在蚀刻工艺期间保护所述载体与基板组件，其中所述盖环包括：
内部开孔，具有直径，所述直径小于所述载体与基板组件的基板的直径；及
外部框体，围绕所述内部开孔，所述外部框体具有斜面，用于在所述蚀刻工艺期间容纳所述载体与基板组件的所述基板的最外部分。
13.根据权利要求12所述的等离子体蚀刻腔室，其中所述盖环的所述斜面包括悬垂表面与周边表面，其中所述斜面的所述悬垂表面用于接触所述载体与基板组件的所述基板的所述最外部分的上表面，且其中所述斜面的所述周边表面用于接触所述载体与基板组件的所述基板的所述最外部分的周边表面。
14.根据权利要求13所述的等离子体蚀刻腔室，其中所述盖环的所述斜面进一步包括突伸倾斜表面，所述突伸倾斜表面接合所述斜面的所述悬垂表面与所述周边表面，且其中所述突伸倾斜表面用于接触所述载体与基板组件的所述基板的所述最外部分的斜面表面。
15.根据权利要求13所述的等离子体蚀刻腔室，其中所述盖环的所述斜面进一步包括凹陷倾斜表面，所述凹陷倾斜表面接合所述斜面的所述悬垂表面与所述周边表面，且其中所述凹陷倾斜表面用于提供所述外部框体的光阱区域。
CN201580056404.5A 2014-09-19 2015-08-26 用于等离子体切割的接近接触盖环 Active CN107078015B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/491,856 US11195756B2 (en) 2014-09-19 2014-09-19 Proximity contact cover ring for plasma dicing
US14/491,856 2014-09-19
PCT/US2015/047038 WO2016043938A1 (en) 2014-09-19 2015-08-26 Proximity contact cover ring for plasma dicing

Publications (2)

Publication Number Publication Date
CN107078015A true CN107078015A (zh) 2017-08-18
CN107078015B CN107078015B (zh) 2019-06-07

Family

ID=55526430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056404.5A Active CN107078015B (zh) 2014-09-19 2015-08-26 用于等离子体切割的接近接触盖环

Country Status (7)

Country Link
US (1) US11195756B2 (zh)
EP (1) EP3195350A4 (zh)
JP (1) JP6676042B2 (zh)
KR (1) KR102477122B1 (zh)
CN (1) CN107078015B (zh)
TW (2) TWI686865B (zh)
WO (1) WO2016043938A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597990A (zh) * 2018-05-29 2018-09-28 侯玉闯 一种半导体晶圆前处理工艺
CN113178378A (zh) * 2021-04-29 2021-07-27 北京北方华创微电子装备有限公司 反应腔室及半导体工艺设备
CN113634544A (zh) * 2021-08-16 2021-11-12 湖北三维半导体集成创新中心有限责任公司 晶圆清洗机构
CN114434327A (zh) * 2021-12-20 2022-05-06 彩虹显示器件股份有限公司 一种轻薄型耐火材料异形曲面磨削加工装置及方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
US9793129B2 (en) * 2015-05-20 2017-10-17 Infineon Technologies Ag Segmented edge protection shield
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
JP6807558B2 (ja) * 2016-11-08 2021-01-06 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
JP2019096812A (ja) * 2017-11-27 2019-06-20 株式会社ディスコ 被加工物の加工方法
CN108231633B (zh) * 2018-01-31 2020-04-17 江苏长电科技股份有限公司 用于引线框架的蚀刻保护治具及引线框架的蚀刻方法
TWI776026B (zh) * 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
KR102133279B1 (ko) * 2018-06-20 2020-07-13 주식회사 엘지화학 회절 격자 도광판용 몰드의 제조방법 및 회절 격자 도광판의 제조방법
WO2020036694A1 (en) * 2018-08-16 2020-02-20 Applied Materials, Inc. Photomask laser etch
KR102077975B1 (ko) * 2019-10-15 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 플라즈마 처리 장치
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
CN113130284B (zh) * 2019-12-31 2023-01-24 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
US11721583B2 (en) * 2020-08-10 2023-08-08 Applied Materials, Inc. Mainframe-less wafer transfer platform with linear transfer system for wafer processing modules
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US20240136159A1 (en) * 2022-10-25 2024-04-25 Applied Materials, Inc. Metallic Shield For Stable Tape-Frame Substrate Processing

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405491A (en) * 1994-03-04 1995-04-11 Motorola Inc. Plasma etching process
US5725718A (en) * 1992-10-27 1998-03-10 Applied Materials, Inc. Clamp ring for domed heated pedestal in wafer processing chamber
US6030513A (en) * 1997-12-05 2000-02-29 Applied Materials, Inc. Full face mask for capacitance-voltage measurements
US6123804A (en) * 1999-02-22 2000-09-26 Applied Materials, Inc. Sectional clamp ring
US6123864A (en) * 1993-06-02 2000-09-26 Applied Materials, Inc. Etch chamber
US6162336A (en) * 1999-07-12 2000-12-19 Chartered Semiconductor Manufacturing Ltd. Clamping ring design to reduce wafer sticking problem in metal deposition
US6555164B1 (en) * 1998-11-25 2003-04-29 Applied Materials, Inc. Shadow ring and guide for supporting the shadow ring in a chamber
US20140242780A1 (en) * 2011-03-14 2014-08-28 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-Conductor Wafer
CN105439524A (zh) * 2015-11-06 2016-03-30 刘学生 一种用于儿童房间墙面装饰的无染料硅藻土功能型壁材

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
EP0343502A3 (en) * 1988-05-23 1991-04-17 Lam Research Corporation Method and system for clamping semiconductor wafers
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5316278A (en) * 1992-09-18 1994-05-31 Applied Materials, Inc. Clamping ring apparatus for processing semiconductor wafers
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5326725A (en) * 1993-03-11 1994-07-05 Applied Materials, Inc. Clamping ring and susceptor therefor
US5439524A (en) * 1993-04-05 1995-08-08 Vlsi Technology, Inc. Plasma processing apparatus
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4219628B2 (ja) * 2001-07-27 2009-02-04 東京エレクトロン株式会社 プラズマ処理装置および基板載置台
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
WO2004038779A1 (ja) * 2002-10-28 2004-05-06 Tokyo Seimitsu Co., Ltd. エキスパンド方法及びエキスパンド装置
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
KR100912003B1 (ko) * 2003-01-06 2009-08-14 주식회사 코미코 웨이퍼 주변을 보호하는 반도체 장비용 정전척
TW586178B (en) 2003-01-29 2004-05-01 Taiwan Semiconductor Mfg Wafer clamp ring having removable pad and its manufacturing method
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
KR20040102632A (ko) * 2003-05-28 2004-12-08 삼성전자주식회사 건식식각설비
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2006024676A (ja) * 2004-07-07 2006-01-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7824146B2 (en) * 2007-09-07 2010-11-02 Advanced Technology Development Facility Automated systems and methods for adapting semiconductor fabrication tools to process wafers of different diameters
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
KR101840322B1 (ko) * 2009-12-31 2018-03-20 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 엣지 및 경사면 증착을 수정하기 위한 쉐도우 링
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR101896491B1 (ko) * 2011-03-29 2018-09-07 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 장치 및 플라즈마 에칭 방법
WO2012166265A2 (en) * 2011-05-31 2012-12-06 Applied Materials, Inc. Apparatus and methods for dry etch with edge, side and back protection
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
TWI476831B (en) 2012-03-28 2015-03-11 Tgl tio2/sio2/nitride dry etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
JP5886821B2 (ja) * 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド 基板処理装置及び方法
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
JP5906429B2 (ja) 2013-02-21 2016-04-20 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US8912075B1 (en) * 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5725718A (en) * 1992-10-27 1998-03-10 Applied Materials, Inc. Clamp ring for domed heated pedestal in wafer processing chamber
US6123864A (en) * 1993-06-02 2000-09-26 Applied Materials, Inc. Etch chamber
US5405491A (en) * 1994-03-04 1995-04-11 Motorola Inc. Plasma etching process
US6030513A (en) * 1997-12-05 2000-02-29 Applied Materials, Inc. Full face mask for capacitance-voltage measurements
US6555164B1 (en) * 1998-11-25 2003-04-29 Applied Materials, Inc. Shadow ring and guide for supporting the shadow ring in a chamber
US6123804A (en) * 1999-02-22 2000-09-26 Applied Materials, Inc. Sectional clamp ring
US6162336A (en) * 1999-07-12 2000-12-19 Chartered Semiconductor Manufacturing Ltd. Clamping ring design to reduce wafer sticking problem in metal deposition
US20140242780A1 (en) * 2011-03-14 2014-08-28 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-Conductor Wafer
CN105439524A (zh) * 2015-11-06 2016-03-30 刘学生 一种用于儿童房间墙面装饰的无染料硅藻土功能型壁材

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597990A (zh) * 2018-05-29 2018-09-28 侯玉闯 一种半导体晶圆前处理工艺
CN108597990B (zh) * 2018-05-29 2020-10-27 苏州因知成新能源有限公司 一种半导体晶圆前处理工艺
CN113178378A (zh) * 2021-04-29 2021-07-27 北京北方华创微电子装备有限公司 反应腔室及半导体工艺设备
CN113178378B (zh) * 2021-04-29 2024-05-17 北京北方华创微电子装备有限公司 反应腔室及半导体工艺设备
CN113634544A (zh) * 2021-08-16 2021-11-12 湖北三维半导体集成创新中心有限责任公司 晶圆清洗机构
CN114434327A (zh) * 2021-12-20 2022-05-06 彩虹显示器件股份有限公司 一种轻薄型耐火材料异形曲面磨削加工装置及方法

Also Published As

Publication number Publication date
EP3195350A4 (en) 2018-05-23
EP3195350A1 (en) 2017-07-26
CN107078015B (zh) 2019-06-07
US11195756B2 (en) 2021-12-07
JP2017529702A (ja) 2017-10-05
WO2016043938A1 (en) 2016-03-24
TW201933482A (zh) 2019-08-16
KR102477122B1 (ko) 2022-12-13
KR20170056650A (ko) 2017-05-23
TW201612974A (en) 2016-04-01
TWI663648B (zh) 2019-06-21
US20160086852A1 (en) 2016-03-24
JP6676042B2 (ja) 2020-04-08
TWI686865B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
CN107078015B (zh) 用于等离子体切割的接近接触盖环
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
CN106463392B (zh) 用于等离子体划切期间的划切带热管理的冷却轴架
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
JP6422484B2 (ja) ウエハの裏側及び表側からのウエハダイシング
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
CN104412368B (zh) 运送切割晶圆的方法
TWI539518B (zh) 使用具有多重脈衝叢發的脈衝列雷射與電漿蝕刻之晶圓切割
TWI647783B (zh) 用於切割晶圓的方法與載具
CN104584205A (zh) 用于以激光和等离子体蚀刻的基板切割的遮罩残留物移除
TW201401358A (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
US20150037915A1 (en) Method and system for laser focus plane determination in a laser scribing process
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant